JP2003179351A - Buildup multilayer wiring board and method of manufacturing the same - Google Patents

Buildup multilayer wiring board and method of manufacturing the same

Info

Publication number
JP2003179351A
JP2003179351A JP2001377128A JP2001377128A JP2003179351A JP 2003179351 A JP2003179351 A JP 2003179351A JP 2001377128 A JP2001377128 A JP 2001377128A JP 2001377128 A JP2001377128 A JP 2001377128A JP 2003179351 A JP2003179351 A JP 2003179351A
Authority
JP
Japan
Prior art keywords
wiring board
build
umbrella
manufacturing
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001377128A
Other languages
Japanese (ja)
Inventor
Akira Suzuki
明 鈴木
Masaomi Sugao
雅臣 菅生
Kazutaka Morita
和孝 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2001377128A priority Critical patent/JP2003179351A/en
Publication of JP2003179351A publication Critical patent/JP2003179351A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a buildup multilayer wiring board in which the thickness of copper on a buildup surface layer is thin and on which a fine circuit can be formed. <P>SOLUTION: In the buildup multilayer wiring board, an interlayer via is bored by a laser, an umbrella-shaped protrusion of a conductor layer formed in a via opening is left, a conductive paste is filled into the via, and a plated layer does not exist on the conductor layer. The method of manufacturing the buildup multilayer wiring board comprises a process in which the interlayer via is formed by the laser and in which the umbrella-shaped protrusion of the conductor layer is formed in the via opening and a process in which the conductive paste is filled into the via. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はビルドアップ多層配
線基板、特に表層の銅厚みが薄くなることで微細な回路
形成を行なうことの可能なビルドアップ多層配線基板及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a build-up multi-layer wiring board, and more particularly to a build-up multi-layer wiring board capable of forming a fine circuit by reducing the thickness of copper on the surface layer and a method for manufacturing the same.

【0002】[0002]

【従来の技術】携帯電話や情報通信端末はその使用用途
からより小型で軽量な商品が好まれている。一方、その
製品の中に使用されているプリント配線板も小型化や高
密度化に重点が置かれ、要素技術の構築が検討されてい
る。プリント配線基板をより小型に、そしてより高密度
化する技術は数多くの要素技術を必要とするが、その中
でより重要視される技術としては、プリント配線基板上
の信号線や電力源を伝える回路(パターン)の設計上の
引き回し技術及び回路自身の細線化技術の2点を考える
ことが重要である。
2. Description of the Related Art For mobile phones and information communication terminals, smaller and lighter products are preferred because of their intended use. On the other hand, the printed wiring boards used in the products are also focused on miniaturization and high density, and construction of elemental technologies is being considered. The technology for making printed wiring boards smaller and more dense requires a number of elemental technologies, but among these, the more important technology is transmitting signal lines and power sources on the printed wiring boards. It is important to consider the two points of the circuit (pattern) design routing technology and the circuit thinning technology.

【0003】プリント配線基板の設計上の回路の引き回
し技術ではビルドアップ多層配線基板のBVH構造が効
果的であり、最近では情報通信端末のように小型化や高
密度化を必要とするプリント配線基板にビルドアップ多
層配線基板が多く使われるようになってきている。そし
て、実装面積が小さくなっているBGA(ボールグリッ
ドアレイ)実装方式やCSP(チップサイズパッケー
ジ)実装方式のような多ピン配列パッド部分には高密度
化を目的としてBVH構造を多く使用している。
The BVH structure of the build-up multi-layer wiring board is effective in the circuit routing technology in the design of the printed wiring board, and recently, the printed wiring board which requires miniaturization and high density like an information communication terminal. In many cases, build-up multilayer wiring boards are being used. Further, a BVH structure is often used for the purpose of increasing the density in a multi-pin array pad portion such as a BGA (ball grid array) mounting method or a CSP (chip size package) mounting method in which the mounting area is small. .

【0004】ビルドアップ多層配線基板の層間接続用の
BVH構造としては、レーザー孔あけ工法による層間接
続用ビアの形成方法がある。この層間接続用ビアの形成
方法は、先にビアをレーザー照射により設け、次いでそ
の上からBVH用の銅めっきを施して層間の導通接続を
得るコンフォーマル工法によるBVHの作成方法であ
る。しかしながら、コンフォーマル工法のBVHは層間
接続用に銅めっきを行なうために、BVHを表層に有す
るビルドアップ多層配線基板の銅厚みはそのBVH用銅
めっき分だけ厚くなり、RCC(樹脂付き銅箔)の素材
銅と銅めっきの厚みの合計がビルドアップ多層配線基板
の表層の銅厚みとなる。従って、小型化や高密度化を必
要とするビルドアップ多層配線基板の回路形成では表層
の銅厚みが問題となり、微細回路形成を行なう際に困難
である。
As a BVH structure for interlayer connection of a buildup multilayer wiring board, there is a method of forming an interlayer connection via by a laser drilling method. This method of forming vias for interlayer connection is a method of forming BVHs by a conformal method in which vias are first provided by laser irradiation and then copper plating for BVH is performed on the vias to obtain conductive connection between layers. However, since BVH of the conformal method performs copper plating for interlayer connection, the copper thickness of the build-up multilayer wiring board having BVH on the surface layer becomes thicker by the copper plating for BVH, and RCC (copper foil with resin) The total thickness of the material copper and copper plating is the copper thickness of the surface layer of the build-up multilayer wiring board. Therefore, in the circuit formation of the build-up multilayer wiring board that requires miniaturization and high density, the copper thickness of the surface layer becomes a problem, and it is difficult to form a fine circuit.

【0005】一方、小型で高密度なビルドアップ多層配
線基板はプリント回路の細線化技術を向上させることに
より実現する。そして回路幅を細線化する方法は、その
求める回路幅に適した回路形成方法を選択することが有
効な手段である。例えば、サブトラクティブ法と呼ばれ
る回路形成方法は、プリント配線基板の銅箔上に回路形
成用レジストを被覆し、フォトマスクを使用することで
露光、現像を行ない、その後銅箔のエッチングによって
回路を作成する方法である。このサブトラクティブ法に
おける回路幅に適した回路形成方法は代表的な工法とし
てはドライフィルムレジスト工法、及びED(電着塗
装)工法が有名であり、それらの工法を選択することで
求める回路幅の形成が可能になる。
On the other hand, a small-sized and high-density build-up multilayer wiring board is realized by improving the thinning technology of the printed circuit. As a method of reducing the circuit width, it is effective to select a circuit forming method suitable for the required circuit width. For example, a circuit forming method called the subtractive method covers a copper foil on a printed wiring board with a resist for forming a circuit, performs exposure and development by using a photomask, and then creates a circuit by etching the copper foil. Is the way to do it. As a circuit forming method suitable for the circuit width in the subtractive method, a dry film resist method and an ED (electrodeposition coating) method are well known as typical method, and the circuit width required by selecting those method can be obtained. Can be formed.

【0006】前記2種類の回路形成方法の大きな違いは
フォトレジストの感度と解像度であり、それらはレジス
トの材料特性と厚みの違いが大きく影響する。ドライフ
ィルムレジスト工法のレジスト厚みは40μm前後で、
それによりL(ライン)/S(スペース)=100/1
00μm程度の回路形成を行なうことが可能であり、E
D工法のレジスト厚みは約6μmで、それによりL/S
=60/60μm程度の回路形成を行なうことが可能で
ある。このように従来の技術は、微細回路形成を行なう
場合にその目的に達した回路形成方法を選択することが
重要であった。
The major difference between the two types of circuit forming methods is the sensitivity and resolution of the photoresist, which are greatly influenced by the difference in the material characteristics and the thickness of the resist. The resist thickness of the dry film resist method is around 40 μm,
As a result, L (line) / S (space) = 100/1
It is possible to form a circuit of about 00 μm.
The resist thickness of D method is about 6 μm, which allows L / S
It is possible to form a circuit of about 60/60 μm. As described above, in the conventional technique, when forming a fine circuit, it is important to select a circuit forming method that reaches the purpose.

【0007】従って、以上のことからプリント配線基板
の小型化及び高密度化はビルドアップ多層配線基板を使
用し、BVHを用いることで回路設計の上で小スペース
に必要とされる回路を配置し、次いで微細回路形成を行
なうことのできる回路形成方法で加工することが従来の
考え方であった。
Therefore, from the above, in order to miniaturize and increase the density of the printed wiring board, the build-up multilayer wiring board is used, and the BVH is used to arrange the circuits required in a small space in the circuit design. Then, the conventional way of thinking was to process with a circuit forming method capable of forming a fine circuit.

【0008】本発明では微細な回路形成を行なうために
は回路形成方法の選択以外にも、回路形成部分の銅の厚
みを薄くすることが効果的である箇所に着眼している。
それについて図3を用いて説明する。図3では実際の回
路形成後の回路断面を示し、回路幅と回路間スペースを
同じとし、銅の厚みによって回路形成後に得られる回路
形状を示している。図3(a)は銅(2)の厚みが薄い
ため、回路形成部10に求めている回路幅(図3
(b))が得られ、回路間スペースも充分に取れている
ために、絶縁不良による問題は生じてこない。しかしな
がら、図3(c)は銅(2,12)の厚みが厚いため、
回路形成部10に求めている回路形成ができず、回路間
スペースが充分に取れていないために、回路同士を接触
することにより生じる絶縁不良の問題を引き起こす(図
3(d))。従って、図3に示すように微細な回路形成
を行なう際には、銅の厚みが薄い方が望ましい。
In the present invention, in order to form a fine circuit, in addition to the selection of the circuit forming method, it is focused on a portion where it is effective to reduce the thickness of copper in the circuit forming portion.
This will be described with reference to FIG. FIG. 3 shows a circuit cross section after the circuit is actually formed. The circuit width and the space between the circuits are the same, and the circuit shape obtained after the circuit is formed is shown by the thickness of copper. Since the thickness of the copper (2) is thin in FIG. 3A, the circuit width (FIG.
Since (b)) is obtained and the space between the circuits is sufficiently secured, the problem due to poor insulation does not occur. However, since the thickness of copper (2, 12) is large in FIG. 3C,
Since the required circuit cannot be formed in the circuit forming unit 10 and the space between the circuits is not sufficient, the problem of insulation failure caused by contacting the circuits is caused (FIG. 3D). Therefore, when forming a fine circuit as shown in FIG. 3, it is desirable that the thickness of copper be thin.

【0009】しかしながら、ビルドアップ多層配線基板
のBVH構造は回路設計上で高密度化する特徴は有して
いるが、BVH構造を形成するために層間接続用の銅め
っきが必要で、図2(d)に示したようにBVH以外の
回路部分にも銅めっきが施され、微細回路形成に必要と
される薄い銅の厚みを形成することは困難であった。ま
た、BVH自身は層間での導通を確実に形成するため
に、必要以上には薄くすることはできないため従来のB
VH構造ではビルドアップ多層配線基板の銅厚みを薄く
することは困難であった。
However, although the BVH structure of the build-up multi-layer wiring board has a feature of high density in circuit design, copper plating for interlayer connection is required to form the BVH structure, and therefore, as shown in FIG. As shown in d), the circuit portion other than the BVH is also copper-plated, and it is difficult to form a thin copper thickness required for forming a fine circuit. In addition, since the BVH itself cannot be made thinner than necessary in order to reliably form conduction between layers, it is difficult to reduce the thickness of the conventional BVH.
With the VH structure, it was difficult to reduce the copper thickness of the build-up multilayer wiring board.

【0010】また、導電ペーストによるレーザー孔あけ
部への充填方法はいくつかの構造が考えれ、その構造を
図4に3種類示した。図4(a)の構造はラージウイン
ドウ構造のレーザー孔あけ後に導電ペーストをビア内に
充填した状態である。この構造は前記BVH用の銅めっ
きを省略することが可能であるが、ビルドアップ多層配
線基板の信頼性試験として冷熱高温循環サイクル(例え
ば、−65℃⇔125℃)のような試験においては、図
4(a)内3の絶縁層部が熱膨張と収縮を繰り返すた
め、表層の銅と導電ペーストの接触部分で安定な導通は
得られず、信頼性試験で不具合が生じる。また、図4
(b)の構造は銅と導電ペーストの導通部分はビア上に
めっきが存在するために安定な導通が得られるが、前記
回路形成の際に銅の厚みで問題が生じる。従って、ビル
ドアップ多層配線基板の信頼性試験を考慮に入れて、銅
の厚みを薄くすることが可能なBVHを作製することは
困難であった。
Several methods are conceivable for the method of filling the laser drilling portion with the conductive paste, and the structures are shown in FIG. The structure of FIG. 4A is a state in which the via is filled with the conductive paste after laser drilling of the large window structure. In this structure, the copper plating for BVH can be omitted, but in a test such as a cold and high temperature circulation cycle (for example, -65 ° C 125 ° C) as a reliability test of the build-up multilayer wiring board, Since the insulating layer portion 3 in FIG. 4A repeatedly undergoes thermal expansion and contraction, stable conduction cannot be obtained at the contact portion between the copper and the conductive paste on the surface layer, and a problem occurs in the reliability test. Also, FIG.
In the structure of (b), stable conduction can be obtained because the conductive portion of copper and the conductive paste has plating on the via, but a problem occurs due to the thickness of copper during the circuit formation. Therefore, it is difficult to manufacture a BVH capable of reducing the thickness of copper in consideration of the reliability test of the build-up multilayer wiring board.

【0011】[0011]

【発明が解決しようとする課題】以上のような背景に基
づき本発明が解決しようとする課題は、小型で高密度な
ビルドアップ多層配線基板を作製するために、従来のB
VHを作製する際に必要であったBVH用の銅めっきを
省略した構造を考案し、ビルドアップ表層の銅の厚みを
薄くすることで、微細な回路形成が可能なビルドアップ
多層配線基板及びその製造方法を提供することにある。
The problem to be solved by the present invention based on the background described above is to produce a small-sized and high-density build-up multilayer wiring board by using the conventional B method.
A build-up multilayer wiring board capable of forming a fine circuit by devising a structure in which copper plating for BVH, which was necessary when manufacturing a VH, is omitted, and thinning the copper of the build-up surface layer, and the same It is to provide a manufacturing method.

【0012】[0012]

【課題を解決するための手段】本発明者らは上記目的を
達成するために種々検討を重ねた。その結果、BVH形
成用の銅めっきを省略し層間接続用のビアを形成するた
めには、ビルドアップ多層配線基板のビルドアップ層を
レーザー孔あけにより層間接続用のビアを形成し、また
その際に傘状突出部(図1(b)内6)を作製し、特に
望ましくは高圧噴射型粗化装置を使用することで前記傘
状突出部を緩やかに折り曲げ、次いでビア内に導電ペー
ストを充填し、層間の導通接続の信頼性を向上させるた
めに傘状突出部を導電ペースト内に埋め込んだBVH構
造(図1(e)内9)が有効であることを見出して本発
明を完成するに至った。
Means for Solving the Problems The present inventors have made various studies in order to achieve the above object. As a result, in order to omit the copper plating for forming the BVH and form the vias for interlayer connection, the build-up layer of the build-up multilayer wiring board is laser-drilled to form vias for interlayer connection. An umbrella-shaped protrusion (6 in FIG. 1 (b)) is formed on the substrate, and particularly preferably, a high-pressure injection type roughening device is used to gently bend the umbrella-shaped protrusion and then fill the via with conductive paste. However, in order to improve the reliability of the conductive connection between layers, it was found that the BVH structure (9 in FIG. 1 (e)) in which the umbrella-shaped protrusion is embedded in the conductive paste is effective, and the present invention is completed. I arrived.

【0013】すなわち、本発明は、導体層と絶縁層が交
互に積層されたビルドアップ多層配線基板であって、レ
ーザーによる層間ビアの孔あけにより、当該ビアの開口
部に形成された導体層の傘状突出部が残存していると共
に、当該ビアに導電性ペーストが充填され、かつ当該導
体層にめっき層が存在しないことを特徴とするビルドア
ップ多層配線基板により上記目的を達成したものであ
る。
That is, the present invention is a build-up multilayer wiring board in which conductor layers and insulating layers are alternately laminated, and the conductor layers formed in the openings of the vias by drilling the interlayer vias with a laser. The above object is achieved by a build-up multilayer wiring board characterized in that an umbrella-shaped protrusion remains, the via is filled with a conductive paste, and the conductor layer has no plating layer. .

【0014】本発明ビルドアップ多層配線基板におい
て、前記導体層の傘状突出部は、ビアの内底部方向に緩
やかに折り曲げられて導電性ペースト中に没入した状態
となっているのが、安定した接続信頼性を得る上で望ま
しい。
In the build-up multilayer wiring board of the present invention, the umbrella-shaped protrusion of the conductor layer is gently bent toward the inner bottom portion of the via and is immersed in the conductive paste, which is stable. It is desirable for obtaining connection reliability.

【0015】また、本発明は、導体層と絶縁層を交互に
積層するビルドアップ多層配線基板の製造方法であっ
て、レーザー加工により層間ビアを形成すると共に、当
該ビアの開口部に導体層の傘状突出部を形成する工程
と、当該ビアに導電性ペーストを充填する工程とを有す
ることを特徴とするビルドアップ多層プリント配線基板
の製造方法により上記目的を達成したものである。
Further, the present invention is a method for manufacturing a build-up multilayer wiring board in which conductor layers and insulating layers are alternately laminated, wherein an interlayer via is formed by laser processing, and the conductor layer is formed in the opening of the via. The above object is achieved by a method for manufacturing a build-up multilayer printed wiring board, which includes a step of forming an umbrella-shaped protrusion and a step of filling the via with a conductive paste.

【0016】本発明方法において、前記傘状突出部を形
成する工程の後に、当該傘状突出部に高圧噴射型粗化装
置を用いて研磨材を吹き付け、該傘状突出部をビア内底
部方向に折り曲げるのが望ましい。
In the method of the present invention, after the step of forming the umbrella-shaped protrusion, an abrasive is sprayed onto the umbrella-shaped protrusion using a high-pressure jet roughening device, and the umbrella-shaped protrusion is directed toward the inner bottom of the via. It is desirable to fold it.

【0017】本発明方法において、レーザー加工による
層間ビアの形成は、カッパーダイレクト工法による銅箔
貫通レーザー孔あけ、もしくはコンフォーマルマスク工
法を用いて、レーザーエネルギーを合計30mJとしたレ
ーザー孔あけが導体層の傘状突出部を形成する上で望ま
しい。
In the method of the present invention, the interlayer vias are formed by laser processing by laser drilling through the copper foil by the copper direct method or by using the conformal mask method by laser drilling with a total laser energy of 30 mJ. It is desirable in forming the umbrella-shaped protrusion of the.

【0018】本発明方法に用いる高圧噴射型粗化装置と
しては、特にウェットブラストが好適であり、就中噴射
圧力0.2〜0.4MPaで研磨材を吹き付けるのが、傘
状突出部をビア内底部方向に緩やかに折り曲げる上で良
い結果が得られる。
Wet blasting is particularly suitable as the high-pressure jet-type roughening device used in the method of the present invention, and the abrasive is sprayed at a spraying pressure of 0.2 to 0.4 MPa. Good results are obtained in gently bending toward the inner bottom.

【0019】本発明方法において、導電性ペーストの充
填は、印刷用マスクを使用して真空印刷機にて行なうの
が好ましく、またここに充填される導電性ペーストの導
体フィラーの平均粒径は6μm以下のものが好ましい。
In the method of the present invention, the filling of the conductive paste is preferably carried out by a vacuum printing machine using a printing mask, and the conductive filler contained in the conductive paste has an average particle diameter of 6 μm. The following are preferred.

【0020】[0020]

【発明の実施の形態】以下本発明の実施の形態を表1及
び図面と共に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to Table 1 and the drawings.

【0021】本発明の工程を従来の工程と比較して表1
に示す。
Table 1 compares the process of the present invention with the conventional process.
Shown in.

【0022】[0022]

【表1】 [Table 1]

【0023】表1内の(A)本発明の工程中、次の工程
の概略を項を分けてそれぞれ説明する。 工程順序:レーザー孔あけ 工程順序:高圧噴射型粗化装置 工程順序:導電ペースト充填
Among the steps (A) of the present invention in Table 1, the following steps will be outlined for each item. Process sequence: Laser drilling process sequence: High-pressure injection type roughening device Process sequence: Conductive paste filling

【0024】◎工程順序:レーザー孔あけ 本発明におけるレーザー孔あけ工程には「カッパーダイ
レクト工法」や「コンフォーマルマスク工法」が好適に
使用される。「カッパーダイレクト工法」は、図5内
(a)でのビルドアップ層の表面にレーザーを直接照射
するレーザー孔あけ方法である。この際、表1内A−
のレーザー前処理工程としてビルドアップ層の銅表面を
物理研磨もしくは化学研磨し、銅箔表面の金属固有の光
沢を抑制することが望ましい。例えばメック株式会社製
の銅箔表面粗化剤「CZ8100」を使用して、3μm
程度エッチングすると同時に銅表面の金属固有の光沢を
落とす処理が好適なものとして挙げられる。ビルドアッ
プ層の表面に直接照射するレーザーとしては炭酸ガスレ
ーザーが使用され、好適に用いられる機種としては例え
ば三菱電機株式会社製「ML605GTX(発振器:5
100U)」が挙げられる。また、レーザー光の絞り用
のマスクを使用し、銅箔を突き破る1stショット目及び
絶縁層部を燃焼させる2ndショット目のレーザーエネル
ギーを適宜調整するのが好ましい。
◎ Step Sequence: Laser Drilling In the laser drilling step of the present invention, the “copper direct method” and the “conformal mask method” are preferably used. The “copper direct method” is a laser drilling method in which the surface of the buildup layer in FIG. 5A is directly irradiated with laser. At this time, A- in Table 1
It is desirable that the copper surface of the build-up layer be physically or chemically polished as the laser pretreatment step to suppress the luster peculiar to the metal on the copper foil surface. For example, using a copper foil surface roughening agent "CZ8100" manufactured by MEC Co., Ltd.
As a suitable treatment, a degree of etching and a decrease in the metallic surface of the copper surface at the same time are removed. A carbon dioxide laser is used as a laser for directly irradiating the surface of the buildup layer, and a model preferably used is, for example, "ML605GTX (oscillator: 5
100 U) ". Further, it is preferable to appropriately adjust the laser energy of the first shot that pierces the copper foil and the second shot that burns the insulating layer portion by using a mask for squeezing a laser beam.

【0025】また、レーザー孔あけ工程では「コンフォ
ーマルマスク工法」のレーザー加工でも同様の形状を有
する傘状突出構造が得られる。「コンフォーマルマスク
工法」とは、図6にて特徴を説明しているように、レー
ザーを照射する位置に予め銅箔エッチングでウインドウ
を開口させ、その開口部にレーザーを照射する方法であ
る。具体的にはレーザー照射径よりも小さな形状のウイ
ンドウをビルドアップ表層のBVH形成箇所の中心部に
回路形成でエッチング加工により施し、次いでそのウイ
ンドウよりも大きなレーザー径をそのウインドウ部分に
照射する工法がより望ましい。照射されたレーザーのエ
ネルギーはビルドアップ層の絶縁部分を燃焼させ、レー
ザー照射後に得られる構造としては傘状突出部を有する
図6(c)のようになる。「コンフォーマルマスク工
法」に使用するレーザーとしては炭酸ガスレーザーが使
用され、三菱電機株式会社製「ML605GTX(発振
器:5100U)」が好適に用いられる。また、レーザ
ー光の絞り用のマスクを用いることで、ビルドアップ表
層のウインドウ部分よりも大きなレーザー径を照射する
のが好ましい。更に、「コンフォーマルマスク工法」に
おける傘状突出部の形成にはレーザー条件として3ショ
ットを連続で照射する方式を標準条件とするのが好まし
い。
Further, in the laser drilling step, an umbrella-like protruding structure having a similar shape can be obtained by laser processing of the "conformal mask method". The "conformal mask method" is a method in which a window is opened in advance by copper foil etching at a position to be irradiated with laser and the laser is irradiated to the opening, as described in FIG. Specifically, there is a method in which a window having a shape smaller than the laser irradiation diameter is formed by etching at the center of the BVH formation portion of the build-up surface layer by circuit formation, and then a laser diameter larger than that window is irradiated to the window portion. More desirable. The energy of the irradiated laser burns the insulating portion of the build-up layer, and the structure obtained after the laser irradiation is as shown in FIG. 6C having an umbrella-shaped protrusion. A carbon dioxide gas laser is used as the laser used in the “conformal mask method”, and “ML605GTX (oscillator: 5100U)” manufactured by Mitsubishi Electric Corporation is preferably used. Further, it is preferable to irradiate with a laser diameter larger than that of the window portion of the build-up surface layer by using a mask for diaphragm of laser light. Further, in forming the umbrella-shaped protruding portion in the "conformal mask method", it is preferable to set a laser condition as a standard condition in which three shots are continuously irradiated.

【0026】◎工程順序:高圧噴射型粗化装置 本発明の工程である表1(A)内、A−で使用してい
る高圧噴射型粗化装置の目的はレーザー加工により作製
した傘状突出部分を緩やかに折り曲げることを主な目的
としている。高圧粗化処理装置としてはウェットブラス
トが好適に使用される。ウェットブラストとしては例え
ばマコー株式会社製の「Physical FineEtcher:FR-66
3、Wet Blasting System」が好適なものとして挙げら
れ、その使用条件はプリント基板に対して垂直方向に吹
き付けられる水平式装置であり、処理速度:0.3〜
2.7M/分、エアー消費量:8.0〜12.0m3
分、エアー圧力:0.1〜0.4MPa、研磨材:♯80
0〜2000を標準条件とするのが好ましい。また、水
と研磨材(スラリー液)と圧縮空気との混合液は、傘状
突出部を緩やかに折り曲げる際にそれに対し垂直に吹き
付けた方が均一に傘状突出部が降り曲がるという理由か
ら、ブラストガンと呼ばれる噴射口から被加工物に投射
する方法を標準条件とするのが好ましい。
◎ Step sequence: high-pressure jet-type roughening device The purpose of the high-pressure jet-type roughening device used in A- in Table 1 (A), which is the process of the present invention, is to provide an umbrella-shaped protrusion produced by laser processing. The main purpose is to gently bend the part. Wet blasting is preferably used as the high-pressure roughening treatment device. As the wet blast, for example, “Physical Fine Etcher: FR-66” manufactured by Macau Co., Ltd.
"3, Wet Blasting System" is mentioned as a suitable one, and the condition of use is a horizontal type device which is sprayed vertically to the printed circuit board, and the processing speed: 0.3 ~
2.7 M / min, air consumption: 8.0-12.0 m 3 /
Min, air pressure: 0.1-0.4MPa, abrasive: # 80
It is preferable that the standard condition is 0 to 2000. In addition, since the mixed liquid of water, the abrasive (slurry liquid), and the compressed air is sprayed perpendicularly to the umbrella-shaped protrusion when it is gently bent, the umbrella-shaped protrusion is bent evenly. It is preferable to use a method called a blast gun, which is a method of projecting from a jet port onto a workpiece, as standard conditions.

【0027】◎工程順序:導電性ペースト充填 本発明における導電性ペーストの充填方法には真空印刷
機を使用するのが好ましい。真空印刷機としては例えば
東レエンジニアリング株式会社製「VE−500」が好
適に使用され、ドライバキュームポンプにより印刷環境
を真空状態にして使用するのが好ましい。また、印刷用
の導電ペーストは印刷前に充分に脱泡した状態で使用す
るのが好ましい。
◎ Step Sequence: Filling of Conductive Paste It is preferable to use a vacuum printer for the filling method of the conductive paste in the present invention. As the vacuum printer, for example, "VE-500" manufactured by Toray Engineering Co., Ltd. is preferably used, and it is preferable to use the printing environment in a vacuum state by a driver vacuum pump. Further, it is preferable that the conductive paste for printing is used in a state where it is sufficiently defoamed before printing.

【0028】本発明で使用する導電ペーストとしてはタ
ツタ電線株式会社製「穴埋め用DDペースト」が好適に
使用されている。導電ペーストはエポキシ樹脂をバイン
ダーとし、硬化剤にはイミダゾールを主成分としたもの
が好適に使用される。金属フィラーには銀コート銅粉を
使用し、フィラーの平均粒径は2.5μmが好ましい。
また、ペーストの体積固有抵抗値としては5×10
-5(Ωcm)が好適である。
As the conductive paste used in the present invention, "hole filling DD paste" manufactured by Tatsuta Electric Wire Co., Ltd. is preferably used. A conductive paste containing an epoxy resin as a binder and a curing agent containing imidazole as a main component is preferably used. Silver coated copper powder is used as the metal filler, and the average particle size of the filler is preferably 2.5 μm.
The volume resistivity of the paste is 5 × 10
-5 (Ωcm) is preferable.

【0029】[0029]

【実施例】以下実施例を挙げて本発明を更に説明する。The present invention will be further described with reference to the following examples.

【0030】実施例1 図1は傘状突出部を有するBVHの作製方法を示す図で
あり、当該BVHの構造は図1(e)内9に示される。
また、図1は同一層の回路形成を示す図であり、当該B
VH(図1(e)内9)及び微細回路形成部(図1
(e)内10)を用いて表現している。以下該図1と共
に本発明を説明する。 (1).内層回路4形成終了後のコア基板部分にビルド
アップ層1を積み上げた(図1(a)参照)。ここで
は、ビルドアップ層1としてRCC(樹脂付き銅箔)を
使用している。 (2).前記(1)におけるビルドアップ層1の表面を
レーザー孔あけ前処理としてCZ粗化処理し、次いでB
VH形成位置にカッパーダイレクト工法によるレーザー
加工を行ない、開口部は傘状突出部6を有する層間接続
用ビア5を作成した(図1(b)参照)。レーザー加工
終了後にはビア5の底部に燃焼物が残るために、デスミ
ア工程でその残渣を除去した。 (3).前記(2)の傘状突出部6作成後、ウェットブ
ラストを使用して基板表面を高圧噴射にて処理し、緩や
かに折り曲げた傘状突出部7とした(図1(c)参
照)。 (4).前記(3)で作成したビア5内に真空印刷機を
使用して、導電ペーストを充填し、加熱硬化し、傘状突
出部7を有するBVHを作成した(図1(d)参照)。 (5).前記(4)で作成した傘状突出部7を有するB
VHを表層に有するビルドアップ多層配線基板の回路形
成を行なった(図1(e)参照)。本発明による工程順
で作成されたビルドアップ多層配線基板の表層の銅厚み
は、銅めっき工程が省略されているために薄くなり、R
CCの銅箔のみの12μmの状態で表層の回路が形成さ
れた。
Example 1 FIG. 1 is a diagram showing a method for manufacturing a BVH having an umbrella-shaped protrusion, and the structure of the BVH is shown in FIG. 1 (e).
Further, FIG. 1 is a diagram showing circuit formation in the same layer.
VH (9 in FIG. 1E) and fine circuit forming portion (FIG. 1E)
It is expressed using (10) in (e). The present invention will be described below with reference to FIG. (1). The buildup layer 1 was stacked on the core substrate portion after the formation of the inner layer circuit 4 (see FIG. 1A). Here, RCC (copper foil with resin) is used as the buildup layer 1. (2). The surface of the build-up layer 1 in (1) above is subjected to CZ roughening treatment as a pretreatment for laser drilling, and then B
Laser processing was performed at the VH formation position by the copper direct method, and the via hole 5 for interlayer connection having the umbrella-shaped protruding portion 6 in the opening was formed (see FIG. 1B). After the laser processing is completed, combustion products remain at the bottom of the via 5, so the residue was removed in the desmear process. (3). After the umbrella-shaped protrusion 6 of (2) was created, the substrate surface was processed by high-pressure jetting using wet blasting to form a gently-folded umbrella-shaped protrusion 7 (see FIG. 1C). (4). Using a vacuum printer, the conductive paste was filled in the vias 5 created in (3) above and heat-cured to create a BVH having umbrella-shaped protrusions 7 (see FIG. 1D). (5). B having the umbrella-shaped protrusion 7 created in (4) above
A circuit of a build-up multilayer wiring board having VH on the surface layer was formed (see FIG. 1E). The copper thickness of the surface layer of the build-up multilayer wiring board produced in the order of steps according to the present invention becomes thin because the copper plating step is omitted, and R
The surface layer circuit was formed in the state of only 12 μm of the CC copper foil.

【0031】比較例1 図2は前記表1に示した従来法によるBVHの形成方法
を示し、最終工程は回路形成を示している。また図1同
様に、BVH(図2(e)内13)及び微細回路形成部
(図2(e)内10)を用いて表現している。以下該図
2と共に従来法を説明する。 (1).内層回路形成終了後のコア基板部分にビルドア
ップ層1を積み上げた(図2(a)参照)。ここでは、
ビルドアップ層1としてRCC(樹脂付き銅箔)を使用
している。 (2).前記(1)におけるビルドアップ層1の表面を
レーザー孔あけ前処理として、BVH孔あけ用のウイン
ドウ部11をエッチング工程にて作成した(図2(b)
参照)。 (3).前記(2)におけるウインドウ部11にレーザ
ー照射を行ない、層間接続用ビア5の孔あけを行なった
(図2(c)参照)。レーザー加工終了後にはビア5の
底部に燃焼物が残るために、デスミア工程でその残渣を
除去した。 (4).前記(3)のビア5作成後、めっき工程にて化
学銅めっき、電解銅めっきの順に層間接続用のBVHめ
っき12を行なった(図2(d)参照)。 (5).前記(4)で作成したビルドアップ多層配線基
板の回路形成を行なった(図2(e)参照)。 以上の工程順で作成されたビルドアップ多層配線基板表
層の銅の厚みは、RCCの銅箔が12μm、そしてBV
H用の銅めっきが20μmとなり、銅の厚みは合計で3
2μmであった。
Comparative Example 1 FIG. 2 shows a method for forming BVH by the conventional method shown in Table 1 above, and the final step shows circuit formation. Further, as in FIG. 1, it is expressed by using the BVH (13 in FIG. 2E) and the fine circuit forming portion (10 in FIG. 2E). The conventional method will be described below with reference to FIG. (1). The buildup layer 1 was stacked on the core substrate portion after the formation of the inner layer circuit (see FIG. 2A). here,
RCC (copper foil with resin) is used as the buildup layer 1. (2). The surface of the build-up layer 1 in (1) above was used as a pre-treatment for laser drilling, and the window portion 11 for BVH drilling was created in the etching step (FIG. 2 (b)).
reference). (3). Laser irradiation was performed on the window portion 11 in the above (2), and the via holes 5 for interlayer connection were drilled (see FIG. 2C). After the laser processing is completed, combustion products remain at the bottom of the via 5, so the residue was removed in the desmear process. (4). After forming the via 5 of (3), BVH plating 12 for interlayer connection was performed in the order of chemical copper plating and electrolytic copper plating in the plating process (see FIG. 2D). (5). The circuit of the build-up multilayer wiring board prepared in (4) above was formed (see FIG. 2E). The thickness of copper on the surface layer of the build-up multilayer wiring board created in the above process sequence is 12 μm for RCC copper foil and BV.
The copper plating for H becomes 20 μm, and the total copper thickness is 3
It was 2 μm.

【0032】試験例1 銅厚みの違いによる回路形成性の違いを明らかにするた
めに、回路形成方法にED(電着塗装)法を使用して、
従来のBVH構造にて作成したビルドアップ多層配線基
板と、本発明にて作成したビルドアップ多層配線基板と
を表2内に示されるそれぞれの回路幅で回路形成を行な
い、微細回路パターン部の良品数を比較した。その結果
は表2の通りであった。試験結果より回路幅が細線化し
た場合において、従来のBVH構造にて作成したビルド
アップ多層配線基板は良品数が減少するが、本発明にお
けるビルドアップ多層配線基板は不良品を回路幅50μ
mで全く発生させることなく、微細回路パターン部の良
品数を向上させることが明らかとなった。また、回路形
成上の不具合点を分類すると、微細な回路間でエッチン
グ不足により回路同士が接触するショート系の不具合、
そして回路上の銅が過剰エッチングにより欠損し導通不
良を起こすオープン系の不具合に分類できる。その分類
により表2内の不良を比較すると、従来工法では銅の厚
みが厚いために微細回路パターン部のエッチングが充分
に行なえず、ショート系の不具合が非常に多い結果とな
っている(この状態の模式図を図3に示す)。しかしな
がら、本発明の工法では銅厚が従来と比較して薄いた
め、充分に微細回路パターン部のエッチング加工を行な
うことが可能になり、その結果としてショート系の不具
合が無くなっている。従って、この試験結果より本発明
は微細回路パターン部の回路形成性を向上させる効果が
あることが確認された。
Test Example 1 In order to clarify the difference in circuit formability due to the difference in copper thickness, an ED (electrodeposition coating) method was used as a circuit forming method.
The build-up multilayer wiring board made by the conventional BVH structure and the build-up multilayer wiring board made by the present invention are formed into circuits with the respective circuit widths shown in Table 2, and a good product of the fine circuit pattern portion is obtained. The numbers were compared. The results are shown in Table 2. According to the test results, when the circuit width is reduced, the number of non-defective products of the build-up multilayer wiring board created by the conventional BVH structure decreases, but the build-up multilayer wiring board of the present invention has a defective circuit width of 50 μm.
It has been clarified that the number of non-defective products in the fine circuit pattern portion can be improved without generating any m. In addition, when classifying defects in circuit formation, short-circuit defects in which circuits contact due to insufficient etching between minute circuits,
Then, the copper on the circuit can be classified into an open system defect that causes defective conduction due to excessive etching. Comparing the defects shown in Table 2 by the classification, the conventional method cannot sufficiently etch the fine circuit pattern portion because the copper thickness is large, resulting in a large number of short-circuit defects (in this state. Is shown in FIG. 3). However, in the method of the present invention, the thickness of copper is thinner than that of the conventional method, so that the fine circuit pattern portion can be sufficiently etched, and as a result, the short-circuit system is eliminated. Therefore, it was confirmed from this test result that the present invention has an effect of improving the circuit formability of the fine circuit pattern portion.

【0033】[0033]

【表2】 [Table 2]

【0034】試験例2 本発明方法においては、ビルドアップ多層配線基板の表
層にレーザー照射を行なうことで傘状突出部を作成する
が、その際、レーザーエネルギーの条件で作成される傘
状突出の構造には違いが見られる。そのため、好適な傘
状突出部を作成するためのレーザーエネルギーの条件を
求めるべく、「カッパーダイレクト工法」及び「コンフ
ォーマルマスク工法」のそれぞれについて表3に記載の
条件で比較試験を行なった。その結果は表3の通りであ
った。表3から得られる結果として、「カッパーダイレ
クト工法」及び「コンフォーマルマスク工法」の何れの
場合にもレーザーエネルギーの合計が30mJである場合
が30μm程度の長さを有する特に良好な傘状突出構造
が得られることが明らかとなった。
Test Example 2 In the method of the present invention, an umbrella-shaped protrusion is formed by irradiating the surface layer of the build-up multilayer wiring board with a laser. At that time, the umbrella-shaped protrusion formed under the condition of laser energy is used. The structure is different. Therefore, in order to determine the conditions of laser energy for forming a suitable umbrella-shaped protrusion, a comparative test was conducted under the conditions shown in Table 3 for each of the "copper direct method" and the "conformal mask method". The results are shown in Table 3. As a result obtained from Table 3, particularly good umbrella-like protruding structure having a length of about 30 μm when the total laser energy is 30 mJ in both the “copper direct method” and the “conformal mask method” It became clear that

【0035】[0035]

【表3】 [Table 3]

【0036】試験例3 本発明方法においては、レーザー加工にて得られた傘状
突出部をウェットブラスト(高圧噴射型粗化装置)を用
いてビルドアップ多層配線基板の表面を粗化すること
で、粗化圧力により傘状突出部を緩やかに折り曲げる。
この緩やかに折り曲げられた傘状突出部はビア内に導電
ペーストを充填した際に、傘状突出部が導電ペースト内
に埋め込まれ、その埋め込まれた箇所がビルドアップ多
層配線基板の1層目から2層目への電気的な導通を行な
う役割を示す。そこで傘状突出部の長さと緩やかに折り
曲げられた角度が導通を支えるうえで重要となる。前
者、傘状突出部の長さについては試験例2で示したよう
に、レーザーエネルギーの条件検討が効果として大きい
が、後者の傘状突出部の角度については、本項のウェッ
トブラストの粗化条件検討が効果として大きく関与して
くる。そこで、ウェットブラストの噴射圧力の条件を検
討し、傘状突出部を緩やかに折り曲げる際の有効な条件
を表4で示した様々な条件で検討を行ない比較した。そ
の結果は表4の通りであった。因に、傘状突出部を曲げ
る際の角度は接続信頼性の安定性からより直角に曲がる
ことを良好な状態とし、その曲げられた角度をマイナス
で表現し、数値が大きいほど良好な結果を意味する。試
験結果より、傘状突出部を良好に折り曲げられる条件と
しては0.2MPa〜0.4MPaの噴射圧力が適しているこ
とが明らかとなった。
Test Example 3 In the method of the present invention, the surface of the build-up multilayer wiring board is roughened by using a wet blast (high pressure jet type roughening device) on the umbrella-shaped protrusion obtained by laser processing. , The umbrella-shaped protrusion is gently bent by the roughening pressure.
When the via is filled with the conductive paste, the gently-folded umbrella-shaped protrusion is embedded in the conductive paste, and the embedded portion is from the first layer of the build-up multilayer wiring board. It shows the role of conducting electricity to the second layer. Therefore, the length of the umbrella-shaped protrusion and the gently bent angle are important for supporting conduction. As for the former and the length of the umbrella-shaped projection, as shown in Test Example 2, the examination of the conditions of the laser energy is effective, but the angle of the latter-shaped umbrella-shaped projection is roughened in the wet blast of this section. The examination of conditions will be greatly involved as an effect. Therefore, the conditions of the injection pressure of the wet blast were examined, and the effective conditions for gently bending the umbrella-shaped protrusion were examined under various conditions shown in Table 4 and compared. The results are shown in Table 4. By the way, regarding the angle when bending the umbrella-shaped protrusion, it is a good condition to bend at a more right angle from the stability of connection reliability, and the bent angle is expressed as a negative value, and the larger the number, the better the result. means. From the test results, it was clarified that the injection pressure of 0.2 MPa to 0.4 MPa is suitable as a condition for favorably bending the umbrella-shaped protrusion.

【0037】[0037]

【表4】 [Table 4]

【0038】試験例4 表5に記載の条件で、レーザー加工にて得られた層間接
続用のビア内に導電ペーストを充填する検討を行なっ
た。充填方法は印刷方式を採用し、ビア内にボイドを発
生させることなく導電ペーストを充填するために、印刷
方法と印刷用マスクの有無の検討を行なった。本発明に
おける層間接続用ビア内には導電ペーストが充填され、
それが層間での導通を支えるために、ビア内に気泡が巻
き込まれた場合その気泡は導通抵抗値を向上させる原因
となる可能性がある。従って、ビア内に気泡が巻き込ま
れた場合そのビアを不良品として区別し、印刷終了後の
状態で気泡が巻き込まれない良好なビアと共にその数を
記録した。その結果は表5の通りであった。試験結果よ
り、常圧での印刷方式は多数の不良を発生させたが、真
空状態での印刷は良好に行なうことができ、印刷用のマ
スクを使用することで不良品は全て無くなることが明ら
かとなった。
Test Example 4 Under the conditions shown in Table 5, a study was conducted to fill the conductive paste into the vias for interlayer connection obtained by laser processing. A printing method was adopted as the filling method, and in order to fill the conductive paste without generating voids in the via, the printing method and the presence or absence of a printing mask were examined. The conductive paste is filled in the interlayer connection via in the present invention,
When a bubble is caught in the via because it supports conduction between layers, the bubble may cause an increase in conduction resistance value. Therefore, when air bubbles were caught in the via, the via was identified as a defective product, and the number was recorded together with good vias in which the air bubbles were not entrained after the printing was completed. The results are shown in Table 5. From the test results, it is clear that the printing method under normal pressure generated many defects, but printing in a vacuum state was satisfactorily performed, and all defective products disappeared by using a printing mask. Became.

【0039】[0039]

【表5】 [Table 5]

【0040】試験例5 層間接続用のビア内に充填するための導電ペーストに使
用する導体フィラーの平均粒径とビア内に発生する気泡
との関係を明らかにするために、表6に記載の平均粒径
2.5〜7.5μmの導体フィラーを使用して試験を行
なった。比較はビア内に気泡が巻き込まれた場合、その
ビアを不良品として区別し、印刷終了後の状態で気泡が
巻き込まれない良好なビアと共にその数を記録した。そ
の結果は表6の通りであった。試験結果より導体フィラ
ー平均粒径が6.0μm以下の場合においては、印刷は
良好に行なうことができ、ビア内に内在する気泡不良は
全て無くなることが明らかとなった。
Test Example 5 In order to clarify the relationship between the average particle size of the conductive filler used in the conductive paste for filling the vias for interlayer connection and the bubbles generated in the vias, the results are shown in Table 6. The test was conducted using a conductor filler having an average particle diameter of 2.5 to 7.5 μm. For comparison, when air bubbles were caught in the via, the via was classified as a defective product, and the number was recorded together with good vias in which the air bubbles were not caught in the state after printing was completed. The results are shown in Table 6. From the test results, it has been clarified that when the average particle size of the conductive filler is 6.0 μm or less, the printing can be performed well, and all the bubble defects inherent in the via are eliminated.

【0041】[0041]

【表6】 [Table 6]

【0042】[0042]

【発明の効果】本発明における傘状突出部を有するBV
H構造(図1(e)内9)は、層間の導通を接続させる
従来のBVHの有効な機能を保持したまま、従来のBV
H構造を形成する際に使用していたBVH用の銅めっき
を省略できるため、本発明によれば、ビルドアップ多層
配線基板の表層の銅の厚みが薄くなる結果、回路形成が
容易となり、特に微細回路形成性に優れたビルドアップ
多層配線基板を提供することができる。
EFFECT OF THE INVENTION BV having an umbrella-shaped protrusion in the present invention
The H structure (9 in FIG. 1E) retains the effective function of the conventional BVH for connecting the conduction between layers, while maintaining the conventional BVH.
Since copper plating for BVH used when forming the H structure can be omitted, according to the present invention, the thickness of copper on the surface layer of the build-up multilayer wiring board becomes thin, resulting in easy circuit formation, and particularly It is possible to provide a build-up multilayer wiring board excellent in fine circuit formability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法によるビルドアップ多層配線基板の
製造例を示す概略断面工程説明図。
FIG. 1 is a schematic cross-sectional process explanatory view showing an example of manufacturing a build-up multilayer wiring board by the method of the present invention.

【図2】従来方法によるビルドアップ多層配線基板の製
造例を示す概略断面工程説明図。
2A to 2C are schematic cross-sectional process explanatory views showing an example of manufacturing a build-up multilayer wiring board by a conventional method.

【図3】銅の厚み違いによる微細回路形成状態を示す概
略断面説明図。
FIG. 3 is a schematic cross-sectional explanatory view showing a fine circuit formation state due to a difference in copper thickness.

【図4】導電ペースト充填後のBVHを示す概略断面説
明図。
FIG. 4 is a schematic cross-sectional explanatory view showing BVH after filling with a conductive paste.

【図5】カッパーダイレクト工法によるビアの形成方法
を示す概略断面説明図。
FIG. 5 is a schematic cross-sectional explanatory view showing a via forming method by a copper direct method.

【図6】コンフォーマルマスク工法によるビアの形成方
法を示す概略断面説明図。
FIG. 6 is a schematic cross-sectional explanatory view showing a method of forming a via by a conformal mask method.

【符号の説明】[Explanation of symbols]

1:ビルドアップ層 2:銅箔(RCC) 3:絶縁層部 4:内層回路部 5:層間接続用ビア 6:傘状突出部 7:緩やかに折り曲げた傘状突出部 8:導電ペースト 9:傘状突出部を有するBVH 10:微細回路形成部 11:ウインドウ部 12:銅めっき 13:従来のBVH 14:フォトマスク 15:フォトレジスト 16:表面粗化 17:レーザー 1: Build-up layer 2: Copper foil (RCC) 3: Insulation layer 4: Inner layer circuit section 5: Via for interlayer connection 6: Umbrella-shaped protrusion 7: Gently bent umbrella-shaped protrusion 8: Conductive paste 9: BVH having an umbrella-shaped protrusion 10: Fine circuit forming part 11: Window section 12: Copper plating 13: Conventional BVH 14: Photo mask 15: Photoresist 16: Surface roughening 17: Laser

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/00 H05K 3/00 J N 3/40 3/40 K (72)発明者 森田 和孝 群馬県伊勢崎市長沼町1744−1 日本シイ エムケイ株式会社内 Fターム(参考) 5E317 AA24 BB01 BB12 CC22 CC25 CD31 CD32 GG14 5E346 AA01 AA12 AA15 AA32 AA43 BB01 BB16 CC02 CC08 CC32 DD02 DD12 DD32 EE06 EE07 FF18 GG15 GG19 GG28 HH24─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/00 H05K 3/00 JN 3/40 3/40 K (72) Inventor Kazutaka Morita Isesaki Gunma Prefecture 174-1, Naganuma-cho, Japan F-Term in Japan CMK Corporation (reference) 5E317 AA24 BB01 BB12 CC22 CC25 CD31 CD32 GG14 5E346 AA01 AA12 AA15 AA32 AA43 BB01 BB16 CC02 CC08 CC32 DD02 DD12 DD32 EE06 EE07 FF18GG28 H1524 GG15 H24

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 導体層と絶縁層が交互に積層されたビル
ドアップ多層配線基板であって、レーザーによる層間ビ
アの孔あけにより、当該ビアの開口部に形成された導体
層の傘状突出部が残存していると共に、当該ビアに導電
性ペーストが充填され、かつ当該導体層にめっき層が存
在しないことを特徴とするビルドアップ多層配線基板。
1. A build-up multilayer wiring board in which conductor layers and insulating layers are alternately laminated, wherein an umbrella-shaped protrusion of a conductor layer formed in an opening of the via by drilling an interlayer via by a laser. And the via is filled with a conductive paste, and the conductor layer has no plating layer.
【請求項2】 前記導体層の傘状突出部が、当該ビアの
内底部方向に緩やかに折り曲げられて導電性ペースト中
に没入していることを特徴とする請求項1記載のビルド
アップ多層配線基板。
2. The build-up multilayer wiring according to claim 1, wherein the umbrella-shaped protruding portion of the conductor layer is gently bent toward the inner bottom portion of the via and is immersed in the conductive paste. substrate.
【請求項3】 導体層と絶縁層を交互に積層するビルド
アップ多層配線基板の製造方法であって、レーザー加工
により層間ビアを形成すると共に、当該ビアの開口部に
導体層の傘状突出部を形成する工程と、当該ビアに導電
性ペーストを充填する工程とを有することを特徴とする
ビルドアップ多層プリント配線基板の製造方法。
3. A method of manufacturing a build-up multilayer wiring board, wherein conductor layers and insulating layers are alternately laminated, wherein an interlayer via is formed by laser processing, and an umbrella-shaped protrusion of the conductor layer is formed in the opening of the via. And a step of filling the via with a conductive paste, the method for manufacturing a build-up multilayer printed wiring board.
【請求項4】 前記傘状突出部を形成する工程の後に、
当該傘状突出部に高圧噴射型粗化装置を用いて研磨材を
吹き付け、該傘状突出部をビア内底部方向に折り曲げる
工程を有することを特徴とする請求項3記載のビルドア
ップ多層プリント配線基板の製造方法。
4. After the step of forming the umbrella-shaped protrusion,
4. The build-up multilayer printed wiring according to claim 3, further comprising a step of spraying an abrasive material onto the umbrella-shaped protrusion using a high-pressure jet roughening device and bending the umbrella-shaped protrusion toward the inner bottom of the via. Substrate manufacturing method.
【請求項5】 前記レーザー加工による層間ビアの形成
を、カッパーダイレクト工法により行なうことを特徴と
する請求項3又は4記載のビルドアップ多層プリント配
線基板の製造方法。
5. The method of manufacturing a build-up multilayer printed wiring board according to claim 3, wherein the interlayer via is formed by the laser processing by a copper direct method.
【請求項6】 前記レーザー加工による層間ビアの形成
を、コンフォーマルマスク工法により行なうことを特徴
とする請求項3又は4記載のビルドアップ多層プリント
配線基板の製造方法。
6. The method for manufacturing a build-up multilayer printed wiring board according to claim 3, wherein the interlayer vias are formed by the laser processing by a conformal mask method.
【請求項7】 前記レーザー加工におけるレーザーエネ
ルギーの合計が30mJであることを特徴とする請求項3
〜6の何れか1項記載のビルドアップ多層プリント配線
基板の製造方法。
7. The total laser energy in the laser processing is 30 mJ.
7. The method for manufacturing a buildup multilayer printed wiring board according to any one of items 1 to 6.
【請求項8】 前記高圧噴射型粗化装置による研磨材の
吹き付けを、ウェットブラストを用い、噴射圧力0.2
〜0.4MPaで行なうことを特徴とする請求項3〜7の
何れか1項記載のビルドアップ多層プリント配線基板の
製造方法。
8. The spraying of the abrasive by the high-pressure jet-type roughening device is performed by using wet blast, and the jet pressure is 0.2.
The method for manufacturing a buildup multilayer printed wiring board according to claim 3, wherein the buildup multilayer printed wiring board is manufactured at a pressure of 0.4 MPa to 0.4 MPa.
【請求項9】 前記導電性ペーストの充填を、印刷用マ
スクを使用して真空印刷機にて行なうことを特徴とする
請求項3〜8の何れか1項記載のビルドアップ多層プリ
ント配線基板の製造方法。
9. The build-up multilayer printed wiring board according to claim 3, wherein the conductive paste is filled with a vacuum printing machine using a printing mask. Production method.
【請求項10】 前記導電性ペーストの導電フィラーの
平均粒径が6μm以下であることを特徴とする請求項3
〜9の何れか1項記載のビルドアップ多層プリント配線
基板の製造方法。
10. The conductive filler of the conductive paste has an average particle diameter of 6 μm or less.
10. The method for manufacturing a build-up multilayer printed wiring board according to any one of items 1 to 9.
JP2001377128A 2001-12-11 2001-12-11 Buildup multilayer wiring board and method of manufacturing the same Pending JP2003179351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001377128A JP2003179351A (en) 2001-12-11 2001-12-11 Buildup multilayer wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001377128A JP2003179351A (en) 2001-12-11 2001-12-11 Buildup multilayer wiring board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003179351A true JP2003179351A (en) 2003-06-27

Family

ID=19185171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001377128A Pending JP2003179351A (en) 2001-12-11 2001-12-11 Buildup multilayer wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003179351A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428873C (en) * 2003-11-28 2008-10-22 株式会社东芝 Multilayer printed circuit board and method for manufacturing the same
JP2009076873A (en) * 2007-08-24 2009-04-09 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
JP2009158599A (en) * 2007-12-25 2009-07-16 Kyocera Corp Wiring board, its manufacturing method, and packaging structure
EP2094068A1 (en) 2008-02-22 2009-08-26 TDK Corporation Printed wiring board and manufacturing method therefor
JP2010205909A (en) * 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd Multilayer printed-wiring board and method for manufacturing the same
WO2012011165A1 (en) * 2010-07-20 2012-01-26 住友電気工業株式会社 Multilayer printed circuit board and manufacturing method therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428873C (en) * 2003-11-28 2008-10-22 株式会社东芝 Multilayer printed circuit board and method for manufacturing the same
JP2009076873A (en) * 2007-08-24 2009-04-09 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
JP2009158599A (en) * 2007-12-25 2009-07-16 Kyocera Corp Wiring board, its manufacturing method, and packaging structure
EP2094068A1 (en) 2008-02-22 2009-08-26 TDK Corporation Printed wiring board and manufacturing method therefor
US8492659B2 (en) 2008-02-22 2013-07-23 Tdk Corporation Printed wiring board and manufacturing method therefor
JP2010205909A (en) * 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd Multilayer printed-wiring board and method for manufacturing the same
WO2012011165A1 (en) * 2010-07-20 2012-01-26 住友電気工業株式会社 Multilayer printed circuit board and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR101039547B1 (en) Printed wiring board and process for producing the same
JP5568618B2 (en) Method of manufacturing a circuit carrier and use of the method
JP4955263B2 (en) Printed wiring board
US6766576B2 (en) Method for producing a double-sided wiring board
JP2000031640A (en) Printed wiring board and manufacture thereof
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
JP6778667B2 (en) Printed wiring board and its manufacturing method
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
JP2003179351A (en) Buildup multilayer wiring board and method of manufacturing the same
JP3942535B2 (en) Manufacturing method of multilayer wiring board
JP2006165242A (en) Printed-wiring board and its manufacturing method
JPS5922393A (en) Printed circuit board and method of producing same
JP2001308484A (en) Circuit board and manufacturing method therefor
JP2000036661A (en) Manufacture of build-up multilayer interconnection board
JP2005236220A (en) Wiring substrate and its manufacturing method, and semiconductor package
JP2003209359A (en) Core board and its manufacturing method
JP2004152915A (en) Multilayer wiring substrate and its manufacturing method
JP4802402B2 (en) High-density multilayer build-up wiring board and manufacturing method thereof
JP2000036662A (en) Manufacture of build-up multilayer interconnection board
JP2003046246A (en) Multilayer wiring substrate and its manufacturing method
JP2005228916A (en) Printed wiring board for mounting semiconductor having through holes with biased center positions
JP2007180079A (en) Printed wiring board for press-fit joining and its manufacturing method
JP2005033231A (en) Wiring substrate and method for fabricating the same
TW200906248A (en) Printed circuit board and fabricating method of the same
JP2005012035A (en) Printed circuit board for loading semiconductor of via-in-pad structure