JP2003178044A - 動的再構成が可能な相互接続 - Google Patents

動的再構成が可能な相互接続

Info

Publication number
JP2003178044A
JP2003178044A JP2002276885A JP2002276885A JP2003178044A JP 2003178044 A JP2003178044 A JP 2003178044A JP 2002276885 A JP2002276885 A JP 2002276885A JP 2002276885 A JP2002276885 A JP 2002276885A JP 2003178044 A JP2003178044 A JP 2003178044A
Authority
JP
Japan
Prior art keywords
mode
signal path
affected
computing system
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002276885A
Other languages
English (en)
Inventor
Andrew E Phelps
アンドリュ・イー・フェルプス
Daniel P Drogichen
ダニエル・ピイ・ドロギチェン
Donald B Kay
ドナルド・ビイ・ケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JP2003178044A publication Critical patent/JP2003178044A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/142Reconfiguring to eliminate the error
    • G06F11/1423Reconfiguring to eliminate the error by reconfiguration of paths
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85Active fault masking without idle spares

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 コンピューティング・システムを動的に再構
成する方法および装置を提供すること。 【解決手段】 本方法は、コンピューティング・システ
ムの再構成をトリガする所定の条件を検出することと、
条件によって影響を受けた信号経路を、条件の検出に応
答して、第1のモードから第2のモードに動的に再構成
することとを含む。本装置は、複数のI/Oスイッチ
と、クロスバ・スイッチと、複数の信号経路と、システ
ム・コントローラとを備えるコンピューティング・シス
テムである。それぞれの信号経路は、I/Oスイッチお
よびクロスバ・スイッチによって定義される。システム
・コントローラは、再構成をトリガする所定の条件を検
出し、条件によって影響を受けた信号経路の少なくとも
1つを、第1のモードから第2のモードに動的に再構成
することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピューティン
グ・システムの構成に関し、より詳細には、コンピュー
ティング・システム内で相互接続を動的に再構成する技
術に関する。
【0002】
【従来の技術】ここ数年の間に、一部インターネットの
出現により、ネットワーク・コンピューティングの需要
が増加の一途を辿ってきた。当業界の目立った傾向とし
て、ネットワークを介して企業にアプリケーションを提
供するアプリケーション・サービス・プロバイダ(「A
SP」)と、インターネットを使用して、製品のデータ
を顧客に配信し、注文をとり、社員との通信を向上させ
る企業の台頭ブームがある。
【0003】一般に、企業は、同業他社に対する競争力
を維持するため、ネットワーク・コンピューティングに
頼っている。したがって、開発者がネットワークを中心
とした環境下でプロセッサ・ベースのシステムを設計す
る場合、いくつかの要因を考えて顧客の要望に答えよう
とする。そのような要因には、たとえば、システムの機
能、信頼性、スケーラビリティ、性能がある。
【0004】ネットワークを中心とした環境下で使用さ
れるプロセッサ・ベースのシステムの1例に、ミッドレ
ンジ(mid-range)・サーバ・システムがある。単一のミ
ッドレンジ・サーバ・システムは、たとえば、1つまた
は複数のシステム・ドメインとして構成できるような、
複数のシステム・ボードを備えることができる。この構
成により、1つのシステム・ドメインは、たとえば、1
つまたは複数の構成されたタスクを実行するため、オペ
レーティング・システムのそのインスタンスを実行する
ことによって別個のマシンとして機能することができ
る。
【0005】顧客が、本来ならいくつかの異なったマシ
ンを使って実施しなければならないさまざまなタスクを
総合システム内で実行することができるようになるた
め、1つの総合システム内で実質的に独立して動作する
オペレーティング・システム・ドメインを提供すること
の利点は、容易に明らかである。しかし、1つのシステ
ム内で複数のシステム・ドメインを管理することには、
困難がつきものである。なぜなら、このようなシステム
の設計者が、顧客の要望に答え、かつ良く機能するシス
テムを構築するのに、限られたリソースしか有しないか
らである。たとえば、1つのシステム内で1つまたは複
数のシステム・ドメインを管理するためには、その他の
機能を顧客に提供するため使用することのできる、貴重
なハードウェア・リソースを消費しなければならないか
らである。
【0006】
【発明が解決しようとする課題】本発明は、上述した問
題点の1つまたはすべてを解決、または少なくとも減少
するものである。
【0007】
【課題を解決するための手段】本発明は、コンピューテ
ィング・システムを動的に再構成する方法および装置で
ある。本方法には、コンピューティング・システムの再
構成をトリガする所定の条件を検出することと、条件の
検出に応答して、第1のモードから第2のモードに、条
件によって影響される信号経路を動的に再構成すること
が含まれる。装置は、コンピューティング・システムで
あり、複数のI/Oスイッチと、1つのクロスバ・スイ
ッチと、複数の信号経路と、1つのシステム・コントロ
ーラとを備える。それぞれの信号経路は、I/Oスイッ
チとクロスバ・スイッチによって決まる。システム・コ
ントローラは、再構成をトリガする所定の条件を検出
し、第1のモードから第2のモードに、条件によって影
響される少なくとも1つの信号経路を動的に再構成する
ことができる。
【0008】
【発明の実施の形態】本発明は、添付の図面とともに以
下の説明を読めば理解できるであろう。なお、図面内
の、同じ参照符号は同じ要素を示すものとする。
【0009】本発明は、さまざまな修正形態や代替形態
をとることが可能であるが、一例として具体的な実施形
態を図面に示し、また本明細書に詳細に記述する。しか
し、本明細書に記述する具体的な実施形態は、開示した
特定の形態として本発明を限定するものではなく、その
反対に、添付した特許請求の範囲で定義したように、本
発明の趣旨および範囲内に含まれるすべての修正形態、
均等物、代替形態を包含することを意図するものである
ことを理解すべきである。
【0010】本発明による実施形態の例を以下に記述す
る。本明細書では、理解を容易にするため、実際の実施
形態のすべての特徴を記述してはいない。このような実
施形態を実際に開発する場合には、それぞれの実装形態
によって異なるシステム関連およびビジネス関連の制約
条件に対する準拠事項など、開発者の具体的な目標を達
成するために、実施していく中で数多くの事柄を決定し
ていかなければならないことはもちろん理解できるであ
ろう。さらに、このような開発努力は、たとえそれがど
んなに複雑で時間のかかるものであろうとも、この開示
により利益を得る当業者にとっては、通常の作業となる
ことが理解されるであろう。
【0011】次に図1を参照すると、本発明の一実施形
態に従ったコンピューティング・システム100のブロ
ック図が示してある。コンピューティング・システム1
00は、複数のシステム制御ボード105(1)、10
5(2)と、センタープレーン115に結合した複数の
システム・ボード・セット110(1)〜110(n)
とを備える。例示のため、ライン106(1)、106
(2)、およびライン108(1)〜108(n)を使
って、システム制御ボード105(1)、105(2)
およびシステム・ボード・セット110(1)〜110
(n)が、それぞれ、センタープレーン115と結合し
ていることを示す。しかし、この開示によって利益を得
る当業者には理解できるであろうが、システム制御ボー
ド105(1)、105(2)およびシステム・ボード
・セット110(1)〜110(n)は、さまざまある
方法のいずれかにより、センタープレーン115に結合
することができる。これらの方法には、エッジ・コネク
タ、ケーブル、またはその他の使用可能なインターフェ
イスがあるが、これらに限定されるものではない。シス
テム・ボード・セット110(1)〜110(n)は、
システム制御ボード105(1)、105(2)と同じ
技術を使って、センタプレーン115とインターフェイ
スをとることができるが、これは必ずしも本発明の実施
に必要なことではない。システム制御ボード105
(1)、105(2)およびシステム・ボード・セット
110(1)〜110(n)は、異なる種類のインター
フェイスを使ってセンタープレーン115に接続するこ
とができる。
【0012】例示した実施形態では、制御ボード105
(1)、105(2)の1つが、コンピューティング・
システム100のオペレーション全体を管理し、その他
が、第1の制御ボードが不具合となった場合の冗長性お
よび自動フェイルオーバに使用される。ある所与の時間
中に、一般に2つのシステム制御ボード105(1)、
105(2)のうちの1つだけが、コンピューティング
・システム100のオペレーション全体をアクティブに
制御する。したがって、本明細書で以下に使用する、
「アクティブなシステム制御ボード」という用語は、シ
ステム制御ボード105(1)、105(2)のうちの
いずれかであり、その時コンピューティング・システム
100のオペレーションを管理している制御ボードを指
す。例示した実施形態では、システム制御ボード115
(1)が「アクティブな」システム制御ボードであり、
システム制御ボード115(2)は「アクティブでな
い」システム制御ボードである。アクティブなシステム
制御ボード105(1)は、一般にシステム・コントロ
ーラのリソースをコンピューティング・システム100
に供給するため使用される。
【0013】センタープレーン115は、システム・ボ
ード・セット110(1)〜110(n)に対する通信
コンジットとして機能し、その半分がセンタープレーン
115の一方の側に接続し、別の半分がセンタープレー
ン115の反対側に接続することができる。センタープ
レーン115は、所望なら、最大n個のシステム・ボー
ド・セット110(1)〜110(n)およびシステム
制御ボード105(1)、105(2)が互いに通信で
きるn×nクロスバ・スイッチでよい。ある特定の実施
形態では、n=18である。したがって、センタープレ
ーン115により、2つのシステム制御ボード105
(1)、105(2)が互いに、またシステム・ボード
・セット110(1)〜110(n)と通信可能とな
る。センタープレーン115により、またシステム・ボ
ード・セット110(1)〜110(n)が互いに通信
可能となる。システム制御ボード105(1)、105
(2)は、1つまたは複数のシステム・ボード・セット
110(1)〜110(n)と通信するためには、セン
タープレーン115を介して、当業界で周知の、いずれ
かの適切な通信プロトコル接続を使用することができ
る。
【0014】本発明のある特定の実施形態によれば、ア
クティブなシステム制御ボード105(1)が、システ
ム・ボード・セット110(1)〜110(n)のリソ
ースを複数の「システム・ドメイン」に分割する。この
分割プロセスは、1つまたは複数のドメインの定義と、
次いでその定義を満たすためシステム・ボード・セット
110(1)〜110(n)のリソースの構成とを含
む。このような分割技術は、当業界で周知であり、適切
な技術ならどのようなものでも使用可能である。このよ
うな適切な技術の1例が、1999年8月3日出願の、
本発明者Daniel P.Drogichenらの譲
渡人としてサン・マイクロシステムズ社に対する米国特
許証第5、931、938号、「Multiproce
ssorComputer Having Confi
gurable Hardware System D
omains」に開示され、特許請求されている。しか
し、本発明は、システム・ドメインを用いたコンピュー
ティング・システムに限定されるものではなく、本発明
は、コンピューティング・システムのリソースがシステ
ム・ドメインに分割されるかどうかに関係なく使用可能
である。
【0015】次に図2を参照すると、それぞれのシステ
ム・ボード・セット110(1)〜110(n)が、例
示した実施形態では、システム・ボード200と、入出
力(「I/O」)ボード205と、拡張ボード210と
を含む、1つまたは複数の構成要素ボードを備える。代
替実施形態では、ボード「セット」を用いない場合があ
り、あるいは、異なる数のボードを有するボード・セッ
トを用いる場合もあることに留意されたい。この開示に
より利点を得る当業者には理解できるように、1つまた
は複数のシステム・ボード200、I/0ボード20
5、拡張ボード210の機能を単一のボード内に組みこ
むことができる。反対に、その機能は、記述した方式で
相互接続することのできる、いずれかの数のボード全体
に分散させることもできる。
【0016】したがって、ボード・セット110(1)
〜110(n)内の構成要素ボードの数は、1から上限
はいずれの数まで可能である。繰り返すが、この開示に
より利点を得る当業者には理解できるように、この数に
ついては、実際上の上限は存在する。この上限について
は、一般に、ボードの数が多くなるに従って、性能が低
下し、運用が複雑となり、信頼性の点で妥協しなければ
ならなくなる傾向が現れることから、おのずと決定され
る。しかし、このことは、実施する上での懸案事であ
る。本発明の観点から見ると、ボード・セット110
(1)〜110(n)内の構成要素ボードの数は、重要
な問題点ではない。
【0017】システム・ボード200は、オペレーティ
ング・システムの一部を含み、アプリケーションを実行
するためのプロセッサ(図示せず)と、メモリ(これも
図示せず)とを備えることができる。プロセッサは、た
とえば、サン・マイクロシステムズ社のUltraSP
ARC(商標)64ビットのプロセッサ、Itaniu
m(商標)、Pentium(登録商標)のいずれか、
または、Intel社のAlpha(商標)クラスのプ
ロセッサ、またはAdvanced Micro De
vices社のAthlon(商標)かDuron(商
標)クラスのプロセッサがある。ある特定の実装形態で
は、コンピューティング・システム100は、サン・マ
イクロシステムズ社から販売されているUNlX(商
標)ベースのオペレーティング・システム(たとえば、
Solaris(商標)のOS)を用いる。しかし、本
発明は、実際どのオペレーティング・システムでも使用
可能である。I/Oボード205は、コンピューティン
グ・システム100内にインストールされる、周辺構成
要素インターフェイス・カード(図示せず)や光カード
(これも図示せず)などの、I/Oカードを管理でき
る。エキスパンダ・ボード210は、例示した実施形態
では、一般にマルチプレクサ(たとえば、2:1マルチ
プレクサ)として機能し、それによりシステムとI/O
ボード200、205の両方がセンタープレーン115
とインターフェイスをとることができるようになり、あ
る場合には、両ボード200、205とのインターフェ
イス用にただ1つのスロットだけを有する場合がある。
【0018】例示した実施形態では、コンピューティン
グ・システム100が、複数のシステム・ドメインに動
的に細分されているが、本発明が、このように限定され
ている分けではない。それぞれのドメインが、別個のブ
ート・ディスク(たとえば、オペレーティング・システ
ムの特定のインスタンスを実行するため)と、別個のデ
ィスク記憶装置と、ネットワーク・インターフェイス
と、および/またはI/Oインターフェイスとを備える
ことができる。システム・ドメインは、I/Oアセンブ
リとCPU/メモリ・リソースとの混合である。システ
ム・ドメインは、他のシステム・ドメイン内の障害(た
とえば、オペレーティング・システムのエラー、_
(「SW」)エラー、CPU/メモリ障害、I/Oアセ
ンブリ障害、およびその他のハードウェア障害)から隔
離されている。それぞれのドメインは、さまざまなユー
ザにより構成されるサービスを実施する別個のマシンと
して動作する。たとえば、1つまたは複数のドメイン
を、アプリケーション・サーバ、ウェブ・サーバ、デー
タベース・サーバなどとして指定できる。それぞれのド
メインは、他のドメインのオペレーションを妨害するこ
となく、それ自身のオペレーティング・システムを実行
したり、再構成したりすることができる。
【0019】図2は、例示した実施形態のコンピューテ
ィング・システム100内で、少なくとも2つのドメイ
ンが定義される配置の例を示す図である。縦線で示した
第1のドメインは、システム・ボード・セット110
(n/2+2)と、システム・ボード・セット110
(1)のシステム・ボード200と、システム・ボード
・セット110(2)のI/Oボード205とを備え
る。例示した実施形態の第2のドメインは、システム・
ボード・セット110(3)、110(n/2+1)、
110(n/2+3)と、システム・ボード・セット1
10(1)のI/Oボード205と、システム・ボード
・セット110(2)のシステム・ボード200とを備
える。
【0020】例示した実施形態では、ドメインは、1つ
のシステム・ボード・セット全体110(1)〜110
(n)、システム・ボード・セット110(1)〜11
0(n)から選択した1つまたは複数のボード(たとえ
ば、システム・ボード200、I/Oボード205)、
またはこれらの組み合わせから形成できる。必ずしも必
要ではないものの、それぞれのシステム・ボード・セッ
ト110(1)〜110(n)を別個のドメインとして
定義することも可能である。たとえば、それぞれのシス
テム・ボード・セット110(1)〜110(n)がそ
れ自身のドメインである場合、コンピューティング・シ
ステム100が、最大「n」個の(たとえば、システム
・ボード・セットの数)の異なるドメインを有すること
ができる。同じシステム・ボード・セット110(1)
〜110(n)からの2つのボード(たとえば、システ
ム・ボード200、I/Oボード205)が、異なるド
メイン内にある場合、このような構成は、「スプリッ
ト」または「スプリット・エキスパンダ」構成と呼ばれ
る。システム・ボード・セット110(1)〜110
(n)のエキスパンダ・ボード210が、それぞれのド
メインに対しトランザクションを別々に保つ。システム
・ドメイン内のボードは物理的に近接している必要はな
い。
【0021】しかし、本発明は、システム・ドメインの
形成を動的に行うコンピューティング・システムのみに
限定されるものではないことに留意されたい。たとえ
ば、実施形態のなかには、システム・リソースをさまざ
まなシステム・ドメインに割り当てるのに、コンピュー
ティング・システム全体をリセットする、つまり、動的
でない方法だけに制限しているものがある。さらに、リ
ソースをシステム・ドメインに割り当てるのに、手動ま
たは自律的、つまり、1つまたは複数のシステム制御ボ
ード105(1)、105(2)の自動制御の下で行う
ことができる。システム・ドメインの生成方式または削
除方式、またリソースの既存システム・ドメインへの割
り当てまたは再割り当て方式は、本発明の実施にとって
重要なことではない。実際、全くシステム・ドメインを
有する必要のない実施形態もある。
【0022】図1に戻ると、システム・ボード・セット
110(1)〜110(n)のリソース間の通信が、セ
ンタープレーン115を介して実施される。センタープ
レーン115が、それぞれのシステム・ボード・セット
110(1)〜110(n)の2点間相互接続を、コン
ピューティング・システム100内の1つおきのシステ
ム・ボード・セット110(1)〜110(n)に提供
する。この相互接続をより具体的に示すために、コンピ
ューティング・システム100の1つの特定の実装形態
を、図3Aに示してある。図3Aに示した実装形態で
は、コンピューティング・システム100は2つのシス
テム・ドメイン375(1)、375(2)に分割さ
れ、それぞれシステム・ボード・セット110(1)〜
110(n/2)と110(n/2+1)〜110
(n)とを備える。この2つのシステム・ドメイン37
5(1)、375(2)は、センタープレーン115を
介して別個のデータ、アドレス、応答相互接続を通って
互いに通信する。これについては、以下に詳細に記述す
る。
【0023】また図3Aを参照すると、例示した実施形
態でのセンタープレーン115が、システム・ボード・
セット110(1)〜110(n)から定義されたシス
テム・ドメイン間で、それぞれのデータ、アドレス、応
答信号を送信するため、データ・クロスバ・スイッチ3
00と、アドレス・クロスバ・スイッチ305と、応答
クロスバ・スイッチ310とを備える。より詳細には、
データ・クロスバ・スイッチ300およびライン315
が、データ相互接続を有し、アドレス・クロスバ・スイ
ッチ305およびライン320がアドレス相互接続を有
し、応答クロスバ・スイッチ310およびライン325
が応答相互接続を有する。したがって、センタープレー
ン115は、別個のデータ相互接続、アドレス相互接
続、応答相互接続を供給する3つのクロスバ・スイッチ
300、305、310を備え、これによってドメイン
内およびドメイン間の通信が可能となる。図3Aに示し
たアドレス、データ、応答相互接続は、実際は多くの個
々の信号経路の集合であることに留意されたい。アドレ
ス、データ、応答経路のそれぞれが、何ビットもの幅を
有する。たとえば、ある特定の実施形態では、データ相
互接続は288ビット幅であり、アドレス相互接続の幅
は148ビットであり、応答相互接続は66ビット幅で
ある。したがって、それぞれのライン315、320、
325は任意のビット幅であ。
【0024】データ、応答、アドレス相互接続内の個々
の信号経路は、それぞれ2つに分かれている。「ノーマ
ル」モードのオペレーションでは、コンピューティング
・システム100が、所与のトランザクションのための
情報(つまり、データおよび/または制御情報)を2つ
のメッセージに分け、2つに分割したそれぞれ個々の信
号経路上で、この2つのメッセージを並列に送信する。
本発明によれば、コンピューティング・システム100
は、障害などの所定の条件を検出すると、「低下モー
ド」のオペレーションに入る。これについては、以下に
詳細に記述する。例示した実施形態の低下モードにおい
ては、すべての情報が、経路のうち半分に分けられたも
のの1つで送信される。これは、ノーマル・モードと比
べ、2倍のサイクルがかかるが、全体として見ると、コ
ンピューティング・システム100をシャットダウンし
たりリセットしたりする必要がない。
【0025】次に図3Bを参照すると、それぞれのクロ
スバ・スイッチ300、305、310が、半分に分け
た330(1)、330(2)の2つを有する。それぞ
れの半分330(1)、330(2)が、1つまたは複
数の特定用途向け集積回路(「ASIC」)(図示せ
ず)によって実施される。それぞれの半分330
(1)、330(2)が、n個の受信ポート335
(1)〜335(n)とn個の送信ポート340(1)
〜340(n)とを有する。したがって、18のシステ
ム・ボード・セット110(1)〜110(n)がある
場合は、それぞれの半分330(1)、330(2)
が、18の受信ポート335と18の送信ポート340
とを有する。それぞれの半分330(1)、320
(2)が個々の信号経路の半分上で情報を取り扱うた
め、それぞれのポート335(1)〜335(n)、3
40(1)〜340(n)のビット幅は、個々の信号経
路の半分である。
【0026】例を示すために、図3Cに示したデータ相
互接続345の一部にあるドメイン間通信のシナリオを
考えてみよう。より具体的には、図3Cにデータ相互接
続345の一部が示してある。このシナリオでは、デー
タ・トランザクションが、2つの個々のデータ信号経路
347(1)、347(2)を介して、またデータ・ク
ロスバ・スイッチ300を横切って、システム・ボード
・セット110(1)およびシステム・ボード・セット
110(n)との間で起きる。したがって、この目的で
は、システム・ボード・セット110(1)、110
(2)は、「1組の通信システム・ボード・セット」
(「SOCSBS」:Set Of CommunicatingSystem Boar
d Sets)と考えることができる。システムのどの構成に
ついても、SOCSBSは、(おおざっぱに言って)互
いにメッセージを送信することのできる1組のシステム
・ボード・セット110(1)〜110(n)である。
【0027】システム・ボード・セット110(1)、
110(n)の拡張ボード210上のスイッチ380間
の個々のデータ信号経路347(1)、347(2)が
データ・クロスバ・スイッチ300へ連結されている。
図3Cは、実際のところ2つのデータ信号経路347
(1)、347(2)を示す。それぞれの拡張ボード2
10が、この特定の実施形態では、スイッチ380を備
え、これを通ってトランザクションが、以下に詳細に記
述する方式で送受信される。それぞれの信号経路は、そ
れがデータ信号経路であろうとアドレス信号経路であろ
うと、または応答信号経路であろうと、システム・ボー
ド・セット110(1)〜110(n)の1つの拡張ボ
ード210の1つの上のスイッチ380から、センター
プレーン115のクロスバ・スイッチ300、305ま
たは310に延びる。アドレス相互接続および応答相互
接続は、データ相互接続と同様の方式で構成されるが、
特定の変更、たとえば、データ・クロスバ・スイッチ3
00の代りに、アドレス・クロスバ・スイッチ305ま
たは応答クロスバ・スイッチ310が使用される点が異
なっている。
【0028】例示した実施形態では、それぞれのスイッ
チ380が、図3Dに示すように、データ・スイッチ3
50と、それぞれ応答、データ、アドレス相互接続を介
して受信した情報を取り扱う応答/アドレス・スイッチ
355とを備える。したがって、スイッチ380が、そ
れぞれのシステム・ボード・セット110(1)〜11
0(n)に対するすべての信号経路トランザクションを
取り扱う。スイッチ380内のこれらのスイッチの数
は、本発明にとっての重要事項ではなく、また1から3
までのどの数を用いることも可能であることに留意され
たい。データ・スイッチ350および応答/アドレス・
スイッチ355は、ASIC(図示せず)内で実施さ
れ、これもコンソール接続328(1)、328(2)
を介して構成可能である。
【0029】それぞれのデータ・スイッチ350および
応答/アドレス・スイッチ355が、複数のマルチプレ
クサ(図示せず)を介して信号を送受信する。コンピュ
ーティング・システム100がノーマル・モードで動作
する場合、所与のトランザクションに対する情報は2つ
の部分に分けられ、それぞれが、それぞれのメッセージ
内で共通ヘッダ(図示せず)とともにパッケージ化され
る。次いで、それぞれのメッセージが、個々の信号経路
のそれぞれ半分(それぞれのクロスバ・スイッチ30
0、305、または310のそれぞれの半分330
(1)、330(2)を含む)を介して、それぞれのマ
ルチプレクサを通って1つのスイッチ380から別のス
イッチ380へと送信される。
【0030】信号経路、たとえば図3Cに示す個々のデ
ータ信号経路345の数および種類は、各実施ごとに異
なる。例示した実施形態では、3種類の別個の信号経
路、つまり、データ、アドレス、応答がある。それぞれ
のシステム・ボード・セット110(1)のそれぞれの
拡張ボード210間に1種類ずつの1信号経路がある。
したがって、例示した実施形態では(3×n)の信号経
路がある。ある実装形態では、n=18であり、全部で
54の信号経路となる。しかし、この数は、信号経路の
種類の数および拡張ボード210の数によって異なる。
【0031】図3Aに戻ると、システム制御ボード10
5(1)および105(2)が、データ、アドレス、応
答相互接続上にない。その代りに、システム制御ボード
105(1)および105(2)が、それぞれコンソー
ル接続328(1)および328(2)上でクロスバ・
スイッチ300、305、310に接続する。システム
制御ボード105(1)および105(2)が、以下に
さらに詳細に記述する方式で、コンソール接続328
(1)、328(2)を介してクロスバ・スイッチ30
0、305、310に接続される。
【0032】例示した実施形態では、コンピューティン
グ・システム100が、対称的な物理配置を有する。つ
まり、システム・ボード・セット110(1)〜110
(n)の半分が、センタープレーン115の一方の側に
物理的に位置し、システム・ボード・セット110
(1)〜110(n)の別の半分が、センタープレーン
115の反対側に物理的に位置するということである。
ある特定の実装形態では、n=18であり、その結果シ
ステム・ボード・セット110(1)〜110(9)が
センタープレーン115の一方の側にあり、システム・
ボード・セット110(10)〜110(18)が別の
側にある。さらに、例示した実施形態では、第1のシス
テム制御ボード105(1)および第2のシステム制御
ボード105(2)は、センタープレーン115に対し
て互いに斜めに位置する。例示した方式でボード105
(1)、105(2)、110(1)〜110(n)の
対称的な位置決めをすると、センタープレーン115の
両側でインターフェイス接続を利用することができる。
しかし、本発明は、対称的な物理配置を用いるコンピュ
ーティング・システムに限定されるものではない。した
がって、代替実施形態のなかには、システム制御ボード
105(1)、105(2)、センタープレーン11
5、システム・ボード・セット110(1)〜110
(n)の物理配置が、非対称であってもよい。
【0033】コンピューティング・システム100は、
本発明に従った「低下モード」での操作も可能である。
「低下モード」とは、それ以外の場合には「ノーマル・
モード」となるはずであるが、ある所定の条件を検出す
ると、それに応答して、コンピューティング・システム
100が効率を押さえて動作するモードである。例示し
た実施形態のノーマル・モードでは、それぞれ個々の信
号経路が2つに分けた半分の2つを有し、所与のトラン
ザクションに対する情報(制御情報およびペイロード情
報の両方を含む)が2つの部分に分けられ、それぞれ
が、上記で図3Cを参照して記述したように、信号経路
の半分の1つで送信される。図4に示すASIC400
は、センタープレーン115、およびシステム・ボード
・セット110(1)〜110(n)上で普通に構成さ
れ、この方式で信号を送受信する。
【0034】しかし、希望する場合は、アクティブなシ
ステム制御ボード105(1)が、1つまたは複数のシ
ステム・ドメインを再構成して、情報の2つに分けたも
のの両方、つまりMESSAGE、MESSAGE
を、信号経路の2つに分けたものの1つで送信する。さ
らに、これが動的に行われる、すなわち、コンピューテ
ィング・システム100をリセットする必要がない。本
発明の他の態様によれば、このような再構成は、すべて
の信号経路ではなく、その条件によって影響を受ける信
号経路のサブセットのみで実行できる。したがって、図
3Aに示す個々のクロスバ・スイッチ300、305、
310は、別個に構成可能である。
【0035】説明のために、仮にコンピューティング・
システム100が、図5に示す複数のシステム・ドメイ
ンを定義し、図3Aから図3Dまで動的に再構成できる
相互接続を用いるとする。説明を容易にするため、この
実装形態では、システム・ボード・セット110(1)
〜110(n)が、2つの別個のドメイン375
(1)、375(2)に定義されているとする。システ
ム・ドメイン375(1)は、システム・ボード・セッ
ト110(1)〜110(n/2)を備え、システム・
ドメイン375(2)は、システム・ボード・セット1
10(n/2+1)〜110(n)を備える。しかし、
繰り返すが、本発明がこれに限定されるものではないこ
とに留意されたい。
【0036】システム・ドメイン375(1)、375
(2)の定義の一部として、アクティブなシステム制御
ボード105(1)が、それぞれのシステム・ドメイン
375(1)、375(2)をオペレーションの「ノー
マル・モード」に構成する。上述したように、それぞれ
のスイッチ380およびクロスバ・スイッチ300、3
05、310が、図4に示すASIC400など、1つ
または複数のASIC内に実装される。それぞれのAS
IC400が、1つまたは複数のビット410からなる
1つまたは複数の制御レジスタ405を備える。ビット
410は、システム・コントローラ500によってコン
ソール接続328(1)を介して設定またはクリアさ
れ、ノーマル・モードまたは低下モードのいずれかでオ
ペレーションのためにASICを構成することができ
る。ASIC400のそれぞれはまた、それぞれの出力
ライン420上に出力待ち行列415を含む。その機能
については以下にさらに記述する。
【0037】さらに図5を参照すると、システム・コン
トローラ500が、通信ブロック505を通ってコンソ
ール接続328(1)を介して構成コマンドを送信す
る。通信ブロック505が、構成コマンドをシステム・
コントローラ500から、センタープレーン115およ
びシステム・ボード・セット110(1)〜110
(n)のASIC400によって用いられるプロトコル
に変換する。構成コマンドは、本来、1つのトランザク
ションがそれぞれの信号経路上で要するサイクル数をA
SICに知らせる。例示した実施形態では、クロスバ・
スイッチ300、305、310が、それぞれ、図3B
に示したそれぞれのポート335(1)〜335(n)
および340(1)〜340(n)に対して1つの制御
ビットを有する。システム・コントローラ500がこれ
らのビットを設定し、その後ポート335(1)〜33
5(n)および340(1)〜340(n)は、それぞ
れのトランザクションが所定のサイクル数、たとえば、
2サイクル続くと想定する。同様に、スイッチ380内
のそれぞれのポートが、設定される制御ビットを有し、
その後、ポートは、それぞれのトランザクションが所定
のサイクル数続くと想定する。したがって、両方のメッ
セージが、個々の信号経路、たとえば347(1)また
は347(2)の2つに分けたうちの1つで同じマルチ
プレクサ(図示せず)を通って送信される。
【0038】コンピューティング・システム100は、
定期的に、またはユーザによる操作指示のたび毎に、シ
ステム・ドメイン定義に変更を加えるべきかどうか決定
する。より詳細には、本発明による1態様によれば、コ
ンピューティング・システム100が、1つまたは複数
の、影響を受けたシステム・ドメイン375(1)、3
75(2)を、ノーマル・モードから低下モードに、ま
たは低下モードからノーマル・モードに再構成する。所
定の条件が検出されると、再構成が起きる。コンピュー
ティング・システム100が、さまざまな理由から、シ
ステム・ドメイン定義の再構成を試みる場合があるが、
以下にそのいくつかの例を挙げる。 ・ 1つまたは複数のシステム・ドメイン内で障害が検
出される場合 ・ 予め検出していた障害を修復する必要がある場合 ・ 障害を有するシステム・ドメインをオフラインにし
て、その結果その他のシステム・ドメインを低下モード
に再構成して、それと通信させる必要がない場合 このリストは、例示目的でのみ示したものであり、本発
明の実施に必須なものではない。システム・ドメイン定
義を変更する場合の条件は、それぞれの実施により異な
る。
【0039】したがって、再構成を行う決定をした場合
は、コンピューティング・システム100が、1つまた
は複数の既存システム・ドメインを修正し始める。この
ことにより、信号経路が再構成される。所定の条件によ
って影響を受けるシステム・ドメイン375(1)、3
75(2)およびこれらの影響を受けるシステム・ドメ
イン375(1)、375(2)と通信をしている上述
のシステム・ドメイン375(1)、375(2)の両
方が、再構成される。言い換えれば、再び図3Cに戻る
と、信号経路345の両端にあるスイッチ380が、デ
ータ・クロスバ・スイッチ300とともに、ノーマル・
モードから低下モードに再構成される。例示した実施形
態では、応答およびアドレス相互接続でも同じことが起
きる。したがって、システム・ドメイン375(1)、
375(2)が、所定の条件により直接、または信号経
路の障害のある部分上のシステム・ドメイン375
(1)、375(2)と通信することにより、「影響を
受ける」可能性がある。1つのシステム・ドメイン37
5(x)だけが影響を受け、その場合そのシステム・ド
メイン375(x)だけを再構成する必要のあることに
留意されたい。
【0040】再構成については、上述した構成とほぼ同
様である。図6に示したシステム・コントローラ500
が、アクティブなシステム制御ボード105(1)上
で、図3Aに示した、影響を受けたシステム・ドメイン
375(1)、375(2)内の、図4に示したASI
C400の制御レジスタ405内でビットを設定する。
しかし、ASIC400をノーマル・モードに構成する
ため制御レジスタ405内でビット410を設定する代
りに、低下モードでASIC400を構成するためにビ
ット410が設定される。この構成/再構成は、アクテ
ィブなシステム制御ボード105(1)から実施される
が、個々のシステム・ドメイン375(1)、375
(2)内で影響を受けるため、コンピューティング・シ
ステム100が、それぞれのドメイン毎に個々のドメイ
ンを再構成することができる。コンピューティング・シ
ステム100のこれらの部分を障害からの影響を受けな
いようにすることにより、障害発生時にも性能が低下し
ないし、ノーマル・モードでオペレーションを続行する
ことができる。また、影響を受けたシステム・ドメイン
自体内から、または影響を受けていないシステム・ドメ
イン内からでさえも、所定の条件を検出することができ
ることにも留意されたい。
【0041】例示した実施形態では、コンピューティン
グ・システム100が、別個のデータ、アドレス、応答
相互接続を用いるため、コンピューティング・システム
100は、それぞれ独自に信号経路を再構成することが
できることに留意されたい。たとえば、上述した障害
が、データ信号経路の一部だけで起きた場合、次いでデ
ータ信号経路上のシステム・ドメイン375(1)のこ
の部分だけを再構成する必要がある。このことにより、
影響を受けたシステム・ドメインの一部を障害による影
響を受けないままにすることにより、障害発生時にも性
能が低下しないし、ノーマル・モードでオペレーション
を続行することができる。
【0042】しかし、上述したように、いくつかの代替
実施形態は、3より少ない数の信号経路を用いる可能性
がある。たとえば、すべてのデータ、アドレス、応答情
報が、いくつかの代替実施形態では、単一の信号経路を
介して送信できる。これらの実施形態では、この「独自
の再構成」態様は利用できない。さらに、独自の再構成
を、すべての信号経路より少ない数に実施できる。いく
つかの実施形態では、たとえば、応答相互接続を、デー
タ相互接続およびアドレス相互接続から独自に再構成で
きるが、アドレスと信号経路を同じに構成しなければな
らない。
【0043】再び図3Bおよび図4の両方を参照する
と、それぞれのASIC400が、それぞれの受信ポー
ト335(1)〜335(n)およびそれぞれの送信ポ
ート340(1)〜340(n)に対して1つの制御ビ
ット410を有する。再構成では、障害の起きた信号経
路上の受信ポート335(1)〜335(n)および送
信ポート340(1)〜340(n)に対するビット4
10が、これらを再構成するため設定される。これが信
号経路の障害の起きた半分にあるため、再構成により、
クロスバ・スイッチ300、305、310の2つに分
けた半分ずつである、330(1)、330(2)内の
受信ポート335(1)〜335(n)および送信ポー
ト340(1)〜340(n)をターンオフする。別の
半分330(1)〜330(2)内の対応する受信ポー
ト335(1)〜335(n)および送信ポート340
(1)〜340(n)の再構成により、トランザクショ
ンが2倍のサイクル数続くことがポートに伝わる。同様
に、障害の場所により、データ・スイッチ350および
/または応答/アドレス・スイッチ355が、ASlC
400の制御レジスタ405内でビット410を設定す
ることにより、再構成される。また、この再構成は、コ
ンソール接続328(1)を介してシステム制御ボード
105(1)上のシステム・コントローラ500によっ
て実施される。この再構成により、それぞれのトランザ
クションが2倍のサイクル数続くことがASlCに「伝
わる」。
【0044】コンピューティング・システム100は、
所定の条件を検出すると、1つまたは複数の信号経路を
「動的に」再構成する、すなわちリセットしないで再構
成する。この動的再構成は、上述したように各ドメイン
ごとでも可能であり、またはコンピューティング・シス
テム100内のすべてのシステム・ドメインを一度に行
うことも可能である。同様に、この再構成はまた、これ
も上述したことであるが、各信号経路ごとでも可能であ
り、またすべての信号経路を一度に行うことも可能であ
る。
【0045】再構成が開始される時、スイッチ380の
ASIC400内の待ち行列415(図4に示す)がメ
ッセージを含み、それぞれのクロスバ・スイッチ30
0、305、310に送信するため待っている。またク
ロスバ・スイッチ300、305、310自身のASI
C400内の別の待ち行列415も同様である。スイッ
チ380の待ち行列415内で待っているトランザクシ
ョンは、どのモードで送信されるべきかの制約を受けな
いが、クロスバ・スイッチ300、305、310の待
ち行列415および通過中の待ち行列内にあるトランザ
クションは、既に特定のモードで送信されており、その
ままそのモードで送信を完了しなければならない。した
がって、モードを変更するには、トランザクションがス
イッチ380の待ち行列415から離れないようにし
て、影響を受けたシステム・ドメインに対し影響を受け
たクロスバ・スイッチ300、305、310内の待ち
行列415を完全に排出する。いったん影響を受けたク
ロスバ・スイッチ300、305、310内のすべての
待ち行列415を完全に排出すると、アクティブなシス
テム制御ボード105(1)が、影響を受けたスイッチ
300、305、310、380のASIC400を、
低下モードに再構成する。
【0046】より具体的には、再び図3Cに示すデータ
相互接続345を参照しながら、システム・ボード・セ
ット110(1)間の信号経路347(1)に障害が発
生して、その半分の360(2)が動作不可能となった
と仮定する。システム・ボード・セット110(1)上
のスイッチ380内で待ち行列に入っているデータ・ト
ランザクションがスイッチ380から離れないようにし
ておいて、ポート335(1)、335(2)で待ち行
列に入っているトランザクションを排出する。次いで、
スイッチ380を、ポート335(1)と同様に再構成
し、データ経路360(1)上の両メッセージを送信す
る。次いで、スイッチ380内で待ち行列に入っている
トランザクションが次の段階に進むことができるが、低
下モードにおいてである。データ相互接続345の残り
の部分は、障害の影響を受けないでいる限り、応答およ
びアドレス相互接続と同様、ノーマル・モードで動作を
続行する。
【0047】ある特定の実装形態では、単にASIC7
00のオペレーションを休止するだけで、トランザクシ
ョンがスイッチ380の待ち行列415から離れないよ
うにされる。待ち行列が休止している間は、コンピュー
ティング・システム100内のメモリ・トランザクショ
ンは完了しない。I/O装置の中には、トランザクショ
ンが、一定時間内に完了しない場合オペレーションが失
敗するような方式で、構築またはプログラミングされて
いるものがある可能性がある。このような状況が起きた
場合、まずシステム・コントローラ500が、オペレー
ティング・システムに対して、もうじき休止が起きると
いう警告を発し、その結果オペレーティング・システム
がI/Oオペレーションを静止させる。このことによ
り、I/Oは非アクティブ状態となり、休止によって障
害が起きないようになる。
【0048】1を超えるデータ、アドレス、応答相互接
続を再構成する場合、デッドロック状況について考える
必要がある。特定の順序で影響を受けたクロスバ・スイ
ッチ300、305、310の待ち行列415を排出す
ることにより、すなわち、応答待ち行列415の前にア
ドレス待ち行列415を排出し、データ待ち行列415
の前に応答待ち行列415を排出することにより、デッ
ドロックを回避する。あるいは、実装形態の中には、単
にデッドロックが起きない可能性に賭け、影響を受けた
信号経路を使用できないようにし、待ち行列の排出が一
定時間内に完了するかをチェックできるものもある。デ
ッドロックが起きた場合は、影響を受けた信号経路は、
所定の短時間で再使用可能とすることができる。次い
で、待ち行列の排出が成功すると、システム制御ボード
105(1)のシステム・コントローラ500が、動的
に再構成することができる。デッドロックの可能性は比
較的低いため、数回試みた後には再構成が起きなければ
ならない。一度再構成が完了すると、次いで、影響を受
けた信号経路が、再び使用可能となり、オペレーション
が低下モードで開始される。
【0049】この再構成は、すべての「影響を受けた」
信号経路、つまり、SOCSBSに対する相互接続内の
それぞれの信号経路について実施しなければならない。
以下に示すように、コンピューティング・システム10
0を3つのシステム・ドメインに分割するような実装形
態(図示せず)を考えてみる。システム・ドメインA
が、システム・ボード・セット110(0)〜110
(2)からのリソースを有し、システム・ドメインB
が、システム・ボード・セット110(2)〜110
(4)からのリソースを有し、システム・ドメインC
が、システム・ボード・セット110(5)〜110
(6)からのリソースを有する。システム・ボード・セ
ット110(2)は、「スプリット」または「スプリッ
ト・エキスパンダ」構成であることに留意されたい。た
とえば、応答相互接続のシステム・ボード・セット11
0(4)への障害により、システム・ドメインBがクラ
ッシュした場合、これらはすべて同じSOCSBS内に
あるため、すべてのシステム・ボード・セット110
(1)〜(6)が、応答相互接続上で低下モードに再構
成される。システム・ボード・セット110(2)〜1
10(4)は、互いに通信しあうように同じドメインに
あるため、すべて同じモードである。システム・ボード
・セット110(2)が低下すると、システム・ボード
・セット110(0)、110(1)が低下し、その結
果システム・ドメインAが機能するようになる。システ
ム・ボード・セット110(5)および110(6)も
低下し、その結果システム・ドメインCはAと通信をす
ることができるようになる。
【0050】本発明の他の態様によれば、低下モードで
動作している相互接続およびシステム・ドメインを、動
的にノーマル・モードに再構成することができる。再構
成プロセスは、ほぼ同じであるが、ASIC400を再
構成して、2つのメッセージを信号経路の同じ半分上で
送信できなくなるが、その代わりに信号経路のそれぞれ
の半分で送信できるようになる点が異なる。SOCSB
S全体、すなわち、すべての影響を受けた信号経路およ
びシステム・ドメインが、低下モードに再構成され、同
様に、SOCSBSもノーマル・モードに再構成され
る。しかし、その他の再構成については同じである。モ
ードの変更、トランザクションがスイッチ380の待ち
行列415から離れないようにし、一方、影響を受けた
システム・ドメインに対する影響を受けたクロスバ・ス
イッチ300、305、310内の待ち行列415を完
全に排出する。影響を受けたクロスバ・スイッチ30
0、305、310内のすべての待ち行列415が完全
に排出されると、アクティブなシステム制御ボード10
5(1)が、影響を受けたスイッチ300、305、3
10、380のASIC400をノーマル・モードに再
構成する。
【0051】コンピューティング・システム100のあ
る特定の使用法に、ネットワーク・サーバ/クライアン
ト・アーキテクチャ内のサーバとしてのものがある。図
6は、このようなネットワーク600を概念的に示した
図である。コンピューティング・システム100は、ネ
ットワーク600内のサーバである。ネットワーク60
0は、ローカル・エリア・ネットワーク(「LA
N」)、ワイド・エリア・ネットワーク(「WA
N」)、システムまたは記憶装置エリア・ネットワーク
(「SAN」)、イントラネット、またはインターネッ
トの一部さえも含む、どのサイズのネットワークでもあ
り得る。ネットワーク600内のクライアント605
は、Sun UltraSPARC(商標)ワークステ
ーション(たとえば、Sun Blade(商標)また
はUltra(商標)系列のワークステーションなど)
のワークステーションである。しかし、本発明は、これ
らに限定したものではなく、クライアント605は、ノ
ートブック、デスクトップ、ミニ、またはメインフレー
ムのコンピュータでも実施可能である。
【0052】詳細な説明は以上である。上述した特定の
実施形態は、単に例示のみで示したものであり、本発明
は、本明細書に示した趣旨の利点を得ることのできる当
業者には明らかであるような、さまざまであるが同様な
方式での修正や実施が可能である。さらに、本明細書に
示した構成または設計の詳細は、頭記の特許請求の範囲
に記述した内容以外、限定的なものではない。したがっ
て、上述した特定の実施形態は、変更や修正が可能であ
り、本発明の範囲および趣旨内において、あらゆる変更
形態が考えられることが明らかである。したがって、本
明細書で求める保護については、頭記の特許請求の範囲
に記載する通りである。
【図面の簡単な説明】
【図1】本発明による一実施形態に従ったコンピューテ
ィング・システムを示す様式化したブロック図である。
【図2】本発明による一実施形態に従った、図1に示す
システム内で用いることのできる、システム・ドメイン
構成の例を示すブロック図である。
【図3A】本発明による一実施形態に従って構築され操
作される、図1および図2に示すコンピューティング・
システム内で動的に構成可能な相互接続を示す図であ
る。
【図3B】本発明による一実施形態に従って構築され操
作される、図1および図2に示すコンピューティング・
システム内で動的に構成可能な相互接続を示す図であ
る。
【図3C】本発明による一実施形態に従って構築され操
作される、図1および図2に示すコンピューティング・
システム内で動的に構成可能な相互接続を示す図であ
る。
【図3D】本発明による一実施形態に従って構築され操
作される、図1および図2に示すコンピューティング・
システム内で動的に構成可能な相互接続を示す図であ
る。
【図4】本発明のさまざまな態様を実施するために使用
できる、制御ビット、制御レジスタ、ASICの出力待
ち行列を一般に示す図である。
【図5】図3A〜図3Dの相互接続を用いる、図1およ
び図2の実施形態の選択した態様を示す様式化したブロ
ック図である。
【図6】図1のコンピューティング・システムがサーバ
/クライアント・ネットワーク・アーキテクチャ内でサ
ーバとして機能する、ネットワーク・コンピューティン
グ・システムを示す図である。
【符号の説明】
100 コンピューティング・システム 105 システム制御ボード 106、315、320、325 ライン 110 システム・ボード・セット 115 センタープレーン 200 システム・ボード 205 I/Oボード 210 拡張ボード 300 データ・クロスバ・スイッチ 305 アドレス・クロスバ・スイッチ 310 応答クロスバ・スイッチ 328 コンソール接続 335 受信ポート 340 送信ポート 345 データ相互接続 347 データ信号経路 350 データ・スイッチ 355 応答/アドレス・スイッチ 375 システム・ドメイン 380 スイッチ 400 ASIC 405 制御レジスタ 410 ビット 415 待ち行列 420 出力ライン 500 システム・コントローラ 505 通信ブロック 600 ネットワーク 605 クライアント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドリュ・イー・フェルプス アメリカ合衆国・92024・カリフォルニア 州・エンシニタス・オータム プレイス・ 1811 (72)発明者 ダニエル・ピイ・ドロギチェン アメリカ合衆国・92024・カリフォルニア 州・ルーカディア・ハイメッタス アベニ ュ・829 (72)発明者 ドナルド・ビイ・ケイ アメリカ合衆国・92116・カリフォルニア 州・サンディエゴ・マーボロ ドライブ・ 4973 Fターム(参考) 5B014 HC11 5B045 BB16 BB28 JJ02 JJ07 JJ13 JJ26 JJ38 JJ46 KK07 5B083 BB01 CD09 DD09

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 コンピューティング・システムを動的に
    再構成する方法であって、 コンピューティング・システムの再構成をトリガする所
    定の条件を検出することと、 条件によって影響を受けた信号経路を、条件の検出に応
    答して第1のモードから第2のモードに、動的に再構成
    することを含む方法。
  2. 【請求項2】 所定の条件を検出することが、 障害を検出することと、 予め検出していた障害を修復するための機会を検出する
    ことと、 条件によって影響を受けたシステム・ドメインをオフラ
    インにし、それによってその他のシステム・ドメインを
    再構成する必要がないようにする機会を検出することの
    うち1つを含む請求項1に記載の方法。
  3. 【請求項3】 コンピューティング・システムが、少な
    くとも1つのシステム制御ボードを備え、障害の検出
    が、システム制御ボードからの障害の検出を含む請求項
    2に記載の方法。
  4. 【請求項4】 コンピューティング・システムが、複数
    のシステム・ドメインを有し、所定の条件の検出が、シ
    ステム・ドメインの1つからの所定の条件の検出を含む
    請求項1に記載の方法。
  5. 【請求項5】 コンピューティング・システムが、少な
    くとも1つのシステム制御ボードを備え、影響を受けた
    システム・ドメインからのエラーをシステム制御ボード
    に伝えることをさらに含む請求項4に記載の方法。
  6. 【請求項6】 障害の検出が、ノーマル・オペレーショ
    ン中の障害の検出を含む請求項2に記載の方法。
  7. 【請求項7】 信号経路を動的に再構成することが、 影響を受けた信号経路の第1の端部を第1のモードから
    第2のモードに定義してI/Oスイッチを構成すること
    と、 影響を受けた信号経路の第2の端部を第1のモードから
    第2のモードに電気的に定義してクロスバ・スイッチを
    構成することとを含む請求項1に記載の方法。
  8. 【請求項8】 システム・ドメイン間で影響を受けた信
    号経路が走行する複数のシステム・ドメインを定義する
    ことをさらに含む請求項1に記載の方法。
  9. 【請求項9】 影響を受けたシステム・ドメインを構成
    することが、 影響を受けた信号経路の第1の端部を第1のモードから
    第2のモードに定義して第1の影響を受けたドメイン内
    の第1のスイッチを構成することと、 影響を受けた信号経路の第2の端部を第1のモードから
    第2のモードに定義してクロスバ・スイッチを構成する
    こととを含む請求項8に記載の方法。
  10. 【請求項10】 コンピューティング・システムが、シ
    ステム制御ボードを備え、影響を受けたシステム・ドメ
    インを構成することが、システム制御ボードからのシス
    テム・ドメインを構成することを含む請求項8に記載の
    方法。
  11. 【請求項11】 再構成の前に影響を受けた信号経路を
    第1のモードで動作することと、 再構成後に影響を受けた信号経路を第2のモードで動作
    することとをさらに含む請求項1に記載の方法。
  12. 【請求項12】 影響を受けた信号経路を第1のモード
    で動作することが、トランザクション内の複数の情報を
    2つのメッセージに分け、その2つのメッセージを並列
    で送信し、それぞれが影響を受けた信号経路のそれぞれ
    の半分上にあることと、 影響を受けた信号経路を第2のモードで動作すること
    が、2つのメッセージを、影響を受けた信号経路の半分
    の1つ上で直列で送信することを含む請求項11に記載
    の方法。
  13. 【請求項13】 信号経路を動的に再構成することが、 影響を受けた信号経路を使用できないようにすること
    と、 使用できないようにした信号経路のハードウェア要素
    を、第1のモードから第2のモードに再構成すること
    と、 信号経路を再び使用可能にすることを含む請求項1に記
    載の方法。
  14. 【請求項14】 信号経路のハードウェア要素を再構成
    することが、 影響を受けた信号経路の第1の端部を第1のモードから
    第2のモードに定義して第1のスイッチを構成すること
    と、 影響を受けた信号経路の第2の端部を第1のモードから
    第2のモードに定義してクロスバ・スイッチを構成する
    こととを含む請求項13に記載の方法。
  15. 【請求項15】 影響を受けた信号経路を動的に再構成
    することが、影響を受けた信号経路をノーマル・モード
    から低下モードに動的に再構成することを含む請求項1
    に記載の方法。
  16. 【請求項16】 影響を受けた信号経路を動的に再構成
    することが、影響を受けた信号経路を低下モードからノ
    ーマル・モードに動的に再構成することを含む請求項1
    に記載の方法。
  17. 【請求項17】 複数のI/Oスイッチと、 クロスバ・スイッチと、 それぞれの信号経路がI/Oスイッチおよびクロスバ・
    スイッチの1つによって定義される複数の信号経路と、 再構成をトリガする条件を検出し、条件によって影響を
    受けた、少なくとも1つの信号経路を第1のモードから
    第2のモードに動的に再構成することができるシステム
    ・コントローラとを含むコンピューティング・システ
    ム。
  18. 【請求項18】 システム・コントローラが、 障害を検出することと、 予め検出していた障害を修復する機会を検出すること
    と、 条件によって影響を受けたシステム・ドメインをオフラ
    インにし、それによってその他のシステム・ドメインを
    再構成する必要がないようにする機会を検出することの
    うち1つを検出することができる請求項17に記載のコ
    ンピューティング・システム。
  19. 【請求項19】 コンピューティング・システムが、少
    なくとも1つのシステム制御ボードを備える請求項18
    に記載のコンピューティング・システム。
  20. 【請求項20】 障害を検出することが、ノーマル・オ
    ペレーション中の障害の検出を含む請求項18に記載の
    コンピューティング・システム。
  21. 【請求項21】 信号経路を動的に再構成することが、 I/Oスイッチを第1のモードから第2のモードに構成
    することと、 クロスバ・スイッチを第1のモードから第2のモードに
    構成することとを含む請求項17に記載のコンピューテ
    ィング・システム。
  22. 【請求項22】 システム・ドメイン間で影響を受けた
    信号経路が走行する、複数のシステム・ドメインをさら
    に含む請求項17に記載のコンピューティング・システ
    ム。
  23. 【請求項23】 第1のモードが、それぞれのトランザ
    クション内の複数の情報を2つのメッセージに分けるこ
    とと、その2つのメッセージを並列に送信することとを
    含み、 第2のモードが、信号経路の半分の1つ上で2つのメッ
    セージを直列に送信することを含む請求項22に記載の
    コンピューティング・システム。
  24. 【請求項24】 信号経路を動的に再構成することが、 影響を受けた信号経路を使用できないようにすること
    と、 使用できないようにした信号経路のハードウェア要素
    を、第1のモードから第2のモードに再構成すること
    と、 信号経路を再び使用できるようにすることと、 デッドロックが起きた場合、上述の3ステップを繰り返
    すこととを含む請求項17に記載のコンピューティング
    ・システム。
  25. 【請求項25】 信号経路のハードウェア要素を再構成
    することが、 信号経路の第1の端部を第1のモードから第2のモード
    に定義して第1のスイッチを構成することと、 信号経路の第2の端部を第1のモードから第2のモード
    に定義してクロスバ・スイッチを構成することとを含む
    請求項24に記載のコンピューティング・システム。
  26. 【請求項26】 条件によって影響を受けた信号経路
    を、第1のモードから第2のモードに動的に再構成する
    ことが、条件によって影響を受けた信号経路をノーマル
    ・モードから低下モードに動的に再構成することを含む
    請求項17に記載のコンピューティング・システム。
  27. 【請求項27】 条件によって影響を受けた信号経路
    を、第1のモードから第2のモードに動的に再構成する
    ことが、条件によって影響を受けた信号経路を低下モー
    ドからノーマル・モードに動的に再構成することを含む
    請求項17に記載のコンピューティング・システム。
JP2002276885A 2001-09-25 2002-09-24 動的再構成が可能な相互接続 Pending JP2003178044A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/963890 2001-09-25
US09/963,890 US6871294B2 (en) 2001-09-25 2001-09-25 Dynamically reconfigurable interconnection

Publications (1)

Publication Number Publication Date
JP2003178044A true JP2003178044A (ja) 2003-06-27

Family

ID=25507864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002276885A Pending JP2003178044A (ja) 2001-09-25 2002-09-24 動的再構成が可能な相互接続

Country Status (3)

Country Link
US (1) US6871294B2 (ja)
EP (1) EP1296246A3 (ja)
JP (1) JP2003178044A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046996A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd データ処理装置、モード管理装置、及びモード管理方法
WO2008146338A1 (ja) 2007-06-01 2008-12-04 Fujitsu Limited 情報処理装置及び情報処理装置の再構成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898728B2 (en) * 2001-09-25 2005-05-24 Sun Microsystems, Inc. System domain targeted, configurable interconnection
US6871294B2 (en) * 2001-09-25 2005-03-22 Sun Microsystems, Inc. Dynamically reconfigurable interconnection
US7287187B2 (en) * 2001-10-15 2007-10-23 Sun Microsystems, Inc. Method and apparatus for supplying redundant power
US20030079056A1 (en) * 2001-10-18 2003-04-24 Taylor Scott E. Managing network connections in a system
KR100448709B1 (ko) * 2001-11-29 2004-09-13 삼성전자주식회사 데이터 버스 시스템 및 그 제어방법
US8418129B1 (en) 2001-12-14 2013-04-09 Qualcomm Incorporated Method for automatically generating code to define a system of hardware elements
US7352694B1 (en) * 2001-12-14 2008-04-01 Applied Micro Circuits Corporation System and method for tolerating data link faults in a packet communications switch fabric
US7386768B2 (en) * 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US7328368B2 (en) * 2004-03-12 2008-02-05 Intel Corporation Dynamic interconnect width reduction to improve interconnect availability
JP5115075B2 (ja) 2007-07-25 2013-01-09 富士通株式会社 転送装置、転送装置を有する情報処理装置及び制御方法
US8199672B1 (en) * 2008-02-25 2012-06-12 Marvell Israel (M.I.S.L.) Ltd. Method and apparatus for power reduction in network
CN102129400B (zh) * 2010-12-29 2013-12-04 华为数字技术(成都)有限公司 存储系统连接配置方法、设备及其存储系统
US9148305B1 (en) * 2012-06-18 2015-09-29 Google Inc. Configurable 10/40 gigabit ethernet switch for operating in one or more network operating modes
US9501222B2 (en) 2014-05-09 2016-11-22 Micron Technology, Inc. Protection zones in virtualized physical addresses for reconfigurable memory systems using a memory abstraction

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK0458803T3 (da) * 1989-02-16 1994-10-10 Siemens Ag Fremgangsmåde til drift af et signalteknisk sikkert multidatamatsystem
US5471460A (en) * 1990-10-25 1995-11-28 Nec Corporation ATM switching system with unit switch selecting function for avoiding faulty unit switch
US5394554A (en) * 1992-03-30 1995-02-28 International Business Machines Corporation Interdicting I/O and messaging operations from sending central processing complex to other central processing complexes and to I/O device in multi-system complex
US5440538A (en) * 1993-09-23 1995-08-08 Massachusetts Institute Of Technology Communication system with redundant links and data bit time multiplexing
US5361249A (en) * 1993-10-26 1994-11-01 Martin Marietta Corp. Fault tolerant switched communication system
CA2153128C (en) * 1994-06-30 2001-05-01 Hughes Electronics Corporation System utilizing built-in redundancy switchover control
JP3008850B2 (ja) * 1996-06-11 2000-02-14 日本電気株式会社 ネットワークサーバの冗長構成方式
US6018810A (en) * 1997-12-12 2000-01-25 Compaq Computer Corporation Fault-tolerant interconnection means in a computer system
US6999459B1 (en) * 1998-07-10 2006-02-14 Pluris, Inc. System and method for facilitating recovery from communication link failures in a digital data network
US6757243B1 (en) 1998-12-29 2004-06-29 At&T Corp. System and method for service independent data routing
US6748429B1 (en) 2000-01-10 2004-06-08 Sun Microsystems, Inc. Method to dynamically change cluster or distributed system configuration
JP2002009833A (ja) * 2000-06-21 2002-01-11 Nec Corp パケット転送方法及びパケット転送装置
US6982954B2 (en) * 2001-05-03 2006-01-03 International Business Machines Corporation Communications bus with redundant signal paths and method for compensating for signal path errors in a communications bus
US6871294B2 (en) * 2001-09-25 2005-03-22 Sun Microsystems, Inc. Dynamically reconfigurable interconnection
US6920584B2 (en) * 2001-11-02 2005-07-19 Sun Microsystems, Inc. System design verification using selected states of a processor-based system to reveal deficiencies

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046996A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd データ処理装置、モード管理装置、及びモード管理方法
WO2008146338A1 (ja) 2007-06-01 2008-12-04 Fujitsu Limited 情報処理装置及び情報処理装置の再構成方法
JPWO2008146338A1 (ja) * 2007-06-01 2010-08-12 富士通株式会社 情報処理装置及び情報処理装置の再構成方法
US8190805B2 (en) 2007-06-01 2012-05-29 Fujitsu Limited Information processing apparatus and method for reconfiguring the information processing apparatus
JP5136550B2 (ja) * 2007-06-01 2013-02-06 富士通株式会社 情報処理装置及び情報処理装置の再構成方法

Also Published As

Publication number Publication date
US6871294B2 (en) 2005-03-22
EP1296246A2 (en) 2003-03-26
US20030061476A1 (en) 2003-03-27
EP1296246A3 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
JP2003178044A (ja) 動的再構成が可能な相互接続
US20050108593A1 (en) Cluster failover from physical node to virtual node
US7099969B2 (en) Dynamic reconfiguration of PCI Express links
US6253334B1 (en) Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6378021B1 (en) Switch control method and apparatus in a system having a plurality of processors
US6131169A (en) Reliability of crossbar switches in an information processing system
US20020099972A1 (en) Method and system for selecting a master controller in a redundant control plane having plural controlllers
US20060168377A1 (en) Reallocation of PCI express links using hot plug event
US20080273456A1 (en) Port Trunking Between Switches
US20140095754A1 (en) Back-Off Retry with Priority Routing
JP2003178045A (ja) システム・ドメインを対象とした構成可能な相互接続
WO2023121775A1 (en) System, method, apparatus and architecture for dynamically configuring device fabrics
US20100107154A1 (en) Method and system for installing an operating system via a network
US7656789B2 (en) Method, system and storage medium for redundant input/output access
US6915450B2 (en) Method and apparatus for arbitrating transactions between domains in a computer system
EP1296482A2 (en) A system and method for managing one or more domains
EP1302839A2 (en) Method and apparatus for supplying redundant power
US20090259884A1 (en) Cost-reduced redundant service processor configuration
CN112988335A (zh) 一种高可用的虚拟化管理系统、方法及相关设备
US7225363B2 (en) Method and apparatus for abandoning an interrupted task
JP2005209200A (ja) クラスタノードのステータスの検出および通信
US20030177287A1 (en) Method and apparatus for updating serial devices
JP2014106680A (ja) 情報処理装置、縮退方法、及び縮退プログラム
Thompson Transputer and occam Research: New Directions 11 J. Kerridge, Ed. IOS Press, 1993

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129