JP2003174063A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2003174063A
JP2003174063A JP2001373524A JP2001373524A JP2003174063A JP 2003174063 A JP2003174063 A JP 2003174063A JP 2001373524 A JP2001373524 A JP 2001373524A JP 2001373524 A JP2001373524 A JP 2001373524A JP 2003174063 A JP2003174063 A JP 2003174063A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
electrode
tape carrier
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001373524A
Other languages
Japanese (ja)
Other versions
JP3415128B1 (en
Inventor
Yoshikazu Takahashi
高橋  義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001373524A priority Critical patent/JP3415128B1/en
Priority to US10/125,444 priority patent/US6664618B2/en
Application granted granted Critical
Publication of JP3415128B1 publication Critical patent/JP3415128B1/en
Publication of JP2003174063A publication Critical patent/JP2003174063A/en
Priority to US10/699,706 priority patent/US7049687B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a tape carrier having such a structure as a plurality of semiconductor elements can be mounted on one tape carrier. <P>SOLUTION: Among a base tape 11 having a device hole 14, a plurality of leads 16 provided on the base tape 11, and these leads 16, inner leads projecting from the device hole edge 15 of the device hole 14 toward the central direction thereof have a plurality of different lengths. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置に関
し、特にテープキャリアパッケージ(Tape Carrier Pac
kage)(以下、TCPと称する場合もある。)のための
テープキャリアに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a tape carrier package (Tape Carrier Pac).
kage) (hereinafter sometimes referred to as TCP) for a tape carrier.

【0002】[0002]

【従来の技術】半導体集積回路に関する技術が発展し、
特に多ピン化による高密度実装の要求が高まるにつれ
て、半導体装置の様々なパッケージ形態が開発されてき
た。
2. Description of the Related Art The development of semiconductor integrated circuit technology
In particular, with the increasing demand for high-density packaging due to the increase in the number of pins, various package forms of semiconductor devices have been developed.

【0003】このようなパッケージ形態の1つにテープ
キャリアパッケージ(TCP)がある。ここでいうテー
プキャリアとは、フレキシブルなベーステープにデバイ
スホールを形成した後、例えばフォトリソグラフィ等に
より、リード(回路パターン)を形成し、さらに形成さ
れたリードを保護するためのソルダレジストを施した半
導体装置である。テープキャリアパッケージとは、この
テープキャリアに半導体素子を搭載した後、樹脂等によ
り封止したパッケージである。また、この明細書におい
て、テープキャリアに半導体素子が搭載されているが、
モールドが施されていない構造を単に構造体と称する場
合もある。
A tape carrier package (TCP) is one of such package forms. The tape carrier mentioned here means that after forming a device hole in a flexible base tape, a lead (circuit pattern) is formed by, for example, photolithography, and a solder resist for protecting the formed lead is applied. It is a semiconductor device. The tape carrier package is a package in which a semiconductor element is mounted on the tape carrier and then sealed with resin or the like. Further, in this specification, the semiconductor element is mounted on the tape carrier,
The structure that is not molded may be simply referred to as a structure.

【0004】従来のテープキャリアは、例えばポリイミ
ド等のフィルムで形成された長尺の写真フィルム状ベー
ステープに、デバイスホールがベーステープの長軸方向
に、向かって直列するように多数設けられている。ま
た、ベーステープの短軸方向の両端近傍には、ベーステ
ープの製造工程等において、搬送等を容易にするため
に、ベーステープの長軸方向にデバイスホールに平行と
なるような配列で複数のスプロケットホールが設けられ
ている。そしてデバイスホールのひとつずつに複数のリ
ードがインナーリードとして突出するように形成されて
いる。このリードは、一般にアルミ、銅等の導体金属に
より形成されている。さらにこのリードには、リードが
ベーステープ上に載っている範囲内において、配線パタ
ーンを保護する目的でソルダレジストが施されている。
このリード全面には、このリードの保護とボンディング
に使用するためのSn(錫)、Au(金)又はハンダ等
によるメッキが施されている。
A conventional tape carrier is provided in a long photographic film base tape formed of, for example, a film of polyimide or the like, and a large number of device holes are provided so as to be in series in the longitudinal direction of the base tape. . In addition, in the vicinity of both ends in the short axis direction of the base tape, in order to facilitate transportation in the base tape manufacturing process and the like, a plurality of arrays are arranged in parallel with the device holes in the long axis direction of the base tape. A sprocket hole is provided. A plurality of leads are formed so as to project as inner leads in each of the device holes. The leads are generally made of a conductive metal such as aluminum or copper. Further, a solder resist is applied to the leads for the purpose of protecting the wiring pattern within the range where the leads are placed on the base tape.
The entire surface of the lead is plated with Sn (tin), Au (gold), solder or the like for protection and bonding of the lead.

【0005】テープキャリアに搭載される半導体素子
は、例えば金属共晶法又は熱圧着法等を用いて、インナ
ーリードとボンディングされる。然る後、樹脂等により
モールド形成を行う。最後にベーステープからひとこま
ごとに切り出すことでパッケージとして完成する。この
パッケージは、そのアウターリードをボンディングする
ことでプリント基板等に表面実装される。
The semiconductor element mounted on the tape carrier is bonded to the inner lead by using, for example, a metal eutectic method or a thermocompression bonding method. After that, a mold is formed with resin or the like. Finally, cut out from the base tape piece by piece to complete the package. This package is surface-mounted on a printed circuit board or the like by bonding its outer leads.

【0006】このようなTCPでは、他のパッケージ形
態と比較して、小型化、薄型化が容易であり、高密度表
面実装に極めて好適であるので、その利用範囲はますま
す拡大していくものと期待される。
Compared with other package forms, such a TCP can be easily made smaller and thinner, and is extremely suitable for high-density surface mounting, so that its range of use will be further expanded. Is expected.

【0007】しかしながら、従来のテープキャリアは、
1つのテープキャリアに1つの半導体素子を搭載するこ
としかできず、複数個、特にサイズの異なる複数個の半
導体素子を1つのテープキャリアに高密度実装してパッ
ケージのさらなる高機能化を実現することは困難であっ
た。
However, the conventional tape carrier is
Only one semiconductor element can be mounted on one tape carrier, and a plurality of semiconductor elements, especially a plurality of semiconductor elements of different sizes, can be mounted on one tape carrier at a high density to realize a higher functionality of the package. Was difficult.

【0008】また、プリント基板上における、同一実装
面積当たりの多ピン化を可能とするパッケージ形態とし
ては、ボールグリッドアレー(BGA)と呼ばれるパッ
ケージ形態が知られている。この構造は、半導体素子の
底面側に、プリント基板等の外部回路との接続のために
金属ボールを格子状に設けたものである。この構造によ
れば、外部接続用端子、すなわち金属ボールをテープキ
ャリアの2次元の平面内に配置することができるのでパ
ッケージを大型にすることなく多ピン化を実現すること
が可能である。
A package form called a ball grid array (BGA) is known as a package form on a printed circuit board that allows multiple pins per same mounting area. In this structure, metal balls are provided in a grid pattern on the bottom surface side of the semiconductor element for connection with an external circuit such as a printed circuit board. According to this structure, the external connection terminals, that is, the metal balls can be arranged in the two-dimensional plane of the tape carrier, so that the number of pins can be increased without increasing the size of the package.

【0009】例えばテープキャリアとボールグリッドア
レーを組み合わせたパッケージ形態も知られている。こ
の構成によれば、確かに同一サイズのパッケージから多
くの外部端子を引き出すことは可能であるが、複数個の
半導体素子を1つのテープキャリアに高密度実装するこ
とでパッケージ自体の高機能化を実現することは大変困
難であった。
For example, a package form in which a tape carrier and a ball grid array are combined is also known. According to this configuration, it is possible to draw many external terminals from a package of the same size, but it is possible to improve the functionality of the package itself by mounting a plurality of semiconductor elements on one tape carrier with high density. It was very difficult to realize.

【0010】[0010]

【発明が解決しようとする課題】この発明は、上記従来
の問題点に鑑みてなされたものであり、1つのテープキ
ャリアのデバイスホールに、複数個、特に互いにサイズ
の異なる複数個の半導体素子の搭載を可能にすること
で、小型、薄型であるというTCPの利点を損なわず
に、より高機能化及び高付加価値化を図ることを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems of the prior art, and a plurality of semiconductor elements, particularly a plurality of semiconductor elements having different sizes, are provided in one device hole of a tape carrier. By enabling mounting, it is an object to achieve higher functionality and higher added value without impairing the advantages of TCP that is small and thin.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するた
め、この発明のテープキャリアの構成は、デバイスホー
ルを具えたベーステープと、ベーステープ上に設けられ
た複数のリードと、これらのリードのうち、デバイスホ
ールのデバイスホールエッジから、デバイスホールの中
心方向に向かって突出したインナーリードの長さが、異
なる複数の長さであることを特徴とする。
In order to solve the above-mentioned problems, the tape carrier of the present invention has a base tape having a device hole, a plurality of leads provided on the base tape, and a plurality of leads. The inner lead protruding from the device hole edge of the device hole toward the center of the device hole has a plurality of different lengths.

【0012】この構成により、複数個の半導体素子を1
つのテープキャリアのデバイスホール内に効率的に搭載
することが可能となるので、小型、薄型であるというT
CPの利点を損なわずに、TCPのより高機能化及び高
付加価値化を図ることができる。
With this structure, a plurality of semiconductor elements are integrated into one.
Since it can be efficiently mounted in the device hole of two tape carriers, it is small and thin.
It is possible to achieve higher functionality and higher added value of TCP without impairing the advantages of CP.

【0013】[0013]

【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。なお、図面は、この発明が
理解できる程度に、構成要素の大きさ及び配置等が概略
的に示されているに過ぎず、これによりこの発明が特に
限定されるものではない。また、以下の説明に用いる各
図において同様の構成成分については、同一の符号を付
して示し、その重複する説明を省略する場合がある。断
面図においては、内部構造を分かり易くするために、モ
ールドの輪郭のみを破線で示し、また構成成分の断面を
示すハッチング(斜線)を省略する場合もあることを理
解されたい。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the drawings only schematically show the sizes and arrangements of the constituent elements to the extent that the present invention can be understood, and the present invention is not particularly limited thereby. Further, in each of the drawings used in the following description, the same components are denoted by the same reference numerals, and the duplicate description thereof may be omitted. It is to be understood that in the cross-sectional views, only the contour of the mold is shown by broken lines and hatching (diagonal line) showing the cross-sections of the constituents may be omitted in order to facilitate understanding of the internal structure.

【0014】〈第1の実施の形態〉図1は、この発明の
第1の実施の形態の構成を概略的に示す図である。図1
(A)は、この発明のテープキャリアに3つの半導体素
子を搭載した構造体の例を示す概略的な平面図である。
図1(B)は、図1(A)の構造体のC−C’破線によ
る断面の切り口を矢印方向からみた概略的な断面図であ
る。
<First Embodiment> FIG. 1 is a diagram schematically showing a configuration of a first embodiment of the present invention. Figure 1
(A) is a schematic plan view showing an example of a structure in which three semiconductor elements are mounted on the tape carrier of the present invention.
FIG. 1B is a schematic cross-sectional view of the cross section of the structure of FIG. 1A taken along the broken line CC ′ as seen from the arrow direction.

【0015】図1(A)及び図1(B)を参照して、こ
の発明の第1の実施の形態につき説明する。この発明の
テープキャリア10は、複数のデバイスホール14が設
けられた長尺のベーステープ11に、移送のためのスプ
ロケットホール12が穿設されて形成されている。さら
にリード16として、3通りの異なる長さのインナーリ
ードを具えたリード、すなわち第1のリード16a、第
1のリード16aよりも短い第2のリード16b及び第
2のリード16bよりも短い第3のリード16cを原則
としてこの順に1組として、デバイスホール14のデバ
イスホールエッジ15の周縁に沿って規則的に複数組を
配設してある。ここで、第1のリード16a、第2のリ
ード16b及び第3のリード16cとは、そのインナー
リードの長さにより区別されるものであって、リードの
全長により区別されるものではない(以下の実施の形態
においても同様)。図1(A)の構成では、アウターリ
ード側のデバイスホールエッジ15からデバイスホール
の中心に向かう方向でみると、2組のリード16が設け
てある。さらに、組を構成するリード16の右端に第3
のリード16cを1つ付加した構成としてある。
A first embodiment of the present invention will be described with reference to FIGS. 1 (A) and 1 (B). The tape carrier 10 of the present invention is formed by forming a sprocket hole 12 for transfer in a long base tape 11 provided with a plurality of device holes 14. Further, as the lead 16, a lead having inner leads of three different lengths, that is, a first lead 16a, a second lead 16b shorter than the first lead 16a, and a third lead shorter than the second lead 16b. As a rule, one set of leads 16c is arranged in this order, and a plurality of sets are regularly arranged along the peripheral edge of the device hole edge 15 of the device hole 14. Here, the first lead 16a, the second lead 16b, and the third lead 16c are distinguished by the length of their inner leads, not by the total length of the leads (hereinafter The same applies to the embodiment). In the configuration of FIG. 1A, two sets of leads 16 are provided when viewed from the device hole edge 15 on the outer lead side toward the center of the device hole. Further, the third end is provided on the right end of the lead 16 which constitutes the set.
1 lead 16c is added.

【0016】この発明でいうインナーリードとは、リー
ド16のうち、デバイスホールエッジ15からデバイス
ホール14空間に突出しているリード16の先端までの
部分領域をいう。
The inner lead referred to in the present invention means a partial region of the lead 16 from the device hole edge 15 to the tip of the lead 16 protruding into the space of the device hole 14.

【0017】リード16は、ベーステープ11に載って
いる範囲内でソルダレジスト18により保護されてい
る。
The lead 16 is protected by a solder resist 18 within the range of being placed on the base tape 11.

【0018】図1(A)において、実際にはリード16
を覆うように設けられているソルダレジスト18は、リ
ード16の配置関係を分かり易くするために、その輪郭
のみを示してある(以下の図においても同様)。
In FIG. 1A, the lead 16 is actually used.
The solder resist 18 provided so as to cover the above is shown only in its outline in order to facilitate understanding of the positional relationship of the leads 16 (the same applies in the following figures).

【0019】第1のリード16a、第2のリード16b
及び第3のリード16cそれぞれのインナーリードの長
さは、それぞれのインナーリードにボンディングされる
半導体素子の半導体素子サイズ、半導体素子の厚み及び
インナーリードとのボンディングのための電極配置を考
慮して決定される(詳細は後述する。)。
First lead 16a and second lead 16b
And the length of the inner lead of each of the third leads 16c is determined in consideration of the semiconductor element size of the semiconductor element to be bonded to each inner lead, the thickness of the semiconductor element, and the electrode arrangement for bonding with the inner lead. (Details will be described later).

【0020】デバイスホール14内には、3つの半導体
素子、すなわち第1の半導体素子20、第2の半導体素
子30及び第3の半導体素子40が搭載されている。第
1の半導体素子20の上面にはボンディングパッドとし
て複数個の第1突起電極22が、第1の半導体素子20
の上面を構成する辺に沿うように設けられている。第2
の半導体素子30の上面には複数個の第2突起電極32
が、上面を構成する辺に沿うように設けられている。第
3の半導体素子40の上面にも同様に複数個の第3突起
電極42が設けられている。
Three semiconductor elements, that is, a first semiconductor element 20, a second semiconductor element 30, and a third semiconductor element 40 are mounted in the device hole 14. A plurality of first protruding electrodes 22 are formed as bonding pads on the upper surface of the first semiconductor element 20.
Is provided along the side that constitutes the upper surface of the. Second
A plurality of second protruding electrodes 32 are formed on the upper surface of the semiconductor device 30.
Are provided so as to extend along the sides that form the upper surface. Similarly, a plurality of third protruding electrodes 42 are provided on the upper surface of the third semiconductor element 40.

【0021】テープキャリア10に搭載されているこれ
ら3つの半導体素子は、上面及び下面の形状が同一矩形
である直方体状である。3つの半導体素子それぞれは互
いに相似の形状を有している。また、それぞれの半導体
素子の厚みは同一である。これら3つの半導体素子の大
きさ、すなわち上面の面積を比較すると第1の半導体素
子20の上面の面積が最も小さい。また、第3の半導体
素子40の上面の面積が最大である。第2の半導体素子
30の上面の面積は、これらの2つの半導体素子の中間
にある。すなわち、これらの3つの半導体素子は、階段
ピラミッド状にテープキャリア10に搭載されている。
These three semiconductor elements mounted on the tape carrier 10 are in the shape of a rectangular parallelepiped whose upper and lower surfaces have the same rectangular shape. Each of the three semiconductor elements has a shape similar to each other. The thickness of each semiconductor element is the same. Comparing the size of these three semiconductor elements, that is, the area of the upper surface, the area of the upper surface of the first semiconductor element 20 is the smallest. Further, the area of the upper surface of the third semiconductor element 40 is the maximum. The area of the upper surface of the second semiconductor element 30 is between these two semiconductor elements. That is, these three semiconductor elements are mounted on the tape carrier 10 in a step pyramid shape.

【0022】搭載されている複数個の半導体素子、すな
わちこの実施の形態においては第1の半導体素子20、
第2の半導体素子30及び第3の半導体素子40の3つ
の半導体素子が互いにその機能を損なうことなく、かつ
それぞれの半導体素子においてボンディングパッドの領
域を確保して積層可能である場合には、これら3つの半
導体素子は、TCPの厚みを最小限にするために、図示
しない接着剤により接着する構成とするのがよい。例え
ば第1の半導体素子20の底面を第2の半導体素子30
の上面に接着剤により接着する。第2の半導体素子30
の底面を、第3の半導体素子40の上面に接着剤により
接着する。しかしながら、例えば搭載される複数個の半
導体素子同士のノイズによる干渉等による動作不良を防
止するために、これらの半導体素子を、モールド60内
において、互いに離間する構成としてもよい。
A plurality of semiconductor elements mounted, that is, the first semiconductor element 20 in this embodiment,
If the three semiconductor elements of the second semiconductor element 30 and the third semiconductor element 40 can be stacked without impairing their functions with each other and securing the bonding pad region in each semiconductor element, In order to minimize the thickness of TCP, it is preferable that the three semiconductor elements are bonded by an adhesive (not shown). For example, the bottom surface of the first semiconductor element 20 may be replaced with the second semiconductor element 30.
It is adhered to the upper surface of the with an adhesive. Second semiconductor element 30
The bottom surface of the is bonded to the upper surface of the third semiconductor element 40 with an adhesive. However, these semiconductor elements may be separated from each other in the mold 60 in order to prevent malfunctions due to, for example, interference between the plurality of mounted semiconductor elements due to noise.

【0023】第1のリード16aの先端部下面側は、第
1の半導体素子20の表面上に設けられたボンディング
エリアに存在するボンディングパッド、すなわち第1突
起電極22にボンディングされている。第2のリード1
6bの先端部下面側には第2の半導体素子30の第2突
起電極32がボンディングされている。第3のリード1
6cの先端部下面側には第3の半導体素子40の第3突
起電極42がボンディングされている。
The lower surface of the tip portion of the first lead 16a is bonded to a bonding pad existing in the bonding area provided on the surface of the first semiconductor element 20, that is, the first protruding electrode 22. Second lead 1
The second protruding electrode 32 of the second semiconductor element 30 is bonded to the lower surface of the tip portion of 6b. Third lead 1
The third protruding electrode 42 of the third semiconductor element 40 is bonded to the lower surface of the tip portion of 6c.

【0024】第1の実施の形態では、3個の半導体素子
を搭載する場合には、3通りの長さのインナーリードを
1組としてこれを原則として規則的にテープキャリアに
並設する構成とした。しかしながら、半導体素子の配置
等を工夫することで、インナーリードの長さの組の数よ
りも多い半導体素子を搭載することも可能である。
In the first embodiment, when three semiconductor elements are mounted, the inner leads having three different lengths are set as one set, and in principle, the inner leads are regularly arranged in parallel on the tape carrier. did. However, it is possible to mount more semiconductor elements than the number of pairs of inner lead lengths by devising the arrangement of semiconductor elements and the like.

【0025】従って、この発明は、2又は3以上の長さ
を含むインナーリードの組を具え、この長さの数と同数
か又はそれ以上の個数の半導体素子を搭載することがで
きるテープキャリア及びこのテープキャリアを応用した
TCPの構成例を開示するものである。
Therefore, the present invention comprises a set of inner leads having a length of 2 or 3 or more, and a tape carrier capable of mounting as many semiconductor elements as the number of the lengths or more. The configuration example of TCP to which this tape carrier is applied is disclosed.

【0026】このように、この発明のテープキャリアに
搭載される半導体素子の数、そのサイズ又はボンディン
グパッドの配置等に応じてインナーリードの長さを複数
種類に設定することで、1つのテープキャリアに複数
個、特に互いに異なるサイズの複数個の半導体素子が容
易に搭載可能となるので、同一実装面積でのさらなるT
CPの多機能化及び高付加価値化を実現することができ
る。
As described above, the length of the inner lead is set to a plurality of types according to the number of semiconductor elements mounted on the tape carrier of the present invention, the size thereof, the arrangement of bonding pads, etc. Since it is possible to easily mount a plurality of semiconductor elements, especially a plurality of semiconductor elements having different sizes, it is possible to further increase the T
It is possible to realize multi-functionality and high added value of CP.

【0027】このとき最上部に位置する第1の半導体素
子20に設けられているボンディングパッド、すなわち
突起電極22の配置は、テープキャリア10の第1のリ
ード16aがボンディング可能である限り格別の配慮を
必要としない。しかしながら、複数個の半導体素子を積
層して接着する場合には、第1の半導体素子20の底面
側に搭載される第2の半導体素子30の上面に設けられ
るボンディングパッド、すなわち第2突起電極32は第
1の半導体素子20と第2の半導体素子30の第2突起
電極32にボンディングされる第2のリード16bと
が、電気的に短絡しないように、また第2の半導体素子
30の第2突起電極32と第1の半導体素子20の第1
突起電極22とが、空間的かつ電気的に離間するように
設定されている必要がある。しかしながら、複数個の半
導体素子同士を接着することなく離間させる構成とする
場合にはこの限りでない。第2の半導体素子30と第3
の半導体素子40との関係においても同様にして、第3
の半導体素子40の表面上にボンディングパッド、すな
わち突起電極の配置位置を設定する。
At this time, the arrangement of the bonding pad provided on the uppermost first semiconductor element 20, that is, the protruding electrode 22, is particularly considered as long as the first lead 16a of the tape carrier 10 can be bonded. Does not need However, when laminating and bonding a plurality of semiconductor elements, a bonding pad provided on the upper surface of the second semiconductor element 30 mounted on the bottom surface side of the first semiconductor element 20, that is, the second protruding electrode 32. The first semiconductor element 20 and the second lead 16b bonded to the second protruding electrode 32 of the second semiconductor element 30 are prevented from being electrically short-circuited, and the second semiconductor element 30 has a second The protruding electrode 32 and the first semiconductor element 20 of the first
It is necessary to set the protruding electrodes 22 so as to be spatially and electrically separated from each other. However, this is not the case when a plurality of semiconductor elements are separated from each other without adhering to each other. Second semiconductor element 30 and third
The same applies to the relationship with the semiconductor element 40 of
The bonding pad, that is, the position where the protruding electrode is arranged is set on the surface of the semiconductor element 40.

【0028】一般に、テープキャリアのインナーリード
にボンディングされる半導体素子は、リード同士が電気
的に短絡するのを防ぐため、テープキャリア平面に対し
て垂直方向やや下方に沈み込むようにオフセットしてボ
ンディングされることが多い。
Generally, in order to prevent the leads from being electrically short-circuited, the semiconductor element to be bonded to the inner leads of the tape carrier is offset and bonded so as to be sunk vertically to the plane of the tape carrier. It is often done.

【0029】従って、テープキャリアに搭載される半導
体素子が既に完成していて、これにあわせてこの発明の
テープキャリアを製造する場合に、このテープキャリア
の複数通りのインナーリードの長さを適切に設定するた
めの具体的な要件としては、複数の長さのインナーリー
ドにそれぞれボンディングしようとする半導体素子サイ
ズ及び半導体素子の厚み、及び所望のオフセットに必要
なインナーリードの長さのマージン等が挙げられる。す
なわち、完成したパッケージの全体としての厚みが、例
えばプリント基板等に実装したときに不具合が生じない
ように、また薄型化、小型化が可能であるというTCP
本来の特徴を損なわないように設定するのがよい。
Therefore, when the semiconductor element to be mounted on the tape carrier is already completed and the tape carrier of the present invention is manufactured accordingly, the lengths of a plurality of inner leads of the tape carrier are properly set. Specific requirements for setting include semiconductor element sizes and semiconductor element thicknesses to be bonded to inner leads having a plurality of lengths, and inner lead length margins necessary for a desired offset. To be In other words, the total thickness of the completed package can be reduced in thickness and size so that a defect does not occur when the package is mounted on a printed circuit board or the like.
It is better to set it so that the original characteristics are not impaired.

【0030】この発明のテープキャリアのインナーリー
ドの形状については、上述した設定要件の範囲で、イン
ナーリード同士の電気的な短絡を防止するために、その
長さは可能な限り短くするのがよい。また半導体素子の
ボンディングパッドへのボンディングを容易にするため
に、インナーリードの先端部分の幅は、可能な限り広く
するのがよい。
Regarding the shape of the inner leads of the tape carrier of the present invention, the length thereof should be as short as possible in order to prevent an electrical short circuit between the inner leads within the range of the above-mentioned setting requirements. . Further, in order to facilitate the bonding to the bonding pad of the semiconductor element, it is preferable that the width of the tip portion of the inner lead be as wide as possible.

【0031】この第1の実施の形態及び以下に説明する
全ての実施の形態において、ベーステープの材料はこの
発明の目的を損なわない範囲で特に問わない。
In the first embodiment and all the embodiments described below, the material of the base tape is not particularly limited as long as the object of the present invention is not impaired.

【0032】なお、図1に示した第1の実施の形態の構
成例ではデバイスホール14、及び半導体素子の平面の
形状を矩形状としたが、この発明の構成例によれば、何
らこれに限定されるものではなく、例えばこれを円形状
又は楕円形状等にすることもできる(以下の実施例にお
いても同様)。
In the configuration example of the first embodiment shown in FIG. 1, the planar shape of the device hole 14 and the semiconductor element is rectangular, but according to the configuration example of the present invention, it is not necessary. The shape is not limited, and may be, for example, a circular shape, an elliptical shape, or the like (the same applies to the following embodiments).

【0033】第1の実施の形態において、テープキャリ
ア10に搭載される複数個の半導体素子それぞれの厚み
は同一としたが、この発明の目的を損なわない範囲で、
この発明のテープキャリアパッケージの構成はこれに限
定されない。すなわち、この発明のテープキャリア10
に搭載される複数個の半導体素子それぞれの厚みは異な
っていてもよい(以下の実施例においても同様)。
In the first embodiment, the thickness of each of the plurality of semiconductor elements mounted on the tape carrier 10 is the same, but within the range that does not impair the object of the present invention.
The structure of the tape carrier package of the present invention is not limited to this. That is, the tape carrier 10 of the present invention
The thickness of each of the plurality of semiconductor elements mounted on the semiconductor device may be different (the same applies to the following embodiments).

【0034】この発明のテープキャリア10に搭載され
る半導体素子の上面の形状は、矩形状を例に挙げて説明
したが、それぞれの形状は、第1の半導体素子20、第
2の半導体素子30及び第3の半導体素子40がそれぞ
れの機能を損なわないようにテープキャリアに搭載され
る限り、互いに異なっていてもよい(以下の実施の形態
についても同様)。
The shape of the upper surface of the semiconductor element mounted on the tape carrier 10 of the present invention has been described by taking a rectangular shape as an example, but the respective shapes are the first semiconductor element 20 and the second semiconductor element 30. The third semiconductor element 40 and the third semiconductor element 40 may be different from each other as long as they are mounted on the tape carrier so as not to impair their functions (the same applies to the following embodiments).

【0035】上述の実施の形態では半導体素子の構成に
あわせてテープキャリア、特にインナーリードの構成を
設計する例を説明したが、例えば半導体素子の設計段階
において、複数の長さの組のインナーリードを有する既
存のテープキャリアに合わせて、搭載される半導体素子
の電極配置等を最適化してもよい。
In the above-described embodiment, an example of designing the tape carrier, especially the inner lead structure, according to the structure of the semiconductor element has been described. For example, in the design stage of the semiconductor element, a plurality of sets of inner leads are used. The electrode arrangement and the like of the semiconductor element to be mounted may be optimized according to the existing tape carrier having.

【0036】次いでボンディングされた半導体素子とイ
ンナーリードは、樹脂等によるモールド60の形成によ
り、封止される。例えば半導体素子に熱硬化型の接着剤
を塗布してある場合には、モールド60の形成時に加え
られる熱により、これを硬化させる(以下の実施の形態
においても同様)。
Next, the bonded semiconductor element and inner lead are sealed by forming a mold 60 of resin or the like. For example, when a thermosetting adhesive is applied to the semiconductor element, it is hardened by the heat applied when the mold 60 is formed (the same applies to the following embodiments).

【0037】この第1の実施の形態のテープキャリアの
構成によれば、異なるサイズの複数個の半導体素子を1
つのテープキャリアに搭載することが可能となり、小
型、薄型であるというTCPの利点を損なうことなく、
同一実装面積でのさらなる高機能化及び高付加価値化が
可能となる。
According to the structure of the tape carrier of the first embodiment, a plurality of semiconductor elements having different sizes are integrated into one.
It can be mounted on two tape carriers, without compromising the advantages of TCP that it is small and thin.
It is possible to achieve higher functionality and higher added value in the same mounting area.

【0038】次に、図1を参照して、この発明のテープ
キャリア及びTCPの製造方法の例につき説明する。
Next, with reference to FIG. 1, an example of a method of manufacturing the tape carrier and TCP of the present invention will be described.

【0039】まず、ポリイミドフィルム、ポリエステル
フィルム等から形成されているフレキシブルなベーステ
ープ11にスプロケットホール12及びデバイスホール
14を形成する。好ましくは金型及びパンチャー等を用
いて機械的に形成するのがよい。
First, the sprocket hole 12 and the device hole 14 are formed in the flexible base tape 11 formed of a polyimide film, a polyester film or the like. Preferably, it is mechanically formed using a mold and a puncher.

【0040】次いで、ベーステープ11上面に銅箔を貼
り合わせる。然る後、例えば搭載される半導体素子のサ
イズ、電極配置、半導体素子自体のパッケージ内での配
置等を考慮してインナーリードの長さ、幅及び配置等を
設定し、これに従ってフォトレジスト工程及びエッチン
グ工程等を行うことで、複数のリード16(配線パター
ン)を形成する。
Then, a copper foil is attached to the upper surface of the base tape 11. After that, for example, the length, width, and arrangement of the inner leads are set in consideration of the size of the mounted semiconductor element, the electrode arrangement, the arrangement of the semiconductor element itself in the package, and the photoresist process and A plurality of leads 16 (wiring patterns) are formed by performing an etching process or the like.

【0041】次に、リード16露出表面全面に、搭載さ
れる半導体素子のボンディング及びリードの保護のため
のAu(金)、Sn(錫)、ハンダ等の金属メッキを施
す。次いで、ベーステープ11上面に形成されたリード
16、すなわち配線パターンのうちベーステープ11上
に載っている範囲内において、リード16を保護するた
めのソルダレジスト18を形成する。このようにして、
この発明のテープキャリア10が製造される。
Next, the entire exposed surface of the lead 16 is plated with a metal such as Au (gold), Sn (tin) or solder for bonding of the mounted semiconductor element and protection of the lead. Then, the leads 16 formed on the upper surface of the base tape 11, that is, the solder resist 18 for protecting the leads 16 in the wiring pattern within the range placed on the base tape 11 are formed. In this way
The tape carrier 10 of the present invention is manufactured.

【0042】次いで、TCPの製造工程につき説明す
る。テープキャリア10に半導体素子をボンディングす
る際には、リード16に施した金属メッキ材と、半導体
素子側のボンディングパッド、すなわちAuバンプ等と
を金属共晶、又は熱圧着することにより行われるのが一
般的である。具体的にはリード16の少なくとも上面、
場合によってはさらに下面及び/又は側面(一方又は双
方の側面)に存在する金属メッキを溶解させることで、
半導体素子のボンディングパッド、すなわちAuバンプ
等の突起電極と、金属共晶又は熱圧着させることによ
り、インナーリードと半導体素子とをボンディングす
る。
Next, the TCP manufacturing process will be described. When the semiconductor element is bonded to the tape carrier 10, the metal plating material applied to the leads 16 and the bonding pad on the semiconductor element side, that is, the Au bump or the like are subjected to metal eutectic or thermocompression bonding. It is common. Specifically, at least the upper surface of the lead 16,
In some cases, by further melting the metal plating present on the lower surface and / or the side surface (one or both side surfaces),
The inner lead and the semiconductor element are bonded by metal eutectic or thermocompression bonding to a bonding pad of the semiconductor element, that is, a bump electrode such as an Au bump.

【0043】まず第1のリード16aと第1の半導体素
子20の第1突起電極22を位置合わせした後、ボンデ
ィング装置を用いて互いにボンディングする。次いで第
2の半導体素子30の第2突起電極32を第2のリード
16bとを位置合わせした後に、ボンディング装置を用
いて互いにボンディングする。この位置合わせをする際
には、第1の半導体素子20の下面に接着剤等を塗布し
ておいて、第1の半導体素子20と第2の半導体素子3
0とを接着してもよい。同様に第3の半導体素子40に
ついても、第3のリード16cとボンディングを行う。
このとき所望により第2の半導体素子30の下面に接着
剤等を塗布することにより3つの半導体素子をそれぞれ
積層する構成とすることもできる。4つ以上の半導体素
子をこの発明のテープキャリアに搭載しようとする場合
にも原則的として同様の工程を採用することができる。
このようにして、図1に示したような構造体が得られ
る。
First, the first lead 16a and the first protruding electrode 22 of the first semiconductor element 20 are aligned with each other, and then bonded to each other using a bonding apparatus. Then, after aligning the second protruding electrode 32 of the second semiconductor element 30 with the second lead 16b, they are bonded to each other using a bonding apparatus. At the time of this alignment, an adhesive or the like is applied to the lower surface of the first semiconductor element 20, and the first semiconductor element 20 and the second semiconductor element 3
You may adhere 0 and. Similarly, the third semiconductor element 40 is also bonded to the third lead 16c.
At this time, if desired, an adhesive or the like may be applied to the lower surface of the second semiconductor element 30 to form a stack of three semiconductor elements. When mounting four or more semiconductor elements on the tape carrier of the present invention, basically the same steps can be adopted.
In this way, the structure as shown in FIG. 1 is obtained.

【0044】然る後、樹脂等によりモールド60を形成
することで搭載される複数個の半導体素子及びインナー
リードを封止する。このとき半導体素子の放熱性、モー
ルド材の節約によるコストパフォーマンスの向上等を考
慮して、テープキャリア10に搭載されているそれぞれ
の半導体素子の表面の1又は2以上を露出させる構成と
してもよい。それぞれの半導体素子の厚みが異なってい
る場合には、例えばこれら積層された半導体素子の総厚
みに合わせて、複数個の半導体素子の表面の1又は2以
上を露出する構成としてもよい。
After that, a mold 60 is formed of resin or the like to seal a plurality of semiconductor elements and inner leads to be mounted. At this time, one or two or more surfaces of the respective semiconductor elements mounted on the tape carrier 10 may be exposed in consideration of heat dissipation of the semiconductor elements and improvement of cost performance by saving the molding material. When the semiconductor elements have different thicknesses, for example, one or more of the surfaces of the plurality of semiconductor elements may be exposed in accordance with the total thickness of the stacked semiconductor elements.

【0045】〈第2の実施の形態〉図2は、この発明の
第2の実施の形態の構成を概略的に示す図である。図2
(A)は、この発明のテープキャリア10に3つの半導
体素子を、第1の実施の形態とは異なる配置で搭載した
構造体の例を示す概略的な平面図である。図2(B)
は、図2(A)のC−C’破線における断面の切り口を
矢印方向からみた概略的な断面図である。
<Second Embodiment> FIG. 2 is a diagram schematically showing the configuration of a second embodiment of the present invention. Figure 2
(A) is a schematic plan view showing an example of a structure in which three semiconductor elements are mounted on the tape carrier 10 of the present invention in an arrangement different from that of the first embodiment. Figure 2 (B)
FIG. 3 is a schematic cross-sectional view of a cross-section cut along a broken line CC ′ of FIG.

【0046】図2(A)及び図2(B)を参照して、こ
の発明の第2の実施形態につき説明する。第2の実施の
形態のテープキャリア10が、第1の実施の形態のテー
プキャリアと異なるのは、リード16として、2通りの
異なる長さのインナーリードを具えたリード16、すな
わち第1のリード16a及び第1のリードよりも短い長
さの第2のリード16bを2本1組として具える構成で
ある。複数組がベーステープ11上に並設して具えられ
ている。図2(A)の構成では、アウターリード側のデ
バイスホールエッジ15からデバイスホールの中心に向
かってみると、ベーステープ11上には3組のリード1
6が設けてある。さらに組を構成するリード16の右端
に第2のリード16bを1つ付加した構成としてある。
これらの1組のリード16は、デバイスホール14のデ
バイスホールエッジ15の周縁に沿って、デバイスホー
ル14の中心に向かって延伸する方向に複数組が並設さ
れている。
A second embodiment of the present invention will be described with reference to FIGS. 2 (A) and 2 (B). The tape carrier 10 according to the second embodiment is different from the tape carrier according to the first embodiment in that the lead 16 has inner leads of two different lengths, that is, the first lead. 16a and the second lead 16b having a length shorter than that of the first lead are provided as a set of two. A plurality of sets are provided side by side on the base tape 11. In the configuration of FIG. 2A, when viewed from the device hole edge 15 on the outer lead side toward the center of the device hole, three sets of leads 1 are formed on the base tape 11.
6 is provided. Further, one second lead 16b is added to the right end of the lead 16 forming the set.
Plural sets of these one set of leads 16 are arranged along the periphery of the device hole edge 15 of the device hole 14 in a direction extending toward the center of the device hole 14.

【0047】デバイスホール14内には、3つの半導体
素子、すなわち第1の半導体素子20、第2の半導体素
子30及び第3の半導体素子40が搭載されている。第
1の半導体素子20の上面部には、ボンディングパッド
として複数個の第1突起電極22が設けられている。第
2の半導体素子30の上面には第2突起電極32が設け
られている。第3の半導体素子40の上面には第3突起
電極42が設けられている。すなわち、いずれの半導体
素子も突起電極の設けられている位置を基準にすれば同
じ向き、すなわちそれぞれの突起電極を上にして搭載さ
れている。
Three semiconductor elements, that is, a first semiconductor element 20, a second semiconductor element 30 and a third semiconductor element 40 are mounted in the device hole 14. A plurality of first protruding electrodes 22 are provided as bonding pads on the upper surface of the first semiconductor element 20. The second protruding electrode 32 is provided on the upper surface of the second semiconductor element 30. A third protruding electrode 42 is provided on the upper surface of the third semiconductor element 40. That is, all the semiconductor elements are mounted in the same direction with respect to the position where the protruding electrodes are provided, that is, the respective protruding electrodes face upward.

【0048】これら3つの半導体素子は、上面及び下面
の形状が同一形状の矩形で構成されている直方体の形状
であって、特に第3の半導体素子40の上面及び下面の
形状は同一形状の正方形としてある。また、それぞれの
半導体素子の厚みは同一としてある。これら3つの半導
体素子の大きさ、すなわち上面の面積を比較すると第1
の半導体素子20の上面の面積が最も小さい。第2の半
導体素子30の上面の面積は、第1の半導体素子20と
比較すれば大きいが、第3の半導体素子40と比較する
と小さい。そして第3の半導体素子40の上面の面積が
最大である。第1の半導体素子20の上面の矩形の長軸
の長さは、第2の半導体素子30の上面の矩形の長軸の
長さに等しい。そしてこの長軸の長さは第3の半導体素
子40上面の外周の辺の長さよりも小さい。また、第1
の半導体素子20の上面の矩形の短軸の長さと、第2の
半導体素子30の上面の矩形の短軸の長さの和は、第2
の半導体素子30の長軸の長さ及び第3の半導体素子4
0の上面の矩形の外周の辺の長さより小さくなるように
設定されている。そして、第1の半導体素子20及び第
2の半導体素子30は、第3の半導体素子40の上面側
に、互いの長軸同士が向かい合うようにして並列に配置
されている。この実施の形態においては、第1の半導体
素子20と第2の半導体素子30とは、それぞれ互いに
その機能を損なわないように、第3の半導体素子40の
上面側に搭載される。すなわち、第3の半導体素子40
の表面上のボンディングパッド、すなわち突起電極等を
第1の半導体素子20及び/又は第2の半導体素子30
が侵害してその機能を損なわないように搭載する。この
ときこれら3つの半導体素子は、TCPの厚みを最小限
にするために、図示しない接着剤により接着する構成と
するのがよい。すなわち第1の半導体素子20及び第2
の半導体素子30の底面を、接着剤により、第3の半導
体素子40の上面に接着するのがよい。
Each of these three semiconductor elements has a rectangular parallelepiped shape whose upper and lower surfaces are the same, and in particular, the upper and lower surfaces of the third semiconductor element 40 are the same square shape. There is. The thickness of each semiconductor element is the same. Comparing the size of these three semiconductor devices, that is, the area of the upper surface,
The area of the upper surface of the semiconductor element 20 is the smallest. The area of the upper surface of the second semiconductor element 30 is larger than that of the first semiconductor element 20 but smaller than that of the third semiconductor element 40. The area of the upper surface of the third semiconductor element 40 is maximum. The length of the long axis of the rectangle on the upper surface of the first semiconductor element 20 is equal to the length of the long axis of the rectangle on the upper surface of the second semiconductor element 30. The length of this major axis is smaller than the length of the outer peripheral side of the upper surface of the third semiconductor element 40. Also, the first
The sum of the length of the short axis of the rectangle on the upper surface of the semiconductor element 20 and the length of the short axis of the rectangle on the upper surface of the second semiconductor element 30 is
Of the major axis of the semiconductor element 30 and the third semiconductor element 4
The length is set to be smaller than the length of the outer peripheral side of the rectangle of the upper surface of 0. Then, the first semiconductor element 20 and the second semiconductor element 30 are arranged in parallel on the upper surface side of the third semiconductor element 40 such that their long axes face each other. In this embodiment, the first semiconductor element 20 and the second semiconductor element 30 are mounted on the upper surface side of the third semiconductor element 40 so that their functions are not impaired. That is, the third semiconductor element 40
Bonding pads on the surface of the first semiconductor element 20 and / or the second semiconductor element 30
Is installed so as not to infringe and impair its function. At this time, these three semiconductor elements are preferably bonded by an adhesive (not shown) in order to minimize the thickness of TCP. That is, the first semiconductor element 20 and the second semiconductor element 20
It is preferable that the bottom surface of the semiconductor element 30 is adhered to the top surface of the third semiconductor element 40 with an adhesive.

【0049】第1のリード16aは、第1の半導体素子
20の突起電極22及び第2の半導体素子30の突起電
極32にボンディングされている。第2のリード16b
は、第3の半導体素子40の突起電極42にボンディン
グされている。
The first lead 16a is bonded to the protruding electrode 22 of the first semiconductor element 20 and the protruding electrode 32 of the second semiconductor element 30. Second lead 16b
Are bonded to the protruding electrodes 42 of the third semiconductor element 40.

【0050】この実施の形態のテープキャリア10及び
TCPの製造方法については、第1の実施の形態とほぼ
同様であるので説明を省略する。
The method of manufacturing the tape carrier 10 and the TCP of this embodiment is almost the same as that of the first embodiment, and the description thereof will be omitted.

【0051】第2の実施の形態によれば、2通りの長さ
のインナーリードの組を具えたテープキャリアに、3つ
の半導体素子を搭載することができる。すなわち、3つ
の半導体素子を順次に積層するよりもパッケージをより
薄型化することができる。従って、より効率的にTCP
の多機能化及び高付加価値化を実現することができる。
According to the second embodiment, three semiconductor elements can be mounted on a tape carrier having a set of inner leads having two different lengths. That is, the package can be made thinner than the case where three semiconductor elements are sequentially stacked. Therefore, TCP more efficiently
It is possible to realize multi-functionalization and high added value.

【0052】図3は、この発明の第2の実施の形態の変
形例の構成を概略的に示す図である。図3(A)は、第
2の実施の形態の構造体を構成する構造体の例を示す概
略的な平面図である。図3(B)は、図3(A)のC−
C’破線における断面の切り口を矢印方向からみた概略
的な断面図である。
FIG. 3 is a diagram schematically showing the configuration of a modification of the second embodiment of the present invention. FIG. 3A is a schematic plan view showing an example of a structure body included in the structure body of the second embodiment. FIG. 3B is C- of FIG.
It is a schematic sectional drawing which saw the cut end of the section in a C'broken line from the arrow direction.

【0053】図3(A)及び図3(B)を参照して、こ
の発明の第2の実施形態の変形例につき説明する。
A modified example of the second embodiment of the present invention will be described with reference to FIGS. 3 (A) and 3 (B).

【0054】図3のテープキャリア及びこれに積層され
る半導体素子の形態は、上述した第2の実施の形態の構
成に加えて、第1の半導体素子20と第2の半導体素子
30とが金属配線44により接続されていることを特徴
とする。第1の半導体素子20と第2の半導体素子30
とが対向する、それぞれの辺に沿って設けられた突起電
極、すなわち第1突起電極22と第2突起電極32とを
金属配線44で接続してある。テープキャリア10、第
1の半導体素子20、第2の半導体素子30及び第3の
半導体素子40の構造、配置及び接続関係は、上述した
点を除き、第2の実施の形態と同様であるので説明を省
略し、特徴部分のみを説明する。
The form of the tape carrier of FIG. 3 and the semiconductor element laminated thereon is the same as that of the second embodiment described above, except that the first semiconductor element 20 and the second semiconductor element 30 are made of metal. It is characterized in that they are connected by wiring 44. First semiconductor element 20 and second semiconductor element 30
The projecting electrodes provided along the respective sides facing each other, that is, the first projecting electrode 22 and the second projecting electrode 32 are connected by the metal wiring 44. The structure, arrangement, and connection of the tape carrier 10, the first semiconductor element 20, the second semiconductor element 30, and the third semiconductor element 40 are the same as those of the second embodiment, except for the points described above. The description is omitted, and only the characteristic part will be described.

【0055】3つの半導体素子は、デバイスホール14
内に設けられている。すなわち第3の半導体素子40の
上面側には、第1の半導体素子20と第2の半導体素子
30が搭載されている。第1の半導体素子20の第1の
突起電極22及び第2の半導体素子30の第2突起電極
32は、これら2つの半導体素子の互いに対向する辺に
沿うように、さらに設けられている。対向する2辺を挟
んで配置されている異なる2つの半導体素子の第1突起
電極22と第2突起電極32とは、金属配線44をそれ
ぞれにボンディングすることで、互いに接続されてい
る。
The three semiconductor elements are the device holes 14
It is provided inside. That is, the first semiconductor element 20 and the second semiconductor element 30 are mounted on the upper surface side of the third semiconductor element 40. The first protruding electrode 22 of the first semiconductor element 20 and the second protruding electrode 32 of the second semiconductor element 30 are further provided along the sides of these two semiconductor elements facing each other. The first projecting electrode 22 and the second projecting electrode 32 of two different semiconductor elements arranged with two opposite sides sandwiched therebetween are connected to each other by bonding a metal wiring 44 to each.

【0056】金属配線44の幅、長さといった形状及び
その材質は、この発明の目的を損なわない範囲で特に限
定されない。しかしながら、製造工程を考慮すると、イ
ンナーリードと半導体素子の突起電極のボンディングに
使用される装置が適用可能な範囲で、設定するのが好ま
しい。
The shape such as the width and length of the metal wiring 44 and the material thereof are not particularly limited as long as the object of the present invention is not impaired. However, considering the manufacturing process, it is preferable to set it within a range in which the device used for bonding the inner lead and the protruding electrode of the semiconductor element can be applied.

【0057】この構成によれば、例えば第1の半導体素
子20と第2の半導体素子30を直接的に接続してある
ので、パッケージの動作を高速化することができる。又
パッケージ内で2つの半導体素子を協働させることでき
るのでより高機能化が可能となる。
According to this structure, for example, the first semiconductor element 20 and the second semiconductor element 30 are directly connected, so that the operation of the package can be speeded up. Further, since two semiconductor elements can cooperate in the package, higher functionality can be achieved.

【0058】この実施の形態のテープキャリア10の製
造方法については、第1の実施の形態とほぼ同様である
ので説明を省略し、この実施の形態に特徴的なTCPの
製造方法について説明する。
Since the method of manufacturing the tape carrier 10 of this embodiment is substantially the same as that of the first embodiment, the description thereof will be omitted, and the method of manufacturing the TCP characteristic of this embodiment will be described.

【0059】まずデバイスホール14内の第1のリード
16aと第1の半導体素子20の第1突起電極22を位
置合わせした後、ボンディング装置を用いてボンディン
グする。次いで第2の半導体素子30の第2突起電極3
2及び第3の半導体素子40の第3突起電極42を第2
のリード16bと位置合わせした後に、ボンディング装
置を用いて互いにボンディングする。この位置合わせを
する際には、第1の半導体素子20の下面に接着剤等を
塗布しておいて、第1の半導体素子20と第2の半導体
素子30及び第3の半導体素子40とを接着する。
First, the first lead 16a in the device hole 14 and the first protruding electrode 22 of the first semiconductor element 20 are aligned with each other, and then bonding is performed using a bonding apparatus. Then, the second protruding electrode 3 of the second semiconductor element 30.
2 and the third protruding electrode 42 of the third semiconductor element 40
After being aligned with the lead 16b, the bonding is performed using a bonding device. At the time of this alignment, an adhesive or the like is applied to the lower surface of the first semiconductor element 20, and the first semiconductor element 20, the second semiconductor element 30, and the third semiconductor element 40 are separated from each other. To glue.

【0060】金属配線44のボンディングは、それぞれ
の半導体素子をデバイスホール14内で位置決めした段
階でボンディング装置を用いて行うのがよい。また、イ
ンナーリードのすべてのボンディングが終了した後で行
ってもよい。また、テープキャリアに搭載する前の3つ
の半導体素子をそれぞれ接着して積層し、次いで金属配
線44により第1の半導体素子20と第2の半導体素子
30とを接続した後、複数の半導体素子の積層体をイン
ナーリードにボンディングしてもよい。このようにして
図3に示した構造体が得られる。
Bonding of the metal wiring 44 is preferably performed by using a bonding apparatus at the stage where each semiconductor element is positioned in the device hole 14. Further, it may be performed after all the bonding of the inner leads is completed. In addition, three semiconductor elements before being mounted on the tape carrier are adhered and laminated, and then the first semiconductor element 20 and the second semiconductor element 30 are connected by the metal wiring 44, and then the plurality of semiconductor elements are connected. You may bond a laminated body to an inner lead. In this way, the structure shown in FIG. 3 is obtained.

【0061】然る後、第1の実施の形態と同様にしてモ
ールド60を施せばよい。
After that, the mold 60 may be applied in the same manner as in the first embodiment.

【0062】〈第3の実施の形態〉図4は、この発明の
第3の実施の形態の構成を概略的に示す図である。図4
(A)は、この発明のテープキャリア10に3つの半導
体素子を搭載した構造体の例を示す概略的な平面図であ
る。図4(B)は、図4(A)のC−C’破線における
断面の切り口を矢印方向からみた概略的な断面図であ
る。
<Third Embodiment> FIG. 4 is a diagram schematically showing a configuration of a third embodiment of the present invention. Figure 4
FIG. 3A is a schematic plan view showing an example of a structure in which three semiconductor elements are mounted on the tape carrier 10 of the present invention. FIG. 4B is a schematic cross-sectional view of a cross-section cut along a broken line CC ′ of FIG.

【0063】図4(A)及び図4(B)を参照して、こ
の発明の第3の実施の形態につき説明する。
A third embodiment of the present invention will be described with reference to FIGS. 4 (A) and 4 (B).

【0064】第3の実施の形態のテープキャリア10
が、2通りの異なる長さのインナーリードを具えたリー
ド16、すなわち第1のリード16a及び第1のリード
よりも短い第2のリード16bを2本1組として、複数
組をベーステープ11上に並設して具えているのは第2
の実施の形態と同様である。デバイスホール14内に3
つの半導体素子を搭載するのも同様である。第3の実施
の形態において、第2の実施の形態と異なるのはテープ
キャリア10に搭載される半導体素子のサイズ及び配置
関係である。
The tape carrier 10 of the third embodiment
However, two leads 16 each having two different lengths of inner leads, that is, a first lead 16a and a second lead 16b shorter than the first lead are two sets, and a plurality of sets are formed on the base tape 11. The second one is installed in parallel with
This is the same as the embodiment. 3 in device hole 14
The same applies to mounting two semiconductor elements. The third embodiment differs from the second embodiment in the size and arrangement of the semiconductor elements mounted on the tape carrier 10.

【0065】テープキャリア10に搭載される3つの半
導体素子は、上面及び下面の形状が同一形状の矩形で構
成されている直方体状である。特に第1の半導体素子2
0の上面及び下面の形状は同一形状の正方形としてあ
る。また、それぞれの半導体素子の厚みは同一としてあ
る。第2の半導体素子30の上面の矩形の長軸の長さ
は、第3の半導体素子30の上面の矩形の長軸の長さに
等しい。そして、第2の半導体素子30及び第3の半導
体素子40は、第1の半導体素子20の下面側に、お互
いの長軸同士が向かい合うように、電気的、空間的に離
間されて並列に配置されている。
The three semiconductor elements mounted on the tape carrier 10 have a rectangular parallelepiped shape in which the upper surface and the lower surface are the same rectangular shape. Especially the first semiconductor element 2
The shape of the upper surface and the lower surface of 0 is a square having the same shape. The thickness of each semiconductor element is the same. The length of the long axis of the rectangle on the upper surface of the second semiconductor element 30 is equal to the length of the long axis of the rectangle on the upper surface of the third semiconductor element 30. Then, the second semiconductor element 30 and the third semiconductor element 40 are arranged in parallel on the lower surface side of the first semiconductor element 20 so that their long axes face each other and are electrically and spatially separated from each other. Has been done.

【0066】この実施の形態においては、第2の半導体
素子30と第3の半導体素子40とは、それぞれ互いに
その機能を損なわないように、第1の半導体素子20の
下面側に搭載される。第1の半導体素子20が、第2の
半導体素子30及び第3の半導体素子の表面上のボンデ
ィングパッド、すなわち第2突起電極32及び第3突起
電極42に、例えば接触して電気的に短絡してその機能
を損なわないように搭載する。従って、第2の半導体素
子30と第3の半導体素子40のインナーリードのため
のボンディングパッドより内側に第1の半導体素子20
が収まるように搭載するのがよい。これら3つの半導体
素子は、TCPの厚みを最小限にするために、好ましく
は、図示しない接着剤により接着する構成とするのがよ
い。すなわち第1の半導体素子20の下面を、第2の半
導体素子30及び第3の半導体素子40の上面であっ
て、互いの機能を損なうことがない領域のみにまたがる
ように、接着剤により、これら3つの半導体素子を互い
に接着する。このとき第2の半導体素子30と第3の半
導体素子40とは、上述したように空間的かつ電気的に
離間するように配置されているが、この距離は、例えば
第1の半導体素子20のサイズに合わせて適宜変更する
ことができる。また、これら3つの半導体素子の厚みは
同一であるとしたが、搭載される3つの半導体素子それ
ぞれは異なる厚みであってもよい。
In this embodiment, the second semiconductor element 30 and the third semiconductor element 40 are mounted on the lower surface side of the first semiconductor element 20 so that their functions are not impaired. The first semiconductor element 20 is, for example, brought into contact with the bonding pads on the surfaces of the second semiconductor element 30 and the third semiconductor element, that is, the second protruding electrode 32 and the third protruding electrode 42 to electrically short-circuit them. It is installed so as not to impair its function. Therefore, the first semiconductor element 20 is located inside the bonding pads for the inner leads of the second semiconductor element 30 and the third semiconductor element 40.
It is better to install so that In order to minimize the thickness of TCP, these three semiconductor elements are preferably adhered by an adhesive (not shown). That is, by using an adhesive, the lower surface of the first semiconductor element 20 is spread over only the areas which are the upper surfaces of the second semiconductor element 30 and the third semiconductor element 40 and do not impair their functions. The three semiconductor elements are bonded together. At this time, the second semiconductor element 30 and the third semiconductor element 40 are arranged so as to be spatially and electrically separated from each other as described above, and this distance is, for example, that of the first semiconductor element 20. It can be appropriately changed according to the size. Although the three semiconductor elements have the same thickness, the three semiconductor elements to be mounted may have different thicknesses.

【0067】第1のリード16aは、第1の半導体素子
20の突起電極22にボンディングされている。第2の
リード16bは、第2の半導体素子30の突起電極32
及び第3の半導体素子40の突起電極42にボンディン
グされている。
The first lead 16a is bonded to the protruding electrode 22 of the first semiconductor element 20. The second lead 16b serves as the protruding electrode 32 of the second semiconductor element 30.
And is bonded to the protruding electrode 42 of the third semiconductor element 40.

【0068】この実施の形態のテープキャリア10の製
造方法については、第1の実施の形態とほぼ同様である
ので説明を省略し、この実施の形態に特徴的なTCPの
製造方法について説明する。
Since the method of manufacturing the tape carrier 10 of this embodiment is substantially the same as that of the first embodiment, the description thereof will be omitted, and the method of manufacturing the TCP characteristic of this embodiment will be described.

【0069】まずデバイスホール14内の第1のリード
16aのインナーリード末端部と第1の半導体素子20
の第1突起電極22を位置合わせした後、ボンディング
装置を用いて互いにボンディングする。次いで第2の半
導体素子30の第2突起電極32及び第3の半導体素子
40の第3突起電極42を第2のリード16bのインナ
ーリード末端部と位置合わせした後に、ボンディング装
置を用いて互いにボンディングする。この位置合わせを
する際には、第1の半導体素子20の下面に接着剤等を
塗布しておいて、第1の半導体素子20と第2の半導体
素子30及び第3の半導体素子40とを接着してもよ
い。このようにして図4に示した構造体が得られる。
First, the inner lead end portion of the first lead 16 a in the device hole 14 and the first semiconductor element 20.
After aligning the first protruding electrodes 22 of the above, they are bonded to each other using a bonding apparatus. Then, after aligning the second protruding electrode 32 of the second semiconductor element 30 and the third protruding electrode 42 of the third semiconductor element 40 with the inner lead end portion of the second lead 16b, they are bonded to each other using a bonding apparatus. To do. At the time of this alignment, an adhesive or the like is applied to the lower surface of the first semiconductor element 20, and the first semiconductor element 20, the second semiconductor element 30, and the third semiconductor element 40 are separated from each other. You may adhere. In this way, the structure shown in FIG. 4 is obtained.

【0070】然る後、樹脂等によりモールド形成を行う
ことで半導体素子を封止する。このとき半導体素子の放
熱性、モールド材の節約によるコストパフォーマンスの
向上等を考慮して、テープキャリア10に搭載されてい
るそれぞれの半導体素子の表面の1又は2以上を露出さ
せる構成としてもよい。このとき、それぞれの半導体素
子の厚みが異なっている場合には、例えば積層された半
導体素子の総厚みに合わせて、複数個の半導体素子の表
面のうち、1又は2以上を露出させる構成とするのがよ
い。
After that, a semiconductor element is sealed by forming a mold with resin or the like. At this time, one or two or more surfaces of the respective semiconductor elements mounted on the tape carrier 10 may be exposed in consideration of heat dissipation of the semiconductor elements and improvement of cost performance by saving the molding material. At this time, if the respective semiconductor elements have different thicknesses, for example, one or more of the surfaces of the plurality of semiconductor elements are exposed according to the total thickness of the stacked semiconductor elements. Is good.

【0071】この構成によっても、第2の実施の形態と
同等の効果を得ることができる。
Also with this configuration, the same effect as that of the second embodiment can be obtained.

【0072】〈第4の実施の形態〉図5は、この発明の
第4の実施の形態の構成を概略的に示す図である。図5
(A)は、この発明のテープキャリア10に2つの半導
体素子を搭載した構造体の例を示す概略的な平面図であ
る。なお、下側に搭載されている第2の半導体素子30
の配置と接続を分かり易くするために、上側に搭載され
ている第1の半導体素子20については、輪郭のみを示
す。図5(B)は、図5(A)のC−C’破線における
断面の切り口を矢印方向からみた概略的な断面図であ
る。
<Fourth Embodiment> FIG. 5 is a diagram schematically showing a configuration of a fourth embodiment of the present invention. Figure 5
(A) is a schematic plan view showing an example of a structure in which two semiconductor elements are mounted on the tape carrier 10 of the present invention. The second semiconductor element 30 mounted on the lower side
For easy understanding of the arrangement and connection of the above, only the outline is shown for the first semiconductor element 20 mounted on the upper side. FIG. 5B is a schematic cross-sectional view of the cross-section cut along the broken line CC ′ of FIG.

【0073】図5(A)及び図5(B)を参照して、こ
の発明の第4の実施形態につき説明する。第4の実施の
形態のテープキャリア10が、2通りの異なる長さのイ
ンナーリードを具えたリード16、すなわち第1のリー
ド16a及び第1のリードよりも短い第2のリード16
bを2本1組として、複数組をベーステープ11上に並
設して具えているのは第2の実施の形態及び第3の実施
の形態のテープキャリアと同様である。第4の実施の形
態において、第1から第3の実施の形態と異なるのは、
テープキャリア10に搭載される半導体素子の個数と配
置関係である。
A fourth embodiment of the present invention will be described with reference to FIGS. 5 (A) and 5 (B). The tape carrier 10 according to the fourth embodiment has a lead 16 having inner leads of two different lengths, that is, a first lead 16a and a second lead 16 shorter than the first lead.
It is the same as the tape carrier of the second embodiment and the third embodiment that two sets of b are provided in parallel on the base tape 11. The fourth embodiment differs from the first to third embodiments in that
The relationship is the number of semiconductor elements mounted on the tape carrier 10 and the arrangement.

【0074】この実施の形態のテープキャリア10には
2つの半導体素子、すなわち第1の半導体素子20と第
2の半導体素子30とがデバイスホール14内に搭載さ
れている。
Two semiconductor elements, that is, the first semiconductor element 20 and the second semiconductor element 30 are mounted in the device hole 14 in the tape carrier 10 of this embodiment.

【0075】これら2つの半導体素子は、上面及び下面
の形状が同一形状の正方形で構成されている直方体状で
ある。また、それぞれの半導体素子の厚みは同一として
ある。上面の面積を比較すると、第1の半導体素子20
は第2の半導体素子30より大きい。
These two semiconductor elements are in the shape of a rectangular parallelepiped in which the upper surface and the lower surface are the same square. The thickness of each semiconductor element is the same. Comparing the areas of the upper surfaces, the first semiconductor element 20
Is larger than the second semiconductor element 30.

【0076】第1の半導体素子20には、その下面の周
縁に沿うように複数個の第1突起電極22が形成されて
いる。第2の半導体素子30には、その上面の周縁に沿
うように第2突起電極32が形成されている。従って、
これらの2つの半導体素子は、第1の半導体素子20の
第1突起電極22と第2の半導体素子30の第2突起電
極32とが、互いに向かい合う方向に、すなわち互いに
異なる向きに搭載されている。
A plurality of first protruding electrodes 22 are formed on the first semiconductor element 20 along the peripheral edge of the lower surface thereof. A second protruding electrode 32 is formed on the second semiconductor element 30 along the peripheral edge of the upper surface thereof. Therefore,
In these two semiconductor elements, the first projecting electrode 22 of the first semiconductor element 20 and the second projecting electrode 32 of the second semiconductor element 30 are mounted in mutually facing directions, that is, in mutually different directions. .

【0077】第1のリード16aは、その先端部の下面
側が第2の半導体素子30の上面側に配置された突起電
極32に、いわゆるフェイスダウンと呼ばれる搭載形態
でボンディングされている。第2のリード16bは、そ
の先端部の上面側が第1の半導体素子20の下面側に配
置されている突起電極22に、いわゆるフェイスアップ
と呼ばれる搭載形態でボンディングされている。
The first lead 16a is bonded at its lower end side to the protruding electrode 32 arranged on the upper surface side of the second semiconductor element 30 in a mounting form so-called face down. The second lead 16b is bonded to the bump electrode 22 whose upper end side is arranged on the lower face side of the first semiconductor element 20 in a so-called face-up mounting form.

【0078】このとき第1の半導体素子20と第2の半
導体素子30とは、それぞれの突起電極が接触してしま
うと電気的に短絡し、搭載される半導体素子、ひいては
パッケージ自体の機能を損なってしまうので、空間的に
は離間されて保持される必要がある。この例では、距離
d1だけ空間的に離間するように保持することで、半導
体素子同士の電気的な短絡を防止する。
At this time, the first semiconductor element 20 and the second semiconductor element 30 are electrically short-circuited if their respective protruding electrodes come into contact with each other, impairing the function of the mounted semiconductor element and eventually the function of the package itself. Therefore, it is necessary to be spatially separated and held. In this example, the semiconductor elements are prevented from being electrically short-circuited by holding them so as to be spatially separated by the distance d1.

【0079】これら2つの半導体素子の厚みは同一であ
るとしたが、それぞれの2つの半導体素子が異なる厚み
であってもよい。
Although the two semiconductor elements have the same thickness, the two semiconductor elements may have different thicknesses.

【0080】この実施の形態のテープキャリア10の製
造方法については、インナーリードの設計を行うに際し
て2通りの長さの組を、搭載される半導体素子に応じて
最適化して設定する以外は、第1の実施の形態とほぼ同
様であるので説明を省略し、この実施の形態に特徴的な
TCPの製造方法について説明する。
In the method of manufacturing the tape carrier 10 of this embodiment, when designing the inner leads, a set of two lengths is optimized and set according to the mounted semiconductor element. The description is omitted because it is almost the same as that of the first embodiment, and a TCP manufacturing method that is characteristic of this embodiment will be described.

【0081】まずデバイスホール14内の第1のリード
16aのインナーリード末端部と第2の半導体素子30
の第2突起電極32を位置合わせした後、ボンディング
装置を用いて互いにボンディングする。次いでテープキ
ャリア10を裏返しにする。第1の半導体素子20の第
1突起電極22を第2のリード16bと位置合わせした
後に、ボンディング装置を用いて互いにボンディングす
る。このようにして図5に示した構造体を得る。
First, the inner lead end portion of the first lead 16 a in the device hole 14 and the second semiconductor element 30.
After the second protruding electrodes 32 of 1 are aligned, they are bonded to each other using a bonding device. Then, the tape carrier 10 is turned inside out. After aligning the first protruding electrode 22 of the first semiconductor element 20 with the second lead 16b, they are bonded to each other using a bonding apparatus. In this way, the structure shown in FIG. 5 is obtained.

【0082】ここではテープキャリア10を裏返しにす
る工程を含む例を説明したが、例えばテープキャリア1
0の両面からインナーリードのボンディングが可能な装
置を使用すれば、この工程は省略することができる。
Although the example including the step of turning the tape carrier 10 inside out has been described here, for example, the tape carrier 1
If an apparatus capable of bonding inner leads from both sides of 0 is used, this step can be omitted.

【0083】然る後、樹脂等によりモールド形成を行う
ことで半導体素子を封止する。このとき第1の半導体素
子20と第2の半導体素子30とは距離d1だけ離間す
るように保持してモールド60を形成する。
After that, a semiconductor element is sealed by forming a mold with resin or the like. At this time, the mold 60 is formed by holding the first semiconductor element 20 and the second semiconductor element 30 so as to be separated by the distance d1.

【0084】上述の実施の形態と同様に、半導体素子の
放熱性、モールド材の節約によるコストパフォーマンス
の向上等を考慮して、テープキャリア10に搭載されて
いるそれぞれの半導体素子の表面の1又は2以上を露出
させる構成してもよい。
Similar to the above-mentioned embodiment, in consideration of the heat dissipation of the semiconductor element, the cost performance improvement by saving the molding material, etc., the surface of each of the semiconductor elements mounted on the tape carrier 10 is It may be configured to expose two or more.

【0085】この構成によれば、搭載される半導体素子
の突起電極、すなわちボンディングパッドをパッケージ
の内部で保護することができる。従って、外部からの衝
撃に対するTCPの強度を高めることができるので、上
述の実施の形態と同様にTCPの高機能化を図りつつ、
歩留まりを向上させることができる。
According to this structure, the protruding electrode of the mounted semiconductor element, that is, the bonding pad can be protected inside the package. Therefore, since the strength of the TCP against external impact can be increased, the TCP can be highly functional as in the above-described embodiment,
The yield can be improved.

【0086】図6は、この発明の第4の実施の形態の構
造体の変形例の構成を概略的に示す断面図である。平面
図は、図5(A)とほぼ同一であるので省略する。
FIG. 6 is a sectional view schematically showing the structure of a modified example of the structure of the fourth embodiment of the present invention. The plan view is almost the same as that in FIG.

【0087】テープキャリア10が、2通りの異なる長
さのインナーリードの組を具えたリード16、すなわち
第1のリード16a及び第1のリード16aよりも短い
第2のリード16bを2本1組として、複数組をベース
テープ11上に並設して具えているのは第4の実施の形
態と同様である。デバイスホール14内に2つの半導体
素子を搭載するのもまた同様である。この例が第6の実
施の形態と異なるのは、第1の半導体素子20と第2の
半導体素子30との離間距離d2、及びそれに伴うイン
ナーリードの長さの設定の最適化にある。すなわち、第
1の半導体素子20と第2の半導体素子30との離間距
離d2をより広くとってある。従ってd1とd2とは、
d1<d2の関係を有している。離間距離d2を設定す
るに際しては、薄型であるというTCPの特徴を損なわ
ない範囲で、d1より広くd2を設定するのがよい。
The tape carrier 10 includes a set of two leads 16 each having a set of two inner leads of different lengths, that is, a first lead 16a and a second lead 16b shorter than the first lead 16a. As in the fourth embodiment, a plurality of sets are provided side by side on the base tape 11. The same applies to mounting two semiconductor elements in the device hole 14. The difference between this example and the sixth embodiment lies in the optimization of the distance d2 between the first semiconductor element 20 and the second semiconductor element 30 and the setting of the inner lead length accordingly. That is, the distance d2 between the first semiconductor element 20 and the second semiconductor element 30 is made wider. Therefore, d1 and d2 are
The relationship is d1 <d2. When setting the separation distance d2, it is preferable to set d2 wider than d1 within a range that does not impair the characteristic of TCP that is thin.

【0088】第1の半導体素子20は、デバイスホール
14のやや上方へオフセットされている。第2の半導体
素子30は、デバイスホール14のやや下方へオフセッ
トされている。従って、これに伴って第1のリード16
a及び第2のリード16bの長さは、これらのオフセッ
トに対応するために必要なマージンを有するようにやや
長めに最適化される。
The first semiconductor element 20 is offset slightly above the device hole 14. The second semiconductor element 30 is offset slightly below the device hole 14. Therefore, along with this, the first lead 16
The lengths of a and the second lead 16b are optimized to be slightly longer so as to have a margin necessary to cope with these offsets.

【0089】搭載されるこれら2つの半導体素子の形状
及び配置に関する要件については、第4の実施の形態と
同一としてあるのでその説明を省略する。
The requirements regarding the shape and arrangement of these two semiconductor elements to be mounted are the same as those in the fourth embodiment, and therefore their explanations are omitted.

【0090】この実施の形態のテープキャリア10の製
造方法については、上述したインナーリード、すなわち
第1のリード16a及び第2のリード16bの長さのマ
ージンを設定すること以外は第4の実施の形態と同一で
あるので省略する。TCPの製造方法においても、離間
距離d2を保持してモールド60を形成する以外は第4
の実施の形態と同一であるので省略する。
The method of manufacturing the tape carrier 10 of this embodiment is the same as that of the fourth embodiment except that the above-mentioned inner leads, that is, the length margins of the first lead 16a and the second lead 16b are set. Since it is the same as the form, it is omitted. Also in the TCP manufacturing method, the fourth method is used except that the mold 60 is formed while holding the separation distance d2.
The description is omitted because it is the same as the embodiment.

【0091】ここでは2つの半導体素子を搭載する例を
説明したが、3つ以上の半導体素子を搭載することもで
きる。例えば3つの長さの組を具えたリードを有するテ
ープキャリア10を用いて、第2の半導体素子30の上
面に、図示されていない第3の半導体素子を接着して積
層し、かつ第1の半導体素子20とは空間的に離間させ
て搭載すればよい。
Although an example of mounting two semiconductor elements has been described here, three or more semiconductor elements can be mounted. For example, using a tape carrier 10 having a lead having a set of three lengths, a third semiconductor element (not shown) is adhered and laminated on the upper surface of the second semiconductor element 30, and The semiconductor device 20 may be mounted spatially separated from the semiconductor device 20.

【0092】この構成によれば、第4の実施の形態で得
られる効果に加えて、半導体素子の表面同士がより離間
するので、半導体素子の発生するノイズ等による相互の
干渉を低減することができるので、半導体素子の誤作動
等の不具合を減少させることができる。
According to this structure, in addition to the effect obtained in the fourth embodiment, the surfaces of the semiconductor elements are further separated from each other, so that mutual interference due to noise or the like generated by the semiconductor elements can be reduced. Therefore, it is possible to reduce defects such as malfunction of the semiconductor element.

【0093】〈第5の実施の形態〉図7は、この発明の
第5の実施の形態の構成を概略的に示す図である。図7
(A)は、テープキャリア10に2つの半導体素子を搭
載した構造体の例を示す概略的な平面図である。図7
(B)は、図7(A)のC−C’破線における断面の切
り口を矢印方向からみた概略的な断面図である。
<Fifth Embodiment> FIG. 7 is a diagram schematically showing the structure of a fifth embodiment of the present invention. Figure 7
FIG. 3A is a schematic plan view showing an example of a structure in which two semiconductor elements are mounted on the tape carrier 10. Figure 7
FIG. 7B is a schematic cross-sectional view of the cross-section cut along the broken line CC ′ of FIG.

【0094】図7(A)及び図7(B)を参照して、こ
の発明の第5の実施の形態につき説明する。第5の実施
の形態のテープキャリア10は、リード16として、2
通りの異なる長さのインナーリードの組を具えたリード
16、すなわち第1のリード16a及び第1のリード1
6aよりも短い第2のリード16bを2本1組として、
複数組をベーステープ11上に並設して具えている。こ
れは例えば第2の実施の形態と同様である。またデバイ
スホール14に3つの半導体素子を搭載することも同様
である。第5の実施の形態において、第2の実施の形態
と異なるのは、リード16のアウターリード側末端をラ
ンド50とし、このランド50に電極としての金属ボー
ル52が接続されている点である。従って、この実施の
形態は、外部接続端子をBGA型にしたテープキャリア
に関するものである。
A fifth embodiment of the present invention will be described with reference to FIGS. 7 (A) and 7 (B). The tape carrier 10 of the fifth embodiment has two leads 16
Lead 16 comprising a set of inner leads of different lengths, namely first lead 16a and first lead 1.
As a set of two second leads 16b shorter than 6a,
A plurality of sets are provided side by side on the base tape 11. This is similar to, for example, the second embodiment. The same applies to mounting three semiconductor elements in the device hole 14. The fifth embodiment differs from the second embodiment in that the outer lead side end of the lead 16 is a land 50, and a metal ball 52 as an electrode is connected to the land 50. Therefore, this embodiment relates to a tape carrier having a BGA type external connection terminal.

【0095】具体的には、リード16のアウターリード
側の末端部は、外部接続電極としての金属ボール52が
接続可能な設定領域において、そのままランド50とさ
れている。ランド50は、デバイスホール14の周囲を
取り囲む、デバイスホール14の中心点を中心とする2
つの同心矩形の辺上に規則的に同一間隔で、いわゆる格
子状に配列されている。この実施の形態では、外側の矩
形のそれぞれの辺上には、11個のランド50が設けら
れている。内側の矩形のそれぞれの辺上には、9個のラ
ンド50が設けられている。従ってランド50をベース
テープ11上に11×11の格子状に配置して、外側2
列のみを残してデバイスホール14を形成したものとい
える。ランド50の総数はリード16の総数よりも多く
設定されている。第1のリード16aのインナーリード
とは反対側の末端、すなわちアウターリード側には、上
述した2つの矩形のうち、内側の辺上に配置されている
ランド50に接続されている。第2のリード16bは、
2つの矩形のうち、外側の辺上に配置されているランド
50に接続されている。このランド50には電極として
の金属ボール52が接続されている。上述の実施の形態
と同様に、リード16は、ベーステープ11に載ってい
る範囲内でソルダレジスト18により保護されている。
従ってランド50及び金属ボール52を除くベーステー
プ11領域は、ソルダレジスト18により覆われて保護
されている。すなわちソルダレジスト18には、ランド
50の上面50aを露出するための開口部19aが設け
られている。具体的には、スクリーンマスク印刷方式で
必要な部分のみソルダーレジストを塗布する工程か、又
は全面にフォトソルダレジストを塗布し、露光及びエッ
チングにより所望の領域のみにソルダレジストを残す工
程により行われる。この開口部19aを介して金属ボー
ル52をランド50の上面50aに接続する。具体的に
はランド50にフラックスを用いて金属ボール52を搭
載した後、リフローにより接続する。従って、金属ボー
ル52がソルダレジスト18から突出するように設けら
れている。金属ボール52は、Au、はんだ等の金属に
より形成されている。この金属ボール52を使用して、
例えばプリント基板等に実装する。
Specifically, the end portion of the lead 16 on the outer lead side is directly used as the land 50 in the setting region to which the metal ball 52 as the external connection electrode can be connected. The land 50 surrounds the periphery of the device hole 14 and is centered on the center point of the device hole 2
They are regularly arranged on the sides of two concentric rectangles at the same interval in a so-called lattice pattern. In this embodiment, eleven lands 50 are provided on each side of the outer rectangle. Nine lands 50 are provided on each side of the inner rectangle. Therefore, the lands 50 are arranged on the base tape 11 in an 11 × 11 grid pattern, and the outside 2
It can be said that the device holes 14 are formed by leaving only the rows. The total number of lands 50 is set larger than the total number of leads 16. The end of the first lead 16a opposite to the inner lead, that is, the outer lead side, is connected to the land 50 arranged on the inner side of the above-described two rectangles. The second lead 16b is
Of the two rectangles, they are connected to the lands 50 arranged on the outer side. Metal balls 52 as electrodes are connected to the lands 50. Similar to the above-described embodiment, the lead 16 is protected by the solder resist 18 within the range of being placed on the base tape 11.
Therefore, the area of the base tape 11 excluding the land 50 and the metal balls 52 is covered and protected by the solder resist 18. That is, the solder resist 18 is provided with an opening 19a for exposing the upper surface 50a of the land 50. Specifically, it is performed by a step of applying a solder resist only on a required portion by a screen mask printing method, or a step of applying a photo solder resist on the entire surface and leaving the solder resist only on a desired area by exposure and etching. The metal ball 52 is connected to the upper surface 50a of the land 50 through the opening 19a. Specifically, the metal balls 52 are mounted on the land 50 using flux, and then connected by reflow. Therefore, the metal balls 52 are provided so as to project from the solder resist 18. The metal ball 52 is formed of a metal such as Au or solder. Using this metal ball 52,
For example, it is mounted on a printed circuit board or the like.

【0096】この実施の形態では、第1のリード16a
及び第2のリード16bの構造及びこれに搭載される半
導体素子の個数、サイズ、配置関係は上述した第2の実
施の形態に準じるものとした。しかしながらこれに限定
されず、上述したすべての実施の形態及び本明細書に含
まれるすべての変形例の半導体素子のインナーリードへ
の接続形態が、第6の実施の形態のテープキャリア10
の半導体素子の搭載構成に適用可能である。例えば、第
1の実施の形態で示したように、3通りの長さの組のイ
ンナーリードを形成し、同一方向の3つの半導体素子を
搭載することも可能である。
In this embodiment, the first lead 16a
The structure of the second lead 16b and the number, size, and arrangement of the semiconductor elements mounted on the second lead 16b are the same as those of the second embodiment described above. However, the connection form to the inner leads of the semiconductor elements of all the above-described embodiments and all modifications included in the present specification is not limited to this, and the tape carrier 10 of the sixth embodiment can be used.
It can be applied to the mounting configuration of the semiconductor element. For example, as shown in the first embodiment, it is possible to form a set of inner leads having three different lengths and mount three semiconductor elements in the same direction.

【0097】この実施の形態では、なるべく近接するラ
ンド50にリード16をそれぞれ接続する構成とした。
しかしながら、これに限られず、リード16同士の電気
的な短絡又はリードと金属ボールとの短絡を起こさず、
かつ信号の遅延等の不具合を起こさない範囲で、それぞ
れのリード16を接続するランド50は、適宜選択する
ことができる。
In this embodiment, the leads 16 are connected to the lands 50 that are as close to each other as possible.
However, the present invention is not limited to this, and does not cause an electrical short circuit between the leads 16 or a short circuit between the leads and the metal ball,
In addition, the lands 50 connecting the leads 16 can be appropriately selected within a range that does not cause a problem such as signal delay.

【0098】この構成によれば、上述した実施の形態に
より得られる効果に加えて、アウターリード側のリード
の引き回しの自由度が向上することにより、配線の電気
的な短絡又は信号の遅延といった不具合を起こさない範
囲で、搭載された半導体素子の出力信号を出力する端子
の位置を適宜設定することができる。
According to this structure, in addition to the effects obtained by the above-described embodiment, the degree of freedom in arranging the leads on the outer lead side is improved, so that a problem such as an electrical short circuit of the wiring or a signal delay is caused. The position of the terminal that outputs the output signal of the mounted semiconductor element can be set as appropriate within the range where the above does not occur.

【0099】この実施の形態のテープキャリア10及び
TCPの製造工程は、ほぼ上述の実施の形態と同様であ
るので概略的な説明にとどめるが、従来公知の方法によ
りランド50を形成するに際しては、このランド50の
上面50aを覆わないで開口部19aが開口するように
ソルダレジストを設ければよい。
The manufacturing steps of the tape carrier 10 and TCP of this embodiment are substantially the same as those of the above-mentioned embodiment, and therefore only a brief description will be given. However, when forming the land 50 by a conventionally known method, The solder resist may be provided so that the opening 19a is opened without covering the upper surface 50a of the land 50.

【0100】このTCPの構造により、複数個の半導体
素子を搭載することでTCPのさらなる高機能化及び高
付加価値化を図りつつ、TCPをプリント基板等に実装
する際に、他の部品と同時に実装する、いわゆるリフロ
ー方式を採用することができる。従って製造工程を簡略
化することができるので、さらなるコスト削減に貢献す
る。また、このTCPに搭載されている半導体素子の出
力信号の出力位置をある程度任意のランドに割り振るこ
とができる。
With the structure of this TCP, a plurality of semiconductor elements are mounted to further enhance the functionality and added value of the TCP, and when mounting the TCP on a printed circuit board or the like, at the same time as other components. A so-called reflow method for mounting can be adopted. Therefore, the manufacturing process can be simplified, which contributes to further cost reduction. Further, the output position of the output signal of the semiconductor element mounted on this TCP can be assigned to an arbitrary land to some extent.

【0101】〈第6の実施の形態〉図8は、この発明の
第6の実施の形態の構成を概略的に示す図である。図8
は、テープキャリア10に3つの半導体素子を搭載した
構造体の断面の切り口を示す概略的な断面図である。
<Sixth Embodiment> FIG. 8 is a diagram schematically showing the structure of a sixth embodiment of the present invention. Figure 8
FIG. 3 is a schematic cross-sectional view showing a cross section of a structure body in which three semiconductor elements are mounted on the tape carrier 10.

【0102】平面図については、図7(A)において、
ソルダレジスト18がランド50を覆っていて開口部1
9aが設けられていないことを除き、図7とほぼ同様で
あるので省略する。
As for the plan view, in FIG.
The solder resist 18 covers the land 50 and the opening 1
Since it is almost the same as FIG. 7 except that 9a is not provided, it is omitted.

【0103】図8を参照して、この発明の第6の実施の
形態につき説明する。第6の実施の形態のテープキャリ
ア10が、リード16として、2通りの異なる長さのイ
ンナーリードを具えたリード16、すなわち第1のリー
ド16a及び第1のリード16aよりも短い第2のリー
ド16bを2本1組として、複数組をベーステープ11
上に並設して具えているのは第5の実施の形態と同様で
ある。またデバイスホール14内に3つの半導体素子を
搭載することも同様である。また、リード16のアウタ
ーリード末端をランド50とし、このランド50が電極
としての金属ボール52に接続されていることも同様で
ある。この第6の実施の形態が、第5の実施の形態と異
なるのは、金属ボール52がテープキャリア10の下面
10b側に設けられている点である。
A sixth embodiment of the present invention will be described with reference to FIG. In the tape carrier 10 of the sixth embodiment, as the lead 16, a lead 16 having inner leads of two different lengths, that is, a first lead 16a and a second lead shorter than the first lead 16a is used. 16b is a set of two, and a plurality of sets is the base tape 11
It is the same as that of the fifth embodiment in that it is provided side by side. The same applies to mounting three semiconductor elements in the device hole 14. Similarly, the end of the outer lead of the lead 16 is a land 50, and this land 50 is connected to a metal ball 52 as an electrode. The sixth embodiment differs from the fifth embodiment in that the metal balls 52 are provided on the lower surface 10b side of the tape carrier 10.

【0104】ここでは第5の実施の形態との相違点につ
いてのみ説明する。ランド50の上面50aは、ソルダ
レジスト18により被覆されている。テープキャリア1
0を下面10b側から見ると、ベーステープ11には、
ランド50の下面50bに到る開口部19bを設けてあ
る。そして金属ボール52は、この開口部19bを介し
て、テープキャリア10の下面10b側に下向きに接続
されている。
Only differences from the fifth embodiment will be described here. The upper surface 50 a of the land 50 is covered with the solder resist 18. Tape carrier 1
When 0 is viewed from the lower surface 10b side, the base tape 11 has
An opening 19b reaching the lower surface 50b of the land 50 is provided. The metal ball 52 is connected downward to the lower surface 10b side of the tape carrier 10 through the opening 19b.

【0105】これらの点を除き、第6の実施の形態のテ
ープキャリア10の構成及び搭載される半導体素子の搭
載形態については、第5の実施の形態と同一であるので
説明を省略する。
Except for these points, the structure of the tape carrier 10 of the sixth embodiment and the mounting form of the semiconductor elements mounted thereon are the same as those of the fifth embodiment, and therefore their explanations are omitted.

【0106】この実施の形態では、第1のリード16a
及び第2のリード16bの構造及びこれに搭載される半
導体素子の個数、サイズ、配置関係は上述した第5の実
施の形態に準じるものとした。しかしながらこれに限定
されず、上述したすべての実施の形態及び本明細書中に
含まれる変形例のテープキャリア10のインナーリード
の形態及びこれに搭載される半導体素子の搭載形態につ
いても、この第6の実施の形態のテープキャリア10及
びこれに搭載される半導体素子の搭載形態に適用可能で
ある。
In this embodiment, the first lead 16a
The structure of the second leads 16b and the number, size, and arrangement of the semiconductor elements mounted on the second leads 16b are the same as those of the fifth embodiment described above. However, the present invention is not limited to this, and the embodiment of the inner lead of the tape carrier 10 of all of the above-described embodiments and the modifications included in the present specification and the embodiment of mounting the semiconductor element mounted on the inner lead are also the same. The present invention can be applied to the tape carrier 10 of the above embodiment and the mounting form of the semiconductor element mounted thereon.

【0107】この実施の形態では、信号の伝達遅延等を
考慮すると、なるべく近接するランド50にリード16
を接続する構成とするのがよい。しかしながら、これに
限られず、リード16同士の電気的な短絡又はリードと
金属ボールとの短絡といった不具合が起こらない範囲
で、それぞれのリード16が接続されるランド50は適
宜選択することが可能である。
In this embodiment, in consideration of the signal transmission delay and the like, the lead 16 is connected to the land 50 as close as possible.
It is preferable to have a configuration in which is connected. However, the present invention is not limited to this, and the lands 50 to which the leads 16 are connected can be appropriately selected within a range in which a defect such as an electrical short circuit between the leads 16 or a short circuit between the leads and the metal ball does not occur. .

【0108】第6の実施の形態のテープキャリア10及
びTCPの製造工程は、ほぼ上述の実施の形態と同様で
ある。ここではこの実施の形態のTCPの製造工程のみ
概略的に説明するにとどめる。
The steps of manufacturing the tape carrier 10 and the TCP of the sixth embodiment are almost the same as those in the above-mentioned embodiments. Here, only the manufacturing process of the TCP of this embodiment will be outlined.

【0109】まず、ベーステープ11にデバイスホール
14及びスプロケットホール12を設けるのと同時にラ
ンド50の下面50bをテープキャリア10の下面10
b側に露出させるための開口部19bを穿設する。次い
で従来公知の方法によりランド50及びこれに接続され
るリード16を形成した後、ソルダレジスト18を設け
る。そして開口部19bを介して金属ボール52をラン
ド50に接続すればよい。
First, at the same time when the device hole 14 and the sprocket hole 12 are provided in the base tape 11, the lower surface 50b of the land 50 is removed from the lower surface 10 of the tape carrier 10.
An opening 19b is formed so as to be exposed on the side b. Next, after forming the land 50 and the lead 16 connected thereto by a conventionally known method, a solder resist 18 is provided. Then, the metal balls 52 may be connected to the lands 50 via the openings 19b.

【0110】第6の実施の形態のTCPの構成によれ
ば、搭載される半導体素子のデバイスホール14の下方
へのオフセットと金属ボール52の接続方向を同一とす
ることができるので、第5の実施の形態で得られる効果
に加えて、より薄型のTCPを形成することができる。
According to the structure of the TCP of the sixth embodiment, the downward offset of the device hole 14 of the mounted semiconductor element and the connecting direction of the metal ball 52 can be made to be the same. In addition to the effects obtained in the embodiment, a thinner TCP can be formed.

【0111】〈第7の実施の形態〉図9は、この発明の
第7の実施の形態の構成を概略的に示す図である。図9
は、テープキャリア10に3つの半導体素子を搭載した
構造体の断面の切り口を示す概略的な断面図である。
<Seventh Embodiment> FIG. 9 is a diagram schematically showing the structure of a seventh embodiment of the present invention. Figure 9
FIG. 3 is a schematic cross-sectional view showing a cross section of a structure body in which three semiconductor elements are mounted on the tape carrier 10.

【0112】平面図については、開口部19aに金属ボ
ール52が接続されていないことを除き、図7とほぼ同
様であるので省略する。
The plan view is substantially the same as that of FIG. 7 except that the metal ball 52 is not connected to the opening 19a, and therefore the description thereof is omitted.

【0113】図9を参照して、この発明の第7の実施の
形態につき説明する。この実施の形態のテープキャリア
10は、第6の実施の形態のテープキャリア10におい
て、ランド50の上面50a側に金属ボール52を接続
するための開口部19aをさらにソルダレジスト18に
設けたものである。従って、第5及び第6の実施の形態
を組み合わせたものといえるので、詳細については説明
を省略する。
The seventh embodiment of the present invention will be described with reference to FIG. The tape carrier 10 of this embodiment is the same as the tape carrier 10 of the sixth embodiment except that an opening 19a for connecting the metal ball 52 to the upper surface 50a side of the land 50 is further provided in the solder resist 18. is there. Therefore, since it can be said that the fifth and sixth embodiments are combined, detailed description thereof will be omitted.

【0114】第7の実施の形態のテープキャリア10の
リード16は、ベーステープ11に載っている範囲内で
ソルダレジスト18により保護されている。従ってラン
ド50の上面50a側を除くベーステープ11領域は、
ソルダレジスト18により覆われて保護されている。す
なわちソルダレジスト18には、ランド50の上面50
a側を露出するための開口部19aが設けられている。
また、第6の実施の形態と同様に、ベーステープ11に
は、ランド50の下面50b側を露出させるための開口
部19bを設けてある。そして金属ボール52は、この
開口部19bを介して、テープキャリア10の下面10
b側に、すなわちランド50の下面50b側に下向きに
接続されている。この例ではランド50の下面50b側
に金属ボール52を接続する形態としてあるが、上面5
0aのみあるいは両面(上面50a及び下面50b)に
金属ボール52を接続することができる。
The leads 16 of the tape carrier 10 of the seventh embodiment are protected by the solder resist 18 within the range of being placed on the base tape 11. Therefore, the area of the base tape 11 excluding the upper surface 50a side of the land 50 is
It is covered and protected by the solder resist 18. That is, the upper surface 50 of the land 50 is formed on the solder resist 18.
An opening 19a for exposing the a side is provided.
Further, similarly to the sixth embodiment, the base tape 11 is provided with an opening 19b for exposing the lower surface 50b side of the land 50. Then, the metal ball 52 passes through the opening 19b and the lower surface 10 of the tape carrier 10
It is connected downward to the side b, that is, to the lower surface 50b side of the land 50. In this example, the metal balls 52 are connected to the lower surface 50b side of the land 50, but the upper surface 5
The metal balls 52 can be connected to only 0a or both surfaces (the upper surface 50a and the lower surface 50b).

【0115】これらの点を除き、第7の実施の形態のテ
ープキャリア10の構成及び搭載される半導体素子の搭
載形態については、第5の実施の形態と同一であるので
説明を省略する。
Except for these points, the configuration of the tape carrier 10 of the seventh embodiment and the mounting form of the mounted semiconductor element are the same as those of the fifth embodiment, and therefore their explanations are omitted.

【0116】この実施の形態では、第1のリード16a
及び第2のリード16bの構造及びこれに搭載される半
導体素子の個数、サイズ、配置関係は上述した第5の実
施の形態に準じるものとした。しかしながらこれに限定
されず、上述した実施の形態及びこれに含まれる変形例
のテープキャリア10及びこれに搭載される半導体素子
の搭載形態についても、この第7の実施の形態のテープ
キャリア10の構成に適用可能である。
In this embodiment, the first lead 16a
The structure of the second leads 16b and the number, size, and arrangement of the semiconductor elements mounted on the second leads 16b are the same as those of the fifth embodiment described above. However, the present invention is not limited to this, and the configuration of the tape carrier 10 of the seventh embodiment is also applicable to the tape carrier 10 of the above-described embodiment and the modifications included therein and the mounting form of the semiconductor element mounted therein. Is applicable to.

【0117】この実施の形態では、信号の伝達遅延等を
考慮すると、なるべく近接するランド50にリード16
を接続する構成とするのがよい。しかしながら、これに
限られず、リード16同士の電気的な短絡又はリード1
6と金属ボール52との電気的な短絡といった不具合を
起こさない範囲で、それぞれのリード16に接続される
ランド50を適宜選択することができるのは、前出の実
施の形態と同様である。
In this embodiment, in consideration of signal transmission delay and the like, the leads 16 are connected to the land 50 as close as possible.
It is preferable to have a configuration in which is connected. However, the present invention is not limited to this, and an electrical short circuit between the leads 16 or the lead 1 may occur.
As in the previous embodiment, the lands 50 connected to the leads 16 can be appropriately selected within a range that does not cause a problem such as an electrical short circuit between the metal balls 52 and the metal balls 52.

【0118】このテープキャリア10の構成によれば、
このテープキャリア10を使用したTCPをプリント基
板等に実装するに際して、テープキャリア10の上面1
0a側又は下面10b側に露出するランド50に接続さ
れている金属ボール52を基板に表面実装することがで
きる。すなわち、基板にテープキャリア10を実装する
に際して、1つのテープキャリア10の上面10a側又
は下面10b側のいずれかに選択的に金属ボール52を
設けることができる。従って、裏表両面を使用して選択
的にプリント基板等に実装することができる。TCPの
さらなる高機能化を図ることができる。
According to the structure of the tape carrier 10,
When mounting a TCP using this tape carrier 10 on a printed circuit board or the like, the upper surface 1 of the tape carrier 10
The metal ball 52 connected to the land 50 exposed on the 0a side or the lower surface 10b side can be surface-mounted on the substrate. That is, when the tape carrier 10 is mounted on the substrate, the metal balls 52 can be selectively provided on either the upper surface 10a side or the lower surface 10b side of one tape carrier 10. Therefore, it can be selectively mounted on a printed circuit board or the like by using both front and back surfaces. It is possible to further enhance the functionality of TCP.

【0119】第7の実施の形態のテープキャリア10及
びTCPの製造工程は、ほぼ上述の実施の形態と同様で
あるので、テープキャリア10の製造工程の特徴部分の
み概略的に説明するにとどめる。
Since the manufacturing steps of the tape carrier 10 and the TCP of the seventh embodiment are almost the same as those of the above-mentioned embodiments, only the characteristic part of the manufacturing steps of the tape carrier 10 will be outlined.

【0120】まず、ベーステープ11にデバイスホール
14及びスプロケットホール12を設けると同時にラン
ド50の下面をテープキャリア10の下面側に露出させ
るための開口部19bを設ける。次いで従来公知の方法
によりランド50、すなわちリード16を形成した後、
ソルダレジスト18にランド50が露出するように開口
部19aを設ける。ベーステープ11の開口部19b又
はソルダレジスト18の開口部19aのいずれかを選択
して、これを介して金属ボール52をランド50に接続
すればよい。
First, the base tape 11 is provided with the device hole 14 and the sprocket hole 12, and at the same time, the opening 19b for exposing the lower surface of the land 50 to the lower surface of the tape carrier 10 is provided. Next, after forming the land 50, that is, the lead 16 by a conventionally known method,
An opening 19a is provided in the solder resist 18 so that the land 50 is exposed. It suffices to select either the opening 19b of the base tape 11 or the opening 19a of the solder resist 18 and connect the metal ball 52 to the land 50 via this.

【0121】〈第7の実施の形態の応用例〉図10は、
この発明の第7の実施の形態の応用例の構成を概略的に
示す図である。図10は、第7の実施の形態のTCPを
上下方向に2つ積層した断面の切り口を示す概略的な断
面図である。
<Application Example of Seventh Embodiment> FIG.
It is a figure which shows roughly the structure of the application example of the 7th Embodiment of this invention. FIG. 10 is a schematic cross-sectional view showing a cut end of a cross section in which two TCPs of the seventh embodiment are vertically stacked.

【0122】平面図については、図7(A)とほぼ同様
であるので省略する。
The plan view is almost the same as that shown in FIG.

【0123】図10を参照して、この応用例につき説明
するが、テープキャリア10及びTCPの構成及び製造
方法については、第7の実施の形態と同様であるのでそ
の説明を省略する。
Although this application example will be described with reference to FIG. 10, the configuration and manufacturing method of the tape carrier 10 and the TCP are the same as those in the seventh embodiment, and therefore the description thereof is omitted.

【0124】この例では、2つのテープキャリア10の
金属ボール52は、ベーステープ11の開口部19bを
介して、テープキャリア下面側に下向きに接続されてい
る。
In this example, the metal balls 52 of the two tape carriers 10 are connected downward to the lower surface side of the tape carrier via the opening 19b of the base tape 11.

【0125】2つのTCPのうち上側に位置する第1の
テープキャリア10aaの金属ボール52aは、下側に
位置する第2のテープキャリア10bbの上面のソルダ
レジスト18に設けてある開口部19aを介して、第2
のテープキャリア10bbのランド50bbに接続され
ている。
The metal ball 52a of the first tape carrier 10aa located on the upper side of the two TCPs passes through the opening 19a provided in the solder resist 18 on the upper surface of the second tape carrier 10bb located on the lower side. Second
Is connected to the land 50bb of the tape carrier 10bb.

【0126】この例では、2つのTCPを積層する例を
説明したが、この発明の目的を損なわない範囲で2又は
3以上のTCPを積層する構成としてもよい。また第7
の実施の形態で説明したように、2つのテープキャリア
10aa及び10bbのランド50aa及び50bbの
上面に金属ボール52a及び52bを設けてこれらを積
層する構成としてもよい。
In this example, an example in which two TCPs are laminated has been described, but two or more TCPs may be laminated in a range that does not impair the object of the present invention. Also the 7th
As described in the embodiment, the metal balls 52a and 52b may be provided on the upper surfaces of the lands 50aa and 50bb of the two tape carriers 10aa and 10bb, and these may be laminated.

【0127】図10では、同一形態のTCPを2つ積層
する例を図示したが、これに限定されない。すなわち複
数のインナーリードの長さの組の数、搭載される半導体
素子の個数及びその搭載形態は、互いに異なっていても
よい。このとき上部のTCPから直接的に、実装される
基板に出力信号を伝達する場合には、中間に位置するT
CPのランドに金属ボールを設けて導通する構成とすれ
ばよい。
FIG. 10 shows an example in which two TCPs of the same form are laminated, but the invention is not limited to this. That is, the number of sets of lengths of the plurality of inner leads, the number of mounted semiconductor elements, and the mounting form thereof may be different from each other. At this time, when the output signal is directly transmitted from the upper TCP to the board to be mounted, the T located in the middle is transmitted.
A metal ball may be provided on the CP land so as to conduct electricity.

【0128】この構成によれば、2又は3以上のTCP
の出力端子及び入力端子を1つのTCPの実装面積のみ
に集めて実装基板に接続することができる。また、それ
ぞれのテープキャリアに搭載されている半導体装置同士
を接続することが可能であるので、同一実装面積でのT
CPのさらなる高機能化を図ることができる。
According to this configuration, two or three or more TCP
It is possible to collect the output terminals and the input terminals of the above in only one TCP mounting area and connect them to the mounting board. Further, since the semiconductor devices mounted on the respective tape carriers can be connected to each other, the T
It is possible to further enhance the functionality of the CP.

【0129】[0129]

【発明の効果】上述したように、この発明のテープキャ
リアの構成によれば、複数個、特に互いに異なるサイズ
の複数個の半導体素子を1つのテープキャリアに搭載す
ることが可能となり、小型、薄型であるというTCPの
利点を損なうことなく、同一実装面積でのTCPのさら
なる高機能化及び高付加価値化が可能となる。
As described above, according to the structure of the tape carrier of the present invention, it is possible to mount a plurality of semiconductor elements, in particular, a plurality of semiconductor elements having different sizes, on one tape carrier, and thus the tape carrier is small and thin. It is possible to further enhance the functionality and add value of the TCP in the same mounting area without impairing the advantage of the TCP.

【0130】複数個の半導体素子の表面同士を互いに離
間させる構成により、半導体素子の発生するノイズ等に
よる複数個の半導体素子相互の干渉を低減することがで
きるので、半導体素子の誤作動を防止しつつ、上述の効
果を得ることができる。
The structure in which the surfaces of the plurality of semiconductor elements are separated from each other can reduce the interference between the plurality of semiconductor elements due to noise generated by the semiconductor elements, thus preventing malfunction of the semiconductor elements. At the same time, the above effects can be obtained.

【0131】アウターリード側の外部接続端子をBGA
とする構成により、リードの引き回しの自由度が向上す
るので、搭載された半導体素子の出力信号を出力する端
子の位置を適宜設定することができ、装置の設計の自由
度を増すことができる。従って、小型、薄型であるとい
うTCPの利点を損なうことなく、BGAとの相乗効果
により、同一実装面積でのTCPのさらなる高機能化、
高密度集積化及び高付加価値化が可能となる。BGA構
造のTCPを複数個積層する構成により、2又は3以上
のテープキャリアの出力端子及び入力端子を1つのテー
プキャリアの実装面積のみで実装基板に接続することが
できる。また、それぞれのテープキャリアに搭載されて
いる半導体装置同士を接続することが可能であるので、
同一実装面積でのさらなる高集積化及び高機能化を図る
ことが可能となる。
The external connection terminal on the outer lead side is BGA
With this configuration, the degree of freedom in routing the leads is improved, so that the position of the terminal that outputs the output signal of the mounted semiconductor element can be appropriately set, and the degree of freedom in designing the device can be increased. Therefore, without sacrificing the advantages of the small and thin TCP, the synergistic effect with BGA further enhances the functionality of the TCP in the same mounting area.
High-density integration and high added value are possible. With the structure in which a plurality of TCPs having the BGA structure are stacked, the output terminals and the input terminals of two or more tape carriers can be connected to the mounting board only with the mounting area of one tape carrier. Also, since it is possible to connect the semiconductor devices mounted on each tape carrier,
It is possible to achieve higher integration and higher functionality in the same mounting area.

【0132】また、この発明のテープキャリア及びTC
Pの製造方法によると、効率的にこれらの製造を実施す
ることができる。
Further, the tape carrier and TC of the present invention
According to the manufacturing method of P, these manufacturing can be efficiently performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)は第1の実施の形態の平面図、(B)は
その切り口の断面図である。
FIG. 1A is a plan view of a first embodiment, and FIG. 1B is a cross-sectional view of a cut end thereof.

【図2】(A)は第2の実施の形態の平面図、(B)は
その切り口の断面図である。
FIG. 2A is a plan view of the second embodiment, and FIG. 2B is a sectional view of a cut end thereof.

【図3】(A)は第2の実施の形態の変形例を示す平面
図、(B)はその切り口の断面図である。
FIG. 3A is a plan view showing a modification of the second embodiment, and FIG. 3B is a cross-sectional view of a cut end thereof.

【図4】(A)は第3の実施の形態を示す平面図、
(B)はその断面図である。
FIG. 4A is a plan view showing a third embodiment,
(B) is a sectional view thereof.

【図5】(A)は第4の実施の形態を示す平面図、
(B)はその断面図である。
FIG. 5A is a plan view showing a fourth embodiment,
(B) is a sectional view thereof.

【図6】第4の実施の形態の変形例を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing a modified example of the fourth embodiment.

【図7】(A)は第5の実施の形態を示す平面図、
(B)は断面図である。
FIG. 7A is a plan view showing a fifth embodiment,
(B) is a sectional view.

【図8】第6の実施の形態を示す断面図である。FIG. 8 is a sectional view showing a sixth embodiment.

【図9】第7の実施の形態を示す断面図である。FIG. 9 is a sectional view showing a seventh embodiment.

【図10】第7の実施の形態の応用例を示す断面図であ
る。
FIG. 10 is a cross-sectional view showing an application example of the seventh embodiment.

【符号の説明】[Explanation of symbols]

10:テープキャリア 10a:上面 10b:下面 10aa:第1のテープキャリア 10bb:第2のテープキャリア 11:ベーステープ 12:スプロケットホール 14:デバイスホール 15:デバイスホールエッジ 16:リード 16a:第1のリード 16b:第2のリード 16c:第3のリード 18:ソルダレジスト 19、19a、19b:開口部 20:第1の半導体素子 22:第1突起電極 30:第2の半導体素子 32:第2突起電極 40:第3の半導体素子 42:第3突起電極 44:金属配線 50:ランド 50a:上面 50b:下面 50aa:第1のランド 50bb:第2のランド 52:金属ボール 52a:第1の金属ボール 52b:第2の金属ボール 60:モールド 10: Tape carrier 10a: upper surface 10b: lower surface 10aa: first tape carrier 10bb: second tape carrier 11: Base tape 12: Sprocket Hall 14: Device hole 15: Device hole edge 16: Lead 16a: first lead 16b: second lead 16c: Third lead 18: Solder resist 19, 19a, 19b: openings 20: First semiconductor element 22: First protruding electrode 30: Second semiconductor element 32: Second protruding electrode 40: Third semiconductor element 42: Third protruding electrode 44: Metal wiring 50: Land 50a: upper surface 50b: bottom surface 50aa: first land 50bb: Second land 52: Metal ball 52a: first metal ball 52b: second metal ball 60: Mold

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成15年1月15日(2003.1.1
5)
[Submission date] January 15, 2003 (2003.1.1
5)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0011】[0011]

【課題を解決するための手段】上記課題を解決するた
め、この発明のテープキャリアパッケージは、上面に第
1の電極が形成されている第1の半導体素子と、ベース
テープに設けられていて、前記第1の電極に接続されて
いる第1の長さを有する第1のリードと、上面に第2の
電極が形成されている第2の半導体素子と、ベーステー
プに設けられていて、第2の電極に接続されている、第
1のリードよりも短い長さの第2のリードと、上面に第
3の電極が形成されている第3の半導体素子と、ベース
テープに設けられていて、第3の電極に接続されてい
る、第2のリードよりも短い長さの第3のリードと、第
1の半導体素子、第2の半導体素子及び第3の半導体素
子、並びに第1のリード、第2のリード及び第3のリー
ドとを封止するためのモールド部材とを含む。
In order to solve the above problems, a tape carrier package of the present invention is provided on a base tape and a first semiconductor element having a first electrode formed on an upper surface thereof. A first lead having a first length connected to the first electrode, a second semiconductor element having a second electrode formed on an upper surface thereof, and a base tape, A second lead connected to the second electrode and having a length shorter than the first lead; a third semiconductor element having a third electrode formed on the upper surface; and a base tape. A third lead connected to the third electrode and having a length shorter than the second lead, the first semiconductor element, the second semiconductor element and the third semiconductor element, and the first lead. , For sealing the second lead and the third lead And a Rudo member.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0129[Correction target item name] 0129

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0129】[0129]

【発明の効果】上述したように、この発明のテープキャ
リアパッケージの構成によれば、複数個、特に互いに異
なるサイズの複数個の半導体素子を1つのテープキャリ
アに搭載することが可能となり、小型、薄型であるとい
うTCPの利点を損なうことなく、同一実装面積でのT
CPのさらなる高機能化及び高付加価値化が可能とな
る。
As described above, according to the structure of the tape carrier package of the present invention, it becomes possible to mount a plurality of semiconductor elements, in particular, a plurality of semiconductor elements of different sizes, on one tape carrier, which is small in size. T in the same mounting area without compromising the advantage of TCP that is thin
It is possible to further enhance the functionality and add value to CP.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0131[Name of item to be corrected] 0131

【補正方法】削除[Correction method] Delete

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0132[Correction target item name] 0132

【補正方法】削除[Correction method] Delete

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 デバイスホールを具えたベーステープ
と、 前記ベーステープ上に設けられた複数のリードと、 前記リードのうち、前記デバイスホールのデバイスホー
ルエッジから、該デバイスホールの中心方向に向かって
突出したインナーリードの長さが、異なる複数の長さで
あることを特徴とするテープキャリア。
1. A base tape having a device hole, a plurality of leads provided on the base tape, of the leads, from a device hole edge of the device hole toward a center direction of the device hole. A tape carrier characterized in that the protruding inner leads have different lengths.
【請求項2】 前記異なる複数の長さのインナーリード
が、該異なる複数の長さそれぞれを含む組毎に、規則的
に配設されていることを特徴とする請求項1に記載のテ
ープキャリア。
2. The tape carrier according to claim 1, wherein the inner leads having a plurality of different lengths are regularly arranged for each group including the plurality of different lengths. .
【請求項3】 前記インナーリードの異なる複数の長さ
が、3通りの長さであることを特徴とする請求項2に記
載のテープキャリア。
3. The tape carrier according to claim 2, wherein the plurality of different lengths of the inner lead are three different lengths.
【請求項4】 上面に第1の電極が形成されている第1
の半導体素子と、 ベーステープに設けられていて、前記第1の電極に接続
されている第1の長さを有する第1のリードと、 上面に第2の電極が形成されている第2の半導体素子
と、 前記ベーステープに設けられていて、前記第2の電極に
接続されている、前記第1のリードよりも短い長さの第
2のリードと、 上面に第3の電極が形成されている第3の半導体素子
と、 前記ベーステープに設けられていて、前記第3の電極に
接続されている、前記第2のリードよりも短い長さの第
3のリードと、 前記第1の半導体素子、第2の半導体素子及び第3の半
導体素子、並びに前記第1のリード、第2のリード及び
第3のリードとを封止するためのモールド部材とを含む
ことを特徴とするテープキャリアパッケージ。
4. A first electrode having a first electrode formed on an upper surface thereof.
A semiconductor element, a first lead provided on the base tape and having a first length connected to the first electrode, and a second electrode having a second electrode formed on the upper surface thereof. A semiconductor element, a second lead provided on the base tape and connected to the second electrode, the second lead having a shorter length than the first lead; and a third electrode formed on the upper surface. A third semiconductor element, a third lead provided on the base tape and connected to the third electrode, the third lead having a shorter length than the second lead, and the first lead. A tape carrier comprising a semiconductor element, a second semiconductor element and a third semiconductor element, and a molding member for sealing the first lead, the second lead and the third lead. package.
【請求項5】 前記第1の半導体素子の下面と前記第2
の半導体素子の上面、及び前記第2の半導体素子の下面
と前記第3の半導体素子の上面とが互いに離間するよう
に保持されて、モールド形成が施されていることを特徴
とする請求項4に記載のテープキャリアパッケージ。
5. The lower surface of the first semiconductor device and the second semiconductor element.
5. The upper surface of the semiconductor element, the lower surface of the second semiconductor element, and the upper surface of the third semiconductor element are held so as to be separated from each other, and a mold is formed. Tape carrier package described in.
【請求項6】 前記第1の半導体素子の下面と前記第2
の半導体素子の上面、及び前記第2の半導体素子の下面
と前記第3の半導体素子の上面とが互いに接着されて積
層されていることを特徴とする請求項4に記載のテープ
キャリアパッケージ。
6. The lower surface of the first semiconductor element and the second surface of the first semiconductor element.
5. The tape carrier package according to claim 4, wherein the upper surface of the semiconductor element, the lower surface of the second semiconductor element, and the upper surface of the third semiconductor element are laminated by being adhered to each other.
【請求項7】 上面に第1の電極が形成されている第1
の半導体素子と、 ベーステープ上に設けられていて、前記第1の電極に接
続されている第1の長さを有する第1のリードと、 前記第1の半導体素子と側面同士が対向するように離間
して配置される上面に第2の電極が形成されている第2
の半導体素子と、 前記ベーステープに設けられていて、前記第2の電極に
接続されている、前記第1のリードと、 前記第1の半導体素子及び前記第2の半導体素子の下面
側に配置される上面に第3の電極が形成されている第3
の半導体素子と、 前記ベーステープに設けられていて、前記第3の電極に
接続されている、前記第1のリードより短い長さの第2
のリードと、 前記第1の半導体素子、第2の半導体素子及び第3の半
導体素子と、これらの半導体素子に接続されている前記
第1のリード及び前記第2のリードを封止するためのモ
ールド部材とを含み、 前記第1の半導体素子の下面と前記第2の半導体素子の
下面とは、共に前記第3の半導体素子の上面に接着して
積層されていることを特徴とするテープキャリアパッケ
ージ。
7. A first electrode having a first electrode formed on an upper surface thereof.
Of the semiconductor element, a first lead provided on the base tape and having a first length connected to the first electrode, and side surfaces of the first lead and the first semiconductor element face each other. A second electrode having a second electrode formed on the upper surface spaced apart from the second electrode
A semiconductor element, and the first lead provided on the base tape and connected to the second electrode, and arranged on the lower surface side of the first semiconductor element and the second semiconductor element. A third electrode having a third electrode formed on its upper surface
And a second semiconductor element provided on the base tape and connected to the third electrode, the second element having a length shorter than that of the first lead.
For sealing the first semiconductor element, the second semiconductor element and the third semiconductor element, and the first lead and the second lead connected to these semiconductor elements. A tape carrier including a molding member, wherein the lower surface of the first semiconductor element and the lower surface of the second semiconductor element are both bonded and laminated on the upper surface of the third semiconductor element. package.
【請求項8】 前記第1の電極及び前記第2の電極が複
数個ずつ設けられていて、前記第1の電極の一部と前記
第2の電極の一部とが、互いに接続されていることを特
徴とする請求項5に記載のテープキャリアパッケージ。
8. A plurality of the first electrodes and a plurality of the second electrodes are provided, and a part of the first electrode and a part of the second electrode are connected to each other. The tape carrier package according to claim 5, wherein:
【請求項9】 上面に第1の電極が形成されている第1
の半導体素子と、 ベーステープ上に設けられていて、前記第1の電極に接
続されている第1の長さを有する第1のリードと、 上面に第2の電極が形成されている第2の半導体素子
と、 前記ベーステープ上に設けられていて、前記第2の電極
に接続されている、前記第1のリードより短い長さの第
2のリードと、 前記第2の半導体素子とその側面同士が対向して離間す
るように配置されていて、上面に第3の電極が形成され
ている第3の半導体素子と、 前記ベーステープに設けられていて、前記第3の電極に
接続されている、前記第2のリードと、 前記第1の半導体素子、前記第2の半導体素子及び前記
第3の半導体素子と、これらの半導体素子に接続されて
いる前記第1のリード及び前記第2のリードとを封止す
るためのモールド部材とを含み、 前記第1の半導体素子の下面に、前記第2の半導体素子
の上面及び前記第3の半導体素子の上面とが共に接着し
て積層されていることを特徴とするテープキャリアパッ
ケージ。
9. A first electrode having a first electrode formed on an upper surface thereof.
A semiconductor element, a first lead provided on the base tape and having a first length, connected to the first electrode, and a second electrode having a second electrode formed on an upper surface thereof. Semiconductor element, a second lead provided on the base tape and connected to the second electrode, the second lead having a length shorter than that of the first lead, the second semiconductor element, and A third semiconductor element having side surfaces facing each other and separated from each other and having a third electrode formed on an upper surface; and a third semiconductor element provided on the base tape and connected to the third electrode. The second lead, the first semiconductor element, the second semiconductor element, and the third semiconductor element, and the first lead and the second semiconductor element connected to these semiconductor elements. Mold member for sealing the lead of Wherein, said the lower surface of the first semiconductor device, a tape carrier package, characterized in that the second and the upper surfaces of the third semiconductor element of the semiconductor elements are laminated by bonding together.
【請求項10】 下面に第1の電極が形成されている第
1の半導体素子と、 ベーステープ上に設けられていて、前記第1の電極に接
続されている第1の長さを有する第1のリードと、 上面に第2の電極が形成されている第2の半導体素子
と、 前記ベーステープ上に設けられていて、前記第2の電極
に接続されている、前記第1のリードより短い長さの第
2のリードと、 前記第1の半導体素子及び第2の半導体素子と、これら
の半導体素子に接続されている前記第1のリード及び前
記第2のリードとを封止するためのモールド部材とを含
み、 前記第2の半導体素子は前記第1の半導体素子の下面側
に空間的に離間するように保持されていることを特徴と
するテープキャリアパッケージ。
10. A first semiconductor element having a first electrode formed on a lower surface thereof, and a first semiconductor element provided on a base tape and having a first length connected to the first electrode. A first lead, a second semiconductor element having a second electrode formed on the upper surface thereof, and a first lead provided on the base tape and connected to the second electrode. To seal a second lead having a short length, the first semiconductor element and the second semiconductor element, and the first lead and the second lead connected to these semiconductor elements And the second semiconductor element is held so as to be spatially separated from the lower surface side of the first semiconductor element.
【請求項11】 半導体素子を構成する複数の面のう
ち、1又は2以上が露出するようにモールドが形成され
ていることを特徴とする請求項4〜10のいずれか一項
に記載のテープキャリアパッケージ。
11. The tape according to claim 4, wherein the mold is formed so that one or more of the plurality of surfaces forming the semiconductor element are exposed. Carrier package.
【請求項12】 ベーステープ上に格子状に設けられた
複数個のランドと、 前記複数個のランドにアウターリード側が接続されたリ
ードと、 前記ランドを露出させる開口部を具えるように、前記リ
ード上に設けられたソルダレジストと、 前記開口部を介して前記ランドに接続される金属ボール
とを含み、 前記リードのうち、デバイスホールのデバイスホールエ
ッジから、該デバイスホールの中心方向に向かって突出
したインナーリードの長さが、異なる複数の長さである
ことを特徴とするテープキャリア。
12. The base tape comprises a plurality of lands provided in a grid pattern, leads having outer lead sides connected to the lands, and an opening exposing the lands. A solder resist provided on a lead, and a metal ball connected to the land through the opening, and from the device hole edge of the device hole in the lead, toward the center direction of the device hole A tape carrier characterized in that the protruding inner leads have different lengths.
【請求項13】 ベーステープ上に格子状に設けられた
複数個のランドと、 前記複数個のランドが前記べーステープ下面側に露出す
るように設けられた開口部と、 前記複数個のランドにアウターリード側が接続されたリ
ードと、 前記リード上に設けられたソルダレジストと、 前記開口部を介して前記ランドに接続される金属ボール
とを含み、 前記リードのうち、デバイスホールのデバイスホールエ
ッジから、該デバイスホールの中心方向に向かって突出
したインナーリードの長さが、異なる複数の長さである
ことを特徴とするテープキャリア。
13. A plurality of lands provided in a grid pattern on a base tape, an opening provided so that the plurality of lands are exposed on the lower surface side of the base tape, and a plurality of lands on the plurality of lands. A lead connected to the outer lead side, a solder resist provided on the lead, and a metal ball connected to the land through the opening, and among the leads, from a device hole edge of a device hole A tape carrier, wherein inner leads protruding toward the center of the device hole have a plurality of different lengths.
【請求項14】 前記ソルダレジストが、前記ランドの
上面を露出させる開口部をさらに具えることを特徴とす
る請求項13に記載のテープキャリア。
14. The tape carrier according to claim 13, wherein the solder resist further comprises an opening exposing an upper surface of the land.
【請求項15】 前記異なる複数の長さのインナーリー
ドが、該異なる複数の長さそれぞれを含む組毎に、規則
的に配設されていることを特徴とする請求項12〜14
のいずれか一項に記載のテープキャリア。
15. The inner leads having a plurality of different lengths are regularly arranged for each set including the plurality of different lengths.
The tape carrier according to any one of 1.
【請求項16】 請求項14に記載のテープキャリアを
複数個積層したことを特徴とする半導体装置。
16. A semiconductor device comprising a plurality of the tape carriers according to claim 14 laminated.
JP2001373524A 2001-05-16 2001-12-07 Semiconductor device Expired - Fee Related JP3415128B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001373524A JP3415128B1 (en) 2001-12-07 2001-12-07 Semiconductor device
US10/125,444 US6664618B2 (en) 2001-05-16 2002-04-19 Tape carrier package having stacked semiconductor elements, and short and long leads
US10/699,706 US7049687B2 (en) 2001-05-16 2003-11-04 Tape carrier package having stacked semiconductor elements, and short and long leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373524A JP3415128B1 (en) 2001-12-07 2001-12-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JP3415128B1 JP3415128B1 (en) 2003-06-09
JP2003174063A true JP2003174063A (en) 2003-06-20

Family

ID=19182234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373524A Expired - Fee Related JP3415128B1 (en) 2001-05-16 2001-12-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3415128B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267837A (en) * 2009-05-15 2010-11-25 Elpida Memory Inc Semiconductor device
US20110147903A1 (en) * 2009-12-18 2011-06-23 Barry Lin Leadframe Circuit and Method Therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267837A (en) * 2009-05-15 2010-11-25 Elpida Memory Inc Semiconductor device
US20110147903A1 (en) * 2009-12-18 2011-06-23 Barry Lin Leadframe Circuit and Method Therefor
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor

Also Published As

Publication number Publication date
JP3415128B1 (en) 2003-06-09

Similar Documents

Publication Publication Date Title
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
KR100274333B1 (en) conductive layer adhesive anisotropic concuctive sheet and wiring board using such a sheet
KR100716871B1 (en) Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method
WO2020024830A1 (en) Circuit board assembly, photosensitive assembly, camera module, and method for manufacturing photosensitive assembly
US20140252613A1 (en) Semiconductor device
JP2001077301A (en) Semiconductor package and its manufacturing method
JP2002343899A (en) Semiconductor package and substrate therefor
JP2000138317A (en) Semiconductor device and its manufacture
JP3415128B1 (en) Semiconductor device
KR20000028840A (en) Process for manufacturing semiconductor device using film substrate
JPH09199841A (en) Printed-wiring board
JP3634048B2 (en) Semiconductor device
JPH09330994A (en) Semiconductor device
JP2004193186A (en) Wiring board, its manufacturing method, and semiconductor device
KR100239387B1 (en) Ball grid array semiconductor package and the manufacture method
JPH10150065A (en) Chip-size package
JP2005340864A (en) Manufacturing method of semiconductor device
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga
JP3910937B2 (en) Semiconductor device
JP2001077236A (en) Semiconductor device and joint structure therefor
JP3434807B2 (en) Tape carrier package and manufacturing method thereof
JPH11204565A (en) Semiconductor device
JP2917932B2 (en) Semiconductor package
KR20020028454A (en) Semiconductor package and its manufacturing method
JP4263211B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees