JP2003168598A - トリガ回路の電源供給方法、装置、及び、これを用いた高電圧パルス電源 - Google Patents
トリガ回路の電源供給方法、装置、及び、これを用いた高電圧パルス電源Info
- Publication number
- JP2003168598A JP2003168598A JP2001364909A JP2001364909A JP2003168598A JP 2003168598 A JP2003168598 A JP 2003168598A JP 2001364909 A JP2001364909 A JP 2001364909A JP 2001364909 A JP2001364909 A JP 2001364909A JP 2003168598 A JP2003168598 A JP 2003168598A
- Authority
- JP
- Japan
- Prior art keywords
- trigger circuit
- power supply
- transformer
- trigger
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Particle Accelerators (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 加速器用クライストロンの高電圧パルス電源
に係わり、直列接続された複数のスイッチ素子をそれぞ
れオンオフするための複数のトリガ回路を、トランスを
介して供給されるトリガ信号により同時にオンオフする
トリガ回路の電源供給方法において、スタック数が多い
ＳＩサイリスタスイッチの絶縁を容易とし、ケーブルも
細くて済むようにする。 【解決手段】 低電圧側のトリガ回路に接続されたトラ
ンスの２次側に発生する信号により、高電圧側のトリガ
回路をオンオフする。
に係わり、直列接続された複数のスイッチ素子をそれぞ
れオンオフするための複数のトリガ回路を、トランスを
介して供給されるトリガ信号により同時にオンオフする
トリガ回路の電源供給方法において、スタック数が多い
ＳＩサイリスタスイッチの絶縁を容易とし、ケーブルも
細くて済むようにする。 【解決手段】 低電圧側のトリガ回路に接続されたトラ
ンスの２次側に発生する信号により、高電圧側のトリガ
回路をオンオフする。
Description
【０００１】
【発明の属する技術分野】本発明は、トリガ回路の電源
供給方法、装置、及び、これを用いた高電圧パル ス電源に係り、特に、加速器用クライストロンのパルス
電源に用いるのに好適な、発生する電位差がスタック数
に依らず、絶縁が容易で、より高耐圧のスタック数が多
い高電圧パルス電源を実現可能な、トリガ回路の電源供
給方法、装置、及び、これを用いた高電圧パルス電源に
関する。
供給方法、装置、及び、これを用いた高電圧パル ス電源に係り、特に、加速器用クライストロンのパルス
電源に用いるのに好適な、発生する電位差がスタック数
に依らず、絶縁が容易で、より高耐圧のスタック数が多
い高電圧パルス電源を実現可能な、トリガ回路の電源供
給方法、装置、及び、これを用いた高電圧パルス電源に
関する。
【０００２】
【従来の技術】加速器用クライストロンのパルス電源の
ように、高圧のパルスを発生させるためのパルス電源
に、ＭＯＳ ＦＥＴとバイポーラトランジスタを組み合
わせて１チップとした絶縁ゲートバイポーラトランジス
タ（Insulated Gate BipolarTransistor：ＩＧＢＴ）
や、従来型サイリスタのｐｎｐｎ構造と異なり、ｐｉｎ
ダイオードに格子状のゲートを埋め込んだチャンネル構
造の静電誘導サイリスタ（ＳＩサイリスタ）のようなス
イッチ用半導体素子を使用する場合、図１に示す如く、
半導体素子１０ａ、１０ｂ…を直列に多数接続して、全
体として高耐圧のスイッチ素子を構成する場合がある。
ように、高圧のパルスを発生させるためのパルス電源
に、ＭＯＳ ＦＥＴとバイポーラトランジスタを組み合
わせて１チップとした絶縁ゲートバイポーラトランジス
タ（Insulated Gate BipolarTransistor：ＩＧＢＴ）
や、従来型サイリスタのｐｎｐｎ構造と異なり、ｐｉｎ
ダイオードに格子状のゲートを埋め込んだチャンネル構
造の静電誘導サイリスタ（ＳＩサイリスタ）のようなス
イッチ用半導体素子を使用する場合、図１に示す如く、
半導体素子１０ａ、１０ｂ…を直列に多数接続して、全
体として高耐圧のスイッチ素子を構成する場合がある。
【０００３】このような場合、各半導体素子１０ａ、１
０ｂ…をオンオフするためには、各半導体素子のカソー
ドＫに対するゲートＧの電位を制御することによりＳＩ
サイリスタを制御するトリガ回路１２ａ、１２ｂ…が必
要になるが、各トリガ回路には、それぞれをドライブす
るための電源が必要になる。
０ｂ…をオンオフするためには、各半導体素子のカソー
ドＫに対するゲートＧの電位を制御することによりＳＩ
サイリスタを制御するトリガ回路１２ａ、１２ｂ…が必
要になるが、各トリガ回路には、それぞれをドライブす
るための電源が必要になる。
【０００４】そこで従来は、電位の異なるトリガ回路
（例えば各半導体素子の電位差が、それぞれ３ｋＶの場
合、カソード−アノードの各電位は、トリガ回路１２ａ
は０−３ｋＶ、トリガ回路１２ｂは３−６ｋＶ、トリガ
回路１２ｃは６−９ｋＶ…となる）に電力供給を行なう
ために、ゲート駆動装置２０から電力供給トランス２２
ａ、２２ｂ…を直列に接続していた。そして、このトラ
ンス２２ａ、２２ｂ…によって、グランドレベルにある
ゲート駆動装置２０とＳＩサイリスタのスタックとの絶
縁をとっていた。
（例えば各半導体素子の電位差が、それぞれ３ｋＶの場
合、カソード−アノードの各電位は、トリガ回路１２ａ
は０−３ｋＶ、トリガ回路１２ｂは３−６ｋＶ、トリガ
回路１２ｃは６−９ｋＶ…となる）に電力供給を行なう
ために、ゲート駆動装置２０から電力供給トランス２２
ａ、２２ｂ…を直列に接続していた。そして、このトラ
ンス２２ａ、２２ｂ…によって、グランドレベルにある
ゲート駆動装置２０とＳＩサイリスタのスタックとの絶
縁をとっていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体スイッチ素子を多数、直列に接続すると、各
トリガ回路には、最大でＳＩサイリスタのスタックのア
ノード−カソード間にかかる電圧分（例えば１５段スタ
ックした場合には、３ｋＶ×１５＝４５ｋＶ）の電位差
が発生し、絶縁すべき電圧が非常に高くなって、絶縁が
困難になるという問題点を有していた。特に、耐圧を更
に、例えば１５０ｋＶに高めたい場合には、例えば３ｋ
Ｖの半導体スイッチ素子を５０段スタックすることが考
えられるが、各トランスのコアの中を通す１次配線の太
さも太くなり、非現実的なサイズになってしまうという
問題点を有していた。
うに半導体スイッチ素子を多数、直列に接続すると、各
トリガ回路には、最大でＳＩサイリスタのスタックのア
ノード−カソード間にかかる電圧分（例えば１５段スタ
ックした場合には、３ｋＶ×１５＝４５ｋＶ）の電位差
が発生し、絶縁すべき電圧が非常に高くなって、絶縁が
困難になるという問題点を有していた。特に、耐圧を更
に、例えば１５０ｋＶに高めたい場合には、例えば３ｋ
Ｖの半導体スイッチ素子を５０段スタックすることが考
えられるが、各トランスのコアの中を通す１次配線の太
さも太くなり、非現実的なサイズになってしまうという
問題点を有していた。
【０００６】なお、トリガ信号のみ必要な場合は、電線
の代りに光ファイバを用いることも考えられるが、電力
も供給する必要がある場合は、電線を省略することはで
きなかった。
の代りに光ファイバを用いることも考えられるが、電力
も供給する必要がある場合は、電線を省略することはで
きなかった。
【０００７】本発明は、前記従来の問題点を解決するべ
くなされたもので、スタック数が多い半導体スイッチ素
子の絶縁を容易として、高耐圧を可能とすることを課題
とする。
くなされたもので、スタック数が多い半導体スイッチ素
子の絶縁を容易として、高耐圧を可能とすることを課題
とする。
【０００８】
【課題を解決するための手段】本発明は、直列接続され
た複数のスイッチ素子を、それぞれオンオフするための
複数のトリガ回路を、トランスを介して供給されるトリ
ガ信号により、同時にオンオフするためのトリガ回路の
電源供給方法において、低電圧側のトリガ回路に接続さ
れたトランスの２次側に発生する信号により、高電圧側
のトリガ回路をオンオフするようにして、前記課題を解
決したものである。
た複数のスイッチ素子を、それぞれオンオフするための
複数のトリガ回路を、トランスを介して供給されるトリ
ガ信号により、同時にオンオフするためのトリガ回路の
電源供給方法において、低電圧側のトリガ回路に接続さ
れたトランスの２次側に発生する信号により、高電圧側
のトリガ回路をオンオフするようにして、前記課題を解
決したものである。
【０００９】又、前記トランスの２次側に発生する信号
を、該トランスの２次側配線から得るようにして、構成
を簡略化したものである。ここで２次側配線とは、トラ
ンスの２次側に設けられた配線を全て含み、いわゆる２
次配線に限定されず、例えば他の目的で２次配線が設け
られている場合等は、３次以降の配線であっても良い。
を、該トランスの２次側配線から得るようにして、構成
を簡略化したものである。ここで２次側配線とは、トラ
ンスの２次側に設けられた配線を全て含み、いわゆる２
次配線に限定されず、例えば他の目的で２次配線が設け
られている場合等は、３次以降の配線であっても良い。
【００１０】あるいは、前記トランスの２次側に発生す
る信号を、該トランスの２次配線から独立した３次配線
から得るようにして、後段の電力低下を防止し、各段の
電力アンバランスが生じないようにしたものである。
る信号を、該トランスの２次配線から独立した３次配線
から得るようにして、後段の電力低下を防止し、各段の
電力アンバランスが生じないようにしたものである。
【００１１】又、前記トリガ回路が２段以上設けられて
いる場合に、前段のトリガ回路に接続されたトランスの
２次側に発生する信号により、該前段に隣接する当該段
のトリガ回路をオンオフするようにしたものである。
いる場合に、前段のトリガ回路に接続されたトランスの
２次側に発生する信号により、該前段に隣接する当該段
のトリガ回路をオンオフするようにしたものである。
【００１２】あるいは、前記トリガ回路が３段以上設け
られている場合に、前々段のトリガ回路に接続されたト
ランスの２次側に発生する信号により、当該段のトリガ
回路をオンオフするようにしたものである。
られている場合に、前々段のトリガ回路に接続されたト
ランスの２次側に発生する信号により、当該段のトリガ
回路をオンオフするようにしたものである。
【００１３】本発明は、又、直列接続された複数のスイ
ッチ素子を、それぞれオンオフするための複数のトリガ
回路を、トランスを介して供給されるトリガ信号によ
り、同時にオンオフするためのトリガ回路の電源供給装
置において、低電圧側のトリガ回路に接続されたトラン
スの２次側に発生する信号により、高電圧側のトリガ回
路をオンオフする手段を備えることにより、同じく前記
課題を解決したものである。
ッチ素子を、それぞれオンオフするための複数のトリガ
回路を、トランスを介して供給されるトリガ信号によ
り、同時にオンオフするためのトリガ回路の電源供給装
置において、低電圧側のトリガ回路に接続されたトラン
スの２次側に発生する信号により、高電圧側のトリガ回
路をオンオフする手段を備えることにより、同じく前記
課題を解決したものである。
【００１４】又、前記トリガ回路を、積層された前記ス
イッチ素子の周囲に配設角度を変えて複数段配設し、同
じ配設角度の前段のトリガ回路に接続されたトランスの
２次側に発生する信号により、当該段のトリガ回路をオ
ンオフするようにして、高電圧パルス電源の高さを低め
たものである。
イッチ素子の周囲に配設角度を変えて複数段配設し、同
じ配設角度の前段のトリガ回路に接続されたトランスの
２次側に発生する信号により、当該段のトリガ回路をオ
ンオフするようにして、高電圧パルス電源の高さを低め
たものである。
【００１５】本発明は又、前記の電源供給装置により、
それぞれオンオフされる、直列接続された複数のスイッ
チ素子を含む高電圧パルス電源を提供するものである。
それぞれオンオフされる、直列接続された複数のスイッ
チ素子を含む高電圧パルス電源を提供するものである。
【００１６】
【発明の実施の形態】以下、図面を参照して、本発明の
実施形態を詳細に説明する。
実施形態を詳細に説明する。
【００１７】本発明の第１実施形態は、図２に示す如
く、ゲート駆動装置２０の出力を、最下段のトリガ回路
１２ａに２次配線（巻線）２６ａが接続される電力供給
トランス２２ａの１次配線（巻線）２４ａのみに接続
し、次段のトリガ回路１２ｂを駆動するためのトランス
２２ｂの１次配線２４ｂには、前記１段目のトランス２
２ａの２次配線２６ａを接続し、同様に、３段目のトリ
ガ回路１２ｃを駆動するためのトランス２２ｃの１次配
線２４ｃには、前記２段目のトランス２２ｂの２次配線
２６ｂを接続し、以下、同様に接続するようにしたもの
である。
く、ゲート駆動装置２０の出力を、最下段のトリガ回路
１２ａに２次配線（巻線）２６ａが接続される電力供給
トランス２２ａの１次配線（巻線）２４ａのみに接続
し、次段のトリガ回路１２ｂを駆動するためのトランス
２２ｂの１次配線２４ｂには、前記１段目のトランス２
２ａの２次配線２６ａを接続し、同様に、３段目のトリ
ガ回路１２ｃを駆動するためのトランス２２ｃの１次配
線２４ｃには、前記２段目のトランス２２ｂの２次配線
２６ｂを接続し、以下、同様に接続するようにしたもの
である。
【００１８】このようにして、最下段のトリガ回路１２
ａは、ゲート駆動装置２０から引き出される電力供給ト
ランス２２ａの２次側により電力供給を行い、２段目の
トリガ回路１２ｂは、１段目のトリガ回路１２ａのトラ
ンス２２ａの２次側２６ａから引き出した配線を１次側
２４ｂとするトランス２２ｂで給電を行い、以降、３段
目のトリガ回路１２ｃは、２段目のトリガ回路１２ｂの
トランス２２ｂの２次側２６ｂから引き出した配線を１
次側２４ｃとするトランス２２ｃで給電を行い、４段目
は３段目の２次側から引き出した配線…と、各段の２次
側配線から、次段の１次側配線を引き出すようにしてい
る。
ａは、ゲート駆動装置２０から引き出される電力供給ト
ランス２２ａの２次側により電力供給を行い、２段目の
トリガ回路１２ｂは、１段目のトリガ回路１２ａのトラ
ンス２２ａの２次側２６ａから引き出した配線を１次側
２４ｂとするトランス２２ｂで給電を行い、以降、３段
目のトリガ回路１２ｃは、２段目のトリガ回路１２ｂの
トランス２２ｂの２次側２６ｂから引き出した配線を１
次側２４ｃとするトランス２２ｃで給電を行い、４段目
は３段目の２次側から引き出した配線…と、各段の２次
側配線から、次段の１次側配線を引き出すようにしてい
る。
【００１９】このようにして、各段のトリガ回路の電源
を、前段のトランスのコアから給電線を延ばすようにし
たので、給電線に発生し得る電位差Ｖｇは、ＳＩサイリ
スタのスタック数をｎ段とすると、Ｖｇ＝Ｖak／ｎ（Ｖ
akは各サイリスタのアノードーカソード間電圧）とな
り、ＳＩサイリスタ１段分に相当する電位（例えば３ｋ
Ｖ）に抑えることができる。
を、前段のトランスのコアから給電線を延ばすようにし
たので、給電線に発生し得る電位差Ｖｇは、ＳＩサイリ
スタのスタック数をｎ段とすると、Ｖｇ＝Ｖak／ｎ（Ｖ
akは各サイリスタのアノードーカソード間電圧）とな
り、ＳＩサイリスタ１段分に相当する電位（例えば３ｋ
Ｖ）に抑えることができる。
【００２０】従って、各段の耐圧は、半導体素子と同じ
耐圧、例えば３ｋＶだけあれば十分であり、細い配線で
高電圧を得ることが可能となる。従って、発生電圧を上
げることもできる。
耐圧、例えば３ｋＶだけあれば十分であり、細い配線で
高電圧を得ることが可能となる。従って、発生電圧を上
げることもできる。
【００２１】次に、図３（回路図）、図４（側面図）、
図５（平面図）を参照して、本発明の第２実施形態を詳
細に説明する。
図５（平面図）を参照して、本発明の第２実施形態を詳
細に説明する。
【００２２】本実施形態は、ＳＩサイリスタ１０ａ、１
０ｂ…の両側にトリガ回路１２ａ、１２ｂ…を交互に配
設して、給電配線を２系統に分け、ゲート駆動回路２０
から並列にトリガ回路１２ａ、１２ｂにトランス２２
ａ、２２ｂによって給電を行い、同じ側に位置する前段
のトリガ回路に接続されたトランス２２ａ、２２ｂ…の
２次側に発生する信号により、当該段のトリガ回路１２
ｃ、１２ｄ…をオンオフするようにしたものである。
０ｂ…の両側にトリガ回路１２ａ、１２ｂ…を交互に配
設して、給電配線を２系統に分け、ゲート駆動回路２０
から並列にトリガ回路１２ａ、１２ｂにトランス２２
ａ、２２ｂによって給電を行い、同じ側に位置する前段
のトリガ回路に接続されたトランス２２ａ、２２ｂ…の
２次側に発生する信号により、当該段のトリガ回路１２
ｃ、１２ｄ…をオンオフするようにしたものである。
【００２３】本実施形態によれば、比較的厚みのあるト
リガ回路をＳＩサイリスタ１０ａ、１０ｂ…の両側に分
散することができ、高電圧パルス電源の高さを抑えるこ
とができる。
リガ回路をＳＩサイリスタ１０ａ、１０ｂ…の両側に分
散することができ、高電圧パルス電源の高さを抑えるこ
とができる。
【００２４】なお、トリガ回路の配設方向は、図４に示
したような左右２方向に限定されず、３方向や４方向と
して、それぞれ前段のトリガ回路に接続されたトランス
の２次側に発生する信号により、当該段のトリガ回路を
オンオフするように構成することもできる。
したような左右２方向に限定されず、３方向や４方向と
して、それぞれ前段のトリガ回路に接続されたトランス
の２次側に発生する信号により、当該段のトリガ回路を
オンオフするように構成することもできる。
【００２５】次に、図６を参照して、本発明の第３実施
形態を詳細に説明する。
形態を詳細に説明する。
【００２６】本実施形態は、図２に示した第１実施形態
と同様の高電圧パルス電源において、各トランス２２
ａ、２２ｂ…に、当該段のトリガ回路１２ａ、１２ｂ…
にトリガ信号を供給するための２次配線２６ａ、２６ｂ
…とは独立した３次配線２８ａ、２８ｂ…を設け、該３
次配線を次の段のトランスの１次配線２４ｂ、２４ｃ…
に接続して、駆動するようにしたものである。
と同様の高電圧パルス電源において、各トランス２２
ａ、２２ｂ…に、当該段のトリガ回路１２ａ、１２ｂ…
にトリガ信号を供給するための２次配線２６ａ、２６ｂ
…とは独立した３次配線２８ａ、２８ｂ…を設け、該３
次配線を次の段のトランスの１次配線２４ｂ、２４ｃ…
に接続して、駆動するようにしたものである。
【００２７】トランスを直列に接続することにより、高
段の電力が低下する可能性があるが、このように、２次
配線とは独立した３次配線を設け、各トランスの１次配
線と３次配線の巻線数を調整することにより、各段の電
力アンバランスを解消することができる。
段の電力が低下する可能性があるが、このように、２次
配線とは独立した３次配線を設け、各トランスの１次配
線と３次配線の巻線数を調整することにより、各段の電
力アンバランスを解消することができる。
【００２８】本実施形態においては、各段のトリガ回路
の電源を、前々段のトランスのコアから給電線を延ばす
ようにしたので、給電線に発生し得る電位差Ｖｇは、Ｓ
Ｉサイリスタのスタック数をｎ段とすると、Ｖｇ＝Ｖak
／（ｎ／２）となり、ＳＩサイリスタ２段分に相当する
電位（例えば６ｋＶ）に抑えることができる。
の電源を、前々段のトランスのコアから給電線を延ばす
ようにしたので、給電線に発生し得る電位差Ｖｇは、Ｓ
Ｉサイリスタのスタック数をｎ段とすると、Ｖｇ＝Ｖak
／（ｎ／２）となり、ＳＩサイリスタ２段分に相当する
電位（例えば６ｋＶ）に抑えることができる。
【００２９】なお、本発明の適用対象は、クライストロ
ン用電源に限定されず、インフレクタ電源等の他の加速
器用パルス電源や、電気集塵機用、レーザー用等の他の
パルス電源にも同様に適用できることは明らかである。
又、半導体スイッチ素子もＳＩサイリスタに限定されな
い。
ン用電源に限定されず、インフレクタ電源等の他の加速
器用パルス電源や、電気集塵機用、レーザー用等の他の
パルス電源にも同様に適用できることは明らかである。
又、半導体スイッチ素子もＳＩサイリスタに限定されな
い。
【００３０】
【発明の効果】本発明によれば、発生する電位差がスタ
ック数によらないため、発生する電位差を低くすること
ができ、絶縁が簡易になると共に、給電線も細くて済
む。従って、より高耐圧のスタック数が多い半導体スイ
ッチの絶縁が容易になる。
ック数によらないため、発生する電位差を低くすること
ができ、絶縁が簡易になると共に、給電線も細くて済
む。従って、より高耐圧のスタック数が多い半導体スイ
ッチの絶縁が容易になる。
【図１】従来の高電圧パルス電源の構成例を示す回路図
【図２】本発明に係る高電圧パルス電源の第１実施形態
を示す回路図
を示す回路図
【図３】同じく第２実施形態を示す回路図
【図４】第２実施形態の側面図
【図５】第２実施形態の平面図
【図６】本発明に係る高電圧パルス電源の第３実施形態
を示す回路図
を示す回路図
１０ａ、１０ｂ…ＳＩサイリスタ（スイッチ用半導体素
子） １２ａ、１２ｂ…トリガ回路 ２０…ゲート駆動装置 ２２ａ、２２ｂ…トランス ２４ａ、２４ｂ…１次（側）配線 ２６ａ、２６ｂ…２次（側）配線 ２８ａ、２８ｂ…３次配線
子） １２ａ、１２ｂ…トリガ回路 ２０…ゲート駆動装置 ２２ａ、２２ｂ…トランス ２４ａ、２４ｂ…１次（側）配線 ２６ａ、２６ｂ…２次（側）配線 ２８ａ、２８ｂ…３次配線
Claims (8)
- 【請求項１】直列接続された複数のスイッチ素子を、そ
れぞれオンオフするための複数のトリガ回路を、トラン
スを介して供給されるトリガ信号により、同時にオンオ
フするためのトリガ回路の電源供給方法において、 低電圧側のトリガ回路に接続されたトランスの２次側に
発生する信号により、高電圧側のトリガ回路をオンオフ
することを特徴とするトリガ回路の電源供給方法。 - 【請求項２】前記トランスの２次側に発生する信号を、
該トランスの２次側配線から得ることを特徴とする請求
項１に記載のトリガ回路の電源供給方法。 - 【請求項３】前記トランスの２次側に発生する信号を、
該トランスの２次配線から独立した３次配線から得るこ
とを特徴とする請求項１に記載のトリガ回路の電源供給
方法。 - 【請求項４】前記トリガ回路が２段以上設けられ、前段
のトリガ回路に接続されたトランスの２次側に発生する
信号により、該前段に隣接する当該段のトリガ回路をオ
ンオフすることを特徴とする請求項１乃至３のいずれか
に記載のトリガ回路の電源供給方法。 - 【請求項５】前記トリガ回路が３段以上設けられ、前々
段のトリガ回路に接続されたトランスの２次側に発生す
る信号により、当該段のトリガ回路をオンオフすること
を特徴とする請求項１乃至３のいずれかに記載のトリガ
回路の電源供給方法。 - 【請求項６】直列接続された複数のスイッチ素子を、そ
れぞれオンオフするための複数のトリガ回路を、トラン
スを介して供給されるトリガ信号により、同時にオンオ
フするためのトリガ回路の電源供給装置において、 低電圧側のトリガ回路に接続されたトランスの２次側に
発生する信号により、高電圧側のトリガ回路をオンオフ
する手段を備えたことを特徴とするトリガ回路の電源供
給装置。 - 【請求項７】前記トリガ回路が、積層された前記スイッ
チ素子の周囲に配設角度を変えて複数段配設され、同じ
配設角度の前段のトリガ回路に接続されたトランスの２
次側に発生する信号により、当該段のトリガ回路をオン
オフするようにされていることを特徴とする請求項６に
記載のトリガ回路の電源供給装置。 - 【請求項８】請求項６又は７に記載の電源供給装置によ
り、それぞれオンオフされる、直列接続された複数のス
イッチ素子を含むことを特徴とする高電圧パルス電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364909A JP2003168598A (ja) | 2001-11-29 | 2001-11-29 | トリガ回路の電源供給方法、装置、及び、これを用いた高電圧パルス電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364909A JP2003168598A (ja) | 2001-11-29 | 2001-11-29 | トリガ回路の電源供給方法、装置、及び、これを用いた高電圧パルス電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003168598A true JP2003168598A (ja) | 2003-06-13 |
Family
ID=19175030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001364909A Pending JP2003168598A (ja) | 2001-11-29 | 2001-11-29 | トリガ回路の電源供給方法、装置、及び、これを用いた高電圧パルス電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003168598A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9350266B2 (en) | 2013-05-21 | 2016-05-24 | Fuji Electric Co., Ltd. | Power supply circuit for gate driving circuit of a power converter |
| EP3029820A1 (en) * | 2013-08-01 | 2016-06-08 | Mitsubishi Electric Corporation | Gate-power-supply device and semiconductor circuit breaker using same |
-
2001
- 2001-11-29 JP JP2001364909A patent/JP2003168598A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9350266B2 (en) | 2013-05-21 | 2016-05-24 | Fuji Electric Co., Ltd. | Power supply circuit for gate driving circuit of a power converter |
| EP3029820A1 (en) * | 2013-08-01 | 2016-06-08 | Mitsubishi Electric Corporation | Gate-power-supply device and semiconductor circuit breaker using same |
| EP3029820A4 (en) * | 2013-08-01 | 2017-04-05 | Mitsubishi Electric Corporation | Gate-power-supply device and semiconductor circuit breaker using same |
| EP3484032A1 (en) * | 2013-08-01 | 2019-05-15 | Mitsubishi Electric Corporation | Gate-power-supply device and semiconductor circuit breaker using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11463016B2 (en) | Modular power supply system | |
| US20130099831A1 (en) | Gate drive circuit and associated method | |
| CN106130322B (zh) | 减少寄生耦合的栅极驱动电路 | |
| US6788012B2 (en) | Circuit for generating high voltage pulse | |
| JP6157625B2 (ja) | ゲート電源装置及びこれを用いた半導体遮断器 | |
| EP2722986A2 (en) | Circuit for synchronously switching series connected electronic switches | |
| US5440202A (en) | Electron beam device having a direct current feed with switching stages therein | |
| US7042323B2 (en) | Signal transformer and method for operating such a signal transformer | |
| KR102051001B1 (ko) | 인버터 내 하이 사이드 스위치용 마이너스 전압의 생성을 위한 장치 및 방법 | |
| Rizzoli et al. | Design of a two-switch flyback power supply using 1.7 kV SiC devices for ultra-wide input-voltage range applications | |
| KR102427763B1 (ko) | 펄스 전원 장치의 스위칭 회로 | |
| CN110752739B (zh) | 功率设备驱动装置 | |
| JP4661139B2 (ja) | ゲート駆動装置への電力供給方式 | |
| KR102055461B1 (ko) | 전력 반도체 회로 | |
| WO2021106941A1 (ja) | 制御基板 | |
| JP2003168598A (ja) | トリガ回路の電源供給方法、装置、及び、これを用いた高電圧パルス電源 | |
| EP0898811B1 (en) | Insulated gate bipolar transistor control | |
| JP6676991B2 (ja) | 電力変換装置 | |
| KR100437029B1 (ko) | 3상 유도전동기 구동시스템 | |
| JP6965294B2 (ja) | 電力変換装置、及びトランス | |
| JP4154671B2 (ja) | 電力用半導体モジュール | |
| KR20240020413A (ko) | 펄스 전원 장치 및 반도체 스위치를 제어하는 게이트 드라이버 | |
| JPS5975324A (ja) | スイツチング電源 | |
| KR20200127476A (ko) | 펄스 전원 장치 | |
| US20070205820A1 (en) | Low-Power Consumption High-Voltage Cmos Driving Circuit |