JP2003163559A - Circuit board with filter - Google Patents
Circuit board with filterInfo
- Publication number
- JP2003163559A JP2003163559A JP2001359143A JP2001359143A JP2003163559A JP 2003163559 A JP2003163559 A JP 2003163559A JP 2001359143 A JP2001359143 A JP 2001359143A JP 2001359143 A JP2001359143 A JP 2001359143A JP 2003163559 A JP2003163559 A JP 2003163559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferrite
- electrode layer
- printing
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Filters And Equalizers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、フィルタを有する
回路基板に関する。TECHNICAL FIELD The present invention relates to a circuit board having a filter.
【０００２】[0002]
【従来の技術】フィルタを有する回路基板では、電子機
器のノイズ対策用のフィルタとしてチップ状のコンデン
サやインダクタ成分となるフェライト（フェライトビー
ズ）等を使用するものが知られている。2. Description of the Related Art As a circuit board having a filter, it is known to use a chip-shaped capacitor or a ferrite (ferrite bead) as an inductor component as a filter for noise suppression of electronic equipment.
【０００３】最近では、電子機器の高機能化から外部へ
の接続端子数が増える傾向にあり、端子ごとにフィルタ
を形成する必要があるため、回路上への実装部品が増
え、多数の実装部品が回路基板上に配置されている。Recently, the number of terminals connected to the outside tends to increase due to the higher functionality of electronic equipment, and it is necessary to form a filter for each terminal, so that the number of parts mounted on a circuit increases and a large number of parts mounted. Are arranged on the circuit board.
【０００４】実装部品を減らすひとつの方法として、グ
リーンシートによる多層基板があげられる。これは、コ
ンデンサを構成する誘電体シートと、インダクタ成分と
なるフェライトシートを積層して、同時に焼成する方法
がある。この方法は、収縮率の相違によりクラックが発
生してしまう等、製造上の困難性やコスト等の理由によ
るものからあまり多く採用されていない。したがって、
フィルタを形成するためには多数のチップ部品を使用し
ているのが現状である。As one method for reducing the number of mounted parts, there is a multi-layered substrate using a green sheet. There is a method of laminating a dielectric sheet that constitutes a capacitor and a ferrite sheet that serves as an inductor component and firing them at the same time. This method is not often used because it is difficult to manufacture and costs are high, for example, cracks are generated due to the difference in shrinkage. Therefore,
At present, many chip parts are used to form a filter.
【０００５】また、特開平８−９７６６１号公報では、
セラミック基板上に、印刷・焼成により層状の誘電体、
抵抗体、フェライト体を形成することで、電子部品の小
形化を図る技術が開示されている。Further, in Japanese Patent Laid-Open No. 8-97661,
Layered dielectric by printing and firing on a ceramic substrate,
A technique for reducing the size of an electronic component by forming a resistor body and a ferrite body is disclosed.
【０００６】特開平１１−１５０３４９号公報や特開平
９−１５３７５８号公報では、絶縁基板上に、下部電極
層、誘電体層、上部電極層を積層することで、容量素子
を形成する技術が開示されている。JP-A-11-150349 and JP-A-9-153758 disclose techniques for forming a capacitive element by laminating a lower electrode layer, a dielectric layer, and an upper electrode layer on an insulating substrate. Has been done.
【０００７】[0007]
【発明が解決しようとする課題】本発明の目的は、電子
部品の実装密度を高めて小形、低コスト化を図ることが
でき、特に従来技術に比べて外部接続端子の設置スペー
スの合理化や、製造工程の合理化を図ることができるＬ
Ｃフィルタを有する回路基板を抵抗することにある。SUMMARY OF THE INVENTION An object of the present invention is to increase the mounting density of electronic parts to achieve miniaturization and cost reduction, and particularly to rationalize the installation space of external connection terminals as compared with the prior art. L that can streamline the manufacturing process
Resisting a circuit board with a C filter.
【０００８】[0008]
【課題を解決するための手段】第１の発明に係るフィル
タを有する回路基板は、次ように構成される。A circuit board having a filter according to the first invention is constructed as follows.
【０００９】すなわち、回路を形成するための絶縁基板
の表面に印刷・焼成して形成される下部電極層と、前記
下部電極層の上に印刷・焼成して形成される誘電体層
と、前記誘電体層の上に印刷・焼成して形成される上部
電極層と、により層状のコンデンサを構成する。また、
前記上部電極層と一体に印刷・焼成された引出し線が前
記絶縁基板の表面に形成される。この絶縁基板の表面に
は、導体が貫通するチップ状のフェライトが搭載され、
このフェライトのリード端子が前記層状コンデンサの引
出し線と電気的に接続される。前記層状コンデンサの上
部電極層は、この絶縁基板の外部にある端子と接続する
ための外部接続端子を兼ねるように構成されている。That is, a lower electrode layer formed by printing and baking on the surface of an insulating substrate for forming a circuit, a dielectric layer formed by printing and baking on the lower electrode layer, and A layered capacitor is constituted by the upper electrode layer formed by printing and firing on the dielectric layer. Also,
A leader line printed and baked integrally with the upper electrode layer is formed on the surface of the insulating substrate. On the surface of this insulating substrate, a chip-shaped ferrite through which the conductor penetrates is mounted,
The lead terminal of the ferrite is electrically connected to the lead wire of the layered capacitor. The upper electrode layer of the layered capacitor is configured so as to also serve as an external connection terminal for connecting to a terminal located outside the insulating substrate.
【００１０】第２の発明に係るフィルタを有する回路基
板は、上記第１の発明と同様に、層状のコンデンサを形
成するが、インダクタについては、次のような構成をな
すことにより前記層状コンデンサと接続されている。The circuit board having the filter according to the second aspect of the present invention forms a layered capacitor as in the first aspect of the present invention. However, the inductor has the following configuration to form the layered capacitor. It is connected.
【００１１】すなわち、前記絶縁基板上には、フェライ
ト層が印刷・焼成により形成され、このフェライト層
に、或いは該フェライト層と前記絶縁基板間にスパイラ
ル状に印刷・焼成したスパイラルインダクタが形成され
る。このスパイラルインダクタの一端と前記層状コンデ
ンサの上部電極とが前記フェライト層を通る導体を介し
て接続され、かつ前記スパイラルインダクタのもう一端
側の引出し線が前記絶縁基板の表面に引出されるように
して印刷・焼成により形成されている。That is, a ferrite layer is formed on the insulating substrate by printing and firing, and a spiral inductor is formed by printing and firing spirally on the ferrite layer or between the ferrite layer and the insulating substrate. . One end of the spiral inductor and the upper electrode of the layered capacitor are connected via a conductor passing through the ferrite layer, and a lead wire on the other end side of the spiral inductor is led out to the surface of the insulating substrate. It is formed by printing and firing.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１３】図１は、本発明の第１実施例に係る回路基
板の縦断面図である。FIG. 1 is a vertical sectional view of a circuit board according to a first embodiment of the present invention.
【００１４】図１において、回路を形成するための絶縁
基板１１は、ＬＣフィルタを構成する層状コンデンサＣ
及びチップ状インダクタ（フェライトチップ）Ｌを有す
る。また、図示されていないが、絶縁基板１１上には、
ＩＣチップなどの電子部品が搭載されることで、種々の
目的に対応した回路が構成されている。In FIG. 1, an insulating substrate 11 for forming a circuit is a layered capacitor C constituting an LC filter.
And a chip-shaped inductor (ferrite chip) L. Although not shown in the figure, on the insulating substrate 11,
By mounting electronic parts such as IC chips, circuits corresponding to various purposes are configured.
【００１５】本例における絶縁基板１１上の回路は、Ｌ
Ｃフィルタを介して外部端子２２ａに接続されること
で、電子機器の外部ノイズ対策が図られている。The circuit on the insulating substrate 11 in this example is L
By connecting to the external terminal 22a via the C filter, measures against external noise of the electronic device are achieved.
【００１６】絶縁基板（以下、「基板」と称する）１１
は、アルミナ等のセラミック材料で形成されている。基
板１１は、基板１１の表面に印刷・焼成して形成される
下部電極層（第１の導体層）１２と、下部電極層１２の
上に印刷・焼成して形成される誘電体層１３と、誘電体
層１３の上に印刷・焼成して形成される上部電極層（第
２の導体層）１４とを有する。これらの電極層１２、１
４及び誘電体層１４により層状（厚膜）のコンデンサＣ
が形成される。Insulating substrate (hereinafter referred to as "substrate") 11
Is formed of a ceramic material such as alumina. The substrate 11 includes a lower electrode layer (first conductor layer) 12 formed by printing and baking on the surface of the substrate 11, and a dielectric layer 13 formed by printing and baking on the lower electrode layer 12. , And an upper electrode layer (second conductor layer) 14 formed by printing and firing on the dielectric layer 13. These electrode layers 12, 1
4 and the dielectric layer 14 form a layered (thick film) capacitor C
Is formed.
【００１７】また、基板１１の表面上には、層状コンデ
ンサＣの上部電極層１４と一体に印刷・焼成された引出
し線１４ａが形成されている。基板１１上には、インダ
クタ成分（Ｌ）となるチップ状のフェライト１９（以
下、「フェライトチップ」と称する）が搭載されてい
る。層状コンデンサＣの引出し線１４ａは、フェライト
チップ１９を通る導体のリード端子１９ａと電気的に接
続されている。フェライト１９の他方の端子１９ｂは、
基板１１上にパターン印刷・焼成により形成した回路配
線（導体層）１２′と電気的に接続されている。Further, on the surface of the substrate 11, there is formed a lead wire 14a which is printed and fired integrally with the upper electrode layer 14 of the layered capacitor C. A chip-shaped ferrite 19 (hereinafter, referred to as “ferrite chip”) serving as an inductor component (L) is mounted on the substrate 11. The lead wire 14a of the layered capacitor C is electrically connected to the lead terminal 19a of the conductor passing through the ferrite chip 19. The other terminal 19b of the ferrite 19 is
It is electrically connected to the circuit wiring (conductor layer) 12 'formed on the substrate 11 by pattern printing and firing.
【００１８】フェライトチップ１９は、筒形でその中心
軸を導体が貫通することで形成されている。The ferrite chip 19 is cylindrical and is formed by a conductor penetrating its central axis.
【００１９】上部電極層１４の面上には、上部電極の接
続端子１８となる部分を除くようにして結晶性ガラスを
主成分としたオーバーコート層１５が形成され、上部電
極層１４の上面を基板外部の端子と接続するための外部
接続端子１８とする。外部接続端子１８は、ボンディン
グワイヤ２７を介して外部端子２２ａと接続されてい
る。外部端子２２ａは、樹脂ケース２２に支持されてい
る。An overcoat layer 15 containing crystalline glass as a main component is formed on the surface of the upper electrode layer 14 excluding the portion to be the connection terminal 18 of the upper electrode, and the upper surface of the upper electrode layer 14 is covered. The external connection terminal 18 is used to connect to a terminal outside the substrate. The external connection terminal 18 is connected to the external terminal 22a via the bonding wire 27. The external terminal 22a is supported by the resin case 22.
【００２０】このようなＬＣフィルタを有する回路基板
は、貴金属製のベース２１に搭載されている。A circuit board having such an LC filter is mounted on a base 21 made of precious metal.
【００２１】上記構成により、回路基板の端子部に層状
コンデンサとチップ状インダクタを混成したＬＣフィル
タを実現することができる。With the above structure, it is possible to realize an LC filter in which a layered capacitor and a chip-shaped inductor are mixed in the terminal portion of the circuit board.
【００２２】次に、図２により、上記実施例に係るフィ
ルタを有する回路基板の製造プロセスを説明する。Next, the manufacturing process of the circuit board having the filter according to the above embodiment will be described with reference to FIG.
【００２３】図２の（ａ）において、基板１１上に銀−
白金系等の大気焼成型の導体１２、１２′を印刷し、空
気中で８５０℃〜９００℃、約３０分間焼成して層状コ
ンデンサＣの下部電極層１２及び回路配線１２′を形成
する。In FIG. 2 (a), silver-
The air-fired conductors 12 and 12 'of platinum type or the like are printed and fired in air at 850 ° C. to 900 ° C. for about 30 minutes to form the lower electrode layer 12 and the circuit wiring 12' of the layered capacitor C.
【００２４】次に図２の（ｂ）に示すように、下部電極
層１２上にＢａＴｉＯ3系等の誘電体を印刷し、空気中
で８５０℃〜９００℃、約３０分間焼成して、誘電体層
１３を形成する。Next, as shown in FIG. 2B, a dielectric material such as BaTiO 3 is printed on the lower electrode layer 12 and baked in air at 850 ° C. to 900 ° C. for about 30 minutes to obtain the dielectric. The body layer 13 is formed.
【００２５】次に図２の（ｃ）に示すように、銀−白金
系等の空気焼成型導体を、誘電体層１３上から基板表面
にかけて印刷し、空気中で８５０℃〜９００℃、約３０
分間焼成して上部電極層１４及びそれより延設される引
出し線１４ａを形成する。このようにして、基板１１上
に層状の厚膜コンデンサＣ及び回路配線パターンが形成
される。Next, as shown in FIG. 2 (c), an air-fired conductor such as silver-platinum is printed on the dielectric layer 13 from the surface of the substrate to about 850 ° C. to 900 ° C. in air. Thirty
The upper electrode layer 14 and the lead wire 14a extending from the upper electrode layer 14 are formed by baking for a minute. In this way, the layered thick film capacitor C and the circuit wiring pattern are formed on the substrate 11.
【００２６】次に図２の（ｄ）に示すように、前記上部
電極層１４のうち外部への接続端子１８を除く部分と、
誘電体層１３の露出部とを覆うようにして、結晶性ガラ
スを主成分としたオーバーコート用のガラスペーストを
印刷し、空気中で８５０℃〜９００℃、約３０分間焼成
してオーバーコート層１５を形成する。接続端子１８は
オーバーコート層１５から露出する。Next, as shown in FIG. 2D, a portion of the upper electrode layer 14 excluding the connection terminal 18 to the outside,
The overcoat layer is formed by printing a glass paste for overcoat containing crystalline glass as a main component so as to cover the exposed portion of the dielectric layer 13 and firing in air at 850 ° C. to 900 ° C. for about 30 minutes. Form 15. The connection terminal 18 is exposed from the overcoat layer 15.
【００２７】その後、第２図（ｅ）の如く基板１１に、
機能素子や性能素子を装着するため、基板１１にはんだ
を印刷し、チップタイプのフェライト１９を搭載した
後、はんだ付けを行なう。はんだ付け装置の条件につい
ては酸素濃度が１００ｐｐｍ以下の窒素雰囲気におい
て、例えば、鉛と錫の割合９対１のはんだを用いる場合
には、３００℃〜３３０℃までの時間を約１分間保持
し、錫と銀と銅の割合９７対２．５対０．５のはんだを
用いる場合には、２００℃〜２４０℃までの時間を約１
分間保持してはんだ付けを行なう。Thereafter, as shown in FIG. 2 (e), on the substrate 11,
In order to mount the functional element and the performance element, solder is printed on the substrate 11 and the chip type ferrite 19 is mounted, and then soldering is performed. Regarding the conditions of the soldering apparatus, in a nitrogen atmosphere having an oxygen concentration of 100 ppm or less, for example, when using a solder having a lead and tin ratio of 9: 1, the time from 300 ° C. to 330 ° C. is held for about 1 minute, When using a solder having a tin: silver: copper ratio of 97: 2.5: 0.5, the time from 200 ° C to 240 ° C is about 1
Hold for minutes to perform soldering.
【００２８】次に第２図（ｆ）に示すように、基板１１
を貴金属性のベース２１に固着したのち、ベース２１に
端子付きの樹脂系ケース２２を固着させる。Next, as shown in FIG. 2 (f), the substrate 11
After being fixed to the noble metal base 21, the resin case 22 with terminals is fixed to the base 21.
【００２９】更に層状コンデンサＣの上部電極層の表面
に設定した外部接続端子１８と外部端子２２ａとをアル
ミニウム線２７を用いて超音波圧着装置によるワイヤボ
ンディングを行い、電気的導通を得る。
また、図示されていないが、基板１１には、ＩＣチップ
その他の電子部品が搭載される。Further, the external connection terminal 18 and the external terminal 22a set on the surface of the upper electrode layer of the layered capacitor C are wire-bonded by the ultrasonic pressure bonding device using the aluminum wire 27 to obtain electrical continuity. Although not shown, an IC chip and other electronic components are mounted on the substrate 11.
【００３０】以上ようにして構成されるハイブリッド型
のフィルタを有する回路基板では、ＬＣフィルタのＬ及
びＣの双方を印刷・焼成する場合に比べて、印刷焼成工
程を少なくすることができ、また、ＬＣ全てをチップ状
にして回路基板上に搭載する場合に比べて装置全体の小
形化を図ることができる。加えて、層状コンデンサに設
けた外部への接続端子１８が誘電体層１３の上に配置す
ることにより、従来、外部への接続端子として使用して
いた面積が不要となり、回路の実装密度を高めて小型化
を図ることができる。In the circuit board having the hybrid type filter configured as described above, the printing and firing process can be reduced as compared with the case where both L and C of the LC filter are printed and fired. It is possible to reduce the size of the entire device as compared with the case where all the LCs are formed into a chip and mounted on the circuit board. In addition, by arranging the external connection terminal 18 provided on the layered capacitor on the dielectric layer 13, the area conventionally used as the external connection terminal becomes unnecessary, and the circuit mounting density is increased. Can be miniaturized.
【００３１】次に本発明の第２実施例を図３及び図４に
より説明する。Next, a second embodiment of the present invention will be described with reference to FIGS.
【００３２】図３の（１）は第２実施例の横断面図、同
図（２）はそのＡ−Ａ′縦断面図である。図１用いた符
号と同一の符号は、同一又は共通する要素を示す。FIG. 3A is a horizontal sectional view of the second embodiment, and FIG. 3B is a vertical sectional view taken along the line AA '. The same reference numerals as those used in FIG. 1 indicate the same or common elements.
【００３３】本実施例においても、基板１１上には、第
１実施例同様に、下部電極層１２、誘電体層１３、上部
電極層１４よりなる層状のコンデンサＣが形成されてい
る。Also in this embodiment, the layered capacitor C including the lower electrode layer 12, the dielectric layer 13, and the upper electrode layer 14 is formed on the substrate 11 as in the first embodiment.
【００３４】第１実施例と異なる点は、インダクタＬの
構造である。本実施例においては、インダクタＬについ
ては、フェライト２３とスパイラルインダクタ２４によ
り構成する。The difference from the first embodiment is the structure of the inductor L. In this embodiment, the inductor L is composed of the ferrite 23 and the spiral inductor 24.
【００３５】図３に示すように、基板１１上には、フェ
ライト層２３が印刷・焼成により形成され、このフェラ
イト層２３に導体をスパイラル状に印刷・焼成すること
によりスパイラルインダクタ２４が形成される。As shown in FIG. 3, a ferrite layer 23 is formed on the substrate 11 by printing and firing, and a spiral inductor 24 is formed by printing and firing a conductor on the ferrite layer 23 in a spiral shape. .
【００３６】本例におけるフェライト層２３は、下層２
３ａ，上層２３ｂに分けられ、この上層，下層間にスパ
イラルインダクタ２４が形成されている。また、下層フ
ェライト２３ａの中央には、スパイラルインダクタ２４
の引出し線１２′を基板１１の表面に導くためのビアホ
ール３０が形成されている。The ferrite layer 23 in this example is the lower layer 2
3a and an upper layer 23b, and a spiral inductor 24 is formed between the upper layer and the lower layer. Further, in the center of the lower layer ferrite 23a, the spiral inductor 24
A via hole 30 is formed for guiding the lead wire 12 ′ of the above to the surface of the substrate 11.
【００３７】スパイラルインダクタ２４の一端２４ａと
層状コンデンサＣの上部電極層１４とがフェライト層２
３を通る導体２４′を介して接続されている。スパイラ
ルインダクタ２４のもう一端側（スパイラルの中心側）
の引出し線１２′が基板１１の表面に引出されるように
して印刷・焼成により形成されている。The one end 24a of the spiral inductor 24 and the upper electrode layer 14 of the layered capacitor C form the ferrite layer 2.
3 is connected via a conductor 24 'passing through 3. The other end side of the spiral inductor 24 (center side of the spiral)
The lead wire 12 'is formed by printing and firing so as to be drawn to the surface of the substrate 11.
【００３８】本実施例では、基板１１に配設された回路
の各外部接続端子１８（上部電極層１４兼用）にＬＣフ
ィルタが並列に配設されている。In this embodiment, an LC filter is arranged in parallel with each external connection terminal 18 (also serving as the upper electrode layer 14) of the circuit arranged on the substrate 11.
【００３９】本実施例では、インダクタＬについては、
スパイラルインダクタ２４とフェライト層２３とを印刷
・焼成により一体化することにより構成した。それによ
り、インダクタＬを薄形で、しかも、スパイラルインダ
クタとフェライトの相乗作用によりインダクタを確保で
きるので、インダクタの占有面積をスパイラルインダク
タ単独或いはフェライト層単独でインダクタを構成した
場合に比較して小さくして、インダクタ成分Ｌを充分に
確保することができる。In this embodiment, for the inductor L,
The spiral inductor 24 and the ferrite layer 23 are integrated by printing and firing. As a result, the inductor L can be made thin and the inductor can be secured by the synergistic action of the spiral inductor and the ferrite. Therefore, the area occupied by the inductor can be made smaller than that in the case where the spiral inductor alone or the ferrite layer alone is used. Therefore, the inductor component L can be sufficiently secured.
【００４０】次に本実施例の製造プロセスを図４により
説明する。Next, the manufacturing process of this embodiment will be described with reference to FIG.
【００４１】まず図４（ａ）に示すように、基板１１上
に層状コンデンサＣの下部電極層１２及び回路配線１
２′を印刷・焼成により形成する。この印刷・焼成条件
は、図２（ａ）同様である。First, as shown in FIG. 4A, the lower electrode layer 12 of the layered capacitor C and the circuit wiring 1 are formed on the substrate 11.
2'is formed by printing and firing. The printing / firing conditions are the same as those in FIG.
【００４２】次に、図４（ｂ）に示すように、誘電体層
１３を印刷・焼成により形成した後、それに隣接して、
ＭＯＦｅＯ3を主成分とした厚膜のフェライトを印刷
し、空気中で８５０℃〜１０００℃、約３０分間焼成す
ることにより、下層フェライト（第１のフェライト層）
２３ａを形成する。この工程で、導体充填前のビアホー
ル３０′が同時に形成される。Next, as shown in FIG. 4B, after the dielectric layer 13 is formed by printing and firing, it is adjacent to it.
A lower layer ferrite (first ferrite layer) is obtained by printing a thick film ferrite containing MOFeO 3 as a main component and firing it in air at 850 ° C. to 1000 ° C. for about 30 minutes.
23a is formed. In this step, the via hole 30 'before filling the conductor is simultaneously formed.
【００４３】次に図４（ｃ）に示すように、銀−白金系
等の空気焼成型導体（１４，２４）を、誘電体層１３上
と下層フェライト２３ａの上に印刷する。下層フェライ
ト２３ａの面上に形成される導体２４は、スパイラル状
をなす。このようにして印刷された導体を、空気中で８
５０℃〜１０００℃、約３０分間焼成して上部電極層１
４及びスパイラルインダクタ２４が形成される。また、
この印刷・焼成工程で、導体が充填されたビアホール３
０が形成される。Next, as shown in FIG. 4C, an air-fired conductor (14, 24) of silver-platinum type or the like is printed on the dielectric layer 13 and the lower ferrite layer 23a. The conductor 24 formed on the surface of the lower layer ferrite 23a has a spiral shape. The conductor printed in this way is placed in air 8
Upper electrode layer 1 by baking at 50 ° C. to 1000 ° C. for about 30 minutes
4 and the spiral inductor 24 are formed. Also,
Via holes 3 filled with conductors in this printing / firing process
0 is formed.
【００４４】次に図４（ｄ）に示すように、下層フェラ
イト２３ａの上に、ＭＯＦｅＯ3を主成分とした厚膜の
フェライトを印刷し、これを空気中で８５０℃〜９００
℃、約３０分間焼成して、上層フェライト（第２のフェ
ライト層）２３ｂを形成する。このようにして、スパイ
ラルインダクタ２４がフェライト層２３中に形成され
る。Next, as shown in FIG. 4D, a thick film of ferrite containing MOFeO 3 as a main component is printed on the lower layer ferrite 23a, and this is printed in air at 850 ° C. to 900 ° C.
The upper layer ferrite (second ferrite layer) 23b is formed by firing at 30 ° C. for about 30 minutes. In this way, the spiral inductor 24 is formed in the ferrite layer 23.
【００４５】次に図４（ｅ）に示すように、上層電極層
１４上の外部接続端子１８となる部分を除いて、誘電体
層１３とフェライト層２３を覆うようにして結晶性ガラ
スを主成分としたオーバーコートガラスペーストを印刷
し、これを空気中で焼成してオーバーコート層１５を形
成する。Next, as shown in FIG. 4E, the crystalline glass is mainly formed so as to cover the dielectric layer 13 and the ferrite layer 23, except for the portion which becomes the external connection terminal 18 on the upper electrode layer 14. The overcoat glass paste as a component is printed and baked in the air to form the overcoat layer 15.
【００４６】次に図４（ｆ）に示すように、基板１１を
貴金属性のベース２１に固着したのち、このベース２１
に端子２２ａ付き樹脂ケース２２を固着させる。
更に基板１１の外部接続端子１８と外部端子２２ａとを
ワイヤボンディング２７により電気的に接続する。Next, as shown in FIG. 4 (f), after the substrate 11 is fixed to the base 21 made of noble metal, the base 21 is fixed.
The resin case 22 with the terminal 22a is fixed to. Further, the external connection terminal 18 and the external terminal 22a of the substrate 11 are electrically connected by the wire bonding 27.
【００４７】以上ようにして構成される回路基板では、
コンデンサ、スパイラルインダクタ、フェライトを一体
の層状構造にすることにより、ＬＣフィルタの小形、高
密度化、高性能化を図ることができる。In the circuit board constructed as described above,
By forming the capacitor, the spiral inductor, and the ferrite into an integrated layered structure, the LC filter can be made compact, high-density, and high-performance.
【００４８】図５は、本発明の第３実施例に係る回路基
板の縦断面構造図である。本実施例も基本的には、第２
実施例と同様の構造をなすものである。以下、第２実施
例と異なる点について説明する。FIG. 5 is a vertical sectional structural view of a circuit board according to a third embodiment of the present invention. This embodiment is also basically the second
The structure is similar to that of the embodiment. The points different from the second embodiment will be described below.
【００４９】本実施例では、層状コンデンサＣの面上
に、はんだ３１を介してアルミニウム材或はニッケル材
で構成した外部接続端子３２を設けた。外部接続端子３
２は、表面粗さ３μｍに処理した角材からなる。この外
部接続端子３２と外部端子２２ａとをボンディングワイ
ヤ２７により接続した。ワイヤボンディングは、はんだ
や超音波溶着により行われる。このように構成すれば、
外部接続端子とボンディングワイヤとの接続強度が増す
ことができる。In this embodiment, the external connection terminal 32 made of an aluminum material or a nickel material is provided on the surface of the layered capacitor C via the solder 31. External connection terminal 3
No. 2 is a square bar treated to have a surface roughness of 3 μm. The external connection terminal 32 and the external terminal 22a were connected by the bonding wire 27. Wire bonding is performed by soldering or ultrasonic welding. With this configuration,
The connection strength between the external connection terminal and the bonding wire can be increased.
【００５０】なお、第２、第３の実施例では、スパイラ
ルインダクタ２４をフェライト２３の層間に介在させた
が、フェライト層２３と基板１１間に形成してもよい。
この場合には、スパイラルインダクタ２４は、基板１１
面上に印刷・焼成され、その後にビアホール付きのフェ
ライト層２３が印刷・焼成されることになる。Although the spiral inductor 24 is interposed between the layers of the ferrite 23 in the second and third embodiments, it may be formed between the ferrite layer 23 and the substrate 11.
In this case, the spiral inductor 24 is connected to the substrate 11
The surface is printed and baked, and then the ferrite layer with a via hole 23 is printed and baked.
【００５１】[0051]
【発明の効果】本発明によれば、製造工程の簡略化を図
り、低コストにして小形化及び高密度化に優れたフィル
タを有する回路基板を提供することができる。According to the present invention, it is possible to provide a circuit board having a filter which simplifies the manufacturing process, is low in cost, and is excellent in miniaturization and high density.
【図１】本発明の第１実施例に係るフィルタを有する回
路基板の縦断面構造図。FIG. 1 is a vertical sectional structural view of a circuit board having a filter according to a first embodiment of the present invention.
【図２】第１実施例の回路基板の製造プロセスを示す説
明図。FIG. 2 is an explanatory view showing a manufacturing process of the circuit board of the first embodiment.
【図３】本発明の第２の実施例にかかるフィルタを有す
る回路基板の横断面図、及び縦断面構造図。3A and 3B are a horizontal sectional view and a vertical sectional structural view of a circuit board having a filter according to a second embodiment of the present invention.
【図４】第２実施例の回路基板の製造プロセスを示す説
明図。FIG. 4 is an explanatory view showing a manufacturing process of the circuit board of the second embodiment.
【図５】本発明の第３実施例を示す縦断面構造図。FIG. 5 is a vertical sectional structural view showing a third embodiment of the present invention.
１１・・・基板、１２…下部電極層、１３…誘電体層、１
４…上部電極層、１５…オーバーコート層、１８…外部
接続端子、１９…チップタイプのフェライト、２３（２
３ａ、２３ｂ）…フェライト層、２４…スパイラルイン
ダクタ、３０…ビアホール。11 ... Substrate, 12 ... Lower electrode layer, 13 ... Dielectric layer, 1
4 ... Upper electrode layer, 15 ... Overcoat layer, 18 ... External connection terminal, 19 ... Chip type ferrite, 23 (2
3a, 23b) ... Ferrite layer, 24 ... Spiral inductor, 30 ... Via hole.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/28 Ｈ０１Ｇ 4/40 ３２１Ａ (72)発明者 圷 安夫 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 Ｆターム(参考） 4E351 AA07 BB03 BB09 BB22 BB24 BB31 BB38 BB49 CC11 CC22 DD05 DD20 DD43 GG20 5E070 AA05 AB01 BA12 BB01 CB03 CB13 DA15 DB02 EA01 5E082 BB01 BC39 DD07 5E314 AA07 BB06 BB11 CC06 FF23 5J024 AA01 DA01 DA25 DA32 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/28 H01G 4/40 321A (72) Inventor Yasuo 圷 Yasuo 2520 Takaba, Hitachinaka City, Ibaraki Hitachi, Ltd. Automotive equipment group F-term (reference) 4E351 AA07 BB03 BB09 BB22 BB24 BB31 BB38 BB49 CC11 CC22 DD05 DD20 DD43 GG20 5E070 AA05 AB01 BA12 BB01 CB03 CB13 DA15 DB02 EA01 5E082 BB01 BC39 DD07 BB0606A11 5A08 5BB06 BB01 DA25 DA32
Claims (6)
印刷・焼成して形成される下部電極層と、前記下部電極
層の上に印刷・焼成して形成される誘電体層と、前記誘
電体層の上に印刷・焼成して形成される上部電極層と、
により層状のコンデンサが構成され、 前記上部電極層と一体に印刷・焼成された引出し線が前
記絶縁基板の表面に形成され、かつ前記絶縁基板の表面
には、導体が貫通するチップ状のフェライトが搭載さ
れ、このフェライトのリード端子が前記層状コンデンサ
の引出し線と電気的に接続され、 前記層状コンデンサの上部電極層は、この絶縁基板の外
部にある端子と接続するための外部接続端子を兼ねるよ
うに構成されていることを特徴とするフィルタを有する
回路基板。1. A lower electrode layer formed by printing and baking on the surface of an insulating substrate for forming a circuit, a dielectric layer formed by printing and baking on the lower electrode layer, and An upper electrode layer formed by printing and firing on the dielectric layer,
A layered capacitor is constituted by, a leader line printed and baked integrally with the upper electrode layer is formed on the surface of the insulating substrate, and a chip-shaped ferrite through which a conductor penetrates is formed on the surface of the insulating substrate. The lead terminal of the ferrite is electrically connected to the lead wire of the layered capacitor, and the upper electrode layer of the layered capacitor also serves as an external connection terminal for connecting to a terminal outside the insulating substrate. A circuit board having a filter configured as described in 1.
となる部分を除くようにして結晶性ガラスを主成分とし
たオーバーコート層が形成されている請求項１記載のフ
ィルタを有する回路基板。2. The circuit board having a filter according to claim 1, wherein an overcoat layer containing crystalline glass as a main component is formed on the upper electrode layer except a portion to be the external connection terminal. .
印刷・焼成して形成される下部電極層と、前記下部電極
層の上に印刷・焼成して形成される誘電体層と、前記誘
電体層の上に印刷・焼成して形成される上部電極層と、
によりが層状のコンデンサが構成され、 また、前記絶縁基板上には、フェライト層が印刷・焼成
により形成され、このフェライト層に或いは該フェライ
ト層と前記絶縁基板間にスパイラル状に印刷・焼成した
スパイラルインダクタが形成され、このスパイラルイン
ダクタの一端と前記層状コンデンサの上部電極とが前記
フェライト層を通る導体を介して接続され、かつ前記ス
パイラルインダクタのもう一端側の引出し線が前記絶縁
基板の表面に引出されるようにして印刷・焼成により形
成されていることを特徴とするフィルタを有する回路基
板。3. A lower electrode layer formed by printing and firing on the surface of an insulating substrate for forming a circuit, a dielectric layer formed by printing and firing on the lower electrode layer, and An upper electrode layer formed by printing and firing on the dielectric layer,
Is formed into a layered capacitor, and a ferrite layer is formed on the insulating substrate by printing / sintering, and a spiral printed / sintered spirally on the ferrite layer or between the ferrite layer and the insulating substrate is formed. An inductor is formed, one end of the spiral inductor and the upper electrode of the layered capacitor are connected via a conductor passing through the ferrite layer, and a lead wire on the other end side of the spiral inductor is led out to the surface of the insulating substrate. A circuit board having a filter, which is formed by printing and firing as described above.
れ、このフェライト層の上層，下層間に前記スパイラル
インダクタが形成され、前記下層のフェライト層には、
前記スパイラルインダクタの引出し線を前記絶縁基板の
表面に導くためのビアホールが形成されている請求項３
記載のフィルタを有する回路基板。4. The ferrite layer is divided into an upper layer and a lower layer, the spiral inductor is formed between the upper layer and the lower layer of the ferrite layer, and the lower ferrite layer comprises:
4. A via hole for guiding a lead wire of the spiral inductor to a surface of the insulating substrate is formed.
A circuit board having the described filter.
は、この絶縁基板の外部にある端子と接続するための外
部接続端子を兼ねるように構成され、前記上部電極層の
上には、前記外部接続端子となる部分を除くようにして
前記結晶性ガラスを主成分としたオーバーコート層が形
成されている請求項３記載のフィルタを有する回路基
板。5. The surface of the upper electrode layer of the layered capacitor is configured to also serve as an external connection terminal for connecting to a terminal outside the insulating substrate, and the external electrode is formed on the upper electrode layer. The circuit board having a filter according to claim 3, wherein an overcoat layer containing the crystalline glass as a main component is formed so as to exclude a portion to be a connection terminal.
アルミニウム材或はニッケル材で構成した外部接続端子
が設けられている請求項１又は３記載のフィルタを有す
る回路基板。6. The circuit board having a filter according to claim 1, wherein an external connection terminal made of an aluminum material or a nickel material is provided on the upper electrode layer via a solder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359143A JP2003163559A (en) | 2001-11-26 | 2001-11-26 | Circuit board with filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359143A JP2003163559A (en) | 2001-11-26 | 2001-11-26 | Circuit board with filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003163559A true JP2003163559A (en) | 2003-06-06 |
Family
ID=19170205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359143A Pending JP2003163559A (en) | 2001-11-26 | 2001-11-26 | Circuit board with filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003163559A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100901609B1 (en) * | 2007-10-18 | 2009-06-08 | 엘지이노텍 주식회사 | Power noise reducing apparatus |
| US7629269B2 (en) | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
| KR100935263B1 (en) * | 2004-06-30 | 2010-01-06 | 인텔 코오퍼레이션 | Device of metal oxide ceramic thin film on base metal electrode and method of forming capacitor comprising said device |
| US7656644B2 (en) | 2005-03-31 | 2010-02-02 | Intel Corporation | iTFC with optimized C(T) |
| US7733626B2 (en) | 2004-10-21 | 2010-06-08 | Intel Corporation | Passive device structure |
| US8499426B2 (en) | 2005-06-29 | 2013-08-06 | Intel Corporation | Methods of making thin film capacitors |
| CN111422821A (en) * | 2020-03-13 | 2020-07-17 | 清华大学 | Microsystem packaging method |
-
2001
- 2001-11-26 JP JP2001359143A patent/JP2003163559A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935263B1 (en) * | 2004-06-30 | 2010-01-06 | 인텔 코오퍼레이션 | Device of metal oxide ceramic thin film on base metal electrode and method of forming capacitor comprising said device |
| US7733626B2 (en) | 2004-10-21 | 2010-06-08 | Intel Corporation | Passive device structure |
| US7629269B2 (en) | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
| US7656644B2 (en) | 2005-03-31 | 2010-02-02 | Intel Corporation | iTFC with optimized C(T) |
| US7755165B2 (en) | 2005-03-31 | 2010-07-13 | Intel Corporation | iTFC with optimized C(T) |
| US8499426B2 (en) | 2005-06-29 | 2013-08-06 | Intel Corporation | Methods of making thin film capacitors |
| KR100901609B1 (en) * | 2007-10-18 | 2009-06-08 | 엘지이노텍 주식회사 | Power noise reducing apparatus |
| CN111422821A (en) * | 2020-03-13 | 2020-07-17 | 清华大学 | Microsystem packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5404312B2 (en) | Electronic equipment | |
| JP4844045B2 (en) | Electronic component and manufacturing method thereof | |
| JP2001267453A (en) | Laminated ceramic electronic component, method of manufacturing the same, and electronic device | |
| WO2006120826A1 (en) | Ceramic multilayer board | |
| JPWO2005067359A1 (en) | Ceramic multilayer substrate | |
| JP2002260925A (en) | Laminated chip inductor | |
| US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
| JPS62293601A (en) | Electric passive device | |
| JP2003163559A (en) | Circuit board with filter | |
| US11456109B2 (en) | Coil component | |
| JPH11329845A (en) | Electronic component and manufacture thereof | |
| JP3246166B2 (en) | Thin film capacitors | |
| JP2000223315A (en) | Laminated chip coil part | |
| JP2003078103A (en) | Circuit board | |
| JPH11345734A (en) | Laminated ceramic capacitor | |
| JPH06152145A (en) | Electronic circuit device and its manufacture | |
| KR100653247B1 (en) | Printed circuit board having embedded electric components and fabricating method therefore | |
| JP2004047817A (en) | Laminated ferrite substrate, thin coil component, and circuit device using the same | |
| JP2005136231A (en) | Ceramic electronic component and ceramic capacitor | |
| JPS6025290A (en) | Method of producing hybrid integrated circuit board | |
| JP2004153041A (en) | Stacked capacitor | |
| JP3250166B2 (en) | Multilayer composite electronic components | |
| JPS59915A (en) | Method of producing laminated circuit part | |
| JPH1167587A (en) | Manufacture of laminated compound component | |
| JPS5917294A (en) | Composite laminated ceramic part and method of producing same |