JP2003163303A - Ic mounting board and method for manufacturing the same - Google Patents

Ic mounting board and method for manufacturing the same

Info

Publication number
JP2003163303A
JP2003163303A JP2001360229A JP2001360229A JP2003163303A JP 2003163303 A JP2003163303 A JP 2003163303A JP 2001360229 A JP2001360229 A JP 2001360229A JP 2001360229 A JP2001360229 A JP 2001360229A JP 2003163303 A JP2003163303 A JP 2003163303A
Authority
JP
Japan
Prior art keywords
mounting
lead terminal
mounting base
lead
lead terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001360229A
Other languages
Japanese (ja)
Inventor
Akira Sakai
晃 境
Katsuyuki Ishiguro
克之 石黒
Hideaki Sato
秀昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001360229A priority Critical patent/JP2003163303A/en
Publication of JP2003163303A publication Critical patent/JP2003163303A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form lead terminals to be connected to an IC chip on an IC mounting board with high accuracy and prevent separation of the lead terminals from a mounting region in the board. <P>SOLUTION: The lead terminals 2a, 2b, 2c are formed on a plane which is at the same level as the surface (reference plane 3A1) of the mounting region 3A of the IC mounting board. Grooves 3a, 3b, 3c, 3d are each transferred to every side of the individual lead terminals 2a, 2b, 2c in the direction of the row (Y) by using a second metal mold 30 to raise accuracy of the individual lead terminals 2a, 2b, 2c in the direction of the row. A resin 3e of R-shaped cross section is provided for coverage between the edges of connecting surfaces 2a1, 2b1, 2c1 of the lead terminals 2a, 2b, 2c, respectively, and the grooves 3a, 3b, 3c, 3d. As a result, the lead terminals 2a, 2b, 2c can be adhered with larger adhesive strength, and thus the lead terminals 2a, 2b, 2c are prevented from separating. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ICチップが実装
されるIC実装用基板に係わり、特に樹脂製の実装ベー
ス内にリード端子を高精度に位置決めして露出させるこ
とができ、ICチップの電極を前記リード端子に確実に
導通させることができるIC実装用基板およびその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC mounting substrate on which an IC chip is mounted, and in particular, it is possible to position and expose lead terminals with high precision in a resin mounting base. The present invention relates to an IC mounting substrate capable of surely conducting an electrode to the lead terminal and a method for manufacturing the same.

【0002】[0002]

【従来の技術】ICチップは、1枚のシリコンウエハ上
に数万個から数百万個が同時に形成される。このICチ
ップは約1mm角あるいはそれ以下の大きさで、内部に
多数のトランジスタ回路などが含まれている。前記IC
チップは、プラスチックやセラミックなどの基板に実装
されて、ICチップの電極が前記基板上のリード部に導
通した状態で、樹脂モールドされるなどしてパッケージ
されている。
2. Description of the Related Art Several tens to several millions of IC chips are simultaneously formed on one silicon wafer. This IC chip has a size of about 1 mm square or less, and includes a large number of transistor circuits inside. The IC
The chip is mounted on a substrate such as plastic or ceramic, and is packaged by resin molding or the like with the electrodes of the IC chip electrically connected to the lead portions on the substrate.

【0003】基板のリード部とICチップの電極とを導
通する構造として、例えばワイヤボンディング法がある
が、ワイヤボンディングはボンディングのコストが嵩
み、またワイヤ配線を介して外部ノイズが重畳しやすい
問題がある。
As a structure for electrically connecting the lead portion of the substrate and the electrode of the IC chip, for example, there is a wire bonding method. However, the wire bonding is costly and the external noise is likely to be superposed through the wire wiring. There is.

【0004】また、ICチップを搭載した基板でのIC
チップと基板上のリード部とを導通させる構造として、
前記基板の実装領域に設けられた複数のリード部の上
に、前記ICチップの電極を設置して、前記リード部と
前記電極とをハンダ付けや導電性樹脂などを介して導通
させるものもある。
In addition, an IC on a substrate on which an IC chip is mounted
As a structure for conducting the chip and the lead part on the substrate,
There is also one in which the electrodes of the IC chip are installed on a plurality of lead portions provided in the mounting area of the substrate, and the lead portions and the electrodes are electrically connected to each other via soldering or a conductive resin. .

【0005】[0005]

【発明が解決しようとする課題】しかし、ICチップ
は、その寸法が小さく、また微小な電極が狭い間隔で多
数配置されているものであるため、前記基板の実装領域
では微細なリード部を狭い間隔で配列して形成しなくて
はならない。基板上にこのような微細なリード部を高精
度に形成するのは、精密な製造工程が必要になりコスト
の高いものとなる。
However, since the IC chip is small in size and a large number of fine electrodes are arranged at narrow intervals, the fine lead portion is narrow in the mounting area of the substrate. They must be formed with an interval. Forming such a fine lead portion on a substrate with high accuracy requires a precise manufacturing process and is costly.

【0006】また基板において前記リード部が位置ずれ
して形成されていたり、あるいは各リード部の表面が同
一面上に位置していないことがあると、ICチップの複
数の電極と、これに対応するそれぞれのリード部を確実
に導通させることができないという問題が生じる。
Further, if the lead portions are formed on the substrate so as to be displaced, or if the surfaces of the lead portions are not located on the same plane, a plurality of electrodes of the IC chip and corresponding electrodes are formed. However, there is a problem in that the respective lead portions cannot be surely conducted.

【0007】本発明は、基板の実装領域に微細なリード
部を高精度に位置決めして配置でき、ICチップの電極
と各リード部とを安定して接続させることができるIC
実装用基板およびその製造方法を提供することを目的と
している。
According to the present invention, the fine lead portions can be positioned and arranged with high precision in the mounting area of the substrate, and the electrodes of the IC chip can be stably connected to the respective lead portions.
An object is to provide a mounting substrate and a manufacturing method thereof.

【0008】[0008]

【課題を解決するための手段】本発明は、ICチップの
実装領域を有する樹脂製の実装ベースと、前記実装ベー
スに埋設された複数のリード端子とを有し、複数の前記
リード端子が前記実装領域に並んで露出しており、前記
ICチップの電極が前記リード端子の表面に電気的に接
続可能とされたIC実装用基板において、前記実装領域
の表面には、隣接する前記リード端子の間に、前記実装
ベースを成型する際に前記リード端子を成型用の金型で
位置決めするための溝部が形成されていることを特徴と
するものである。
According to the present invention, there is provided a resin mounting base having an IC chip mounting region, and a plurality of lead terminals embedded in the mounting base. In an IC mounting substrate that is exposed side by side in the mounting area and in which the electrodes of the IC chip can be electrically connected to the surface of the lead terminal, the surface of the mounting area is provided with A groove for positioning the lead terminal with a molding die when molding the mounting base is formed therebetween.

【0009】本発明では、リード端子とリード端子との
間に設けた溝部により、前記溝部に隣接するリード端子
の接続面(ICチップの電極と接続される面)を確実に
実装ベース内の実装領域に露出させることができる。よ
って、ICチップの電極とリード端子の接続面とが確実
に接続されるようになる。
According to the present invention, the groove provided between the lead terminals ensures that the connection surface of the lead terminal adjacent to the groove (the surface connected to the electrode of the IC chip) is mounted in the mounting base. Can be exposed to the area. Therefore, the electrodes of the IC chip and the connection surfaces of the lead terminals can be reliably connected.

【0010】上記において、前記リード端子と前記溝部
との境界部では、前記溝部から前記リード端子の側端面
にかけて樹脂が隆起して、前記リード端子の前記側端面
が前記樹脂で覆われているものが好ましい。
In the above description, at the boundary portion between the lead terminal and the groove portion, resin bulges from the groove portion to the side end surface of the lead terminal, and the side end surface of the lead terminal is covered with the resin. Is preferred.

【0011】前記樹脂で覆われた部分の断面形状はR曲
面が最も好ましい。ただし、ゆるやかな曲面又はテーパ
面で形成されてもよい。
The curved surface of the portion covered with the resin is most preferably an R curved surface. However, it may be formed by a gently curved surface or a tapered surface.

【0012】上記構成では、リード端子が実装ベースの
実装領域により強い接着力で固着させられるため、リー
ド端子が実装領域から容易に剥離することを防止するこ
とができる。
In the above structure, since the lead terminal is fixed to the mounting area of the mounting base with a strong adhesive force, it is possible to prevent the lead terminal from easily peeling from the mounting area.

【0013】またIC実装用基板では、前記実装領域に
露出する前記リード端子の裏側には、前記実装ベースを
成型する際に前記リード端子を押えるための穴が、前記
実装ベースの裏面から前記リード端子の裏面に通じて形
成されている。
Further, in the IC mounting substrate, a hole for pressing the lead terminal when molding the mounting base is formed on the back side of the lead terminal exposed in the mounting area, from the back surface of the mounting base to the lead. It is formed so as to communicate with the back surface of the terminal.

【0014】また本発明は、第1の金型と第2の金型と
の間にキャビティを形成し、前記キャビティ内に金属製
のリード端子を挿入し、前記キャビティ内に樹脂を注入
して前記リード端子が埋設された実装ベースを形成し、
このとき前記実装ベースの実装領域の表面に前記リード
端子を露出させてこのリード端子にICチップの電極を
接続可能とするIC実装用基板を製造する方法におい
て、前記キャビティ内の前記実装領域を形成する部分
で、前記第1の金型に突出形成された突き当て部と、前
記第2の金型に形成された凹部とで前記リード端子を挟
み、且つ前記凹部内で前記リード端子が側方へ位置ずれ
しないように位置決めしながら、前記実装ベースを成型
し、その結果、実装領域の表面で、隣接するリード端子
の間に溝部を有し、実装領域に位置するリード端子の裏
側に、実装ベースの裏面側から前記リード端子の裏面に
達する穴を有する前記実装ベースを成型することを特徴
とするものである。
According to the present invention, a cavity is formed between the first mold and the second mold, a metal lead terminal is inserted into the cavity, and a resin is injected into the cavity. Forming a mounting base in which the lead terminals are embedded,
At this time, in the method of manufacturing an IC mounting substrate in which the lead terminals are exposed on the surface of the mounting area of the mounting base and the electrodes of the IC chip can be connected to the lead terminals, the mounting area in the cavity is formed. The lead terminal is sandwiched between the abutting portion projectingly formed in the first mold and the recess formed in the second mold, and the lead terminal is laterally disposed in the recess. The mounting base is molded while positioning so as not to be displaced, and as a result, there is a groove portion between adjacent lead terminals on the surface of the mounting area, and the mounting base is mounted on the back side of the lead terminal located in the mounting area. The mounting base having a hole reaching the back surface of the lead terminal from the back surface side of the base is molded.

【0015】この場合、前記第2の金型の前記凹部の幅
寸法を、前記リード端子の幅寸法よりも大きく設定する
と、前記実装ベースを成型する際に、実装領域の表面に
おいて、前記溝部から前記リード端子の側端部に向けて
樹脂を隆起させ、前記リード端子の側端面が前記樹脂で
覆われた実装ベースを成型することができる。
In this case, if the width dimension of the recess of the second mold is set to be larger than the width dimension of the lead terminal, when the mounting base is molded, the surface of the mounting region is cut from the groove portion. It is possible to mold the mounting base in which the resin is raised toward the side end portion of the lead terminal and the side end surface of the lead terminal is covered with the resin.

【0016】[0016]

【発明の実施の形態】図1は本発明の実施の形態とし
て、IC実装用基板を示す平面図、図2はリードフレー
ムを切断した後のIC基板を示す斜視図、図3はIC実
装用基板とこのIC実装用基板を成型するための金型の
断面図を示し、Aは図1のIIIa−IIIa線での断
面図、Bは図1のIIIb−IIIb線での断面図、図
4は図1及び図3AのIV−IV線でのIC実装用基板
と金型の拡大断面図、図5A,Bおよび図6A,B,C
は、IC実装用基板の製造方法を示す工程図である。な
お、図5と図6は、金型および製造されたIC実装用基
板を、図1のIIIa−IIIa線での断面で示してい
る。
1 is a plan view showing an IC mounting substrate as an embodiment of the present invention, FIG. 2 is a perspective view showing the IC substrate after a lead frame is cut, and FIG. 3 is an IC mounting substrate. 4A and 4B are cross-sectional views of a substrate and a mold for molding this IC mounting substrate, where A is a cross-sectional view taken along line IIIa-IIIa in FIG. 1, B is a cross-sectional view taken along line IIIb-IIIb in FIG. Is an enlarged cross-sectional view of the IC mounting substrate and the mold along line IV-IV in FIGS. 1 and 3A, and FIGS. 5A and 5B and FIGS. 6A, B and C.
FIG. 7A is a process diagram showing the manufacturing method of the IC mounting substrate. 5 and 6 show the die and the manufactured IC mounting substrate in a cross section taken along the line IIIa-IIIa in FIG.

【0017】図1に示すように、IC実装用基板1Aは
シリコンウエハから切断されたICチップ10を実装す
るためのものであり、主にリードフレーム2と実装ベー
ス3とから構成されている。
As shown in FIG. 1, an IC mounting substrate 1A is for mounting an IC chip 10 cut from a silicon wafer, and is mainly composed of a lead frame 2 and a mounting base 3.

【0018】なお、以下においてはシリコンウエハから
切断されたチップ状態のものをICチップ10、リード
フレーム2と実装ベース3とが一体のものをIC実装用
基板1A(図1参照)、前記IC実装用基板1Aからリ
ードフレーム2を切断したものをIC実装用基板1B
(図2参照)で示す。
In the following, an IC chip 10 is in a chip state cut from a silicon wafer, an IC mounting substrate 1A (see FIG. 1) in which the lead frame 2 and the mounting base 3 are integrated, and the IC mounting. The substrate 1A for cutting the lead frame 2 is a substrate 1B for mounting an IC.
(See FIG. 2).

【0019】図1に示される前記ICチップ10の大き
さは、例えば0.8mm×1.2mmと小さい。前記I
Cチップ10の接続側の面(紙面直行方向の下面)に
は、例えば直径0.1mm程度の半球形状の電極10a
が設けられている(図2参照)。
The size of the IC chip 10 shown in FIG. 1 is as small as 0.8 mm × 1.2 mm. I
On the surface of the C chip 10 on the connection side (the lower surface in the direction perpendicular to the paper surface), for example, a hemispherical electrode 10a having a diameter of about 0.1 mm.
Are provided (see FIG. 2).

【0020】前記リードフレーム2は、例えば銅、ステ
ンレス鋼などの薄い導電性の金属板で形成されている。
リードフレーム2は略四角形状の外枠を形成する4つの
辺の中央から中心方向に延びる支持片2A,2B,2
C,2Dを有している。各支持片2A,2B,2C,2
Dの中心には、短冊形状に分岐形成されたリード端子が
形成されている。支持片2Aおよび支持片2Cは3つに
分岐形成され、リード端子2a,2b,2cおよびリー
ド端子2f,2g,2hとされ、支持片2Bおよび支持
片2Dは2つに分岐形成され、リード端子2d,2eお
よびリード端子2i,2jとされている。なお、リード
端子2a〜2jの総数は、前記ICチップ10の電極1
0aと同じ数だけ形成されている。
The lead frame 2 is formed of a thin conductive metal plate such as copper or stainless steel.
The lead frame 2 includes support pieces 2A, 2B, 2 extending in the center direction from the center of four sides forming an outer frame of a substantially rectangular shape.
It has C and 2D. Each support piece 2A, 2B, 2C, 2
At the center of D, a lead terminal branched into a strip shape is formed. The support piece 2A and the support piece 2C are formed into three branches to form the lead terminals 2a, 2b and 2c and the lead terminals 2f, 2g and 2h, and the support piece 2B and the support piece 2D are formed into two branch terminals. 2d, 2e and lead terminals 2i, 2j. The total number of lead terminals 2a to 2j is the same as that of the electrode 1 of the IC chip 10.
It is formed by the same number as 0a.

【0021】前記各リード端子2a〜2jは、先端ほど
徐々に細くなる自由端で形成されており、その並び方向
(XおよびY方向)の幅寸法は約0.1mm、厚み寸法
は約0.05mmと微細である。そして、各リード端子
2a〜2jの先端は、リードフレーム2の中心において
前記並び方向に所定の間隔をおいて設けられている。
Each of the lead terminals 2a to 2j is formed by a free end that becomes thinner toward the tip, and the width dimension in the arranging direction (X and Y directions) is about 0.1 mm and the thickness dimension is about 0. It is as fine as 05 mm. The tip ends of the lead terminals 2a to 2j are provided at the center of the lead frame 2 at a predetermined interval in the arrangement direction.

【0022】実装ベース3は樹脂材料により平面ロの字
形状に形成され、その中央の凹状に形成された部分の底
部には実装領域3Aが設けられている。そして、前記各
支持片2A,2B,2C,2Dの分岐形成後の各リード
端子2a〜2jは、実装ベース3の四方の外側面から内
側面に貫かれており、前記実装領域3A内の底部の樹脂
内に埋設されている。そして、各支持片2A,2B,2
C,2Dは前記実装ベース3によって連結されている。
The mounting base 3 is formed of a resin material into a square V shape in plan view, and a mounting region 3A is provided at the bottom of the concave portion formed in the center thereof. Then, the lead terminals 2a to 2j after branch formation of the support pieces 2A, 2B, 2C, and 2D are pierced from the four outer surfaces to the inner surface of the mounting base 3 to form a bottom portion in the mounting area 3A. It is embedded in the resin. And each support piece 2A, 2B, 2
C and 2D are connected by the mounting base 3.

【0023】各リード端子2a〜2jと実装ベース3の
実装領域3A内の底部との関係を、図4の断面図を用い
て説明する。
The relationship between the lead terminals 2a to 2j and the bottom of the mounting base 3 in the mounting region 3A will be described with reference to the sectional view of FIG.

【0024】図4の断面図では、実装ベース3の実装領
域3A内にリード端子2a,2b,2cが埋設されてい
る。実装領域3Aの表面を基準面3A1としたときに、
前記リード端子2a,2b,2cの接続面2a1,2b
1,2c1は、前記基準面3A1と同一面で形成されて
いる。ただし、リード端子2a,2b,2cの並び方向
(Y方向)の側部には、溝部3a,3b,3c,3dが
それぞれ形成されている。すなわち、前記リード端子2
aは溝部3aと溝部3bとの間に形成され、リード端子
2bは溝部3bと溝部3cとの間に形成され、リード端
子2cは溝部3cと溝部3dとの間に形成されている。
In the sectional view of FIG. 4, the lead terminals 2a, 2b, 2c are embedded in the mounting region 3A of the mounting base 3. When the surface of the mounting area 3A is used as the reference surface 3A1,
Connection surfaces 2a1, 2b of the lead terminals 2a, 2b, 2c
1 and 2c1 are formed on the same surface as the reference surface 3A1. However, groove portions 3a, 3b, 3c, 3d are formed on the side portions of the lead terminals 2a, 2b, 2c in the arrangement direction (Y direction), respectively. That is, the lead terminal 2
a is formed between the groove portions 3a and 3b, the lead terminal 2b is formed between the groove portions 3b and 3c, and the lead terminal 2c is formed between the groove portions 3c and 3d.

【0025】また各溝部3a,3b,3c,3dの底部
と各リード端子2a,2b,2cの接続面2a1,2b
1,2c1の並び方向の縁部との間は連続する樹脂材料
で形成されている。各溝部3a,3b,3c,3dの底
部と各リード端子2a,2b,2cとの境界部では、前
記溝部3a,3b,3c,3dの底部から各リード端子
2a,2b,2cの両側端部にかけて樹脂が隆起してお
り、前記リード端子の側端部が前記樹脂で覆われてい
る。前記側端部を覆う樹脂3eの断面形状は、前記R曲
面が最も好ましいが、その他例えばゆるやかな曲面また
はテーパ面であってもよい。
The bottom of each groove 3a, 3b, 3c, 3d and the connecting surface 2a1, 2b of each lead terminal 2a, 2b, 2c.
A continuous resin material is formed between the edges of the 1 and 2 c 1 in the arrangement direction. At the boundary between the bottom of each groove 3a, 3b, 3c, 3d and each lead terminal 2a, 2b, 2c, both ends of each lead terminal 2a, 2b, 2c from the bottom of said groove 3a, 3b, 3c, 3d. The resin is bulged up to the end, and the side end portion of the lead terminal is covered with the resin. The cross-sectional shape of the resin 3e that covers the side end portion is most preferably the R curved surface, but may be, for example, a gentle curved surface or a tapered surface.

【0026】このようにすると、各リード端子2a,2
b,2cの接続面2a1,2b1,2c1の面以外の面
である両側端面を樹脂で覆うことができるようになり、
各リード端子2a,2b,2cと実装ベース3を形成す
る樹脂材料との間の接着力を強化することができる。よ
って、各リード端子2a,2b,2cが実装ベース3の
実装領域3Aから剥離するのを防止することができる。
In this way, each lead terminal 2a, 2
It becomes possible to cover both end surfaces which are surfaces other than the connection surfaces 2a1, 2b1 and 2c1 of b and 2c with resin,
The adhesive force between each lead terminal 2a, 2b, 2c and the resin material forming the mounting base 3 can be enhanced. Therefore, it is possible to prevent the lead terminals 2a, 2b, 2c from peeling off from the mounting area 3A of the mounting base 3.

【0027】上記IC実装用基板の製造方法について説
明する。IC実装用基板の製造は、図3Aおよび図3B
に示す第1の金型20と、第2の金型30が使用され
る。前記第1の金型20には、実装ベース3を成型する
ためのキャビティとなる凹部21が形成され、その中央
には凸部22、23が形成されている。また第2の金型
30の両端にも前記実装ベース23を成型するためのキ
ャビティとなる凹部30a,30aが形成されている。
A method of manufacturing the above IC mounting substrate will be described. The manufacture of the IC mounting substrate is as shown in FIG. 3A and FIG. 3B.
The first mold 20 and the second mold 30 shown in are used. The first mold 20 is provided with a concave portion 21 serving as a cavity for molding the mounting base 3, and convex portions 22 and 23 are formed in the center thereof. Further, recesses 30a, 30a to be cavities for molding the mounting base 23 are formed at both ends of the second mold 30.

【0028】図4(図3AのIV−IV線における矢視
断面を拡大した図)に示すように、第1の金型20の凸
部22は、上面が断面V字形状にカットされており、カ
ット後の残った部分が突き当て部22a,22b,22
cとなっている。前記突き当て部22a,22b,22
cは、並び(Y)方向に所定の間隔寸法で設けられてお
り、隣り合う突き当て部22aと突き当て部22bとの
並び方向の幅寸法は、前記リード端子2aとリード端子
2bの並び方向の幅寸法に設定されている。同様に、隣
り合う突き当て部22bと突き当て部22c間の幅寸法
は、リード端子2bとリード端子2c間の幅寸法に一致
している。
As shown in FIG. 4 (enlarged view of the cross section taken along the line IV-IV in FIG. 3A), the upper surface of the convex portion 22 of the first mold 20 is cut into a V-shaped cross section. , The remaining portion after cutting is the abutting portions 22a, 22b, 22
It is c. The abutting portions 22a, 22b, 22
c is provided at a predetermined interval in the arrangement (Y) direction, and the width dimension in the arrangement direction between the adjacent butting portions 22a and 22b is the same as the arrangement direction of the lead terminals 2a and 2b. Is set to the width dimension of. Similarly, the width dimension between the adjacent butting portions 22b and 22c matches the width dimension between the lead terminals 2b and 2c.

【0029】一方、前記突き当て部22a,22b,2
2cに対向する第2の金型30の対向面31には、並び
方向に所定の間隔寸法で配置された凸部31a,31
b,31c,31dが形成されている。前記凸部31a
と凸部31bとの間には凹部32aが、前記凸部31b
と凸部31cとの間には凹部32bが、前記凸部31c
と凸部31dとの間には凹部32cがそれぞれ形成され
ている。前記凹部32a,32b,32cは、それぞれ
前記リード端子2a,2b,2cにそれぞれ対向してい
る。また各凹部32a,32b,32cの両側の縁部は
断面R形状に形成され、且つ各凹部32a,32b,3
2cの底面は、前記第2の金型30の対向面31と同一
面で形成されている。
On the other hand, the abutting portions 22a, 22b, 2
On the facing surface 31 of the second mold 30 facing the 2c, the convex portions 31a, 31 arranged at a predetermined interval in the arrangement direction.
b, 31c, 31d are formed. The convex portion 31a
A concave portion 32a between the convex portion 31b and the convex portion 31b.
A concave portion 32b between the convex portion 31c and the convex portion 31c.
A concave portion 32c is formed between the convex portion 31d and the convex portion 31d. The recesses 32a, 32b, 32c face the lead terminals 2a, 2b, 2c, respectively. Further, the edges on both sides of each of the recesses 32a, 32b, 32c are formed to have an R-shaped cross section, and each of the recesses 32a, 32b, 3 is formed.
The bottom surface of 2c is formed on the same surface as the facing surface 31 of the second mold 30.

【0030】図5Aに示すように第1の金型20と第2
の金型30を用意する。そして、図5Bに示すように第
1の金型20と第2の金型30との間にリードフレーム
2の支持片2A,2B,2C,2Dを挟み込む。
As shown in FIG. 5A, the first mold 20 and the second mold 20
The mold 30 is prepared. Then, as shown in FIG. 5B, the support pieces 2A, 2B, 2C, 2D of the lead frame 2 are sandwiched between the first die 20 and the second die 30.

【0031】ここで、前記各リード端子に着目すると、
図4に示すように、各リード端子2a,2b,2cの図
示Z2側の裏面は、第1の金型20の凸部22の突き当
て部22a,22b,22cに対向し、図示Z1側の接
続面2a1,2b1,2c1は、第2の金型30の凹部
32a,32b,32cに対向するため、第1の金型2
0と第2の金型30とでリードフレーム2を挟持する
と、前記凹部32a,32b,32cにリード端子2
a,2b,2cが入り込み、さらに図示Z2側から突き
当て部22a,22b,22cがリード端子2a,2
b,2cの図示Z2側の裏面を押さえ付けることができ
る。
Here, focusing on each of the lead terminals,
As shown in FIG. 4, the back surface on the Z2 side of each lead terminal 2a, 2b, 2c faces the abutting portions 22a, 22b, 22c of the convex portion 22 of the first mold 20, and is on the Z1 side in the figure. Since the connection surfaces 2a1, 2b1, 2c1 face the concave portions 32a, 32b, 32c of the second mold 30, the first mold 2
When the lead frame 2 is sandwiched between 0 and the second mold 30, the lead terminal 2 is inserted into the recesses 32a, 32b, 32c.
a, 2b, 2c enter, and the abutting portions 22a, 22b, 22c are further connected to the lead terminals 2a, 2 from the Z2 side in the figure.
The back surfaces on the Z2 side in the drawing of b and 2c can be pressed.

【0032】すなわち、前記各リード端子2a,2b,
2cを上下から挟持することで、凹部32a,32b,
32c内における各リード端子2a,2b,2cの並び
方向と厚み方向を位置決めすることができる。
That is, the lead terminals 2a, 2b,
By sandwiching 2c from above and below, the recesses 32a, 32b,
The arrangement direction and the thickness direction of each lead terminal 2a, 2b, 2c in 32c can be positioned.

【0033】次に、図6Aに示すように、前記第1,第
2の金型20,30の間に溶融状態の樹脂材料を注入す
る。図6Bに示すように、樹脂硬化後に前記第1,第2
の金型20,30を取り外すことにより、図1に示すI
C実装用基板1Aが形成される。
Next, as shown in FIG. 6A, a molten resin material is injected between the first and second molds 20 and 30. As shown in FIG. 6B, after the resin is cured, the first and second
By removing the molds 20 and 30 of FIG.
The C mounting substrate 1A is formed.

【0034】ここでは、実装ベース3の実装領域3Aの
基準面3A1が第2の金型30の対向面31によって平
滑面で形成され、且つ各リード端子2a,2b,2cの
接続面2a1,2b1,2c1が前記基準面3A1と同
一平面で形成される。
Here, the reference surface 3A1 of the mounting area 3A of the mounting base 3 is formed as a smooth surface by the facing surface 31 of the second mold 30, and the connecting surfaces 2a1, 2b1 of the respective lead terminals 2a, 2b, 2c. , 2c1 are formed in the same plane as the reference surface 3A1.

【0035】また各リード端子2a,2b,2cの並び
方向の側部には、第2の金型30の凸部31a,31
b,31c,31dが転写されるため、溝部3a,3
b,3c,3dを形成することができる。さらに、前記
各溝部3a,3b,3c,3dの底部と各リード端子2
a,2b,2cの接続面2a1,2b1,2c1の縁部
との間を断面R形状の樹脂で覆うことができる。
On the side portions of the lead terminals 2a, 2b, 2c in the arrangement direction, the protrusions 31a, 31 of the second mold 30 are formed.
Since b, 31c, and 31d are transferred, the groove portions 3a and 3
b, 3c, 3d can be formed. Further, the bottoms of the grooves 3a, 3b, 3c, 3d and the lead terminals 2
It is possible to cover between a, 2b, 2c and the edges of the connection surfaces 2a1, 2b1, 2c1 with a resin having a R-shaped cross section.

【0036】すなわち、各リード端子2a,2b,2c
の接続面2a1,2b1,2c1が前記基準面3A1と
同一面で実装領域3A内に露出され、しかも側端面は樹
脂内に埋設することができる。よって、ICチップ10
の各電極10aと各接続面2a1,2b1,2c1等と
の接触が確実に行われるようになり、電気的な接続不良
を防止することができる。しかも各リード端子2a,2
b,2c回りの接着面積が増えて接着力を強化すること
ができるため、前記リード端子2a,2b,2cの剥離
を防止することができる。
That is, each lead terminal 2a, 2b, 2c
The connection surfaces 2a1, 2b1 and 2c1 of the above are exposed in the mounting area 3A on the same surface as the reference surface 3A1 and the side end surfaces can be embedded in the resin. Therefore, the IC chip 10
The respective electrodes 10a and the respective connection surfaces 2a1, 2b1, 2c1 and the like can be surely contacted with each other, and electrical connection failure can be prevented. Moreover, each lead terminal 2a, 2
Since the adhesive area around b and 2c is increased and the adhesive strength can be strengthened, the lead terminals 2a, 2b and 2c can be prevented from peeling off.

【0037】なお、実装ベース3のZ2側の面には、前
記第1の金型20の凸部22,23が抜き取られた部分
に、穴3B,3Bが形成される。
On the surface of the mounting base 3 on the Z2 side, holes 3B and 3B are formed in the portions where the convex portions 22 and 23 of the first mold 20 are extracted.

【0038】各リード端子2a,2b,2cは、第1,
第2の金型20,30内の樹脂材料が硬化することによ
り固定されるため、微細な幅寸法及び厚み寸法で形成さ
れた各リード端子2a〜2jの、実装ベース3の実装領
域3A内における厚み方向(Z方向)と並び方向(Y方
向又はX方向)の精度を高めることができる。
Each lead terminal 2a, 2b, 2c has a first
Since the resin material in the second molds 20 and 30 is fixed by being hardened, the lead terminals 2a to 2j formed with a fine width dimension and thickness dimension in the mounting area 3A of the mounting base 3 are formed. The accuracy in the thickness direction (Z direction) and the arrangement direction (Y direction or X direction) can be improved.

【0039】次に、図6Cに示すように、ICチップ1
0が上記実装ベース3の実装領域3A内に電極10a側
を下方(図示Z2方向)に向けた状態で装着される。こ
のとき、各リード端子2a〜2jは同一平面で形成され
ているため、ICチップ10の各電極10aを確実に接
触させることができ、この状態でICチップ10が前記
実装領域3A内に固定される。そして、図1の点線で示
す切断線5に沿ってリードフレーム2から各リード端子
2a〜2jを切断することにより、図2および図6Cに
示すようなIC実装用基板1Bが形成される。
Next, as shown in FIG. 6C, the IC chip 1
0 is mounted in the mounting area 3A of the mounting base 3 with the electrode 10a side facing downward (Z2 direction in the drawing). At this time, since the lead terminals 2a to 2j are formed on the same plane, the electrodes 10a of the IC chip 10 can be surely brought into contact with each other, and the IC chip 10 is fixed in the mounting area 3A in this state. It Then, by cutting the lead terminals 2a to 2j from the lead frame 2 along the cutting line 5 shown by the dotted line in FIG. 1, the IC mounting substrate 1B as shown in FIGS. 2 and 6C is formed.

【0040】[0040]

【発明の効果】以上のように本発明では、IC実装用基
板の実装領域内にリード端子を高い精度で形成すること
ができる。しかも、リード端子の剥離を防止することが
できる。
As described above, according to the present invention, the lead terminals can be formed with high accuracy in the mounting area of the IC mounting substrate. Moreover, peeling of the lead terminals can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態として、IC実装用基板を
示す平面図、
FIG. 1 is a plan view showing an IC mounting substrate as an embodiment of the present invention,

【図2】リードフレームを切断した後のIC基板を示す
斜視図、
FIG. 2 is a perspective view showing the IC substrate after cutting the lead frame;

【図3】IC実装用基板と金型の断面図を示し、Aは図
1のIIIa−IIIa線での断面図、Bは図1のII
Ib−IIIb線での断面図、
3A and 3B are sectional views of an IC mounting substrate and a mold, where A is a sectional view taken along line IIIa-IIIa in FIG. 1 and B is II in FIG.
A cross-sectional view taken along line Ib-IIIb,

【図4】図1及び図3AのIV−IV線でのIC実装用
基板と金型の拡大断面図、
4 is an enlarged cross-sectional view of an IC mounting substrate and a mold taken along line IV-IV in FIGS. 1 and 3A;

【図5】A,BはIC実装用基板の製造方法を示す工程
図、
5A and 5B are process diagrams showing a method for manufacturing an IC mounting substrate,

【図6】A,B,CはIC実装用基板の製造方法を示す
工程図、
6A to 6C are process diagrams showing a method for manufacturing an IC mounting substrate,

【符号の説明】[Explanation of symbols]

1A IC実装用基板 2 リードフレーム 2a〜2j リード端子 2a1,2a2、2a3 接続面 3 実装ベース 3A 実装領域 3A1 基準面(実装領域の表面) 10 ICチップ 10a 電極 20 第1の金型 21 凹部(キャビティ) 22、23 凸部 22a、22b,22c 突き当て部 30 第2の金型 31 対向面 31a,31b,31c,31d 凸部 32a 凹部(キャビティ) 32b,32c 凹部 1A IC mounting board 2 lead frame 2a to 2j Lead terminals 2a1, 2a2, 2a3 Connection surface 3 Implementation base 3A mounting area 3A1 Reference plane (surface of mounting area) 10 IC chip 10a electrode 20 First mold 21 recess (cavity) 22, 23 convex 22a, 22b, 22c butting part 30 Second mold 31 Opposing surface 31a, 31b, 31c, 31d Convex portion 32a recess (cavity) 32b, 32c recess

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B29L 31:34 B29L 31:34 (72)発明者 佐藤 秀昭 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 Fターム(参考) 4F202 AD02 AD18 AD35 AH37 CA11 CA30 CB01 CB17 CB20 CK42 CQ03 CQ05 4F206 AD02 AD18 AD35 AH37 JA07 JB17 JB20 JF05 JP30 JQ06 JQ81 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) B29L 31:34 B29L 31:34 (72) Inventor Hideaki Sato 1-7 Otsuka-cho, Yutani, Ota-ku, Tokyo Arp F-term (reference) within S Electric Co., Ltd. 4F202 AD02 AD18 AD35 AH37 CA11 CA30 CB01 CB17 CB20 CK42 CQ03 CQ05 4F206 AD02 AD18 AD35 AH37 JA07 JB17 JB20 JF05 JP30 JQ06 JQ81

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ICチップの実装領域を有する樹脂製の
実装ベースと、前記実装ベースに埋設された複数のリー
ド端子とを有し、複数の前記リード端子が前記実装領域
に並んで露出しており、前記ICチップの電極が前記リ
ード端子の表面に電気的に接続可能とされたIC実装用
基板において、 前記実装領域の表面には、隣接する前記リード端子の間
に、前記実装ベースを成型する際に前記リード端子を成
型用の金型で位置決めするための溝部が形成されている
ことを特徴とするIC実装用基板。
1. A mounting base made of resin having an IC chip mounting area, and a plurality of lead terminals embedded in the mounting base, wherein the plurality of lead terminals are exposed side by side in the mounting area. In the substrate for IC mounting in which the electrodes of the IC chip are electrically connectable to the surface of the lead terminal, the mounting base is formed on the surface of the mounting region between the adjacent lead terminals. A substrate for mounting an IC, characterized in that a groove portion for positioning the lead terminal with a molding die at the time of forming is formed.
【請求項2】 前記リード端子と前記溝部との境界部で
は、前記溝部から前記リード端子の側端面にかけて樹脂
が隆起して、前記リード端子の前記側端面が前記樹脂で
覆われている請求項1記載のIC実装用基板。
2. The resin at the boundary between the lead terminal and the groove extends from the groove to the side end surface of the lead terminal, and the side end surface of the lead terminal is covered with the resin. The IC mounting substrate according to 1.
【請求項3】 前記実装領域に露出する前記リード端子
の裏側には、前記実装ベースを成型する際に前記リード
端子を押えるための穴が、前記実装ベースの裏面から前
記リード端子の裏面に通じて形成されている請求項1ま
たは2記載のIC実装用基板。
3. A hole for pressing the lead terminal when molding the mounting base is formed on the back side of the lead terminal exposed in the mounting area, and extends from the back surface of the mounting base to the back surface of the lead terminal. The IC mounting substrate according to claim 1, which is formed by:
【請求項4】 第1の金型と第2の金型との間にキャビ
ティを形成し、前記キャビティ内に金属製のリード端子
を挿入し、前記キャビティ内に樹脂を注入して前記リー
ド端子が埋設された実装ベースを形成し、このとき前記
実装ベースの実装領域の表面に前記リード端子を露出さ
せてこのリード端子にICチップの電極を接続可能とす
るIC実装用基板を製造する方法において、 前記キャビティ内の前記実装領域を形成する部分で、前
記第1の金型に突出形成された突き当て部と、前記第2
の金型に形成された凹部とで前記リード端子を挟み、且
つ前記凹部内で前記リード端子が側方へ位置ずれしない
ように位置決めしながら、前記実装ベースを成型し、 その結果、実装領域の表面で、隣接するリード端子の間
に溝部を有し、実装領域に位置するリード端子の裏側
に、実装ベースの裏面側から前記リード端子の裏面に達
する穴を有する前記実装ベースを成型することを特徴と
するIC実装用基板の製造方法。
4. A lead terminal formed by forming a cavity between a first mold and a second mold, inserting a metal lead terminal into the cavity, and injecting a resin into the cavity. A method for manufacturing an IC mounting substrate, in which a mounting base having embedded therein is formed, and at this time, the lead terminal is exposed on a surface of a mounting region of the mounting base and an electrode of an IC chip can be connected to the lead terminal. An abutting portion projectingly formed on the first mold in a portion forming the mounting area in the cavity;
The mounting base is molded while sandwiching the lead terminal with the recess formed in the mold and positioning so that the lead terminal is not displaced laterally in the recess, and as a result, the mounting base is molded. Forming the mounting base that has a groove between adjacent lead terminals on the front surface and has a hole that extends from the back surface side of the mounting base to the back surface of the lead terminal on the back side of the lead terminal located in the mounting area. A method for manufacturing a characteristic IC mounting substrate.
【請求項5】 前記第2の金型の前記凹部の幅寸法を、
前記リード端子の幅寸法よりも大きく設定し、前記実装
ベースを成型する際に、実装領域の表面において、前記
溝部から前記リード端子の側端部に向けて樹脂を隆起さ
せ、前記リード端子の側端面が前記樹脂で覆われた実装
ベースを成型する請求項4記載のIC実装用基板の製造
方法。
5. The width dimension of the recess of the second mold is
When the mounting base is molded, the resin is raised from the groove toward the side end of the lead terminal when the width of the lead terminal is set larger than that of the lead terminal when molding the mounting base. The method for manufacturing an IC mounting substrate according to claim 4, wherein a mounting base whose end surface is covered with the resin is molded.
JP2001360229A 2001-11-27 2001-11-27 Ic mounting board and method for manufacturing the same Withdrawn JP2003163303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001360229A JP2003163303A (en) 2001-11-27 2001-11-27 Ic mounting board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001360229A JP2003163303A (en) 2001-11-27 2001-11-27 Ic mounting board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003163303A true JP2003163303A (en) 2003-06-06

Family

ID=19171084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001360229A Withdrawn JP2003163303A (en) 2001-11-27 2001-11-27 Ic mounting board and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003163303A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170080B2 (en) * 2007-03-09 2013-03-27 オムロン株式会社 Package manufacturing method, package, and optical module
WO2024018498A1 (en) * 2022-07-19 2024-01-25 日立Astemo株式会社 Resin molded body manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170080B2 (en) * 2007-03-09 2013-03-27 オムロン株式会社 Package manufacturing method, package, and optical module
WO2024018498A1 (en) * 2022-07-19 2024-01-25 日立Astemo株式会社 Resin molded body manufacturing method

Similar Documents

Publication Publication Date Title
JP3626075B2 (en) Manufacturing method of semiconductor device
JP2515086B2 (en) Flat structure electronic module
US5069626A (en) Plated plastic castellated interconnect for electrical components
JP3793628B2 (en) Resin-sealed semiconductor device
JP3170199B2 (en) Semiconductor device, method of manufacturing the same, and substrate frame
TW200407790A (en) Electronic apparatus and its manufacturing method
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
US5250470A (en) Method for manufacturing a semiconductor device with corrosion resistant leads
EP0144343A1 (en) Integrated circuit module and method of making same
JP3455685B2 (en) Method for manufacturing semiconductor device
US6788547B2 (en) Method of making electrical contact device
EP0792521B1 (en) Method for encapsulating an optocompnent using a leadframe adapted therefore
US7443043B2 (en) Circuit device and method of manufacture thereof
WO1989000346A1 (en) Plated plastic castellated interconnect for electrical components
US6326232B1 (en) Method of fabricating semiconductor device
US20020081769A1 (en) Method of fabricating semiconductor device
JP2003163303A (en) Ic mounting board and method for manufacturing the same
JPH0936155A (en) Manufacture of semiconductor device
JPH1146061A (en) Manufacture of printed-wiring board
JP2782870B2 (en) Lead frame
KR100281305B1 (en) Improved thin package IC device
JP4207671B2 (en) Manufacturing method of semiconductor package
JP2739123B2 (en) Manufacturing method of electronic component mounting board
JP2726648B2 (en) Semiconductor device
JP2003115556A (en) Printed wiring board and semiconductor manufacturing method using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060517