JP2003163189A - Ｃｍｐスラリおよび半導体装置の製造方法 - Google Patents
Ｃｍｐスラリおよび半導体装置の製造方法Info
- Publication number
- JP2003163189A JP2003163189A JP2001362923A JP2001362923A JP2003163189A JP 2003163189 A JP2003163189 A JP 2003163189A JP 2001362923 A JP2001362923 A JP 2001362923A JP 2001362923 A JP2001362923 A JP 2001362923A JP 2003163189 A JP2003163189 A JP 2003163189A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- scratch
- cmp slurry
- component
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Abstract
(57)【要約】
【課題】低エロージョンおよび低スクラッチのＣＭＰプ
ロセスを実現すること。 【解決手段】ハードパッドを用い、かつＣｕ配線４が埋
め込まれる層間絶縁膜２の修復成分として、表面が疎水
性になるように処理されたシリカ５を含むスラリを使用
する。
ロセスを実現すること。 【解決手段】ハードパッドを用い、かつＣｕ配線４が埋
め込まれる層間絶縁膜２の修復成分として、表面が疎水
性になるように処理されたシリカ５を含むスラリを使用
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＰスラリおよ
び半導体装置の製造方法に係わり、特にＣＭＰプロセス
中における被研磨領域のスクラッチの軽減を図ったＣＭ
Ｐスラリおよび半導体装置の製造方法に関する。
び半導体装置の製造方法に係わり、特にＣＭＰプロセス
中における被研磨領域のスクラッチの軽減を図ったＣＭ
Ｐスラリおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化や、半導体
素子の微細化に伴い、種々の微細加工技術が開発されて
いる。その中でもＣＭＰ技術は、ダマシン配線を形成す
る上で欠かすことのできない重要な技術となっている。
素子の微細化に伴い、種々の微細加工技術が開発されて
いる。その中でもＣＭＰ技術は、ダマシン配線を形成す
る上で欠かすことのできない重要な技術となっている。
【０００３】現在のメタルダマシン配線プロセスでは、
高研磨速度、低エロージョン（erosion）および低スク
ラッチが得られるＣＭＰが望まれている。その理由は、
スループットを向上するためには研磨速度を速くし、高
性能配線を形成するためには配線および層間絶縁膜のエ
ロージョンおよびスクラッチ（傷、割れ）を抑制する必
要があるからである。
高研磨速度、低エロージョン（erosion）および低スク
ラッチが得られるＣＭＰが望まれている。その理由は、
スループットを向上するためには研磨速度を速くし、高
性能配線を形成するためには配線および層間絶縁膜のエ
ロージョンおよびスクラッチ（傷、割れ）を抑制する必
要があるからである。
【０００４】ＣＭＰの特性は、主に、スラリと研磨パッ
ドにより決まる。研磨パッドは、低エロージョンを得る
ために、ある程度の硬さが必要である。現在、Ｒｏｄｅ
ｌ社で市販されているハードパッド（IC1000-Pad）より
も柔らかい研磨パッドでは、どんなスラリを用いても、
エロージョンを抑制することは困難であると考えられて
いる。
ドにより決まる。研磨パッドは、低エロージョンを得る
ために、ある程度の硬さが必要である。現在、Ｒｏｄｅ
ｌ社で市販されているハードパッド（IC1000-Pad）より
も柔らかい研磨パッドでは、どんなスラリを用いても、
エロージョンを抑制することは困難であると考えられて
いる。
【０００５】しかしながら、ハードパッドを用いること
により低エロージョンを実現することは可能となるが、
スラリ中に含まれる研磨粒子等の粗大粒子、研磨により
生じたかすの凝集体によって、金属配線やそれが埋め込
まれた絶縁膜にスクラッチが多く発生するという問題が
起こる。さらに、発生したスクラッチは膜剥がれの問題
を引き起こす。
により低エロージョンを実現することは可能となるが、
スラリ中に含まれる研磨粒子等の粗大粒子、研磨により
生じたかすの凝集体によって、金属配線やそれが埋め込
まれた絶縁膜にスクラッチが多く発生するという問題が
起こる。さらに、発生したスクラッチは膜剥がれの問題
を引き起こす。
【０００６】すなわち、現状では、低エロージョンと低
スクラッチとの間にはトレードオフの関係がある。な
お、絶縁膜のスクラッチの多くは研磨粒子によるもので
ある。金属配線のスクラッチの多くは、研磨中に配線表
面に形成された変質層もしくは保護膜（例えば金属の酸
化物もしくは錯化物）が剥がれて生じた凝集体によるも
のである。変質層等は研磨中に基板周縁部側から剥がれ
る。
スクラッチとの間にはトレードオフの関係がある。な
お、絶縁膜のスクラッチの多くは研磨粒子によるもので
ある。金属配線のスクラッチの多くは、研磨中に配線表
面に形成された変質層もしくは保護膜（例えば金属の酸
化物もしくは錯化物）が剥がれて生じた凝集体によるも
のである。変質層等は研磨中に基板周縁部側から剥がれ
る。
【０００７】
【発明が解決しようとする課題】上述の如く、従来のＣ
ＭＰでは、ハードパッドを用いることで低エロージョン
を実現することは可能となるが、低スクラッチを同時に
実現することは困難であるという問題があった。
ＭＰでは、ハードパッドを用いることで低エロージョン
を実現することは可能となるが、低スクラッチを同時に
実現することは困難であるという問題があった。
【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、スクラッチの発生を実
質的に抑制することができるＣＭＰスラリおよび半導体
装置の製造方法を提供することにある。
ので、その目的とするところは、スクラッチの発生を実
質的に抑制することができるＣＭＰスラリおよび半導体
装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１０】すなわち、上記目的を達成するために、本
発明に係るＣＭＰスラリは、絶縁材料からなる領域およ
び導電材料からなる領域の少なくとも一方を含む被研磨
領域を研磨するための研磨成分と、前記被研磨領域のス
クラッチを修復するための修復成分とを含有してなるこ
とを特徴とする。本発明において、スクラッチとはＣＭ
Ｐ中に発生する被研磨領域の傷や割れをいう。
発明に係るＣＭＰスラリは、絶縁材料からなる領域およ
び導電材料からなる領域の少なくとも一方を含む被研磨
領域を研磨するための研磨成分と、前記被研磨領域のス
クラッチを修復するための修復成分とを含有してなるこ
とを特徴とする。本発明において、スクラッチとはＣＭ
Ｐ中に発生する被研磨領域の傷や割れをいう。
【００１１】また、本発明に係る半導体装置の製造方法
は、半導体基板上に配線溝を有する絶縁膜を形成する工
程と、前記絶縁膜上に導電膜を堆積し、前記配線溝を前
記導電膜で埋め込む工程と、本発明に係るＣＭＰスラリ
を少なくとも使用したＣＭＰプロセスにより、前記導電
膜を研磨し、前記配線溝内に前記導電膜を選択的に残置
させる工程とを有することを特徴とする。
は、半導体基板上に配線溝を有する絶縁膜を形成する工
程と、前記絶縁膜上に導電膜を堆積し、前記配線溝を前
記導電膜で埋め込む工程と、本発明に係るＣＭＰスラリ
を少なくとも使用したＣＭＰプロセスにより、前記導電
膜を研磨し、前記配線溝内に前記導電膜を選択的に残置
させる工程とを有することを特徴とする。
【００１２】また、本発明に係る他の半導体装置の製造
方法は、半導体基板上に配線溝を有する絶縁膜を形成す
る工程と、前記絶縁膜上に第１の導電膜を堆積し、前記
配線溝の内壁を前記第１の導電膜で覆う工程と、前記第
１の導電膜上に第２の導電膜を堆積し、前記配線溝を前
記第２の導電膜で埋め込む工程と、前記第１の導電膜が
露出するまで、前記第２の導電膜を後退させ、前記配線
溝内に前記第２の導電膜を選択的に残置させる工程と、
本発明に係るＣＭＰスラリを使用したＣＭＰプロセスに
より、前記第１の導電膜を研磨し、前記配線溝内に前記
第１および第２の導電膜を選択的に残置させる工程とを
有することを特徴とする。
方法は、半導体基板上に配線溝を有する絶縁膜を形成す
る工程と、前記絶縁膜上に第１の導電膜を堆積し、前記
配線溝の内壁を前記第１の導電膜で覆う工程と、前記第
１の導電膜上に第２の導電膜を堆積し、前記配線溝を前
記第２の導電膜で埋め込む工程と、前記第１の導電膜が
露出するまで、前記第２の導電膜を後退させ、前記配線
溝内に前記第２の導電膜を選択的に残置させる工程と、
本発明に係るＣＭＰスラリを使用したＣＭＰプロセスに
より、前記第１の導電膜を研磨し、前記配線溝内に前記
第１および第２の導電膜を選択的に残置させる工程とを
有することを特徴とする。
【００１３】さらに本発明においては、より具体的には
以下のように構成することができる。
以下のように構成することができる。
【００１４】(1) 前記導電材料からなる領域を修復する
ための修復成分の原料は、前記導電材料を含まない塩、
または前記導電材料を含む塩を含有する。
ための修復成分の原料は、前記導電材料を含まない塩、
または前記導電材料を含む塩を含有する。
【００１５】(2) 上記(1)の前記導電材料を含まない塩
は、例えばリン酸（Ｃｕ等導電材料の還元剤）等の無機
塩または有機塩である。この場合、スラリ中に添加され
た塩が修復成分として、研磨時にスラリ中に溶けだした
導電材料をスクラッチ内に析出させる。
は、例えばリン酸（Ｃｕ等導電材料の還元剤）等の無機
塩または有機塩である。この場合、スラリ中に添加され
た塩が修復成分として、研磨時にスラリ中に溶けだした
導電材料をスクラッチ内に析出させる。
【００１６】(3) 上記(1)の前記導電材料を含む塩は、
例えば硫酸銅、塩化銅等Ｃｕの塩や、その他Ａｌ、Ｔ
ｉ、Ｔａ、Ｖ、Ｆｅ、Ｗ、またはＧｅの塩を含有する。
この場合、スラリ中に添加されたこれら成分中の導電材
料が析出することでスクラッチが修復される。なお、上
記(1)の前記導電材料を含む塩と前記導電材料を含まな
い塩とはスラリ中で併用されても良い。
例えば硫酸銅、塩化銅等Ｃｕの塩や、その他Ａｌ、Ｔ
ｉ、Ｔａ、Ｖ、Ｆｅ、Ｗ、またはＧｅの塩を含有する。
この場合、スラリ中に添加されたこれら成分中の導電材
料が析出することでスクラッチが修復される。なお、上
記(1)の前記導電材料を含む塩と前記導電材料を含まな
い塩とはスラリ中で併用されても良い。
【００１７】(4) 前記絶縁材料からなる領域を修復する
ための修復成分は、シリコン系界面活性剤、超微粒子コ
ロイダルシリカ粒子、カチオン性コロイダルシリカ粒
子、または疎水性コロイダルシリカ粒子、シリコンの酸
化物、炭化物もしくは窒化物、またはこれらシリコンの酸
化物、炭化物および窒化物の二つ以上からなる混合物も
しくは混晶物を含有する。この場合、スラリ中に添加さ
れたこれらの成分がそのままスクラッチの修復成分とな
る。
ための修復成分は、シリコン系界面活性剤、超微粒子コ
ロイダルシリカ粒子、カチオン性コロイダルシリカ粒
子、または疎水性コロイダルシリカ粒子、シリコンの酸
化物、炭化物もしくは窒化物、またはこれらシリコンの酸
化物、炭化物および窒化物の二つ以上からなる混合物も
しくは混晶物を含有する。この場合、スラリ中に添加さ
れたこれらの成分がそのままスクラッチの修復成分とな
る。
【００１８】(5) 前記スクラッチの内壁に前記修復成分
が付着することを促進する促進成分として、例えば有機
硫黄化合物をさらに含有する。
が付着することを促進する促進成分として、例えば有機
硫黄化合物をさらに含有する。
【００１９】(6) 上記(5)の有機硫黄化合物を含む促進
成分は、例えばチオ尿素誘導体、スルホプロピルジスル
フィド、またはメルカプトプロピルスルホン酸である。
成分は、例えばチオ尿素誘導体、スルホプロピルジスル
フィド、またはメルカプトプロピルスルホン酸である。
【００２０】(7) 前記導電材料はＣｕであり、前記被研
磨領域のスクラッチの外部に前記修復成分が付着するこ
とを抑制する抑制成分として、界面活性剤をさらに含有
する。
磨領域のスクラッチの外部に前記修復成分が付着するこ
とを抑制する抑制成分として、界面活性剤をさらに含有
する。
【００２１】(8) 上記(7)の抑制成分は、例えばポリエ
チレングリコール、グリシン、またはチオグリコール酸
である。
チレングリコール、グリシン、またはチオグリコール酸
である。
【００２２】本発明によれば、ＣＭＰ中に発生したスク
ラッチはＣＭＰスラリ中に含まれる修復成分によって修
復されるため、スクラッチの発生を実質的に抑制するこ
とができる。これにより、ハードパッドを用いることに
より、低エロージョンと低スクラッチとを両立すること
が可能となる。
ラッチはＣＭＰスラリ中に含まれる修復成分によって修
復されるため、スクラッチの発生を実質的に抑制するこ
とができる。これにより、ハードパッドを用いることに
より、低エロージョンと低スクラッチとを両立すること
が可能となる。
【００２３】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
【００２４】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【００２５】（第１の実施形態）図１は、本発明の第１
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態では、修復成分として微粒子（１次粒
子径＜１０ｎｍ）を含有するスラリを用いて、Ｃｕダマ
シン配線のタッチアッププロセス（セカンドポリッシン
グ）に本発明を適用した例について説明する。
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態では、修復成分として微粒子（１次粒
子径＜１０ｎｍ）を含有するスラリを用いて、Ｃｕダマ
シン配線のタッチアッププロセス（セカンドポリッシン
グ）に本発明を適用した例について説明する。
【００２６】ここでは、１次粒子径が１０ｎｍ未満の修
復成分を使用するが、一般には３０ｎｍ以下であれば良
い。その理由は、通常、スクラッチ（傷、割れ）の大き
さ（幅、深さ）は３０〜１０００ｎｍのものが多いから
である。
復成分を使用するが、一般には３０ｎｍ以下であれば良
い。その理由は、通常、スクラッチ（傷、割れ）の大き
さ（幅、深さ）は３０〜１０００ｎｍのものが多いから
である。
【００２７】まず、図１（ａ）に示すように、Ｓｉ基板
１上に層間絶縁膜２を堆積し、層間絶縁膜２の表面に深
さ４００ｎｍの配線溝を形成する。ここでは、層間絶縁
膜２の材料として低誘電率（３．０以下）かつＳｉＯ2
を主体とするものを使用し、例えばＬＫＤ（ＪＳＲ製）
のような有機系で疎水性を有するものである。このよう
な材料からなる層間絶縁膜２を用いることで寄生容量を
減少できるが、この種の層間絶縁膜２は脆く、傷つきや
すいという特性を持っている。
１上に層間絶縁膜２を堆積し、層間絶縁膜２の表面に深
さ４００ｎｍの配線溝を形成する。ここでは、層間絶縁
膜２の材料として低誘電率（３．０以下）かつＳｉＯ2
を主体とするものを使用し、例えばＬＫＤ（ＪＳＲ製）
のような有機系で疎水性を有するものである。このよう
な材料からなる層間絶縁膜２を用いることで寄生容量を
減少できるが、この種の層間絶縁膜２は脆く、傷つきや
すいという特性を持っている。
【００２８】次に、図１（ｂ）に示すように、ライナー
としての厚さ１０ｎｍのＴａＮ膜３を配線溝の内壁を被
覆するように層間絶縁膜２上に堆積し、続いてＣｕ配線
となる厚さ８００ｎｍのＣｕ膜４をＴａＮ膜３上に堆積
する。Ｃｕ膜４は、スパッタリング法およびメッキ法を
用いて形成する。スパッタリング法によりＣｕ薄膜が堆
積され、該Ｃｕ薄膜をシードに用いてメッキ法により厚
いＣｕ膜が堆積される。
としての厚さ１０ｎｍのＴａＮ膜３を配線溝の内壁を被
覆するように層間絶縁膜２上に堆積し、続いてＣｕ配線
となる厚さ８００ｎｍのＣｕ膜４をＴａＮ膜３上に堆積
する。Ｃｕ膜４は、スパッタリング法およびメッキ法を
用いて形成する。スパッタリング法によりＣｕ薄膜が堆
積され、該Ｃｕ薄膜をシードに用いてメッキ法により厚
いＣｕ膜が堆積される。
【００２９】次に、図１（ｃ）に示すように、ＴａＮ膜
３が露出するまでＣｕ膜４の不要部分をＣＭＰプロセス
により除去し、配線溝内にＣｕ膜４を選択的に残置させ
る（ファーストポリッシング）。このとき、ＴａＮ膜３
がＣＭＰのストッパとなるため、層間絶縁膜２のエロー
ジョンおよびスクラッチの発生は抑制される。
３が露出するまでＣｕ膜４の不要部分をＣＭＰプロセス
により除去し、配線溝内にＣｕ膜４を選択的に残置させ
る（ファーストポリッシング）。このとき、ＴａＮ膜３
がＣＭＰのストッパとなるため、層間絶縁膜２のエロー
ジョンおよびスクラッチの発生は抑制される。
【００３０】ここで、スラリには、過硫酸アンモニウム
（酸化剤）１ｗｔ％、キナルジン酸（酸化抑制剤）０．
５ｗｔ％、アニオン界面活性剤０．０５ｗｔ％、シリカ
（１次粒子径５０ｎｍ）１ｗｔ％、およびＫＯＨ（ｐＨ
を９に調整するｐＨ調整剤）を含有するものを使用し
た。研磨パッドには、ＩＣ１０００（ロデ−ル社）を使
用した。
（酸化剤）１ｗｔ％、キナルジン酸（酸化抑制剤）０．
５ｗｔ％、アニオン界面活性剤０．０５ｗｔ％、シリカ
（１次粒子径５０ｎｍ）１ｗｔ％、およびＫＯＨ（ｐＨ
を９に調整するｐＨ調整剤）を含有するものを使用し
た。研磨パッドには、ＩＣ１０００（ロデ−ル社）を使
用した。
【００３１】また、研磨条件は、荷重：３００ｇ／ｃｍ
2 、キャリア回転：１０２ｒｐｍ、テーブル回転：１０
０ｒｐｍ、スラリ供給：２００ｃｃ／分、研磨時間：１
５０秒である。
2 、キャリア回転：１０２ｒｐｍ、テーブル回転：１０
０ｒｐｍ、スラリ供給：２００ｃｃ／分、研磨時間：１
５０秒である。
【００３２】その後、図１（ｄ）に示すように、ＴａＮ
膜３およびＣｕ膜４の不要部分をＣＭＰプロセスにより
除去し、配線溝内にＴａＮ膜３およびＣｕ膜４を選択的
に残置させ（セカンドポリッシング）、Ｃｕダマシン配
線を形成する。
膜３およびＣｕ膜４の不要部分をＣＭＰプロセスにより
除去し、配線溝内にＴａＮ膜３およびＣｕ膜４を選択的
に残置させ（セカンドポリッシング）、Ｃｕダマシン配
線を形成する。
【００３３】このとき、ＴａＮ膜３は硬く、かつセカン
ドポリッシング後に表面に出ている割合が小さいため、
ＴａＮ膜３にはスクラッチの懸念はほとんどなく、Ｔａ
Ｎ膜３のスクラッチは無視できる。
ドポリッシング後に表面に出ている割合が小さいため、
ＴａＮ膜３にはスクラッチの懸念はほとんどなく、Ｔａ
Ｎ膜３のスクラッチは無視できる。
【００３４】したがって、ここでは、Ｃｕ膜（Ｃｕ配
線）４や層間絶縁膜２のスクラッチを無くすことが重要
である。ただし、スクラッチの発生をゼロに抑えること
はほとんど不可能である。よって、発生したスクラッチ
は、配線信頼性、および配線性能に支障をきたさないレ
ベルまで修復することが重要となる。ここでは、層間絶
縁膜２のスクラッチの修復について説明する。
線）４や層間絶縁膜２のスクラッチを無くすことが重要
である。ただし、スクラッチの発生をゼロに抑えること
はほとんど不可能である。よって、発生したスクラッチ
は、配線信頼性、および配線性能に支障をきたさないレ
ベルまで修復することが重要となる。ここでは、層間絶
縁膜２のスクラッチの修復について説明する。
【００３５】層間絶縁膜２の主成分はＳｉＯ2 である。
層間絶縁膜２のスクラッチを含む領域上に、修復成分の
ＳｉＯ2 を埋め込むためには、例えば、層間絶縁膜２の
材料としてLKD(JSR製)のような有機系で疎水性のものを
使用したときには、疎水性シリカ粒子を用いる。
層間絶縁膜２のスクラッチを含む領域上に、修復成分の
ＳｉＯ2 を埋め込むためには、例えば、層間絶縁膜２の
材料としてLKD(JSR製)のような有機系で疎水性のものを
使用したときには、疎水性シリカ粒子を用いる。
【００３６】このような疎水性シリカ粒子としては、表
面が疎水性になるように処理されたシリカ(１次粒子径
＜１０ｎｍ)、例えば表面に低分子の物質であるドデシ
ルアンモニウムを吸着させたシリカがあげられる。ドデ
シルアンモニウムは疎水基および親水基を持ち、シリカ
は親水基を持つ。したがって、例えば、ドデシルアンモ
ニウム溶液中にシリカを混ぜることにより、シリカ表面
の親水部（陰性）にドデシルアンモニウムの親水基（陽
性）が吸着し、表面が疎水性になるように処理されたシ
リカが得られる。
面が疎水性になるように処理されたシリカ(１次粒子径
＜１０ｎｍ)、例えば表面に低分子の物質であるドデシ
ルアンモニウムを吸着させたシリカがあげられる。ドデ
シルアンモニウムは疎水基および親水基を持ち、シリカ
は親水基を持つ。したがって、例えば、ドデシルアンモ
ニウム溶液中にシリカを混ぜることにより、シリカ表面
の親水部（陰性）にドデシルアンモニウムの親水基（陽
性）が吸着し、表面が疎水性になるように処理されたシ
リカが得られる。
【００３７】よって、本実施形態では、修復成分として
上記ドデシルアンモニウムをシリカ表面に吸着させた粒
子を１ｗｔ％、研磨粒子（研磨成分）としてシリカ（１
次粒子径３０ｎｍ）を３ｗｔ％、添加剤（Ｃｕ酸化防止
剤）として７−ヒドロキシ−５メチル−１，３，４−ト
リアザインドリジン０.０５ｗｔ％を含む水分散液をス
ラリとして使用する。
上記ドデシルアンモニウムをシリカ表面に吸着させた粒
子を１ｗｔ％、研磨粒子（研磨成分）としてシリカ（１
次粒子径３０ｎｍ）を３ｗｔ％、添加剤（Ｃｕ酸化防止
剤）として７−ヒドロキシ−５メチル−１，３，４−ト
リアザインドリジン０.０５ｗｔ％を含む水分散液をス
ラリとして使用する。
【００３８】また、研磨条件は、研磨パッド（ハードパ
ッド）としてIC1000(ロデ-ル社)を用い、荷重：３００
ｇ／ｃｍ2 、キャリア回転：５２ｒｐｍ、テーブル回
転：５０ｒｐｍ、スラリ供給：２００ｃｃ/分、研磨時
間：１５０秒である。
ッド）としてIC1000(ロデ-ル社)を用い、荷重：３００
ｇ／ｃｍ2 、キャリア回転：５２ｒｐｍ、テーブル回
転：５０ｒｐｍ、スラリ供給：２００ｃｃ/分、研磨時
間：１５０秒である。
【００３９】このような修復成分を含むスラリを用い、
セカンドポリッシングを行うことにより、ハードパッド
を用いても、図１（ｄ）に示すように、セカンドポリッ
シング中に層間絶縁膜２の表面に発生したスクラッチ内
にシリカ５が埋め込まれ、修復される。したがって、ス
クラッチの発生は実質的に抑制される。なお、シリカ５
に吸着したドデシルアンモニウムもスクラッチ内に埋め
込まれ、スクラッチ内に残る。
セカンドポリッシングを行うことにより、ハードパッド
を用いても、図１（ｄ）に示すように、セカンドポリッ
シング中に層間絶縁膜２の表面に発生したスクラッチ内
にシリカ５が埋め込まれ、修復される。したがって、ス
クラッチの発生は実質的に抑制される。なお、シリカ５
に吸着したドデシルアンモニウムもスクラッチ内に埋め
込まれ、スクラッチ内に残る。
【００４０】このようにして得られた試料を、欠陥評価
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、8インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の２５４２個/waferから３５
個/waferに激減したことを確認した。また、8インチウ
ェハ当りの配線歩留まりは８５％から９５％と１０％改
善したことを確認した。
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、8インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の２５４２個/waferから３５
個/waferに激減したことを確認した。また、8インチウ
ェハ当りの配線歩留まりは８５％から９５％と１０％改
善したことを確認した。
【００４１】ここでは、疎水性を有する修復成分と疎水
性を有する絶縁膜との間に物理的な引力が働くことを利
用してスクラッチの修復を行ったが、互いに逆極性の電
位の修復成分と絶縁膜との間に静電的な引力が働くこと
を利用してスクラッチの修復を行っても良い。すなわ
ち、層間絶縁膜２上にＳｉＯ2 を集め、スクラッチを修
復するために、修復成分として、研磨中の層間絶縁膜２
の電位と逆極性の電位を有し、かつ層間絶縁膜２の主成
分を含むものを使用しても構わない。なお、層間絶縁膜
２が親水性を有する場合には、親水性を有する修復成分
を使用することが望ましい。
性を有する絶縁膜との間に物理的な引力が働くことを利
用してスクラッチの修復を行ったが、互いに逆極性の電
位の修復成分と絶縁膜との間に静電的な引力が働くこと
を利用してスクラッチの修復を行っても良い。すなわ
ち、層間絶縁膜２上にＳｉＯ2 を集め、スクラッチを修
復するために、修復成分として、研磨中の層間絶縁膜２
の電位と逆極性の電位を有し、かつ層間絶縁膜２の主成
分を含むものを使用しても構わない。なお、層間絶縁膜
２が親水性を有する場合には、親水性を有する修復成分
を使用することが望ましい。
【００４２】（第２の実施形態）図２は、本発明の第２
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。なお、以下の実施形態において、前出した図と対
応する部分には前出した図と同一符号を付してあり、詳
細な説明は省略する。
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。なお、以下の実施形態において、前出した図と対
応する部分には前出した図と同一符号を付してあり、詳
細な説明は省略する。
【００４３】第１の実施形態では、層間絶縁膜２に発生
したスクラッチを修復するＣＭＰプロセスについて説明
したが、本実施形態ではＣｕ配線に発生したスクラッチ
を修復するＣＭＰプロセスについて説明する。
したスクラッチを修復するＣＭＰプロセスについて説明
したが、本実施形態ではＣｕ配線に発生したスクラッチ
を修復するＣＭＰプロセスについて説明する。
【００４４】まず、図２（ａ）に示すように、第１の実
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
【００４５】次に、セカンドポリッシングを行う。ここ
では、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０５ｗｔ％、研磨粒子（研磨成分）としてシ
リカ（１次粒子径５０ｎｍ）１ｗｔ％、添加剤として７
−ヒドロキシ−５メチル−１，３，４−トリアザインド
リジン０．０５ｗｔ％を含む水分散液をスラリに使用す
る。研磨条件は第１の実施形態と同じである。
では、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０５ｗｔ％、研磨粒子（研磨成分）としてシ
リカ（１次粒子径５０ｎｍ）１ｗｔ％、添加剤として７
−ヒドロキシ−５メチル−１，３，４−トリアザインド
リジン０．０５ｗｔ％を含む水分散液をスラリに使用す
る。研磨条件は第１の実施形態と同じである。
【００４６】上記スラリを用いたＣＭＰ中においては、
まず、図２（ｂ）に示すように、リン酸によりＣｕ配線
４上にＣｕ６が析出し、Ｃｕ配線４上のスクラッチは埋
め込まれる。Ｃｕ６はスクラッチ外のＣｕ配線４上にも
形成され、Ｃｕ６により凸部が形成される。Ｃｕ６はＣ
ＭＰによって溶液中に溶けだしたＣｕイオンがリン酸に
より還元されて析出する。
まず、図２（ｂ）に示すように、リン酸によりＣｕ配線
４上にＣｕ６が析出し、Ｃｕ配線４上のスクラッチは埋
め込まれる。Ｃｕ６はスクラッチ外のＣｕ配線４上にも
形成され、Ｃｕ６により凸部が形成される。Ｃｕ６はＣ
ＭＰによって溶液中に溶けだしたＣｕイオンがリン酸に
より還元されて析出する。
【００４７】このようなＣｕ６による凸部が形成された
状態になると、凸部の研磨レートが速いというＣＭＰ特
性（荷重依存性）により、スクラッチ外のＣｕ６はＣＭ
Ｐプロセスにより除去され、図２（ｃ）に示すように、
スクラッチ内にＣｕ６が選択的に残るとともに、層間絶
縁膜２、ＴａＮ膜３およびＣｕ膜４の表面は平らにな
る。
状態になると、凸部の研磨レートが速いというＣＭＰ特
性（荷重依存性）により、スクラッチ外のＣｕ６はＣＭ
Ｐプロセスにより除去され、図２（ｃ）に示すように、
スクラッチ内にＣｕ６が選択的に残るとともに、層間絶
縁膜２、ＴａＮ膜３およびＣｕ膜４の表面は平らにな
る。
【００４８】このようにして得られた試料を、欠陥評価
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、8インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の１５７４２個/waferから５
２個/waferに激減したことを確認した。また、8インチ
ウェハ当りの配線歩留まりは８５％から９２％と７％改
善したことを確認した。
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、8インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の１５７４２個/waferから５
２個/waferに激減したことを確認した。また、8インチ
ウェハ当りの配線歩留まりは８５％から９２％と７％改
善したことを確認した。
【００４９】（第３の実施形態）図３は、本発明の第３
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態が第２の実施形態と異なる点は、スク
ラッチ内における修復成分の付着を促進し、スクラッチ
内をＣｕで選択的に埋め込むことにある。
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態が第２の実施形態と異なる点は、スク
ラッチ内における修復成分の付着を促進し、スクラッチ
内をＣｕで選択的に埋め込むことにある。
【００５０】まず、図３（ａ）に示すように、第１の実
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
【００５１】次に、セカンドポリッシングを行う。ここ
では、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０３ｗｔ％、スクラッチの内部に修復成分が
付着するような促進成分としてメルカプトプロピルスル
ホン酸０．０１ｗｔ％、研磨粒子（研磨成分）としてシ
リカ（１次粒子径５０ｎｍ）１ｗｔ％、および添加剤と
して７−ヒドロキシ−５メチル−１，３，４−トリアザ
インドリジン０．０５ｗｔ％を含む水分散液をスラリに
使用した。研磨条件は第１の実施形態と同じである。
では、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０３ｗｔ％、スクラッチの内部に修復成分が
付着するような促進成分としてメルカプトプロピルスル
ホン酸０．０１ｗｔ％、研磨粒子（研磨成分）としてシ
リカ（１次粒子径５０ｎｍ）１ｗｔ％、および添加剤と
して７−ヒドロキシ−５メチル−１，３，４−トリアザ
インドリジン０．０５ｗｔ％を含む水分散液をスラリに
使用した。研磨条件は第１の実施形態と同じである。
【００５２】上記スラリを用いたＣＭＰ中においては、
まず、図３（ｂ）に示すように、メルカプトプロピルス
ルホン酸が促進成分となり、Ｃｕ配線４に発生したスク
ラッチの内面にリン酸７が選択的に付着する。
まず、図３（ｂ）に示すように、メルカプトプロピルス
ルホン酸が促進成分となり、Ｃｕ配線４に発生したスク
ラッチの内面にリン酸７が選択的に付着する。
【００５３】このようにスクラッチの内面にリン酸７が
選択的に付着された状態になると、図３（ｃ）に示すよ
うに、スクラッチ内にＣｕ６が選択的に析出し、スクラ
ッチはＣｕ６により埋め込まれる。
選択的に付着された状態になると、図３（ｃ）に示すよ
うに、スクラッチ内にＣｕ６が選択的に析出し、スクラ
ッチはＣｕ６により埋め込まれる。
【００５４】このようにして得られた試料を、欠陥評価
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、８インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の１５７４２個/waferから１
５個/waferに激減したことを確認した。また、８インチ
ウェハ当りの配線歩留まりは８５％から９６％と１１％
改善したことを確認した。
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、８インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の１５７４２個/waferから１
５個/waferに激減したことを確認した。また、８インチ
ウェハ当りの配線歩留まりは８５％から９６％と１１％
改善したことを確認した。
【００５５】なお、本実施形態では金属配線の修復につ
いて述べたが、本実施形態の修復成分の付着を促進する
促進成分をさらに含むスラリを使用する方法は、適切な
促進成分を選ぶことにより絶縁膜の修復にも適用でき
る。
いて述べたが、本実施形態の修復成分の付着を促進する
促進成分をさらに含むスラリを使用する方法は、適切な
促進成分を選ぶことにより絶縁膜の修復にも適用でき
る。
【００５６】（第４の実施形態）図４は、本発明の第４
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態が第２の実施形態と異なる点は、スク
ラッチ外の領域上における修復成分の付着を抑制し、ス
クラッチ内をＣｕで選択的に埋め込むことにある。
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態が第２の実施形態と異なる点は、スク
ラッチ外の領域上における修復成分の付着を抑制し、ス
クラッチ内をＣｕで選択的に埋め込むことにある。
【００５７】まず、図４（ａ）に示すように、第１の実
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
【００５８】次に、セカンドポリッシングを行う。ここ
では、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０８ｗｔ％、スクラッチ外の領域上における
修復成分の付着を抑制する成分（抑制成分）としてポリ
エチレングリコール０．１５ｗｔ％、研磨粒子（研磨成
分）としてシリカ（１次粒子径５０ｎｍ）１ｗｔ％、お
よび添加剤として７−ヒドロキシ−５メチル−１，３，
４−トリアザインドリジン０．０５ｗｔ％を含む水分散
液をスラリに用いた。研磨条件は第１の実施形態と同じ
である。
では、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０８ｗｔ％、スクラッチ外の領域上における
修復成分の付着を抑制する成分（抑制成分）としてポリ
エチレングリコール０．１５ｗｔ％、研磨粒子（研磨成
分）としてシリカ（１次粒子径５０ｎｍ）１ｗｔ％、お
よび添加剤として７−ヒドロキシ−５メチル−１，３，
４−トリアザインドリジン０．０５ｗｔ％を含む水分散
液をスラリに用いた。研磨条件は第１の実施形態と同じ
である。
【００５９】上記スラリを用いたＣＭＰ中においては、
まず、図４（ｂ）に示すように、スクラッチ外の領域の
表面はポリエチレングリコール８で覆われ、スクラッチ
の内面にリン酸７が選択的に付着する。スクラッチ外の
領域の表面にはスラリ中のポリエチレングリコールが供
給され続けるので、スクラッチ外の領域の表面上のポリ
エチレングリコール８がＣＭＰ中に消滅することはな
い。
まず、図４（ｂ）に示すように、スクラッチ外の領域の
表面はポリエチレングリコール８で覆われ、スクラッチ
の内面にリン酸７が選択的に付着する。スクラッチ外の
領域の表面にはスラリ中のポリエチレングリコールが供
給され続けるので、スクラッチ外の領域の表面上のポリ
エチレングリコール８がＣＭＰ中に消滅することはな
い。
【００６０】このような状態になると、図４（ｃ）に示
すように、スクラッチ内にＣｕ６が選択的に析出し、ス
クラッチはＣｕ６により埋め込まれる。
すように、スクラッチ内にＣｕ６が選択的に析出し、ス
クラッチはＣｕ６により埋め込まれる。
【００６１】このようにして得られた試料を、欠陥評価
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、８インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の１５７４２個/waferから２
２個/waferに激減したことを確認した。また、８インチ
ウェハ当りの配線歩留まりは８５％から９４％と９％改
善したことを確認した。
装置(KLAテンコール社)によりスクラッチを観察したと
ころ、８インチウェハ当りの層間絶縁膜およびＣｕ配線
上のスクラッチ数は、従来の１５７４２個/waferから２
２個/waferに激減したことを確認した。また、８インチ
ウェハ当りの配線歩留まりは８５％から９４％と９％改
善したことを確認した。
【００６２】なお、本実施形態では金属配線の修復につ
いて述べたが、本実施形態の修復成分の付着を抑制する
抑制成分をさらに含むスラリを使用する方法は、適切な
抑制成分を選ぶことにより絶縁膜の修復にも適用でき
る。
いて述べたが、本実施形態の修復成分の付着を抑制する
抑制成分をさらに含むスラリを使用する方法は、適切な
抑制成分を選ぶことにより絶縁膜の修復にも適用でき
る。
【００６３】（第５の実施形態）図５は、本発明の第５
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態では、Ｃｕ配線および層間絶縁膜に発
生したスクラッチを修復するＣＭＰプロセスについて説
明する。
の実施形態に係る半導体装置の製造工程を示す断面図で
ある。本実施形態では、Ｃｕ配線および層間絶縁膜に発
生したスクラッチを修復するＣＭＰプロセスについて説
明する。
【００６４】まず、図５（ａ）に示すように、第１の実
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
施形態の図１（ａ）−（ｃ）までの工程（ファーストポ
リッシング）を行う。
【００６５】次に、セカンドポリッシングを行う。ここ
では、層間絶縁膜２の修復成分としてドデシルアンモニ
ウムをシリカ表面に吸着させた疎水性シリカ粒子を１ｗ
ｔ％、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０８ｗｔ％、研磨粒子（研磨成分）としてシ
リカ（１次粒子径３０ｎｍ）を３ｗｔ％、および添加剤
として７−ヒドロキシ−５メチル−１，３，４−トリア
ザインドリジン０．０５ｗｔ％を含む水分散液をスラリ
に使用する。
では、層間絶縁膜２の修復成分としてドデシルアンモニ
ウムをシリカ表面に吸着させた疎水性シリカ粒子を１ｗ
ｔ％、無機塩の還元剤（Ｃｕ配線４の修復成分）として
リン酸０．０８ｗｔ％、研磨粒子（研磨成分）としてシ
リカ（１次粒子径３０ｎｍ）を３ｗｔ％、および添加剤
として７−ヒドロキシ−５メチル−１，３，４−トリア
ザインドリジン０．０５ｗｔ％を含む水分散液をスラリ
に使用する。
【００６６】このようなスラリを用いれば、図５（ｂ）
に示すように、第１の実施形態と同様に層間絶縁膜２の
スクラッチが修復され、かつ第２の実施形態と同様にＣ
ｕ配線４のスクラッチが修復される。このようにして得
られた試料についても、他の実施形態と同様に、スクラ
ッチ数は激減し、配線歩留まりは改善したことを確認し
た。
に示すように、第１の実施形態と同様に層間絶縁膜２の
スクラッチが修復され、かつ第２の実施形態と同様にＣ
ｕ配線４のスクラッチが修復される。このようにして得
られた試料についても、他の実施形態と同様に、スクラ
ッチ数は激減し、配線歩留まりは改善したことを確認し
た。
【００６７】なお、本発明は、上記実施形態に限定され
るものではない。例えば、修復成分は上記実施形態で例
示したものの他に、課題を解決するための手段の項で例
示した種々のものが使用可能である。
るものではない。例えば、修復成分は上記実施形態で例
示したものの他に、課題を解決するための手段の項で例
示した種々のものが使用可能である。
【００６８】配線材料はＣｕの他にＡｌやＷが使用可能
であり、絶縁材料はＳｉＯ2 （酸化物）の他に窒化物が
使用可能である。基板はＳＯＩ基板でも構わず、また基
板の少なくとも一部がＳｉＧｅで形成されていても良
い。また、本発明は、デュアルダマシンプロセスにおけ
るＣＭＰプロセスにも適用できる。
であり、絶縁材料はＳｉＯ2 （酸化物）の他に窒化物が
使用可能である。基板はＳＯＩ基板でも構わず、また基
板の少なくとも一部がＳｉＧｅで形成されていても良
い。また、本発明は、デュアルダマシンプロセスにおけ
るＣＭＰプロセスにも適用できる。
【００６９】さらに、上記実施形態には種々の段階の発
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題を解決できる場合には、この構成要件が削
除された構成が発明として抽出され得る。
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題を解決できる場合には、この構成要件が削
除された構成が発明として抽出され得る。
【００７０】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
で、種々変形して実施できる。
【００７１】
【発明の効果】以上詳説したように本発明によれば、Ｃ
ＭＰ中のスクラッチの発生を実質的に抑制することがで
きるＣＭＰスラリおよび半導体装置の製造方法を実現で
きるようになる。
ＭＰ中のスクラッチの発生を実質的に抑制することがで
きるＣＭＰスラリおよび半導体装置の製造方法を実現で
きるようになる。
【図１】本発明の第１の実施形態に係る半導体装置の製
造工程を示す断面図
造工程を示す断面図
【図２】本発明の第２の実施形態に係る半導体装置の製
造工程を示す断面図
造工程を示す断面図
【図３】本発明の第３の実施形態に係る半導体装置の製
造工程を示す断面図
造工程を示す断面図
【図４】本発明の第４の実施形態に係る半導体装置の製
造工程を示す断面図
造工程を示す断面図
【図５】本発明の第５の実施形態に係る半導体装置の製
造工程を示す断面図
造工程を示す断面図
１…Ｓｉ基板
２…層間絶縁膜
３…ＴａＮ膜（第１の導電膜）
４…Ｃｕ膜またはＣｕ配線（第２の導電膜）
５…シリカ（修復成分）
６…Ｃｕ
７…リン酸（修復成分）
８…ポリエチレングリコール（抑制成分）
【手続補正書】
【提出日】平成１４年１０月１８日（２００２．１０．
１８）
１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】(1) 前記導電材料からなる領域を修復する
ための修復成分の原料は、前記導電材料を含まない酸あ
るいは塩、または前記導電材料を含む塩を含有する。
ための修復成分の原料は、前記導電材料を含まない酸あ
るいは塩、または前記導電材料を含む塩を含有する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】(2) 上記(1)の前記導電材料を含まない酸
あるいは塩は、例えばリン酸（Ｃｕ等導電材料の還元
剤）等の無機酸やその塩または有機酸やその塩である。
この場合、スラリ中に添加された酸や塩が修復成分とし
て、研磨時にスラリ中に溶けだした導電材料をスクラッ
チ内に析出させる。
あるいは塩は、例えばリン酸（Ｃｕ等導電材料の還元
剤）等の無機酸やその塩または有機酸やその塩である。
この場合、スラリ中に添加された酸や塩が修復成分とし
て、研磨時にスラリ中に溶けだした導電材料をスクラッ
チ内に析出させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】次に、セカンドポリッシングを行う。ここ
では、還元剤（Ｃｕ配線４の修復成分）として無機酸で
あるリン酸０．０５ｗｔ％、研磨粒子（研磨成分）とし
てシリカ（１次粒子径５０ｎｍ）１ｗｔ％、添加剤とし
て７−ヒドロキシ−５メチル−１，３，４−トリアザイ
ンドリジン０．０５ｗｔ％を含む水分散液をスラリに使
用する。研磨条件は第１の実施形態と同じである。
では、還元剤（Ｃｕ配線４の修復成分）として無機酸で
あるリン酸０．０５ｗｔ％、研磨粒子（研磨成分）とし
てシリカ（１次粒子径５０ｎｍ）１ｗｔ％、添加剤とし
て７−ヒドロキシ−５メチル−１，３，４−トリアザイ
ンドリジン０．０５ｗｔ％を含む水分散液をスラリに使
用する。研磨条件は第１の実施形態と同じである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】次に、セカンドポリッシングを行う。ここ
では、還元剤（Ｃｕ配線４の修復成分）として無機酸で
あるリン酸０．０３ｗｔ％、スクラッチの内部に修復成
分が付着するような促進成分としてメルカプトプロピル
スルホン酸０．０１ｗｔ％、研磨粒子（研磨成分）とし
てシリカ（１次粒子径５０ｎｍ）１ｗｔ％、および添加
剤として７−ヒドロキシ−５メチル−１，３，４−トリ
アザインドリジン０．０５ｗｔ％を含む水分散液をスラ
リに使用した。研磨条件は第１の実施形態と同じであ
る。
では、還元剤（Ｃｕ配線４の修復成分）として無機酸で
あるリン酸０．０３ｗｔ％、スクラッチの内部に修復成
分が付着するような促進成分としてメルカプトプロピル
スルホン酸０．０１ｗｔ％、研磨粒子（研磨成分）とし
てシリカ（１次粒子径５０ｎｍ）１ｗｔ％、および添加
剤として７−ヒドロキシ−５メチル−１，３，４−トリ
アザインドリジン０．０５ｗｔ％を含む水分散液をスラ
リに使用した。研磨条件は第１の実施形態と同じであ
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】次に、セカンドポリッシングを行う。ここ
では、層間絶縁膜２の修復成分としてドデシルアンモニ
ウムをシリカ表面に吸着させた疎水性シリカ粒子を１ｗ
ｔ％、還元剤（Ｃｕ配線４の修復成分）として無機酸で
あるリン酸０．０８ｗｔ％、研磨粒子（研磨成分）とし
てシリカ（１次粒子径３０ｎｍ）を３ｗｔ％、および添
加剤として７−ヒドロキシ−５メチル−１，３，４−ト
リアザインドリジン０．０５ｗｔ％を含む水分散液をス
ラリに使用する。
では、層間絶縁膜２の修復成分としてドデシルアンモニ
ウムをシリカ表面に吸着させた疎水性シリカ粒子を１ｗ
ｔ％、還元剤（Ｃｕ配線４の修復成分）として無機酸で
あるリン酸０．０８ｗｔ％、研磨粒子（研磨成分）とし
てシリカ（１次粒子径３０ｎｍ）を３ｗｔ％、および添
加剤として７−ヒドロキシ−５メチル−１，３，４−ト
リアザインドリジン０．０５ｗｔ％を含む水分散液をス
ラリに使用する。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 矢野 博之
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
Ｆターム(参考） 3C047 FF08 GG15
3C058 AA07 AC04 CB01 CB03 DA17
Claims (12)
- 【請求項１】絶縁材料からなる領域および導電材料から
なる領域の少なくとも一方を含む被研磨領域を研磨する
ための研磨成分と、 前記被研磨領域のスクラッチを修復するための修復成分
とを含有してなることを特徴とするＣＭＰスラリ。 - 【請求項２】前記修復成分は、前記絶縁材料および前記
導電材料の少なくとも一方の構成元素を含むことを特徴
とする請求項１に記載のＣＭＰスラリ。 - 【請求項３】前記修復成分は、前記被研磨領域の研磨中
に、前記スクラッチを含む領域との間に静電引力が働く
ものであることを特徴とする請求項２に記載のＣＭＰス
ラリ。 - 【請求項４】前記修復成分および前記スクラッチを含む
領域は、疎水性を有するものであることを特徴とする請
求項３に記載のＣＭＰスラリ。 - 【請求項５】前記修復成分は、前記被研磨領域の研磨中
に、前記スクラッチを含む領域と逆極性の電位になるも
のであることを特徴とする請求項３に記載のＣＭＰスラ
リ。 - 【請求項６】前記修復成分は、前記絶縁材料および前記
導電材料の少なくとも一方の構成元素を、前記スクラッ
チを含む領域上に析出させるものであることを特徴とす
る請求項１に記載のＣＭＰスラリ。 - 【請求項７】前記修復成分は、還元剤であることを特徴
とする請求項６に記載のＣＭＰスラリ。 - 【請求項８】前記スクラッチの内壁に前記修復成分が付
着することを促進する促進成分をさらに含むことを特徴
とする請求項６または７に記載のＣＭＰスラリ。 - 【請求項９】前記被研磨領域のスクラッチ以外の領域
に、前記修復成分が付着することを抑制する抑制成分を
さらに含むことを特徴とする請求項６または７に記載の
ＣＭＰスラリ。 - 【請求項１０】半導体基板上に配線溝を有する絶縁膜を
形成する工程と、 前記絶縁膜上に導電膜を堆積し、前記配線溝を前記導電
膜で埋め込む工程と、 請求項１ないし９のいずれか１項に記載のＣＭＰスラリ
を少なくとも使用したＣＭＰプロセスにより、前記導電
膜を研磨し、前記配線溝内に前記導電膜を選択的に残置
させる工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項１１】半導体基板上に配線溝を有する絶縁膜を
形成する工程と、 前記絶縁膜上に第１の導電膜を堆積し、前記配線溝の内
壁を前記第１の導電膜で覆う工程と、 前記第１の導電膜上に第２の導電膜を堆積し、前記配線
溝を前記第２の導電膜で埋め込む工程と、 前記第１の導電膜が露出するまで、前記第２の導電膜を
後退させ、前記配線溝内に前記第２の導電膜を選択的に
残置させる工程と、 請求項１ないし９のいずれか１項に記載のＣＭＰスラリ
を使用したＣＭＰプロセスにより、前記第１の導電膜を
研磨し、前記配線溝内に前記第１および第２の導電膜を
選択的に残置させる工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項１２】前記ＣＭＰスラリ中の修復成分により、
前記ＣＭＰスラリ中に溶けだした前記導電膜または前記
第１の導電膜の構成元素を、前記導電膜または前記第１
の導電膜に発生したスクラッチに析出させ、前記スクラ
ッチを修復することを特徴とする請求項１０または１１
に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362923A JP3692066B2 (ja) | 2001-11-28 | 2001-11-28 | Ｃｍｐスラリおよび半導体装置の製造方法 |
| US10/269,993 US6790769B2 (en) | 2001-11-28 | 2002-10-15 | CMP slurry and method of manufacturing semiconductor device |
| US10/902,940 US7198729B2 (en) | 2001-11-28 | 2004-08-02 | CMP slurry and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362923A JP3692066B2 (ja) | 2001-11-28 | 2001-11-28 | Ｃｍｐスラリおよび半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163189A true JP2003163189A (ja) | 2003-06-06 |
| JP3692066B2 JP3692066B2 (ja) | 2005-09-07 |
Family
ID=19173345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001362923A Expired - Fee Related JP3692066B2 (ja) | 2001-11-28 | 2001-11-28 | Ｃｍｐスラリおよび半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6790769B2 (ja) |
| JP (1) | JP3692066B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075995A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20040248405A1 (en) * | 2003-06-02 | 2004-12-09 | Akira Fukunaga | Method of and apparatus for manufacturing semiconductor device |
| US7268073B2 (en) * | 2004-11-10 | 2007-09-11 | Texas Instruments Incorporated | Post-polish treatment for inhibiting copper corrosion |
| JP2008277723A (ja) * | 2007-03-30 | 2008-11-13 | Fujifilm Corp | 金属用研磨液及び研磨方法 |
| US9048088B2 (en) * | 2008-03-28 | 2015-06-02 | Lam Research Corporation | Processes and solutions for substrate cleaning and electroless deposition |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3438410B2 (ja) | 1995-05-26 | 2003-08-18 | ソニー株式会社 | 化学機械研磨用スラリーおよびその製造方法ならびにこれを用いた研磨方法 |
| US6062952A (en) * | 1997-06-05 | 2000-05-16 | Robinson; Karl M. | Planarization process with abrasive polishing slurry that is selective to a planarized surface |
| US6083419A (en) * | 1997-07-28 | 2000-07-04 | Cabot Corporation | Polishing composition including an inhibitor of tungsten etching |
| EP1086484A4 (en) | 1998-04-10 | 2003-08-06 | Ferro Corp | PASTE FOR THE CHEMOMECHANICAL POLISHING OF METAL SURFACES |
| JP2000104047A (ja) * | 1998-09-28 | 2000-04-11 | Soft 99 Corporation:Kk | 自動車用艶出し撥水剤組成物 |
| US6352595B1 (en) * | 1999-05-28 | 2002-03-05 | Lam Research Corporation | Method and system for cleaning a chemical mechanical polishing pad |
| JP2001057367A (ja) | 1999-08-18 | 2001-02-27 | Ebara Corp | 半導体装置の表面平坦化方法 |
| JP2001269859A (ja) * | 2000-03-27 | 2001-10-02 | Jsr Corp | 化学機械研磨用水系分散体 |
-
2001
- 2001-11-28 JP JP2001362923A patent/JP3692066B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-15 US US10/269,993 patent/US6790769B2/en not_active Expired - Fee Related
-
2004
- 2004-08-02 US US10/902,940 patent/US7198729B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050003666A1 (en) | 2005-01-06 |
| US20030100186A1 (en) | 2003-05-29 |
| US6790769B2 (en) | 2004-09-14 |
| US7198729B2 (en) | 2007-04-03 |
| JP3692066B2 (ja) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740591B1 (en) | Slurry and method for chemical mechanical polishing of copper | |
| US20020023389A1 (en) | Slurry for chemical mechanical polishing and method of manufacturing semiconductor device | |
| EP2321378B1 (en) | Chemical-mechanical polishing compositions and methods of making and using the same | |
| US20060084272A1 (en) | Polishing slurries for copper and associated materials | |
| US9275899B2 (en) | Chemical mechanical polishing composition and method for polishing tungsten | |
| KR20020077343A (ko) | 유전체 기계화학적 연마 슬러리에서의 수산화세슘의 용도 | |
| CA2508332C (en) | Composition and method for copper chemical mechanical planarization | |
| JP2005011932A (ja) | Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法 | |
| KR100369762B1 (ko) | Ｃｍｐ용 슬러리 및 ｃｍｐ법 | |
| US20120196442A1 (en) | Chemical mechanical polishing method | |
| JP2002141314A (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
| US20030017786A1 (en) | CMP slurry and method for manufacturing a semiconductor device | |
| US7731864B2 (en) | Slurry for chemical mechanical polishing of aluminum | |
| US20030047710A1 (en) | Chemical-mechanical polishing | |
| TWI761423B (zh) | 鎢的化學機械拋光方法 | |
| TW200409808A (en) | Polishing compound composition, method for producing same and polishing method | |
| JP2003163189A (ja) | Ｃｍｐスラリおよび半導体装置の製造方法 | |
| JP2001205554A (ja) | 研磨装置 | |
| CN1437763A (zh) | 化学机械抛光用研磨剂 | |
| KR100553802B1 (ko) | 화학적 기계적 연마용 슬러리 | |
| US7582558B2 (en) | Reducing corrosion in copper damascene processes | |
| CN109972145B (zh) | 一种化学机械抛光液 | |
| US20080314872A1 (en) | Chemical-Mechanical Polishing Compositions Containing Aspartame And Methods Of Making And Using The Same | |
| JP2003238942A (ja) | 研磨用組成物 | |
| JP2003197572A (ja) | 研磨用組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |