JP3692066B2

JP3692066B2 - Ｃｍｐスラリおよび半導体装置の製造方法

Info

Publication number: JP3692066B2
Application number: JP2001362923A
Authority: JP
Inventors: 延行倉嶋; 学南幅; 博之矢野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-11-28
Filing date: 2001-11-28
Publication date: 2005-09-07
Anticipated expiration: 2021-11-28
Also published as: US6790769B2; US20050003666A1; US20030100186A1; US7198729B2; JP2003163189A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＭＰスラリおよび半導体装置の製造方法に係わり、特にＣＭＰプロセス中における被研磨領域のスクラッチの軽減を図ったＣＭＰスラリおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化や、半導体素子の微細化に伴い、種々の微細加工技術が開発されている。その中でもＣＭＰ技術は、ダマシン配線を形成する上で欠かすことのできない重要な技術となっている。
【０００３】
現在のメタルダマシン配線プロセスでは、高研磨速度、低エロージョン（erosion）および低スクラッチが得られるＣＭＰが望まれている。その理由は、スループットを向上するためには研磨速度を速くし、高性能配線を形成するためには配線および層間絶縁膜のエロージョンおよびスクラッチ（傷、割れ）を抑制する必要があるからである。
【０００４】
ＣＭＰの特性は、主に、スラリと研磨パッドにより決まる。研磨パッドは、低エロージョンを得るために、ある程度の硬さが必要である。現在、Ｒｏｄｅｌ社で市販されているハードパッド（IC1000-Pad）よりも柔らかい研磨パッドでは、どんなスラリを用いても、エロージョンを抑制することは困難であると考えられている。
【０００５】
しかしながら、ハードパッドを用いることにより低エロージョンを実現することは可能となるが、スラリ中に含まれる研磨粒子等の粗大粒子、研磨により生じたかすの凝集体によって、金属配線やそれが埋め込まれた絶縁膜にスクラッチが多く発生するという問題が起こる。さらに、発生したスクラッチは膜剥がれの問題を引き起こす。
【０００６】
すなわち、現状では、低エロージョンと低スクラッチとの間にはトレードオフの関係がある。なお、絶縁膜のスクラッチの多くは研磨粒子によるものである。金属配線のスクラッチの多くは、研磨中に配線表面に形成された変質層もしくは保護膜（例えば金属の酸化物もしくは錯化物）が剥がれて生じた凝集体によるものである。変質層等は研磨中に基板周縁部側から剥がれる。
【０００７】
【発明が解決しようとする課題】
上述の如く、従来のＣＭＰでは、ハードパッドを用いることで低エロージョンを実現することは可能となるが、低スクラッチを同時に実現することは困難であるという問題があった。
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、スクラッチの発生を実質的に抑制することができるＣＭＰスラリおよび半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、上記目的を達成するために、本発明に係るＣＭＰスラリは、絶縁材料からなる領域および導電材料からなる領域の少なくとも一方を含む被研磨領域を研磨するための研磨成分と、前記被研磨領域のスクラッチを修復するための修復成分とを含有してなることを特徴とする。本発明において、スクラッチとはＣＭＰ中に発生する被研磨領域の傷や割れをいう。
【００１１】
また、本発明に係る半導体装置の製造方法は、半導体基板上に配線溝を有する絶縁膜を形成する工程と、前記絶縁膜上に導電膜を堆積し、前記配線溝を前記導電膜で埋め込む工程と、本発明に係るＣＭＰスラリを少なくとも使用したＣＭＰプロセスにより、前記導電膜を研磨し、前記配線溝内に前記導電膜を選択的に残置させる工程とを有することを特徴とする。
【００１２】
また、本発明に係る他の半導体装置の製造方法は、半導体基板上に配線溝を有する絶縁膜を形成する工程と、前記絶縁膜上に第１の導電膜を堆積し、前記配線溝の内壁を前記第１の導電膜で覆う工程と、前記第１の導電膜上に第２の導電膜を堆積し、前記配線溝を前記第２の導電膜で埋め込む工程と、前記第１の導電膜が露出するまで、前記第２の導電膜を後退させ、前記配線溝内に前記第２の導電膜を選択的に残置させる工程と、本発明に係るＣＭＰスラリを使用したＣＭＰプロセスにより、前記第１の導電膜を研磨し、前記配線溝内に前記第１および第２の導電膜を選択的に残置させる工程とを有することを特徴とする。
【００１３】
さらに本発明においては、より具体的には以下のように構成することができる。
【００１４】
(1) 前記導電材料からなる領域を修復するための修復成分の原料は、前記導電材料を含まない酸あるいは塩、または前記導電材料を含む塩を含有する。
【００１５】
(2) 上記(1)の前記導電材料を含まない酸あるいは塩は、例えばリン酸（Ｃｕ等導電材料の還元剤）等の無機酸やその塩または有機酸やその塩である。この場合、スラリ中に添加された酸や塩が修復成分として、研磨時にスラリ中に溶けだした導電材料をスクラッチ内に析出させる。
【００１６】
(3) 上記(1)の前記導電材料を含む塩は、例えば硫酸銅、塩化銅等Ｃｕの塩や、その他Ａｌ、Ｔｉ、Ｔａ、Ｖ、Ｆｅ、Ｗ、またはＧｅの塩を含有する。この場合、スラリ中に添加されたこれら成分中の導電材料が析出することでスクラッチが修復される。なお、上記(1)の前記導電材料を含む塩と前記導電材料を含まない塩とはスラリ中で併用されても良い。
【００１７】
(4) 前記絶縁材料からなる領域を修復するための修復成分は、シリコン系界面活性剤、超微粒子コロイダルシリカ粒子、カチオン性コロイダルシリカ粒子、または疎水性コロイダルシリカ粒子、シリコンの酸化物、炭化物もしくは窒化物、またはこれらシリコンの酸化物、炭化物および窒化物の二つ以上からなる混合物もしくは混晶物を含有する。この場合、スラリ中に添加されたこれらの成分がそのままスクラッチの修復成分となる。
【００１８】
(5) 前記スクラッチの内壁に前記修復成分が付着することを促進する促進成分として、例えば有機硫黄化合物をさらに含有する。
【００１９】
(6) 上記(5)の有機硫黄化合物を含む促進成分は、例えばチオ尿素誘導体、スルホプロピルジスルフィド、またはメルカプトプロピルスルホン酸である。
【００２０】
(7) 前記導電材料はＣｕであり、前記被研磨領域のスクラッチの外部に前記修復成分が付着することを抑制する抑制成分として、界面活性剤をさらに含有する。
【００２１】
(8) 上記(7)の抑制成分は、例えばポリエチレングリコール、グリシン、またはチオグリコール酸である。
【００２２】
本発明によれば、ＣＭＰ中に発生したスクラッチはＣＭＰスラリ中に含まれる修復成分によって修復されるため、スクラッチの発生を実質的に抑制することができる。これにより、ハードパッドを用いることにより、低エロージョンと低スクラッチとを両立することが可能となる。
【００２３】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態では、修復成分として微粒子（１次粒子径＜１０ｎｍ）を含有するスラリを用いて、Ｃｕダマシン配線のタッチアッププロセス（セカンドポリッシング）に本発明を適用した例について説明する。
【００２６】
ここでは、１次粒子径が１０ｎｍ未満の修復成分を使用するが、一般には３０ｎｍ以下であれば良い。その理由は、通常、スクラッチ（傷、割れ）の大きさ（幅、深さ）は３０〜１０００ｎｍのものが多いからである。
【００２７】
まず、図１（ａ）に示すように、Ｓｉ基板１上に層間絶縁膜２を堆積し、層間絶縁膜２の表面に深さ４００ｎｍの配線溝を形成する。ここでは、層間絶縁膜２の材料として低誘電率（３．０以下）かつＳｉＯ₂を主体とするものを使用し、例えばＬＫＤ（ＪＳＲ製）のような有機系で疎水性を有するものである。このような材料からなる層間絶縁膜２を用いることで寄生容量を減少できるが、この種の層間絶縁膜２は脆く、傷つきやすいという特性を持っている。
【００２８】
次に、図１（ｂ）に示すように、ライナーとしての厚さ１０ｎｍのＴａＮ膜３を配線溝の内壁を被覆するように層間絶縁膜２上に堆積し、続いてＣｕ配線となる厚さ８００ｎｍのＣｕ膜４をＴａＮ膜３上に堆積する。Ｃｕ膜４は、スパッタリング法およびメッキ法を用いて形成する。スパッタリング法によりＣｕ薄膜が堆積され、該Ｃｕ薄膜をシードに用いてメッキ法により厚いＣｕ膜が堆積される。
【００２９】
次に、図１（ｃ）に示すように、ＴａＮ膜３が露出するまでＣｕ膜４の不要部分をＣＭＰプロセスにより除去し、配線溝内にＣｕ膜４を選択的に残置させる（ファーストポリッシング）。このとき、ＴａＮ膜３がＣＭＰのストッパとなるため、層間絶縁膜２のエロージョンおよびスクラッチの発生は抑制される。
【００３０】
ここで、スラリには、過硫酸アンモニウム（酸化剤）１ｗｔ％、キナルジン酸（酸化抑制剤）０．５ｗｔ％、アニオン界面活性剤０．０５ｗｔ％、シリカ（１次粒子径５０ｎｍ）１ｗｔ％、およびＫＯＨ（ｐＨを９に調整するｐＨ調整剤）を含有するものを使用した。研磨パッドには、ＩＣ１０００（ロデ−ル社）を使用した。
【００３１】
また、研磨条件は、荷重：３００ｇ／ｃｍ²、キャリア回転：１０２ｒｐｍ、テーブル回転：１００ｒｐｍ、スラリ供給：２００ｃｃ／分、研磨時間：１５０秒である。
【００３２】
その後、図１（ｄ）に示すように、ＴａＮ膜３およびＣｕ膜４の不要部分をＣＭＰプロセスにより除去し、配線溝内にＴａＮ膜３およびＣｕ膜４を選択的に残置させ（セカンドポリッシング）、Ｃｕダマシン配線を形成する。
【００３３】
このとき、ＴａＮ膜３は硬く、かつセカンドポリッシング後に表面に出ている割合が小さいため、ＴａＮ膜３にはスクラッチの懸念はほとんどなく、ＴａＮ膜３のスクラッチは無視できる。
【００３４】
したがって、ここでは、Ｃｕ膜（Ｃｕ配線）４や層間絶縁膜２のスクラッチを無くすことが重要である。ただし、スクラッチの発生をゼロに抑えることはほとんど不可能である。よって、発生したスクラッチは、配線信頼性、および配線性能に支障をきたさないレベルまで修復することが重要となる。ここでは、層間絶縁膜２のスクラッチの修復について説明する。
【００３５】
層間絶縁膜２の主成分はＳｉＯ₂である。層間絶縁膜２のスクラッチを含む領域上に、修復成分のＳｉＯ₂を埋め込むためには、例えば、層間絶縁膜２の材料としてLKD(JSR製)のような有機系で疎水性のものを使用したときには、疎水性シリカ粒子を用いる。
【００３６】
このような疎水性シリカ粒子としては、表面が疎水性になるように処理されたシリカ(１次粒子径＜１０ｎｍ)、例えば表面に低分子の物質であるドデシルアンモニウムを吸着させたシリカがあげられる。ドデシルアンモニウムは疎水基および親水基を持ち、シリカは親水基を持つ。したがって、例えば、ドデシルアンモニウム溶液中にシリカを混ぜることにより、シリカ表面の親水部（陰性）にドデシルアンモニウムの親水基（陽性）が吸着し、表面が疎水性になるように処理されたシリカが得られる。
【００３７】
よって、本実施形態では、修復成分として上記ドデシルアンモニウムをシリカ表面に吸着させた粒子を１ｗｔ％、研磨粒子（研磨成分）としてシリカ（１次粒子径３０ｎｍ）を３ｗｔ％、添加剤（Ｃｕ酸化防止剤）として７−ヒドロキシ−５メチル−１，３，４−トリアザインドリジン０.０５ｗｔ％を含む水分散液をスラリとして使用する。
【００３８】
また、研磨条件は、研磨パッド（ハードパッド）としてIC1000(ロデ-ル社)を用い、荷重：３００ｇ／ｃｍ²、キャリア回転：５２ｒｐｍ、テーブル回転：５０ｒｐｍ、スラリ供給：２００ｃｃ/分、研磨時間：１５０秒である。
【００３９】
このような修復成分を含むスラリを用い、セカンドポリッシングを行うことにより、ハードパッドを用いても、図１（ｄ）に示すように、セカンドポリッシング中に層間絶縁膜２の表面に発生したスクラッチ内にシリカ５が埋め込まれ、修復される。したがって、スクラッチの発生は実質的に抑制される。なお、シリカ５に吸着したドデシルアンモニウムもスクラッチ内に埋め込まれ、スクラッチ内に残る。
【００４０】
このようにして得られた試料を、欠陥評価装置(KLAテンコール社)によりスクラッチを観察したところ、8インチウェハ当りの層間絶縁膜およびＣｕ配線上のスクラッチ数は、従来の２５４２個/waferから３５個/waferに激減したことを確認した。また、8インチウェハ当りの配線歩留まりは８５％から９５％と１０％改善したことを確認した。
【００４１】
ここでは、疎水性を有する修復成分と疎水性を有する絶縁膜との間に物理的な引力が働くことを利用してスクラッチの修復を行ったが、互いに逆極性の電位の修復成分と絶縁膜との間に静電的な引力が働くことを利用してスクラッチの修復を行っても良い。すなわち、層間絶縁膜２上にＳｉＯ₂を集め、スクラッチを修復するために、修復成分として、研磨中の層間絶縁膜２の電位と逆極性の電位を有し、かつ層間絶縁膜２の主成分を含むものを使用しても構わない。なお、層間絶縁膜２が親水性を有する場合には、親水性を有する修復成分を使用することが望ましい。
【００４２】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図である。なお、以下の実施形態において、前出した図と対応する部分には前出した図と同一符号を付してあり、詳細な説明は省略する。
【００４３】
第１の実施形態では、層間絶縁膜２に発生したスクラッチを修復するＣＭＰプロセスについて説明したが、本実施形態ではＣｕ配線に発生したスクラッチを修復するＣＭＰプロセスについて説明する。
【００４４】
まず、図２（ａ）に示すように、第１の実施形態の図１（ａ）−（ｃ）までの工程（ファーストポリッシング）を行う。
【００４５】
次に、セカンドポリッシングを行う。ここでは、還元剤（Ｃｕ配線４の修復成分）として無機酸であるリン酸０．０５ｗｔ％、研磨粒子（研磨成分）としてシリカ（１次粒子径５０ｎｍ）１ｗｔ％、添加剤として７−ヒドロキシ−５メチル−１，３，４−トリアザインドリジン０．０５ｗｔ％を含む水分散液をスラリに使用する。研磨条件は第１の実施形態と同じである。
【００４６】
上記スラリを用いたＣＭＰ中においては、まず、図２（ｂ）に示すように、リン酸によりＣｕ配線４上にＣｕ６が析出し、Ｃｕ配線４上のスクラッチは埋め込まれる。Ｃｕ６はスクラッチ外のＣｕ配線４上にも形成され、Ｃｕ６により凸部が形成される。Ｃｕ６はＣＭＰによって溶液中に溶けだしたＣｕイオンがリン酸により還元されて析出する。
【００４７】
このようなＣｕ６による凸部が形成された状態になると、凸部の研磨レートが速いというＣＭＰ特性（荷重依存性）により、スクラッチ外のＣｕ６はＣＭＰプロセスにより除去され、図２（ｃ）に示すように、スクラッチ内にＣｕ６が選択的に残るとともに、層間絶縁膜２、ＴａＮ膜３およびＣｕ膜４の表面は平らになる。
【００４８】
このようにして得られた試料を、欠陥評価装置(KLAテンコール社)によりスクラッチを観察したところ、8インチウェハ当りの層間絶縁膜およびＣｕ配線上のスクラッチ数は、従来の１５７４２個/waferから５２個/waferに激減したことを確認した。また、8インチウェハ当りの配線歩留まりは８５％から９２％と７％改善したことを確認した。
【００４９】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態が第２の実施形態と異なる点は、スクラッチ内における修復成分の付着を促進し、スクラッチ内をＣｕで選択的に埋め込むことにある。
【００５０】
まず、図３（ａ）に示すように、第１の実施形態の図１（ａ）−（ｃ）までの工程（ファーストポリッシング）を行う。
【００５１】
次に、セカンドポリッシングを行う。ここでは、還元剤（Ｃｕ配線４の修復成分）として無機酸であるリン酸０．０３ｗｔ％、スクラッチの内部に修復成分が付着するような促進成分としてメルカプトプロピルスルホン酸０．０１ｗｔ％、研磨粒子（研磨成分）としてシリカ（１次粒子径５０ｎｍ）１ｗｔ％、および添加剤として７−ヒドロキシ−５メチル−１，３，４−トリアザインドリジン０．０５ｗｔ％を含む水分散液をスラリに使用した。研磨条件は第１の実施形態と同じである。
【００５２】
上記スラリを用いたＣＭＰ中においては、まず、図３（ｂ）に示すように、メルカプトプロピルスルホン酸が促進成分となり、Ｃｕ配線４に発生したスクラッチの内面にリン酸７が選択的に付着する。
【００５３】
このようにスクラッチの内面にリン酸７が選択的に付着された状態になると、図３（ｃ）に示すように、スクラッチ内にＣｕ６が選択的に析出し、スクラッチはＣｕ６により埋め込まれる。
【００５４】
このようにして得られた試料を、欠陥評価装置(KLAテンコール社)によりスクラッチを観察したところ、８インチウェハ当りの層間絶縁膜およびＣｕ配線上のスクラッチ数は、従来の１５７４２個/waferから１５個/waferに激減したことを確認した。また、８インチウェハ当りの配線歩留まりは８５％から９６％と１１％改善したことを確認した。
【００５５】
なお、本実施形態では金属配線の修復について述べたが、本実施形態の修復成分の付着を促進する促進成分をさらに含むスラリを使用する方法は、適切な促進成分を選ぶことにより絶縁膜の修復にも適用できる。
【００５６】
（第４の実施形態）
図４は、本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態が第２の実施形態と異なる点は、スクラッチ外の領域上における修復成分の付着を抑制し、スクラッチ内をＣｕで選択的に埋め込むことにある。
【００５７】
まず、図４（ａ）に示すように、第１の実施形態の図１（ａ）−（ｃ）までの工程（ファーストポリッシング）を行う。
【００５８】
次に、セカンドポリッシングを行う。ここでは、無機塩の還元剤（Ｃｕ配線４の修復成分）としてリン酸０．０８ｗｔ％、スクラッチ外の領域上における修復成分の付着を抑制する成分（抑制成分）としてポリエチレングリコール０．１５ｗｔ％、研磨粒子（研磨成分）としてシリカ（１次粒子径５０ｎｍ）１ｗｔ％、および添加剤として７−ヒドロキシ−５メチル−１，３，４−トリアザインドリジン０．０５ｗｔ％を含む水分散液をスラリに用いた。研磨条件は第１の実施形態と同じである。
【００５９】
上記スラリを用いたＣＭＰ中においては、まず、図４（ｂ）に示すように、スクラッチ外の領域の表面はポリエチレングリコール８で覆われ、スクラッチの内面にリン酸７が選択的に付着する。スクラッチ外の領域の表面にはスラリ中のポリエチレングリコールが供給され続けるので、スクラッチ外の領域の表面上のポリエチレングリコール８がＣＭＰ中に消滅することはない。
【００６０】
このような状態になると、図４（ｃ）に示すように、スクラッチ内にＣｕ６が選択的に析出し、スクラッチはＣｕ６により埋め込まれる。
【００６１】
このようにして得られた試料を、欠陥評価装置(KLAテンコール社)によりスクラッチを観察したところ、８インチウェハ当りの層間絶縁膜およびＣｕ配線上のスクラッチ数は、従来の１５７４２個/waferから２２個/waferに激減したことを確認した。また、８インチウェハ当りの配線歩留まりは８５％から９４％と９％改善したことを確認した。
【００６２】
なお、本実施形態では金属配線の修復について述べたが、本実施形態の修復成分の付着を抑制する抑制成分をさらに含むスラリを使用する方法は、適切な抑制成分を選ぶことにより絶縁膜の修復にも適用できる。
【００６３】
（第５の実施形態）
図５は、本発明の第５の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態では、Ｃｕ配線および層間絶縁膜に発生したスクラッチを修復するＣＭＰプロセスについて説明する。
【００６４】
まず、図５（ａ）に示すように、第１の実施形態の図１（ａ）−（ｃ）までの工程（ファーストポリッシング）を行う。
【００６５】
次に、セカンドポリッシングを行う。ここでは、層間絶縁膜２の修復成分としてドデシルアンモニウムをシリカ表面に吸着させた疎水性シリカ粒子を１ｗｔ％、還元剤（Ｃｕ配線４の修復成分）として無機酸であるリン酸０．０８ｗｔ％、研磨粒子（研磨成分）としてシリカ（１次粒子径３０ｎｍ）を３ｗｔ％、および添加剤として７−ヒドロキシ−５メチル−１，３，４−トリアザインドリジン０．０５ｗｔ％を含む水分散液をスラリに使用する。
【００６６】
このようなスラリを用いれば、図５（ｂ）に示すように、第１の実施形態と同様に層間絶縁膜２のスクラッチが修復され、かつ第２の実施形態と同様にＣｕ配線４のスクラッチが修復される。このようにして得られた試料についても、他の実施形態と同様に、スクラッチ数は激減し、配線歩留まりは改善したことを確認した。
【００６７】
なお、本発明は、上記実施形態に限定されるものではない。例えば、修復成分は上記実施形態で例示したものの他に、課題を解決するための手段の項で例示した種々のものが使用可能である。
【００６８】
配線材料はＣｕの他にＡｌやＷが使用可能であり、絶縁材料はＳｉＯ₂（酸化物）の他に窒化物が使用可能である。基板はＳＯＩ基板でも構わず、また基板の少なくとも一部がＳｉＧｅで形成されていても良い。また、本発明は、デュアルダマシンプロセスにおけるＣＭＰプロセスにも適用できる。
【００６９】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７０】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００７１】
【発明の効果】
以上詳説したように本発明によれば、ＣＭＰ中のスクラッチの発生を実質的に抑制することができるＣＭＰスラリおよび半導体装置の製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図
【図２】本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図
【図３】本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図
【図４】本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図
【図５】本発明の第５の実施形態に係る半導体装置の製造工程を示す断面図
【符号の説明】
１…Ｓｉ基板
２…層間絶縁膜
３…ＴａＮ膜（第１の導電膜）
４…Ｃｕ膜またはＣｕ配線（第２の導電膜）
５…シリカ（修復成分）
６…Ｃｕ
７…リン酸（修復成分）
８…ポリエチレングリコール（抑制成分）

Claims

絶縁材料からなる領域を少なくとも含む被研磨領域を研磨するための研磨成分と、
前記被研磨領域のスクラッチを修復するための修復成分と
を含有してなり、
前記研磨成分としての親水性シリカと、前記修復成分としての粒子径１０ｎｍ未満の疎水性シリカと、溶媒としての水を少なくとも含むことを特徴とするＣＭＰスラリ。
導電材料からなる領域を少なくとも含む被研磨領域を研磨するための研磨成分と、
前記被研磨領域のスクラッチを修復するための修復成分と
を含有してなり、
前記修復成分として前記導電材料の還元剤となる無機酸またはその塩、修復促進成分としてチオ尿素誘導体、スルホプロピルジスルフィド、およびメルカプトプロピルスルホン酸から選ばれた１つを少なくとも含むことを特徴とするＣＭＰスラリ。
前記修復成分としてリン酸を含むことを特徴とする請求項１または２に記載のＣＭＰスラリ。
添加剤としてポリエチレングリコールをさらに含むことを特徴とする請求項２または３に記載のＣＭＰスラリ。
添加剤として７−ヒドロキシ−５メチル−１，３，４−トリアザインドリジンをさらに含むことを特徴とする請求項１ないし４のいずれかに記載のＣＭＰスラリ。
前記修復成分は、前記絶縁材料若しくは前記導電材料の構成元素を含むことを特徴とする請求項１または２に記載のＣＭＰスラリ。
前記修復成分は、前記被研磨領域の研磨中に、前記スクラッチを含む領域との間に静電引力が働くものであることを特徴とする請求項６に記載のＣＭＰスラリ。
前記修復成分および前記スクラッチを含む領域は、疎水性を有するものであることを特徴とする請求項７に記載のＣＭＰスラリ。
前記修復成分は、前記被研磨領域の研磨中に、前記スクラッチを含む領域と逆極性の電位になるものであることを特徴とする請求項７に記載のＣＭＰスラリ。
前記修復成分は、前記絶縁材料若しくは前記導電材料の構成材料を、前記スクラッチを含む領域上に析出させるものであることを特徴とする請求項１または２に記載のＣＭＰスラリ。
前記修復成分は、還元剤であることを特徴とする請求項１０に記載のＣＭＰスラリ。
半導体基板上に配線溝を有する絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を堆積し、前記配線溝を前記導電膜で埋め込む工程と、
請求項２ないし１１のいずれか１項に記載のＣＭＰスラリを少なくとも使用したＣＭＰプロセスにより、前記導電膜を研磨し、前記配線溝内に前記導電膜を選択的に残置させる工程と
を有することを特徴とする半導体装置の製造方法。
半導体基板上に配線溝を有する絶縁膜を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積し、前記配線溝の内壁を前記第１の導電膜で覆う工程と、
前記第１の導電膜上に第２の導電膜を堆積し、前記配線溝を前記第２の導電膜で埋め込む工程と、
前記第１の導電膜が露出するまで、前記第２の導電膜を後退させ、前記配線溝内に前記第２の導電膜を選択的に残置させる工程と、
請求項２ないし１１のいずれか１項に記載のＣＭＰスラリを使用したＣＭＰプロセスにより、前記第１の導電膜を研磨し、前記配線溝内に前記第１および第２の導電膜を選択的に残置させる工程と
を有することを特徴とする半導体装置の製造方法。
前記ＣＭＰスラリ中の修復成分により、前記ＣＭＰスラリ中に溶けだした前記導電膜または前記第１の導電膜の構成元素を、前記導電膜または前記第１の導電膜に発生したスクラッチに析出させ、前記スクラッチを修復することを特徴とする請求項１２または１３に記載の半導体装置の製造方法。
半導体基板上に配線溝を有する絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を堆積し、前記配線溝を前記導電膜で埋め込む工程と、
請求項１に記載のＣＭＰスラリを少なくとも使用したＣＭＰプロセスにより、前記導電膜及び前記絶縁膜の表面部分を研磨し、前記配線溝内に前記導電膜を選択的に残置させる工程と
を有することを特徴とする半導体装置の製造方法。
半導体基板上に配線溝を有する絶縁膜を形成する工程と、
前記絶縁膜上に第１の導電膜を堆積し、前記配線溝の内壁を前記第１の導電膜で覆う工程と、
前記第１の導電膜上に第２の導電膜を堆積し、前記配線溝を前記第２の導電膜で埋め込む工程と、
前記第１の導電膜が露出するまで、前記第２の導電膜を後退させ、前記配線溝内に前記第２の導電膜を選択的に残置させる工程と、
請求項１に記載のＣＭＰスラリを使用したＣＭＰプロセスにより、前記第１の導電膜及び前記絶縁膜の表面部分を研磨し、前記配線溝内に前記第１および第２の導電膜を選択的に残置させる工程と
を有することを特徴とする半導体装置の製造方法。