JP2003158682A - 撮像装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ２つの固体撮像素子を用いた撮像装置におい
て、２つの画像信号を表示画像に合わせて取り出すよう
にする。 【解決手段】 タイミングｔ０〜ｔ５においては、第１
のＣＣＤ固体撮像素子３１ａだけを駆動し、第１の画像
信号Ｙa(t)を出力させる。この間、第２のＣＣＤ固体撮
像素子３１ｂへは、駆動クロックの供給を停止して動作
を停止させておく。続くタイミングｔ６〜ｔ７では、第
１及び第２の固体撮像素子３１ａ、３１ｂを駆動させ、
第１及び第２の画像信号Ｙa(t)、Ｙb(t)を所定の時間毎
に交互に出力させる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本願発明は、複数の固体撮像
素子を用いて複数の被写体画像を撮像し、それによって
得られる複数系列の画像信号を合成して共通の表示画面
に複数の再生画像を表示する撮像装置の駆動方法に関す
る。 【０００２】 【従来の技術】デジタルスチルカメラ等の撮像装置にお
いて、複数の固体撮像素子を搭載し、互いに異なる被写
体を同時に撮像することが考えられている。このような
撮像装置では、複数の固体撮像装置から得られる複数系
列の画像信号を合成して、例えば、１つの表示画面上に
複数の再生画像を表示するように構成される。図７は、
複数の固体撮像素子を搭載した撮像装置の一例を示すブ
ロック図である。 【０００３】図７に示す撮像装置は、２つの被写体画像
を撮像するために、それぞれの被写体に対応して２つの
撮像装置２０ａ、２０ｂを有しており、メモリコントロ
ーラ９によって、それぞれの出力が制御される。 【０００４】第１の撮像装置２０ａは、第１のＣＣＤ固
体撮像素子１ａ、第１の昇圧回路２ａ、第１のＣＣＤド
ライバ回路３ａ、第１のタイミング制御回路４ａ、第１
のアナログ信号処理回路５ａ、第１のＡ／Ｄ変換回路６
ａ、第１のデジタル信号処理回路７ａ及び第１のメモリ
８ａから構成され、第１の撮像系をなしている。第１の
ＣＣＤ固体撮像素子１ａは、複数の受光画素が行列配置
され、入射される第１の被写体画像に応答して発生した
情報電荷を各受光画素に蓄積する。また、第１のＣＣＤ
固体撮像素子１ａは、各受光画素に発生する過剰な情報
電荷を基板側へ吸収させる、いわゆる縦型オーバーフロ
ードレイン構造を有しており、各受光画素に蓄積される
情報電荷の基板側への排出が可能になっている。 【０００５】第１の昇圧回路２ａは、入力される電源電
圧Ｖ_D（図示せず）を昇圧して昇圧電圧を発生し、第１
のＣＣＤドライバ回路３ａへ供給する。第１のＣＣＤド
ライバ回路３ａは、第１の昇圧回路２ａで生成される昇
圧電圧を用いて複数のクロックパルスを生成し、第１の
ＣＣＤ固体撮像素子１ａへ供給する。これら複数のクロ
ックパルスは、第１のタイミング制御回路４ａから供給
される各種タイミング信号に基づいて生成される。これ
により、第１のＣＣＤ固体撮像素子１ａの各受光画素に
蓄積された情報電荷の電荷量に応じた画像信号Ｙ(t)
が、第１のＣＣＤ固体撮像素子１ａから１画素単位で取
り出される。 【０００６】第１のタイミング制御回路４ａは、一定周
期の基準クロックＣＫをカウントする複数のカウンタか
らなり、基準クロックＣＫを分周して垂直同期信号ＶＤ
及び水平同期信号ＨＤを生成する。そして、これら垂直
同期信号ＶＤ及び水平同期信号ＨＤに同期するタイミン
グで、第１のＣＣＤドライバ回路１ｂに供給する各種タ
イミング信号を生成する。これにより、第１のＣＣＤ固
体撮像素子１ａからは、水平同期信号ＨＤに同期するタ
イミングで１ライン毎の画像信号Ｙ(t)が出力され、垂
直同期信号ＶＤに同期するタイミングで１画面毎の画像
信号Ｙ(t)が出力される。 【０００７】第１のアナログ信号処理回路５ａは、第１
のＣＣＤ固体撮像素子１ａから出力される画像信号Ｙa
(t)に対して、ＣＤＳ(Correlated Double Sampling：相
関二重サンプリング)、ＡＧＣ（Automatic Gain Contro
l：自動利得制御）等のアナログ信号処理を施す。ＣＤ
Ｓでは、リセットレベルと信号レベルとを繰り返す画像
信号に対し、リセットレベルをクランプした後に信号レ
ベルを取り出すようにして、信号レベルの連続する画像
信号を生成する。ＡＧＣでは、ＣＤＳで取り出された画
像信号を１画面、或いは、１垂直走査期間単位で積分し
て、その積分データを所定の範囲内に収めるようにゲイ
ン調整を行う。第１のＡ／Ｄ変換器６ａは、第１のアナ
ログ信号処理回路５ａから出力される第１の画像信号Ｙ
a(t)を第１のＣＣＤ固体撮像素子１ａの出力タイミング
に同期して規格化し、デジタル信号の第１の画像データ
Ｙa(n)を出力する。 【０００８】第１のデジタル信号処理回路７ａは、第１
の画像データＹa(n)に対して、色分離、マトリクス演算
等の処理を施し、輝度データ及び色差データを含む画像
データＹ'(n)を生成する。また、第１のデジタル信号処
理回路７ａでは、露光制御回路及びホワイトバランス制
御回路を内蔵し、第１のＣＣＤ固体撮像素子１ａの露光
状態を制御する露光制御、画像信号Ｙ(t)のホワイトバ
ランスを調整するホワイトバランス補正処理を施す。第
１のメモリ８ａはフレームメモリであり、メモリコント
ローラ９からの書き込み指示に応答して第１のデジタル
信号処理回路７ａから出力される輝度データ及び色差デ
ータを１画面単位で格納する。 【０００９】第２の撮像装置２０ｂは、第２のＣＣＤ固
体撮像素子１ｂ、第２の昇圧回路２ｂ、第２のＣＣＤド
ライバ回路３ｂ、第２のタイミング制御回路４ｂ、第２
のアナログ信号処理回路５ｂ、第２のＡ／Ｄ変換回路６
ｂ、第２のデジタル信号処理回路７ｂ及び第２のメモリ
８ｂから構成され、第２の撮像系をなしている。この第
２の撮像装置２０ｂを構成する各回路は、第１の撮像装
置２０ａを構成する各回路と同一の回路構成であり、第
２のＣＣＤ固体撮像素子１ｂから出力される第２の画像
信号に対して同等の処理を行う。 【００１０】メモリコントローラ９は、第１及び第２の
メモリ８ａ、８ｂからの第１及び第２の画像データの読
み出しタイミングを制御し、第１の撮像装置２０ａで撮
像された撮影画像と第２の撮像装置２０ｂで撮像された
撮影画像とが、単一の表示画面上で再生されるように制
御する。例えば、図８（ａ）に示すように、単一の表示
画面で垂直方向に分割された２つの領域に、第１の撮像
装置２０ａで撮像された第１の撮影画像Ａと第２の撮像
装置２０ｂで撮像された第２の撮像画像Ｂとをそれぞれ
表示する場合、第１及び第２のメモリ８ａ、８ｂから第
１の撮影画像Ａに対応する第１の画像データＹa(n)と第
２の撮影画像Ｂに対応する第２の画像データＹb(n)とを
取り出すようにする。その後、表示画面上での表示形態
に合うように２つの画像データを合成する。また、図８
（ｂ）に示すように、表示画面上に主として第１の撮像
画像Ａを表示し、表示画面の左下の１／４の領域に第２
の撮像画像Ｂを縮小表示する場合、第１のメモリ８ａか
ら表示画面の上半分に相当する第１の画像データＹa(n)
を読み出し、その後、第１及び第２のメモリ８ａ、８ｂ
から表示画面の下半分の領域に相当する第１の画像デー
タＹa(n)と第２の画像データＹb(n)とを読み出す。この
とき、第２の撮影画像Ｂが表示画面上に割り当てられた
領域で１画面分を表示するために、第２のメモリ８から
読み出される１画面分の画像データを１／４のデータに
圧縮する。そして、第１の画像データＹa(n)と圧縮され
た第２の画像データＹb(n)とを合成して、第１の撮影画
像Ａと１／４に縮小された第２の撮影画像Ｂとを１つの
表示画面上に同時に表示する。 【００１１】 【発明が解決しようとする課題】上述のような複数の被
写体画像を複数の固体撮像素子を用いて撮像し、単一の
表示画面上に複数の撮影画像を同時に表示する撮像装置
は、各撮像画像の１画面分の画像データを画像メモリに
格納し、その後、メモリコントローラによってデータの
読み出しタイミングを制御して、各画像データの順序を
並び変えた後に合成するようにしている。このような撮
像装置では、各撮像画像の１画面分のデータを一旦格納
するために、１画面分の画像データを格納することので
きる画像メモリが複数、或いは、複数画面分のメモリ容
量を備えた大きなメモリ容量の画像メモリが必要とな
る。 【００１２】そこで、本願発明は、複数の固体撮像素子
を用いた撮像装置において、画像メモリのメモリ容量を
節約することのできる撮像装置の駆動方法を提供するこ
とを目的とする。 【００１３】 【課題を解決するための手段】本願発明は、上述の課題
を解決するために成されたもので、その特徴とするとこ
ろは、行列配置される複数の受光画素の各列に対応して
配置される複数の垂直シフトレジスタと、前記複数の垂
直シフトレジスタの各出力が各ビットに対応付けられる
水平シフトレジスタと、を含む固体撮像素子が少なくと
も２個並列に配置される撮像装置の駆動方法において、
第１及び第２の被写体画像に応答して発生する情報電荷
を第１及び第２の固体撮像素子の各受光画素に蓄積する
蓄積ステップと、前記第１及び第２の固体撮像素子の各
受光画素に蓄積された情報電荷を前記複数の垂直シフト
レジスタを介して前記水平シフトレジスタへ転送出力す
る転送ステップと、前記第１及び第２の固体撮像素子の
各水平シフトレジスタに出力された情報電荷をそれぞれ
第１及び第２の画像信号として出力する出力ステップ
と、を有し、前記出力ステップは、前記第１及び第２の
固体撮像素子の水平シフトレジスタから前記第１及び第
２の画像信号を所定の時間毎に交互に出力する期間を含
むことにある。 【００１４】 【発明の実施の形態】図１は、本願発明の撮像装置の駆
動方法を説明するフローチャートである。本願発明の駆
動方法を採用する撮像装置は、第１及び第２の固体撮像
素子の２つの固体撮像素子を備えており、これら第１及
び第２の固体撮像素子に第１及び第２の被写体画像をそ
れぞれ捉えて第１及び第２の撮像画像Ａ、Ｂを生成す
る。ここで、第１及び第２の固体撮像素子のそれぞれ
は、図２に示すようなフレームトランスファ型の固体撮
像素子であり、各ビットが複数の受光画素のそれぞれに
対応付けられる複数の垂直シフトレジスタからなる撮像
部、撮像部を構成する複数の垂直シフトレジスタに連続
する複数の垂直シフトレジスタからなる蓄積部、複数の
垂直シフトレジスタの各列が各ビットに対応付けられる
水平シフトレジスタ１ｈからなる水平転送部及び水平転
送部の出力側に設けられる出力部１ｄで構成される。 【００１５】以下、図１に従って撮像装置の駆動方法を
説明する。ここでは、図３に示す複数の表示モードのう
ちから図３（ａ）に示すような表示画面上に主として第
１の撮像画像Ａを表示し、その左下の１／４の領域を第
２の撮像画像に置き換えて表示する場合を例に挙げて説
明する。尚、表示画面上の水平方向で第１の撮像画像Ａ
のみが表示される領域を第１の領域とし、この第１の領
域に対応する垂直走査期間を第１の期間とする。一方、
表示画面上の水平方向で第１及び第２の撮像画像Ａ、Ｂ
が表示される領域を第２の領域とし、この第２の領域に
対応する垂直走査期間を第２の期間とする。 【００１６】ステップＳ１において、第１及び第２の被
写体画像を第１及び第２の固体撮像素子の撮像部に受け
て、光電変換によって発生する情報電荷をそれぞれの受
光画素に蓄積する。続くステップＳ２において、第１及
び第２の固体撮像素子のそれぞれで撮像部及び蓄積部を
構成する複数の垂直シフトレジスタを転送駆動し、各受
光画素に蓄積された情報電荷を高速で蓄積部に転送す
る。そして、第１及び第２の固体撮像素子の蓄積部に第
１及び第２の撮像画像Ａ、Ｂの各１画面分の情報電荷を
一時的に蓄積する。 【００１７】続くステップＳ３において、２つの撮像画
像Ａ、Ｂの表示画面での表示形態に従って、第１及び第
２の画像信号Ｙa(t)、Ｙb(t)の出力タイミングを決定す
る。ここでは、図３（ａ）に示すように、表示画面の上
半分の表示領域に第１の撮像画像Ａのみを表示し（第１
の領域）、表示画面の下半分の表示領域に第１及び第２
の撮像画像Ｂを表示する（第２の領域）ため、これに合
わせて、第１の領域に対応する第１の期間で第１の固体
撮像素子を駆動して第１の画像信号Ｙa(t)を取り出し、
第２の領域に対応する第２の期間で第１及び第２の固体
撮像素子を駆動して第１及び第２の画像信号Ｙa(t)、Ｙ
b(t)を取り出す。 【００１８】続くステップＳ４において、ステップＳ３
の決定に従い、第１の固体撮像素子の蓄積部及び水平転
送部を転送駆動する。第１の固体撮像素子では、蓄積部
から１ライン分の情報電荷を水平転送部へ出力し、出力
した情報電荷を順次１画素単位で出力部へ転送する。そ
して、出力部で情報電荷をその電荷量に応じた電圧値に
変換し、１水平走査期間単位で１ライン毎に第１の画像
信号Ｙa(t)を出力する。この動作は、第１の領域に含ま
れる水平ライン分で繰り返され、この期間で第１の撮像
画像Ａの上半分に相当する第１の画像信号Ｙa(t)を出力
する。尚、第１の画像信号Ｙa(t)のみが出力される第１
の期間では、第２の固体撮像素子の動作は停止されてお
り、蓄積部に蓄積される第２の撮像画像Ｂはそのままの
状態で保持される。 【００１９】続くステップＳ５において、ステップ４の
動作が終了すると、第１の固体撮像素子の蓄積部及び水
平転送部に加えて、第２の固体撮像素子の蓄積部及び水
平転送部を転送駆動する。このとき、第１及び第２の固
体撮像素子では、第１及び第２の画像信号Ｙa(t)、Ｙb
(t)を交互に出力するように駆動制御される。即ち、第
１の固体撮像素子では、ステップＳ４で水平走査期間毎
に１ライン単位で出力されていた第１の画像信号Ｙa(t)
を１水平走査期間おきに１ラインずつ出力する。一方、
第２の固体撮像素子では、第１の画像信号Ｙa(t)が出力
されていない水平走査期間で第２の画像信号Ｙb(t)を出
力する。尚、ここでは、図３（ａ）に示す表示モードに
従い、第２の画像信号Ｙb(t)の１ライン分を出力した後
に第１の画像信号Ｙa(t)の１ライン分を出力する。この
ステップＳ５で出力された第１及び第２の画像信号Ｙa
(t)、Ｙb(t)は、信号処理回路に取り込まれ、例えば、
Ａ／Ｄ変換された後に第２の画像信号Ｙb(t)が１ライン
の半分のデータに圧縮されると共に、第１の画像信号Ｙ
a(t)が表示領域に相当する１ラインの後半分のデータだ
けが取り出される。そして、圧縮されたデータと後半分
のみが取り出されたデータとが合成されて表示画像の１
ライン分のデータとして扱われ、このデータが表示デバ
イス、或いは、メモリ等の記憶媒体に出力される。 【００２０】このように、垂直走査期間中に第１の画像
信号Ｙa(t)のみを取り出す第１の期間と、第１及び第２
の画像信号Ｙa(t)、Ｙb(t)を１ライン単位で交互に取り
出す第２の期間とを設け、これらの期間を表示画面の表
示形態に合わせて設定することで、表示モードに応じた
順序で画像信号を取り出すことができる。このため、第
１及び第２の撮像画像Ａ、Ｂをそれぞれ画像メモリに格
納し、読み出しタイミングの制御によってデータの順序
を並べ替える必要がなくなる。つまり、２画面分のメモ
リ容量を準備する必要がなくなり、メモリ容量を節約す
ることができる。これにより、画像メモリのチップ面積
の縮小化による撮像装置の小型化を可能とし、これに伴
って製造コストの削減させることができる。尚、ここで
は、図３（ａ）に示す表示モードに対応する場合を例示
して説明したが、例えば、図３（ｂ）〜図３（ｄ）に示
すような他の表示モードには以下のように対応すれば良
い。図３（ｂ）に示すような表示画面の垂直方向に１／
２に分割された領域のそれぞれに第１及び第２の撮像画
像Ａ、Ｂを表示するには、表示画面の１垂直走査期間に
亘って第１及び第２の画像信号Ｙa(t)、Ｙb(t)を交互に
出力する。また、図３（ｃ）、（ｄ）に示すような第１
の撮影画像Ａ、或いは、第２の撮影画像Ｂの何れか一方
のみを表示する場合には、表示画面の１垂直走査期間に
亘って第１及び第２の画像信号Ｙa(t)、Ｙb(t)の何れか
一方だけを出力する。 【００２１】図４は、本願発明の駆動方法を採用する撮
像装置の一例を示すブロック図である。この撮像装置
は、２つの固体撮像素子を備えたものであり、第１及び
第２の固体撮像素子３１ａ、３１ｂ、第１及び第２の昇
圧回路３２ａ、３２ｂ、第１及び第２のＣＣＤドライバ
回路３３ａ、３３ｂ、タイミング制御回路３４、第１及
び第２のクランプ回路３５ａ、３５ｂ、選択回路３６、
アナログ信号処理回路３７、Ａ／Ｄ変換回路３８及びデ
ジタル信号処理回路３９で構成される。 【００２２】第１の固体撮像素子３１ａは、例えば、図
２に示すようなフレームトランスファ型の固体撮像素子
であり、撮像部、蓄積部、水平転送部及び出力部で構成
される。撮像部、蓄積部、水平転送部及び出力部は、第
１のフレーム転送クロックφa(f)、第１の垂直転送クロ
ックφa(v)、第１の水平転送クロックφa(h)及び第１の
リセットクロックφa(r)をそれぞれ受け、撮像部に蓄積
した情報電荷に応じて画像信号Ｙa(t)を出力する。ま
た、第１の固体撮像素子１ａは、撮像部に発生する過剰
な電荷を基板側へ吸収させるいわゆる縦型オーバーフロ
ードレイン構造を有しており、撮像部に蓄積される情報
電荷を基板クロックφa(b)によって基板側へ排出するこ
とが可能になっている。第２の固体撮像素子３１ｂは、
第１の固体撮像素子３１ａと同様に、撮像部、蓄積部、
水平転送部及び出力部から構成され、第２のフレーム転
送クロックφb(f)、第２の垂直転送クロックφb(v)、第
２の水平転送クロックφb(h)及び第２のリセットクロッ
クφb(r)をそれぞれに受けて、撮像部に蓄積した情報電
荷に応じて第２の画像信号Ｙb(t)を出力する。この第２
の固体撮像素子１ｂにおいても、縦型オーバーフロード
レイン構造を有しており、基板側への情報電荷の排出が
可能になっている。 【００２３】第１の昇圧回路３３ａは、第１のＣＣＤ固
体撮像素子３１ａに対応して配置され、入力される電源
電圧Ｖ_D（図示せず）を昇圧して昇圧電圧を発生し、第
１のＣＣＤドライバ回路３２ａへ供給する。第２の昇圧
回路３２ｂは、第２のＣＣＤ固体撮像素子３１ｂに対応
して配置され、第１の昇圧回路３３ａと同様に、電源電
圧Ｖ_Dを昇圧して得られる昇圧電圧を第２のＣＣＤドラ
イバ回路３２ｂへ供給する。 【００２４】第１のＣＣＤドライバ回路３２ａは、タイ
ミング制御回路３４から供給されるタイミング信号に基
づいて第１のフレーム転送クロックφa(f)、第１の垂直
転送クロックφa(v)、第１の水平転送クロックφa(h)、
第１のリセットクロックφa(r)及び第１の基板クロック
φa(b)を生成し、第１のＣＣＤ固体撮像素子３１ａへ供
給する。第２のＣＣＤドライバ回路３２ｂは、タイミン
グ制御回路３４から供給されるタイミング信号に基づい
て第２のフレーム転送クロックφb(f)、第２の垂直転送
クロックφb(v)、第２の水平転送クロックφb(h)、第２
のリセットクロックφb(r)及び第２の基板クロックφb
(b)を生成し、第２のＣＣＤ固体撮像素子３２ｂへ供給
する。これら第１及び第２のＣＣＤドライバ回路３２
ａ、３２ｂは、第１及び第２のＣＣＤ固体撮像素子３１
ａ、３１ｂのそれぞれに対応して配置されており、この
ため、第１及び第２の固体撮像素子３１ａ、３１ｂの同
時駆動が可能となっている。 【００２５】タイミング制御回路３４は、一定周期の基
準クロックＣＫをカウントする複数のカウンタ３４ａ
と、このカウンタの出力をデコードするデコーダ３４ｂ
からなり、デコーダ３４ｂの設定値を変更することで様
々なタイミングのクロックパルスを複数生成することが
できる。このタイミング制御回路３４は、第１及び第２
のＣＣＤドライバ３３ａ、３３ｂに対して共通に配置さ
れ、一定周期の基準クロックＣＫを分周して、第１の基
板クロックφa(b)、第１のフレーム転送クロックφa
(f)、第１の垂直転送クロックφa(v)、第１の水平転送
クロックφa(h)及び第１のリセットクロックφa(r)を生
成すると共に、第２の基板クロックφb(b)、第２のフレ
ーム転送クロックφb(f)、第２の垂直転送クロックφb
(v)、第２の水平転送クロックφb(h)及び第２のリセッ
トクロックφb(r)を生成する。 【００２６】また、タイミング制御回路３４では、例え
ば、図３のように設定される複数の表示モードのそれぞ
れに対応する複数の設定データのうちから１つを後述す
るレジスタ４０から受け、これに応じてデコーダ３４ｂ
の設定値が変更される。これにより、各クロックパルス
の供給開始タイミングや立ち上がりタイミングが変更さ
れる。例えば、図３(b)の場合、これに対応する設定デ
ータがデコーダ３４ｂに与えられ、第１のＣＣＤドライ
バ回路３３ａに供給するクロックパルスの位相と第２の
ＣＣＤドライバ回路３３ｂに供給するクロックパルスの
位相とがずれるように各クロックパルスが生成される。
そして、これらのクロックパルスが第１及び第２の固体
撮像素子３１ａ、３１ｂへ供給され、第１の画像信号Ｙ
a(t)と第２の画像信号Ｙb(t)とが時分割で出力されるよ
うに制御される。 【００２７】レジスタ４０は、複数の表示モードのそれ
ぞれに対応付けられた複数の設定データを格納してお
り、外部から与えられる表示モード切り替え信号ＭＯＤ
Ｅを受けて、これによって指定される表示モードに対応
した設定データをタイミング制御回路３４に出力する。
これにより、各クロックパルスの供給開始のタイミング
や、或いは、立ち上がりのタイミングが指定された表示
モードに合わせて変更される。 【００２８】第１のクランプ回路３５ａは、第１の固体
撮像素子３１ａに対応して配置され、第１の画像信号Ｙ
a(t)をクランプして選択回路３６に供給し、第２のクラ
ンプ回路３５ｂは、第２の固体撮像素子３１ｂに対応し
て配置され、第２の画像信号Ｙb(t)をクランプして選択
回路３６に供給する。これら第１及び第２のクランプ回
路３５ａ、３５ｂは、互いに同一のクランプレベルを有
しており、第１及び第２の画像信号Ｙa(t)、Ｙb(t)の互
いの黒レベルを同じ電圧レベルに固定した後に出力する
ようにしている。 【００２９】選択回路３６は、２つの入力端子３６ａ、
３６ｂと１つの出力端子３６ｃとを備えて構成され、第
１及び第２のクランプ回路３５ａ、３５ｂから出力され
る第１及び第２の画像信号Ｙa(t)、Ｙb(t)を取り込ん
で、これらの信号の何れか一方を選択して画像信号Ｙ
(t)として出力する。選択回路３６は、タイミング制御
回路３４から供給されるタイミング信号に従って動作
し、第１の固体撮像素子３１ａから第１の画像信号Ｙa
(t)が出力されている期間で入力端子３６ａと出力端子
３６ｃを接続し、第２の固体撮像素子３１ｂから第２の
画像信号Ｙb(t)が出力されている期間で入力端子３６ｂ
と出力端子３６ｃを接続する。即ち、選択回路３６は、
第１及び第２の固体撮像素子３１ａ、３１ｂから時分割
で出力される２系列の画像信号をこれらの出力タイミン
グに応じて選択的に取り込んで出力することで、その出
力側で実質的に１系列の画像信号に合成している。 【００３０】アナログ信号処理回路３７は、選択回路３
６から出力される画像信号Ｙ(t)を取り込み、ＣＤＳ、
ＡＧＣ等の信号処理を施して画像信号Ｙ'(t)を出力す
る。Ａ／Ｄ変換回路３８は、アナログ信号処理の施され
た画像信号Ｙ'(t)をデジタル信号に変換し、画像データ
Ｙ(n)として出力する。デジタル信号処理回路３９は、
画像データＹ(n)に対して、色分離、マトリクス演算等
の処理を施し、輝度データ及び色差データを含む画像デ
ータを生成する。更に、デジタル信号処理回路３９は、
露光制御回路、ホワイトバランス制御回路、積分回路を
内蔵しており、画像データを所定の期間単位で積分し
て、その積分値に基づいて露光制御、ホワイトバランス
補正を行う。尚、アナログ信号処理回路３７、Ａ／Ｄ変
換回路３８及びデジタル信号処理回路３９では、タイミ
ング制御回路３４の制御によって、第１及び第２の画像
信号Ｙa(t)、Ｙb(t)のそれぞれに対する信号処理が時分
割で別々に行われる。 【００３１】図５は、図４の動作を説明するタイミング
図である。ここでは、図３に示す複数の表示モードのう
ちから、主として第１の撮像画像Ａを表示し、左下の１
／４の領域に第２の撮像画像Ｂを表示する場合（図３
（ａ））を例にあげて説明する。尚、以下の説明におい
て、第１及び第２の固体撮像素子３１ａ、３１ｂの撮像
部が１２ラインで構成されるものとする。 【００３２】タイミングｔ０〜ｔ１において、垂直同期
信号ＶＤのブランキング期間内で第１のフレーム転送ク
ロックφa(f)及び第１の垂直転送クロックφa(v)がクロ
ッキングされて、第１の固体撮像素子３１ａの撮像部に
蓄積される１画面分の情報電荷が蓄積部に転送出力され
る。続くタイミングｔ１〜ｔ２において、第２のフレー
ム転送クロックφb(f)及び第２の垂直転送クロックφb
(v)がクロッキングされて、第２の固体撮像素子３１ｂ
の撮像部に蓄積される１画面分の情報電荷が蓄積部に転
送出力される。ここで、第１の固体撮像素子３１ａと第
２の固体撮像素子３１ｂとでフレームシフトタイミング
をずらすのは、フレームシフト開始時の突入電流のピー
ク値を低減させるためである。即ち、フレームシフト
は、撮像部に蓄積された情報電荷を高速で蓄積部に転送
出力するため、フレームシフト開始時には過大な突入電
流が流れる。そこで、２つの固体撮像素子で同時にフレ
ームシフトを開始しないことで、突入電流のピーク値を
低く抑えている。 【００３３】続いて、タイミングｔ３において、水平同
期信号ＨＤに同期するタイミングで第１の垂直転送クロ
ックφa(v)がクロッキングされ始め、第１の固体撮像素
子３１ａの蓄積部に出力された１画面分の情報電荷が１
ライン単位で順次水平転送部に転送出力され、水平転送
部に出力された情報電荷が順次画像信号Ｙa(t)として出
力される。これは、タイミングｔ５まで継続され、１画
面分の上半分の領域に相当する６ライン分の画像信号が
出力される。尚、この期間では、第２の昇圧回路３２ｂ
からの昇圧電圧の出力が停止されて第２のＣＣＤドライ
バ回路３３ｂがその動作を停止し、第２の垂直転送クロ
ックφb(v)がローレベルに固定されている。これによ
り、第２の固体撮像素子３１ｂから第２の画像信号Ｙb
(t)の出力がなされないようにしている。 【００３４】タイミングｔ４において、第１の基板クロ
ックφa(b)が立ち上げられて、第１の固体撮像素子３１
ａの撮像部に蓄積された情報電荷が基板側に排出され
る。そして、次のフレームシフトタイミングまでの期間
Ｌaで撮像部に情報電荷が蓄積される。また、タイミン
グｔ６において、第２の基板クロックφb(b)が立ち上げ
られて、次のフレームシフトタイミングまでの期間Ｌb
で第２の固体撮像素子３１ｂの撮像部に情報電荷が蓄積
される。 【００３５】タイミングｔ５において、第１の固体撮像
素子３１ａからの６ライン分の画像信号の出力が完了す
ると、第１の垂直転送クロックφa(v)の周期が２倍に変
更され、それと同じ周期で第２の垂直転送クロックφb
(v)のクロッキングが開始される。第１及び第２の垂直
転送クロックφa(v)、φb(v)は、タイミングｔ５〜ｔ７
にわたってクロッキングされ、第１の固体撮像素子３１
ａから第２の画像信号Ｙb(b)が出力される。この期間で
は、図５に示すように、第１及び第２の垂直転送クロッ
クφa(v)、φb(v)が交互に立ち上がるように設定され、
この結果、第１及び第２の固体撮像素子３１ａ、３１ｂ
からは第１及び第２の画像信号Ｙa(t)、Ｙb(t)が１ライ
ン単位で交互に出力される。このとき、第２の画像信号
Ｙb(t)は、表示領域が垂直方向の１／２の領域に設定さ
れているため、１２ラインで構成される１画面分が１ラ
インおきに間引かれて６ラインで出力される。また、タ
イミングｔ５〜ｔ７においては、第１及び第２の画像信
号Ｙa(t)、Ｙb(t)の出力タイミングに応答して、選択回
路３６でそれぞれの画像信号が選択的に取り込まれて出
力側で合成され、画像信号Ｙ(t)として出力される。こ
のように、第１及び第２の画像信号Ｙ(t)の出力タイミ
ングを制御し、その出力タイミングに合わせて選択回路
３６を動作させることで、指定された表示モードに合わ
せた順序で画像信号を取り出すことができる。 【００３６】図６は、図５に示すタイミングで第１及び
第２の固体撮像素子３１ａ、３１ｂから出力される第１
及び第２の画像信号Ｙa(t)、Ｙb(t)と、選択回路３６か
ら出力される画像信号Ｙ(t)と、デジタル信号処理回路
３９から出力される画像データＤ(n)との状態を示すタ
イミング図である。 【００３７】第１の画像信号Ｙa(t)は、図５で説明した
ように、６ライン目までは、順次１ライン単位で連続し
て出力される。その後、７ライン目からは、第２の画像
信号Ｙb(t)と互いに異なるタイミングで交互に出力され
る。第２の画像信号Ｙb(t)は、第１の画像信号Ｙa(t)が
６ライン分の出力が完了した後に出力が開始される。 【００３８】選択回路３６から出力される画像信号Ｙ
(t)は、６ライン目までが第１の画像信号Ｙa(t)の６ラ
インとなり、７ライン目以降が第１の画像信号Ｙa(t)と
第２の画像信号Ｙb(t)とが１ライン単位で交互に割り当
てられる。即ち、第１の画像信号Ｙa(t)が６ライン目ま
で出力されるまでの期間では、選択回路３６で第１の固
体撮像素子３１ａ側が選択されており、第１の画像信号
Ｙa(t)の６ライン目までがそのまま選択されて画像信号
Ｙ(t)として出力される。それ以降の期間では、選択回
路３６で第１の固体撮像素子３１ａ側と第２の固体撮像
素子３１ｂ側とが交互に選択され、第２の画像信号Ｙb
(t)の１ライン目の信号に続いて第１の画像信号Ｙa(t)
の７ライン目の信号、それに続いて第２の画像信号Ｙb
(t)の３ライン目の信号という具合に、第１及び第２の
画像信号Ｙa(t)、Ｙb(t)が交互に割り当てられて画像信
号Ｙ(t)として出力される。この結果、画像信号Ｙ(t)の
７ライン目以降は、実質的に第１の画像信号Ｙa(t)と第
２の画像信号Ｙb(t)とが合成された状態となる。 【００３９】デジタル信号処理回路３９から出力される
画像データＤ(n)は、第１の画像信号Ｙa(t)の６ライン
目までに相当する画像信号Ｙ(t)の６ライン目までが順
次信号処理が施されて出力される。７ライン目以降は、
第２の画像信号Ｙb(t)の１ライン分に対応する画像デー
タが、デジタル信号処理回路３９に内蔵される圧縮回路
で１ラインの半分のデータに圧縮される。これに加え、
７ライン目以降では、第１の画像信号Ｙa(t)の１ライン
分に対応する画像データから表示領域には当たらない１
ラインの前半のデータが取り除かれる。そして、圧縮さ
れた画像データと１ラインの後半のみが取り出されたデ
ータとが合成されて１ライン分の画像データＤ(n)とさ
れる。例えば、画像データＤ(n)の７ライン目のデータ
は、第２の画像信号Ｙb(t)の１ライン目から生成された
画像データが１ラインの半分に圧縮されたデータと第１
の画像信号Ｙa(t)の７ライン目から生成された画像デー
タの１ラインの後半が取り出されたデータとが合成され
て生成されている。これにより、表示画面には、第１の
固体撮像素子３１ａで撮像した第１の撮影画像Ａの左下
側１／４の領域に第２の固体撮像素子３１ｂで撮像した
第２の撮影画像Ｂの縮小画像が置き換えられて表示さ
れ、２つの撮像画像が同時に表示される。 【００４０】このように、第１の画像信号Ｙa(t)と第２
の画像信号Ｙb(t)との出力を切り換え、それに合わせた
圧縮処理や合成処理を行うことで、表示画面上での再生
画像の表示形態を切り換えることができる。即ち、それ
ぞれの表示領域に合わせて第１及び第２の画像信号Ｙa
(t)、Ｙb(t)の各画像信号の出力を制御することで、画
像メモリのメモリ容量を節約しながら、指定される表示
モードに応じた画像データを生成することができる。 【００４１】以上の実施形態においては、第１及び第２
のＣＣＤ３１ａ、３１ｂがフレームトランスファ型であ
る場合を例示して説明したが、本願発明は、これに限ら
れるものではなく、１画面分の情報電荷を一時的に保持
することのできる蓄積部を備えるフレームインターライ
ン型の固体撮像素子を用いた撮像装置にも適している。 【００４２】 【発明の効果】本願発明によれば、出力ステップ中に第
１及び第２の画像信号を交互に出力する期間を設けると
共に、この期間を表示画面の表示形態に合わせて設定す
ることで、２つの画像信号を表示モードに応じた順序で
取り出すことができる。このため、複数画面分のメモリ
容量を準備する必要がなくなり、撮像装置のうち画像メ
モリ分のチップ面積を削減することができる。これによ
り、撮像装置としての部品点数を低減させることがで
き、撮像装置の小型化及び製造コストの削減を図ること
ができる。

【図面の簡単な説明】 【図１】本願発明の撮像装置の駆動方法を説明するフロ
ーチャートである。 【図２】フレームトランスファ型の固体撮像素子の構成
を示す平面図である。 【図３】表示モードの一例を示す模式図である。 【図４】図１の駆動方法を採用する撮像装置の一例を示
すブロック図である。 【図５】図４の動作を説明するタイミング図である。 【図６】第１及び第２の画像信号Ｙa(t)、Ｙb(t)、画像
信号Ｙ(t)、画像データＤ(n)の状態を示すタイミング図
である。 【図７】従来の撮像装置の構成を示すブロック図であ
る。 【図８】表示モードの一例を示す模式図である。 【符号の説明】 １ａ、３１ａ：第１の固体撮像素子 １ｂ、３１ｂ：第２の固体撮像素子 ２ａ、３２ａ：第１の昇圧回路 ２ｂ、３２ｂ：第２の昇圧回路 ３ａ、３３ａ：第１のＣＣＤドライバ回路 ３ｂ、３３ｂ：第２のＣＣＤドライバ回路 ４ａ：第１のタイミング制御回路 ４ｂ：第２のタイミング制御回路 ５ａ：第１のアナログ信号処理回路 ５ｂ：第２のアナログ信号処理回路 ６ａ：第１のＡ／Ｄ変換器 ６ｂ：第２のＡ／Ｄ変換器 ７ａ：第１のデジタル信号処理回路 ７ｂ：第２のデジタル信号処理回路 ８ａ：第１のメモリ ８ｂ：第２のメモリ ９：メモリコントローラ ３４：タイミング制御回路 ３５ａ：第１のクランプ回路 ３５ｂ：第２のクランプ回路 ３６：選択回路 ３７：アナログ信号処理回路 ３８：Ａ／Ｄ変換回路 ３９：デジタル信号処理回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 行列配置される複数の受光画素の各列に
   対応して配置される複数の垂直シフトレジスタと、前記
   複数の垂直シフトレジスタの各出力が各ビットに対応付
   けられる水平シフトレジスタと、を含む固体撮像素子が
   少なくとも２個並列に配置される撮像装置の駆動方法に
   おいて、 第１及び第２の被写体画像に応答して発生する情報電荷
   を第１及び第２の固体撮像素子の各受光画素に蓄積する
   蓄積ステップと、 前記第１及び第２の固体撮像素子の各受光画素に蓄積さ
   れた情報電荷を前記複数の垂直シフトレジスタを介して
   前記水平シフトレジスタへ転送出力する転送ステップ
   と、 前記第１及び第２の固体撮像素子の各水平シフトレジス
   タに出力された情報電荷をそれぞれ第１及び第２の画像
   信号として出力する出力ステップと、を有し、 前記出力ステップは、前記第１及び第２の固体撮像素子
   の水平シフトレジスタから前記第１及び第２の画像信号
   を所定の時間毎に交互に出力する期間を含むことを特徴
   とする撮像装置の駆動方法。