JP2003158407A - Input/output connection structure of semiconductor - Google Patents
Input/output connection structure of semiconductorInfo
- Publication number
- JP2003158407A JP2003158407A JP2002270255A JP2002270255A JP2003158407A JP 2003158407 A JP2003158407 A JP 2003158407A JP 2002270255 A JP2002270255 A JP 2002270255A JP 2002270255 A JP2002270255 A JP 2002270255A JP 2003158407 A JP2003158407 A JP 2003158407A
- Authority
- JP
- Japan
- Prior art keywords
- input
- microstrip line
- dielectric substrate
- semiconductor chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えばパッケージ
入り内部整合形ＦＥＴなどの半導体の入出力接続構造に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor input / output connection structure such as a packaged internal matching type FET.
【０００２】[0002]
【従来の技術】従来の半導体チップとして電力ＦＥＴチ
ップ（以下ＦＥＴと称する）を使用した場合の入出力接
続構造を図６に平面図で示す。金属キャリア６に誘電体
基板５とＦＥＴ１が固定され、マイクロストリップ線路
の入出力上部電極７とＦＥＴ１のゲート電極２、ドレイ
ン電極３がそれぞれ金属ワイヤ４で接続されている。こ
こで誘電体基板５の入出力上部電極７の特性インピーダ
ンスを所望の特性インピーダンスに設定すると、入出力
上部電極７の幅と、誘電体基板５の比誘電率と基板厚が
決定され、一方のＦＥＴ１のチップ幅はほぼＦＥＴ１の
飽和電力で決定されている。2. Description of the Related Art FIG. 6 is a plan view showing an input / output connection structure when a power FET chip (hereinafter referred to as FET) is used as a conventional semiconductor chip. The dielectric substrate 5 and the FET 1 are fixed to the metal carrier 6, and the input / output upper electrode 7 of the microstrip line and the gate electrode 2 and drain electrode 3 of the FET 1 are connected by the metal wires 4, respectively. Here, when the characteristic impedance of the input / output upper electrode 7 of the dielectric substrate 5 is set to a desired characteristic impedance, the width of the input / output upper electrode 7, the relative dielectric constant and the substrate thickness of the dielectric substrate 5 are determined, and one of The chip width of the FET1 is almost determined by the saturation power of the FET1.
【０００３】そのため、誘電体基板５の入出力上部電極
７の幅とＦＥＴ１のチップ幅は一致しない場合が多く、
ＦＥＴ１の飽和電力が高くなるとＦＥＴ１のチップ幅が
誘電体基板５の入出力上部電極７の幅より大きくなる。
従って、通常入出力上部電極７の幅は図６のように金属
ワイヤ４が接続される部分が大きくなっている。なお金
属ワイヤ４が接続される部分の幅を大きくしない場合
は、ＦＥＴ１の幅方向の中央部よりエッジ部の金属ワイ
ヤ４を長くする必要がある。Therefore, the width of the input / output upper electrode 7 of the dielectric substrate 5 and the chip width of the FET 1 often do not match,
When the saturation power of the FET1 becomes higher, the chip width of the FET1 becomes larger than the width of the input / output upper electrode 7 of the dielectric substrate 5.
Therefore, the width of the upper input / output electrode 7 is usually larger at the portion to which the metal wire 4 is connected as shown in FIG. When the width of the portion to which the metal wire 4 is connected is not increased, it is necessary to make the metal wire 4 at the edge portion longer than the center portion in the width direction of the FET 1.
【０００４】[0004]
【発明が解決しようとする課題】従来の入出力構造で
は、入出力上部電極７の幅は金属ワイヤ４が接続される
部分で大きくなっているために、図６のＡ点からＢ点ま
での位相変化量は、ＦＥＴ１の幅方向で中央部よりエッ
ジ部の方が大きくなってしまう。その結果、ＦＥＴ１の
ゲート電極２、ドレイン電極３の幅方向の中央部とエッ
ジ部で位相差が生じてＦＥＴ１部の最大有能電力利得が
低下し、電力付加効率も低下してしまう。この現象はＦ
ＥＴ１の飽和電力が高くなるほど悪化し、さらに、周波
数が高くなるほど悪化する。In the conventional input / output structure, since the width of the input / output upper electrode 7 is large at the portion to which the metal wire 4 is connected, the width from point A to point B in FIG. The amount of phase change becomes larger in the edge portion than in the central portion in the width direction of FET1. As a result, a phase difference occurs between the center portion and the edge portion in the width direction of the gate electrode 2 and the drain electrode 3 of the FET 1, the maximum available power gain of the FET 1 portion is reduced, and the power addition efficiency is also reduced. This phenomenon is F
The higher the saturation power of ET1, the worse, and the higher the frequency, the worse.
【０００５】本発明は上記の欠点を解決するもので、Ｆ
ＥＴのゲート電極、ドレイン電極の幅方向での中央部と
エッジ部の位相差を大幅に低減し、ＦＥＴ１部の最大有
能電力利得および電力付加効率を向上させることが可能
となり、高周波電力増幅器の小形化、低価格化が可能と
なる半導体の入出力構造を提供することを目的とする。The present invention solves the above-mentioned drawbacks.
It is possible to significantly reduce the phase difference between the central portion and the edge portion in the width direction of the ET gate electrode and the drain electrode, and to improve the maximum available power gain and power addition efficiency of the FET1 part. It is an object of the present invention to provide a semiconductor input / output structure that can be miniaturized and reduced in price.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
本発明は、金属キャリア上に誘電体基板と半導体チップ
が固定され、前記誘電体基板上にマイクロストリップ線
路が形成され、前記半導体チップの入出力電極と前記マ
イクロストリップ線路よりも幅広なマイクロストリップ
線路の入出力上部電極が複数の金属ワイヤで接続された
マイクロ波ＩＣ構造において、前記半導体チップの幅方
向のエッジ部から中央部になるに従い前記金属ワイヤの
長さが長くなることを特徴とする。In order to solve the above-mentioned problems, according to the present invention, a dielectric substrate and a semiconductor chip are fixed on a metal carrier, and a microstrip line is formed on the dielectric substrate. In the microwave IC structure in which the input / output electrodes and the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires, the width of the semiconductor chip increases from the edge portion to the central portion in the width direction. The length of the metal wire is increased.
【０００７】また、金属キャリア上に誘電体基板と半導
体チップが固定され、前記誘電体基板上にマイクロスト
リップ線路が形成され、前記半導体チップの入出力電極
と前記マイクロストリップ線路よりも幅広なマイクロス
トリップ線路の入出力上部電極が複数の金属ワイヤで接
続されたマイクロ波ＩＣ構造において、前記入出力上部
電極の幅方向の前記マイクロストリップ線路に遠い部分
から近い部分になるに従い前記金属ワイヤの長さが長く
なることを特徴とする。Further, a dielectric substrate and a semiconductor chip are fixed on a metal carrier, a microstrip line is formed on the dielectric substrate, and an input / output electrode of the semiconductor chip and a microstrip wider than the microstrip line. In the microwave IC structure in which the input / output upper electrode of the line is connected by a plurality of metal wires, the length of the metal wire becomes shorter from the portion farther from the microstrip line in the width direction of the input / output upper electrode. Characterized by being long.
【０００８】また、金属キャリア上に誘電体基板と半導
体チップが固定され、前記誘電体基板上にマイクロスト
リップ線路が形成され、前記半導体チップの入出力電極
と前記マイクロストリップ線路よりも幅広なマイクロス
トリップ線路の入出力上部電極が複数の金属ワイヤで接
続されたマイクロ波ＩＣ構造において、前記入出力上部
電極の先端が複数の電極パターンに分割され、前記半導
体チップの幅方向のエッジ部から中央部になるに従い電
極パターンの特性インピーダンスが高くなることを特徴
とする。A dielectric substrate and a semiconductor chip are fixed on a metal carrier, a microstrip line is formed on the dielectric substrate, and an input / output electrode of the semiconductor chip and a microstrip wider than the microstrip line. In the microwave IC structure in which the input / output upper electrode of the line is connected by a plurality of metal wires, the tip of the input / output upper electrode is divided into a plurality of electrode patterns, and the semiconductor chip is moved from the edge portion to the central portion in the width direction. It is characterized in that the characteristic impedance of the electrode pattern becomes higher as it increases.
【０００９】また、金属キャリア上に誘電体基板と半導
体チップが固定され、前記誘電体基板上にマイクロスト
リップ線路が形成され、前記半導体チップの入出力電極
と前記マイクロストリップ線路よりも幅広なマイクロス
トリップ線路の入出力上部電極が複数の金属ワイヤで接
続されたマイクロ波ＩＣ構造において、前記入出力上部
電極の先端が複数の電極パターンに分割され、前記入出
力上部電極の幅方向の前記マイクロストリップ線路に遠
い部分から近い部分になるに従い電極パターンの特性イ
ンピーダンスが高くなることを特徴とする。A dielectric substrate and a semiconductor chip are fixed on a metal carrier, a microstrip line is formed on the dielectric substrate, and input / output electrodes of the semiconductor chip and a microstrip wider than the microstrip line. In the microwave IC structure in which the input / output upper electrode of the line is connected by a plurality of metal wires, the tip of the input / output upper electrode is divided into a plurality of electrode patterns, and the microstrip line in the width direction of the input / output upper electrode. It is characterized in that the characteristic impedance of the electrode pattern becomes higher as the distance from the part farther from the part becomes closer.
【００１０】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記半導体チップの幅方向のエッジ部か
ら中央部になるに従い前記金属ワイヤの長さが長くなる
ことを特徴とする。A dielectric substrate is fixed on the metal carrier, a semiconductor chip is fixed on the dielectric substrate, and a microstrip line is formed on the dielectric substrate.
Microwave IC in which the input / output electrodes of the semiconductor chip and the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires
In the structure, the length of the metal wire becomes longer from the edge portion in the width direction of the semiconductor chip toward the central portion.
【００１１】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記入出力上部電極の幅方向の前記マイ
クロストリップ線路に遠い部分から近い部分になるに従
い前記金属ワイヤの長さが長くなることを特徴とする。A dielectric substrate is fixed on the metal carrier, a semiconductor chip is fixed on the dielectric substrate, and a microstrip line is formed on the dielectric substrate.
Microwave IC in which the input / output electrodes of the semiconductor chip and the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires
In the structure, the length of the metal wire becomes longer from a portion farther from the microstrip line in the width direction of the input / output upper electrode to a portion closer to the microstrip line.
【００１２】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記入出力上部電極の先端が複数の電極
パターンに分割され、前記半導体チップの幅方向のエッ
ジ部から中央部になるに従い電極パターンの特性インピ
ーダンスが高くなることを特徴とする。A dielectric substrate is fixed on the metal carrier, a semiconductor chip is fixed on the dielectric substrate, and a microstrip line is formed on the dielectric substrate.
Microwave IC in which the input / output electrodes of the semiconductor chip and the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires
In the structure, the tip of the input / output upper electrode is divided into a plurality of electrode patterns, and the characteristic impedance of the electrode pattern increases from the edge portion in the width direction of the semiconductor chip toward the central portion.
【００１３】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記入出力上部電極の先端が複数の電極
パターンに分割され、前記入出力上部電極の幅方向の前
記マイクロストリップ線路に遠い部分から近い部分にな
るに従い電極パターンの特性インピーダンスが高くなる
ことを特徴とする。A dielectric substrate is fixed on the metal carrier, a semiconductor chip is fixed on the dielectric substrate, and a microstrip line is formed on the dielectric substrate.
Microwave IC in which the input / output electrodes of the semiconductor chip and the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires
In the structure, the tip of the input / output upper electrode is divided into a plurality of electrode patterns, and the characteristic impedance of the electrode pattern becomes higher from the part farther from the microstrip line in the width direction of the input / output upper electrode. Is characterized by.
【００１４】また、マイクロストリップ線路の入出力上
部電極の半導体チップに対向する部分が半導体チップに
対して凹型形状のパターンであり、前記入出力上部電極
の半導体チップに対向する端から等距離の位置に金属ワ
イヤを接続することを特徴とする。Further, the portion of the input / output upper electrode of the microstrip line facing the semiconductor chip has a concave pattern with respect to the semiconductor chip, and is located equidistant from the end of the input / output upper electrode facing the semiconductor chip. It is characterized by connecting a metal wire to.
【００１５】また、入出力上部電極の先端を複数に分割
した電極パターンの幅を前記マイクロストリップ線路に
遠い部分から近い部分になるに従い狭くすることで電極
パターンの特性インピーダンスを変えることを特徴とす
る。Further, the characteristic impedance of the electrode pattern is changed by narrowing the width of the electrode pattern obtained by dividing the tip of the upper input / output electrode into a plurality as it becomes closer to the microstrip line from the portion farther from the microstrip line. .
【００１６】また、誘電体基板上にマイクロストリップ
線路と半導体が形成され、前記半導体の入出力電極と前
記マイクロストリップ線路の入出力上部電極を複数に分
割した電極パターンで接続されたモノリシックマイクロ
波ＩＣ構造において、前記半導体の幅方向のエッジ部か
ら中央部になるに従い前記電極パターンの特性インピー
ダンスが高くなることを特徴とする。Also, a microstrip line and a semiconductor are formed on a dielectric substrate, and a monolithic microwave IC in which an input / output electrode of the semiconductor and an input / output upper electrode of the microstrip line are connected by a plurality of divided electrode patterns. In the structure, the characteristic impedance of the electrode pattern is increased from the edge portion in the width direction of the semiconductor toward the central portion.
【００１７】[0017]
【発明の実施の形態】本発明の、半導体にＦＥＴを使用
した場合について実施の一形態の入出力接続構造を平面
図で図１に示す。FIG. 1 is a plan view showing an input / output connection structure of an embodiment of the present invention in which an FET is used as a semiconductor.
【００１８】金属キャリア６に誘電体基板５とＦＥＴ１
が固定され、マイクロストリップ線路の入出力上部電極
７とＦＥＴ１のゲート電極２、ドレイン電極３がそれぞ
れ金属ワイヤ４で接続されている。ここで、誘電体基板
５上の入出力上部電極７の幅は、金属ワイヤ４が接続さ
れる部分で大きく幅広になっている。The dielectric substrate 5 and the FET 1 are provided on the metal carrier 6.
Are fixed, and the input / output upper electrode 7 of the microstrip line and the gate electrode 2 and drain electrode 3 of the FET 1 are connected by metal wires 4, respectively. Here, the width of the input / output upper electrode 7 on the dielectric substrate 5 is large and wide at the portion where the metal wire 4 is connected.
【００１９】また、入出力上部電極７の幅広部のＦＥＴ
１との対向部はＦＥＴ１に対して凹型状のパターンにな
っており、入出力上部電極７の幅広部のＦＥＴ１との対
向端とＦＥＴ１との距離はＦＥＴ１の幅方向のエッジ部
から中央部になるに従い長くなっている。そして、入出
力上部電極７と金属ワイヤ４の接続点Ｂは入出力上部電
極７の凹型状対向端から等距離の点とする。そのため、
金属ワイヤ４の長さはＦＥＴ１の幅方向のエッジ部から
中央部になるに従い長くなっている。Further, the FET in the wide portion of the input / output upper electrode 7
1 has a concave pattern with respect to the FET 1, and the distance between the wide end of the input / output upper electrode 7 facing the FET 1 and the FET 1 is from the edge portion in the width direction of the FET 1 to the central portion. It's getting longer. The connection point B between the input / output upper electrode 7 and the metal wire 4 is a point equidistant from the concave facing end of the input / output upper electrode 7. for that reason,
The length of the metal wire 4 becomes longer from the edge portion in the width direction of the FET 1 toward the central portion.
【００２０】従って、上記構成から誘電体基板５上の入
出力上部電極７の金属ワイヤ４が接続される部分では、
図１のＡ点からＢ点までの位相変化量は、ＦＥＴ１の幅
方向で中央部よりエッジ部の方が大きくなる。一方、金
属ワイヤ４の長さがエッジ部から中央部になるに従い長
くなっており、金属ワイヤ４部分による位相変化量はＦ
ＥＴ１の幅方向でエッジ部より中央部の方が大きくなる
ため、ＦＥＴ１のゲート電極２、ドレイン電極３の幅方
向でのエッジ部と中央部の位相差を大幅に低減できる。Therefore, from the above-mentioned structure, in the portion where the metal wire 4 of the input / output upper electrode 7 on the dielectric substrate 5 is connected,
The amount of phase change from point A to point B in FIG. 1 is larger in the edge portion than in the central portion in the width direction of FET1. On the other hand, the length of the metal wire 4 becomes longer from the edge portion to the central portion, and the phase change amount due to the metal wire 4 portion is F
Since the central portion is larger than the edge portion in the width direction of ET1, the phase difference between the edge portion and the central portion in the width direction of the gate electrode 2 and the drain electrode 3 of the FET 1 can be significantly reduced.
【００２１】本発明者が行ったシミュレーションによる
と、例えば、誘電体基板５の基板厚を０．３８１ｍｍ、
比誘電率を９．８、誘電体基板５の入出力上部電極７の
特性インピーダンスを５０Ω、入出力上部電極７の金属
ワイヤ４が接続される部分の幅を１．８ｍｍとして、Ｆ
ＥＴ１に２Ｗ級を使用した場合、本構造の効果により、
周波数１４ＧＨｚ帯での最大有能電力利得は１．５ｄＢ
程度向上するという結果が得られた。According to a simulation conducted by the present inventor, for example, the dielectric substrate 5 has a substrate thickness of 0.381 mm,
The relative permittivity is 9.8, the characteristic impedance of the input / output upper electrode 7 of the dielectric substrate 5 is 50Ω, and the width of the portion of the input / output upper electrode 7 to which the metal wire 4 is connected is 1.8 mm.
When 2W class is used for ET1, due to the effect of this structure,
The maximum available power gain in the frequency band of 14 GHz is 1.5 dB.
The result is that the degree is improved.
【００２２】なお、金属キャリア６を金属パッケージや
金属板付きセラミックパッケージ、あるいは、ＦＥＴ１
のゲート電極２、ドレイン電極３をバイポーラトランジ
スタのベース電極、コレクタ電極にそれぞれ置き換えて
も同様の効果があることはいうまでもない。The metal carrier 6 may be a metal package, a ceramic package with a metal plate, or the FET 1.
Needless to say, the same effect can be obtained by replacing the gate electrode 2 and drain electrode 3 of the above with the base electrode and collector electrode of the bipolar transistor.
【００２３】図２に本発明の他の実施の形態を平面図で
示す。FIG. 2 is a plan view showing another embodiment of the present invention.
【００２４】金属キャリア６に誘電体基板５とＦＥＴ１
が固定され、マイクロストリップ線路の入出力上部電極
７とＦＥＴ１のゲート電極２、ドレイン電極３がそれぞ
れ金属ワイヤ４で接続されている。ここで、誘電体基板
５上の入出力上部電極７の幅は、金属ワイヤ４が接続さ
れる部分で大きくなっている。そして、誘電体基板５上
の入出力上部電極７は、複数の電極パターン９に分割さ
れ、かつ、分割された電極パターンの幅はＦＥＴ１の幅
方向のエッジ部から中央部になるに従い小さくなってい
る。このため電極パターン９の特性インピーダンスは、
ＦＥＴ１の幅方向のエッジ部から中央部になるに従い高
くなっている。The dielectric substrate 5 and the FET 1 are provided on the metal carrier 6.
Are fixed, and the input / output upper electrode 7 of the microstrip line and the gate electrode 2 and drain electrode 3 of the FET 1 are connected by metal wires 4, respectively. Here, the width of the input / output upper electrode 7 on the dielectric substrate 5 is large at the portion to which the metal wire 4 is connected. The input / output upper electrode 7 on the dielectric substrate 5 is divided into a plurality of electrode patterns 9, and the width of the divided electrode patterns becomes smaller from the edge portion in the width direction of the FET 1 toward the central portion. There is. Therefore, the characteristic impedance of the electrode pattern 9 is
It becomes higher from the edge portion in the width direction of the FET 1 toward the central portion.
【００２５】従って、上記構成から誘電体基板５上の入
出力上部電極７の電極パターン９はＦＥＴ１の幅方向で
中央部よりエッジ部の方が長くなるが特性インピーダン
スが低くなるため、ＦＥＴ１のゲート電極２、ドレイン
電極３の幅方向でのエッジ部と中央部の位相差を大幅に
低減できる。Therefore, from the above structure, the electrode pattern 9 of the input / output upper electrode 7 on the dielectric substrate 5 is longer in the edge portion than in the central portion in the width direction of the FET 1, but the characteristic impedance is low, so that the gate of the FET 1 is formed. The phase difference between the edge portion and the central portion in the width direction of the electrode 2 and the drain electrode 3 can be significantly reduced.
【００２６】図３に本発明の他の実施の形態を平面図で
示す。FIG. 3 is a plan view showing another embodiment of the present invention.
【００２７】金属キャリア６に誘電体基板５が固定さ
れ、誘電体基板５にＦＥＴ１が固定され、マイクロスト
リップ線路の入出力上部電極７とＦＥＴ１のゲート電極
２、ドレイン電極３がそれぞれ金属ワイヤ４で接続され
ている。ここで、誘電体基板５上の入出力上部電極７の
幅は、金属ワイヤ４が接続される部分で大きく、金属ワ
イヤ４の長さはＦＥＴ１の幅方向のエッジ部から中央部
になるに従い長くなっている。ＦＥＴ１直下の誘電体基
板５には、バイアホール中にタングステン等の金属を充
填した形の金属埋め込み形バイアホール８が形成されて
おり、金属キャリア６に接地する構造をとっている。The dielectric substrate 5 is fixed to the metal carrier 6, the FET 1 is fixed to the dielectric substrate 5, and the input / output upper electrode 7 of the microstrip line, the gate electrode 2 of the FET 1 and the drain electrode 3 are metal wires 4, respectively. It is connected. Here, the width of the input / output upper electrode 7 on the dielectric substrate 5 is large at the portion where the metal wire 4 is connected, and the length of the metal wire 4 becomes longer from the edge portion in the width direction of the FET 1 to the central portion. Has become. A metal-embedded via hole 8 in which a metal such as tungsten is filled in the via hole is formed in the dielectric substrate 5 immediately below the FET 1 and has a structure of being grounded to the metal carrier 6.
【００２８】従って上記構成から、誘電体基板５上の入
出力上部電極７の金属ワイヤ４が接続される部分では、
ＦＥＴ１の幅方向で中央部よりエッジ部の方が大きくな
る一方、金属ワイヤ４の長さがエッジ部から中央部にな
るに従い長くなっており、金属ワイヤ４部分による位相
変化量はＦＥＴ１の幅方向でエッジ部より中央部の方が
大きくなるため、ＦＥＴ１のゲート電極２、ドレイン電
極３の幅方向での位相差を大幅に低減できる。Therefore, from the above structure, in the portion of the input / output upper electrode 7 on the dielectric substrate 5 to which the metal wire 4 is connected,
While the edge portion is wider than the central portion in the width direction of the FET 1, the length of the metal wire 4 is longer from the edge portion to the central portion, and the phase change amount due to the metal wire 4 portion is the width direction of the FET 1. Since the central portion is larger than the edge portion, the phase difference in the width direction of the gate electrode 2 and the drain electrode 3 of the FET 1 can be significantly reduced.
【００２９】図４に本発明の他の実施の形態を平面図で
示す。FIG. 4 is a plan view showing another embodiment of the present invention.
【００３０】金属キャリア６に誘電体基板５が固定さ
れ、誘電体基板５にＦＥＴ１が固定され、マイクロスト
リップ線路の入出力上部電極７とＦＥＴ１のゲート電極
２、ドレイン電極３がそれぞれ金属ワイヤ４で接続され
ている。ここで、誘電体基板５上の入出力上部電極７の
幅は、金属ワイヤ４が接続される部分で大きくなってい
る。そして、誘電体基板５上の入出力上部電極７は、複
数の電極パターン９に分割され、かつ、電極パターン９
の特性インピーダンスは、ＦＥＴ１の幅方向のエッジ部
から中央部になるに従い高くなっている。なお、ＦＥＴ
１直下の誘電体基板５には、バイアホール中にタングス
テン等の金属を充填した形の金属埋め込み形バイアホー
ル８が形成されており、金属キャリア６に接地する構造
をとっている。The dielectric substrate 5 is fixed to the metal carrier 6, the FET 1 is fixed to the dielectric substrate 5, and the input / output upper electrode 7 of the microstrip line and the gate electrode 2 and drain electrode 3 of the FET 1 are metal wires 4, respectively. It is connected. Here, the width of the input / output upper electrode 7 on the dielectric substrate 5 is large at the portion to which the metal wire 4 is connected. The input / output upper electrode 7 on the dielectric substrate 5 is divided into a plurality of electrode patterns 9 and
The characteristic impedance of is higher from the edge portion in the width direction of the FET 1 toward the central portion. In addition, FET
A metal-embedded via hole 8 in which a metal such as tungsten is filled in the via hole is formed in the dielectric substrate 5 immediately below 1, and has a structure of being grounded to the metal carrier 6.
【００３１】従って上記構成から、誘電体基板５上の入
出力上部電極７の電極パターン９はＦＥＴ１の幅方向で
エッジ部より中央部の方が短くなるが特性インピーダン
スが高くなるため、ＦＥＴ１のゲート電極２、ドレイン
電極３の幅方向でのエッジ部と中央部の位相差を大幅に
低減できる。Therefore, according to the above structure, the electrode pattern 9 of the input / output upper electrode 7 on the dielectric substrate 5 is shorter in the central portion than in the edge portion in the width direction of the FET 1, but the characteristic impedance is high, so that the gate of the FET 1 is formed. The phase difference between the edge portion and the central portion in the width direction of the electrode 2 and the drain electrode 3 can be significantly reduced.
【００３２】図５に本発明の他の実施の形態を平面図で
示す。FIG. 5 is a plan view showing another embodiment of the present invention.
【００３３】誘電体基板５にＦＥＴ１とマイクロストリ
ップ線路の入出力上部電極７が形成され、入出力上部電
極７がＦＥＴ１のゲート電極２、ドレイン電極３側で複
数の電極パターン９に分割されている。分割された電極
パターンの幅はＦＥＴ１の幅方向のエッジ部から中央部
になるに従い小さくなっている。このため電極パターン
９の特性インピーダンスは、ＦＥＴ１の幅方向のエッジ
部から中央部になるに従い高くなっている。The FET 1 and the input / output upper electrode 7 of the microstrip line are formed on the dielectric substrate 5, and the input / output upper electrode 7 is divided into a plurality of electrode patterns 9 on the gate electrode 2 and drain electrode 3 sides of the FET 1. . The width of the divided electrode pattern becomes smaller from the edge portion in the width direction of the FET 1 toward the central portion. Therefore, the characteristic impedance of the electrode pattern 9 increases from the edge portion in the width direction of the FET 1 toward the central portion.
【００３４】さらに、電極パターン９はそれぞれ金属ワ
イヤを介さず直接ＦＥＴ１のゲート電極２、ドレイン電
極３に接続され、モノリシックマイクロ波ＩＣ構造を形
成している。Further, the electrode patterns 9 are directly connected to the gate electrode 2 and the drain electrode 3 of the FET 1 without the interposition of metal wires to form a monolithic microwave IC structure.
【００３５】従って上記構成から、誘電体基板５上の入
出力上部電極７の電極パターン９はＦＥＴ１の幅方向で
エッジ部より中央部の方が短くなるが特性インピーダン
スが高くなるため、ＦＥＴ１のゲート電極２、ドレイン
電極３の幅方向でのエッジ部と中央部の位相差を大幅に
低減できる。Therefore, according to the above structure, the electrode pattern 9 of the input / output upper electrode 7 on the dielectric substrate 5 is shorter in the central portion than in the edge portion in the width direction of the FET 1, but the characteristic impedance is high, so that the gate of the FET 1 is formed. The phase difference between the edge portion and the central portion in the width direction of the electrode 2 and the drain electrode 3 can be significantly reduced.
【００３６】以上述べたように本発明によれば、ＦＥＴ
のゲート電極、ドレイン電極の幅方向での中央部とエッ
ジ部の位相差を大幅に低減し、ＦＥＴ部の最大有能電力
利得および電力付加効率を向上させることが可能とな
り、高周波電力増幅器の小形化、低価格化が可能となる
半導体の入出力接続構造を提供できる。As described above, according to the present invention, the FET
It is possible to significantly reduce the phase difference between the central part and the edge part in the width direction of the gate electrode and drain electrode of, and to improve the maximum available power gain and power added efficiency of the FET part, which is a compact high frequency power amplifier. It is possible to provide a semiconductor input / output connection structure capable of cost reduction and cost reduction.
【００３７】[0037]
【発明の効果】本発明によれば、高性能で小形、低価格
の高周波電力増幅器を提供できる。According to the present invention, it is possible to provide a high-performance, small-sized, low-cost high-frequency power amplifier.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明を説明する平面図である。FIG. 1 is a plan view illustrating the present invention.
【図２】本発明を説明する平面図である。FIG. 2 is a plan view illustrating the present invention.
【図３】本発明を説明する平面図である。FIG. 3 is a plan view illustrating the present invention.
【図４】本発明を説明する平面図である。FIG. 4 is a plan view illustrating the present invention.
【図５】本発明を説明する平面図である。FIG. 5 is a plan view illustrating the present invention.
【図６】従来例を説明する平面図である。FIG. 6 is a plan view illustrating a conventional example.
１…電力ＦＥＴ ２…電力ＦＥＴのゲート電極 ３…電力ＦＥＴのドレイン電極 ４…金属ワイヤ ５…誘電体基板 ６…金属キャリア ７…マイクロストリップ線路の入出力上部電極 ８…金属埋め込み形バイアホール ９…電極パターン 1 ... Power FET 2 ... Gate electrode of power FET 3 ... Power FET drain electrode 4 ... Metal wire 5 ... Dielectric substrate 6 ... Metal carrier 7 ... Input / output upper electrode of microstrip line 8 ... Metal embedded via hole 9 ... Electrode pattern
Claims (5)
ップが固定され、前記誘電体基板上にマイクロストリッ
プ線路が形成され、前記半導体チップの入出力電極と前
記マイクロストリップ線路よりも幅広なマイクロストリ
ップ線路の入出力上部電極が複数の金属ワイヤで接続さ
れたマイクロ波ＩＣ構造において、前記半導体チップの
幅方向のエッジ部から中央部になるに従い前記金属ワイ
ヤの長さが長くなることを特徴とする半導体の入出力接
続構造。1. A dielectric substrate and a semiconductor chip are fixed on a metal carrier, a microstrip line is formed on the dielectric substrate, and an input / output electrode of the semiconductor chip and a microstrip wider than the microstrip line. In the microwave IC structure in which the input and output upper electrodes of the line are connected by a plurality of metal wires, the length of the metal wires becomes longer from the edge portion to the center portion in the width direction of the semiconductor chip. I / O connection structure of semiconductor.
ップが固定され、前記誘電体基板上にマイクロストリッ
プ線路が形成され、前記半導体チップの入出力電極と前
記マイクロストリップ線路よりも幅広なマイクロストリ
ップ線路の入出力上部電極が複数の金属ワイヤで接続さ
れたマイクロ波ＩＣ構造において、前記入出力上部電極
の幅方向の前記マイクロストリップ線路に遠い部分から
近い部分になるに従い前記金属ワイヤの長さが長くなる
ことを特徴とする半導体の入出力接続構造。2. A dielectric substrate and a semiconductor chip are fixed on a metal carrier, a microstrip line is formed on the dielectric substrate, and an input / output electrode of the semiconductor chip and a microstrip wider than the microstrip line. In the microwave IC structure in which the input / output upper electrode of the line is connected by a plurality of metal wires, the length of the metal wire becomes shorter from the portion farther from the microstrip line in the width direction of the input / output upper electrode. A semiconductor input / output connection structure characterized by an increase in length.
れ、前記誘電体基板上に半導体チップが固定され、前記
誘電体基板上にマイクロストリップ線路が形成され、前
記半導体チップの入出力電極と前記マイクロストリップ
線路よりも幅広なマイクロストリップ線路の入出力上部
電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ構
造において、前記半導体チップの幅方向のエッジ部から
中央部になるに従い前記金属ワイヤの長さが長くなるこ
とを特徴とする半導体の入出力接続構造。3. A dielectric substrate is fixed on a metal carrier, a semiconductor chip is fixed on the dielectric substrate, a microstrip line is formed on the dielectric substrate, and an input / output electrode of the semiconductor chip and the semiconductor chip are formed. In the microwave IC structure in which the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires, the length of the metal wire increases from the edge portion in the width direction of the semiconductor chip to the central portion. The input / output connection structure of the semiconductor is characterized in that the length becomes longer.
れ、前記誘電体基板上に半導体チップが固定され、前記
誘電体基板上にマイクロストリップ線路が形成され、前
記半導体チップの入出力電極と前記マイクロストリップ
線路よりも幅広なマイクロストリップ線路の入出力上部
電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ構
造において、前記入出力上部電極の幅方向の前記マイク
ロストリップ線路に遠い部分から近い部分になるに従い
前記金属ワイヤの長さが長くなることを特徴とする半導
体の入出力接続構造。4. A dielectric substrate is fixed on a metal carrier, a semiconductor chip is fixed on the dielectric substrate, a microstrip line is formed on the dielectric substrate, and an input / output electrode of the semiconductor chip and the semiconductor chip are formed. In the microwave IC structure in which the input / output upper electrodes of the microstrip line wider than the microstrip line are connected by a plurality of metal wires, the width of the input / output upper electrode is closer to the portion close to the microstrip line in the width direction. The input / output connection structure of a semiconductor, wherein the length of the metal wire becomes longer.
極の半導体チップに対向する部分が半導体チップに対し
て凹型形状のパターンであり、前記入出力上部電極の半
導体チップに対向する端から等距離の位置に金属ワイヤ
を接続することを特徴とする請求項１乃至請求項４のい
ずれか１つに記載の半導体の入出力接続構造。5. A portion of the input / output upper electrode of the microstrip line that faces the semiconductor chip has a concave pattern with respect to the semiconductor chip, and is located equidistant from the end of the input / output upper electrode that faces the semiconductor chip. 5. The semiconductor input / output connection structure according to claim 1, wherein a metal wire is connected to the metal wire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270255A JP2003158407A (en) | 2002-09-17 | 2002-09-17 | Input/output connection structure of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270255A JP2003158407A (en) | 2002-09-17 | 2002-09-17 | Input/output connection structure of semiconductor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02753597A Division JP3364404B2 (en) | 1997-02-12 | 1997-02-12 | Semiconductor input / output connection structure |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006035498A Division JP4496176B2 (en) | 2006-02-13 | 2006-02-13 | Semiconductor input / output connection structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003158407A true JP2003158407A (en) | 2003-05-30 |
Family
ID=19196909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002270255A Pending JP2003158407A (en) | 2002-09-17 | 2002-09-17 | Input/output connection structure of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003158407A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871731A (en) * | 2016-09-27 | 2018-04-03 | 三菱电机株式会社 | Semiconductor device |
-
2002
- 2002-09-17 JP JP2002270255A patent/JP2003158407A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871731A (en) * | 2016-09-27 | 2018-04-03 | 三菱电机株式会社 | Semiconductor device |
| CN107871731B (en) * | 2016-09-27 | 2020-06-16 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364404B2 (en) | Semiconductor input / output connection structure | |
| US5760650A (en) | Coplanar waveguide amplifier | |
| JP2004260364A (en) | Semiconductor device, high output electric power amplifying device and personal computer card | |
| JP2004228989A (en) | Semiconductor device | |
| JP2002335136A (en) | High-frequency semiconductor device | |
| JP2003158407A (en) | Input/output connection structure of semiconductor | |
| JP5181424B2 (en) | High power amplifier | |
| JP4496176B2 (en) | Semiconductor input / output connection structure | |
| JP2718405B2 (en) | Semiconductor device | |
| JP2567976B2 (en) | High frequency low noise semiconductor device | |
| US11842996B2 (en) | Transistor with odd-mode oscillation stabilization circuit | |
| JP2868939B2 (en) | Microwave amplifier | |
| JP2737874B2 (en) | Semiconductor line converter | |
| JP2001244710A (en) | High-frequency device and mobile wireless unit using the same | |
| JP2001345606A (en) | Mmic amplifier | |
| JPH07226489A (en) | Microwave semiconductor device | |
| JPH054281Y2 (en) | ||
| JPH07120906B2 (en) | Microwave millimeter wave high power transistor | |
| JP2570638B2 (en) | Semiconductor package | |
| JPH03286611A (en) | High frequency amplifier | |
| JP2002043812A (en) | High-frequency device and mobile radio set using the same | |
| JPH10200312A (en) | Microwave integrated circuit | |
| JPH08172306A (en) | High frequency device and mobile radio equipment using the device | |
| JPS6211018Y2 (en) | ||
| JPH0817291B2 (en) | Microwave circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060306 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060407 |