JPH10200312A - Microwave integrated circuit - Google Patents

Microwave integrated circuit

Info

Publication number
JPH10200312A
JPH10200312A JP9003906A JP390697A JPH10200312A JP H10200312 A JPH10200312 A JP H10200312A JP 9003906 A JP9003906 A JP 9003906A JP 390697 A JP390697 A JP 390697A JP H10200312 A JPH10200312 A JP H10200312A
Authority
JP
Japan
Prior art keywords
trimming
integrated circuit
microwave integrated
conductor
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9003906A
Other languages
Japanese (ja)
Inventor
Hideo Matsuki
英夫 松木
Yoriji Utsu
順志 宇津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP9003906A priority Critical patent/JPH10200312A/en
Publication of JPH10200312A publication Critical patent/JPH10200312A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a microwave integrated circuit in which the reactance of a matching circuit, especially, the short stab can be easily adjusted with high precision. SOLUTION: One part of the ground conductor of a matching circuit 12 is constituted of a metallic deposition film 24 formed so as to be extremely thin compared with a ground conductor 22 as a trimming area 26, and the width size of the trimming area 26 matches a width size Wg of a gap part 16b of a short stab 16. Thus, the metallic deposition film 24 can be easily removed by using a laser or tweezers, and only the reactance of the short stab 16 can be trimmed with high precision without changing the impedance of transmission lines 15a and 15b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コプレーナ線路を
用いて構成されるショートスタブを具備し、マイクロ波
帯またはミリ波帯の信号を扱うマイクロ波集積回路に関
する。
[0001] 1. Field of the Invention [0002] The present invention relates to a microwave integrated circuit having a short stub constituted by using a coplanar line and handling a microwave band or millimeter wave band signal.

【0002】[0002]

【発明が解決しようとする課題】車載レーダや無線LA
Nなどの通信分野に対する応用が見込まれているマイク
ロ波集積回路は、インジウム燐(InP)やガリウム砒
素(GaAs)等の半導体基板やアルミナなどの誘電体
基板上に、例えば高電子移動度トランジスタ(HEM
T)などの能動素子や、リアクタンス素子からなる整合
回路等を形成して構成されている。このマイクロ波集積
回路としては、低雑音増幅器,発信器,周波数逓倍器,
周波数混合器などがある。
SUMMARY OF THE INVENTION On-vehicle radar and wireless LA
For example, a microwave integrated circuit, which is expected to be applied to the communication field such as N, is formed on a semiconductor substrate such as indium phosphide (InP) or gallium arsenide (GaAs) or a dielectric substrate such as alumina by, for example, a high electron mobility transistor ( HEM
T), and a matching circuit including a reactance element is formed. The microwave integrated circuit includes a low-noise amplifier, a transmitter, a frequency multiplier,
There is a frequency mixer and the like.

【0003】この場合、整合回路を構成するリアクタン
ス素子としては、ショートスタブ,オープンスタブ,キ
ャパシタなどが用いられている。そして、整合回路は、
能動素子の入力側及び出力側に設けられることにより、
能動素子の入出力インピーダンスを変換して、所定の値
(例えば50Ω)に整合させる機能を有している。
In this case, short stubs, open stubs, capacitors and the like are used as reactance elements constituting a matching circuit. And the matching circuit is
By being provided on the input side and the output side of the active element,
It has a function of converting the input / output impedance of the active element and matching it to a predetermined value (for example, 50Ω).

【0004】図21は、この様な集積回路の一例として
増幅器を構成した場合の回路図である。この図21にお
いて、HEMT1の入力側(ゲート)及び出力側(ドレ
イン)に、整合回路2及び3を接続して集積回路4を構
成している。整合回路2及び3は、伝送線路2a,2b
及び3a,3bとスタブ2c及び3cとキャパシタ2d
及び3dとから構成されている。これらのキャパシタ2
d及び3dは、MIM形のキャパシタからなる。また、
伝送線路2a,2b及び3a,3bとスタブ2c及び3
cとは、コプレーナ線路から構成されている。
FIG. 21 is a circuit diagram when an amplifier is configured as an example of such an integrated circuit. In FIG. 21, matching circuits 2 and 3 are connected to the input side (gate) and the output side (drain) of the HEMT 1 to form an integrated circuit 4. The matching circuits 2 and 3 include transmission lines 2a and 2b
And 3a, 3b, stubs 2c and 3c, and capacitor 2d
And 3d. These capacitors 2
d and 3d are MIM type capacitors. Also,
Transmission lines 2a, 2b and 3a, 3b and stubs 2c and 3
c is composed of a coplanar line.

【0005】ここで、コプレーナ線路の構成を図22に
従って説明する。コプレーナ線路5は、誘電体若しくは
半導体の基板6上に、導体7と、その導体7の両側にギ
ャップ部8を介して設けられる接地導体9とで構成され
ている。このコプレーナ線路5の特性インピーダンス
は、導体7の幅寸法Wsとギャップ部8の幅寸法Wgと
の比率で決定される。
Here, the configuration of the coplanar line will be described with reference to FIG. The coplanar line 5 includes a conductor 7 on a dielectric or semiconductor substrate 6 and a ground conductor 9 provided on both sides of the conductor 7 with a gap 8 therebetween. The characteristic impedance of the coplanar line 5 is determined by the ratio between the width Ws of the conductor 7 and the width Wg of the gap 8.

【0006】上記の様な集積回路4では、その作成後に
HEMT1の予測不可能なばらつきに対して、また、H
EMT1に任意の動作条件を与えたいという要求に対し
て改めて整合を取る目的で、整合回路2及び3のリアク
タンスを変化させたい場合がある。
[0006] In the integrated circuit 4 as described above, it is necessary to prevent unpredictable variations of the HEMT 1 after the fabrication.
There is a case where it is desired to change the reactance of the matching circuits 2 and 3 for the purpose of obtaining a new matching in response to a request to provide an arbitrary operating condition to the EMT 1.

【0007】この様な場合、扱う信号の周波数がMHz
帯の集積回路においては、回路内の伝送線路の近傍に複
数のボンディングパッドを予め設けておき、伝送線路と
ボンディングパッド、若しくはボンディングパッド同士
をワイヤで接続する方式がある。しかしながら、上記方
式で生じる、ワイヤの長さやそのワイヤで構成されるル
ープ形状のばらつきはMHz帯の信号に対しては無視で
きるものであるが、マイクロ波帯及びミリ波帯の信号を
扱う集積回路においては性能を左右するほどの影響とな
ってしまうため、上記方式をそのまま適用することはで
きない。
In such a case, the frequency of the signal to be handled is MHz
In a band integrated circuit, there is a method in which a plurality of bonding pads are provided in advance near a transmission line in the circuit, and the transmission line and the bonding pad or a bonding pad is connected by a wire. However, the variation in the length of the wire and the loop shape formed by the wire caused by the above method is negligible for the signal in the MHz band, but is an integrated circuit that handles signals in the microwave band and the millimeter band. In this case, the above-mentioned method cannot be applied as it is because the influence is so great as to affect the performance.

【0008】また、特開平3−195108号公報に
は、マイクロストリップ線路で構成される整合回路の途
中にスイッチング素子を設けて、異なる長さの整合回路
を切替え可能に構成したものが開示されている。しかし
ながら、この方式では、整合回路の長さを離散的な値で
しか取ることができず、能動素子の予測不可能なばらつ
きに対して、若しくは、任意の動作条件を与えたいとい
う要求に対して最適な整合を取るのは極めて困難であ
る。
Japanese Patent Laid-Open Publication No. 3-195108 discloses an arrangement in which a switching element is provided in the middle of a matching circuit composed of a microstrip line so that matching circuits of different lengths can be switched. I have. However, in this method, the length of the matching circuit can be taken only as a discrete value, and it is required for unpredictable variations of active elements or for a demand to provide arbitrary operating conditions. Optimally matching is extremely difficult.

【0009】整合回路2及び3を構成しているショート
スタブや伝送線路の導体を直接加工することを考えた。
しかし、上記導体は、通常メッキ等による厚膜(例え
ば、5μm程度)で形成されているため、ピンセットな
どの機械的手段を用いて加工するのは極めて難しい。ま
た、レーザを用いた場合でも、導体の厚さに加えて導体
の熱伝導率が高いという要因もあって、レーザの出力を
かなり上げても加工が容易ではなかった。しかも、加工
した部分にバリが生じるためトリミングの精度が上がら
ないという問題があった。
It has been considered that the conductors of the short stubs and transmission lines constituting the matching circuits 2 and 3 are directly processed.
However, since the conductor is usually formed as a thick film (for example, about 5 μm) by plating or the like, it is extremely difficult to process the conductor using mechanical means such as tweezers. Further, even when a laser is used, processing is not easy even if the output of the laser is considerably increased due to a factor that the thermal conductivity of the conductor is high in addition to the thickness of the conductor. In addition, there is a problem that burrs are generated in the processed portion, so that the precision of trimming is not improved.

【0010】本発明は上記課題を解決するものであり、
その目的は、整合回路、特にはそのショートスタブのリ
アクタンスを高い精度で容易に調整することができるマ
イクロ波集積回路を提供することにある。
[0010] The present invention is to solve the above-mentioned problems,
An object of the present invention is to provide a matching circuit, particularly a microwave integrated circuit capable of easily adjusting the reactance of the short stub with high accuracy.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載のマイクロ波集積回路によれば、ショ
ートスタブの導体が接続される接地導体における接続部
の周辺に設けられたトリミング領域をトリミングするこ
とにより、ショートスタブひいては整合回路のリアクタ
ンスを簡単且つ高精度に調整することが可能となる。具
体的には、請求項2に記載したようにトリミング領域を
金属蒸着膜で構成したので、例えば、レーザなどを用い
て金属蒸着膜を除去し、ショートスタブの導体長を容易
に変化させることにより、高精度の調整を行うことがで
きる。
According to a first aspect of the present invention, there is provided a microwave integrated circuit having a trimming region provided around a connection portion of a ground conductor to which a short stub conductor is connected. Trimming makes it possible to easily and accurately adjust the reactance of the short stub and thus the matching circuit. Specifically, since the trimming region is formed of a metal deposition film as described in claim 2, for example, the metal deposition film is removed using a laser or the like, and the conductor length of the short stub is easily changed. , High-precision adjustment can be performed.

【0012】請求項3記載のマイクロ波集積回路によれ
ば、金属蒸着膜上に複数配置された島状の金属厚膜がト
リミング領域の抵抗を低下させるので、接地導体として
の導電性を確保することができる。
According to the microwave integrated circuit of the present invention, since the plurality of island-shaped thick metal films arranged on the metal deposition film lower the resistance of the trimming region, the conductivity as the ground conductor is ensured. be able to.

【0013】請求項4記載のマイクロ波集積回路によれ
ば、複数の島状金属厚膜がトリミング用の目盛りとなる
ことによって、作業者は、その目盛りを基準としてトリ
ミング作業をすることができ、高精度の調整をより容易
に行うことができる。
According to the microwave integrated circuit of the fourth aspect, the plurality of island-shaped metal thick films serve as trimming scales, so that the operator can perform trimming work based on the scales. High-precision adjustment can be performed more easily.

【0014】請求項5乃至7記載のマイクロ波集積回路
によれば、金属蒸着膜に(請求項5)また、金属蒸着膜
上に形成された保護膜に(請求項6)略等間隔で設けら
れた穿孔が、若しくは、金属蒸着膜に略等間隔で設けら
れた凸部若しくは凹部が(請求項7)トリミング用の目
盛りとなるので、請求項4と同様の作用効果が得られ
る。
According to the microwave integrated circuit of the present invention, the metallized film is provided on the metallized film and the protective film formed on the metallized film is provided at substantially equal intervals. Since the perforated holes or the convex portions or concave portions provided at substantially equal intervals in the metal deposition film serve as trimming scales (claim 7), the same operation and effect as in claim 4 can be obtained.

【0015】請求項8記載のマイクロ波集積回路によれ
ば、MIM形キャパシタの接地電極側の線路付近にトリ
ミング領域を配設したことによって、ショートスタブの
導体をMIM形キャパシタを介して接地導体に接続する
ような構成においても、調整を容易に行うことが可能と
なる。
According to the microwave integrated circuit of the present invention, since the trimming region is provided near the line on the ground electrode side of the MIM capacitor, the conductor of the short stub is connected to the ground conductor via the MIM capacitor. Adjustment can be easily performed even in a connection configuration.

【0016】請求項9記載のマイクロ波集積回路によれ
ば、トリミング領域が接地導体に多数の穿孔またはスリ
ットを設けることにより構成されているので、請求項2
と同様に容易に調整を行うことができる。
According to the microwave integrated circuit of the ninth aspect, the trimming area is formed by providing a large number of holes or slits in the ground conductor.
Adjustment can be easily performed in the same manner as described above.

【0017】請求項10記載のマイクロ波集積回路によ
れば、略等間隔で配設された穿孔またはスリットがトリ
ミング用の目盛りを構成するので、請求項4乃至7と同
様の作用効果が得られる。
According to the microwave integrated circuit of the tenth aspect, the perforations or slits arranged at substantially equal intervals constitute a scale for trimming, so that the same operational effects as those of the fourth to seventh aspects can be obtained. .

【0018】請求項11記載のマイクロ波集積回路によ
れば、MIM形キャパシタの接地電極側の線路付近に請
求項9または10におけるトリミング領域を配設したこ
とによって、請求項8と同様の作用効果が得られる。
According to the microwave integrated circuit of the eleventh aspect, the same effect as in the eighth aspect is provided by arranging the trimming region according to the ninth or tenth aspect near the line on the ground electrode side of the MIM type capacitor. Is obtained.

【0019】請求項12記載のマイクロ波集積回路によ
れば、コプレーナ線路のギャップ幅寸法よりも十分大き
な領域に構成されたトリミング領域を加工することによ
って、ショートスタブを、その線路幅を変化させつつ延
長する場合にも、線路の特性インピーダンスを一定とす
ることができる。
According to the microwave integrated circuit of the twelfth aspect, the short stub is formed by changing the line width by processing the trimming region formed in a region sufficiently larger than the gap width dimension of the coplanar line. Even in the case of extension, the characteristic impedance of the line can be kept constant.

【0020】[0020]

【発明の実施の形態】以下、本発明の第1実施例につい
て図1乃至図3を参照して説明する。図2は、本発明の
マイクロ波集積回路として構成された増幅回路10の等
価回路を示すものである。HEMT11の入力側及び出
力側には、整合回路12及び13が配置されている。入
力側の整合回路12は、入力端子14とHEMT11の
ゲートとの間を接続する伝送線路15a,15bと、こ
れら伝送線路15a,15bの中間とアースとの間を接
続するショートスタブ16とから構成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS. FIG. 2 shows an equivalent circuit of the amplifier circuit 10 configured as a microwave integrated circuit of the present invention. On the input side and output side of the HEMT 11, matching circuits 12 and 13 are arranged. The input-side matching circuit 12 includes transmission lines 15a and 15b connecting between the input terminal 14 and the gate of the HEMT 11, and a short stub 16 connecting between the middle of the transmission lines 15a and 15b and the ground. Have been.

【0021】また、出力側の整合回路13は、出力端子
17とHEMT11のドレインとの間を接続する伝送線
路18a,18bと、これら伝送線路18a,18bの
中間とアースとの間を接続するショートスタブ19とか
ら構成されている。尚、増幅回路10は、例えばInP
などからなる1枚の半導体基板20(図1参照)上に形
成されており、所謂MMIC(Monolithic Microwave In
tegrated Circuit) として構成されている。
The output-side matching circuit 13 includes a transmission line 18a, 18b connecting the output terminal 17 and the drain of the HEMT 11, and a short circuit connecting the middle of the transmission line 18a, 18b to the ground. And a stub 19. The amplifier circuit 10 is, for example, an InP
It is formed on a single semiconductor substrate 20 (see FIG. 1) made of a so-called MMIC (Monolithic Microwave In).
integrated circuit).

【0022】図1(a)は、増幅回路10における入力
側の整合回路12の内のショートスタブ16周辺部分を
切出して示す図である。図1(b)は、図1(a)のA
−A′断面を示す図である。この図1(a)において、
整合回路12の伝送線路15a,15bは、コプレーナ
線路で構成されており、具体的には、図1(a)中左右
方向に延びる導体21aと、この導体21aの両側にギ
ャップ部21bを介して配置された接地導体22とから
構成されている。
FIG. 1 (a) is a diagram showing a cut-out portion of the matching circuit 12 on the input side of the amplifier circuit 10 around the short stub 16. FIG. FIG. 1B is a view showing A in FIG.
It is a figure which shows the -A 'cross section. In FIG. 1A,
The transmission lines 15a and 15b of the matching circuit 12 are formed of coplanar lines, and specifically, a conductor 21a extending in the left-right direction in FIG. 1A, and a gap 21b on both sides of the conductor 21a. And a ground conductor 22 arranged.

【0023】上記導体21aの図1中左端の延長部分が
入力端子14に接続され、右端の延長部分がHEMT1
1のゲートに接続されている。また、整合回路12のシ
ョートスタブ16は、コプレーナ線路で構成されてお
り、具体的には、上記導体21aの中央部から下方へ延
びて接地導体22に接続する導体16aと、この導体1
6aの両側にギャップ部16bを介して配置された接地
導体22とから構成されている。尚、導体21a及び1
6aの幅寸法はWs,ギャップ部21b及び16bの幅
寸法はWgである。
The extension of the conductor 21a at the left end in FIG. 1 is connected to the input terminal 14, and the extension at the right end is the HEMT 1
1 gate. The short stub 16 of the matching circuit 12 is formed of a coplanar line. Specifically, the conductor 16a extends downward from the center of the conductor 21a and is connected to the ground conductor 22;
6a and a ground conductor 22 disposed on both sides of the gap portion 16b via the gap portion 16b. The conductors 21a and 1
The width of 6a is Ws, and the width of gaps 21b and 16b is Wg.

【0024】一方、導体21a及び導体16aの両側に
ある接地導体22は、導体23により接続されている。
この導体23は、導体21a及び導体16aの下層に絶
縁膜を介して配置されている。
On the other hand, the ground conductors 22 on both sides of the conductor 21a and the conductor 16a are connected by a conductor 23.
The conductor 23 is disposed below the conductor 21a and the conductor 16a via an insulating film.

【0025】さて、接地導体22におけるショートスタ
ブ16の導体16aが接続される接続部26aの周辺に
は、トリミング領域26,26が設けられている。この
トリミング領域26,26は、上記導体16aを下方へ
延長した部分16cの両側に、ギャップ部16bと同じ
幅寸法の領域として形成されている。そして、トリミン
グ領域26,26は、例えば金属蒸着膜24から構成さ
れており、接地導体22の他の部分と比べて膜厚がかな
り薄く(具体的には、0.2μm程度)なるように形成
されている(図1(b)参照)。尚、このトリミング領
域26,26及び導体16aの延長部分16cは接地導
体22に導通しており、その一部分となっている。
Now, trimming areas 26, 26 are provided around the connection portion 26a of the ground conductor 22 to which the conductor 16a of the short stub 16 is connected. The trimming regions 26, 26 are formed on both sides of a portion 16c of the conductor 16a extending downward as regions having the same width as the gap portion 16b. The trimming regions 26, 26 are made of, for example, a metal deposition film 24, and are formed so as to be considerably thinner (specifically, about 0.2 μm) than other portions of the ground conductor 22. (See FIG. 1B). The trimming regions 26, 26 and the extension 16c of the conductor 16a are electrically connected to the ground conductor 22 and are a part of the ground conductor.

【0026】図1(b)に示すA−A′断面構造の形成
プロセスを、図3を参照して概略的に述べる。尚、図3
においては、図1(b)の左半分のみを示している。先
ず、半導体基板20上に金属蒸着膜24を、必要な領域
に蒸着によって膜厚0.2μm程度に形成する(図3
(a)参照)。尚、この膜厚は、増幅回路10が扱う信
号の周波数における表皮深さ以上に設定されており、金
属蒸着膜24の接地導体としての機能が確保されるよう
になっている。
The process of forming the AA 'sectional structure shown in FIG. 1B will be schematically described with reference to FIG. FIG.
1 shows only the left half of FIG. First, a metal deposition film 24 is formed on a semiconductor substrate 20 to a thickness of about 0.2 μm in a necessary region by vapor deposition (FIG. 3).
(A)). This film thickness is set to be equal to or greater than the skin depth at the frequency of the signal handled by the amplifier circuit 10, so that the function of the metal deposition film 24 as a ground conductor is ensured.

【0027】次に、その上層に保護膜(窒化膜,図1
(a)では図示を省略している)25を形成し、金属蒸
着膜24の接触領域となる部分を除去する(図3(b)
参照)。その後、トリミング領域26となる部分にメッ
キに対する(下層)レジストLRを施し(図3(c)参
照)てから、上層に給電電極層Kを形成する(図3
(d)参照)。更に、下層レジストLRが施された部分
を覆うようにして上層レジストURを形成してから(図
3(e)参照)、Auメッキする(図3(f)参照)。
メッキが完了すると、上層及び下層レジストUR及びL
R並びに給電電極層Kを除去する(図3(g)〜(i)
参照)。
Next, a protective film (nitride film, FIG.
25A is formed (not shown in FIG. 3A), and a portion serving as a contact region of the metal deposition film 24 is removed (FIG. 3B).
reference). Thereafter, a (lower) resist LR for plating is applied to a portion to be the trimming region 26 (see FIG. 3C), and then a power supply electrode layer K is formed as an upper layer (FIG. 3).
(D)). Further, after forming the upper layer resist UR so as to cover the portion where the lower layer resist LR is applied (see FIG. 3E), Au plating is performed (see FIG. 3F).
When plating is completed, the upper and lower resist layers UR and L
R and the feed electrode layer K are removed (FIGS. 3 (g) to 3 (i)).
reference).

【0028】以上のようにして、導体16a及びその延
長部分16c(及び導体21a)並びに接地導体22を
膜厚5μm程度に形成する。尚、金属蒸着膜24は、例
えば、Au単層,若しくは、Ti/Mo/Au,Ti/
Ni/Au,Ti/Auなどの複数層で構成されてい
る。尚、出力側の整合回路13についても、同様に構成
されている。
As described above, the conductor 16a, its extension 16c (and the conductor 21a), and the ground conductor 22 are formed to a thickness of about 5 μm. The metal deposition film 24 is, for example, a single Au layer, or Ti / Mo / Au, Ti /
It is composed of a plurality of layers such as Ni / Au and Ti / Au. The matching circuit 13 on the output side has the same configuration.

【0029】次に、本実施例の作用について説明する。
以上のように構成されたトリミング領域26の金属蒸着
膜24を、レーザを照射して蒸発させたり、或いは、ピ
ンセットや針などの機械的な手段を用いて除去するなど
によってショートスタブ16の導体16aの長さを変化
させ、リアクタンスのトリミングを行う。
Next, the operation of this embodiment will be described.
The metal deposition film 24 in the trimming region 26 configured as described above is evaporated by irradiating a laser, or is removed by using mechanical means such as tweezers or a needle. , And the reactance is trimmed.

【0030】この場合、導体16aの延長部分16c両
側のトリミング領域26,26を、接続部26aからギ
ャップ16bの幅寸法Wgに合わせて略均等に除去すれ
ば、導体16aの幅寸法Wsと幅寸法Wgとの比で決定
される伝送線路15a,15bのインピーダンスを変化
させることなく、ショートスタブ16の長さを変化させ
てそのリアクタンスのみをトリミング(調整)すること
が可能である。
In this case, if the trimming regions 26, 26 on both sides of the extension 16c of the conductor 16a are substantially uniformly removed from the connection portion 26a in accordance with the width Wg of the gap 16b, the width Ws of the conductor 16a and the width Ws are reduced. It is possible to change the length of the short stub 16 and trim (adjust) only its reactance without changing the impedance of the transmission lines 15a and 15b determined by the ratio with Wg.

【0031】以上のように本実施例によれば、増幅回路
10に設けられた整合回路12において、ショートスタ
ブ16の導体16aが接地導体22に接続される接続部
26aの周辺に、トリミング領域26を金属蒸着膜24
で構成した。従って、従来とは異なり、接地導体22に
比して極めて薄く形成された金属蒸着膜24を、レーザ
やピンセットなどを用いて容易に除去することが可能で
あり、トリミングの作業性を向上させることができると
共に、より高精度のトリミングを行うことができる。
As described above, according to the present embodiment, in the matching circuit 12 provided in the amplifier circuit 10, the trimming region 26 is formed around the connection portion 26a where the conductor 16a of the short stub 16 is connected to the ground conductor 22. To the metal deposition film 24
It consisted of. Therefore, unlike the related art, it is possible to easily remove the metal deposited film 24 formed extremely thinner than the ground conductor 22 using a laser, tweezers, or the like, thereby improving the trimming workability. And trimming with higher precision can be performed.

【0032】また、本実施例によれば、トリミング領域
26の幅寸法を、ショートスタブ16のギャップ部16
bの幅寸法Wgに合わせるようにしたので、ショートス
タブ16の両側のトリミング領域26,26を略均等に
トリミングすることによって、伝送線路15a,15b
のインピーダンスを変化させることなく、ショートスタ
ブ16のリアクタンスのみをトリミングすることができ
る。
Further, according to the present embodiment, the width dimension of the trimming region 26 is adjusted to the gap portion 16 of the short stub 16.
b, the trimming areas 26, 26 on both sides of the short stub 16 are trimmed substantially evenly, so that the transmission lines 15a, 15b are trimmed.
Of the short stub 16 can be trimmed without changing the impedance of the short stub 16.

【0033】図4は、本発明の第2実施例を示すもので
あり、第1実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。図4
に示す整合回路12は、第1実施例のトリミング領域2
6を構成する金属蒸着膜24上に、略同一形状を有する
島状の金属厚膜27を略等間隔を以て配置し、トリミン
グ領域28,28としたものである。金属厚膜27は、
金属蒸着膜24よりも大なる厚さであり(例えば、接地
導体22の厚さと略同じ)メッキにより形成される。
FIG. 4 shows a second embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted. Only the different parts will be described below. FIG.
The matching circuit 12 shown in FIG.
In this embodiment, island-shaped metal thick films 27 having substantially the same shape are arranged at substantially equal intervals on the metal vapor-deposited film 24 that constitutes No. 6 to form trimming regions 28. The metal thick film 27
The thickness is larger than the metal deposition film 24 (for example, substantially the same as the thickness of the ground conductor 22), and is formed by plating.

【0034】次に、第2実施例の作用について説明す
る。整合回路12を例えばレーザを用いてトリミングす
る場合に、略等間隔を以て配置された島状の金属厚膜2
7がトリミング用の目盛りとなり、作業者は、これらの
目盛を参照してトリミング作業の目安とすることができ
る(例えば、何目盛り分トリミングするかなど)。金属
厚膜27は、ワイヤボンダやウエッジボンダ等を用いて
容易に除去することができる。また、金属厚膜27は接
地導体22と略同じ厚さを有しているので、トリミング
領域28を形成しても、接地導体の抵抗の上昇は抑制さ
れる。尚、整合回路13についても同様の構成である。
Next, the operation of the second embodiment will be described. When trimming the matching circuit 12 using, for example, a laser, the island-shaped metal thick films 2 arranged at substantially equal intervals are used.
Reference numeral 7 is a scale for trimming, and the operator can refer to these scales as a guide for trimming work (for example, how many scales to trim). The metal thick film 27 can be easily removed using a wire bonder, a wedge bonder, or the like. Further, since the thick metal film 27 has substantially the same thickness as the ground conductor 22, even when the trimming region 28 is formed, an increase in the resistance of the ground conductor is suppressed. Note that the matching circuit 13 has the same configuration.

【0035】以上のように第2実施例によれば、金属蒸
着膜24上に、略同一形状を有する島状の金属厚膜27
を略等間隔を以て配置しトリミング領域28を形成した
ので、トリミングの作業性をより高めることができると
共に、接地導体のインピーダンスを低い値に維持するこ
とができる。
As described above, according to the second embodiment, the island-shaped metal thick film 27 having substantially the same shape is formed on the metal deposition film 24.
Are arranged at substantially equal intervals to form the trimming region 28, so that the trimming workability can be further improved and the impedance of the ground conductor can be maintained at a low value.

【0036】図5は、本発明の第3実施例を示すもので
あり、第1実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。図5
に示す整合回路12は、第1実施例のトリミング領域2
6を構成する金属蒸着膜24に、複数個の穿孔29を等
間隔で設けてトリミング用の目盛りを構成し、トリミン
グ領域30,30としたものである。
FIG. 5 shows a third embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described below. FIG.
The matching circuit 12 shown in FIG.
A plurality of perforations 29 are provided at equal intervals in the metal vapor deposition film 24 constituting 6 to form a scale for trimming, and the trimming areas 30 are formed.

【0037】図5(b)は、図5(a)のB−B′断面
を示す図である。金属蒸着膜24に穿孔29が設けら
れ、その上に保護膜25が形成されている。以上のよう
に構成された第5実施例によれば、等間隔で設けられた
穿孔29をトリミング用の目盛りとすることによって、
第2実施例と同様の効果が得られる。
FIG. 5B is a view showing a cross section taken along line BB 'of FIG. 5A. A perforation 29 is provided in the metal deposition film 24, and a protective film 25 is formed thereon. According to the fifth embodiment configured as described above, the perforations 29 provided at equal intervals are used as trimming scales.
The same effects as in the second embodiment can be obtained.

【0038】また、第3実施例のように、金属蒸着膜2
4に複数個の穿孔29を等間隔で設けてトリミング用の
目盛りを構成するのに代えて、図6乃至図8に示すよう
にトリミング用の目盛りを構成しても良い。図6乃至図
8は、何れも図5(b)相当図である。
Further, as in the third embodiment, the metal deposition film 2
Instead of providing a plurality of perforations 29 at equal intervals in 4 to form a scale for trimming, a scale for trimming may be formed as shown in FIGS. 6 to 8 are diagrams corresponding to FIG. 5B.

【0039】図6は、本発明の第4実施例として、金属
蒸着膜24の上層である保護膜25に、第3実施例と同
様の穿孔31を設けたものである。
FIG. 6 shows a fourth embodiment of the present invention in which perforations 31 similar to those of the third embodiment are provided in a protective film 25, which is an upper layer of the metal deposition film 24.

【0040】図7は、本発明の第5実施例として、半導
体基板20表面の活性層をメサ形エッチングすることに
より、第2実施例の穿孔29を設ける位置に対応して複
数の凸部32を形成した半導体基板20aを用いる。そ
の半導体基板20a上に、第1実施例などと同様の工程
によって金属蒸着膜24,保護膜25や接地導体22を
形成する。すると、半導体基板20aの凸部32に掛か
る部分の金属蒸着膜24(及び保護膜25)にも凸部3
3が形成され、トリミング時において視認可能な目盛り
が構成される。
FIG. 7 shows a fifth embodiment of the present invention, in which the active layer on the surface of the semiconductor substrate 20 is etched in a mesa shape to form a plurality of projections 32 corresponding to the positions where the perforations 29 are provided in the second embodiment. Is used. On the semiconductor substrate 20a, the metal deposition film 24, the protective film 25, and the ground conductor 22 are formed by the same steps as in the first embodiment. Then, the metal deposition film 24 (and the protective film 25) in the portion that overlaps the convex portion 32 of the semiconductor substrate 20a also has the convex portion 3.
3 are formed, and a scale that can be visually recognized at the time of trimming is formed.

【0041】また、図8は、本発明の第6実施例とし
て、第5実施例とは逆に、半導体基板20をエッチング
して第2実施例の穿孔29を設ける位置に対応して複数
の凹部34を形成した半導体基板20bを用いる。その
半導体基板20b上の凹部34にかかる部分の金属蒸着
膜24にも凹部35が形成され、トリミング時において
視認可能な目盛りが構成される。以上のように構成され
た第4乃至第6実施例によっても、第2実施例と同様の
効果が得られる。
FIG. 8 shows a sixth embodiment of the present invention. In contrast to the fifth embodiment, the semiconductor substrate 20 is etched to form a plurality of holes corresponding to the positions of the perforations 29 of the second embodiment. The semiconductor substrate 20b on which the recess 34 is formed is used. A concave portion 35 is also formed in the portion of the metal deposition film 24 corresponding to the concave portion 34 on the semiconductor substrate 20b, and a scale that can be visually recognized at the time of trimming is formed. According to the fourth to sixth embodiments configured as described above, effects similar to those of the second embodiment can be obtained.

【0042】図9は、本発明の第7実施例を示すもので
あり、第1実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。図9
に示す整合回路12は、第1実施例の様に金属蒸着膜2
4を用いてトリミング領域26を構成する代わりに、接
地導体22に複数個の穿孔36を設けてトリミング領域
37,37としたものである。
FIG. 9 shows a seventh embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted. Only the different parts will be described below. FIG.
The matching circuit 12 shown in FIG.
Instead of using 4 to form the trimming area 26, a plurality of perforations 36 are provided in the ground conductor 22 to form trimming areas 37, 37.

【0043】穿孔36は、ギャップ部16bの幅寸法W
gと略同じ間隔を有して、ショートスタブ16の延長方
向に2列設けられ、その延長方向における配置も略等間
隔となっている。これらの穿孔36は、メッキにより接
地導体22を形成する際にレジストを施して形成する。
また、接地導体22に穿孔36を形成する部分を、金属
蒸着膜に置き換えて穿孔を設けても良い。
The hole 36 has a width W of the gap 16b.
Two rows are provided in the extension direction of the short stubs 16 at substantially the same interval as g, and the arrangement in the extension direction is also substantially equal. These perforations 36 are formed by applying a resist when forming the ground conductor 22 by plating.
Further, a portion where the perforation 36 is formed in the ground conductor 22 may be replaced with a metal vapor deposition film and a perforation may be provided.

【0044】次に、第7実施例の作用について説明す
る。接地導体22に複数個の穿孔36が設けられたトリ
ミング領域37の熱伝導は、他の接地導体22部分に比
して低下する。従って、ギャップ部16bの端部、即ち
接続部26aから、各穿孔36夫々の間の僅かな距離に
対して例えばレーザを照射することにより、トリミング
領域37をトリミングすることが可能となる。また、穿
孔36が略等間隔で配設されていることによって、トリ
ミング用の目盛りとしても利用することができる。以上
のように第7実施例によれば、第2乃至第6実施例と略
同様の効果が得られる。
Next, the operation of the seventh embodiment will be described. The heat conduction of the trimming area 37 in which the plurality of perforations 36 are provided in the ground conductor 22 is lower than that of the other ground conductors 22. Therefore, the trimming area 37 can be trimmed by irradiating, for example, a laser from the end of the gap portion 16b, that is, the connecting portion 26a, to a small distance between each of the perforations 36. Further, since the perforations 36 are arranged at substantially equal intervals, it can be used as a scale for trimming. As described above, according to the seventh embodiment, substantially the same effects as those of the second to sixth embodiments can be obtained.

【0045】図10及び図11は、本発明の第8実施例
を示すものであり、第1実施例と同一部分には同一符号
を付して説明を省略し、以下異なる部分についてのみ説
明する。図10は、マイクロ波集積回路たる増幅回路3
8の電気的構成を示すものである。図2に示す第1実施
例の増幅回路10におけるHEMT11の入力側及び出
力側の整合回路12及び13は、整合回路39及び40
に置き換わっている。整合回路39及び40の、ショー
トスタブ16及び19の先端部には、MIM(Metal Ins
ulator Metal) 形キャパシタ(以下、単にキャパシタと
称す)41及び42が形成されている。
FIGS. 10 and 11 show an eighth embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, only different parts will be described. . FIG. 10 shows an amplifier circuit 3 as a microwave integrated circuit.
8 shows an electrical configuration of the second embodiment. The matching circuits 12 and 13 on the input side and output side of the HEMT 11 in the amplifier circuit 10 of the first embodiment shown in FIG.
Has been replaced by At the tip of the short stubs 16 and 19 of the matching circuits 39 and 40, MIM (Metal Ins
ulator Metal) type capacitors (hereinafter simply referred to as capacitors) 41 and 42 are formed.

【0046】斯様なキャパシタ41及び42は、この第
8実施例のようにショートスタブの線路長を短縮するた
めや、スタブの先端に後述のようにバイアス印加用線路
が接続される場合に、高周波成分が直流回路部に流入す
ることを防ぐためなどに形成されるものである。以下、
図11を参照して整合回路39につき説明する。
Such capacitors 41 and 42 are used to shorten the line length of the short stub as in the eighth embodiment, or when a bias application line is connected to the tip of the stub as described later. It is formed to prevent high frequency components from flowing into the DC circuit section. Less than,
The matching circuit 39 will be described with reference to FIG.

【0047】図11(b)は、図11(a)におけるC
−C′断面を示すものである。この図11(b)におい
て、半導体基板20上には金属蒸着膜43からなるキャ
パシタ41の接地電極43aが形成され、その接地電極
43aは接地導体22に接続されている。そして、接地
電極43aとショートスタブ16の導体16aとが保護
膜44を介して対向している部分がキャパシタ41を構
成している。尚、これらが形成されるプロセスは、第1
実施例において述べたものと同様である。
FIG. 11 (b) is a diagram showing C in FIG. 11 (a).
It shows a section taken along the line C-C '. In FIG. 11B, a ground electrode 43a of a capacitor 41 made of a metal deposition film 43 is formed on a semiconductor substrate 20, and the ground electrode 43a is connected to the ground conductor 22. The portion where the ground electrode 43a and the conductor 16a of the short stub 16 face each other via the protective film 44 constitutes the capacitor 41. The process for forming these is described in the first section.
This is the same as that described in the embodiment.

【0048】そして、トリミング領域45,45は、第
1実施例と同様に金属蒸着膜43によって接地導体の一
部として構成されており、図11(a)に示すように、
ショートスタブ16の両側にあるギャップ部16bに連
続するように形成されている。尚、整合回路40につい
ても構成は同様である。
The trimming regions 45, 45 are formed as a part of the ground conductor by the metal deposition film 43 as in the first embodiment, and as shown in FIG.
The short stub 16 is formed so as to be continuous with the gap portions 16b on both sides. The configuration of the matching circuit 40 is the same.

【0049】以上のように構成した第8実施例によれ
ば、増幅回路38に設けられた整合回路39のように、
ショートスタブ16の先端部にキャパシタ41が形成さ
れている場合でも、トリミング領域45の金属蒸着膜4
3を容易に除去することにより、高精度のトリミングを
行うことができる。
According to the eighth embodiment configured as described above, like the matching circuit 39 provided in the amplifier circuit 38,
Even when the capacitor 41 is formed at the tip of the short stub 16, the metal deposition film 4 in the trimming region 45 is formed.
By easily removing 3, high-precision trimming can be performed.

【0050】図12は、本発明の第9実施例を示すもの
であり、第8実施例と同一部分には同一符号を付して説
明を省略し、以下異なる部分についてのみ説明する。図
12に示す整合回路39は、第8実施例のトリミング領
域45を構成する金属蒸着膜43上に、第2実施例と同
様の島状の金属厚膜46を配置して、トリミング領域4
7,47としたものである。
FIG. 12 shows a ninth embodiment of the present invention, in which the same parts as those of the eighth embodiment are denoted by the same reference numerals, and the description thereof will be omitted. Only the different parts will be described below. The matching circuit 39 shown in FIG. 12 has an island-shaped metal thick film 46 similar to that of the second embodiment disposed on the metal deposition film 43 constituting the trimming region 45 of the eighth embodiment.
7, 47.

【0051】以上のように構成された第9実施例によれ
ば、ショートスタブ16の先端部にキャパシタ41が形
成されている整合回路39に対しても、第2実施例と同
様の効果が得られる。
According to the ninth embodiment configured as described above, the same effect as in the second embodiment can be obtained for the matching circuit 39 in which the capacitor 41 is formed at the tip of the short stub 16. Can be

【0052】図13は、本発明の第10実施例を示すも
のであり、第8実施例と同一部分には同一符号を付して
説明を省略し、以下異なる部分についてのみ説明する。
図13に示す整合回路39は、第8実施例のトリミング
領域45を構成する金属蒸着膜43に、第3実施例,若
しくは第4乃至第6実施例と同様に複数個の穿孔48を
等間隔で設けてトリミング用の目盛りを構成し、トリミ
ング領域49,49としたものである。
FIG. 13 shows a tenth embodiment of the present invention. The same parts as those of the eighth embodiment are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described below.
A matching circuit 39 shown in FIG. 13 has a plurality of perforations 48 formed at equal intervals in the metal deposition film 43 forming the trimming region 45 of the eighth embodiment, similarly to the third embodiment or the fourth to sixth embodiments. To form a scale for trimming, which is used as trimming areas 49, 49.

【0053】以上のように構成された第10実施例によ
れば、ショートスタブ16の先端部にキャパシタ41が
形成されている整合回路39に対しても、第3乃至第6
実施例と同様の効果が得られる。
According to the tenth embodiment configured as described above, the third to sixth embodiments are applicable to the matching circuit 39 in which the capacitor 41 is formed at the tip of the short stub 16.
The same effect as that of the embodiment can be obtained.

【0054】また、図14は、本発明の第11実施例を
示すものであり、第8実施例と同一部分には同一符号を
付して説明を省略し、以下異なる部分についてのみ説明
する。図14に示す整合回路39は、第8実施例のトリ
ミング領域45に代えて、第7実施例と同様に、接地導
体22に直接複数個の穿孔48aを略等間隔で配設して
トリミング領域49a,49aとしたものである。
FIG. 14 shows an eleventh embodiment of the present invention. The same parts as those of the eighth embodiment are denoted by the same reference numerals and the description thereof will be omitted. Only the different parts will be described below. The matching circuit 39 shown in FIG. 14 is different from the eighth embodiment in that a plurality of perforations 48a are directly provided at substantially equal intervals in the ground conductor 22 in the same manner as in the seventh embodiment. 49a, 49a.

【0055】以上のように構成された第11実施例によ
れば、ショートスタブ16の先端部にキャパシタ41が
形成されている整合回路39に対しても、第7実施例と
同様の効果が得られる。
According to the eleventh embodiment configured as described above, the same effect as in the seventh embodiment can be obtained for the matching circuit 39 in which the capacitor 41 is formed at the tip of the short stub 16. Can be

【0056】図15及び図16は、本発明の第12実施
例を示すものであり、第1実施例と同一部分には同一符
号を付して説明を省略し、以下異なる部分についてのみ
説明する。図15は、マイクロ波集積回路たる増幅回路
50の電気的構成を示すものである。図2に示す第1実
施例の増幅回路10における、HEMT11の入力側及
び出力側の整合回路12及び13は、整合回路51及び
52に置き換わっている。
FIGS. 15 and 16 show a twelfth embodiment of the present invention. The same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, only different parts will be described. . FIG. 15 shows an electrical configuration of the amplifier circuit 50 as a microwave integrated circuit. In the amplifier circuit 10 of the first embodiment shown in FIG. 2, the matching circuits 12 and 13 on the input side and the output side of the HEMT 11 are replaced by matching circuits 51 and 52.

【0057】また、整合回路51及び52の、ショート
スタブ16及び19の先端部には、MIM形のキャパシ
タ53及び54が形成されていると共に、両者の接続点
には、バイアス印加用線路55及び56並びにバイアス
印加用端子55a及び56aが設けられている。
MIM type capacitors 53 and 54 are formed at the tips of the short stubs 16 and 19 of the matching circuits 51 and 52, respectively. 56 and bias application terminals 55a and 56a are provided.

【0058】図16(a)は、増幅回路50から整合回
路51部分を切出して示す図であり、図16(b)は、
図16(a)のD−D′断面を示す図である。半導体基
板20上に、第1実施例と同様の工程によって、接地導
体22接続用の導体23及びキャパシタ53の接地電極
57,保護膜58,導体16a及びバイアス印加用線路
55並びに接地導体22を順次形成している。
FIG. 16A is a diagram showing a portion of the matching circuit 51 cut out from the amplifier circuit 50, and FIG.
It is a figure which shows the DD 'cross section of FIG.16 (a). The conductor 23 for connecting the ground conductor 22, the ground electrode 57 of the capacitor 53, the protective film 58, the conductor 16a, the bias application line 55, and the ground conductor 22 are sequentially formed on the semiconductor substrate 20 in the same process as in the first embodiment. Has formed.

【0059】接地電極57は、ショートスタブ16と直
交するように、即ち、図16(a)において、ショート
スタブ16の導体16aの両側に左右対称となるように
配置され、ショートスタブ16で左右両側に分断されて
いる接地導体22を接続しており、その接地電極57と
導体16aとが保護膜58を介して対向している部分
に、MIM形のキャパシタ53が構成されている。ま
た、ショートスタブ16の先端部には、図16(a)に
示すように、ショートスタブ16の幅寸法Wsよりも小
なる幅寸法のバイアス印加用線路55が接続されてい
る。
The ground electrode 57 is arranged so as to be orthogonal to the short stub 16, that is, symmetrically on both sides of the conductor 16 a of the short stub 16 in FIG. The MIM-type capacitor 53 is formed in a portion where the ground electrode 57 and the conductor 16a face each other via the protective film 58. As shown in FIG. 16A, a bias application line 55 having a width smaller than the width Ws of the short stub 16 is connected to the tip of the short stub 16.

【0060】この整合回路51において、トリミング領
域59,59は、第1実施例のトリミング領域26と同
様に、接地導体22の一部としてギャップ部16bの幅
寸法Wgと同一幅の金属蒸着膜60で構成され、ショー
トスタブ16の両側に左右対称となるように、且つ、ギ
ャップ部16bと垂直に交わるように配設されている。
また、左右のトリミング領域59,59夫々は、接地電
極57を中心とした両側に、接地電極57の幅寸法Wc
と同一の間隔で配設されている。尚、整合回路52につ
いても同様の構成である。
In this matching circuit 51, the trimming regions 59, 59 are, as in the trimming region 26 of the first embodiment, formed as a part of the ground conductor 22 and have the same metal deposition film 60 as the width Wg of the gap portion 16b. The short stub 16 is disposed on both sides of the short stub 16 so as to be bilaterally symmetrical and intersect perpendicularly with the gap 16b.
Further, the left and right trimming regions 59, 59 are respectively provided on both sides of the ground electrode 57 as the center, with the width dimension Wc of the ground electrode 57 therebetween.
They are arranged at the same intervals as. Note that the matching circuit 52 has the same configuration.

【0061】以上のように構成された第12実施例によ
れば、増幅回路50に設けられた整合回路51のよう
に、ショートスタブ16の先端部にバイアス印加用線路
55及びキャパシタ53が構成されているものにおいて
も、第1実施例と同様の効果が得られる。
According to the twelfth embodiment configured as described above, like the matching circuit 51 provided in the amplifier circuit 50, the bias application line 55 and the capacitor 53 are formed at the tip of the short stub 16. In this case, the same effect as in the first embodiment can be obtained.

【0062】また、図17乃至図19において示される
第13乃至第15実施例は、整合回路51の基本的な構
成が第12実施例と同様の場合に、第2,第3及び第4
乃至第7実施例に対応するものである。
The thirteenth to fifteenth embodiments shown in FIGS. 17 to 19 show the second, third and fourth embodiments when the basic configuration of the matching circuit 51 is the same as that of the twelfth embodiment.
This corresponds to the seventh to seventh embodiments.

【0063】図17に示す第13実施例は、第12実施
例のトリミング領域59の金属蒸着膜60上に、第2実
施例と同様の金属厚膜61を設けてトリミング領域6
2,62としたものである。
In the thirteenth embodiment shown in FIG. 17, a thick metal film 61 similar to that of the second embodiment is provided on the metal deposition film 60 in the trimming region 59 of the twelfth embodiment.
2,62.

【0064】図18に示す第14実施例は、第12実施
例のトリミング領域59の金属蒸着膜60に、第3実施
例と同様の穿孔63を設けてトリミング領域64,64
としたものである。尚、穿孔63に代えて、第4乃至第
6実施例と同様に、保護膜58に穿孔を設けたり、金属
蒸着膜60に凸部若しくは凹部を設けても良い。
In the fourteenth embodiment shown in FIG. 18, perforations 63 similar to those of the third embodiment are provided in the metal deposition film 60 in the trimming region 59 of the twelfth embodiment, and the trimming regions 64, 64 are provided.
It is what it was. Instead of the perforations 63, as in the fourth to sixth embodiments, perforations may be provided in the protective film 58, or convex portions or concave portions may be provided in the metal deposition film 60.

【0065】図19に示す第15実施例は、第12実施
例のトリミング領域59に代えて、接地導体22に複数
個の穿孔65を設けて、トリミング領域66,66とし
たものである。
In the fifteenth embodiment shown in FIG. 19, a plurality of perforations 65 are provided in the ground conductor 22 in place of the trimming region 59 of the twelfth embodiment to form trimming regions 66,66.

【0066】以上のように第13乃至第15実施例によ
れば、増幅回路50に設けられた整合回路51のよう
に、ショートスタブ16の先端部にバイアス印加用線路
55及びMIM形のキャパシタ53が構成されている場
合でも、第2,第3及び第4乃至第7実施例と同様の効
果が得られる。
As described above, according to the thirteenth to fifteenth embodiments, like the matching circuit 51 provided in the amplifier circuit 50, the bias application line 55 and the MIM type capacitor 53 are provided at the tip of the short stub 16. , The same effects as those of the second, third and fourth to seventh embodiments can be obtained.

【0067】図20は、本発明の第16実施例を示すも
のであり、第1実施例と異なる部分についてのみ説明す
る。第16実施例の整合回路12aは、図2に示す増幅
回路10における整合回路12に代えて設けられるもの
である。
FIG. 20 shows a sixteenth embodiment of the present invention. Only parts different from the first embodiment will be described. The matching circuit 12a of the sixteenth embodiment is provided in place of the matching circuit 12 in the amplifier circuit 10 shown in FIG.

【0068】第1実施例のトリミング領域26は、ギャ
ップ部16bの幅寸法Wgと同一の幅寸法の矩形状に形
成されているが、整合回路12aのトリミング領域(金
属蒸着膜で構成されている)67は、ギャップ部16b
の端部から図20中下方へ向けて、幅寸法がWgから次
第に大となるような台形状に形成されている。尚、ショ
ートスタブ16の導体16aに続く延長部分16cは、
幅寸法Wsをもって接地導体22と同一のAuメッキで
構成されている。
Although the trimming area 26 of the first embodiment is formed in a rectangular shape having the same width as the width Wg of the gap portion 16b, the trimming area of the matching circuit 12a (made of a metal deposition film). ) 67 is the gap portion 16 b
20 is formed in a trapezoidal shape such that the width dimension gradually increases from Wg downward in FIG. The extension 16c following the conductor 16a of the short stub 16 is
It is made of the same Au plating as the ground conductor 22 with the width dimension Ws.

【0069】次に、第16実施例の作用について説明す
る。以上のように構成された整合回路12aのショート
スタブ16を、その導体幅を変化させつつ延長する場合
を想定する。例えば、最終的な伝送線路幅をWs′,ギ
ャップ幅をWg′(但し、Ws′>Ws,Wg′>W
g,Wg/Ws=Wg′/Ws′)とする。
Next, the operation of the sixteenth embodiment will be described. It is assumed that the short stub 16 of the matching circuit 12a configured as described above is extended while changing its conductor width. For example, the final transmission line width is Ws 'and the gap width is Wg' (Ws '> Ws, Wg'> W
g, Wg / Ws = Wg '/ Ws').

【0070】この場合、トリミング領域67を図20中
破線で示すようにトリミングする。即ち、導体16aの
端部から、延長部分16cを含んで)延長される部分の
導体幅がWsからWs′へと線形に増加するように、ま
た、それに伴って、導体の両側に形成されるギャップ部
の幅が、WgからWg′へと線形に増加するようにトリ
ミングする。
In this case, the trimming area 67 is trimmed as shown by a broken line in FIG. That is, the conductor width of the extended portion (including the extension portion 16c from the end of the conductor 16a) increases linearly from Ws to Ws' and is formed on both sides of the conductor accordingly. Trimming is performed so that the width of the gap portion linearly increases from Wg to Wg ′.

【0071】この時、トリミング領域67内で変化する
導体幅及びギャップ幅を夫々Wsx及びWgxとする
と、両者の比Wgx/Wsxが常にWg/Wsと等しく
なるようにトリミングすることによって、特性インピー
ダンスを一定としながらショートスタブ16を延長する
ことができる。例えば、集積回路を構成した後に、回路
内の異なる導体幅を有するコプレーナ線路にショートス
タブを接続する必要が生じた場合などに有効である。
At this time, assuming that the conductor width and the gap width that change in the trimming region 67 are Wsx and Wgx, respectively, the characteristic impedance is reduced by trimming so that the ratio Wgx / Wsx of the two is always equal to Wg / Ws. The short stub 16 can be extended while keeping it constant. For example, this is effective when a short stub needs to be connected to coplanar lines having different conductor widths in a circuit after the integrated circuit is formed.

【0072】以上のように第16実施例によれば、トリ
ミング領域67を、ショートスタブ16を構成するコプ
レーナ線路のギャップ部16bの幅よりも大なる領域に
構成したので、特性インピーダンスを一定としながらシ
ョートスタブ16を延長することができ、また、集積回
路を作成した後であっても、回路内の異なる線路幅を有
するコプレーナ線路にショートスタブ16を接続するこ
とが可能となる。
As described above, according to the sixteenth embodiment, since the trimming region 67 is formed in a region larger than the width of the gap portion 16b of the coplanar line constituting the short stub 16, the characteristic impedance is kept constant. The short stub 16 can be extended, and the short stub 16 can be connected to coplanar lines having different line widths in the circuit even after the integrated circuit is manufactured.

【0073】本発明は上記しかつ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。第2実施例において、略同一形状の
金属厚膜27を略等間隔を以て配置したが、金属厚膜を
必ずしも略同一形状にする必要はなく、また、必ずしも
略等間隔を以て配置する必要はない。要は、島状に複数
配置すれば良く、斯様な場合であっても、金属厚膜によ
ってトリミング領域のインピーダンスを低下させる効果
を奏することは可能である。第7及び第11実施例にお
いて、接地導体22に複数個の穿孔36及び48aを設
ける代わりに、ショートスタブ16の延長方向に複数個
のスリットを破線状に配設しても良い。また、第11実
施例においても、穿孔65に代えてスリットを設けても
良い。第16実施例におけるショートスタブ16の先端
部にMIM形キャパシタを構成しても良い。
The present invention is not limited to the embodiment described above and shown in the drawings, and the following modifications or extensions are possible. In the second embodiment, the thick metal films 27 having substantially the same shape are arranged at substantially equal intervals. However, the thick metal films need not necessarily be formed to have substantially the same shape, and need not necessarily be arranged at substantially equal intervals. In short, it is sufficient to arrange a plurality of islands, and even in such a case, the effect of reducing the impedance of the trimming region by the thick metal film can be achieved. In the seventh and eleventh embodiments, instead of providing the plurality of perforations 36 and 48 a in the ground conductor 22, a plurality of slits may be provided in the extension direction of the short stub 16 in a broken line shape. Also, in the eleventh embodiment, a slit may be provided instead of the perforation 65. An MIM capacitor may be formed at the tip of the short stub 16 in the sixteenth embodiment.

【0074】また、第16実施例のトリミング領域67
の金属蒸着膜上に、第2実施例のように金属厚膜を略同
一形状で且つ略等間隔を以て配置したり、若しくは、単
に島状に複数配置しても良い。更に、第16実施例のト
リミング領域67の金属蒸着膜上に、第3実施例のよう
に複数個の穿孔を設けたり、第4実施例のように金属蒸
着膜上層の保護膜に複数個の穿孔を設けたり、第5また
は第6実施例のように基板を加工して金属蒸着膜に凸部
または凹部を設けてトリミング用の目盛りを構成しても
良い。また、第7実施例のトリミング領域37を、第1
6実施例のトリミング領域67のように構成しても良
い。
Further, the trimming area 67 of the sixteenth embodiment is used.
Metal thick films may be arranged in substantially the same shape and at substantially equal intervals as in the second embodiment, or a plurality of metal thick films may be simply arranged in an island shape on the metal vapor deposited film. Further, a plurality of perforations are provided on the metal deposition film in the trimming region 67 of the sixteenth embodiment as in the third embodiment, or a plurality of holes are formed in the protective film on the metal deposition film as in the fourth embodiment. Perforations may be provided, or the substrate may be processed as in the fifth or sixth embodiment, and a convex or concave portion may be provided in the metal deposition film to form a scale for trimming. Also, the trimming area 37 of the seventh embodiment is
It may be configured like the trimming area 67 of the sixth embodiment.

【0075】トリミングは、コプレーナ線路の特性イン
ピーダンスを一定に保つように行うものに限らず、トリ
ミングする寸法をギャップ幅寸法Wgより小さくするこ
とによりインピーダンスを小さくしたり、また、第16
実施例のようなトリミング領域67を形成した場合は、
伝送線路幅Wsは一定にしながら、トリミング寸法をギ
ャップ幅寸法Wgよりも大きくすることによりインピー
ダンスを大きくするようにしても良い。斯様にすること
によって、例えば、反射器等を形成することもできる。
半導体基板20,20a及び20bに代えて、誘電体基
板を用いても良い。
The trimming is not limited to the method of keeping the characteristic impedance of the coplanar line constant. The trimming is made smaller than the gap width Wg to reduce the impedance.
When the trimming region 67 is formed as in the embodiment,
The impedance may be increased by making the trimming dimension larger than the gap width dimension Wg while keeping the transmission line width Ws constant. By doing so, for example, a reflector or the like can be formed.
Instead of the semiconductor substrates 20, 20a and 20b, a dielectric substrate may be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の第1実施例を示す増幅回路に
おける入力側の整合回路部分を切出して示す図であり、
(b)は(a)のA−A′断面を示す図
FIG. 1A is a diagram illustrating a cut-out portion of an input-side matching circuit portion in an amplifier circuit according to a first embodiment of the present invention;
(B) is a view showing an AA ′ cross section of (a).

【図2】増幅回路の電気的構成図FIG. 2 is an electrical configuration diagram of an amplifier circuit.

【図3】増幅回路を作成する場合の製造工程を示す図FIG. 3 is a diagram showing a manufacturing process when an amplifier circuit is created.

【図4】本発明の第2実施例を示す図1(a)相当図FIG. 4 is a view corresponding to FIG. 1A showing a second embodiment of the present invention.

【図5】(a)は本発明の第3実施例を示す増幅回路に
おける入力側の整合回路部分を切出して示す図であり、
(b)は(a)のB−B′断面を示す図
FIG. 5A is a diagram illustrating a cut-out portion of an input-side matching circuit in an amplifier circuit according to a third embodiment of the present invention;
(B) is a diagram showing a BB 'cross section of (a).

【図6】本発明の第4実施例を示す図5(b)相当図FIG. 6 is a view corresponding to FIG. 5B showing a fourth embodiment of the present invention.

【図7】本発明の第5実施例を示す図5(b)相当図FIG. 7 is a view corresponding to FIG. 5 (b) showing a fifth embodiment of the present invention.

【図8】本発明の第6実施例を示す図5(b)相当図FIG. 8 is a view corresponding to FIG. 5 (b) showing a sixth embodiment of the present invention.

【図9】本発明の第7実施例を示す図1(a)相当図FIG. 9 is a view corresponding to FIG. 1A showing a seventh embodiment of the present invention.

【図10】本発明の第8実施例を示す図2相当図FIG. 10 is a view corresponding to FIG. 2, showing an eighth embodiment of the present invention;

【図11】(a)は増幅回路における入力側の整合回路
部分を切出して示す図であり、(b)は(a)のC−
C′断面を示す図
11A is a diagram showing a cut-out portion of a matching circuit portion on the input side in an amplifier circuit, and FIG. 11B is a diagram showing C- in FIG.
Diagram showing C 'section

【図12】本発明の第9実施例を示す図11(a)相当
FIG. 12 is a view corresponding to FIG. 11A showing a ninth embodiment of the present invention.

【図13】本発明の第10実施例を示す図11(a)相
当図
FIG. 13 is a view corresponding to FIG. 11A showing a tenth embodiment of the present invention.

【図14】本発明の第11実施例を示す図11(a)相
当図
FIG. 14 is a view corresponding to FIG. 11 (a) showing an eleventh embodiment of the present invention.

【図15】本発明の第12実施例を示す図2相当図FIG. 15 is a view corresponding to FIG. 2, showing a twelfth embodiment of the present invention;

【図16】(a)は増幅回路における入力側の整合回路
部分を切出して示す図であり、(b)は(a)のD−
D′断面を示す図
FIG. 16A is a diagram cut out and illustrating a matching circuit portion on the input side in the amplifier circuit, and FIG. 16B is a diagram illustrating D- in FIG.
Diagram showing D 'section

【図17】本発明の第13実施例を示す図16(a)相
当図
FIG. 17 is a view corresponding to FIG. 16 (a) showing a thirteenth embodiment of the present invention.

【図18】本発明の第14実施例を示す図16(a)相
当図
FIG. 18 is a view corresponding to FIG. 16A showing a fourteenth embodiment of the present invention.

【図19】本発明の第15実施例を示す図16(a)相
当図
FIG. 19 is a view corresponding to FIG. 16A showing a fifteenth embodiment of the present invention;

【図20】本発明の第16実施例を示す図1(a)相当
FIG. 20 is a view corresponding to FIG. 1A showing a sixteenth embodiment of the present invention.

【図21】従来技術を示す図2相当図FIG. 21 is a diagram corresponding to FIG. 2 showing a conventional technique.

【図22】コプレーナ線路の構成を摸式的に示す斜視図FIG. 22 is a perspective view schematically showing a configuration of a coplanar line.

【符号の説明】[Explanation of symbols]

10は増幅回路(マイクロ波集積回路)、12,12a
及び13は整合回路、16はショートスタブ、16aは
導体、16bはギャップ部、20,20a及び20bは
半導体基板、21aは導体、21bはギャップ部、22
は接地導体、24は金属蒸着膜、25は保護膜、26は
トリミング領域、26aは接続部、27は金属厚膜、2
8はトリミング領域、29は穿孔、30はトリミング領
域、31は穿孔、33は凸部、35は凹部、36は穿
孔、37はトリミング領域、38は増幅回路(マイクロ
波集積回路)、39及び40は整合回路、41はMIM
形キャパシタ、43は金属蒸着膜、43aは接地電極、
44は保護膜、45はトリミング領域、46は金属厚
膜、47はトリミング領域、48及び48aは穿孔、4
9及び49aはトリミング領域、50は増幅回路(マイ
クロ波集積回路)、51及び52は整合回路、53及び
54はMIM形キャパシタ、55及び56はバイアス印
加用線路、57は接地電極、58は保護膜、59はトリ
ミング領域、60は金属蒸着膜、61は金属厚膜、62
はトリミング領域、63は穿孔、64はトリミング領
域、65は穿孔、66及び67はトリミング領域を示
す。
10 is an amplifier circuit (microwave integrated circuit), 12 and 12a
And 13 are matching circuits, 16 is a short stub, 16a is a conductor, 16b is a gap, 20, 20a and 20b are semiconductor substrates, 21a is a conductor, 21b is a gap, 22
Is a ground conductor, 24 is a metal deposition film, 25 is a protective film, 26 is a trimming area, 26a is a connection portion, 27 is a thick metal film, 2
8 is a trimming area, 29 is a perforation, 30 is a trimming area, 31 is a perforation, 33 is a projection, 35 is a recess, 36 is a perforation, 37 is a trimming area, 38 is an amplifier circuit (microwave integrated circuit), and 39 and 40. Is a matching circuit, 41 is a MIM
Type capacitor, 43 is a metal deposition film, 43a is a ground electrode,
44 is a protective film, 45 is a trimming area, 46 is a thick metal film, 47 is a trimming area, 48 and 48a are perforations,
9 and 49a are trimming areas, 50 is an amplifier circuit (microwave integrated circuit), 51 and 52 are matching circuits, 53 and 54 are MIM capacitors, 55 and 56 are bias application lines, 57 is a ground electrode, and 58 is protection. Film, 59 is a trimming area, 60 is a metal deposition film, 61 is a thick metal film, 62
Denotes a trimming area, 63 denotes a hole, 64 denotes a trimming area, 65 denotes a hole, and 66 and 67 denote trimming areas.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 誘電体または半導体基板上にコプレーナ
線路からなるショートスタブを設けてなるマイクロ波集
積回路において、 前記ショートスタブの導体が接続される接地導体におけ
る接続部の周辺にトリミング可能なトリミング領域を設
けたことを特徴とするマイクロ波集積回路。
1. A microwave integrated circuit in which a short stub made of a coplanar line is provided on a dielectric or semiconductor substrate, wherein a trimming area capable of being trimmed around a connection part of a ground conductor to which the conductor of the short stub is connected. A microwave integrated circuit, comprising:
【請求項2】 前記トリミング領域を、金属蒸着膜によ
り構成したことを特徴とする請求項1記載のマイクロ波
集積回路。
2. The microwave integrated circuit according to claim 1, wherein said trimming region is formed of a metal deposition film.
【請求項3】 前記金属蒸着膜上に、その金属蒸着膜よ
りも厚さが大なる金属厚膜を島状に複数配置したことを
特徴とする請求項2記載のマイクロ波集積回路。
3. The microwave integrated circuit according to claim 2, wherein a plurality of thick metal films having a thickness larger than that of the metal deposition film are arranged on the metal deposition film in an island shape.
【請求項4】 前記複数の島状金属厚膜を略同一形状に
形成し且つ略等間隔を以て配置することにより、前記ト
リミング用の目盛りを構成したことを特徴とする請求項
3記載のマイクロ波集積回路。
4. The microwave according to claim 3, wherein said plurality of island-shaped metal thick films are formed in substantially the same shape and are arranged at substantially equal intervals to form said scale for trimming. Integrated circuit.
【請求項5】 前記金属蒸着膜に略等間隔で穿孔を設け
て前記トリミング用の目盛りを構成したことを特徴とす
る請求項2記載のマイクロ波集積回路。
5. The microwave integrated circuit according to claim 2, wherein perforations are provided at substantially equal intervals in said metal vapor-deposited film to form said trimming scale.
【請求項6】 前記金属蒸着膜上に保護膜を形成し、そ
の保護膜に略等間隔で穿孔を設けて前記トリミング用の
目盛りを構成したことを特徴とする請求項2記載のマイ
クロ波集積回路。
6. The microwave integrated circuit according to claim 2, wherein a protective film is formed on the metal vapor-deposited film, and the protective film is provided with holes at substantially equal intervals to form the scale for trimming. circuit.
【請求項7】 前記金属蒸着膜に凸部若しくは凹部を略
等間隔で設けて、前記トリミング用の目盛りを構成した
ことを特徴とする請求項2記載のマイクロ波集積回路。
7. The microwave integrated circuit according to claim 2, wherein convex portions or concave portions are provided on the metal vapor-deposited film at substantially equal intervals to form the scale for trimming.
【請求項8】 前記ショートスタブの導体をMIM形キ
ャパシタを介して接地導体に接続するように構成すると
共に、前記トリミング領域を前記MIM形キャパシタの
接地電極側の線路付近に配設することを特徴とする請求
項1乃至7の何れかに記載のマイクロ波集積回路。
8. The method according to claim 1, wherein the conductor of the short stub is connected to a ground conductor via a MIM capacitor, and the trimming region is disposed near a line on the ground electrode side of the MIM capacitor. The microwave integrated circuit according to any one of claims 1 to 7, wherein
【請求項9】 前記トリミング領域を、前記接地導体に
多数の穿孔またはスリットを設けることにより構成した
ことを特徴とする請求項1記載のマイクロ波集積回路。
9. The microwave integrated circuit according to claim 1, wherein said trimming region is formed by providing a large number of holes or slits in said ground conductor.
【請求項10】 前記穿孔またはスリットを略等間隔で
配設することにより、前記トリミング用の目盛りを構成
したことを特徴とする請求項10記載のマイクロ波集積
回路。
10. The microwave integrated circuit according to claim 10, wherein said trimming scale is formed by arranging said perforations or slits at substantially equal intervals.
【請求項11】 前記ショートスタブの導体をMIM形
キャパシタを介して接地導体に接続するように構成する
と共に、前記MIM形キャパシタの接地電極側の線路を
前記ショートスタブの導体の両側に左右対称になるよう
に配設し、前記トリミング領域を前記MIM形キャパシ
タの接地電極側の線路付近に配設することを特徴とする
請求項9または10記載のマイクロ波集積回路。
11. A configuration in which the conductor of the short stub is connected to a ground conductor via a MIM-type capacitor, and the line on the ground electrode side of the MIM-type capacitor is symmetrically arranged on both sides of the conductor of the short stub. 11. The microwave integrated circuit according to claim 9, wherein the trimming region is arranged near a line on the ground electrode side of the MIM capacitor.
【請求項12】 前記トリミング領域を、前記コプレー
ナ線路のギャップの幅寸法よりも十分大きな領域に構成
することを特徴とする請求項1乃至11の何れかに記載
のマイクロ波集積回路。
12. The microwave integrated circuit according to claim 1, wherein said trimming region is formed in a region sufficiently larger than a width dimension of a gap of said coplanar line.
JP9003906A 1997-01-13 1997-01-13 Microwave integrated circuit Pending JPH10200312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9003906A JPH10200312A (en) 1997-01-13 1997-01-13 Microwave integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9003906A JPH10200312A (en) 1997-01-13 1997-01-13 Microwave integrated circuit

Publications (1)

Publication Number Publication Date
JPH10200312A true JPH10200312A (en) 1998-07-31

Family

ID=11570240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9003906A Pending JPH10200312A (en) 1997-01-13 1997-01-13 Microwave integrated circuit

Country Status (1)

Country Link
JP (1) JPH10200312A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243421A (en) * 2006-03-07 2007-09-20 Fujitsu Ltd High frequency signal monitor circuit and apparatus
JP2013048396A (en) * 2011-08-29 2013-03-07 Jiaotong Univ Printed filtering antenna
JP2017098926A (en) * 2015-11-13 2017-06-01 ルネサスエレクトロニクス株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243421A (en) * 2006-03-07 2007-09-20 Fujitsu Ltd High frequency signal monitor circuit and apparatus
JP4601566B2 (en) * 2006-03-07 2010-12-22 富士通株式会社 High frequency signal monitoring circuit and apparatus
JP2013048396A (en) * 2011-08-29 2013-03-07 Jiaotong Univ Printed filtering antenna
US8665158B2 (en) 2011-08-29 2014-03-04 National Chiao Tung University Printed filtering antenna
JP2017098926A (en) * 2015-11-13 2017-06-01 ルネサスエレクトロニクス株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US7015109B2 (en) Interdigital capacitor and method for adjusting the same
US5034347A (en) Process for producing an integrated circuit device with substrate via hole and metallized backplane
US4871687A (en) Method of fabricating a MESFET transistor with gate spaced above source electrode by layer of air or the like
JPH01257355A (en) Microwave monolithic ic
US4996582A (en) Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
EP0013174A1 (en) Microwave oscillator
JP3364404B2 (en) Semiconductor input / output connection structure
JP2000022089A (en) Field effect transistor and manufacture thereof
JP4108817B2 (en) Microwave / millimeter wave circuit device and manufacturing method thereof
JPH10200312A (en) Microwave integrated circuit
JP3517130B2 (en) Transmission line, method for adjusting electric characteristics thereof, and microwave monolithic IC
JP2554672B2 (en) Field effect type semiconductor device
JPH01158801A (en) Micristrip line
JPH11168307A (en) Microwave integrated circuit
US6521972B1 (en) RF power transistor having low parasitic impedance input feed structure
JP2878049B2 (en) High frequency transistor
EP2107607A2 (en) High frequency semiconductor circuit device
JPH11346105A (en) Microwave planar circuit
JP2674750B2 (en) Semiconductor device
JP2746240B2 (en) Semiconductor device and manufacturing method thereof
JPS63222442A (en) High frequency integrated circuit
JPH02168632A (en) Field effect transistor and signal transmission line
JPH0249733Y2 (en)
JPH03210803A (en) Transmission line with variable characteristic impedance
JP2001267465A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051220