JP2003157040A

JP2003157040A - 画像表示装置及び画像表示方法

Info

Publication number: JP2003157040A
Application number: JP2001353852A
Authority: JP
Inventors: Yutaka Saito; 裕齋藤; Naoto Abe; 直人阿部; Osamu Sagano; 治嵯峨野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-11-19
Filing date: 2001-11-19
Publication date: 2003-05-30

Abstract

(57)【要約】【課題】電圧降下に起因する輝度低下のための補正を
特に好適に行う画像表示装置及び画像表示方法を提供す
る。【解決手段】一つの走査配線上に接続される複数の前
記変調配線を複数のブロックに分け、予め実測や収束計
算により全ブロックが均等に点灯したときの総点灯数対
電流値特性を得ておき、その結果を総点灯数をアドレス
としたメモリに格納することで、電圧降下に対応した好
適な電流値を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の表示素子を
用いて画像表示を行う、例えばテレビジョン信号やコン
ピュータなどの表示信号を受信し画像を表示するテレビ
ジョン受信機やディスプレイ装置などの画像表示装置及
び画像表示方法に関する。

【０００２】

【従来の技術】画像表示装置において補正を行う技術
が、例えばＵＳＰ５６５９３２８、ＵＳＰ５７３４３６
１に開示されている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、複数の表示素子を共通の配
線を用いて接続する画像表示装置において、好適な補正
を実現するという課題が存在する。マトリクス状に表示
素子を配置して順次走査によって画像を表示する場合を
具体的な例として検討すると、例えば走査配線上におい
て発生する電圧降下の影響で表示輝度にむらが生じる場
合がある。

【０００４】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電圧
降下に起因する輝度低下のための補正を特に好適に行う
画像表示装置及び画像表示方法を提供することにある。

【０００５】

【課題を解決するための手段】本願に係る画像表示装置
の発明の一つは以下のように構成される。

【０００６】画像表示装置であって、複数の走査配線
と、該走査配線と非平行な複数の変調配線と、前記複数
の走査配線及び前記複数の変調配線の各交点に対応して
設けられ対応する前記走査配線及び対応する前記変調配
線とそれぞれ接続される複数の表示素子と、前記走査配
線に順次選択信号を与え、かつ、前記変調配線のそれぞ
れに入力される画像信号に応じた変調信号を与える駆動
回路とを有しており、前記駆動回路が、前記変調配線に
流れる電流を算出して該算出値に基づいて補正データを
発生する補正データ回路と、該補正データと入力される
画像信号とに基づいて前記変調信号を発生する変調回路
とを有しており、前記補正データ回路は、前記変調配線
に流れる電流を一つの走査配線に接続される複数の前記
表示素子の点灯状態に応じて近似計算により算出するこ
とを特徴とする。

【０００７】前記近似計算は、前記複数の変調配線をそ
れぞれが複数の前記変調配線を含む複数のブロックに分
け、各ブロックに属する変調配線に接続される複数の前
記表示素子を集合し、各ブロックの点灯状態に応じてブ
ロックごとに行うことが好適である。

【０００８】前記近似計算は、各ブロックの点灯数を入
力とし、ブロックごとに電流値を出力する近似関数を用
い計算することが好適である。

【０００９】前記近似計算は、各ブロックの点灯数の有
効桁数をあらかじめ制限し、制限された有効桁数の各ブ
ロックの点灯数から、ブロックごとに電流値を計算する
ことが好適である。

【００１０】前記近似計算は、前記複数の変調配線をそ
れぞれが複数の前記変調配線を含む複数のブロックに分
け、各ブロックに属する変調配線に接続される複数の前
記表示素子を集合し、一つの走査配線に接続される総点
灯数に基づきブロックごとに行うことが好適である。

【００１１】前記近似計算は、総点灯数を入力とし、ブ
ロックごとに電流値を出力する近似関数を用い計算する
ことが好適である。

【００１２】前記近似計算は、総点灯数を入力とし、ブ
ロックごとに全ての前記ブロックが均等に点灯したとき
の総点灯数に基づき電流値を出力する近似関数を用い計
算することが好適である。

【００１３】前記近似計算は、総点灯数の有効桁数をあ
らかじめ制限し、制限された総点灯数から、ブロックご
とに電流値を計算することが好適である。

【００１４】また、本願に係る画像表示装置の他の発明
の一つは以下のように構成される。

【００１５】画像表示装置であって、複数の走査配線
と、該走査配線と非平行な複数の変調配線と、前記複数
の走査配線及び前記複数の変調配線の各交点に対応して
設けられ対応する前記走査配線及び対応する前記変調配
線とそれぞれ接続される複数の表示素子と、前記走査配
線に順次選択信号を与え、かつ、前記変調配線のそれぞ
れに入力される画像信号に応じた変調信号を与える駆動
回路とを有しており、前記駆動回路が、前記変調配線に
流れる電流値を示す値を出力するメモリと、該メモリか
らの出力と前記画像信号とに基づいて補正データを発生
する補正データ回路と、該補正データと入力される画像
信号とに基づいて前記変調信号を発生する変調回路とを
有しており、前記メモリの値は、一つの走査配線に接続
される複数の前記表示素子の点灯状態に応じた電流値の
特性に基づくことを特徴とする。

【００１６】ここで、変調配線に流れる電流値を示す値
を出力するメモリは、変調配線に流れる電流値を記憶し
たものに限らず、変調配線に流れる電流値を間接的に示
す値や変調配線に流れる電流値から求まる値、例えば、
電圧降下量や放出電流量を記憶し、またそれらを出力す
るものであってもよい。

【００１７】前記電流値の特性は、前記複数の変調配線
をそれぞれが複数の前記変調配線を含むブロックに分
け、各ブロックに属する変調配線に接続される複数の前
記表示素子を集合し、各ブロックの点灯状態に応じたも
のであることが好適である。

【００１８】前記メモリは、各ブロックの点灯数を入力
とし、ブロックごとに電流値を出力することが好適であ
る。

【００１９】前記メモリは、各ブロックの点灯数の有効
ビット数をあらかじめ制限し、制限された有効ビット数
の各ブロックの点灯数を入力し、ブロックごとに電流値
を出力することが好適である。

【００２０】前記電流値の特性は、前記複数の変調配線
をそれぞれが複数の前記変調配線を含む複数のブロック
に分け、各ブロックに属する変調配線に接続される複数
の前記表示素子を集合し、一つの走査配線に接続される
総点灯数に応じたものであることが好適である。

【００２１】前記メモリは、総点灯数を入力とし、ブロ
ックごとに電流値を出力することが好適である。

【００２２】前記メモリは、総点灯数を入力とし、ブロ
ックごとに全ての前記ブロックが均等に点灯したときの
総点灯数に基づき電流値を出力することが好適である。

【００２３】前記メモリは、総点灯数の有効桁数をあら
かじめ制限し、制限された総点灯数を入力し、ブロック
ごとに電流値を出力することが好適である。

【００２４】前記補正データは、前記走査配線における
電圧降下による表示不良を補正するデータであることが
好適である。

【００２５】前記補正データの値によって前記変調信号
のパルス幅が補正されるものであることが好適である。

【００２６】前記変調信号は、前記画像信号に応じて変
化するパルス幅を有することが好適である。

【００２７】本願に係る画像表示方法の発明の一つは以
下のように構成される。

【００２８】複数の走査配線と、該走査配線と非平行な
複数の変調配線と、前記複数の走査配線及び前記複数の
変調配線の各交点に対応して設けられ対応する前記走査
配線及び対応する前記変調配線とそれぞれ接続される複
数の表示素子とを備え、前記走査配線に順次選択信号を
与え、かつ、前記変調配線のそれぞれに入力される画像
信号に応じた変調信号を与えることによって画像を表示
する画像表示方法であって、前記変調配線に流れる電流
を算出して該算出値に基づいて補正データを発生するス
テップと、該補正データと入力される画像信号とに基づ
いて前記変調信号を発生するステップとを含み、前記補
正データを発生するステップは、前記変調配線に流れる
電流を一つの走査配線に接続される複数の前記表示素子
の点灯状態に応じて近似計算により算出するステップを
含むことを特徴とする。

【００２９】前記近似計算により算出するステップは、
前記複数の変調配線をそれぞれが複数の前記変調配線を
含む複数のブロックに分け、各ブロックに属する変調配
線に接続される複数の前記表示素子を集合し、各ブロッ
クの点灯状態に応じてブロックごとに行うステップであ
ることが好適である。

【００３０】前記近似計算により算出するステップは、
各ブロックの点灯数を入力とし、ブロックごとに電流値
を出力する近似関数を用い計算するステップであること
が好適である。

【００３１】前記近似計算により算出するステップは、
各ブロックの点灯数の有効桁数をあらかじめ制限し、制
限された有効桁数の各ブロックの点灯数から、ブロック
ごとに電流値を計算するステップであることが好適であ
る。前記近似計算により算出するステップは、前記複数
の変調配線をそれぞれが複数の前記変調配線を含む複数
のブロックに分け、各ブロックに属する変調配線に接続
される複数の前記表示素子を集合し、一つの走査配線に
接続される総点灯数に基づきブロックごとに行うステッ
プであることが好適である。

【００３２】前記近似計算により算出するステップは、
総点灯数を入力とし、ブロックごとに電流値を出力する
近似関数を用い計算するステップであることが好適であ
る。前記近似計算により算出するステップは、総点灯数
を入力とし、ブロックごとに全ての前記ブロックが均等
に点灯したときの総点灯数に基づき電流値を出力する近
似関数を用い計算するステップであることが好適であ
る。

【００３３】前記近似計算により算出するステップは、
総点灯数の有効桁数をあらかじめ制限し、制限された総
点灯数から、ブロックごとに電流値を計算することが好
適である。

【００３４】また、本願に係る画像表示方法の他の発明
の一つは以下のように構成される。

【００３５】複数の走査配線と、該走査配線と非平行な
複数の変調配線と、前記複数の走査配線及び前記複数の
変調配線の各交点に対応して設けられ対応する前記走査
配線及び対応する前記変調配線とそれぞれ接続される複
数の表示素子とを備え、前記走査配線に順次選択信号を
与え、かつ、前記変調配線のそれぞれに入力される画像
信号に応じた変調信号を与えることによって画像を表示
する画像表示方法であって、前記変調配線に流れる電流
値を示す値を出力するステップと、該電流値を示す値の
出力と前記画像信号とに基づいて補正データを発生する
ステップと、該補正データと入力される画像信号とに基
づいて前記変調信号を発生するステップと、を含み、前
記電流値を示す値は、一つの走査配線に接続される複数
の前記表示素子の点灯状態に応じた電流特性に基づいて
算出されることを特徴とする。

【００３６】これにより、走査配線上の電圧降下による
表示画像の劣化を改善することができる。

【００３７】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００３８】本願発明が適用できる構成において採用で
きる表示素子としては冷陰極素子やＥＬ素子などが挙げ
られる。以下では表示素子として冷陰極素子、特には表
面伝導型放出素子を用いた構成を例にあげて説明する。

【００３９】（第１の実施形態）以下では本願の発明を
適用した実施の形態を示すとともに、具体的な実施例を
同時に説明する。

【００４０】冷陰極素子を単純マトリクスに配置した表
示装置においては、走査配線に流れ込む電流と、走査配
線の配線抵抗により電圧降下が発生し、表示画像が劣化
するという現象に鑑み、このような走査配線における電
圧降下が表示画像に与える影響を補正する処理回路を備
えた画像表示装置に関し、特に、それを比較的小さな回
路規模で実現するものである。

【００４１】本発明の補正回路は、入力画像データに応
じて電圧降下のために生じる表示画像の劣化を計算し、
それを補正する補正データを求め、画像データに補正を
施すものである。

【００４２】このような補正回路を内蔵した画像表示装
置として、発明者らは以下に示すような方式の画像表示
装置について鋭意検討を行ってきた。

【００４３】以下、本発明について説明するに際して、
本発明の実施形態に係る画像表示装置の表示パネルの概
観、表示パネルの電気的接続、表面伝導型放出素子の特
性、表示パネルの駆動方法、及び、このような表示パネ
ルによって画像を表示する際の走査配線の電気抵抗に起
因する駆動電圧の低下の機構について順に説明する。そ
して、その後に本発明の特徴である電圧降下の影響に対
する補正時の収束演算方法について説明する。

【００４４】（画像表示装置の概観）図１は、本実施形
態に係る画像表示装置に用いた表示パネルの斜視図であ
り、内部構造を示すためにパネルの一部を切り欠いて示
している。図１において、１００５はリアプレート、１
００６は側壁、１００７はフェースプレートであり、１
００５〜１００７により表示パネルの内部を真空に維持
するための気密容器を形成している。

【００４５】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。行配線（走査配線）１００
３、列配線（変調配線）１００４及び冷陰極素子１００
２は図２のように接続されている。

【００４６】このような結線構造を単純マトリクスと呼
んでいる。

【００４７】またフェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態に係
る画像表示装置はカラー表示装置であるため、蛍光膜１
００８の部分にはＣＲＴの分野で用いられる赤、緑、
青、の３原色の蛍光体が塗り分けられている。蛍光体
は、リアプレート１００５の各画素（絵素）に対応して
マトリクス状に形成された、冷陰極素子からの放出電子
（放出電流）の照射される位置に対して、画素を形成す
るように構成されている。

【００４８】蛍光膜１００８の下面にはメタルバック１
００９が形成されている。

【００４９】Ｈｖは高圧端子でありメタルバック１００
９に電気的に接続されている。Ｈｖ端子に高電圧を印加
することによりリアプレート１００５とフェースプレー
ト１００７の間に高電圧が印加される。

【００５０】本実施形態では以上のような表示パネルの
中に冷陰極素子として表面伝導型放出素子を作製した。

【００５１】（表面伝導型放出素子の特性）表面伝導型
放出素子は、図３のような（放出電流Ｉｅ）対（素子印
加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印
加電圧Ｖｆ）特性を有する。なお、放出電流Ｉｅは素子
電流Ｉｆに比べて著しく小さく、同一尺度で図示するの
が困難であるため、２本のグラフは各々異なる尺度で図
示した。

【００５２】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の電圧を素子に印加すると急激に放出電流
Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧で
は放出電流Ｉｅはほとんど検出されない。

【００５３】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【００５４】また第二に、放出電流Ｉｅは素子に印加す
る電圧Ｖｆに依存して変化するため、電圧Ｖｆを可変す
ることにより、放出電流Ｉｅの大きさを制御できる。

【００５５】また第三に、冷陰極素子は高速な応答性を
有しているため、電圧Ｖｆの印加時間により放出電流Ｉ
ｅの放出時間を制御できる。

【００５６】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることを発明者らは
見出している。

【００５７】例えば、図１に示した表示パネルを用いた
画像表示装置において、第一の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。すな
わち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えることにより、表示画面を順次走査して
表示を行うことが可能である。

【００５８】また、第二の特性を利用することにより、
素子に印加する電圧Ｖｆにより、蛍光体の発光輝度を制
御することができ、画像表示を行うことが可能である。

【００５９】また、第三の特性を利用することにより、
素子に電圧Ｖｆを印加する時間により、蛍光体の発光時
間を制御することができ、画像の表示を行うことができ
る。

【００６０】本発明の画像表示装置では表示パネルの電
子ビームの量を上記第三の特性を用いて変調を行った。

【００６１】（表示パネルの駆動方法）図４を用いて本
発明の表示パネルの駆動方法を具体的に説明する。

【００６２】図４は本発明の表示パネルを駆動した際に
走査配線及び変調配線の電圧供給端子に印加した電位の
一例である。

【００６３】いま、水平走査期間Ｉはｉ行目のピクセル
を発光させる期間とする。ｉ行目のピクセルを発光させ
るためには、ｉ行目の走査配線を選択状態とし、その電
圧供給端子Ｄｘｉに選択電位Ｖｓを印加する。また、そ
れ以外の走査配線の電圧供給端子Ｄｘｋ（ｋ＝１，
２，．．．Ｎ、但しｋ≠ｉ）は非選択状態とし、非選択
電位Ｖｎｓを印加する。

【００６４】本例では、基準電位をグランド電位（ＧＮ
Ｄ）とし、選択電位を基準電位よりも低い電位とし、且
つ選択電位Ｖｓと基準電位との電位差を図３に記載の電
圧ＶＳＥＬの半分とした。よって、Ｖｓは−０．５ＶＳ
ＥＬである。また非選択電位ＶｎｓはＧＮＤとした。

【００６５】また変調配線の電位供給端子には、電圧振
幅｜Ｖｐｗｍ｜のパルス幅変調信号を供給した。ここで
変調配線に印加する電圧振幅とはオフ時の変調配線電位
と変調電位Ｖｐｗｍとの電位差である。ここではオフ時
の変調配線電位は前記基準電位と等しくしているため電
圧振幅は｜Ｖｐｗｍ｜である。ｊ番目の変調配線に供給
するパルス幅変調信号のパルス幅は、表示する画像の第
ｉ行第ｊ列のピクセルの画像データの大きさに応じて決
定し、すべての変調配線に各々のピクセルの画像データ
の大きさに応じたパルス幅変調信号を供給した。

【００６６】本実施形態では、電位Ｖｐｗｍの値は＋
０．５ＶＳＥＬに設定した。

【００６７】表面伝導型放出素子は、図３に示したよう
に素子の両端に電圧ＶＳＥＬが印加されると電子を放出
させるが、印加電圧がＶｔｈよりも小さい電圧ではまっ
たく電子を放出しない。

【００６８】なおＶＳＥＬは電圧Ｖｔｈが図３に示すよ
うに、０．５ＶＳＥＬよりも大きくなる値を持つ。

【００６９】このため、非選択電位Ｖｎｓが印加されて
いる走査配線に接続された表面伝導型放出素子からは電
子は放出されない。

【００７０】また同じように、パルス幅変調手段の出力
がグランド電位である期間（以降、出力が”Ｌ”の期間
と呼ぶ）は、選択された走査配線上の表面伝導型放出素
子の両端に印加される電圧は｜Ｖｓ｜であるため、電子
は放出されない。

【００７１】選択電位Ｖｓが印加された走査配線上の表
面伝導型放出素子からは、パルス幅変調手段の出力がＶ
ｐｗｍである期間（以降、出力が”Ｈ”の期間と呼ぶ）
に応じて電子が放出される。電子が放出されれば放出さ
れた電子ビームの量に応じて前述の蛍光体が発光するた
め、放出された時間に応じた輝度を発光させることがで
きる。

【００７２】本実施形態の画像表示装置は、このような
線順次、パルス幅変調方式によって画像を表示してい
る。

【００７３】（走査配線での電圧降下について）ここで
の課題は、表示パネルの走査配線における電圧降下によ
って、走査配線上の電位が上昇する（変調手段がＨであ
る時の変調手段の出力電位に近づく）ことにより、表面
伝導型放出素子に印加される電圧が減少するため、表面
伝導型放出素子からの放出電流が低減してしまうことに
ある。

【００７４】表面伝導型放出素子の設計仕様や製法によ
っても異なるが、表面伝導型放出素子の１素子分の素子
電流は電圧ＶＳＥＬを印加した場合に数１００μＡ程度
である。

【００７５】このため、ある水平走査期間において選択
された走査線上の１ピクセルのみを発光させ、それ以外
のピクセルは発光させない場合には、変調配線から選択
行の走査配線に流入する素子電流は１ピクセル分の電流
（すなわち上述の数１００μＡ）だけであるため、電圧
降下はほとんど生じることはなく、発光輝度が低下する
ことはない。

【００７６】しかし、ある水平走査期間において、選択
された行の全ピクセルを発光させる場合には、全変調配
線から選択状態としている走査配線に対し、全ピクセル
分の電流が流入するため、電流の総和は数１００ｍＡ〜
数Ａとなり、走査配線の配線抵抗によって走査配線上に
電圧降下が発生していた。

【００７７】走査配線上に電圧降下が発生すれば、表面
伝導型放出素子の両端に印加される電圧が低下する。こ
のため表面伝導型放出素子から発光される放出電流が低
下してしまい、結果として発光輝度が低下していた。

【００７８】具体的に、表示画像として、図５（ａ）に
示したような黒の背景に白い十字状のパターンを表示し
た場合を考えてみる。

【００７９】すると同図の行Ｌを駆動する際には、点灯
しているピクセルの数が少ないため、その行の走査配線
上にはほとんど電圧降下が生じない。その結果各ピクセ
ルの表面伝導型放出素子からは所望の量の放出電流が放
出され、所望の輝度で発光させることができる。

【００８０】一方、同図の行Ｌ’を駆動する際には、同
時にすべてのピクセルが点灯するため、走査配線上に電
圧降下が発生し、各ピクセルの表面伝導型放出素子から
の放出電流が減少する。その結果、行Ｌ’のラインでは
輝度が低下することとなる。

【００８１】このように、１水平ラインごとの画像デー
タの違いにより、電圧降下によって受ける影響が変化す
るため、図５（ａ）のような十字パターンを表示する際
には同図（ｂ）のような画像が表示されてしまってい
た。

【００８２】なお、この現象は十字パターンに限るもの
ではなく、たとえばウインドウパターンや、自然画像を
表示した際にも発生するものである。

【００８３】また、さらに複雑なことに、電圧降下の大
きさはパルス幅変調によって変調を行うことにより１水
平走査期間の中でも変化する性質を持っている。

【００８４】パルス幅変調信号が、図４に示したように
立ち上がりが同期したパルス幅変調信号である場合に
は、入力画像データにもよるが一般的には、１水平走査
期間の初めほど点灯しているピクセルの数が多く、その
後輝度の低い箇所から順に消灯していくため、点灯する
ピクセルの数は一水平走査期間の中では、時間を追って
減少する。

【００８５】したがって走査配線上に発生する電圧降下
の大きさも、１水平走査期間の初めほど大きく次第に減
少していく傾向がある。

【００８６】パルス幅変調信号は変調の１階調に相当す
る時間ごとに出力が変化するため、電圧降下の時間的な
変化もパルス幅変調信号の１階調に相当する時間毎に変
化する。

【００８７】以上、走査配線における電圧降下について
説明した。

【００８８】（電圧降下の計算方法）発明者らは、電圧
降下の影響を低減するための補正量を求めるには、まず
その第一段階として、電圧降下の大きさとその時間変化
をリアルタイムに予測するハードウエアを開発すること
が必要と考えた。

【００８９】しかし、本発明のような画像表示装置の表
示パネルとしては、数千本もの変調配線を備えることが
一般的であり、変調配線のすべてと走査配線との交点の
電圧降下を計算することは非常に困難であるため、本実
施形態ではそれを行っていない。

【００９０】ここで、発明者らが電圧降下の検討を行っ
た結果、以下のような特徴があることを見出した。

【００９１】ｉ）一水平走査期間のある時点において
は、走査配線上に発生する電圧降下は走査配線上で空間
的に連続的な量であり非常に滑らかなカーブである。

【００９２】ｉｉ）電圧降下の大きさは表示画像によっ
ても異なるが、パルス幅変調の１階調に相当するパルス
幅毎に変化するが、概略的には、パルスの立ち上がり部
分ほど大きく、時間的には次第に小さくなるか、もしく
はその大きさを維持するかのどちらかである。すなわ
ち、図４のような駆動方法では１水平走査期間の中で電
圧降下の大きさが増加することはない。

【００９３】そこで発明者らは、上述したような特徴を
鑑みて、以下のような近似モデルにより簡略化して計算
を行うことによって、計算量を低減できないか検討を行
った。

【００９４】まず、ｉ）の特徴から、ある時点の電圧降
下の大きさを計算するのに際して、数千本もの変調配線
を数本〜数十本の変調配線に集中化した縮退モデルによ
って近似的に簡略化して計算することができないか検討
を行った（これについては以下の縮退モデルによる電圧
降下の計算で詳細に説明する。）。

【００９５】また、ｉｉ）に挙げた特徴から、１水平走
査期間のなかに複数の時刻を設け、各時刻に対し電圧降
下を計算することで電圧降下の時間変化を概略的に予測
することとした。

【００９６】具体的には以下で説明する縮退モデルによ
る電圧降下の計算を複数の時刻に対して計算することに
よって、電圧降下の時間変化を概略的に予測した。

【００９７】（縮退モデルによる電圧降下の計算）図６
（ａ）は、本発明の縮退を行う際のブロック及びノード
を説明するための図である。

【００９８】同図では図を簡略化するため、選択された
走査配線と各変調配線およびその交差部に接続される表
面伝導型放出素子のみを記載した。

【００９９】いま、一水平走査期間の中のある時刻であ
って、選択された走査配線上の各ピクセルの点灯状態
（すなわち変調手段の出力が"Ｈ"であるか、"Ｌ"である
か）がわかっているものとする。

【０１００】この点灯状態において、各変調配線から選
択された走査配線へ流れ込む素子電流をＩｆｉ（ｉ＝
１，２，．．．Ｎ，ｉは列番号）と定義する。

【０１０１】また、同図に示すように、ｎ本の変調配線
と選択された走査配線のそれと交差する部分及び、その
交点に配置される表面伝導型放出素子を１つのグループ
としてブロックを定義する。本例では、ブロック分けを
行うことで４つのブロックに分割された。

【０１０２】また、各々のブロックの境界位置において
ノードという位置を設定した。ノードとは、縮退モデル
において電圧降下量を離散的に計算するための位置であ
る。

【０１０３】本例ではブロックの境界位置に、ノード０
〜ノード４の５つのノードを設定した。

【０１０４】図６（ｂ）は縮退モデルを説明するための
図である。

【０１０５】縮退モデルでは同図（ａ）の１ブロックに
含まれるｎ本の変調配線を１本に縮退化し、それが走査
配線のブロックの中央に位置するように接続した。

【０１０６】また、集中化された各々のブロックの変調
配線には電流源が接続されており、各電流源から各々の
ブロック内の電流の総和ＩＦ０〜ＩＦ３が流れ込むもの
とした。

【０１０７】すなわち、ＩＦｊ（ｊ＝０，１，…３）
は、

【数１】として表される電流である。

【０１０８】また、走査配線の両端の電位が同図（ａ）
の例ではＶｓであるのに対し、同図（ｂ）ではＧＮＤ電
位としているのは、電圧降下とは２点間の電位差のこと
であり、縮退モデルでは、変調配線から選択した走査配
線に流れ込む電流を上記電流源によりモデリングしたこ
とにより、走査配線上の各部の電圧降下量は、その給電
部を基準電位として各部の電位を算出することにより計
算できるためである。

【０１０９】また、表面伝導型放出素子を省略している
のは、選択された走査配線から見た場合に、列配線から
同等の電流が流れ込めば、表面伝導型放出素子の有無に
よらず、発生する電圧降下自体はかわらないためであ
る。したがって、ここでは、各ブロックの電流源から流
れ込む電流値を各ブロック内の素子電流の総和の電流値
（式１）に設定することで表面伝導型放出素子を省略し
た。

【０１１０】また、各ブロックの走査配線の配線抵抗は
一区間の走査配線の配線抵抗ｒのｎ倍とした（ここで一
区間とは走査配線のある列配線との交差部とその隣の列
配線との交差部の間のことを指している。また本例で
は、一区間の走査配線の配線抵抗は均一であるものとし
た。）。

【０１１１】このような縮退モデルにおいて、走査配線
上の各ノードにおいて発生する電圧降下量ＤＶ０〜ＤＶ
４は以下のような積和形式の式により、簡単に計算する
ことができる。

【０１１２】

【数２】すなわち、

【数３】である。

【０１１３】ただし、ａｉｊは縮退モデルにおいてｊ番
目のブロックだけに単位電流を注入したときに、ｉ番目
のノードに発生する電位から給電部電位（ここではＧＮ
Ｄ）を引いた電位差である（以下、これをａｉｊの定義
とする。）。

【０１１４】上記のａｉｊはキルヒホフの法則により以
下のように簡単に導出できる。

【０１１５】すなわち、図６（ｂ）において、ブロック
ｉの電流源からみた走査配線の左側の供給端子までの配
線抵抗をｒｌｉ（ｉ＝０，１，２，３），右側の供給端
子までの配線抵抗をｒｒｉ（ｉ＝０，１，２，３），ブ
ロック０と左の供給端子との間の配線抵抗及びブロック
４と右の供給端子との間の配線抵抗をいずれもｒｔと定
義すれば、

【数４】さらに、

【数５】とおく。

【０１１６】すると、ａｉｊは、

【数６】のように簡単に導出できる。

【０１１７】（式２）はブロック数が４でない場合にお
いても、ａｉｊの定義を顧みれば、キルヒホフの法則に
よって簡単に算出することができる。また本例のように
走査配線の両側に給電端子を備えず片側のみに備える場
合においても、ａｉｊの定義に従って計算することによ
り簡単に算出できる。

【０１１８】なお、（式３）によって定義されるパラメ
ータａｉｊは計算を行うたびに計算し直す必要はなく、
一度計算してテーブルとして記憶しておけばよい。

【０１１９】以上の計算においては、変調配線に流れる
電流としては所定の値を用いた。その条件でも補正デー
タを得ることができるが、実際には電圧降下の影響があ
るため所定の電流が流れるとは限らない。

【０１２０】本願発明は、変調配線に流れる電流を求め
るために、予め全てのブロックが均等に点灯していると
きの総点灯数対電流値特性を、実測やＳＰＩＣＥなどの
回路シミュレータや回路方程式を立て収束計算を行い求
め、それらの値をブロックごとにテーブル(メモリ)に格
納しておくことで、点灯状態に応じた電流値を近似的に
得るものである。

【０１２１】図７は、全てのブロックが均等に点灯した
ときの総点灯数対電流値特性を回路方程式を立て収束計
算により求め、ブロック０に属する表面伝導型放出素子
に流れる電流を示したものである。

【０１２２】図７は、変調配線１２０本、ｒ＝０．０４
２Ω、ｒｔ＝２Ωとして計算し、電圧降下が起きなかっ
たときに流れる電流値で規格化したものである。

【０１２３】この結果をブロックごとにメモリに格納す
ることで、電圧降下の影響を考慮した電流値を総点灯数
を入力情報として近似的に得ることができた。

【０１２４】本例では変調配線の本数（すなわち総点灯
数）が少なく、７ビット幅のアドレス線を持つメモリで
実現できた。しかし、変調配線の本数（すなわち総点灯
数）が多い場合（例えば１２８０×３は１２ビット幅の
アドレス線が必要）、総点灯数の上位８ビットをメモリ
のアドレス線に接続し、総点灯数の有効桁数を制限して
電流値を求めることも可能である。

【０１２５】一方、図８は、ブロックがさまざまな点灯
パターンを示すときの総点灯数対電流値特性を回路方程
式を立て収束計算により求め、ブロック０に属する表面
伝導型放出素子に流れる電流を示したものである。

【０１２６】図８に示される結果をブロックごとに全て
メモリに格納しても、電圧降下の影響を考慮した電流値
を得ることができる。この場合、図７の結果に含まれて
いた誤差（多いところで２％程度）を回避することがで
きるが、入力情報として点灯パターンの組み合わせが必
要となるので、メモリのアドレスは（（変調配線数／ブ
ロック数）＾ブロック数）×ブロック数（本例において
（（１２０／４）＾４）×４＝３２４００００）必要で
ある。

【０１２７】すなわち、メモリのアドレス線は２２ビッ
ト幅が必要になる。そのためテーブルメモリのアドレス
線の本数が(言い換えればメモリ容量が)大きくなりすぎ
ることがある。

【０１２８】例えば、各ブロックの点灯数の上位ビット
とをメモリのアドレス線として入力し、点灯数の有効桁
数を制限してブロックごとの電流値をテーブルメモリに
より求める構成とし、ハードウエアの削減を行えること
を確認している。

【０１２９】以上のように、電圧降下に対応した好適な
電流値を求めることができ、電圧降下に起因する輝度低
下のための補正を特に好適に行うことができた。

【０１３０】図６（ｃ）は、ある点灯状態において、上
記の方法により各ノードの電圧降下量ＤＶ０〜ＤＶ４を
計算した結果の一例である。

【０１３１】電圧降下は非常に滑らかなカーブとなるた
め、ノードとノードの間の電圧降下は近似的には図の点
線に示したような値をとると想定される。

【０１３２】このように、本縮退モデルを用いれば、任
意の画像データに対し所望の時点でのノードごとの電圧
降下を計算することが可能である。

【０１３３】以上、ある点灯状態における電圧降下量
を、縮退モデルを用いて簡単に計算した。

【０１３４】選択された走査配線上に発生する電圧降下
は、一水平走査期間内で時間的に変化するが、これにつ
いては前述したように一水平走査期間中のいくつかの時
刻に対して、その時の点灯状態を求め、その点灯状態に
対し縮退モデルを用いて電圧降下を計算することにより
予測した。

【０１３５】なお、一水平走査期間のある時点での各ブ
ロック内の点灯数は各ブロックの画像データを参照すれ
ば簡単に求めることができる。

【０１３６】いま、１つの例としてパルス幅変調回路へ
の入力データのビット数が８ビットであるものとし、パ
ルス幅変調回路は、入力データの大きさに対してリニア
なパルス幅を出力するものとする。

【０１３７】すなわち、入力データが０のときは、出力
は”Ｌ”となり、入力データが２５５のとき一水平走査
期間の間は”Ｈ”を出力し、入力データが１２８のとき
には一水平走査期間のうち初めの半分の期間は”Ｈ”を
出力し、後の半分の期間は”Ｌ”を出力するものとす
る。

【０１３８】このような場合、パルスの立ち上がった時
刻の点灯数は、パルス幅変調回路への入力データが０よ
りも大きいものの数をカウントすれば簡単に検出でき
る。

【０１３９】同様に、一水平走査期間の中央の時刻の点
灯数は、パルス幅変調回路への入力データが１２８より
も大きいものの数をカウントすれば簡単に検出できる。

【０１４０】このように画像データをある閾値に対して
コンパレートし、コンパレータの出力が真である数をカ
ウントすれば、任意の時間における点灯数が簡単に計算
することができる。

【０１４１】ここで、以降の説明を簡単化するため、タ
イムスロットという時間量を定義する。

【０１４２】すなわち、タイムスロットとは、一水平走
査期間のなかのパルス幅変調信号の立ち上がりからの時
間を表しており、タイムスロット＝０とは、パルス幅変
調信号の立ち上がり直後の時刻を表すものと定義する。

【０１４３】タイムスロット＝６４とは、パルス幅変調
信号の立ち上がりから、６４階調分の時間が経過した時
刻を表すものと定義する。

【０１４４】同様にタイムスロット＝１２８とは、パル
ス幅変調信号の立ち上がりから、１２８階調分の時間が
経過した時刻を表すものと定義する。

【０１４５】（電圧降下量から補正データの計算）上述
したように、縮退モデルを用いて繰り返し計算を行うこ
とで一水平走査期間中の電圧降下の時間変化を近似的か
つ離散的に計算することができた。

【０１４６】図９は、ある画像データに対して、電圧降
下を繰り返し計算し、走査配線での電圧降下の時間変化
を計算した例である（ここに示されている電圧降下及び
その時間変化は、ある画像データに対する一例であっ
て、別の画像データに対する電圧降下は、また別の変化
をすることは当然である。）。

【０１４７】同図ではタイムスロット＝０，６４，１２
８，１９２の４つの時点に対して、各々縮退モデルを適
用して計算を行い、それぞれの時刻の電圧降下を離散的
に計算した。

【０１４８】図９では各ノードにおける電圧降下量を点
線で結んでいるが、点線は図を見やすくするために記載
したものであって、本縮退モデルにより計算された電圧
降下は□、○、●、△で示した各ノードの位置において
離散的に計算した。

【０１４９】発明者らは、電圧降下の大きさとその時間
変化を計算可能となった次の段階として、電圧降下量か
ら画像データを補正する補正データを算出する方法につ
いて検討を行った。

【０１５０】図１０は、図９に示した電圧降下が選択し
た走査配線上に発生した際に、点灯状態にある表面伝導
型放出素子から放出される放出電流を見積もったグラフ
である。

【０１５１】縦軸は電圧降下がないときに放出される放
出電流の大きさを１００％としたときの、放出電流の量
を百分率で表しており、横軸は水平位置を表している。

【０１５２】図１０に示すように、ノード２において、タイムスロット＝０の時の放出電流をＩｅ０、タイムスロット＝６４の時の放出電流をＩｅ１、タイムスロット＝１２８の時の放出電流をＩｅ２、タイムスロットが１９２の時の放出電流をＩｅ３、とする。

【０１５３】図１０は、電圧降下量と図３の”駆動電圧
対放出電流”のグラフから計算した。具体的には電圧Ｖ
ＳＥＬから電圧降下量を引いた電圧が印加された際の放
出電流の値を機械的にプロットしたものである。

【０１５４】したがって、同図はあくまで点灯状態にあ
る表面伝導型放出素子から放出される電流を意味してお
り、消灯状態にある表面伝導型放出素子が電流を放出す
ることはない。

【０１５５】以下に、電圧降下量から画像データを補正
する補正データを算出する方法について説明する。

【０１５６】（離散的補正データの算出方法）図１１
（ａ），（ｂ），（ｃ）は図１０の放出電流の時間変化
から、電圧降下量の補正データを計算する方法を説明す
るための図である。同図は大きさが６４の画像データに
対する補正データを算出した例である。

【０１５７】いま、電圧降下の影響がない場合の放出電
流をＩＥ、パルス幅変調の１階調に相当する時間をΔｔ
とするならば、画像データが６４のときの、放出電流パ
ルスによる放出電荷量Ｑ０は放出電流パルスの振幅ＩＥ
にパルス幅（６４×Δｔ）をかけて、

【数７】として表すことができる。

【０１５８】しかし、実際には、走査配線上の電圧降下
によって放出電流が低下する現象が発生する。

【０１５９】電圧降下の影響を考慮した放出電流パルス
による放出電荷量は、近似的には次のように計算でき
る。すなわち、ノード２のタイムスロット＝０、６４の
放出電流をそれぞれＩｅ０、Ｉｅ１とし、０〜６４の間
の放出電流はＩｅ０とＩｅ１の間を直線的に変化するも
のと近似すれば、この間の放出電荷量Ｑ１は図１１
（ｂ）の台形の面積、すなわち、

【数８】として計算できる。

【０１６０】次に、図１１（ｃ）に示すように、電圧降
下による放出電流の低下分を補正するために、パルス幅
をＤＣ１だけ伸ばしたとき、電圧降下の影響を除去でき
たとする。

【０１６１】また、電圧降下の補正を行い、パルス幅を
伸ばした場合には、各タイムスロットにおける放出電流
量は変化すると考えられるが、ここでは簡単化のため、
図１１（ｃ）のように、タイムスロット＝０では、放出
電流がＩｅ０、タイムスロット＝（６４＋ＤＣ１）にお
いては放出電流がＩｅ１になるものとする。

【０１６２】また、タイムスロット０とタイムスロット
（６４＋ＤＣ１）の間の放出電流は、２点の放出電流を
直線で結んだ線上の値をとるものと近似する。

【０１６３】すると、補正後の放出電流パルスによる放
出電荷量Ｑ２は、

【数９】として計算できる。

【０１６４】これが前述のＱ０と等しいとすれば、

【数１０】となる。

【０１６５】これをＤＣ１について解けば、

【数１1】となる。

【０１６６】このようにして、画像データが６４の場合
の補正データを算出した。

【０１６７】すなわち、ノード２の位置の大きさが６４
の画像データに対しては（式７）に記載のように、ＣＤ
ａｔａ＝ＤＣ１を補正量として加算すればよい。

【０１６８】図１２は計算された電圧降下量から、大き
さが１２８の画像データに対する補正データを算出した
例である。

【０１６９】いま、画像データが１２８のときに期待さ
れる放出電流パルスによる放出電荷量Ｑ３は、

【数１２】である。

【０１７０】一方、電圧降下の影響を受けた、実際の放
出電流パルスによる投入電荷量は、近似的には次のよう
に計算することができる。

【０１７１】すなわち、ノード２のタイムスロット＝
０、６４、１２８の放出電流量をそれぞれＩｅ０，Ｉｅ
１，Ｉｅ２とする。また、０〜６４の間の放出電流はＩ
ｅ０とＩｅ１の間を直線的に変化し、６４〜１２８の間
はＩｅ１とＩｅ２の間を直線で結んだ線上を変化するも
のと近似すれば、０〜１２８までのタイムスロットの間
の放出電荷量Ｑ４は図１２（ｂ）の２つの台形の面積の
和、すなわち、

【数１３】として計算できる。

【０１７２】一方、電圧降下の補正量を以下のように計
算した。

【０１７３】タイムスロット０〜６４に相当する期間を
期間１、６４〜１２８に相当する期間を期間２と定義す
る。

【０１７４】補正を施した際に、期間１の部分がＤＣ１
だけ伸びて期間１’に伸長され、期間２の部分がＤＣ２
だけ伸びて、期間２’に伸長されるものと考える。

【０１７５】この際におのおのの期間は補正を施される
ことにより、放出電荷量が前述のＱ０と同じになるもの
とする。

【０１７６】また、各期間の初めと終わりの放出電流
は、補正を行うことで変化することは言うまでもない
が、ここでは計算を簡単化するため、変化しないものと
仮定した。

【０１７７】すなわち、期間１’の初めの放出電流はＩ
ｅ０，期間１’の終わりの放出電流はＩｅ１，期間２’
の初めの放出電流はＩｅ１、期間２’の終わりの放出電
流は、Ｉｅ２であるものとする。

【０１７８】すると、ＤＣ１は式と同様にして計算する
ことができる。

【０１７９】また、ＤＣ２は、同様な考え方により、

【数１４】として計算することができる。

【０１８０】結果としてノード２の位置の大きさが１２
８の画像データに対しては、

【数１５】を補正量として加算すればよい。

【０１８１】図１３は、計算された電圧降下量から、大
きさが１９２の画像データに対する補正データを算出し
た例である。

【０１８２】いま、画像データが１９２のときに期待さ
れる放出電流パルスによる放出電荷量Ｑ５は、

【数１６】である。

【０１８３】一方、電圧降下の影響を受けた、実際の放
出電流パルスによる放出電荷量は、近似的には次のよう
に計算することができる。

【０１８４】すなわち、ノード２のタイムスロット＝０
の時の放出電流をＩｅ０、タイムスロット＝６４のとき
の放出電流をＩｅ１、タイムスロット＝１２８の時の放
出電流をＩｅ２、タイムスロット＝１９２の時の放出電
流をＩｅ３とし、０〜６４の間の放出電流はＩｅ０とＩ
ｅ１の間を直線的に変化し、６４〜１２８の間はＩｅ１
とＩｅ２の間を直線で結んだ線上を変化し、１２８〜１
９２の間はＩｅ２とＩｅ３の間を直線で結んだ線上を変
化するものと近似すれば、０〜１９２までのタイムスロ
ットの間の投入電荷量Ｑ６は図１３（ｂ）の３つの台形
の面積、すなわち、

【数１７】として計算できる。

【０１８５】一方、電圧降下の補正量を以下のように計
算した。

【０１８６】タイムスロット０〜６４に相当する期間を
期間１、６４〜１２８に相当する期間を期間２、１２８
〜１９２に相当する期間を期間３と定義する。

【０１８７】先ほどと同様に、補正を施した後には、期
間１の部分がＤＣ１だけ伸びて期間１’に伸長され、期
間２の部分がＤＣ２だけ伸びて、期間２’に伸長され、
期間３の部分がＤＣ３だけ伸びて期間３’に伸張される
ものと考える。

【０１８８】この際、おのおのの期間は補正を施される
ことにより、放出電荷量が前述のＱ０と同じになるもの
とする。

【０１８９】また、各期間の初めと終わりの放出電流
は、補正の前後で変わらないものと仮定した。

【０１９０】すなわち、期間１’の初めの放出電流は、
Ｉｅ０，期間１’の終わりの放出電流はＩｅ１，期間
２’の初めの放出電流はＩｅ１、期間２’の終わりの放
出電流は、Ｉｅ２、期間３’の初めの放出電流はＩｅ
２、期間３’の終わりの放出電流はＩｅ３であるものと
する。

【０１９１】すると、ＤＣ１、ＤＣ２はそれぞれ式７、
式１０と同様に計算することができる。

【０１９２】また、ＤＣ３については、

【数１８】として計算することができる。

【０１９３】結果としてノード２の位置の大きさが１９
２の画像データに加算する補正データＣＤａｔａは、

【数１９】とすればよい。

【０１９４】以上のようにしてノード２の位置に対する
画像データ６４、１２８、１９２の補正データＤＣを算
出した。

【０１９５】また、パルス幅が０の時には、当然ながら
放出電流に対する電圧降下の影響はないため、補正デー
タは０とし画像データに加算する補正データＣＤａｔａ
も０とした。

【０１９６】なお、このように０、６４、１２８、１９
２というように、とびとびの画像データに対して補正デ
ータを計算しているのは、計算量を減らすことを狙った
ものである。

【０１９７】すなわち任意のすべての画像データに対し
て同様の計算を行っては、非常に計算量が大きくなり、
計算を行うためのハードウエア量が非常に大きくなって
しまう。

【０１９８】一方、あるノードの位置においては、画像
データが大きいほど、補正データも大きくなる傾向があ
る。これにより、任意の画像データに対する補正データ
を算出する際には、その画像データの近傍のすでに補正
データが算出されている点と点を直線近似により補間す
れば、計算量を大幅に減少させることができるためであ
る。なお、この補間については離散補正データ補間手段
の説明において詳しく説明する。

【０１９９】また、同様な考え方をすべてのノードの位
置において適用すれば、すべてのノードの位置におけ
る、画像データ＝０、６４、１２８、１９２の補正デー
タを算出できる。

【０２００】本例ではタイムスロットを０、６４，１２
８，１９２の４点に対して縮退モデルを適用して、各時
刻の電圧降下量を計算したことにより、補正データも画
像データが０、６４，１２８，１９２の４点に対して求
めることができた。

【０２０１】しかし、好ましくは縮退モデルにより電圧
降下を計算する時間の間隔を細かく、さらに多くとるこ
とで、電圧降下の時間変化をより精密に扱うことがで
き、近似計算の誤差を低減することができる。

【０２０２】なお、その際には同様な考え方に立って、
式４〜式１４を変形して計算を行えばよい。

【０２０３】上述の方法により、ある入力データに対
し、各々のノードの位置における、画像データ＝０，６
４，１２８，１９２に対する補正データを離散的に計算
すると、図１４（ａ）に示す結果が得られた。

【０２０４】図１４（ａ）は、上述の方法により、ある
入力データに対し、各々のノードの位置における、画像
データ＝０，６４，１２８，１９２に対する補正データ
を離散的に計算した結果の一例である。

【０２０５】なお、同図では同一の画像データに対する
離散補正データを、図を見やすくするために、点線の曲
線で結んで記載した。

【０２０６】（離散補正データの補間方法）離散的に算
出された補正データは、各ノードの位置に対する離散的
なものであって、任意の水平位置（列配線番号）におけ
る補正データを与えるものではない。またそれと同時
に、各ノード位置においていくつかの予め定められたパ
ルス幅の変調信号に対する補正データであって任意のパ
ルス幅に対する補正データをあたえるものではない。

【０２０７】そこで発明者らは、各列配線における任意
のパルス幅の変調信号に適合した補正データを離散的に
算出した補正データを補間することにより算出した。

【０２０８】図１４（ｂ）はノードｎとノードｎ＋１の
間に位置するｘという位置における、パルス幅Ｄａｔａ
に対するパルス幅変調信号の補正データを算出する方法
を示した図である。

【０２０９】なお、前提として、補正データはすでにノ
ードｎ及びノードｎ＋１の位置Ｘｎ及びＸｎ＋１におい
て離散的に計算されているものとする。

【０２１０】また、パルス幅Ｄａｔａはすでに離散的に
補正データが算出されているパルス幅のＤｋとＤｋ＋１
の間の値をとるものとする。

【０２１１】いま、ノードｎのパルス幅Ｄｋの補正デー
タをＣＤａｔａ［ｋ］［ｎ］と表記するならば、位置ｘ
におけるパルス幅Ｄｋの補正データＣＡは、ＣＤａｔａ
［ｋ］［ｎ］とＣＤａｔａ［ｋ］［ｎ＋１］の値を用い
て、直線近似により、以下のように、

【数２０】と計算できる。

【０２１２】また、位置ｘにおけるパルス幅Ｄｋ＋１の
補正データＣＢは以下のように、

【数２１】と計算できる。

【０２１３】ＣＡとＣＢの補正データを直線近似するこ
とにより、位置ｘにおける画像データＤａｔａに対する
補正データＣＤは、以下のように、

【数２２】と計算できる。

【０２１４】以上のように、離散補正データから実際の
位置やパルス幅の大きさに適合した補正データを算出す
るためには、（式１５）〜（式１７）に記載した方法に
より簡単に計算できる。

【０２１５】以上、補正データの算出方法について説明
してきた。

【０２１６】このようにして算出した補正データを画像
データに加算して画像データを補正し、補正後の画像デ
ータに応じてパルス幅変調を行えば、従来からの課題で
あった電圧降下による画質の低下を低減することがで
き、画質を向上させることができる。

【０２１７】また予てからの課題であった補正のための
ハードウエアも、これまで説明してきたような縮退化な
どの近似を導入することにより、計算量を低減化するこ
とができるため非常に小規模なハードウエアで構成する
ことができるという優れたメリットがある。

【０２１８】以上、本実施形態における画像データの補
正方法について説明を行った。

【０２１９】（システム全体と各部分の機能説明）次
に、本実施形態における補正データ算出手段を内蔵した
画像表示装置のハードウエアについて説明を行う。

【０２２０】図１５はその回路構成の概略を示すブロッ
ク図である。図において１は図１の表示パネル、Ｄｘ１
〜ＤｘＭ及びＤｘ１’〜ＤｘＭ’は表示パネルの走査配
線の電位供給端子、Ｄｙ１〜ＤｙＮは表示パネルの変調
配線の電位供給端子、Ｈｖはフェースプレートとリアプ
レートの間に加速電圧を印加するための高圧供給端子、
Ｖａは高圧電源、２は走査回路、３は同期信号分離回
路、４はタイミング発生回路、７は同期分離回路３によ
りＹＰｂＰｒ信号をＲＧＢに変換するための変換回路、
１７は逆γ処理部、５は画像データ１ライン分のシフト
レジスタ、６は画像データ１ライン分のラッチ回路、８
は表示パネルの変調配線に変調信号を出力するパルス幅
変調手段、１２は加算器、１４は補正データ算出手段で
ある。

【０２２１】また、同図においてＲ、Ｇ、ＢはＲＧＢパ
ラレルの入力映像データ、Ｒａ，Ｇａ，Ｂａは後述する
逆γ変換処理を施したＲＧＢパラレルの映像データ、Ｄ
ａｔａはデータ配列変換部によりパラレル・シリアル変
換された画像データ、ＣＤは補正データ算出手段により
算出された補正データ、Ｄｏｕｔは加算器により画像デ
ータに補正データを加算することにより、補正された画
像データである。

【０２２２】（同期分離回路、タイミング発生回路）本
実施形態の画像表示装置は、ＮＴＳＣや、ＰＡＬ、ＳＥ
ＣＡＭ、ＨＤＴＶなどのテレビジョン信号や、コンピュ
ータの出力であるＶＧＡなどをともに表示することがで
きる。

【０２２３】図１５では図を簡単化するため、ＨＤＴＶ
方式のみについて記載している。

【０２２４】ＨＤＴＶ方式の映像信号は、まず３の同期
分離回路により同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃを分離
し、タイミング発生回路に供給する。同期分離された映
像信号は、ＲＧＢ変換手段に供給される。ＲＧＢ変換手
段の内部には、ＹＰｂＰｒからＲＧＢへの変換回路の他
に、不図示のローパスフィルタやＡ／Ｄ変換器などが設
けられており、ＹＰｂＰｒをディジタルＲＧＢ信号へと
変換し、逆γ処理部へと供給する。

【０２２５】（タイミング発生回路）タイミング発生回
路は、ＰＬＬ回路を内蔵しており、様々な映像ソースの
同期信号に同期したタイミング信号を発生し、各部の動
作タイミング信号を発生する回路である。

【０２２６】タイミング発生回路４が発生するタイミン
グ信号としては、シフトレジスタ５の動作タイミングを
制御するＴｓｆｔ、シフトレジスタから、ラッチ回路６
へデータをラッチするための制御信号Ｄａｔａｌｏａ
ｄ、変調手段８のパルス幅変調開始信号Ｐｗｍｓｔａｒ
ｔ、パルス幅変調のためのクロックＰｗｍｃｌｋ、走査
回路２の動作を制御するＴｓｃａｎなどがある。

【０２２７】（走査回路）走査回路２及び２’は、表示
パネルを一水平走査期間に１行ずつ順次走査するため
に、接続端子Ｄｘ１〜ＤｘＭに対して選択電位Ｖｓまた
は非選択電位Ｖｎｓを出力する回路である（図１６）。

【０２２８】走査回路２及び２’はタイミング発生回路
４からのタイミング信号Ｔｓｃａｎに同期して、一水平
期間ごとに、選択している走査配線を順次切り替え、走
査を行う回路である。

【０２２９】なお、Ｔｓｃａｎは垂直同期信号及び水平
同期信号などから作られるタイミング信号群である。

【０２３０】走査回路２及び２’は、図１６に示すよう
にそれぞれＭ個のスイッチとシフトレジスタなどから構
成される。これらのスイッチはトランジスタやＦＥＴに
より構成するのが好ましい。

【０２３１】なお、走査配線での電圧降下を低減するた
めには、走査回路は図１５に示したように、表示パネル
の走査配線の両端に接続され、両端からドライブされる
ことが好ましい。

【０２３２】一方、本発明は、走査回路が走査配線の両
端に接続されていない場合でも有効であり、（式３）の
パラメータを変更するだけで適用できる。

【０２３３】（逆γ処理部）ＣＲＴは入力に対しほぼ
２．２乗の発光特性（以降逆γ特性とよぶ）を備えてい
る。

【０２３４】入力映像信号は、ＣＲＴのこのような特性
が考慮されており、ＣＲＴに表示した際にリニアな発光
特性となるように、一般に０．４５乗のγ特性にしたが
って変換される。

【０２３５】一方、本発明の画像表示装置の表示パネル
は電子放出素子に印加する駆動電圧の波高値による変調
を用いず、該駆動電圧の印加時間により変調を施す場
合、印加時間の長さに対しほぼリニアな発光特性を有し
ているため、入力映像信号を逆γ特性にもとづいて変換
（以降逆γ変換とよぶ）する必要がある。

【０２３６】図１５に記載した逆γ処理部は、入力映像
信号を逆γ変換するためのブロックである。

【０２３７】本実施形態の逆γ処理部は、上記逆γ変換
処理をメモリによって構成した。

【０２３８】逆γ処理部は映像信号Ｒ、Ｇ、Ｂのビット
数を８ビットとし、逆γ処理部の出力である映像信号Ｒ
ａ、Ｇａ、Ｂａのビット数を同じく８ビットとして、ア
ドレス８ビット、データ８ビットのメモリを各色ごと用
いることにより構成した（図１７）。

【０２３９】（データ配列変換部）データ配列変換部９
はＲＧＢパラレルな映像信号であるＲａ，Ｇａ，Ｂａを
表示パネルの画素配列に合わせてパラレル・シリアル変
換する回路である。データ配列変換部９の構成は図１８
に示したようにＲＧＢ各色ごとのＦＩＦＯ（Ｆｉｒｓｔ
ＩｎＦｉｒｓｔＯｕｔ）メモリ２０２１Ｒ、２０
２１Ｇ、２０２１Ｂとセレクタ２０２２から構成され
る。

【０２４０】同図では図示していないが、ＦＩＦＯメモ
リは水平画素数ワードのメモリを奇数ライン用と偶数ラ
イン用の２本備えている。奇数行目の映像データが入力
された際には、奇数ライン用のＦＩＦＯにデータが書き
込まれる一方、偶数ライン用のＦＩＦＯメモリから一つ
前の水平走査期間に蓄積された画像データが読み出され
る。

【０２４１】偶数行目の映像データが入力された際には
偶数ライン用のＦＩＦＯにデータが書き込まれる一方、
奇数ライン用ＦＩＦＯメモリから一つ前の水平期間に蓄
積された画像データが読み出される。

【０２４２】ＦＩＦＯメモリから読み出されたデータ
は、セレクタにより表示パネルの画素配列にしたがっ
て、パラレル・シリアル変換され、ＲＧＢのシリアル画
像データＳＤａｔａとして出力される。詳細については
記載しないが、タイミング発生回路４からのタイミング
制御信号に基づいて動作する。

【０２４３】（加算器１２）加算器１２は、補正データ
算出手段からの補正データＣＤと画像データＤａｔａを
加算する手段である。加算を行うことにより画像データ
Ｄａｔａは補正が施され、画像データＤｏｕｔとしてシ
フトレジスタへ転送される。

【０２４４】（遅延回路１９）データ配列変換部により
並び替えが行われた画像データＳＤａｔａは補正データ
算出部と遅延回路１９に入力される。補正データ算出部
の補正データ補間部はタイミング制御回路からの水平位
置情報ｘと画像データＳＤａｔａの値を参照して、それ
らにあった補正データＣＤを算出する。

【０２４５】遅延回路１９は、補正データ算出にかかる
時間を吸収するために設けられており、加算器１２で画
像データに補正データが加算される際に、画像データに
それに対応した補正データが正しく加算されるよう遅延
を行う手段である。同手段はフリップフロップを用いる
ことにより構成できる。

【０２４６】（シフトレジスタ、ラッチ回路）補正デー
タ補間部の出力である画像データＤｏｕｔは、シフトレ
ジスタ５により、シリアルなデータフォーマットから、
各変調配線毎のパラレルな画像データＩＤ１〜ＩＤＮへ
とシリアル／パラレル変換されラッチ回路へ出力され
る。ラッチ回路では１水平期間が開始される直前にタイ
ミング信号Ｄａｔａｌｏａｄにより、シフトレジスタか
らのデータをラッチする。ラッチ回路６の出力は、パラ
レルな画像データＤ１〜ＤＮとして変調手段へと供給さ
れる。

【０２４７】なお、本実施形態では、画像データＩＤ１
〜ＩＤＮ、Ｄ１〜ＤＮはそれぞれ８ビットの画像データ
とした。これらの動作タイミングはタイミング発生回路
４（図１５に図示）からのタイミング制御信号ＴＳＦＴ
及びＤａｔａｌｏａｄに基づいて動作する。

【０２４８】（変調手段の詳細）ラッチ回路６の出力で
あるパラレル画像データＤ１〜ＤＮは変調手段８へと供
給される。

【０２４９】変調手段は、図１９（ａ）に示したよう
に、ＰＷＭカウンタと、各変調配線ごとにコンパレータ
とスイッチ（同図ではＦＥＴ）を備えたパルス幅変調回
路（ＰＷＭ回路）である。

【０２５０】画像データＤ１〜ＤＮと変調手段の出力パ
ルス幅の関係は、図１９（ｂ）のようなリニアな関係に
ある。

【０２５１】同図（ｃ）に変調手段の出力波形の例を３
つ示す。

【０２５２】同図において上側の波形は、変調手段への
入力データが０の時の波形、中央の波形は、変調手段へ
の入力データが１２８の時の波形、下側の波形は、変調
手段への入力データが２５５の時の波形である。

【０２５３】なお、本例では変調手段への入力データＤ
１〜ＤＮのビット数は８ビットとした（なお、前述の説
明では、変調手段の入力データが２５５のときは、一水
平走査期間に相当するパルス幅の変調信号が出力される
と記載した箇所があるが、詳細には同図（ｃ）のように
非常に短い時間ではあるがパルスの立ち上がる前と、立
ち下がった後に駆動しない期間を設けタイミング的な余
裕を持たせている。）。

【０２５４】図２０は、本発明の変調手段の動作を示す
タイミングチャートである。

【０２５５】同図において、Ｈｓｙｎｃは１水平走査期
間の始まりを表す水平同期信号、Ｄａｔａｌｏａｄはラ
ッチ回路６へのロード信号、Ｄ１〜ＤＮは前述の変調手
段の列１〜Ｎへの入力信号、ＰｗｍｓｔａｒｔはＰＷＭ
カウンタの同期クリア信号、ＰｗｍｃｌｋはＰＷＭカウ
ンタのクロックである。また、ＸＤ１〜ＸＤＮは変調手
段の第１〜第Ｎ列の出力を表している。

【０２５６】同図にあるように１水平走査期間が始まる
と、ラッチ回路６は画像データをラッチするとともに変
調手段へデータを転送する。

【０２５７】ＰＷＭカウンタは、同図に示したように、
Ｐｗｍｓｔａｒｔ、Ｐｗｍｃｌｋに基づいてカウントを
開始し、カウント値が２５５になるとカウンタをストッ
プしカウント値２５５を保持する。

【０２５８】各列毎に設けられているコンパレータは、
ＰＷＭカウンタのカウント値と各列の画像データを比較
し、ＰＷＭカウンタの値が画像データ以上のときＨｉｇ
ｈを出力し、それ以外の期間はＬｏｗを出力する。

【０２５９】コンパレータの出力は、各列のスイッチの
ゲートに接続されており、コンパレータの出力がＬｏｗ
の期間は同図の上側（ＶＰＷＭ側）のスイッチがＯＮ、
下側（ＧＮＤ側）のスイッチがＯＦＦとなり、変調配線
を電位ＶＰＷＭにする。

【０２６０】逆にコンパレータの出力がＨｉｇｈの期間
は、同図の上側のスイッチがＯＦＦし、下側のスイッチ
がＯＮするとともに、変調配線の電位をＧＮＤ電位にす
る。

【０２６１】各部が以上のように動作することで、変調
手段が出力するパルス幅変調信号は、図２０のＤ１、Ｄ
２、ＤＮに示したような、パルスの立ち上がりが同期し
た波形となる。

【０２６２】（補正データ算出手段）補正データ算出手
段は前述した補正データ算出方法により、電圧降下の補
正データを算出する回路である。補正データ算出手段は
図２１に示すように離散的補正データ算出部と補正デー
タ補間部の２つのブロックから構成される。

【０２６３】離散的補正データ算出部では入力された映
像信号から電圧降下量を算出し、電圧降下量から補正デ
ータを離散的に計算する手段である。同手段は計算量や
ハードウエア量を減少させるために、前述の縮退モデル
の概念を導入して、補正データを離散的に算出する。

【０２６４】離散的に算出された補正データは補正デー
タ補間部により補間され、画像データの大きさやその水
平表示位置ｘに適合した補正データＣＤが算出される。

【０２６５】（離散的補正データ算出部）図２２は本発
明の離散的補正データを算出するための離散的補正デー
タ算出部である。

【０２６６】同図において１００ａ〜１００ｄは点灯数
カウント手段、１０１ａ〜１０１ｄは各ブロックの、各
時刻における点灯数を格納するレジスタ群、１０２はＣ
ＰＵ、１０３は式２及び式３で記載したパラメータａｉ
ｊを記憶するためのテーブルメモリ、１０４は計算結果
を一時記憶するためのテンポラリレジスタ、１０５はＣ
ＰＵのプログラムが格納されているプログラムメモリ、
１１２は電圧降下量を放出電流量に変換する変換データ
が記載されたテーブルメモリ、１１１は後述する電流値
ＩＦｉが記載されたテーブルメモリ、１０６は前述した
離散補正データの計算結果を格納するためのレジスタ
群、１００ｅは各時刻の、各ブロックにおける点灯数の
合計の総点灯数カウント手段、１０１ｅは総点灯数カウ
ント手段１００ｅの結果（各時刻における総点灯数）を
格納するためのレジスタ群である。

【０２６７】点灯数カウント手段１００ａ〜１００ｄ
は、同図（ｂ）に記載したようなコンパレータと加算器
などから構成されている。映像信号Ｒａ，Ｇａ，Ｂａは
それぞれコンパレータ１０７ａ〜ｃに入力され、逐次Ｃ
ｖａｌの値と比較される。

【０２６８】コンパレータ１０７ａ〜ｃはＣｖａｌと画
像データの比較を行い画像データの方が大きければＨｉ
ｇｈを出力し小さければＬｏｗを出力する。

【０２６９】コンパレータの出力は加算器１０８及び１
０９により互いに足し算され、さらに加算器１１０によ
りブロックごとに加算をおこない、ブロックごとの加算
結果を各々のブロックごとの点灯数としてレジスタ群１
０１ａ〜ｄへと格納する。

【０２７０】点灯数カウント手段１００ａ〜ｄにはコン
パレータの比較値Ｃｖａｌとしてそれぞれ０、６４、１
２８、１９２が入力されている。

【０２７１】結果として、点灯数カウント手段１００ａ
は画像データのうち、０より大きい画像データの個数を
カウントしそのブロックごとの総計をレジスタ１０１ａ
に格納する。

【０２７２】同様に、点灯数カウント手段１００ｂは画
像データのうち、６４より大きい画像データの個数をカ
ウントし、そのブロックごとの総計をレジスタ１０１ｂ
に格納する。

【０２７３】同様に、点灯数カウント手段１００ｃは画
像データのうち、１２８より大きい画像データの個数を
カウントし、そのブロックごとの総計をレジスタ１０１
ｃに格納する。

【０２７４】同様に、点灯数カウント手段１００ｄは画
像データのうち、１９２より大きい画像データの個数を
カウントし、そのブロックごとの総計をレジスタ１０１
ｄに格納する。

【０２７５】また、総点灯数カウント手段１００ｅは点
灯数カウント手段１００ａとほぼ同様の構成であり、各
時刻に対応する画像データについて、全ブロックの総計
（各時刻における総点灯数）をレジスタ１０１ｅに格納
する。

【０２７６】ここでテーブルメモリ３（１１１）に格納
した電流値ＩＦｉには、図７に示した総点灯数対電流値
特性を用いた。すなわち、予め収束計算により全ブロッ
クを均等に点灯させたときの電流値を近似的に得、その
結果を総点灯数をアドレスとして格納した。

【０２７７】以上のようにブロックごと、時間ごとの点
灯数カウントされると、ＣＰＵはテーブルメモリ１０３
に格納されたパラメータテーブルａｉｊを随時読み出
し、テーブルメモリ３（１１１）から総点灯数を参照し
て電流値ＩＦｉを読み出し、式２〜式５に従い電圧降下
量を計算し、計算結果をテンポラリレジスタ１０４に格
納する。

【０２７８】本例ではＣＰＵに式２の計算を円滑におこ
なうための積和演算機能を設けた。

【０２７９】式２に挙げた演算を実現する手段として
は、ＣＰＵで積和演算を行わないでもよく、例えば、そ
の計算結果をメモリに入れておいてもよい。

【０２８０】すなわち、点灯状態を入力とし、考えられ
るすべての入力パターンに対し、各ノード位置の電圧降
下量をメモリに記憶させておいても構わない。

【０２８１】電圧降下量の計算が完了するとともに、Ｃ
ＰＵはテンポラリレジスタ１０４から、各時間、各ブロ
ックの電圧降下量をよみだし、テーブルメモリ２（１１
２）を参照して、電圧降下量を放出電流量に変換し、式
５〜式１０もしくは式１１〜式１７に従って、離散補正
データを算出した。計算した離散補正データは、レジス
タ群１０６に格納した。

【０２８２】前述したように、テーブルメモリ３（１１
１）の容量を少なくするため、総点灯数の有効桁数（ビ
ット数）を少なくし実現しても本発明は実施可能であ
る。

【０２８３】一例として、１２８０×３本の変調配線を
持つパネルの総点灯数の上位８ビットをテーブルメモリ
３（１１１）のアドレス線とし近似計算を行った。この
場合においても画像は良好に表示できた。

【０２８４】他の方法として、テーブルメモリ３（１１
１）に格納した電流値ＩＦｉには、図８に示した点灯数
対電流値特性を用いても同様の効果が得られた。すなわ
ち、ブロック０が含む変調配線数をＮ０、ブロック１が
含む変調配線数をＮ１、ブロック２が含む変調配線数を
Ｎ２、ブロック３が含む変調配線数をＮ３、とし、ブロ
ック０の点灯数がＸ０（Ｘ０は０からＮ０の整数）、ブ
ロック１の点灯数がＸ１（Ｘ１は０からＮ１の整数）、
ブロック２の点灯数がＸ２（Ｘ２は０からＮ２の整
数）、ブロック３の点灯数がＸ３（Ｘ３は０からＮ３の
整数）のときのＩＦ０、ＩＦ１、ＩＦ２、ＩＦ３のデー
タを全て求めておきメモリに記憶しておく。

【０２８５】これにより画像信号に応じた値であるＸ
０、Ｘ１、Ｘ２、Ｘ３を入力としてＩＦ０、ＩＦ１、Ｉ
Ｆ２、ＩＦ３を示す値をメモリから出力することができ
た。この時、総点灯数カウント手段１００ｅ、レジスタ
郡１０１ｅは、必要はない。

【０２８６】この場合、前者の総点灯数から得た近似特
性に比べて誤差が少なくなるメリットがあるが、テーブ
ルメモリに要する容量が多くなってしまう。

【０２８７】前述したように、テーブルメモリ３（１１
１）の容量を少なくするため、ブロックごとの点灯数の
有効桁数（ビット数）を少なくし実現しても本発明は実
施可能である。

【０２８８】例えば、変調配線を４ブロックに分割した
場合、各ブロックの点灯数を上位２ビットとし、合計８
ビットのみメモリのアドレス線として入力し、ブロック
ごとの電流値をテーブルメモリ３（１１１）により求め
ることにより、ハードウエアの削減を行えることを確認
している。

【０２８９】なお、テーブルメモリ３（１１１）に格納
されている情報として電圧降下ＤＶあるいは放出電流量
Ｉｅを採用しても良い。この場合ＩＦからＩｅへの変換
テーブルが省けるというメリットがある。

【０２９０】（補正データ補間部）補正データ補間部は
画像データの表示される位置（水平位置）及び、画像デ
ータの大きさに適合した補正データを算出するための手
段である。同手段は離散的に算出された補正データを補
間することにより、画像データの表示位置（水平位置）
及び、画像データの大きさに合致した補正データを算出
する。

【０２９１】図２３は、補正データ補間部を説明するた
めの図である。

【０２９２】同図において１２３は画像データの表示位
置（水平位置）ｘから、補間に用いる離散補正データの
ノード番号ｎ及びｎ＋１を決定するためのデコーダであ
り、１２４は画像データの大きさから、式１５〜式１７
のｋおよびｋ＋１を決定するためのデコーダである。

【０２９３】また、セレクタ１２５〜１２８は、離散補
正データを選択して、直線近似手段に供給するためのセ
レクタである。

【０２９４】また、１２０〜１２２は、それぞれ（式１
５）〜（式１７）の直線近似を行うための直線近似手段
である。

【０２９５】図２４に直線近似手段ａ１２０の構成例を
示す。一般に直線近似手段は（式１５）〜（式１７）の
演算子にあらわされるように、減算器、積算器、加算
器、割り算器などによって構成可能である。

【０２９６】しかし、望ましくは離散的補正データを算
出するノードとノードの間の列配線本数や、離散的補正
データを算出する画像データの間隔（すなわち電圧降下
を算出する時間間隔）が２のべき乗になるように構成す
るとハードウエアを非常に簡単に構成できるというメリ
ットがある。それらを２のべき乗に設定すれば、図２４
に示した割り算器において、Ｘｎ＋１−Ｘｎは２のべき
乗の値となり、ビットシフトすればよい。

【０２９７】Ｘｎ＋１−Ｘｎの値がいつも一定の値であ
って、２のべき乗で表される値であるならば、加算器の
加算結果をべき乗の乗数分だけシフトして出力すればよ
く、あえて割り算器を作製する必要がない。

【０２９８】また、これ以外の箇所でも離散補正データ
を算出するノードの間隔や、画像データの間隔を２のべ
き乗とすることにより、たとえばデコーダ１２３〜１２
４を簡単に作製することが可能となるとともに、図２４
の減算器で行っている演算を簡単なビット演算に置き換
えることができるなど、非常にメリットが多い。

【０２９９】以上、これまで発明者らが鋭意検討してき
た、電圧降下の補正回路を備える、本発明の画像表示装
置について説明してきた。

【０３００】このようにして算出した補正データを加算
器１２により画像データに加算することにより、表示画
像における電圧降下の影響を低減することができ、非常
に好ましい。

【０３０１】またハードウエア的にも小規模なハードウ
エアにより構成できるなど優れた効果があった。

【０３０２】（各部の動作タイミング）図２５に各部の
動作タイミングのタイミングチャートを示す。

【０３０３】なお、同図においてＨｓｙｎｃは水平同期
信号、ＤｏｔＣＬＫはタイミング発生回路の中のＰＬＬ
回路により水平同期信号Ｈｓｙｎｃから作成したクロッ
ク、Ｒ、Ｇ、Ｂは入力切り替え回路からのディジタル画
像データ、Ｄａｔａはデータ配列変換後の画像データ、
Ｄｏｕｔは電圧降下補正を施された画像データ、ＴＳＦ
Ｔはシフトレジスタ５へ画像データＤｏｕｔを転送する
ためのシフトクロック、Ｄａｔａｌｏａｄはラッチ回路
６へデータをラッチするためのロードパルス、Ｐｗｍｓ
ｔａｒｔは前述のパルス幅変調の開始信号、変調信号Ｘ
Ｄ１は変調配線１へ供給されるパルス幅変調信号の一例
である。

【０３０４】１水平期間の開始とともに、入力切り替え
回路からディジタル画像データＲＧＢが転送される。同
図では水平走査期間Ｉにおいて、入力される画像データ
をＲ＿Ｉ，Ｇ＿Ｉ，Ｂ＿Ｉで表すと、それらは、データ
配列変換回路９では１水平期間の間、画像データを蓄え
られ、水平走査期間Ｉ＋１において、表示パネルの画素
配置に合わせてディジタル画像データＤａｔａ＿Ｉとし
て出力される。

【０３０５】Ｒ＿Ｉ，Ｇ＿Ｉ，Ｂ＿Ｉは、水平走査期間
Ｉにおいて補正データ算出手段に入力される。同手段で
は、前述した点灯数をカウントし、カウントの終了とと
もに、電圧降下量が算出される。

【０３０６】電圧降下量が算出されるのにつづいて、離
散的補正データが算出され、算出結果がレジスタに格納
される。

【０３０７】走査期間Ｉ＋１に移り、データ配列変換部
から、１水平走査期間前の画像データＤａｔａ＿Ｉが出
力されるのに同期して、補正データ補間手段では離散的
補正データが補間され、補正データが算出される。補間
された補正データは、階調数変換部１５で直ちに階調数
変換を施され、加算器１２に供給される。

【０３０８】加算器１２では、画像データＤａｔａと補
正データＣＤを順次加算し、補正された画像データＤｏ
ｕｔをシフトレジスタへ転送する。シフトレジスタはＴ
ｓｆｔにしたがって、一水平期間分の画像データＤｏｕ
ｔを記憶するとともにシリアル・パラレル変換をおこな
ってパラレルな画像データＩＤ１〜ＩＤＮをラッチ回路
６に出力する。ラッチ回路６はＤａｔａｌｏａｄの立ち
上がりにしたがってシフトレジスタからのパラレル画像
データＩＤ１〜ＩＤＮをラッチし、ラッチされた画像デ
ータＤ１〜ＤＮをパルス幅変調手段８へと転送する。

【０３０９】パルス幅変調手段８は、ラッチされた画像
データに応じたパルス幅のパルス幅変調信号を出力す
る。本実施形態の画像表示装置では、結果として、変調
手段が出力するパルス幅は、入力された画像データに対
し、２水平走査期間分おくれて表示される。

【０３１０】このような画像表示装置により画像の表示
を行ったところ、従来からの課題であった走査配線にお
ける電圧降下量を補正することができ、それに起因する
表示画像の劣化を改善することができ、非常に良好な画
像を表示することができる。

【０３１１】また、離散的に補正データを算出し、離散
的に計算した点と点の間はそれを補間して求めることに
より、補正データを非常に簡単に計算させることがで
き、さらに非常に簡単なハードウエアでそれを実現でき
るなど、非常に優れた効果がある。

【０３１２】（第２の実施形態）第２の実施形態では、
図２６に示す構成とした。同図において１００ａ〜１０
０ｄは点灯数カウント手段、１０１ａ〜１０１ｄは各ブ
ロックの、各時刻における点灯数を格納するレジスタ
群、１０２はＣＰＵ、１０３は式２及び式３で記載した
パラメータａｉｊを記憶するためのテーブルメモリ、１
０４は計算結果を一時記憶するためのテンポラリレジス
タ、１０５はＣＰＵのプログラムが格納されているプロ
グラムメモリ、１１２は電圧降下量を放出電流量に変換
する変換データが記載されたテーブルメモリ、１０６は
前述した離散補正データの計算結果を格納するためのレ
ジスタ群、１００ｅは各時刻の、各ブロックにおける点
灯数の合計の総点灯数カウント手段、１０１ｅは総点灯
数カウント手段１００ｅの結果（各時刻における総点灯
数）を格納するためのレジスタ群である。

【０３１３】ブロックごと、時間ごとの点灯数がカウン
トされると、ＣＰＵは電流値ＩＦを近似計算により算出
し、結果をテンポラリレジスタ１０４に格納する構成と
した。

【０３１４】近似計算に用いる近似式は、図８における
特性から総点灯数をｓｎとしてｆ（ｓｎ）で得た。

【０３１５】前述したように、図７で示した全てのブロ
ックが均等に点灯したときの総点灯数対電流特性のグラ
フのプロットを関数近似しｆ（ｓｎ）としてもよい。

【０３１６】また、前述したように、変調配線が多い場
合、有効桁数を少なくした総点灯数を関数の入力として
もよい。

【０３１７】本例ではＣＰＵに式１〜式３の計算を円滑
に行うための積和演算機能を設けた。

【０３１８】近似計算が完了するとともに、ＣＰＵはテ
ンポラリレジスタ１０４から、各時間、各ブロックのＩ
Ｆを読み出し、テーブルメモリ（１０３）を参照して
（式２）に従って電圧降下を計算し、テーブルメモリ２
（１１２）を参照して放出電流量に変換し、式４〜１４
に従って離散的補正データを算出した。

【０３１９】計算した離散的補正データは、レジスタ群
１０６に格納した。

【０３２０】他の方法としては、ブロック０が含む変調
配線数をＮ０、ブロック１が含む変調配線数をＮ１、ブ
ロック２が含む変調配線数をＮ２、ブロック３が含む変
調配線数をＮ３、とし、ブロック０の点灯数がＸ０（Ｘ
０は０からＮ０の整数）、ブロック１の点灯数がＸ１
（Ｘ１は０からＮ１の整数）、ブロック２の点灯数がＸ
２（Ｘ２は０からＮ２の整数）、ブロック３の点灯数が
Ｘ３（Ｘ３は０からＮ３の整数）のときのＩＦ０、ＩＦ
１、ＩＦ２、ＩＦ３のデータをあらかじめ全て求めてお
き近似した関数を決定しておく。

【０３２１】この関数をｆ０（Ｘ０、Ｘ１、Ｘ２、Ｘ
３）、ｆ１（Ｘ０、Ｘ１、Ｘ２、Ｘ３）、ｆ２（Ｘ０、
Ｘ１、Ｘ２、Ｘ３）、ｆ３（Ｘ０、Ｘ１、Ｘ２、Ｘ３）
とする。

【０３２２】そして、各ブロックの点灯数（Ｘ０、Ｘ
１、Ｘ２、Ｘ３）から各ブロックの電流値ＩＦ０、ＩＦ
１、ＩＦ２、ＩＦ３を計算する。この方法では、総点灯
数カウント手段１００ｅ、レジスタ郡１０１ｅは、必要
はない。

【０３２３】この場合、前者の総点灯数から得た近似特
性に比べて誤差が少なくなるメリットがあるが、関数の
式が(条件わけ等が多くなり)複雑になる。

【０３２４】前述したように、関数の式(条件わけ等が
多くなり)を簡単化するために、ブロックごとの点灯数
の有効桁数（ビット数）を少なくし近似関数で計算して
も本発明は実施可能である。

【０３２５】

【発明の効果】以上説明したように、本発明は、従来か
らの課題であった、走査配線上の電圧降下による表示画
像の劣化を改善することができた。

【０３２６】また、いくつかの近似を導入したことによ
り、電圧降下を補正するための、画像データの補正量を
簡単に計算することができ、非常に簡単なハードウエア
でそれを実現することができるなど、非常に優れた効果
があった。

【図面の簡単な説明】

【図１】画像表示装置の概観を示す図である。

【図２】表示パネルの電気的な接続を示す図である。

【図３】表面伝導型放出素子の特性を示す図である。

【図４】表示パネルの駆動方法を示す図である。

【図５】電圧降下の影響を説明する図である。

【図６】縮退モデルを説明する図である。

【図７】全てのブロックが均等に点灯したときに表面伝
導型放出素子に流れる電流を示したものである。

【図８】ブロックがさまざまな点灯パターンを示すとき
に表面伝導型放出素子に流れる電流を示したものであ
る。

【図９】離散的に算出した電圧降下量を示すグラフであ
る。

【図１０】離散的に算出した放出電流の変化量を示すグ
ラフである。

【図１１】画像データの大きさが６４の場合の補正デー
タの算出例を示す図である。

【図１２】画像データの大きさが１２８の場合の補正デ
ータの算出例を示す図である。

【図１３】画像データの大きさが１９２の場合の補正デ
ータの算出例を示す図である。

【図１４】補正データの補間方法を説明するための図で
ある。

【図１５】補正回路を内蔵した画像表示装置の概略構成
を示すブロック図である。

【図１６】画像表示装置の走査回路の構成を示すブロッ
ク図である。

【図１７】画像表示装置の逆γ処理部の構成を示すブロ
ック図である。

【図１８】画像表示装置のデータ配列変換部の構成を示
すブロック図である。

【図１９】画像表示装置の変調手段の構成及び動作を説
明する図である。

【図２０】画像表示装置の変調手段のタイミングチャー
トである。

【図２１】画像表示装置の補正データ算出手段の構成を
示すブロック図である。

【図２２】画像表示装置の離散的補正データ算出部の構
成を示すブロック図である。

【図２３】補正データ補間部の構成を示すブロック図で
ある。

【図２４】直線近似手段の構成を示すブロック図であ
る。

【図２５】画像表示装置のタイミングチャートである。

【図２６】第２の実施形態に係るメモリの構成を示すブ
ロック図である。

【符号の説明】

１表示パネル２走査回路８パルス幅変調手段１２加算器１４補正データ算出手段１７逆γ処理部１９遅延回路１００ａ，１００ｂ，１００ｃ，１００ｄ点灯数カウ
ント手段１０１ａ，１０１ｂ，１０１ｃ，１０１ｄレジスタ群１０３テーブルメモリ１１０テーブルメモリ１０７ａ，１０７ｂ，１０７ｃコンパレータ１２３，１２４デコーダ１００１基板１００２冷陰極素子１００３行配線（走査配線）１００４列配線（変調配線）１００７フェースプレート１００８蛍光膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１Ａ６４２６４２Ａ 3/30 3/30 Ｋ (72)発明者嵯峨野治東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 5C080 AA06 AA18 BB05 DD05 EE28 JJ02 JJ04 JJ05 JJ06

Claims

【特許請求の範囲】

【請求項１】画像表示装置であって、複数の走査配線と、該走査配線と非平行な複数の変調配
線と、前記複数の走査配線及び前記複数の変調配線の各
交点に対応して設けられ対応する前記走査配線及び対応
する前記変調配線とそれぞれ接続される複数の表示素子
と、前記走査配線に順次選択信号を与え、かつ、前記変
調配線のそれぞれに入力される画像信号に応じた変調信
号を与える駆動回路とを有しており、前記駆動回路が、前記変調配線に流れる電流を算出して
該算出値に基づいて補正データを発生する補正データ回
路と、該補正データと入力される画像信号とに基づいて
前記変調信号を発生する変調回路とを有しており、前記補正データ回路は、前記変調配線に流れる電流を一
つの走査配線に接続される複数の前記表示素子の点灯状
態に応じて近似計算により算出することを特徴とする画
像表示装置。
【請求項２】前記近似計算は、前記複数の変調配線をそ
れぞれが複数の前記変調配線を含む複数のブロックに分
け、各ブロックに属する変調配線に接続される複数の前
記表示素子を集合し、各ブロックの点灯状態に応じてブ
ロックごとに行うことを特徴とする請求項１に記載の画
像表示装置。
【請求項３】前記近似計算は、各ブロックの点灯数を入
力とし、ブロックごとに電流値を出力する近似関数を用
い計算することを特徴とする請求項２に記載の画像表示
装置。
【請求項４】前記近似計算は、各ブロックの点灯数の有
効桁数をあらかじめ制限し、制限された有効桁数の各ブ
ロックの点灯数から、ブロックごとに電流値を計算する
ことを特徴とする請求項３に記載の画像表示装置。
【請求項５】前記近似計算は、前記複数の変調配線をそ
れぞれが複数の前記変調配線を含む複数のブロックに分
け、各ブロックに属する変調配線に接続される複数の前
記表示素子を集合し、一つの走査配線に接続される総点
灯数に基づきブロックごとに行うことを特徴とする請求
項１に記載の画像表示装置。
【請求項６】前記近似計算は、総点灯数を入力とし、ブ
ロックごとに電流値を出力する近似関数を用い計算する
ことを特徴とする請求項５に記載の画像表示装置。
【請求項７】前記近似計算は、総点灯数を入力とし、ブ
ロックごとに全ての前記ブロックが均等に点灯したとき
の総点灯数に基づき電流値を出力する近似関数を用い計
算することを特徴とする請求項６に記載の画像表示装
置。
【請求項８】前記近似計算は、総点灯数の有効桁数をあ
らかじめ制限し、制限された総点灯数から、ブロックご
とに電流値を計算することを特徴とする請求項５、６ま
たは７に記載の画像表示装置。
【請求項９】画像表示装置であって、複数の走査配線と、該走査配線と非平行な複数の変調配
線と、前記複数の走査配線及び前記複数の変調配線の各
交点に対応して設けられ対応する前記走査配線及び対応
する前記変調配線とそれぞれ接続される複数の表示素子
と、前記走査配線に順次選択信号を与え、かつ、前記変
調配線のそれぞれに入力される画像信号に応じた変調信
号を与える駆動回路とを有しており、前記駆動回路が、前記変調配線に流れる電流値を示す値
を出力するメモリと、該メモリからの出力と前記画像信
号とに基づいて補正データを発生する補正データ回路
と、該補正データと入力される画像信号とに基づいて前
記変調信号を発生する変調回路とを有しており、前記メモリの値は、一つの走査配線に接続される複数の
前記表示素子の点灯状態に応じた電流値の特性に基づく
ことを特徴とする画像表示装置。
【請求項１０】前記電流値の特性は、前記複数の変調配
線をそれぞれが複数の前記変調配線を含むブロックに分
け、各ブロックに属する変調配線に接続される複数の前
記表示素子を集合し、各ブロックの点灯状態に応じたも
のであることを特徴とする請求項９に記載の画像表示装
置。
【請求項１１】前記メモリは、各ブロックの点灯数を入
力とし、ブロックごとに電流値を出力することを特徴と
する請求項１０に記載の画像表示装置。
【請求項１２】前記メモリは、各ブロックの点灯数の有
効ビット数をあらかじめ制限し、制限された有効ビット
数の各ブロックの点灯数を入力し、ブロックごとに電流
値を出力することを特徴とする請求項１１に記載の画像
表示装置。
【請求項１３】前記電流値の特性は、前記複数の変調配
線をそれぞれが複数の前記変調配線を含む複数のブロッ
クに分け、各ブロックに属する変調配線に接続される複
数の前記表示素子を集合し、一つの走査配線に接続され
る総点灯数に応じたものであることを特徴とする請求項
９に記載の画像表示装置
【請求項１４】前記メモリは、総点灯数を入力とし、ブ
ロックごとに電流値を出力することを特徴とする請求項
１３に記載の画像表示装置。
【請求項１５】前記メモリは、総点灯数を入力とし、ブ
ロックごとに全ての前記ブロックが均等に点灯したとき
の総点灯数に基づき電流値を出力することを特徴とする
請求項１４に記載の画像表示装置。
【請求項１６】前記メモリは、総点灯数の有効桁数をあ
らかじめ制限し、制限された総点灯数を入力し、ブロッ
クごとに電流値を出力することを特徴とする請求項１４
または１５に記載の画像表示装置。
【請求項１７】前記補正データは、前記走査配線におけ
る電圧降下による表示不良を補正するデータであること
を特徴とする請求項１乃至１６のいずれか１項に記載の
画像表示装置。
【請求項１８】前記補正データの値によって前記変調信
号のパルス幅が補正されるものであることを特徴とする
請求項１乃至１７のいずれか１項に記載の画像表示装
置。
【請求項１９】前記変調信号は、前記画像信号に応じて
変化するパルス幅を有することを特徴とする請求項１乃
至１７のいずれか１項に記載の画像表示装置。
【請求項２０】複数の走査配線と、該走査配線と非平行
な複数の変調配線と、前記複数の走査配線及び前記複数
の変調配線の各交点に対応して設けられ対応する前記走
査配線及び対応する前記変調配線とそれぞれ接続される
複数の表示素子とを備え、前記走査配線に順次選択信号を与え、かつ、前記変調配
線のそれぞれに入力される画像信号に応じた変調信号を
与えることによって画像を表示する画像表示方法であっ
て、前記変調配線に流れる電流を算出して該算出値に基づい
て補正データを発生するステップと、該補正データと入
力される画像信号とに基づいて前記変調信号を発生する
ステップとを含み、前記補正データを発生するステップは、前記変調配線に
流れる電流を一つの走査配線に接続される複数の前記表
示素子の点灯状態に応じて近似計算により算出するステ
ップを含むことを特徴とする画像表示方法。
【請求項２１】前記近似計算により算出するステップ
は、前記複数の変調配線をそれぞれが複数の前記変調配
線を含む複数のブロックに分け、各ブロックに属する変
調配線に接続される複数の前記表示素子を集合し、各ブ
ロックの点灯状態に応じてブロックごとに行うステップ
であることを特徴とする請求項２０に記載の画像表示方
法。
【請求項２２】前記近似計算により算出するステップ
は、各ブロックの点灯数を入力とし、ブロックごとに電
流値を出力する近似関数を用い計算するステップである
ことを特徴とする請求項２１に記載の画像表示方法。
【請求項２３】前記近似計算により算出するステップ
は、各ブロックの点灯数の有効桁数をあらかじめ制限
し、制限された有効桁数の各ブロックの点灯数から、ブ
ロックごとに電流値を計算するステップであることを特
徴とする請求項２２に記載の画像表示方法。
【請求項２４】前記近似計算により算出するステップ
は、前記複数の変調配線をそれぞれが複数の前記変調配
線を含む複数のブロックに分け、各ブロックに属する変
調配線に接続される複数の前記表示素子を集合し、一つ
の走査配線に接続される総点灯数に基づきブロックごと
に行うステップであることを特徴とする請求項２０に記
載の画像表示方法。
【請求項２５】前記近似計算により算出するステップ
は、総点灯数を入力とし、ブロックごとに電流値を出力
する近似関数を用い計算するステップであることを特徴
とする請求項２４に記載の画像表示方法。
【請求項２６】前記近似計算により算出するステップ
は、総点灯数を入力とし、ブロックごとに全ての前記ブ
ロックが均等に点灯したときの総点灯数に基づき電流値
を出力する近似関数を用い計算するステップであること
を特徴とする請求項２５に記載の画像表示方法。
【請求項２７】前記近似計算により算出するステップ
は、総点灯数の有効桁数をあらかじめ制限し、制限され
た総点灯数から、ブロックごとに電流値を計算すること
を特徴とする請求項２４、２５または２６に記載の画像
表示方法。
【請求項２８】複数の走査配線と、該走査配線と非平行
な複数の変調配線と、前記複数の走査配線及び前記複数
の変調配線の各交点に対応して設けられ対応する前記走
査配線及び対応する前記変調配線とそれぞれ接続される
複数の表示素子とを備え、前記走査配線に順次選択信号を与え、かつ、前記変調配
線のそれぞれに入力される画像信号に応じた変調信号を
与えることによって画像を表示する画像表示方法であっ
て、前記変調配線に流れる電流値を示す値を出力するステッ
プと、該電流値を示す値の出力と前記画像信号とに基づ
いて補正データを発生するステップと、該補正データと
入力される画像信号とに基づいて前記変調信号を発生す
るステップと、を含み、前記電流値を示す値は、一つの走査配線に接続される複
数の前記表示素子の点灯状態に応じた電流特性に基づい
て算出されることを特徴とする画像表示方法。