JP2003156522A - インピーダンス検出回路、その方法及び静電容量検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 微小な容量を正確に検出することができ、か
つ、小型化に適したインピーダンス検出回路を提供す
る。 【解決手段】 直流電圧発生器１１と、非反転入力端子
が所定の電位に接続された演算増幅器１４と、インピー
ダンス変換器１６と、直流電圧発生器１１と演算増幅器
１４の反転入力端子間に接続される抵抗（Ｒ1）１２
と、演算増幅器１４の反転入力端子とインピーダンス変
換器１６の出力端子間に接続される抵抗（Ｒ2）１３
と、演算増幅器１４の出力端子とインピーダンス変換器
１６の入力端子間に接続されるコンデンサ１５とを備え
る静電容量検出回路１０であって、被検出コンデンサ１
７はインピーダンス変換器１６の入力端子と所定の電位
間に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インピーダンス及
び静電容量を検出する回路及び方法に関し、特に、微小
なインピーダンス及び容量を高い精度で検出する回路及
び方法に関する。

【０００２】

【従来の技術】静電容量検出回路の従来例として、静電
容量式変位計を挙げることができる（例えば、特許文献
１参照）。図１１は、この静電容量検出回路を示す回路
図である。この検出回路では、電極９０、９１で形成さ
れる容量センサ９２が、信号線９３を介して演算増幅器
９５の反転入力端子に接続されている。そしてこの演算
増幅器９５の出力端子と前記反転入力端子との間にコン
デンサ９６が接続されるとともに、非反転入力端子に交
流電圧Ｖacが印加されている。また信号線９３はシール
ド線９４によって被覆され、外乱ノイズに対して電気的
に遮蔽されている。そしてこのシールド線９４は、演算
増幅器９５の非反転入力端子に接続されている。出力電
圧Ｖｄは、演算増幅器９５の出力端子からトランス９７
を介して取り出される。

【０００３】この検出回路では、演算増幅器９５の反転
入力端子と非反転入力端子とがイマージナリショートの
状態となり、反転入力端子に接続された信号線９３と非
反転入力端子に接続されたシールド線９４とは、互いに
ほぼ同電位となる。これによって、信号線９３はシール
ド線９４によってガーディングされ、つまり、両者９
３、９４間の浮遊容量はキャンセルされ、浮遊容量に影
響されにくい出力電圧Ｖｄが得られるというものであ
る。

【０００４】

【特許文献１】特開平９−２８０８０６号公報（第２
図）

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術によれば、確かに容量センサ９２の容量が
ある程度に大きいときは信号線９３とシールド線９４と
の間の浮遊容量に影響されない正確な出力電圧Ｖｄを得
ることができるものの、数ｐＦあるいはｆＦ（フェムト
ファラッド）オーダー以下の微小な容量の検出において
は、誤差が大きくなってしまうという問題がある。

【０００６】また、印加する交流電圧Ｖacの周波数によ
っては、演算増幅器９５の内部のトラッキングエラー等
により、イマージナリショートの状態にある反転入力端
子と非反転入力端子の電圧間にも結果的に微妙な位相・
振幅のズレが発生し、検出誤差が大きくなってしまうと
いう問題もある。

【０００７】一方、携帯電話機等に代表される軽量・小
型の音声通信機器においては、コンデンサマイクロホン
等の容量センサで検出した音声を、高感度かつ忠実に電
気信号に変換するコンパクトな増幅回路が求められてい
る。数ｐＦあるいはｆＦオーダー以下の微小な容量又は
その変化を正確に検出することができるならば、極めて
高い感度で、かつ、忠実に音声を検出することが可能な
高性能なマイクロホンが実現され、携帯電話機等の音声
通信機器での音声のピックアップにおける性能が飛躍的
に向上される。

【０００８】そこで、この発明は、このような状況に鑑
みてなされたものであり、微小な容量変化を正確に検出
することができ、かつ、軽量・小型の音声通信機器に使
用されるコンデンサマイクロホン等の容量センサをはじ
めとするインピーダンス検出に適したインピーダンス検
出回路及び静電容量検出回路等を提供することを目的と
する。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るインピーダンス検出回路及び静電容量
検出回路は、被検出インピーダンスのインピーダンスに
対応する検出信号を出力するインピーダンス検出回路で
あって、入力インピーダンスが高く出力インピーダンス
が低いインピーダンス変換器と、容量性の第１インピー
ダンス素子と、第１演算増幅器と、前記第１演算増幅器
に直流電圧を印加する直流電圧発生器と、前記第１演算
増幅器の出力に接続される信号出力端子とを備え、前記
インピーダンス変換器の入力端子には前記被検出インピ
ーダンスの一端と前記第１インピーダンス素子の一端と
が接続され、前記第１演算増幅器の負帰還路に前記第１
インピーダンス素子及び前記インピーダンス変換器が含
まれ前記被検出インピーダンスと前記インピーダンス検
出回路とは隣接して設けられていることを特徴とする。

【００１０】また、本発明に係るインピーダンス検出回
路及び静電容量検出回路は、被検出インピーダンスのイ
ンピーダンスに対応する検出信号を出力するインピーダ
ンス検出回路であって、入力インピーダンスが高く出力
インピーダンスが低いインピーダンス変換器と、容量性
の第１インピーダンス素子と、第１演算増幅器と、前記
第１演算増幅器に直流電圧を印加する直流電圧発生器
と、前記第１演算増幅器の出力に接続される信号出力端
子とを備え、前記インピーダンス変換器の入力端子には
前記被検出インピーダンスの一端と前記第１インピーダ
ンス素子の一端とが接続され、前記第１演算増幅器の負
帰還路に前記第１インピーダンス素子及び前記インピー
ダンス変換器が含まれ、前記被検出インピーダンスと前
記第１インピーダンス素子と前記インピーダンス変換器
とが近接して設けられていることを特徴とする。

【００１１】ここで、本願明細書において、「近接す
る」とは、信号線の浮遊容量が、被検出コンデンサの容
量値又は容量性の第１インピーダンス素子の容量値の大
きい方の容量値に対して１０倍を超えない状態にあるこ
とをいう。これは、信号線の浮遊容量が、接続されてい
る素子の容量値の一桁上の数値を超えない容量値とした
ときに、本発明の静電容量検出回路は、検出感度の大幅
な悪化を防ぐことができるということが分かったもので
あり、これは経験的に得られたものである。この信号線
の浮遊容量は、被検出コンデンサと、第１インピーダン
ス素子と、インピーダンス変換器とを信号線に接続しな
い状態で、容量測定を行えば測定できる。そして、本願
明細書では、上記の近接した条件で隣り合って接してい
る状態を「隣接」という。

【００１２】また、本発明に係るインピーダンス検出方
法及び静電容量検出方法は、被検出インピーダンスのイ
ンピーダンスの変化（静電容量の変化等）に対応する検
出信号を出力するインピーダンス検出方法であって、演
算増幅器の出力端子とインピーダンス変換器の入力端子
間に容量性の第１インピーダンス素子を接続し、前記イ
ンピーダンス変換器の入力端子と所定の電位間に被検出
インピーダンスを接続し、抵抗を介して前記演算増幅器
の反転入力端子に直流電圧を印加し、他方の入力端子は
所定の電位とし、前記演算増幅器の出力端子に現れる電
圧を検出信号として出力し、前記被検出インピーダンス
と前記インピーダンス変換器と前記第１インピーダンス
素子とは近接して接続しておくことを特徴とする。

【００１３】具体例としては、直流電圧発生器と、非反
転入力端子が所定の電位に接続された演算増幅器と、イ
ンピーダンス変換器と、演算増幅器の反転入力端子とイ
ンピーダンス変換器の出力端子間に接続される抵抗（Ｒ
2）と、演算増幅器の出力端子とインピーダンス変換器
の入力端子間に接続される容量性のインピーダンス素子
とを備えるインピーダンス検出回路を構成し、被検出イ
ンピーダンスは、このインピーダンス検出回路に隣接、
又は、信号線の浮遊容量が接続される素子容量の最大の
値の１０倍を超えないように短く近接させておき、イン
ピーダンス変換器の入力端子と所定の電位間に接続す
る。ここで、所定の電位とは、ある基準電位、所定の直
流電位、接地電位またはフローティング状態のいずれか
を指すものであり、実施の態様にあわせて最適なものが
選択される。また、直流電圧発生器と演算増幅器の反転
入力端子間に接続される抵抗（Ｒ1）を加えて含んでも
良い。

【００１４】このような構成によって、被検出インピー
ダンスに一定の電圧が印加されるとともに、その被検出
インピーダンスに流れる電流のほとんど全てがインピー
ダンス素子に流れ、信号出力端子からは、被検出インピ
ーダンスのインピーダンスに対応した信号が出力され
る。

【００１５】なお、インピーダンス素子と並列に抵抗を
接続してもよい。また、被検出インピーダンスの一端と
インピーダンス変換器の入力端子とをシールド部材で覆
われた信号線で接続し、所定の電圧をシールド部材に印
加するガード電圧印加手段を付加してもよい。ここで、
所定の電位とは、任意の一定電位のことであり、好まし
くはグランドであるが、前記信号線の電圧と同電位であ
ってもよい。所定の電圧をシールド部材に印加すること
で、回路の動作が安定する。ガード電圧印加手段は、例
えば、シールド部材をグランドに接続する手段、直流電
圧発生器の出力電圧又はインピーダンス変換器の出力電
圧を入力として所定の電圧を発生する手段である。

【００１６】また、インピーダンス変換器は、ボルテー
ジフォロワで構成してもよいし、電圧ゲインが１よりも
小さい、あるいは、１よりも大きい電圧増幅回路で構成
してもよい。そして、それらのインピーダンス変換器の
入力段をＭＯＳＦＥＴからなる回路とすれば、さらに入
力インピーダンスを高めることができる。

【００１７】また、本発明の応用として、被検出インピ
ーダンスは、容量の変化に応じて物理量を検出する容量
型センサとし、インピーダンス検出回路としての静電容
量検出回路は、プリント基板又はシリコン基板上に形成
し、それら容量型センサと基板とを固定して用いること
も好ましい。より具体的には、被検出インピーダンスと
して、コンデンサマイクロホンを採用し、静電容量検出
回路についてはＩＣで実現し、それらコンデンサマイク
とＩＣとを一体化し、携帯電話機等に使用されるマイク
ロホンとして１つの筐体（シールドボックス）に収めて
もよい。このとき、コンデンサマイクロホンとＩＣとは
隣接した位置に固定し、導電性の板、配線パターン、ワ
イヤボンディング等で接続しておく。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態例におけるインピーダンス検出回路の回路図である。
なお、本図では、このインピーダンス検出回路としての
静電容量検出回路１０に、検出対象である被検出インピ
ーダンスとしての被検出コンデンサ１７（ここでは、コ
ンデンサマイクロホン等、静電容量Ｃsの変化を利用し
て各種物理量を検出する容量型センサ）が接続されてい
る。

【００１９】この静電容量検出回路１０は、直流電圧を
発生する直流電圧発生器１１、抵抗（Ｒ1）１２、抵抗
（Ｒ2）１３、演算増幅器１４、インピーダンス素子
（ここでは、容量Ｃfのコンデンサ）１５及びインピー
ダンス変換器１６から構成され、被検出コンデンサ１７
の静電容量の時間的な変化に対応する検出信号（電圧Ｖ
out）を信号出力端子２０から出力する。ここで、「時
間的な変化」とは、周波数的に変化すること、パルス的
に変化すること、漸次的に変化すること、及び、時間と
ともにランダムに変化することなどの意味を含むものと
し、必ずしも周期性がなくともよいものとする。

【００２０】直流電圧発生器１１は、一端が所定の電位
（本例では、接地）に接続され、他端（出力端子）から
一定の直流電圧Ｖinを発生している。直流電圧発生器１
１の出力端子と演算増幅器１４の反転入力端子との間に
は抵抗（Ｒ1）１２が接続されている。演算増幅器１４
は、入力インピーダンス及び開ループゲインが極めて高
い電圧増幅器であり、ここでは、非反転入力端子が所定
の電位（本例では、接地）に接続され、非反転入力端子
及び反転入力端子がイマージナリショートの状態となっ
ている。この演算増幅器１４の負帰還路、つまり、演算
増幅器１４の出力端子から反転入力端子までの間に、コ
ンデンサ１５、インピーダンス変換器１６及び抵抗（Ｒ
2）１３がこの順で直列に接続されている。

【００２１】インピーダンス変換器１６は、入力インピ
ーダンスが極めて高く、出力インピーダンスが極めて低
い、電圧ゲインがＡ倍の電圧増幅器である。このインピ
ーダンス変換器１６の入力端子２１には、被検出コンデ
ンサ１７の一端が接続され、一方、被検出コンデンサ１
７の他端は、所定の電位（本例では、接地）に接続され
ている。演算増幅器１４の出力端子には、この静電容量
検出回路１０の出力信号、つまり、被検出コンデンサ１
７の容量値の変化に対応した検出信号を出力するための
信号出力端子２０が接続されている。なお、本願におけ
るＡ倍等に示される変数Ａはいずれも零（０）以外の実
数を表す。

【００２２】以上のように構成された静電容量検出回路
１０の動作は以下の通りである。抵抗（Ｒ1）１２、抵
抗（Ｒ2）１３及び演算増幅器１４等から構成される反
転増幅回路に着目すると、演算増幅器１４の両入力端子
がイマージナリショートの状態となって同電位（例え
ば、０Ｖ）であり、かつ、その入力インピーダンスが極
めて高く、電流が流れないことから、抵抗（Ｒ1）１２
を流れる電流は、Ｖin／Ｒ1となり、その全てが抵抗
（Ｒ2）１３を流れるので、インピーダンス変換器１６
の出力電圧をＶ2とすると、 Ｖin／Ｒ1＝−Ｖ2／Ｒ2 が成り立ち、これを整理することにより、インピーダン
ス変換器１６の出力電圧Ｖ2は、 Ｖ2＝−（Ｒ2／Ｒ1）・Ｖin （式１） となる。また、インピーダンス変換器１６の電圧ゲイン
はＡであるので、入力電圧（入力端子２１の電圧）Ｖ1
と出力電圧（出力端子２２での電圧）Ｖ2との関係よ
り、その入力電圧Ｖ1は、 Ｖ1＝（１／Ａ）・Ｖ2 （式２） となる。

【００２３】ところで、被検出コンデンサ１７がコンデ
ンサマイクロホン等である場合には、その容量Ｃsは、
入力された音の周波数で変化する。ここで、その変化に
対応した演算増幅器１４からコンデンサ１５、つまり、
コンデンサ１５から被検出コンデンサ１７に向かって流
れる電荷をΔＱ（すなわち、被検出コンデンサ１７の容
量変化分）とすると、インピーダンス変換器１６の入力
インピーダンスが極めて高いことから、その電荷Ｑの全
てが被検出コンデンサ１７に流れるので、Ｖ1＝ΔＱ／
ΔＣsとなり、信号出力端子２０から出力される検出信
号の電圧Ｖoutの変化分ΔＶoutは、 ΔＶout＝（ΔＣs／Ｃf）・Ｖ1 （式３） が成り立つ。

【００２４】上記式１と式２とから、Ｖ2を消去する
と、 Ｖ1＝−（Ｒ2／Ｒ1）・（Ｖin／Ａ） （式４） が得られ、このＶ1を上記式３に代入すると、 ΔＶout＝−（１／Ｃf）・（Ｒ2／Ｒ1）・（Ｖin／Ａ）・ΔＣs ＝ｋ・ΔＣs （式５） となる。ただし、 ｋ＝−（１／Ｃf）・（Ｒ2／Ｒ1）・（Ｖin／Ａ） （式６）

【００２５】つまり、検出信号の出力電圧Ｖoutの変化
分ΔＶoutは、被検出コンデンサ１７の容量Ｃsの変化分
ΔＣsに比例した値となる。したがって、この静電容量
検出回路１０から出力される検出信号の交流成分ΔＶou
tだけを取り出すことで、コンデンサマイクロホンに入
力された音に対応する信号が得られる。そして、音に対
応する正味の信号（ΔＣsに対応する電圧）を大きく増
幅することができ、高い感度のマイクロホンが実現され
る。

【００２６】なお、上記式６に示された比例定数ｋは、
周波数（音の周波数）に依存する項目を含んでおらず、
一定値である。したがって、この静電容量検出回路１０
は、音の周波数に依存することなく、一定の利得で、音
の強弱に対応した忠実な電圧信号を出力する。ここで
は、被検出コンデンサ１７の動作を電圧から検討してき
たものである。一方、理解を助けるために、電流から解
析してみると次のようになる。

【００２７】いま、被検出コンデンサ１７の容量が時間
的に次のように変化したとする。 Ｃs＝Ｃd＋ΔＣsinωcｔ （式７） このとき、Ｃdは被検出コンデンサ１７の基本的に元来
もっている基準容量、ΔＣは変化のピーク値、ωcは被
検出コンデンサ１７の検出している容量の変化する周波
数である。このとき、被検出コンデンサ１７を流れる電
流は、

【数１】 この電流すべてがコンデンサ１５を流れるので、

【数２】 ここで、式８、式９それぞれの電流は等しいので、

【数３】 式１、式２から式１０は、

【数４】 となり、やはり、被検出コンデンサ１７の変化分が出力
されるものとなっている。

【００２８】また、この静電容量検出回路１０は、ＤＣ
駆動（直流電圧発生器１１）により動作しているので、
ＡＣ駆動に比べ、安定して動作し、ノイズ等が抑制され
ると考えられる。さらに、交流発信器等の部品が不要と
なり、回路規模の縮小が可能になる。

【００２９】図２は、図１に示された静電容量検出回路
１０におけるインピーダンス変換器１６の具体的な回路
例を示す。図２（ａ）は、演算増幅器３０を用いたボル
テージフォロワ１６ａを示している。演算増幅器３０の
反転入力端子と出力端子とが短絡されている。この演算
増幅器３０の非反転入力端子をインピーダンス変換器１
６の入力とし、演算増幅器３０の出力端子をインピーダ
ンス変換器１６の出力とすることで、入力インピーダン
スが極めて高く、電圧ゲインＡが１となるインピーダン
ス変換器１６が得られる。

【００３０】図２（ｂ）は、演算増幅器３１を用いた非
反転増幅回路１６ｂを示している。演算増幅器３１の反
転入力端子と所定の電位間に抵抗（Ｒ3）３２が接続さ
れ、演算増幅器３１の反転入力端子と出力端子間にフィ
ードバック抵抗（抵抗（Ｒ4）３３）が接続されてい
る。この演算増幅器３１の非反転入力端子をインピーダ
ンス変換器１６の入力とし、演算増幅器３１の出力端子
をインピーダンス変換器１６の出力とすることで、入力
インピーダンスが極めて高く、電圧ゲインＡが（Ｒ3＋
Ｒ4）／Ｒ3となるインピーダンス変換器１６が得られ
る。

【００３１】図２（ｃ）は、図２（ａ）や図２（ｂ）に
示されるような演算増幅器の入力段にＣＭＯＳ構造のバ
ッファを付加した回路１６ｃを示している。図示される
ように、正負電源間にＮ型ＭＯＳＦＥＴ３４とＰ型ＭＯ
ＳＦＥＴ３５とが抵抗を介して直列に接続され、バッフ
ァの出力が演算増幅器３０（又は３１）の入力に接続さ
れている。このバッファの入力をインピーダンス変換器
１６の入力とし、演算増幅器の出力端子をインピーダン
ス変換器１６の出力とすることで、入力インピーダンス
が極めて高いインピーダンス変換器１６が得られる。

【００３２】図２（ｄ）は、図２（ｃ）の入力段のバッ
ファのような回路１６ｄを示している。図示されるよう
に、正負電源間に、Ｎ型ＭＯＳＦＥＴ３４とＰ型ＭＯＳ
ＦＥＴ３５とが直列に接続され、両ＭＯＳＦＥＴの接続
部から出力がなされる。

【００３３】図２（ｅ）は、演算増幅器３２の非反転入
力をインピーダンス変換器の入力とし、演算増幅器３２
の出力と反転入力間を抵抗を介して接続したものとなっ
ている。図２（ｄ）及び図２（ｅ）に示されるように、
こうした構成をとることで入力インピーダンスが極めて
高いインピーダンス変換器１６が得られる。

【００３４】なお、本発明に関する実験によれば、図１
のインピーダンス検出回路において、例えば、Ｃｓ（被
検出コンデンサ：本実施の形態ではマイクロホン）の元
々の静電容量が２０ｐＦのときに、信号線の浮遊容量が
２００ｐＦを越すと、かなり検出感度が悪化した。ま
た、前記Ｃｓについて、いくつかの別の静電容量値で確
認したところ、同じ傾向の結果を得た。また、第１イン
ピーダンス素子である容量Ｃｆと被検出コンデンサＣｓ
とは、この回路中ではともに信号線に接続された容量素
子であり、どちらの素子についてみても計算上は前記と
同じ結果をもたらすものと考えられる。これらの実験結
果及び経験から、信号線の浮遊容量が、当該Ｃｓ又はＣ
ｆの容量値の一桁上の値を越えないように、被検出コン
デンサと第１インピーダンス素子とインピーダンス変換
器とを近接させると良好な検出感度が得られることが分
かった。

【００３５】（第２の実施の形態）次に、本発明の第２
の実施の形態におけるインピーダンス検出回路について
説明する。図３は、本発明の第２の実施の形態例におけ
るインピーダンス検出回路としての静電容量検出回路４
０の回路図である。この静電容量検出回路４０は、第１
の実施の形態例における静電容量検出回路１０に、ガー
ディング機能を付加したものに相当する。つまり、被検
出コンデンサ１７と静電容量検出回路４０とを接続する
ケーブルとして、シールド線４２で覆われた信号線４１
（同軸ケーブル）を用いることとし、さらに、その同軸
ケーブルのシールド線４２に、信号線４１と同電位のガ
ード電圧を印加するためにガード電圧印加回路４３ａを
付加している。

【００３６】ガード電圧印加回路４３ａは、直流電圧発
生器１１の出力端子とシールド線４２との間に接続さ
れ、直流電圧発生器１１の出力電圧Ｖinを入力とし、予
め調整された一定の電圧ゲインで増幅する（あるいは、
分圧する）ことによって、信号線４１の電圧と同電位の
ガード電圧を発生し、シールド線４２に印加出力する直
流電圧増幅器である。なお、このガード電圧印加回路４
３ａの電圧ゲインは、具体的には、Ｖ1／Ｖin、つま
り、上記式４から分かるように、（−Ｒ2／Ｒ1）・（１
／Ａ）に調整されている。

【００３７】このような構成とすることで、信号線４１
とシールド線４２とが常に同電位に保たれ、この間の容
量（浮遊容量）がキャンセルされるので、計測誤差とし
て被検出コンデンサ１７の容量に浮遊容量が加算されて
しまうという不具合が回避されるとともに、信号線４１
に流入しようとする外乱ノイズがシールド線４２で遮蔽
されることとなり、より精度の高い、かつ、安定した容
量検出が可能となる。

【００３８】なお、シールド線４２にガード電圧を印加
するガード電圧印加回路４３ａの接続位置は、図３に示
されるような直流電圧発生器１１とシールド線４２との
間だけに限られず、例えば、図４に示される静電容量検
出回路４５のように、インピーダンス変換器１６の出力
端子とシールド線４２との間に設けてもよい。このとき
には、ガード電圧印加回路４３ｂ（又は、４３ｃ）は、
インピーダンス変換器１６の出力電圧Ｖ2を入力とし、
一定の電圧ゲイン（１／Ａ）で増幅することによってガ
ード電圧Ｖ1を発生し、シールド線４２に印加するよう
に調整しておけばよい。ところで、ガード電圧印加回路
をＤＣ印加に限れば、浮遊容量キャンセル効果は期待で
きなくなるので、そのような場合には、簡単な構成で外
乱の入りにくいグランド接続が有効である。

【００３９】図５は、図３や図４に示されたガード電圧
印加回路４３ａ〜ｃの具体的な回路例を示す。図５
（ａ）に示されるガード電圧印加回路４３ａは、可変抵
抗をフィードバック抵抗とする反転増幅回路である。フ
ィードバック抵抗の抵抗値を調整することによって、上
述の電圧ゲインを得ることができ、信号線４１と同電位
のガード電圧を発生させることができる。図５（ｂ）に
示されるガード電圧印加回路４３ｂは、２つの抵抗と１
つの演算増幅器から構成される非反転増幅回路である。
図５（ｃ）に示されるガード電圧印加回路４３ｃは、２
つの抵抗と１つの演算増幅器から構成されるボルテージ
フォロワである。これら図５（ｂ）及び図５（ｃ）につ
いても、抵抗の値を調整等することによって、図４にお
ける信号線４１と同電位のガード電圧を発生させること
ができる。

【００４０】なお、演算誤差、トラッキングエラー等が
起こる場合は、ゲインＡを１とすれば低減できる可能性
があり、Ａ＝１とすることがより好ましい。

【００４１】このような本発明の静電容量検出回路の電
子機器への応用として、被検出インピーダンスは、イン
ピーダンスの変化に応じて物理量を検出するようなセン
サとし、インピーダンス検出回路は、プリント基板又は
シリコン基板上に形成し、それらセンサと基板とを固定
する一体化が考えられる。より具体的には、被検出イン
ピーダンスとして、コンデンサマイクロホンを採用し、
静電容量検出回路についてはＩＣで実現し、それらコン
デンサマイクとＩＣとを一体化し、携帯電話機等に使用
されるマイクロホンとして１つの筐体（シールドボック
ス）に収めてもよい。図６は、上記第１の実施の形態例
における静電容量検出回路の電子機器への応用例を示す
図である。ここでは、コンデンサマイクロホンと静電容
量検出回路とが一体化された、携帯電話機等に用いられ
るマイクロホン５０の断面図が示されている。このマイ
クロホン５０は、音孔５２を有する蓋体５１と、音によ
って振動する振動膜５３と、振動膜５３を固定している
リング５４と、スペーサ５５ａと、スペーサ５５ａを介
して振動膜５３と対抗して設けられた固定電極５６と、
固定電極５６を支持する絶縁板５５ｂと、絶縁板５５ｂ
の裏面に固定された上記施の形態の静電容量検出回路が
形成されたＩＣチップ５８と、ＩＣチップ５８をモール
ドしているＩＣパッケージ５９と、ＩＣチップ５８とワ
イヤボンディング、コンタクトホール等で接続された外
部電極６１ａ、６１ｂ等とから構成される。

【００４２】コンデンサを形成している一方の電極であ
る振動膜５３は、所定の電位（本例では、接地）に接続
され、他方の電極である固定電極５６は、アルミニウム
板やワイヤボンディング等の導電体を介してＩＣチップ
５８の回路に接続されている。振動膜５３と固定電極５
６とからなるコンデンサの容量又はその変化は、絶縁板
５５ｂを介して隣接するＩＣチップ５８内の静電容量検
出回路によって検出され、電気信号に変換されて、外部
電極６１ａ、６１ｂ等から出力される。なお、蓋体５１
は、アルミニウム等の金属からなり、絶縁基板６０の上
面に形成された導電膜（図示せず）とともに、内部のコ
ンデンサ５３、５６やＩＣチップ５８への外乱ノイズの
侵入を遮蔽するシールドボックスとしての役割を果たし
ている。また本例では、固定電極５６と回路とを接続
し、振動膜５３を所定の電位に接続しているが、振動膜
５３と回路とを接続し、固定電極５６を所定の電位に接
続してもよい。ただし、経験的には前者の方が好まし
い。

【００４３】図７は、図６に示されたマイクロホン５０
の概略的な外観図である。図７（ａ）は平面図、図７
（ｂ）は正面図、図７（ｃ）は底面図である。図７
（ａ）、（ｂ）に示された蓋体５１の大きさは、例え
ば、およそφ５ｍｍ×高さ２ｍｍである。図７（ｃ）に
示された４つの外部電極６１ａ〜６１ｄは、例えば、静
電容量検出回路の電源用の２つの端子と、出力信号用の
２つの端子である。

【００４４】このような応用例においては、被検出コン
デンサ（ここでは、コンデンサマイクロホン）と静電容
量検出回路（ここでは、ＩＣチップ）とは前述の近接し
た条件下で隣り合って接するように隣接して設けられ、
極めて短い長さの導電体によって接続されている。そし
て、それらの部品は、金属製の蓋体等のシールド部材で
覆われている。したがって、このような応用例において
は、被検出コンデンサと静電容量検出回路とを接続する
信号線（導電体）に混入する外乱ノイズ等の悪影響につ
いては無視することができると考えられる。

【００４５】本応用例では、被検出コンデンサと静電容
量検出回路とは、非シールドの（シールドされていな
い）導電板、配線パターン、ワイヤボンディング、リー
ド線等により、最短経路を接続するのが好ましい。つま
り、本応用例では、信号線にシールド部材が備わってい
ないような小型のマイクロホンとなるので、被検出コン
デンサと静電容量検出回路とは極めて短い導電体で接続
され、シールド等にガード電圧を印加するための特殊な
回路を設けることがなく、回路規模を大きくしたり、回
路のコンパクト化を妨げることがない。他のマイクロホ
ンの例として、図８及び図９に、回路を基板にのせたも
のを示す。図６の静電容量検出回路が基板６２に搭載さ
れた以外は基本的に同じである。なお、本応用例に第２
の実施の形態例を適用すると、信号線のシールドにかか
る部分で回路規模は若干大きくなるが、より高精度な測
定のためには、こちらの方が好ましく、この構成を用い
てもよい。

【００４６】以上、本発明に係るインピーダンス検出回
路及び静電容量検出回路について、２つの実施の形態例
に基づいて説明したが、本発明は、これらの実施の形態
例に限定されるものではない。

【００４７】例えば、第２の実施の形態例では、被検出
コンデンサ１７と静電容量検出回路４０とを接続するケ
ーブルとして、１重のシールドケーブルが用いられた
が、これに代えて、２重のシールドケーブルを用いても
よい。このときには、信号線を覆う内側シールドにガー
ド電圧を印加し、内側シールドを覆う外側シールドを所
定の電位又はアースに接続することで、外乱ノイズに対
する遮蔽効果を高めることができる。

【００４８】また、図１０に示されるように、上記実施
の形態における静電容量検出回路１０及び３０における
コンデンサ１５と並列に抵抗１８を付加して接続しても
よい。これによって、コンデンサ１５と被検出コンデン
サ１７との接続点は、抵抗１８を介して第１演算増幅器
１４の出力端子と接続されることになり、直流的にフロ
ーティング状態となることが解消され、電位が固定され
る。

【００４９】また、被検出インピーダンスとして接続さ
れるものは、コンデンサマイクロホンだけに限られず、
加速度センサ、地震計、圧力センサ、変位センサ、変位
計、近接センサ、タッチセンサ、イオンセンサ、湿度セ
ンサ、雨滴センサ、雪センサ、雷センサ、位置合わせセ
ンサ、接触不良センサ、形状センサ、終点検出センサ、
振動センサ、超音波センサ、角速度センサ、液量セン
サ、ガスセンサ、赤外線センサ、放射線センサ、水位
計、凍結センサ、水分計、振動計、帯電センサ、プリン
ト基板検査機等の各種物理量を検出する全てのデバイス
が含まれる。

【００５０】

【発明の効果】以上の説明から明らかなように、本発明
に係るインピーダンス検出回路、静電容量検出回路及び
それらの方法は、演算増幅器に直流電圧を印加し、信号
線に被検出インピーダンスを接続することで、被検出イ
ンピーダンスのインピーダンスを検出している。つま
り、非反転入力端子を所定の電位に接続した演算増幅器
の出力端子とインピーダンス変換器の入力端子間にコン
デンサを接続するとともに、インピーダンス変換器の入
力端子と所定の電位間に被検出インピーダンスを接続し
ている。

【００５１】これによって、被検出インピーダンスに流
れる電荷のほぼ全てがインピーダンス素子に流れ、演算
増幅器の出力端子には被検出インピーダンスのインピー
ダンスに対応する正確な信号が出力されることとなり、
極めて微小なインピーダンスの検出が可能となる。特
に、それぞれのインピーダンスが容量性のときには、ｆ
Ｆオーダー以下の微小な容量の検出が可能となる。

【００５２】そして、演算増幅器の非反転入力端子は所
定の電位に接続されるともに、反転入力端子には抵抗を
介して直流電圧が印加されるので、演算増幅器は安定し
て動作し、検出信号に含まれるノイズが抑制される。そ
して、検出回路全体は、ＤＣ駆動で動作し、交流信号発
信器等を必要としないので、簡素化・コンパクト化され
得る。

【００５３】また、演算増幅器とインピーダンス変換器
との間にコンデンサが接続されているので、演算増幅器
とインピーダンス変換器との間に抵抗を接続した場合に
おけるその抵抗からの熱雑音によるＳ／Ｎ比の劣化とい
う問題も生じない。

【００５４】また、信号線に接続される回路素子を近接
して設けるか、このインピーダンス検出回路と被検出イ
ンピーダンスとを隣接した位置に設けておくことで、こ
の間を接続するシールドケーブルや、そのケーブルで発
生する浮遊容量をキャンセルする特殊な回路等は不要と
なる。

【００５５】なお、演算増幅器の出力端子には、被検出
インピーダンスのインピーダンスの変化分に対応する変
化成分が発生するので、出力端子の変化成分だけを取り
出すことで、コンデンサマイクロホン等の物理量の変化
に対応して容量が変化する容量型センサに好適な増幅回
路が実現される。例えば、極めて高い感度で音声を検出
するマイクロホンが実現される。

【００５６】なお、被検出コンデンサの一端とインピー
ダンス変換器の入力端子とをシールド部材で覆われた信
号線で接続し、その信号線の電圧と同電位の電圧をシー
ルド部材に印加するガード電圧印加手段を付加してもよ
い。これによって、信号線を同電位のシールドでガーデ
ィングし、信号線とシールド間に発生する浮遊容量をキ
ャンセルすることができるので、より微小の容量に対し
て高い精度で検出することが可能となる。

【００５７】以上のように、本発明により、微小なイン
ピーダンス及び容量を正確に検出することができ、か
つ、小型化に適した静電容量検出回路等が実現され、特
に、携帯電話機等の軽量・小型の音声通信機器の音声性
能が飛躍的に向上され、その実用的価値は極めて高い。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における静電容量検
出回路の回路図である。

【図２】図１に示された静電容量検出回路におけるイン
ピーダンス変換器の具体的な回路例を示す。

【図３】本発明の第２の実施の形態における静電容量検
出回路の回路図である。

【図４】図３に示された静電容量検出回路の変形例に係
る回路図である。

【図５】図３及び図４に示されたガード電圧印加回路の
具体的な回路例を示す。

【図６】本発明の静電容量検出回路の電子機器への応用
例を示す図（マイクロホンの断面図）である。

【図７】図６に示されたマイクロホンの概略的な外観図
であり、（ａ）は平面図、（ｂ）は正面図、（ｃ）は底
面図である。

【図８】マイクロホンの他の一例の断面図である。

【図９】図８に示されたマイクロホンの概略的な外観図
であり、（ａ）は平面図、（ｂ）は正面図である。

【図１０】本発明の他の実施の形態における静電容量検
出回路の回路図である。

【図１１】従来の静電容量検出回路の回路図である。

【符号の説明】

１０、４０、４５ 静電容量検出回路 １１ 直流電圧発生器 １２、１３、１８、３２、３３ 抵抗 １４、３０、３１、３２ 演算増幅器 １５ コンデンサ（インピーダンス素子） １６、１６ａ〜１６ｅ インピーダンス変換器 １７ 被検出コンデンサ ２０ 信号出力端子 ２１ インピーダンス変換器の入力端子 ２２ インピーダンス変換器の出力端子 ３４、３５ ＭＯＳＦＥＴ ４１ 信号線 ４２ シールド線 ４３ａ〜４３ｃ ガード電圧印加回路 ５０ マイクロホン ５１ 蓋体 ５２ 音孔 ５３ 振動膜 ５４ リング ５５ａ スペーサ ５５ｂ 絶縁板 ５６ 固定電極 ５８ ＩＣチップ ５９ ＩＣパッケージ ６０ 絶縁基板 ６１ａ〜６１ｄ 外部電極 ６２ 回路基板

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年１２月５日（２００２．１２．
５）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項５

【補正方法】変更

【補正内容】

Claims (15)

【特許請求の範囲】
1. 【請求項１】 被検出インピーダンスのインピーダンス
   に対応する検出信号を出力するインピーダンス検出回路
   であって、 入力インピーダンスが高く出力インピーダンスが低いイ
   ンピーダンス変換器と、容量性の第１インピーダンス素
   子と、第１演算増幅器と、前記第１演算増幅器に直流電
   圧を印加する直流電圧発生器と、前記第１演算増幅器の
   出力に接続される信号出力端子とを備え、 前記インピーダンス変換器の入力端子には前記被検出イ
   ンピーダンスの一端と前記第１インピーダンス素子の一
   端とが接続され、 前記第１演算増幅器の負帰還路に前記第１インピーダン
   ス素子及び前記インピーダンス変換器が含まれ、 前記被検出インピーダンスと前記インピーダンス検出回
   路とは隣接して設けられていることを特徴とするインピ
   ーダンス検出回路。
2. 【請求項２】 被検出インピーダンスのインピーダンス
   に対応する検出信号を出力するインピーダンス検出回路
   であって、 入力インピーダンスが高く出力インピーダンスが低いイ
   ンピーダンス変換器と、容量性の第１インピーダンス素
   子と、第１演算増幅器と、前記第１演算増幅器に直流電
   圧を印加する直流電圧発生器と、前記第１演算増幅器の
   出力に接続される信号出力端子とを備え、 前記インピーダンス変換器の入力端子には前記被検出イ
   ンピーダンスの一端と前記第１インピーダンス素子の一
   端とが接続され、 前記第１演算増幅器の負帰還路に前記第１インピーダン
   ス素子及び前記インピーダンス変換器が含まれ、 前記被検出インピーダンスと前記第１インピーダンス素
   子と前記インピーダンス変換器とが近接して設けられて
   いることを特徴とするインピーダンス検出回路。
3. 【請求項３】 前記被検出インピーダンスは、容量性の
   インピーダンス素子であることを特徴とする請求項１又
   は２記載の静電容量検出回路。
4. 【請求項４】 前記静電容量検出回路は、さらに、前記
   第１インピーダンス素子と並列に接続される抵抗素子を
   含むことを特徴とする請求項１〜３のいずれか１項に記
   載の静電容量検出回路。
5. 【請求項５】 前記交流電圧発生器と前記第１演算増幅
   器との間に備えられる第２インピーダンス素子をさらに
   含むことを特徴とする請求項１〜４のいずれか１項に記
   載のインピーダンス検出回路。
6. 【請求項６】 前記被検出インピーダンスの一端と前記
   インピーダンス変換器の入力端子とはシールド部材で覆
   われた信号線で接続され、 前記インピーダンス検出回路は、さらに、所定の電圧を
   前記シールド部材に印加するガード電圧印加手段を備え
   ることを特徴とする請求項１〜５のいずれか１項に記載
   のインピーダンス検出回路。
7. 【請求項７】 前記ガード電圧印加手段は、前記直流電
   圧発生器の出力電圧を入力とすることを特徴とする請求
   項６記載のインピーダンス検出回路。
8. 【請求項８】 前記ガード電圧印加手段は、前記インピ
   ーダンス変換器の出力電圧を入力とすることを特徴とす
   る請求項６記載のインピーダンス検出回路。
9. 【請求項９】 前記インピーダンス変換器は、ボルテー
   ジフォロワであることを特徴とする請求項１〜８のいず
   れか１項に記載のインピーダンス検出回路。
10. 【請求項１０】 前記インピーダンス変換器は、第２演
    算増幅器を含み、１よりも大きい電圧ゲインを有する電
    圧増幅回路であることを特徴とする請求項１〜８のいず
    れか１項に記載のインピーダンス検出回路。
11. 【請求項１１】 前記インピーダンス変換器は、ＭＯＳ
    ＦＥＴからなる入力回路と第２演算増幅器とを含むこと
    を特徴とする請求項１〜８のいずれか１項に記載の静電
    容量検出回路。
12. 【請求項１２】 前記被検出インピーダンスは、時間的
    に容量が変化する容量型センサであり、前記第１インピ
    ーダンス素子は、コンデンサであることを特徴とする請
    求項１〜１１のいずれか１項に記載の静電容量検出回
    路。
13. 【請求項１３】 前記被検出インピーダンスは、コンデ
    ンサマイクロホンであることを特徴とする請求項１２記
    載の静電容量検出回路。
14. 【請求項１４】 被検出インピーダンスのインピーダン
    スに対応する検出信号を出力するインピーダンス検出方
    法であって、 演算増幅器の出力端子とインピーダンス変換器の入力端
    子間に容量性の第１インピーダンス素子を接続し、 前記インピーダンス変換器の入力端子と所定の電位間に
    被検出インピーダンスを接続し、 抵抗を介して前記演算増幅器の一方の入力端子に直流電
    圧を印加し、他方の入力端子は所定の電位とし、 前記演算増幅器の出力端子に現れる電圧を検出信号とし
    て出力し、 前記被検出インピーダンスと前記インピーダンス変換器
    と前記第１インピーダンス素子とは近接して接続してお
    くことを特徴とするインピーダンス検出方法。
15. 【請求項１５】 前記インピーダンス検出方法におい
    て、 前記被検出インピーダンスの一端と前記インピーダンス
    変換器の入力端子とはシールド部材で覆われた信号線で
    接続し、 所定の電圧を前記シールド部材に印加することを特徴と
    する請求項１１記載のインピーダンス検出方法。