JP2003150390A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 時間的オーバヘッドの少ないタスクスイッチ
ングを可能にする。 【解決手段】 タスク１の実行中に割り込み制御信号の
入力を受け付けると、プログラムカウンタ１−１から１
−２に切り替えられ、レジスタファイル４−１から４−
２の経路に切り替えられ、タスク２の実行が開始され
る。タスク２の実行中に、タスク切替制御部４１は、ス
イッチ５１、スイッチ５３乃至５６、並びにスイッチ７
０を、プログラムカウンタ１−１、演算回路３の記憶素
子２１−１，２２−１および２３−１、並びにレジスタ
ファイル４−１をそれぞれ選択するように制御し、それ
らに記憶されているデータを第１の退避メモリ４２に退
避させる。データ退避終了後、第１の退避メモリ４２に
退避されているタスク３のデータが、プログラムカウン
タ１−１、演算回路３の記憶素子２１−１，２２−１お
よび２３−１、並びにレジスタファイル４−１にそれぞ
れ復元される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サに関し、特に、例えば、時間的オーバヘッドの少ない
タスクスイッチングを可能にしたマイクロプロセッサに
関する。特に、ソフトウェア無線技術（software radi
o）のように、復調処理、誤り訂正処理、プロトコル処
理のように種々の異なる処理を要求されるプロセッサに
好適なマイクロプロセッサに関する。

【０００２】

【従来の技術】近年、電子機器の高度化が進み、電子機
器内部に組み込まれるマイクロプロセッサにおいても、
さらなる高度化、かつ、効率的な処理が要求されてい
る。すなわち、大量のプログラムを実行する高速なマイ
クロプロセッサが必要とされている。

【０００３】一般に、組み込みマイクロプロセッサは、
リアルタイム処理を要求されることが多く、複雑なプロ
グラムの中でタイミングに制約のある部分を、確実に、
かつ、決められた時間内に実行すること、並びに、プロ
グラムを変更した際に処理時間が間に合うか否かを見通
し良く予測することが強く望まれる。

【０００４】その一方で、近年の半導体技術の進歩によ
り、以前に較べ、より多くの回路をマイクロプロセッサ
に使用することが可能となり、高度化、かつ、効率的な
処理の要求が満たされるのであれば、多少の回路量の増
大は許容される場合が多くなってきた。

【０００５】また、半導体技術の進歩により、回路の集
積密度が向上しているため、マイクロプロセッサとは別
のチップとされていたメモリなどを同一チップに集積す
ることができ、パッケージのピン数などの制約を受ける
ことにより制限されてきたマイクロプロセッサとメモリ
間のバス幅を大幅に広げることが可能となる。従って、
バス幅の増大およびバスの複数化に関して、制約が大幅
に緩和されている。

【０００６】ところで、マイクロプロセッサにおいてリ
アルタイム処理を実行する場合、外部周辺回路から、不
定期もしくは周期的な割り込み制御信号の入力を受け付
け、各種割り込みに応じたプログラム（いわゆる割り込
みサービス）を実行することができる。

【０００７】この際、実行していたプログラムと割り込
みサービスの間には連続性がないため、マイクロプロセ
ッサの内部状態（例えば、演算回路に使用しているパイ
プラインフリップフロップなど）を退避させるか、もし
くは、実行をストールするかによって、それまで実行し
ていたプログラムの演算結果を割り込みサービスが変更
しないようになされている。

【０００８】ここで、従来のマイクロプロセッサの内部
の構成について、図１を参照して説明する。

【０００９】プログラムカウンタ１は、次に実行すべき
命令（タスク）のアドレスを記憶しておくためのレジス
タであり、記憶されている、次に実行すべき命令のアド
レスを命令メモリ２に供給する。命令メモリ２は、プロ
グラムカウンタ１から供給されるアドレスに基づいて読
み出された命令を演算回路３に供給する。命令キャッシ
ュ７は、命令メモリ２のデータの出し入れの速度が、演
算回路３と比較して遅い場合に、アクセス局所性（Acce
ss Locality）を利用して擬似的に高速なデータアクセ
スをなすための緩衝用のメモリである。

【００１０】このマイクロプロセッサは、ステージ１１
乃至１５の５段のパイプラインのRISC（Reduced Instru
ction Set Computer）プロセッサで構成されているもの
とする。

【００１１】ステージ１１は、命令メモリ２に記憶され
ている命令（タスク）を読み出し（IF：Instruction Fe
tch）、記憶素子２０に記憶させる。ステージ１２は、
記憶素子２０に記憶されている命令およびレジスタファ
イル４に格納されているデータを読み出してデコード
（ID：Instruction Decode）し、記憶素子２１に記憶さ
せる。

【００１２】ステージ１３は、記憶素子２１に記憶され
ている命令を読み出して実行し（EX：Execution）、そ
の命令によって演算されたデータを記憶素子２２に記憶
させる。

【００１３】ステージ１４は、記憶素子２２に記憶され
ているデータを読み出し、記憶素子２３に記憶させる。
ステージ１４はまた、演算回路３内の内部状態に関する
データおよびレジスタファイル４の内容をデータメモリ
５に書き込ませる（MEM：Memory access）とともに、デ
ータメモリ５に書き込まれているデータを読み出し、演
算回路３およびレジスタファイル４に復元させる。ステ
ージ１５は、記憶素子２３に記憶されているデータを読
み出し、レジスタファイル４へライトバック（WB：Writ
e Back）する。データメモリ５とステージ１４の間に
は、擬似的に高速なデータアクセスをなすためのデータ
キャッシュ６が一般的には存在する。

【００１４】図２は、図１に示したマイクロプロセッサ
における、割り込みサービスによるタスク切り替えのタ
イミング動作を説明する図である。

【００１５】同図に示されるように、時刻Ｔ１におい
て、ステージ１１は、命令メモリ２に記憶されているタ
スク１を読み出し、記憶素子２０に記憶させる。時刻Ｔ
２において、ステージ１２は、記憶素子２０に記憶され
ているタスク１を読み出し、それをデコードし、記憶素
子２１に記憶させる。時刻Ｔ３において、ステージ１３
は、記憶素子２１に記憶されているタスク１を読み出
し、それを実行し、演算結果を記憶素子２２に記憶させ
る。時刻Ｔ４において、ステージ１４は、記憶素子２２
に記憶されているデータを読み出し、記憶素子２３に記
憶させる。時刻Ｔ５において、ステージ１５は、記憶素
子２３に記憶されているデータを読み出し、レジスタフ
ァイル４へライトバックする。

【００１６】このように、ステージ（例えば、ステージ
１１）に入力された信号は、クロック時間Ｔを経過した
後、次のステージ（いまの場合、ステージ１２）に供給
される。その後、このステージ（ステージ１１）に次の
入力があっても、この信号は、クロック時間Ｔを経過し
た後、次のステージ（ステージ１２）に供給される。従
って、次のステージ（ステージ１２）は、前のステージ
（ステージ１１）の入力の影響を受ける前に、現在の信
号を、さらに次のステージ（いまの場合、ステージ１
３）に供給することができる。

【００１７】時刻Ｔ７において、タスク切り替え制御信
号（割り込みサービス）が発生されると、マイクロプロ
セッサは、時刻Ｔ８において、次に実行すべき命令（タ
スク２）のアドレスを命令メモリ２に供給させるように
プログラムカウンタ１のアドレス切り替えを制御する。
その後、演算回路３には、パイプラインストールが発生
されるため、レジスタ退避命令が発生されるまで待機す
る。

【００１８】時刻Ｔ１２において、ステージ１５によっ
てデータがレジスタファイル４へライトバックされると
（全てのタスク１が吐き出されると）同時に、レジスタ
退避命令が発生され、ステージ１４からデータメモリ５
に、演算回路３内の内部状態に関するデータおよびレジ
スタファイル４の内容が退避される。

【００１９】ステージ１１のデータ退避が終了する時刻
Ｔ１５において、命令メモリ２に記憶されているタスク
２が読み出され、タスク２の実行が開始される。それ以
降、上述したタスク１と同様の動作が繰り返し実行され
る。

【００２０】そして、ステージ１１のタスク２の実行が
終了する時刻Ｔ５２において、レジスタ復帰命令が発生
され、データメモリ５から、タスク１の実行における演
算回路３の内部状態およびレジスタファイル４の内容が
復元される。ステージ１１のデータ復元が終了する時刻
Ｔ５５において、マイクロプロセッサは、次に実行すべ
き命令（タスク１）のアドレスを命令メモリ２に供給さ
せるようにプログラムカウンタ１のアドレス復帰を制御
する。その後、演算回路３には、パイプラインストール
が発生され、ステージ１５のデータ復元が終了されるま
で待機する。時刻Ｔ５９において、ステージ１５のデー
タ復元が終了されると、タスク１の実行が再開され、上
述した動作が繰り返される。

【００２１】このように、割り込みサービスプログラム
の実行によりレジスタファイル４の内容が破壊されない
ように、割り込みサービスを受け付ける前に、実行中の
演算回路３の内部状態およびレジスタファイル４の内容
が退避される。そして、割り込みサービスから復帰する
場合には、退避させていた演算回路３の内部状態および
レジスタファイル４の内容を復元することにより、割り
込みサービスによって、それ以前に実行されていたプロ
グラムの演算結果が変更されることを防止している。

【００２２】また、図３に示されるように、２系統のレ
ジスタファイル４−１および４−２を設け、割り込みサ
ービスを実行する際にレジスタファイルを切り替えるこ
とによって瞬時にタスクを切り替えることができるよう
にしたマイクロプロセッサも存在する。なお、図１と対
応する部分には同一の符号を付してあり、その説明は適
宜省略する。

【００２３】図３の構成においては、一方のレジスタフ
ァイル４−１に記憶されているタスクが実行されている
状態で割り込みサービスを受け付けたとき、他方のレジ
スタファイル４−２に記憶されているタスクを瞬時に実
行することができるようにスイッチ３１および３２がレ
ジスタファイル４−１からレジスタファイル４−２を選
択するように切り替えられるため、データ退避のための
オーバヘッドが発生しない。

【００２４】図４は、図３に示したマイクロプロセッサ
における、割り込みサービスによるタスク切り替えのタ
イミング動作を説明する図である。

【００２５】同図に示されるように、時刻Ｔ７におい
て、タスク切り替え制御信号（割り込みサービス）が発
生されると、マイクロプロセッサは、時刻Ｔ８におい
て、次に実行すべき命令（タスク２）のアドレスを命令
メモリ２に供給するようにプログラムカウンタ１のアド
レス切り替えを制御する。その後、演算回路３には、パ
イプラインストールが発生され、時刻Ｔ１２において、
ステージ１５によってデータがレジスタファイル４−１
へライトバックされると（全てのタスクが吐き出される
と）同時に、スイッチ３１および３２がレジスタファイ
ル４−１からレジスタファイル４−２を選択するように
切り替えられ、命令メモリ２に記憶されているタスク２
が読み出され、実行される。

【００２６】このように、２系統のレジスタファイルを
設けることにより、タスク１およびタスク２の切り替え
を瞬時に行うことができる。

【００２７】

【発明が解決しようとする課題】しかしながら、図１お
よび図２の例の場合、レジスタファイルの内部状態の退
避およびパイプラインストールのために数十クロックを
使用しなければならず、割り込みサービスが発生する毎
に、比較的大きな時間的オーバヘッドが生じる課題があ
った。

【００２８】また、図３および図４の例の場合、予め用
意したレジスタファイル群（図３の場合、２個）以上の
多重割り込みサービスが存在する場合、やはり、図１の
例の場合と同様に、レジスタファイル４の内部状態の退
避およびパイプラインストールのための時間的オーバヘ
ッドが生じてしまう課題があった。

【００２９】さらに、マイクロプロセッサにおけるメモ
リ階層構造の中で、最も高速で動作しなければならない
レジスタファイルを大量に設けることは、回路規模が大
きくなり、かつ、配線が多くなることを意味し、マイク
ロプロセッサのクロック速度向上の妨げとなる課題があ
った。

【００３０】本発明はこのような状況に鑑みてなされた
ものであり、レジスタファイルを大量に設けなくても、
時間的オーバヘッドの少ないタスク切り替えを可能にす
るとともに、ほぼ無制限の割り込み多重化を実現するこ
とができるようにするものである。

【００３１】

【課題を解決するための手段】本発明のマイクロプロセ
ッサは、データを演算する少なくとも１系統の演算手段
と、演算手段により演算されたデータを記憶する少なく
とも２系統の記憶手段と、少なくとも２系統の記憶手段
のうちのいずれかを選択するように制御する制御手段
と、制御手段によって選択された記憶手段を用いて第１
のタスクを実行中に、他方の記憶手段で保持されている
第２のタスクに関するデータを退避する退避手段と、退
避手段によって退避されている第３のタスクに関するデ
ータを、制御手段によって選択された記憶手段を用いて
第１のタスクを実行中に、他方の記憶手段に復元する復
元手段とを備えることを特徴とする。

【００３２】制御手段には、タスク切り替え制御信号が
発生されたとき、他方の記憶手段を選択するように制御
させることができる。

【００３３】制御手段には、外部から割り込み制御信号
の入力を受けたとき、他方の記憶手段を選択するように
制御させることができる。

【００３４】退避手段によりデータを退避している途中
で割り込み制御信号の入力を受けたとき、制御手段に
は、退避手段によりデータの退避が終了するまで割り込
み制御信号を保留させ、データの退避が終了したとき、
他方の記憶手段を選択するように制御させることができ
る。

【００３５】復元手段によりデータを復元している途中
で割り込み制御信号の入力を受けたとき、制御手段に
は、データの復元を中止させ、他方の記憶手段を選択す
るように制御させることができる。

【００３６】記憶手段は、レジスタファイルを含むもの
であるとすることができる。

【００３７】退避手段を複数有し、それらを相互に連結
させることができる。

【００３８】退避手段をマイクロプロセッサ外部に存在
するメモリ及び前記１系統の演算手段と接続し、退避手
段をマイクロプロセッサ外部に存在するメモリ又はキャ
ッシュとして動作させることができる。

【００３９】本発明のマイクロプロセッサにおいては、
２系統の記憶経路のうちのいずれかが選択され、選択さ
れた記憶経路を用いて第１のタスクを実行中に、他方の
記憶経路で保持されている第２のタスクに関するデータ
がメモリに退避され、メモリに退避されている第３のタ
スクに関するデータが、他方の記憶経路に復元される。

【００４０】

【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。

【００４１】図５は、本発明を適用したマイクロプロセ
ッサの内部の構成例を示すブロック図である。なお、従
来と対応する部分には同一の符号を付してあり、その説
明は適宜省略する。本発明においては、プログラムカウ
ンタ１、レジスタファイル４、並びに、演算回路３内の
記憶素子２０乃至２３を、それぞれ２系統で構成する
が、勿論、２以上の複数系統で構成するようにしてもよ
い。これに対して、ステージ１１乃至１５は、１系統の
みで構成されている。厳密に言うと、命令メモリ２とデ
ータメモリ５は、マイクロプロセッサには含まれず、そ
れ以外の部分をマイクロプロセッサコア（Microprocess
or Core）という。

【００４２】タスク切替制御部４１は、マイクロプロセ
ッサ内のスイッチ５１乃至７０を、所定の時間毎に発生
されるタスク切り替え制御信号により切り替えるように
制御するか、もしくは外部割り込み制御信号の入力によ
り切り替えるように制御する。初期状態において、タス
ク切替制御部４１は、プログラムカウンタ１−１および
１−２のうち、プログラムカウンタ１−１を選択するよ
うにスイッチ５２を制御し、演算回路３内の２系統のパ
イプラインのうち、記憶素子２０−１，２１−１，２２
−１および２３−１をそれぞれ選択するようにスイッチ
５７乃至６０を制御し、レジスタファイル４−１および
４−２のうち、レジスタファイル４−１を選択するよう
にスイッチ６８および６９をそれぞれ制御する。

【００４３】スイッチ５１は、退避用読み出しのための
スイッチ（選択装置）であり、タスク切替制御部４１の
制御の下、プログラムカウンタ１−１または１−２から
供給されるアドレスを第１の退避メモリ４２に供給す
る。スイッチ５２は、タスク切替制御部４１の制御の
下、プログラムカウンタ１−１または１−２から供給さ
れるアドレスを命令メモリ２に供給する。

【００４４】命令メモリ２は、スイッチ５２を介してプ
ログラムカウンタ１−１または１−２から供給されるア
ドレスに基づいて読み出される命令（タスク）を、演算
回路３に供給する。

【００４５】演算回路３は、ステージ１１乃至１５の５
段のパイプラインのRISCプロセッサで構成されており、
記憶素子が２個ずつ設けられているため、２系統のパイ
プラインとされている。なお、本発明の実施の形態にお
いては、パイプラインが５段になっている例を示した
が、段数は任意であり、より多くても少なくてもよい。

【００４６】ステージ１１は、命令メモリ２に記憶され
ている命令（タスク）を読み出し、記憶素子２０−１ま
たは２０−２に記憶させる。ステージ１２は、記憶素子
２０−１または２０−２に記憶されている命令をスイッ
チ５７を介して読み出すとともに、レジスタファイル４
−１または４−２に格納されているデータをスイッチ６
８または６９を介して読み出し、それらをデコードし、
記憶素子２１−１または２１−２に記憶させる。

【００４７】ステージ１３は、記憶素子２１−１または
２１−２に記憶されている命令をスイッチ５８を介して
読み出し、読み出した命令を実行し、その命令によって
演算されたデータを記憶素子２２−１または２２−２に
記憶させる。

【００４８】ステージ１４は、記憶素子２２−１または
２２−２に記憶されているデータをスイッチ５９を介し
て読み出し、記憶素子２３−１または２３−２に記憶さ
せる。ステージ１４はまた、タスクの実行により得られ
るデータをデータメモリ５に書き込ませるとともに、デ
ータメモリ５に書き込まれているデータを読み出し、記
憶素子２３−１または２３−２に記憶させる。

【００４９】ステージ１５は、記憶素子２３−１または
２３−２に記憶されているデータをスイッチ６０を介し
て読み出し、レジスタファイル４−１または４−２へラ
イトバックする。

【００５０】スイッチ５３は、退避用読み出しのための
スイッチ（選択装置）であり、タスク切替制御部４１の
制御の下、記憶素子２０−１または２０−２から読み出
される命令（タスク）を第１の退避メモリ４２に供給す
る。スイッチ５４は、退避用読み出しのためのスイッチ
であり、タスク切替制御部４１の制御の下、記憶素子２
１−１または２１−２から読み出されるデータを第１の
退避メモリ４２に供給する。スイッチ５５は、退避用読
み出しのためのスイッチであり、タスク切替制御部４１
の制御の下、記憶素子２２−１または２２−２から読み
出されるデータを第１の退避メモリ４２に供給する。ス
イッチ５６は、退避用読み出しのためのスイッチであ
り、タスク切替制御部４１の制御の下、記憶素子２３−
１または２３−２から読み出されるデータを第１の退避
メモリ４２に供給する。

【００５１】スイッチ６１は、復元用書き込みのための
スイッチであり、第１の退避メモリ４２から供給される
データ（アドレス）を、プログラムカウンタ１−１また
は１−２に供給する。スイッチ６２は、復元用書き込み
のためのスイッチであり、第１の退避メモリ４２から供
給されるデータ（命令）を、記憶素子２０−１または２
０−２に供給する。スイッチ６３は、復元用書き込みの
ためのスイッチであり、第１の退避メモリ４２から供給
されるデータを、記憶素子２１−１または２１−２に供
給する。スイッチ６４は、復元用書き込みのためのスイ
ッチであり、第１の退避メモリ４２から供給されるデー
タを、記憶素子２２−１または２２−２に供給する。ス
イッチ６５は、復元用書き込みのためのスイッチであ
り、第１の退避メモリ４２から供給されるデータを、記
憶素子２３−１または２３−２に供給する。

【００５２】スイッチ６６は、演算データ書き込みのた
めのスイッチであり、タスク切替制御部４１の制御の
下、ステージ１５からライトバックされるデータを、レ
ジスタファイル４−１または４−２に供給する。

【００５３】スイッチ６７は、復元用書き込みのための
スイッチであり、タスク切替制御部４１の制御の下、第
１の退避メモリ４２から供給されるデータを、レジスタ
ファイル４−１または４−２に供給する。

【００５４】スイッチ６８および６９は、演算データ読
み出しのためのスイッチであり、タスク切替制御部４１
の制御の下、レジスタファイル４−１または４−２から
読み出されるデータをステージ１２に供給する。

【００５５】スイッチ７０は、退避用読み出しのための
スイッチであり、タスク切替制御部４１の制御の下、レ
ジスタファイル４−１または４−２から読み出されるデ
ータを、第１の退避メモリ４２に供給する。

【００５６】第１の退避メモリ４２は、スイッチ５１を
介して供給されるプログラムカウンタ１−１または１−
２からの退避データ、スイッチ５３乃至５６を介して供
給される演算回路３からの退避データ、並びに、スイッ
チ７０を介して供給されるレジスタファイル４−１また
は４−２からの退避データを書き込む。書き込まれた退
避データは、復元時に読み出される。また、第１の退避
メモリ４２に加え、第２の退避メモリ４３が存在すると
さらに好適である。例えば、第１の退避メモリ４２は容
量（capacity）は小さいが、転送速度が早いメモリ（Hi
gh Access bandwidth）であり、第２の退避メモリ４３
は、容量は大きいが転送速度が遅い（LowAccess bandwi
dth）ものとする。その場合は、すぐに処理が必要とさ
れないデータは第２の退避メモリ４３にセーブしてお
く、などの多段階の処理が可能になる。

【００５７】また、マイクロプロセッサの外部に存在す
る命令メモリ２と、第１の退避メモリ４２及び第２の退
避メモリ４３を接続し、さらにその入出力をステージ１
１へ双方向接続することにより、第１の退避メモリ４２
又は第２の退避メモリ４３を命令キャッシュ７（図１）
として利用することもできる。同様に、マイクロプロセ
ッサの外部に存在するデータメモリ５と、第１の退避メ
モリ４２及び第２の退避メモリ４３を接続し、さらにそ
の入出力をステージ１４へ双方向接続することにより、
第１の退避メモリ４２又は第２の退避メモリ４３をデー
タキャッシュ６（図１）として利用することもできる。
このように、退避メモリとキャッシュを兼用することに
より、実装効率（面積効率）を改善することができる。

【００５８】また、命令メモリ２と第１の退避メモリ４
２及び第２の退避メモリ４３が接続されることで、退避
メモリを命令メモリ２として代用することも可能にな
る。これを上述の例にあてはめると、容量は小さいが転
送速度の速い第１の退避メモリ４２を命令キャッシュ７
として代用し、容量は大きいが転送速度の遅い第２の退
避メモリ４３を命令メモリ２として代用することも可能
である。このような構成にすることで、実装効率（面積
効率）を改善することもできる。

【００５９】なお、第２の退避メモリ４３は、マイクロ
プロセッサ内部にあってもよいし、外部にあってもよ
い。

【００６０】なお、退避データは、多重化して順次書き
込まれるか、もしくは、並列に同時に書き込まれる。ま
た同様に、復元するデータも、多重化して読み出される
か、もしくは、並列に同時に読み出される。

【００６１】図６は、図５に示したマイクロプロセッサ
における、割り込みサービスによるタスク切り替えのタ
イミング動作を説明する図である。ここでは、タスク
１、タスク２、およびタスク３の順で実行されるように
スケジュールされているものとし、これらタスク１乃至
タスク３のうち、タスク３は、以前に、タスクの実行途
中に割り込み入力されたことがあり、第１の退避メモリ
４２に退避データが存在するものとし、タスク２は、第
１の退避メモリ４２に退避データが存在せず、タスク２
の実行開始時において退避データの復元は必要ないもの
として説明する。なお、現在演算に使用されているレジ
スタファイルを「表」、現在演算に使用していないレジ
スタファイルを「裏」と適宜称することにする。

【００６２】同図に示されるように、初期状態において
タスク１が実行されており、時刻Ｔ７において、タスク
切り替え制御信号が発生されると、タスク切替制御部４
１は、時刻Ｔ８において、プログラムカウンタ１−１か
らプログラムカウンタ１−２を選択するようにスイッチ
５２を制御する。時刻Ｔ９において、タスク切替制御部
４１は、レジスタファイル４−１からレジスタファイル
４−２の経路に切り替えるようにスイッチ６８および６
９を制御する。これにより、レジスタファイル４−１が
「表」から「裏」に切り替えられ、レジスタファイル４
−２が「裏」から「表」に切り替えられ、命令メモリ２
に記憶されているタスク２の実行が開始される。それ以
降、タスク１と同様の動作が繰り返し実行される。

【００６３】すなわち、タスク切替制御部４１は、時刻
Ｔ８において、記憶素子２０−２を選択するようにスイ
ッチ５７を切り替え、時刻Ｔ９において、記憶素子２１
−２を選択するようにスイッチ５８を切り替え、時刻Ｔ
１０において、記憶素子２２−２を選択するようにスイ
ッチ５９を切り替え、時刻Ｔ１１において、記憶素子２
３−２を選択するようにスイッチ６０を切り替える。こ
のように、各ステージ毎にタスク１の実行からタスク２
の実行に切り替えられる。

【００６４】時刻Ｔ１２において、ステージ１５によっ
てデータがレジスタファイル４−１へライトバックされ
ると（全てのタスク１が吐き出されると）同時に、タス
ク切替制御部４１は、レジスタファイル４−２にデータ
をライトバックするように、スイッチ６６を切り替え
る。これにより、レジスタファイル４−１は「裏」（待
機状態）となるため、その時間を利用して、第１の退避
メモリ４２に、レジスタファイル４−１の内容およびタ
スク１の実行における演算回路３の内部状態に関するデ
ータを退避させ、次に実行すべきタスクを復元させてお
く。

【００６５】いまの場合、タスク２の次にタスク３が実
行されるようにスケジュールされているため、タスク２
の実行中に、タスク１のデータ退避、およびタスク３の
データ復元を行うようにする。

【００６６】具体的には、時刻Ｔ１３において、タスク
切替制御部４１によって、スイッチ５１、スイッチ５３
乃至５６、並びにスイッチ７０が、「裏」となるプログ
ラムカウンタ１−１、演算回路３の記憶素子２０−１，
２１−１，２２−１および２３−１、並びにレジスタフ
ァイル４−１をそれぞれ選択するように切り替えられ、
プログラムカウンタ１−１、演算回路３の記憶素子２０
−１，２１−１，２２−１および２３−１、並びにレジ
スタファイル４−１に記憶されているデータが第１の退
避メモリ４２に退避される。そして、時刻Ｔ３２におい
て、データ退避が終了されると、時刻Ｔ３４において、
第１の退避メモリ４２に退避されているタスク３のデー
タが、「裏」となるプログラムカウンタ１−１、演算回
路３の記憶素子２０−１，２１−１，２２−１および２
３−１、並びにレジスタファイル４−１にそれぞれ書き
込まれ、復元される。

【００６７】このように、タスク２の実行中に、「裏」
となるプログラムカウンタ１−１、演算回路３の記憶素
子２０−１，２１−１，２２−１および２３−１、並び
にレジスタファイル４−１にタスク３の以前の切り替え
時のデータが復元されるため、タスク１からタスク２の
切り替えと同様に、瞬時にタスク２からタスク３に切り
替えられる。

【００６８】また、タスク３を実行中に、「裏」となる
レジスタファイル４−２、プログラムカウンタ１−２、
演算回路３の記憶素子２０−２，２１−２，２２−２お
よび２３−２に記憶されているタスク２のデータを第１
の退避メモリ４２に退避させ、次に実行すべきタスク１
をそれらに復元することによって、時間的オーバヘッド
なしにタスク切り替え（タスクスイッチング）を実行す
ることができる。

【００６９】さらに、第１の退避メモリ４２の記憶容量
に応じて、複数のタスクを自由に切り替えて実行するこ
とも可能となる。

【００７０】以上においては、タスク切り替え制御信号
が、適切なタイミングで与えられるものとして説明した
が、例えば、自走するカウンタによってタスク切り替え
制御信号を生成することによって、各タスクに均等に実
行時間を与えることもできる。

【００７１】また、プリロード可能なダウンカウンタを
設け、そのダウンカウンタの値が０となるタイミングで
タスク切り替え制御信号を発生させるものとし、タスク
切り替え制御信号が発生したときにプリロード値をダウ
ンカウンタ内にロードするように構成すれば、予め設定
するプリロード値を変更するだけで、タスク切り替えの
間隔を可変にすることができる。

【００７２】さらに、ダウンカウンタにロードするプリ
ロード値を保持する複数のレジスタを設け、それらのレ
ジスタをどのような順番でロードするかをプログラムに
よって設定することにより、柔軟なタスク切り替えを実
現することができる。

【００７３】また以上においては、予めタスクスイッチ
が予測可能である場合について説明したが、外部割込み
サービスにおいても、時間的オーバヘッドなしにタスク
切り替えを実行することができる。

【００７４】なお、マイクロプロセッサ内に第１の退避
メモリ４２を設ける場合を例にして説明したが、これに
限らず、例えば、図示せぬキャッシュメモリに退避メモ
リを兼用させるようにしてもよい。

【００７５】図７は、外部割込みサービスによるタスク
切り替えのタイミング動作を説明する図である。この例
の場合、データ退避およびデータ復元が実行されていな
いタイミングに割り込みサービスがあるため、通常のタ
スク切り替えと同様に扱うことができる。

【００７６】同図に示されるように、タスク２の実行中
に行われるタスク１のデータ退避が時刻Ｔ３２に終了
し、その後、時刻Ｔ３３において、外部から割り込み制
御信号の入力を受け付けると、タスク切替制御部４１
は、時刻Ｔ３４において、プログラムカウンタ１−２か
らプログラムカウンタ１−１を選択するようにスイッチ
５２を制御するとともに、演算回路３の記憶素子２０−
１，２１−１，２２−１および２３−１をそれぞれ選択
するようにスイッチ６１乃至６５を制御する。時刻Ｔ３
５において、タスク切替制御部４１は、レジスタファイ
ル４−２からレジスタファイル４−１の経路に切り替え
るようにスイッチ６８および６９を制御する。

【００７７】これにより、第１の退避メモリ４２に退避
されているタスク３のデータが、プログラムカウンタ１
−１、演算回路３の記憶素子２０−１，２１−１，２２
−１および２３−１、並びにレジスタファイル４−１に
それぞれ復元され、タスク３が実行され、いままで実行
されていたタスク２は中断される。すなわち、レジスタ
ファイル４−１の内容、およびタスク１の実行における
演算回路３の内部状態に関するデータは既に第１の退避
メモリ４２に退避されているため、直ちにタスク３の実
行を行うことができる。

【００７８】時刻Ｔ３８において、ステージ１５によっ
てデータがレジスタファイル４−１へライトバックされ
ると（全てのタスク２が吐き出されると）同時に、タス
ク切替制御部４１は、タスク３をレジスタファイル４−
１にライトバックするように、スイッチ６６を切り替え
る。

【００７９】ステージ１１のタスク３の実行が終了する
時刻Ｔ４０において、タスク切替制御部４１は、レジス
タファイル４−１から４−２の経路に切り替えるように
スイッチ６８および６９を制御する。これにより、割り
込みにより中断されていたタスク２の実行が再開され
る。

【００８０】時刻Ｔ４１において、タスク切替制御部４
１によって、スイッチ６１乃至６５、およびスイッチ６
７が、「裏」となるプログラムカウンタ１−１、演算回
路３の記憶素子２０−１，２１−１，２２−１および２
３−１、並びにレジスタファイル４−１をそれぞれ選択
するように切り替えられ、第１の退避メモリ４２に退避
されているデータが、レジスタファイル４−１、プログ
ラムカウンタ１−１、演算回路３の記憶素子２０−１，
２１−１，２２−１および２３−１に書き込まれ、復元
される。

【００８１】このように、現在使用していないプログラ
ムカウンタ１−１、演算回路３の記憶素子２０−１，２
１−１，２２−１および２３−１、並びにレジスタファ
イル４−１を、割り込みが入ったタスクの演算用に割り
当てることにより、割り込みされ、一時中断されたタス
ク２の状態を保存する必要がない。すなわち、データ退
避およびデータ復元は不要となる。

【００８２】図８は、他の外部割り込みサービスによる
タスク切り替えのタイミング動作を説明する図である。
この例においては、データ退避中に割り込みサービスが
あった場合の動作について説明する。

【００８３】同図に示されるように、タスク２の実行中
に行われるデータ退避の途中の時刻Ｔ３１において、外
部から割り込み制御信号の入力を受け付けると、タスク
切替制御部４１は、その受け付けを一旦保留し、データ
退避が終了するまで待機する。

【００８４】そして、時刻Ｔ３２において、タスク２の
実行中に行われるデータ退避が終了されると、時刻Ｔ３
３において、タスク切替制御部４１は、保留されている
割り込み制御信号の入力を受け付ける。時刻Ｔ３４にお
いて、タスク切替制御部４１は、プログラムカウンタ１
−２からプログラムカウンタ１−１を選択するようにス
イッチ５２を制御するとともに、演算回路３の記憶素子
２０−１，２１−１，２２−１および２３−１をそれぞ
れ選択するようにスイッチ６１乃至６５を制御する。時
刻Ｔ３５において、タスク切替制御部４１は、レジスタ
ファイル４−２からレジスタファイル４−１の経路に切
り替えるようにスイッチ６８および６９を制御する。

【００８５】これにより、第１の退避メモリ４２に退避
されているタスク３のデータが、プログラムカウンタ１
−１、演算回路３の記憶素子２０−１，２１−１，２２
−１および２３−１、並びにレジスタファイル４−１に
それぞれ復元され、タスク３が実行され、いままで実行
されていたタスク２は中断される。

【００８６】時刻Ｔ３８において、ステージ１５によっ
てデータがレジスタファイル４−２へライトバックされ
ると（全てのタスク２が吐き出されると）同時に、タス
ク切替制御部４１は、タスク３をレジスタファイル４−
１にライトバックするように、スイッチ６６を切り替え
る。時刻Ｔ３９において、タスク切替制御部４１によっ
て、スイッチ５１、スイッチ５３乃至５６、並びにスイ
ッチ７０が、「裏」となるプログラムカウンタ１−２、
演算回路３の記憶素子２０−１，２１−２，２２−２お
よび２３−２、並びにレジスタファイル４−２をそれぞ
れ選択するように切り替えられ、プログラムカウンタ１
−２、演算回路３の記憶素子２０−２，２１−２，２２
−２および２３−２、並びにレジスタファイル４−２に
記憶されているデータが第１の退避メモリ４２に退避さ
れる。

【００８７】このように、データの退避中に割り込みが
入る場合には、その退避が終了するまで割り込み制御信
号の受け付けを保留にすることによって、確実にデータ
を退避させることができ、かつ、時間的オーバヘッドな
しにタスク切り替えを実行することができる。

【００８８】図９は、他の外部割込みサービスによるタ
スク切り替えのタイミング動作を説明する図である。こ
の例においては、データ復元中に割り込みサービスがあ
った場合の動作について説明する。

【００８９】同図に示されるように、タスク２の実行中
に行われるデータ復元の途中の時刻Ｔ１１において、外
部から割り込み制御信号の入力を受け付けると、データ
の復元を中止し、時刻Ｔ１２において、タスク切替制御
部４１は、プログラムカウンタ１−２からプログラムカ
ウンタ１−１を選択するようにスイッチ５２を制御する
とともに、レジスタファイル４−２からレジスタファイ
ル４−１の経路に切り替えるようにスイッチ６８および
６９を制御する。

【００９０】これにより、第１の退避メモリ４２に退避
されているタスク３のデータが、プログラムカウンタ１
−１、演算回路３の記憶素子２０−１，２１−１，２２
−１および２３−１、並びにレジスタファイル４−１に
それぞれ復元され、タスク３が実行され、いままで実行
されていたタスク２は中断される。なお、途中まで復元
されていたデータは、割り込まれたタスク３によって上
書きされる。

【００９１】時刻Ｔ１９において、割り込みサービスが
終了すると、時刻Ｔ２０において、タスク切替制御部４
１は、レジスタファイル４−１からレジスタファイル４
−２の経路に切り替えるようにスイッチ６８および６９
を制御する。これにより、中断されていたタスク２が再
開され、時刻Ｔ２０において、割り込みにより中止され
たデータの復元が再開される。

【００９２】このように、データの復元中に割り込みが
入る場合には、その復元を中止し、割り込みサービスが
終了した時点で、復元をやり直すことによって、確実に
データを復元させることができ、かつ、時間的オーバヘ
ッドなしにタスク切り替えを実行することができる。

【００９３】以上のように、演算に使用していない裏の
レジスタファイルのデータを第１の退避メモリ４２に退
避させた後、そこに、次に実行すべきデータを第１の退
避メモリ４２から復元することにより、ほぼ無制限の割
り込みサービスに対して、時間的オーバヘッドなしにタ
スク切り替えを実現することができる。

【００９４】

【発明の効果】本発明のマイクロプロセッサによれば、
２系統の記憶経路のうちのいずれかを選択し、選択され
た記憶経路を用いて第１のタスクを実行中に、他方の記
憶経路で保持されている第２のタスクに関するデータを
メモリに退避し、メモリに退避されている第３のタスク
に関するデータを、他方の記憶経路に復元するようにし
たので、ほぼ無制限の割り込みサービスに対して、時間
的オーバヘッドなしにタスク切り替えを実現することが
できる。オーバヘッドをなくすことにより、ソフトウェ
ア無線などで必要とされる性質の異なる処理（復調、誤
り訂正など）の高速切り替えを、効率的に行うことがで
きる。

【図面の簡単な説明】

【図１】従来のマイクロプロセッサの内部の構成例を示
す図である。

【図２】図１のマイクロプロセッサにおける、割り込み
サービスによるタスク切り替えのタイミング動作を説明
する図である。

【図３】従来の他のマイクロプロセッサの内部の構成例
を示す図である。

【図４】図２のマイクロプロセッサにおける、割り込み
サービスによるタスク切り替えのタイミング動作を説明
する図である。

【図５】本発明を適用したマイクロプロセッサの内部の
構成例を示すブロック図である。

【図６】図５のマイクロプロセッサにおける、割り込み
サービスによるタスク切り替えのタイミング動作を説明
する図である。

【図７】図５のマイクロプロセッサにおける、外部割り
込みサービスによるタスク切り替えのタイミング動作を
説明する図である。

【図８】図５のマイクロプロセッサにおける、他の外部
割り込みサービスによるタスク切り替えのタイミング動
作を説明する図である。

【図９】図５のマイクロプロセッサにおける、他の外部
割り込みサービスによるタスク切り替えのタイミング動
作を説明する図である。

【符号の説明】

１−１，１−２ プログラムカウンタ， ２ 命令メモ
リ， ３ 演算回路，４−１，４−２ レジスタファイ
ル， ５ データメモリ， ６ データキャッシュ，
７ 命令キャッシュ， １１乃至１５ ステージ， ２
０−１，２０−２，２１−１，２１−２，２２−１，２
２−２，２３−１，２３−２ 記憶素子， ４１ タス
ク切替制御部， ４２ 第１の退避メモリ， ４３ 第
２の退避メモリ， ５１乃至７０ スイッチ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 データを演算する少なくとも１系統の演
   算手段と、 前記演算手段により演算された前記データを記憶する少
   なくとも２系統の記憶手段と、 前記少なくとも２系統の記憶手段のうちのいずれかを選
   択するように制御する制御手段と、 前記制御手段によって選択された前記記憶手段を用いて
   第１のタスクを実行中に、他方の前記記憶手段で保持さ
   れている第２のタスクに関するデータを退避する退避手
   段と、 前記退避手段によって退避されている第３のタスクに関
   するデータを、前記制御手段によって選択された前記記
   憶手段を用いて前記第１のタスクを実行中に、他方の前
   記記憶手段に復元する復元手段とを備えることを特徴と
   するマイクロプロセッサ。
2. 【請求項２】 前記制御手段は、タスク切り替え制御信
   号が発生されたとき、他方の前記記憶手段を選択するよ
   うに制御することを特徴とする請求項１に記載のマイク
   ロプロセッサ。
3. 【請求項３】 前記制御手段は、外部から割り込み制御
   信号の入力を受けたとき、他方の前記記憶手段を選択す
   るように制御することを特徴とする請求項１に記載のマ
   イクロプロセッサ。
4. 【請求項４】 前記退避手段により前記データを退避し
   ている途中で前記割り込み制御信号の入力を受けたと
   き、前記制御手段は、前記退避手段により前記データの
   退避が終了するまで前記割り込み制御信号を保留し、前
   記データの退避が終了したとき、他方の前記記憶手段を
   選択するように制御することを特徴とする請求項３に記
   載のマイクロプロセッサ。
5. 【請求項５】 前記復元手段により前記データを復元し
   ている途中で前記割り込み制御信号の入力を受けたと
   き、前記制御手段は、前記データの復元を中止し、他方
   の前記記憶手段を選択するように制御することを特徴と
   する請求項３に記載のマイクロプロセッサ。
6. 【請求項６】 前記記憶手段は、レジスタファイルを含
   むことを特徴とする請求項１に記載のマイクロプロセッ
   サ。
7. 【請求項７】 前記退避手段を複数有し、それらが相互
   に連結されていることを特徴とする請求項１に記載のマ
   イクロプロセッサ。
8. 【請求項８】 前記退避手段をマイクロプロセッサ外部
   に存在するメモリ及び前記１系統の演算手段と接続し、 前記退避手段を前記マイクロプロセッサ外部に存在する
   メモリ又はキャッシュとして動作させることを特徴とす
   る請求項１に記載のマイクロプロセッサ。