JP2000029737A - デバッグ機能のためのリアルタイム外部命令挿入を有するプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 デバッグ機能のためのリアルタイムの外部命
令挿入を有するプロセッサを提供する。 【解決手段】 プロセッサは、埋込形コードを実行する
よう動作可能なプロセッサ回路と、該プロセッサ回路と
インターフェースしかつデバッグ・ホストと通信するよ
う動作可能なデバッグ回路と、を備える。プロセッサ回
路は、該プロセッサ回路によるプロセッサ・デコード６
２および実行のための命令を選択するよう動作可能な実
行コントロール・ロジック６０を含む。デバッグ回路
は、命令のソースとして実行コントロール・ロジック６
０に接続したレジスタ３０を含む。実行コントロール・
ロジック６０は、デバッグ回路内のレジスタ３０と他の
命令ソース６４−６８との間で選択するための調停法を
有することにより、デバッグ回路内のレジスタ３０がプ
ロセッサ回路による実行のための外部命令挿入を可能に
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には埋込形
プロセッサに関し、詳細には、デバッグ・モニタなしの
デバッグ機能のためのリアルタイム外部命令挿入を有す
るプロセッサに関するものである。

【０００２】

【従来の技術】埋込形プロセッサは、多種多様な分野に
おいて広く使用されていて、一般には、所望の機能を実
行するのに埋込形のコードを実行するプロセッサ回路を
備えている。１つのタイプの埋込形プロセッサは、マイ
クロコントローラであって、これは、例えばモータのよ
うなデバイスの動作を制御するのに使用することができ
る。別のタイプの埋込形プロセッサは、デジタル信号プ
ロセッサ（ＤＳＰ）であって、これは、例えばセルラ電
話のような種々の通信用製品において使用することがで
きる。所望の機能を実行するために埋込形プロセッサを
使用することは、一般には、埋込形コードの開発および
デバッグを必要とする。多くのアプリケーションにおい
ては、埋込形コードは、タイム・クリティカルなタスク
（ｔｉｍｅｃｒｉｔｉｃａｌ ｔａｓｋ）を実行するた
めのフォアグラウンド・コードと、そして管理的なある
いはより高いレベルのタスクを実行するためのバックグ
ラウンド・コードを含んでいる。

【０００３】

【発明が解決しようとする課題】ある種のアプリケーシ
ョンに対しては、リアルタイム実行コントロールを使っ
てこの埋込形コードをデバッグできることが特に重要と
なり得る。また、埋込形プロセッサ内のレジスタおよび
メモリに対するリアルタイムのデバッグ・アクセスを、
デバッグ・モニタを使用せずに、しかもこのプロセッサ
を停止させずに提供することも重要となり得る。リアル
タイム実行コントロールは、ある所与のタスクの埋込形
プロセッサ実行の中断を可能とする一方で、このプロセ
ッサが他のタイム・クリティカルなタスクに対しサービ
スを続行できるようにする。したがって、リアルタイム
実行コントロールにより、プロセッサ開発およびデバッ
グ・ツールのユーザが、本システム内の埋込形コードの
実行の対話形式での制御を、プロセッサのタイム・クリ
ティカルなタスクを実行する能力に必ずしも妨害せずに
可能となる。例えば、ハードディスク・ドライブのモー
タを制御するのに使用するプロセッサ内の埋込形コード
をデバッグしている場合、このプロセッサは、そのモー
タの制御を停止させられるべきではない。そうでなけれ
ば、そのモータは、制御ができなくなって、ハードディ
スク・ドライブを破壊するおそれがある。したがって、
その埋込形命令コードのデバッグ中、このプロセッサが
そのモータを制御するタイム・クリティカルなタスクの
実行を続行できるようにすることが重要である。

【０００４】１つの在来の実行コントロール方法は、ブ
レイク・イベント時に全てのプロセッサ実行を停止さ
せ、そして実行が再開するまでどのような割込も処理す
るのを許可しないようにすることである。このアプロー
チは、プロセッサのあるものにおいて使用されているス
トップモード・エミュレーション法において取られてい
る。しかし、これは、リアルタイムの埋込形システムに
おけるプロセッサの実行を制御することを可能にするも
のではない。

【０００５】別の在来の方法は、ブレイク・イベントに
特別な割込をトリガさせ、この割込が、プロセッサに割
込サービス・ルーチンを実行させることであり、この割
込サービス・ルーチンにおいては、プロセッサは、実行
を再開するコマンドか、もしくはイネーブルされたタイ
ム・クリティカルな割込が生起するのを待機する。この
タイプの割込サービス・ルーチンは、“デバッグ・モニ
タ”と呼ぶことも多い。したがって、このデバッグ・モ
ニタは、埋込形プロセッサが、これがデバッグ状態に置
かれた後に実行するコードにより実現する。このデバッ
グ・モニタのアプローチは、ある形式の実行コントロー
ルを提供し、したがってストップモード・エミュレーシ
ョン法の使用に加えて、ある種のプロセッサにおいて使
用されている。

【０００６】このデバッグ・モニタ法においては、上記
の特別割込サービス・ルーチンは、通常は、スキャン可
能なレジスタを通してデバッグ・ホストと通信をする。
デバッグ・ホストは、コマンドをスキャンイン（ｓｃａ
ｎ ｉｎ）しそして結果をスキャンアウト（ｓｃａｎ
ｏｕｔ）する。ホールトされたときには、プロセッサ
は、実際にはデバッグ・モニタの内側にあって、コマン
ドを実行しながら、タイム・クリティカルな割込サービ
ス・ルーチンをサービスする。結果として、このデバッ
グ・モニタ法は、これがプログラムやデータ・メモリの
ようなシステム・リソースを使用するという問題を抱え
ている。一般的には、オンチップ・メモリは非常に高価
であり、デバッグ・モニタが破壊する可能性もある。さ
らに、デバッグ・モニタに出入りするときにコンテキス
トをセーブし復元することによる実行上のオーバーヘッ
ドに遭遇し、またタイム・クリティカルな割込は、一般
的にこの時間中はブロックされなければならない。

【０００７】

【課題を解決するための手段】本発明によれば、デバッ
グ機能のためのリアルタイムの外部命令挿入を有するプ
ロセッサを開示し、従来のプロセッサ・デバッグ法に優
る利点を提供する。

【０００８】本発明の１形態によれば、プロセッサは、
埋込形コードを実行するよう動作可能なプロセッサ回路
と、該プロセッサ回路とインターフェースしかつデバッ
グ・ホストと通信するよう動作可能なデバッグ回路と、
を備える。プロセッサ回路は、該プロセッサ回路による
プロセッサ・デコードおよび実行のための命令を選択す
るよう動作可能な実行コントロール・ロジックを含む。
デバッグ回路は、命令のソースとして実行コントロール
・ロジックに接続したレジスタを含む。実行コントロー
ル・ロジックは、デバッグ回路内のレジスタと他の命令
ソースとの間で選択するため調停法を有することによ
り、デバッグ回路内の前記レジスタがプロセッサ回路に
よる実行のための外部命令挿入を可能にする。１実施形
態においては、他の命令ソースは、フェッチ・キュー、
割込レジスタ、およびパイプライン保護レジスタを含
む。また、この実施形態においては、調停法は、デバッ
グ命令をプリエンプティブまたは非プリエンプティブと
できるようにすることができる。

【０００９】本発明の技術的利点は、デバッグ・モニタ
を使用せずに外部命令挿入を可能にできることである。
デバッグ・モニタのコードおよび動作オーバーヘッドを
除去することは、デバッグ・モニタに対するコードと、
デバッグ・モニタの実行の間データを保持するためのプ
ロセッサ・リソースの使用と、ブレイク・イベントとタ
イム・クリティカルな割込をサービスできることとの間
の比較的長い遅れと、デバッグ・モニタを作成する際の
開発時間と、を除去することを含む利点を提供する。

【００１０】本発明の別の技術的利点は、命令挿入のた
めに使用すべき内部レジスタへのアクセスの拡張にあ
る。これの機構は、プロセッサの一部として含め、そし
て代替の命令ソースを提供する。本発明のさらに別の技
術的利点は、図面、説明および請求項から明らかとな
る。

【００１１】

【実施の形態】本発明のより完全な理解並びにその効果
については、添付図面と共に以下の説明から得ることが
できる。尚、図面においては、同じ要素には同じ参照番
号を付してある。

【００１２】図１は、デバッグ環境の１実施形態のブロ
ック図であって、その全体を１０で示し、そしてデバッ
グ・ホスト１２とターゲット・システム１４とを含んで
いる。この実施形態においては、ターゲット・システム
１４は、制御下のデバイス１８に制御信号を供給しまた
それからセンサ信号を受ける埋込形プロセッサ１６を有
している。例えば、プロセッサ１６はマイクロコントロ
ーラとすることができ、デバイス１８は、ハードディス
ク・ドライブ・モータとすることができる。プロセッサ
１６は、埋込形コード１９を実行することにより、プロ
グラムされた機能を実行する。一般に、埋込形コード１
９は、２つのカテゴリの埋込形コード、すなわち、フォ
アグラウンド・コードとバックグラウンド・コードを含
んでいる。フォアグラウンド・コードは、タイム・クリ
ティカルなタスク、例えばデバイス１８をサービスする
ために規則的なインターバルで実行するデバイス制御タ
スクを実行する。バックグラウンド・コードは、管理的
でより高いレベルのタスクを実行するものであり、これ
は通常サイズが大きく、またタイム・クリティカルなも
のではない。

【００１３】図２は、図１のプロセッサ１６内のデバッ
グ回路の１実施形態のブロック図である。このデバッグ
回路は、デバッグ・コア２０と、実行コントロール２２
と、そしてラッパ（ｗｒａｐｐｅｒ）２４を含んでい
る。これらコンポーネントは、プロセッサ・コアの残り
２６とインターフェースする。デバッグ・コア２０は、
デバッグ・ホスト１２と通信することにより、デバッグ
・コマンドを受けそして結果を供給する。１実現例にお
いては、デバッグ・コア２０は、デバッグ・ホスト１２
との通信を達成するため、ＪＴＡＧ ＴＡＰステートマ
シンを管理する。デバッグ・コア２０は、スキャン・レ
ジスタを保持し、全てのＴＣＫロジックを包含し、そし
てデバッグのアドレス、データ、状態および制御情報を
管理することができる。実行コントロール２２は、次
に、割込と命令とデバッグとの間の調停を行うことがで
き、そしてプロセッサ１６の中断および再始動を制御す
ることができる。ラッパ２４は、デバッグ回路のコンポ
ーネントのプロセッサ・コアの残り２６およびメモリ・
バスに対するインターフェースを提供することができ
る。

【００１４】本発明によれば、プロセッサ１６内のデバ
ッグ回路は、デバッグ・ホスト１２が、デバッグ・モニ
タを使用せずともデバッグ機能のためのリアルタイム実
行コントロールを実行できるようにする。一般的には、
プロセッサ１６がデバッグ・ホスト１２が設定したブレ
イク・イベントに遭遇し、プロセッサ１６が現行のタス
クの実行をホールトすべきことを示すとき、プロセッサ
１６は、現行タスクのための命令をさらにフェッチする
ことのないハードウェア・ステートに入る。このステー
トにおいては、プロセッサ１６は、デバッグ・ホスト１
２からのこれが実行を再開できることを示す外部コマン
ドを待機するか、あるいはイネーブルされたタイム・ク
リティカルな割込要求を待機することができる。プロセ
ッサ１６が維持するデバッグ・ステートマシンの１つの
例は、“デバッグ・モニタなしのデバッグ機能のための
リアルタイム実行コントロールを有するプロセッサ”と
題する米国仮特許出願６０／０７８，７８５（代理人ド
ケットＴＩ−２６１８７Ｐ）に図示され開示されてい
る。

【００１５】プロセッサ１６がデバッグ・ホスト１２か
らコマンドを受け取ってこれが実行を再開すべきことを
示す場合、プロセッサ１６は、別のブレイク・イベント
を受けるまで、命令のフェッチおよび実行を再開するこ
とができる。また、プロセッサ１６は、その最初のフェ
ッチした命令を実行したときにブレイク・イベントを自
動的に生じさせることにより単一の命令を実行するよう
にすることができる。さらに、イネーブルされたタイム
・クリティカルな割込を受け取った場合、プロセッサ１
６は、それに関連するコード（通常は、上述のフォアグ
ラウンド・コード）を実行することにより、その割込を
サービスすることに通常関連したタスク（例えば、コン
テキスト・セーブ）を実行し、そしてこの割込が採用さ
れたときにこれが中断したステートにあったことを記録
することができる。プロセッサ１６がその割込をサービ
スしそして以前のコンテキストを復元した後、プロセッ
サ１６は、その中断したステートに再び入ることができ
る。この時点で、プロセッサ１６は、実行を再開すべき
デバッグ・ホスト１２からのコマンドに対する待機、あ
るいは別のイネーブルされたタイム・クリティカルな割
込に対する待機を再開することができる。

【００１６】図３は、外部命令挿入を可能にする図２の
デバッグ・コア２０の動作の図である。図示のように、
ＪＸＲＥＧレジスタ３０内のデータは、実行コントロー
ル６０に対し入力として供給する。実行コントロール６
０は、プロセッサによる実行のためプロセッサ・デコー
ド６２に供給すべき次のｏｐコードを選択する。実行コ
ントロール６０はまた、割込レジスタ６４，パイプライ
ン保護レジスタ６６およびフェッチ・キュー６８から入
力を受ける。動作においては、実行コントロール６０
は、割込レジスタ６４からの命令をトップ優先順位とし
て最初にサービスすることにより、多数の割込ソース間
の調停を行う。サービスのための次の優先順位は、パイ
プライン保護レジスタ６６であり、その次がフェッチ・
キュー６８である。この非プリエンプティブ法において
は、ＪＸＲＥＧレジスタ３０は、優先順位が最も後であ
る。ＪＸＲＥＧレジスタ３０内のデータは、実行コント
ロール６０に供給することに加え、ＦＸＲＥＧレジスタ
３２内のデータと共に、プロセッサ上のメモリへのアク
セスのため、メモリ・データ内のメモリ・アドレスとし
て供給することができる。

【００１７】このようにして、実行のための命令とメモ
リへのアクセスのためのアドレスおよびデータの（デバ
ッグ・ホストからの）外部挿入のために、ＪＸＲＥＧレ
ジスタ３０とＦＸＲＥＧレジスタ３２とを使用すること
が可能である。これは、デバッグ・モニタを使用せずに
ハードウェア内で達成する。この実施形態においては、
ＪＸＲＥＧレジスタ３０は、命令／アドレス・レジスタ
として動作し、ＦＸＲＥＧレジスタ３２は、結果／デー
タ・レジスタとして動作する。これらレジスタには、Ｊ
ＴＡＧ（ＩＥＥＥ１１４９．１）またはシリアル・ポー
トのようなデバッグ機構を通してアクセスすることがで
きる。

【００１８】１実現例においては、デバッグ機能のため
の外部命令挿入は、非プリエンプティブではなくプリエ
ンプティブとなるように設定することができる。プリエ
ンプティブの場合、ＪＸＲＥＧレジスタ３０から挿入し
た命令は、実行コントロール６０に対するその他の命令
ソースに優る優先順位をもつことになる。非プリエンプ
ティブの場合（上述）には、プロセッサ内に他のアクテ
ィビティがない（すなわち、その他の命令ソースが空で
ある）場合にのみ、外部アクセスを提供する。メモリ・
アクセスに関しては、プリエンプティブなメモリ・アク
セスは、（非プリエンプティブなアクセスとは逆に）プ
リエンプティブのｎｏ−ｏｐ命令を命令ストリームに挿
入することにより取り扱うことができる。このｎｏ−ｏ
ｐ命令は、これが実行されるサイクルの間メモリをフリ
ーにする。

【００１９】１例として、挿入されたデータ・メモリへ
のデバッグ書込に対しては、デバッグ・コアは、プロセ
ッサがデータメモリ・バスを使用していないサイクルを
待機することができる。そのサイクルになったときに
は、デバッグ・コアは、アドレスおよびデータを送出す
ることができる。これらは、次にプロセッサの通常の書
込のアドレス・バスおよびデータ・バスと多重化する。
この多重化を行うマルチプレクサは、デバッグ挿入した
アドレスおよびデータを選ぶ。この点からは、メモリ
は、単に、通常のプロセッサ・アクセスであるかのよう
にアドレスおよびデータを見る。（所望ならば、メモリ
・ブロックまたは周辺装置がこのアクセスの取り扱いを
異ならせたい場合に備えて、このアクセスが、デバッグ
・アクセスであることを示す特別なコア信号とすること
もできる。）。データ・メモリからのデバッグ読出は、
書込と同様に実現できるが、但し、読み戻したデータは
デバッグ・コアにリダイレクトする点が異なる。

【００２０】デバッグ・プロセスの一部として実行する
ことを必要とする外部アクセスは、通常は、読出および
書込をする能力、メモリとメモリ・マッピングした周辺
レジスタ、メモリ・バスと接続することができるロジッ
ク、およびメモリ動作を通してアクセスできないがプロ
セッサ実行の命令を通してアクセス可能なプロセッサお
よびシステムのレジスタを含む。これらアクションは、
プロセッサがその通常動作の一部として実行できるアク
ションである。本発明のリアルタイム外部命令挿入法
は、このようなアクセスを提供する一方で、在来のデバ
ッグ法に関する問題を解決する。本発明によれば、プロ
セッサの通常の命令ソースに対し、プロセッサに提出す
べきデバッグ要求のためのソースを補足することができ
る。調停機構は、どの動作をプロセッサがある所与の時
点で実行するかを決定する。プロセッサがデバッグを要
求された命令を実行するとき、これは、その要求に対す
る情報を供給するのにデバッグ・コア２０が提供しまた
その結果を記憶する、別個の組のリソースを使用するこ
とことができる。これらリソースには、次に、デバッグ
・ホストがアクセスすることができる。

【００２１】このプロセッサ調停機構は、実行すべき次
の命令を選択する際に多くのファクタを考慮することが
できる。例えば、調停機構は、デバッグ要求を実行すべ
きかどうかを決定するときに以下のことを考慮する。
（１）利用可能なデバイス要求があるかどうか、（２）
これがプリエンプティブな要求かどうか、またそうでな
い場合に、要求されたプロセッサ・リソースが利用可能
であるかどうか、またその要求が通常命令と並列に実行
できるかどうか、（３）デバッグ・アクセスがプロセッ
サによりイネーブルされているかどうか、あるいはプロ
セッサがそれらをディスエーブルしたかどうか、および
（４）プロセッサがタイム・クリティカルなアクティビ
ティに現在かかっているかどうか、である。調停機構の
融通性のため、プロセッサおよび埋込形コードは、デバ
ッグ・アクセスが実行されるときに対し多大の制御を有
する。これは、リアルタイム環境における動作を可能に
する。しかし、デバッグ・システムには、緊急事態にお
いて、制御できなくなったリアルタイム・システムのデ
バッグをできるようにするため、無効にする権限をふる
う能力を備えることができる。プロセッサ・アーキテク
チャおよびデバッグ要求の性質に依存して、その命令を
通常命令と並列に実行することも可能である。その要求
が並列に実行できない場合には、このデバッグ要求は、
プログラム・カウンタおよびプロセッサ・ステートのそ
の他の面を乱さずに、命令ストリーム中に挿入する必要
がある。これは、プログラム・カウンタを進めないサブ
命令として取り扱うことができる。

【００２２】外部命令挿入を追加の命令ソースとして提
供することは、他のリアルタイム・デバッグ解決法とは
異なっている。在来の解決法は、プロセッサにデバッグ
・モニタを実行させる特別な割込をトリガする。次に、
デバッグ・モニタは、アプリケーションが使用するプロ
セッサ・リソースの一部分をセーブして離し（ｓａｖｅ
ｏｆｆ）、そしてそのデバッグ要求（すなわち、メモ
リ・ロケーション・レジスタの読出／書込）を実行し、
そして次にそのプロセッサ・リソースを復元させる。こ
れは、通常のプロセッサ・リソースのセーブおよび復元
の必要性のため、比較的長い時間をとることになる。ま
た、メモリのようなシステム・リソースは、デバッグ・
モニタ・コードを保持することが必要とされることにな
る。さらに、これらリソースは、破壊あるいはデバッグ
制御が失われるリスクに対する保護を必要とする。

【００２３】以上、本発明について詳細に説明したが、
本発明に対し種々の変更、置換、修正が可能であること
は、添付の特許請求の範囲により定まる本発明の要旨お
よび範囲から逸脱せずに行うことができることは、理解
されるべきである。

【００２４】関連出願に対する相互参照本願は、“デバ
ッグ・モニタなしのデバッグ機能のためのリアルタイム
実行コントロールを有するプロセッサ”と題する、米国
仮特許出願第60/078,785号（代理人ドケット番号ＴＩ−
２６１８７Ｐ）に関するものである。

【００２５】以上の説明に関してさらに以下の項を開示
する。 （１） デバッグ機能のためのリアルタイムの外部命令
挿入を有するプロセッサであって、埋込形コードを実行
するよう動作可能なプロセッサ回路と、該プロセッサ回
路とインターフェースしかつデバッグ・ホストと通信す
るよう動作可能なデバッグ回路と、を備え、前記プロセ
ッサ回路が、前記プロセッサ回路によるプロセッサ・デ
コードおよび実行のための命令を選択するよう動作可能
な実行コントロール・ロジックを含み、前記デバッグ回
路が、命令のソースとして前記実行コントロール・ロジ
ックに接続したレジスタを含み、前記実行コントロール
・ロジックが、前記デバッグ回路内の前記レジスタと他
の命令ソースとの間で選択するための調停法を有し、こ
れによって、前記デバッグ回路内の前記レジスタが前記
プロセッサ回路による実行のための外部命令挿入を可能
にすること、を特徴とするプロセッサ。 （２） 第１項記載のプロセッサにおいて、前記他の命
令ソースは、フェッチ・キューを含むこと、を特徴とす
るプロセッサ。 （３） 第２項記載のプロセッサにおいて、前記他の命
令ソースは、割込レジスタをさらに含むこと、を特徴と
するプロセッサ。 （４） 第３項記載のプロセッサにおいて、前記他の命
令ソースは、パイプライン保護レジスタをさらに含むこ
と、を特徴とするプロセッサ。 （５） 第４項記載のプロセッサにおいて、前記調停法
は、デバッグ命令をプリエンプティブまたは非プリエン
プティブとすることができること、を特徴とするプロセ
ッサ。 （６） 第５項記載のプロセッサにおいて、デバッグ命
令が非プリエンプティブであるときに、前記調停法は、
前記デバッグ回路内の前記レジスタを最も低い優先順位
とすること、を特徴とするプロセッサ。 （７） 第５項記載のプロセッサにおいて、デバッグ命
令がプリエンプティブであるときに、前記調停法は、前
記デバッグ回路内の前記レジスタを最も高い優先順位と
すること、を特徴とするプロセッサ。 （８） 第１項記載のプロセッサにおいて、前記デバッ
グ回路は、さらに第２のレジスタを含み、前記デバッグ
回路内の前記レジスタおよび該第２レジスタは、外部メ
モリ・アクセスの挿入を可能にすること、を特徴とする
プロセッサ。 （９） 第８項記載のプロセッサにおいて、前記デバッ
グ回路は、前記外部メモリ・アクセスのためにメモリ・
サイクルをフリーにするため、実行のためのｎｏ−ｏｐ
命令を挿入するのに使用すること、を特徴とするプロセ
ッサ。

【００２６】（１０） デバッグ機能のためのリアルタ
イムの外部命令挿入をする方法であって、プロセッサ回
路によるプロセッサ・デコードおよび実行のため、実行
コントロール・ロジックを使用して命令を選択するステ
ップと、デバッグ回路内のレジスタを、命令のソースと
して前記実行コントロール・ロジックに接続するステッ
プと、前記デバッグ回路内の前記レジスタと他の命令ソ
ースとの間で選択するため、前記実行コントロール・ロ
ジックにおいて調停法を使用するステップと、を備え、
これによって、前記デバッグ回路内の前記レジスタが前
記プロセッサ回路による実行のための外部命令挿入を可
能にすること、を特徴とするリアルタイム外部命令挿入
方法。 （１１） 第１０項記載の方法において、前記他の命令
ソースは、フェッチ・キューを含むこと、を特徴とする
リアルタイム外部命令挿入方法。 （１２） 第１１項記載の方法において、前記他の命令
ソースは、割込レジスタをさらに含むこと、を特徴とす
るリアルタイム外部命令挿入方法。 （１３） 第１２項記載の方法において、前記他の命令
ソースは、パイプライン保護レジスタをさらに含むこ
と、を特徴とするリアルタイム外部命令挿入方法。 （１４） 第１３項記載の方法において、前記の調停法
を使用するステップは、デバッグ命令をプリエンプティ
ブまたは非プリエンプティブとすることができることを
含むこと、を特徴とするリアルタイム外部命令挿入方
法。 （１５） 第１４項記載の方法において、デバッグ命令
が非プリエンプティブであるときに、前記の調停法を使
用するステップは、前記デバッグ回路内の前記レジスタ
を最も低い優先順位とすることを含むこと、を特徴とす
るリアルタイム外部命令挿入方法。 （１６） 第１４項記載の方法において、デバッグ命令
がプリエンプティブであるときに、前記の調停法を使用
するステップは、前記デバッグ回路内の前記レジスタを
最も高い優先順位とすることを含むこと、を特徴とする
リアルタイム外部命令挿入方法。 （１７） 第１０項記載の方法において、さらに、前記
デバッグ回路内の前記レジスタおよび第２レジスタを接
続して、外部メモリ・アクセスの挿入を可能にするステ
ップ、を含むことを特徴とするリアルタイム外部命令挿
入方法。 （１８） 第１７項記載の方法において、さらに、前記
デバッグ回路を使用することにより、前記外部メモリ・
アクセスのためにメモリ・サイクルをフリーにするた
め、実行のためのｎｏ−ｏｐ命令を挿入するステップ、
を含むことを特徴とするリアルタイム外部命令挿入方
法。

【００２７】（１９） デバッグ機能のためのリアルタ
イムの外部命令挿入を有するプロセッサ（１６）を開示
する。プロセッサ（１６）は、埋込形コード（１９）を
実行するよう動作可能なプロセッサ回路と、該プロセッ
サ回路とインターフェースしかつデバッグ・ホスト（１
２）と通信するよう動作可能なデバッグ回路と、を備え
る。プロセッサ回路は、該プロセッサ回路によるプロセ
ッサ・デコード（６２）および実行のための命令を選択
するよう動作可能な実行コントロール・ロジック（６
０）を含む。デバッグ回路は、命令のソースとして実行
コントロール・ロジック（６０）に接続したレジスタ
（３０）を含む。実行コントロール・ロジック（６０）
は、デバッグ回路内のレジスタ（３０）と他の命令ソー
スとの間で選択するため調停法を有することにより、デ
バッグ回路内のレジスタ（３０）がプロセッサ回路によ
る実行のための外部命令挿入を可能にする。１実施形態
においては、他の命令ソースは、フェッチ・キュー（６
８）、割込レジスタ（６４）、およびパイプライン保護
レジスタ（６６）を含む。また、この実施形態において
は、調停法は、デバッグ命令をプリエンプティブまたは
非プリエンプティブとできるようにすることができる。

【図面の簡単な説明】

【図１】デバッグ・ホストと、そして埋込形プロセッサ
をもつターゲット・システムとを備えたデバッグ環境の
１実施形態のブロック図。

【図２】図１のプロセッサ内のデバッグ回路の１実施形
態のブロック図。

【図３】外部命令挿入を可能にする図２のデバッグ・コ
アの動作の図。

【符号の説明】

１０ デバッグ環境 １２ デバッグ・ホスト １４ ターゲット・システム １６ 埋込形プロセッサ １８ 制御下のデバイス １９ 埋込形コード ２０ デバッグ・コア ２２ 実行コントロール ２４ ラッパ ２６ プロセッサ・コアの残り ３０ ＪＸＲＥＧレジスタ ３２ ＦＸＲＥＧレジスタ ６０ 実行コントロール ６２ プロセッサ・デコード ６４ 割込レジスタ ６６ パイプライン保護レジスタ ６８ フェッチ・キュー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲイリイ エル．スウォボダ アメリカ合衆国 テキサス州シュガーラン ド（フォート ベンド カウンテイ），バ ルボア 4435

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デバッグ機能のためのリアルタイムの外
   部命令挿入を有するプロセッサであって、 埋込形コードを実行するよう動作可能なプロセッサ回路
   と、 該プロセッサ回路とインターフェースしかつデバッグ・
   ホストと通信するよう動作可能なデバッグ回路と、を備
   え、 前記プロセッサ回路が、前記プロセッサ回路によるプロ
   セッサ・デコードおよび実行のための命令を選択するよ
   う動作可能な実行コントロール・ロジックを含み、 前記デバッグ回路が、命令のソースとして前記実行コン
   トロール・ロジックに接続したレジスタを含み、 前記実行コントロール・ロジックが、前記デバッグ回路
   内の前記レジスタと他の命令ソースとの間で選択するた
   めの調停法を有し、 これによって、前記デバッグ回路内の前記レジスタが前
   記プロセッサ回路による実行のための外部命令挿入を可
   能にすること、を特徴とするプロセッサ。
2. 【請求項２】 デバッグ機能のためのリアルタイムの外
   部命令挿入をする方法であって、 プロセッサ回路によるプロセッサ・デコードおよび実行
   のため、実行コントロール・ロジックを使用して命令を
   選択するステップと、 デバッグ回路内のレジスタを、命令のソースとして前記
   実行コントロール・ロジックに接続するステップと、 前記デバッグ回路内の前記レジスタと他の命令ソースと
   の間で選択するため、前記実行コントロール・ロジック
   において調停法を使用するステップと、を備え、 これによって、前記デバッグ回路内の前記レジスタが前
   記プロセッサ回路による実行のための外部命令挿入を可
   能にすること、を特徴とするリアルタイム外部命令挿入
   方法。