JP2003150374A - Random number generator - Google Patents

Random number generator

Info

Publication number
JP2003150374A
JP2003150374A JP2001353082A JP2001353082A JP2003150374A JP 2003150374 A JP2003150374 A JP 2003150374A JP 2001353082 A JP2001353082 A JP 2001353082A JP 2001353082 A JP2001353082 A JP 2001353082A JP 2003150374 A JP2003150374 A JP 2003150374A
Authority
JP
Japan
Prior art keywords
random number
noise
number generator
circuit
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001353082A
Other languages
Japanese (ja)
Inventor
Bitaanage Ananda
ビターナゲ アナンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwaki Electronics Co Ltd
Original Assignee
Iwaki Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwaki Electronics Co Ltd filed Critical Iwaki Electronics Co Ltd
Priority to JP2001353082A priority Critical patent/JP2003150374A/en
Publication of JP2003150374A publication Critical patent/JP2003150374A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a random number generator at low costs seeking out quickness together with safety. SOLUTION: The random number generator 1 using random events of electric noise is provided with a noise source, an amplifier that amplifies the noise, a reference pulse signal, a pulse width modulation circuit 3 that randomly varies pulse width according to noise levels on the basis of the reference pulse signal, and a random number generation circuit 6 that generates random number data 'zero' or '1' by contrasting states of 'zero', '1' of output pulses of the pulse width modulation circuit 3 with states of 'zero', '1' of the reference pulse signal. The pulse width modulation circuit 3 is constituted of a saw tooth wave generating part that generates saw tooth waves and a voltage comparator that compares voltage of the saw tooth waves and voltage of the amplified noise.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、活性状態にある回
路素子より発生するホワイトノイズ(熱雑音)等のラン
ダムな事象を利用した乱数発生器に関し、特に、高速性
と安定性と低価格を追求した乱数発生器に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a random number generator utilizing a random event such as white noise (thermal noise) generated from an active circuit element, and particularly, it provides high speed, stability and low cost. It is related to the pursued random number generator.

【0002】[0002]

【従来の技術】高度な科学技術計算やゲーム機、或いは
暗号化処理等には乱数の使用が不可欠であり、近年、乱
数出現の規則性、相関性、周期性を有しない高性能で、
且つ高速の真性乱数発生器の需要が増している。そし
て、係る乱数発生器として、例えば、電子回路中のトラ
ンジスタ、ダイオード等の能動素子や、抵抗、コンデン
サ等の受動素子から発生するホワイトノイズを利用して
得られるランダムなパルスを利用したものが公知であ
り、その一例として、US-PATENT NO 6,61,702に開示さ
れるように、ノイズ源を入力とするランダムパルス発生
用のVCOや、VCO出力のサンプリング用クロックと
して用いる、互いに非同期で作動する多数の発振器等で
構成された乱数発生器が有る。
2. Description of the Related Art The use of random numbers is indispensable for advanced scientific computing, game machines, encryption processing, etc., and in recent years, high performance without regularity, correlation, or periodicity in the appearance of random numbers,
And the demand for high-speed true random number generators is increasing. As such a random number generator, for example, one using a random pulse obtained by using white noise generated from an active element such as a transistor or a diode in an electronic circuit or a passive element such as a resistor or a capacitor is known. As an example thereof, as disclosed in US-PATENT NO 6,61,702, a large number of VCOs used for random pulse generation with a noise source as an input and a plurality of VCO output sampling clocks operating asynchronously with each other are used. There is a random number generator composed of an oscillator and the like.

【0003】[0003]

【発明が解決しようとする課題】ところが、上記開示技
術による乱数発生器は、アナログ的要素を多分に含んで
いるため、回路構成も複雑且つ大規模となり、コスト的
にも高価になるという問題が有る。このことは、今後の
需要が期待される超小型、薄型ハイテク機器への適用に
対して大きな障害となるものである。また、このように
多数の発振器を単純に併設する回路構成では複数の発振
出力が相互に影響し合い、その結果乱数の出現率に偏り
が生じ易くなり、乱数の一様性を損ねる恐れが有る。
However, since the random number generator according to the above disclosed technique contains many analog elements, there is a problem that the circuit configuration becomes complicated and large-scale, and the cost becomes expensive. There is. This is a major obstacle to the application to ultra-compact, thin and high-tech equipment, which is expected to be demanded in the future. In addition, in such a circuit configuration in which a large number of oscillators are simply provided, a plurality of oscillation outputs affect each other, and as a result, the appearance rate of random numbers tends to be biased, and the uniformity of random numbers may be impaired. .

【0004】また、いわゆるホワイトノイズのような自
然現象を利用する回路構成では、外部ノイズや電源変
動、或いは温度変化等の影響を受け易く、動作の安定性
に欠けるといった欠点も有していた。
Further, the circuit configuration utilizing a natural phenomenon such as so-called white noise is also susceptible to external noise, power supply fluctuation, temperature change, etc., and has a drawback of lacking operational stability.

【0005】本発明は、このような自然現象によるラン
ダムパルスを利用した乱数発生器の有する欠点に鑑みて
成されたもので、安定性と共に高速性を追求した安価な
乱数発生器を提供することを目的としている。
The present invention has been made in view of the drawbacks of a random number generator using random pulses due to such a natural phenomenon, and provides an inexpensive random number generator that pursues stability and high speed. It is an object.

【0006】[0006]

【課題を解決するための手段】すなわち、請求項1に記
載の本発明は、ホワイトノイズ等、電気的ノイズのラン
ダムな事象を利用して乱数データの「0」もしくは
「1」を発生する乱数発生器であって、ノイズ発生源
と、ノイズを増幅する増幅器と、基準パルス信号と、当
該基準パルス信号を基準に、ノイズレベルに応じてラン
ダムにパルス幅を変動するパルス幅変調回路と、当該パ
ルス幅変調回路の出力パルスの「0」、「1」の状態と
前記基準パルス信号の「0」、「1」の状態を対比して
乱数データ「0」もしくは「1」を生成する乱数生成回
路を有することを特徴としている。
That is, the present invention according to claim 1 is a random number for generating "0" or "1" of random number data by utilizing a random phenomenon of electrical noise such as white noise. A generator, a noise source, an amplifier that amplifies noise, a reference pulse signal, and a pulse width modulation circuit that randomly changes the pulse width according to the noise level with reference to the reference pulse signal, Random number generation for generating random number data "0" or "1" by comparing the "0" and "1" states of the output pulse of the pulse width modulation circuit with the "0" and "1" states of the reference pulse signal. It is characterized by having a circuit.

【0007】また、請求項2に記載の本発明は、請求項
1に記載の乱数発生器において、前記パルス幅変調回路
は、ノコギリ波を発生するノコギリ波発生部と、当該ノ
コギリ波の電圧とノイズ電圧を比較する電圧比較器とで
構成されることを特徴としている。本構成では、電源変
動や温度変化等によるノイズレベルの変動に対し常にノ
コギリ波の振幅内にノイズが存在するようにノコギリ波
の振幅を設定することにより安定した乱数生成動作が得
られ、加えて、回路構成も極めてシンプルとなる。
According to a second aspect of the present invention, in the random number generator according to the first aspect, the pulse width modulation circuit includes a sawtooth wave generating section for generating a sawtooth wave, and a voltage of the sawtooth wave. It is characterized by being configured with a voltage comparator for comparing noise voltage. With this configuration, a stable random number generation operation is obtained by setting the amplitude of the sawtooth wave so that noise always exists within the amplitude of the sawtooth wave with respect to fluctuations in the noise level due to power supply fluctuations, temperature changes, etc. The circuit configuration is also extremely simple.

【0008】また、請求項3に記載の本発明は、請求項
2に記載の乱数発生器において、各々傾きの異なるノコ
ギリ波を発生する複数のノコギリ波発生部を並列に備
え、前記各ノコギリ波の傾きの相違による時間差を持っ
て複数の乱数データを連続的に生成することを特徴とし
ている。本構成のように、各々傾きの異なるノコギリ波
を複数用い、ノイズとの参照タイミングを少しずつづら
すことにより、ノコギリ波の傾きを大きくしなくても
(即ち、ノコギリ波の周期を短くしなくても)短時間に
複数のランダムパルスを効率良く発生することができ、
シンプルな回路構成で乱数生成の高速化が実現できる。
According to a third aspect of the present invention, in the random number generator according to the second aspect, a plurality of sawtooth wave generators that generate sawtooth waves having different slopes are provided in parallel, and each sawtooth wave is provided. It is characterized in that a plurality of random number data are continuously generated with a time difference due to the difference in the slope of. As in this configuration, by using a plurality of sawtooth waves each having a different slope and gradually reducing the reference timing with noise, the slope of the sawtooth wave does not have to be increased (that is, the cycle of the sawtooth wave is not shortened. (Even) can generate multiple random pulses efficiently in a short time,
High-speed random number generation can be realized with a simple circuit configuration.

【0009】また、請求項4に記載の本発明は、請求項
1に記載の乱数発生器において、前記パルス幅変調回路
は、ノイズ電圧に応じて充電時間がランダムに変動する
RC充電回路を有し、当該RC充電回路の充電時間に応
じたパルス幅のパルスを発生するパルス発生手段で構成
されることを特徴としている。
According to a fourth aspect of the present invention, in the random number generator according to the first aspect, the pulse width modulation circuit has an RC charging circuit whose charging time randomly changes according to noise voltage. However, it is characterized in that it is composed of pulse generation means for generating a pulse having a pulse width according to the charging time of the RC charging circuit.

【0010】また、請求項5に記載の本発明は、請求項
4に記載の乱数発生器において、前記パルス発生手段に
モノステーブル・マルチバイブレータを用いることを特
徴としている。前記請求項4、請求項5の構成では、パ
ルス幅変調回路を極めてシンプルにでき、且つ、安定し
た動作が得られる。
According to a fifth aspect of the present invention, in the random number generator according to the fourth aspect, a monostable multivibrator is used as the pulse generating means. With the configurations of claims 4 and 5, the pulse width modulation circuit can be made extremely simple and stable operation can be obtained.

【0011】さらに、請求項6に記載の本発明は、請求
項1から請求項5までの何れかに記載の乱数発生器にお
いて、前記増幅器として広帯域の増幅器を用いることを
特徴としている。本構成では、広帯域に亘るノイズ成分
の内、特に周波数の高いノイズ成分を増幅してランダム
パルスの発生に使用することにより、高速で安定した乱
数の生成が可能となる。
Further, the present invention according to claim 6 is characterized in that, in the random number generator according to any one of claims 1 to 5, a wide band amplifier is used as the amplifier. With this configuration, it is possible to generate stable random numbers at high speed by amplifying a noise component having a particularly high frequency among the noise components over a wide band and using the amplified noise component to generate a random pulse.

【0012】[0012]

【発明の実施の形態】以下、図面に基づいて本発明の乱
数発生器の実施形態を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a random number generator of the present invention will be described below with reference to the drawings.

【0013】図1は本発明の第1実施形態に係る乱数発
生器1の基本的な構成を示し、ノイズ源と増幅器を備え
たノイズ発生回路2と、電圧比較器とノコギリ波発生部
を備えたパルス幅変調回路3と、ラッチ回路と一様化回
路を備えた乱数生成回路6と、タイミング発生回路4等
で構成されている。尚、符号5は、例えば、40MHz
の高速内部クロックである。
FIG. 1 shows the basic configuration of a random number generator 1 according to the first embodiment of the present invention, which comprises a noise generator circuit 2 having a noise source and an amplifier, a voltage comparator and a sawtooth wave generator. The pulse width modulation circuit 3, a random number generation circuit 6 including a latch circuit and a uniformization circuit, a timing generation circuit 4 and the like. The reference numeral 5 is, for example, 40 MHz
Is a high-speed internal clock.

【0014】上記構成の乱数発生器1では、ノイズ源で
発生したホワイトノイズは増幅器で増幅された後、次段
のパルス幅変調回路3の電圧比較器でノコギリ波発生部
からのノコギリ波と比較されて、ノイズレベルに応じて
パルス幅がランダムに変わるパルス(ランダムパルス)
に変換される。ラッチ回路では、このランダムパルスの
変動エッジ部で基準パルス信号を参照し、基準パルス信
号の「0」もしくは「1」の状態に応じてシリアルな1
ビットの乱数を連続的に生成することを概略動作として
おり、本実施形態では、更に乱数の出現率の偏りを無く
すため、ラッチ回路で生成された偏りの生じる恐れの有
る乱数を一様化回路で一様化している。
In the random number generator 1 having the above-described structure, the white noise generated by the noise source is amplified by the amplifier and then compared with the sawtooth wave from the sawtooth wave generator in the voltage comparator of the pulse width modulation circuit 3 in the next stage. Pulses whose pulse width changes randomly according to the noise level (random pulse)
Is converted to. The latch circuit refers to the reference pulse signal at the changing edge portion of the random pulse, and serial 1 according to the state of "0" or "1" of the reference pulse signal.
The general operation is to continuously generate a random number of bits, and in the present embodiment, in order to further eliminate the bias in the appearance rate of the random numbers, the random numbers generated in the latch circuit that may cause the bias are equalized by the equalizing circuit. It is uniformized by.

【0015】図2〜図5は前記した各ブロックの回路構
成を示し、図2はノイズ発生回路、図3はパルス幅変調
回路、図4はタイミング発生回路、図5は乱数生成回路
である。以下、各回路の詳細について説明する。
2 to 5 show the circuit configuration of each block described above. FIG. 2 shows a noise generating circuit, FIG. 3 shows a pulse width modulating circuit, FIG. 4 shows a timing generating circuit, and FIG. 5 shows a random number generating circuit. The details of each circuit will be described below.

【0016】乱数の生成に必要な電気的ノイズは、図2
のノイズ発生回路2によって生成される。このノイズ発
生回路2は、ノイズ源となる回路素子と、低ノイズ広帯
域の前段増幅器U1A、主増幅器U2A、フィードバッ
ク抵抗R2、R4およびコンデンサC2、C3等による
2段構成の増幅回路で構成されている。本回路におい
て、主なノイズ源は抵抗R1であるが、実際は活性状態
にある全ての回路素子(受動素子、能動素子)より発生
する微弱な電圧、電流の変動がノイズ源として寄与する
ことになる。ホワイトノイズには、低周波から高周波ま
での広い帯域に亘るノイズ成分が含まれている。増幅器
U1A、U2Aは、乱数生成の高速化を図るために広周
波数帯域対応とされ、広帯域に亘るノイズ成分の内の特
に周波数の高いノイズ成分を電圧増幅してノイズ信号N
OISEを図3に示すパルス幅変調回路3に出力する。
尚、図2中のVref1およびVref2は前段増幅器
U1Aおよび主増幅器U2Aのオフセット用電圧であ
り、後述するノコギリ波の振幅に合わせて設定されてい
る。
The electrical noise required to generate random numbers is shown in FIG.
Is generated by the noise generation circuit 2 of FIG. The noise generating circuit 2 is composed of a circuit element serving as a noise source, and a two-stage amplifier circuit including a low-noise wide-band pre-stage amplifier U1A, main amplifier U2A, feedback resistors R2 and R4, capacitors C2 and C3, and the like. . In this circuit, the main noise source is the resistor R1, but in reality, weak voltage and current fluctuations generated by all active circuit elements (passive elements, active elements) contribute as noise sources. . The white noise contains a noise component over a wide band from low frequency to high frequency. The amplifiers U1A and U2A are compatible with a wide frequency band in order to speed up the generation of random numbers, and a noise signal having a particularly high frequency among the noise components over a wide band is voltage-amplified and the noise signal N
The OISE is output to the pulse width modulation circuit 3 shown in FIG.
Note that Vref1 and Vref2 in FIG. 2 are offset voltages of the pre-stage amplifier U1A and the main amplifier U2A, and are set according to the amplitude of a sawtooth wave described later.

【0017】図3に示すように、パルス幅変調回路3
は、ノコギリ波発生部と高速比較器U3A(電圧比較
器)とで構成される。
As shown in FIG. 3, the pulse width modulation circuit 3
Is composed of a sawtooth wave generator and a high-speed comparator U3A (voltage comparator).

【0018】ノコギリ波発生部は、トランジスタQ1〜
Q3と入力抵抗R5で構成されるカレントミラー回路を
備え、トランジスタQ2、Q3を介し電源Vcc側より
一定電流でコンデンサC4を充電することにより、コン
デンサC4の一端に電圧0の状態から一定の率で増加す
る電圧変化を生じさせる。この電圧の増加率、すなわ
ち、充電波形の傾きは入力抵抗R5の抵抗値とコンデン
サC4の静電容量で決まる。コンデンサC4の充電電圧
が所定のレベル(本実施形態では5Vp−p)に上昇す
る所定のタイミングでリセットパルスPWM−Rが発生
し、トランジスタQ4をオンとしてコンデンサC4に充
電された電荷をトランジスタQ4を介してGND側に放
電する。この放電動作によりコンデンサC4の充電波形
は電圧ゼロの状態に復帰する。リセット解除後、所定の
周期で再度コンデンサC4への充電・放電動作が繰り返
されて、図7に示すように、リセットパルスPWM−R
に同期したノコギリ波RAMPが生成される。尚、前記
リセットパルスPWM−Rは、図4に示すタイミング発
生回路4にて内部クロックCLK_INTをフリップ・
フロップU1、U2やカウンタU3等により所定の分周
比にて分周・出力されたものである。
The sawtooth wave generator includes transistors Q1 to Q1.
A current mirror circuit composed of Q3 and an input resistor R5 is provided, and the capacitor C4 is charged with a constant current from the power supply Vcc side through the transistors Q2 and Q3, so that one end of the capacitor C4 is maintained at a constant rate from the state of zero voltage. It causes an increasing voltage change. The rate of increase of this voltage, that is, the slope of the charging waveform is determined by the resistance value of the input resistor R5 and the electrostatic capacitance of the capacitor C4. A reset pulse PWM-R is generated at a predetermined timing when the charging voltage of the capacitor C4 rises to a predetermined level (5Vp-p in the present embodiment), turning on the transistor Q4 and turning on the charge charged in the capacitor C4 to the transistor Q4. It discharges to the GND side via. By this discharging operation, the charge waveform of the capacitor C4 returns to the state of zero voltage. After the reset is released, the charging / discharging operation of the capacitor C4 is repeated again in a predetermined cycle, and as shown in FIG.
A sawtooth wave RAMP synchronized with is generated. The reset pulse PWM-R flips the internal clock CLK_INT in the timing generation circuit 4 shown in FIG.
It is divided and output by the flops U1 and U2, the counter U3 and the like at a predetermined division ratio.

【0019】このノコギリ波RAMPは、抵抗R6を介
して前記比較器U3Aの−入力端子に入力されると共
に、比較器U3Aの+入力端子には抵抗R7を介して前
記ノイズ発生回路2で発生したノイズ信号NOISEが
入力されている。そして、比較器U3Aにてノイズ信号
NOISEとノコギリ波RAMPの電圧が比較されるこ
とにより、図7に示すように、ノコギリ波とノイズ信号
の交点にて比較器U3Aの出力が反転し、ノイズレベル
に応じてランダムに幅を変えるランダムパルスPWM_
Nが発生する。このランダムパルスPWM_Nの後縁
(立ち下がり)は常にリセットパルスPWM−Rに同期
しており、前縁(立ち上がり)のみがノイズレベルに応
じて変動する。
This sawtooth wave RAMP is input to the-input terminal of the comparator U3A via a resistor R6, and is generated in the noise generating circuit 2 to the + input terminal of the comparator U3A via a resistor R7. The noise signal NOISE is input. Then, the noise signal NOISE and the voltage of the sawtooth wave RAMP are compared by the comparator U3A, so that the output of the comparator U3A is inverted at the intersection of the sawtooth wave and the noise signal, as shown in FIG. Random pulse PWM_ that changes the width randomly according to
N is generated. The trailing edge (falling edge) of this random pulse PWM_N is always synchronized with the reset pulse PWM-R, and only the leading edge (rising edge) fluctuates according to the noise level.

【0020】既述したように、本実施形態では、前記ノ
コギリ波RAMPの振幅は5Vp−pとされており、前
記ノイズ信号NOISEが常にこの振幅内の何処かに存
在するよう、温度変化や電源電圧の変動によるノイズレ
ベルの変動を考慮した形で増幅器U1A、U2Aのゲイ
ンとオフセット電圧Vref1、Vref2が設定され
ているため、常に安定したパルス幅変調動作が得られ
る。また、本実施形態では、特に周波数の高いノイズ成
分を利用し、この高周波ノイズをノコギリ波の周期内
で、且つ、ノコギリ波の最大振幅内で振らせるように構
成しているため、比較器U3Aの出力からは高速の安定
したパルスが得られる。
As described above, in the present embodiment, the amplitude of the sawtooth wave RAMP is set to 5 Vp-p, so that the noise signal NOISE always exists somewhere within this amplitude, the temperature change and the power supply. Since the gains of the amplifiers U1A and U2A and the offset voltages Vref1 and Vref2 are set in consideration of the fluctuation of the noise level due to the fluctuation of the voltage, a stable pulse width modulation operation can always be obtained. Further, in the present embodiment, since the noise component having a particularly high frequency is used and this high frequency noise is configured to be oscillated within the cycle of the sawtooth wave and within the maximum amplitude of the sawtooth wave, the comparator U3A A fast and stable pulse can be obtained from the output of.

【0021】図5に示す乱数生成回路6は、Dフリップ
・フロップのようなエッジトリガ型のフリップ・フロッ
プU4を用いたラッチ回路を備えている。前記Dフリッ
プ・フロップU4のクロック端子CLKには前記比較器
U3AからのランダムパルスPWM_Nが入力され、デ
ータ端子Dには基準パルス信号として用いた内部クロッ
クCLK_INTが入力されており、図7に示すよう
に、このランダムパルスPWM_Nの後縁で内部クロッ
クCLK_INTの「0」、「1」の状態を参照するこ
とにより、出力Qにこの内部クロックCLK_INTの
「0」もしくは「1」の状態に応じた「0」もしくは
「1」のシリアル乱数Rg01がノコギリ波の周期(約
1μsec)で連続的に出力される。
The random number generation circuit 6 shown in FIG. 5 includes a latch circuit using an edge trigger type flip-flop U4 such as a D flip-flop. The random pulse PWM_N from the comparator U3A is input to the clock terminal CLK of the D flip-flop U4, and the internal clock CLK_INT used as the reference pulse signal is input to the data terminal D, as shown in FIG. Further, by referring to the states of "0" and "1" of the internal clock CLK_INT at the trailing edge of the random pulse PWM_N, the output Q responds to the state of "0" or "1" of the internal clock CLK_INT. The serial random number Rg01 of "0" or "1" is continuously output at the cycle of the sawtooth wave (about 1 μsec).

【0022】ここで、乱数Rg01の「0」、「1」は
前後の相関性は無いが、各々の発生頻度については内部
クロックの幅の違いや時間的な変動によって偏りを生ず
る可能性が有る(「0」の状態や「1」の状態が連続し
て出力される可能性が有る)。 本実施形態では、この
ような乱数の出現率の偏りを無くすため、フォン・ノイ
マンの方法を用いた一様化回路を設けている。この一様
化回路は、シフトレジスタU5とゲート回路U6で構成
されるもので、シフトレジスタU5の出力Q0、Q1
使用して時間的に重複しないシリアル乱数Rg01のペ
アを作り、そのペア乱数をゲート回路U6に入力して逐
次偏りのない乱数に変換する。即ち、表1に示すよう
に、乱数のペアが「00」もしくは「11」の場合はこ
の乱数を破棄し、乱数のペアが「01」の場合は乱数
「1」とし、「10」の場合は、乱数「0」とする。ま
た、この逆とすることもできる。
Here, "0" and "1" of the random number Rg01 have no correlation between before and after, but the occurrence frequency of each may be biased due to the difference in the width of the internal clock and the temporal variation. (A state of "0" or a state of "1" may be continuously output). In the present embodiment, in order to eliminate such a bias in the appearance rate of random numbers, a homogenization circuit using the von Neumann method is provided. This homogenizing circuit is composed of a shift register U5 and a gate circuit U6, and uses the outputs Q 0 and Q 1 of the shift register U5 to create a pair of serial random numbers Rg01 which do not overlap in time, and the pair The random number is input to the gate circuit U6 and sequentially converted into a random number without bias. That is, as shown in Table 1, when the random number pair is "00" or "11", this random number is discarded, when the random number pair is "01", the random number is "1", and when it is "10" Is a random number “0”. Also, the reverse is also possible.

【0023】このようにして一様化された(乱数出現の
規則性、相関性、周期性を有しない)有効な乱数は、D
フリップ・フロップU7にてクロックCLK_10に同
期され、同期信号RNB_Fと共に乱数RNBとして出
力される。尚、この同期信号RNB_FはDフリップ・
フロップU8とシフトレジスタU9にて生成される。
An effective random number (without regularity, correlation, or periodicity of appearance of random numbers) thus uniformized is D
The flip-flop U7 synchronizes with the clock CLK_10 and outputs the random number RNB together with the synchronization signal RNB_F. The synchronization signal RNB_F is a D flip
It is generated by the flop U8 and the shift register U9.

【0024】[0024]

【表1】 [Table 1]

【0025】ところで、前記シリアル乱数RNBはパラ
レル乱数(例えば、8ビット)に変換して使用される場
合が多い。シリアル乱数からパラレル乱数を生成する方
法としては、(1)図6の回路構成ように、シフトレジ
スタU10、U11を用いて乱数RNBのシリ/パラ変
換を行う方法や、(2)図示しないが、シリアル乱数発
生器1を単純に8個併設する方法が知られているが、何
れも下記(1)、(2)のような欠点を有している。即
ち、(1)の方法は、シリ/パラ変換に時間が掛かる。
乱数の生成速度を上げるには、ノコギリ波の傾きを大き
くして周波数を上げる必要があるが、ノコギリ波の周期
を短くすることは回路的に困難である。また、(2)の
方法は、効率的ではあるが、アナログ回路が多くなりコ
スト高となると共に、複数のノイズ源がある場合にはそ
れらが互いに影響し合って何らかの相間を持ち、結果と
して各々ビット値が独立しない可能性がある。
By the way, the serial random number RNB is often used after being converted into a parallel random number (for example, 8 bits). As a method of generating a parallel random number from a serial random number, (1) a method of performing serial / para conversion of a random number RNB using shift registers U10 and U11 as in the circuit configuration of FIG. 6, and (2) not shown, A method is known in which eight serial random number generators 1 are simply provided side by side, but both have drawbacks as described in (1) and (2) below. That is, in the method (1), it takes a long time to perform the serial / para conversion.
In order to increase the generation rate of random numbers, it is necessary to increase the slope of the sawtooth wave and raise the frequency, but it is difficult to shorten the cycle of the sawtooth wave in terms of a circuit. Although the method (2) is efficient, the number of analog circuits increases and the cost increases, and when there are a plurality of noise sources, they affect each other and have some phase, resulting in each Bit values may not be independent.

【0026】そこで、第1実施形態では、ノイズ源を一
つにして、その分パルス幅変調回路3をビット数分だけ
設け、各々ノコギリ波発生部の入力抵抗R5の抵抗値や
コンデンサC4の静電容量値を変えて、図8(a)、
(b)に示すような各々傾きの異なる一定周波数のノコ
ギリ波を複数(8種類)生成するようにした。尚、図8
の(a)と(b)のようにノコギリ波形の向きを変える
には、既述したカレントミラー回路の電源VccとGN
Dを入れ替えて構成すれば良い。このように、各々傾き
の異なる複数のノコギリ波を用いることにより、等価的
にノイズとの参照タイミングを少しずつづらすことがで
き、上記したように、ノコギリ波の傾きを大きくするこ
となく(即ち、ノコギリ波の周期を短くしなくても)僅
かな時間差を持って連続する複数のランダムパルスを短
時間に得ることができるようになる。これにより、シン
プルな回路構成で効率良く乱数を生成でき、高速化が実
現できる。
Therefore, in the first embodiment, one noise source is provided, and as many pulse width modulation circuits 3 as the number of bits are provided, and the resistance value of the input resistor R5 of the sawtooth wave generator and the static capacitance of the capacitor C4 are respectively provided. By changing the capacitance value, as shown in FIG.
A plurality of (eight types) sawtooth waves having constant frequencies having different slopes are generated as shown in (b). Note that FIG.
In order to change the direction of the sawtooth waveform as shown in (a) and (b), the power supplies Vcc and GN of the current mirror circuit described above are used.
It is sufficient to replace D with the configuration. As described above, by using a plurality of sawtooth waves each having a different slope, it is possible to equivalently reduce the reference timing with noise little by little, and as described above, without increasing the slope of the sawtooth wave (that is, It becomes possible to obtain a plurality of continuous random pulses with a slight time difference in a short time (without shortening the cycle of the sawtooth wave). As a result, random numbers can be efficiently generated with a simple circuit configuration and high speed can be realized.

【0027】上記構成に基づいたパラレル乱数発生器の
構成例を図9〜図11に示す。これらは、前記したよう
に、単一のノイズ源と複数のノコギリ波発生部を搭載
し、一様化の方法においてそれぞれ異なる構成をとって
いる。
9 to 11 show configuration examples of the parallel random number generator based on the above configuration. As described above, these are equipped with a single noise source and a plurality of sawtooth wave generators, and have different configurations in the method of equalization.

【0028】即ち、図9は、各ラッチ回路毎に各々乱数
のペアを作り、フォン・ノイマンの方法により一様化す
る構成であり、図10は、隣合うラッチ回路同士でペア
を作る構成であり、図11は、選択回路を設けてラッチ
回路のペアを作る組み合わせを自動的に変えるようにし
た構成である。何れもシンプルな回路構成で効率良く乱
数を生成することができる。
That is, FIG. 9 shows a configuration in which a pair of random numbers is formed for each latch circuit and is made uniform by the method of von Neumann, and FIG. 10 is a configuration in which a pair is formed between adjacent latch circuits. FIG. 11 shows a configuration in which a selection circuit is provided to automatically change the combination for forming a pair of latch circuits. All of them can generate random numbers efficiently with a simple circuit configuration.

【0029】次に、図12〜図16に基づいて本発明の
第2実施形態を説明する。図12は本発明の第2実施形
態に係る乱数発生器1の基本的な構成を示し、ノイズ発
生回路2と、パルス幅変調回路3と、乱数生成回路6
と、タイミング発生回路4等で構成されている。係る乱
数発生器1の構成は、第1実施形態とほぼ同様である
が、ノイズ発生回路2において2段増幅器の間にAGC
回路(増幅率制御回路)を搭載した点と、パルス幅変調
回路3をモノステーブル・マルチバイブレータで構成し
た点が相違している。以下、第1実施形態と相違する部
分の回路構成について説明する。
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 12 shows a basic configuration of the random number generator 1 according to the second embodiment of the present invention, which includes a noise generating circuit 2, a pulse width modulation circuit 3, and a random number generating circuit 6.
And the timing generation circuit 4 and the like. The configuration of the random number generator 1 is almost the same as that of the first embodiment, but the AGC is provided between the two-stage amplifiers in the noise generating circuit 2.
The difference is that a circuit (amplification factor control circuit) is mounted and that the pulse width modulation circuit 3 is composed of a monostable multivibrator. The circuit configuration of the part different from that of the first embodiment will be described below.

【0030】図13は本実施形態に係るノイズ発生回路
2の構成を示している。このノイズ発生回路2は、ノイ
ズ源となる抵抗1(実際は活性状態にある全ての回路素
子からのノイズが含まれる)と、低ノイズ広帯域の前段
増幅器U1A、主増幅器U2Aと、この二つの増幅器U
1A、U2Aの間に設けたAGC回路で構成される。こ
のAGC回路はトランジスタQ1、抵抗R3〜R7、R
9、コンデンサC3〜C6等で構成されている。主増幅
器U2Aは独立した2つの出力端子を備え、その内の一
方は後述するモノステーブル・マルチバイブレータに接
続され、もう一方の出力端子は抵抗R5、R9に接続さ
れる。本構成では、抵抗R9に発生する電圧は抵抗R5
を介してトランジスタQ1のゲート側にフィードバック
されて、その平均値がほぼ一定に保たれる。即ち、トラ
ンジスタQ1のドレイン−ソース間の電圧はゲート電位
によって変化するので可変抵抗と同等の役割を担い、抵
抗R3と共に分圧回路を形成している。この分圧回路は
前段増幅器U1Aで増幅されたノイズに、主増幅器U2
Aの出力に応じた直流電圧を加えて再び主増幅器U2A
に入力されるので、結果として主増幅器U2Aの出力の
平均値はほぼ一定に保たれることになる。
FIG. 13 shows the configuration of the noise generating circuit 2 according to this embodiment. The noise generating circuit 2 includes a resistor 1 (which actually contains noise from all circuit elements in an active state) as a noise source, a low noise wideband pre-stage amplifier U1A, a main amplifier U2A, and these two amplifiers U.
It is composed of an AGC circuit provided between 1A and U2A. This AGC circuit includes a transistor Q1, resistors R3 to R7, R
9, capacitors C3 to C6 and the like. The main amplifier U2A has two independent output terminals, one of which is connected to a monostable multivibrator, which will be described later, and the other output terminal of which is connected to resistors R5 and R9. In this configuration, the voltage generated in the resistor R9 is the resistance R5.
Is fed back to the gate side of the transistor Q1 via, and its average value is kept substantially constant. That is, since the drain-source voltage of the transistor Q1 changes depending on the gate potential, it plays a role equivalent to that of a variable resistor, and forms a voltage dividing circuit together with the resistor R3. This voltage dividing circuit applies the noise amplified by the pre-stage amplifier U1A to the main amplifier U2.
A DC voltage corresponding to the output of A is added and the main amplifier U2A
As a result, the average value of the output of the main amplifier U2A is kept substantially constant.

【0031】ホワイトノイズには温度依存性があり、そ
の変動は様々な帯域で発生するため、内部クロック周期
に比べて長い時間でみたノイズの平均値(周波数の低い
ノイズの成分で直流電圧と見なせる)は変動する。この
直流電圧の変動が後述するモノステーブル・マルチバイ
ブレータで発生するパルスの幅を変動させ、以降の乱数
生成に悪影響を及ぼすことになるが、本実施形態では前
記したAGC回路を搭載し、温度等によってノイズ電圧
の平均値に変動が生じても、増幅器U2Aの利得を自動
的に制御して出力の平均値を常に一定に保つことによ
り、この問題を解決している。
Since the white noise has temperature dependency and its fluctuations occur in various bands, the average value of the noise observed in a longer time than the internal clock cycle (a noise component having a low frequency can be regarded as a DC voltage). ) Varies. This variation in the DC voltage varies the width of the pulse generated in the monostable multivibrator described later, which adversely affects the subsequent random number generation. However, in the present embodiment, the AGC circuit described above is mounted, and the temperature etc. This problem is solved by automatically controlling the gain of the amplifier U2A and always keeping the average value of the output constant even if the average value of the noise voltage fluctuates.

【0032】図14に示すパルス幅変調回路3は、NO
RゲートU1B、U2Bによるフィードバック回路と抵
抗R1、R2、コンデンサC2によるRC充電回路で構
成される第1モノステーブル・マルチバイブレータ(パ
ルス発生手段)と、NORゲートU3B、U4Bによる
フィードバック回路と抵抗R3、R4、コンデンサC3
によるRC充電回路で構成される第2モノステーブル・
マルチバイブレータを備えており、且つ、第1モノステ
ーブル・マルチバイブレータの抵抗R1と抵抗R2の接
続点がコンデンサC1を介して前記主増幅器U2Aの一
方の出力端子に接続されている。
The pulse width modulation circuit 3 shown in FIG.
A first monostable multivibrator (pulse generating means) including a feedback circuit including R gates U1B and U2B, resistors R1 and R2, and an RC charging circuit including a capacitor C2; a feedback circuit including NOR gates U3B and U4B and a resistor R3; R4, capacitor C3
Second monostable composed of RC charging circuit by
The multivibrator is provided, and the connection point between the resistors R1 and R2 of the first monostable multivibrator is connected to one output terminal of the main amplifier U2A via the capacitor C1.

【0033】これらの第1、第2モノステーブル・マル
チバイブレータは、前記タイミング発生回路4(尚、回
路構成は図示せず)で発生したトリガー信号TIME_
1によって作動し、図15に示すように、各RC充電回
路の時定数に応じたパルス幅のパルスを発生する。但
し、第1モノステーブル・マルチバイブレータのRC充
電回路にはコンデンサC1を介して前記主増幅器U2A
からの増幅ノイズ電圧が付加されるため、ノイズレベル
に応じて抵抗R1と抵抗R2の接続点電位が変動し、コ
ンデンサC2への充電時間が変動する。これに応じて出
力パルスRNPのパルス幅が変動する。即ち、付加され
るノイズレベルが高くなると、コンデンサC2への充電
時間が短くなって出力パルスRNPのパルス幅は短くな
り、ノイズレベルが低くなると逆にパルス幅は長くな
る。この出力パルスRNPの前縁(立ち上がり)はトリ
ガー信号TIME_1に同期しており、後縁(立ち下が
り)のみがノイズレベルに応じて変動することになる。
一方、第2モノステーブル・マルチバイブレータの出力
パルスRNP_MはRC充電回路の時定数で決まる一定
のパルス幅となるが、出力パルスPNPのパルス幅の平
均値となるように予め抵抗R3、R4およびコンデンサ
C3の値が設定されている。この出力パルスPNP_M
は乱数生成の際の基準パルス信号として使用される。
These first and second monostable multivibrators are provided with a trigger signal TIME__ generated by the timing generation circuit 4 (the circuit structure is not shown).
1 to generate a pulse having a pulse width according to the time constant of each RC charging circuit, as shown in FIG. However, in the RC charging circuit of the first monostable multivibrator, the main amplifier U2A is connected via the capacitor C1.
Since the amplified noise voltage from is added, the potential at the connection point between the resistors R1 and R2 varies depending on the noise level, and the charging time for the capacitor C2 varies. In response to this, the pulse width of the output pulse RNP changes. That is, when the added noise level becomes high, the charging time to the capacitor C2 becomes short and the pulse width of the output pulse RNP becomes short, and when the noise level becomes low, the pulse width becomes long. The leading edge (rising edge) of this output pulse RNP is synchronized with the trigger signal TIME_1, and only the trailing edge (falling edge) changes according to the noise level.
On the other hand, the output pulse RNP_M of the second monostable multivibrator has a constant pulse width determined by the time constant of the RC charging circuit. The value of C3 is set. This output pulse PNP_M
Is used as a reference pulse signal when generating a random number.

【0034】これら出力パルスRNPとRNP_Mは次
段の乱数生成回路6に入力される。乱数生成回路6の回
路構成は図5に示した第1実施形態の構成とほぼ同様で
あるので図示しないが、第2実施形態の場合は、図5に
示すDフリップ・フロップU4のクロック端子CLKに
出力パルスRNP_Mが入力され、データ端子Dに出力
パルスRNPが入力される。図15に示すように、この
出力パルスRNP_Mの後縁(立ち下がり)で出力パル
スRNPの「0」、「1」の状態を参照することによ
り、出力Qにシリアルな乱数Rg01が発生する。この
乱数Rg01は第1実施形態と同様にフォン・ノイマン
の方法を用いた一様化回路で一様化される。
These output pulses RNP and RNP_M are input to the random number generation circuit 6 in the next stage. Although the circuit configuration of the random number generation circuit 6 is almost the same as the configuration of the first embodiment shown in FIG. 5, it is not shown. However, in the case of the second embodiment, the clock terminal CLK of the D flip-flop U4 shown in FIG. The output pulse RNP_M is input to the data terminal D, and the output pulse RNP is input to the data terminal D. As shown in FIG. 15, a serial random number Rg01 is generated at the output Q by referring to the states of "0" and "1" of the output pulse RNP at the trailing edge (falling edge) of the output pulse RNP_M. This random number Rg01 is equalized by the equalizing circuit using the von Neumann method as in the first embodiment.

【0035】図16は、第2実施形態による8ビットの
パラレル乱数発生器の構成を示している。本構成では、
それぞれに同一ノイズ源を使用した場合に生じ易いモノ
ステーブル・マルチバイブレータ出力の相互干渉を回避
するため、これら8組のモノステーブル・マルチバイブ
レータが有するRC充電回路の時定数を各々違えて、ぞ
れぞれ幅の平均値が異なるパルスを発生するようにして
いる。これにより、8つのビット乱数の相関を無くし、
一様性のある有効な乱数を効率的に発生することができ
る。但し、ペアとなるモノステーブル・マルチバイブレ
ータ同士のパルス幅の平均値は一致させる必要がある。
FIG. 16 shows the configuration of an 8-bit parallel random number generator according to the second embodiment. In this configuration,
In order to avoid mutual interference between the monostable multivibrator outputs, which is likely to occur when the same noise source is used for each, the time constants of the RC charging circuits of these eight sets of monostable multivibrator are different from each other. Pulses having different average widths are generated. This eliminates the correlation of 8 bit random numbers,
It is possible to efficiently generate effective random numbers with uniformity. However, the average values of the pulse widths of the pair of monostable multivibrators must be matched.

【0036】[0036]

【発明の効果】以上説明したように、本発明によれば、
乱数生成用のランダムパルスを、ノイズ信号とノコギリ
波を比較することで、或いは、モノステーブル・マルチ
バイブレータの時定数をノイズに応じて変動することで
生成する構成としたので、シンプルな回路構成で効率的
な乱数の生成が行え、且つ、コストも低減できる。ま
た、広帯域に亘るノイズ成分の内、特に周波数の高いノ
イズ成分を使用することにより、高速で且つ安定した乱
数の生成が可能となる。
As described above, according to the present invention,
The random pulse for random number generation is generated by comparing the noise signal with the sawtooth wave or by changing the time constant of the monostable multivibrator according to the noise. It is possible to efficiently generate random numbers and reduce costs. Further, by using a noise component having a particularly high frequency among the noise components over a wide band, it is possible to generate random numbers at high speed and stably.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態に係る乱数発生器の基本
的な機能構成を示すブロック図。
FIG. 1 is a block diagram showing a basic functional configuration of a random number generator according to a first embodiment of the present invention.

【図2】同、乱数発生器のノイズ発生回路を示す図。FIG. 2 is a diagram showing a noise generation circuit of the random number generator.

【図3】同、乱数発生器のパルス幅変調回路を示す図。FIG. 3 is a diagram showing a pulse width modulation circuit of the random number generator.

【図4】同、乱数発生器のタイミング発生回路を示す
図。
FIG. 4 is a diagram showing a timing generation circuit of the random number generator.

【図5】同、乱数発生器の乱数生成回路を示す図。FIG. 5 is a diagram showing a random number generation circuit of the random number generator.

【図6】同、乱数のシリパラ変換回路を示す図。FIG. 6 is a diagram showing a random-number serial-to-serial conversion circuit.

【図7】同、乱数発生器の各部の波形を示す図。FIG. 7 is a diagram showing a waveform of each part of the random number generator.

【図8】異なる傾きのノコギリ波形を示す図。FIG. 8 is a diagram showing sawtooth waveforms having different slopes.

【図9】本発明の第1実施形態に係るパラレル乱数発生
器の構成を示すブロック図。
FIG. 9 is a block diagram showing a configuration of a parallel random number generator according to the first embodiment of the present invention.

【図10】図9とは別のパラレル乱数発生器の構成を示
すブロック図。
FIG. 10 is a block diagram showing a configuration of a parallel random number generator different from that of FIG.

【図11】図10とは別のパラレル乱数発生器の構成を
示すブロック図。
FIG. 11 is a block diagram showing a configuration of a parallel random number generator different from that of FIG.

【図12】本発明の第2実施形態に係る乱数発生器の基
本的な機能構成を示すブロック図。
FIG. 12 is a block diagram showing a basic functional configuration of a random number generator according to a second embodiment of the present invention.

【図13】同、乱数発生器のノイズ発生回路を示す図。FIG. 13 is a diagram showing a noise generation circuit of the random number generator.

【図14】同、乱数発生器のパルス幅変調回路を示す
図。
FIG. 14 is a diagram showing a pulse width modulation circuit of the random number generator.

【図15】同、乱数発生器の各部の波形を示す図。FIG. 15 is a diagram showing a waveform of each part of the random number generator.

【図16】本発明の第2実施形態に係るパラレル乱数発
生器の構成を示すブロック図。
FIG. 16 is a block diagram showing a configuration of a parallel random number generator according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 乱数発生器 2 ノイズ発生回路 3 パルス幅変調回路 5 タイミング発生回路 6 乱数生成回路 1 random number generator 2 noise generation circuit 3 pulse width modulation circuit 5 Timing generation circuit 6 Random number generation circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ホワイトノイズ等、電気的ノイズのラン
ダムな事象を利用して乱数データの「0」もしくは
「1」を発生する乱数発生器であって、 ノイズ源と、 ノイズを増幅する増幅器と、 基準パルス信号と、 当該基準パルス信号を基準に、ノイズレベルに応じてラ
ンダムにパルス幅を変動するパルス幅変調回路と、 当該パルス幅変調回路の出力パルスの「0」、「1」の
状態と前記基準パルス信号の「0」、「1」の状態を対
比して乱数データ「0」もしくは「1」を生成する乱数
生成回路を有することを特徴とする乱数発生器。
1. A random number generator for generating "0" or "1" of random number data by utilizing a random phenomenon of electrical noise such as white noise, comprising a noise source and an amplifier for amplifying noise. , A reference pulse signal, a pulse width modulation circuit that randomly changes the pulse width according to the noise level based on the reference pulse signal, and a state of "0" or "1" of the output pulse of the pulse width modulation circuit And a random number generator for generating random number data "0" or "1" by comparing the states of "0" and "1" of the reference pulse signal.
【請求項2】 前記パルス幅変調回路は、 ノコギリ波を発生するノコギリ波発生部と、 当該ノコギリ波の電圧とノイズ電圧を比較する電圧比較
器とで構成されることを特徴とする請求項1に記載の乱
数発生器。
2. The pulse width modulation circuit comprises a sawtooth wave generator that generates a sawtooth wave, and a voltage comparator that compares the voltage of the sawtooth wave with a noise voltage. Random number generator described in.
【請求項3】 各々傾きの異なるノコギリ波を発生する
複数のノコギリ波発生部を並列に備え、前記各ノコギリ
波の傾きの相違による時間差を持って複数の乱数データ
を連続的に生成することを特徴とする請求項2に記載の
乱数発生器。
3. A plurality of sawtooth wave generators that generate sawtooth waves each having a different slope are provided in parallel, and a plurality of random number data are continuously generated with a time difference due to the difference in the slopes of the sawtooth waves. The random number generator according to claim 2, wherein the random number generator is a random number generator.
【請求項4】 前記パルス幅変調回路は、 ノイズ電圧に応じて充電時間がランダムに変動するRC
充電回路を有し、当該RC充電回路の充電時間に応じた
パルス幅のパルスを発生するパルス発生手段で構成され
ることを特徴とする請求項1に記載の乱数発生器。
4. The RC of the pulse width modulation circuit, wherein a charging time randomly changes according to a noise voltage.
The random number generator according to claim 1, wherein the random number generator has a charging circuit, and is configured by pulse generation means for generating a pulse having a pulse width according to a charging time of the RC charging circuit.
【請求項5】 前記パルス発生手段にモノステーブル・
マルチバイブレータを用いることを特徴とする請求項4
に記載の乱数発生器。
5. The pulse generating means includes a monostable
5. A multivibrator is used, wherein
Random number generator described in.
【請求項6】 前記増幅器として広帯域の増幅器を用い
ることを特徴とする請求項1から請求項5までの何れか
に記載の乱数発生器。
6. The random number generator according to claim 1, wherein a wide band amplifier is used as the amplifier.
JP2001353082A 2001-11-19 2001-11-19 Random number generator Pending JP2003150374A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001353082A JP2003150374A (en) 2001-11-19 2001-11-19 Random number generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001353082A JP2003150374A (en) 2001-11-19 2001-11-19 Random number generator

Publications (1)

Publication Number Publication Date
JP2003150374A true JP2003150374A (en) 2003-05-23

Family

ID=19165157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001353082A Pending JP2003150374A (en) 2001-11-19 2001-11-19 Random number generator

Country Status (1)

Country Link
JP (1) JP2003150374A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006116234A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2006116235A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2009163737A (en) * 2007-12-31 2009-07-23 Intel Corp Random number generator
JP2014521132A (en) * 2011-07-07 2014-08-25 ムイセ,ジョセフ,ジェラード Providing a true random number generator based on fine structure and noise found in digital images
WO2014203466A1 (en) * 2013-06-18 2014-12-24 パナソニックIpマネジメント株式会社 Random number generating device
KR20160050919A (en) * 2014-10-31 2016-05-11 에스케이텔레콤 주식회사 Method and Apparatus for Securing the Continuity of Random Numbers after Von Neumann Post-processing

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006116234A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2006116235A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2009163737A (en) * 2007-12-31 2009-07-23 Intel Corp Random number generator
US8595274B2 (en) 2007-12-31 2013-11-26 Intel Corporation Random number generator
JP2014521132A (en) * 2011-07-07 2014-08-25 ムイセ,ジョセフ,ジェラード Providing a true random number generator based on fine structure and noise found in digital images
WO2014203466A1 (en) * 2013-06-18 2014-12-24 パナソニックIpマネジメント株式会社 Random number generating device
JPWO2014203466A1 (en) * 2013-06-18 2017-02-23 パナソニックIpマネジメント株式会社 Random number generator
KR20160050919A (en) * 2014-10-31 2016-05-11 에스케이텔레콤 주식회사 Method and Apparatus for Securing the Continuity of Random Numbers after Von Neumann Post-processing
KR101925787B1 (en) 2014-10-31 2018-12-06 아이디 퀀티크 에스.에이. Method and Apparatus for Securing the Continuity of Random Numbers after Von Neumann Post-processing

Similar Documents

Publication Publication Date Title
US6906562B1 (en) Counter-based clock multiplier circuits and methods
US7230499B2 (en) Ring oscillator with constant 50% duty cycle and ground-noise insensitive
US20080126458A1 (en) Apparatus and Methods for Generating Random Signals
US7099906B2 (en) Random bit sequence generator
JP2003150374A (en) Random number generator
JP2001326560A (en) Semiconductor integrated circuit and phase locked loop circuit
JP2003153526A (en) Switching regulator circuit
JP2009529823A (en) Pulse shaping circuit for crystal oscillator
US6590460B1 (en) Reduced harmonic distortion oscillator circuit
JP2008017449A (en) Differential oscillation device and modulator
US6946917B2 (en) Generating an oscillating signal according to a control current
JP2004506370A (en) Method and apparatus for a digital clock multiplier circuit
JP3487299B2 (en) Random number generator and probability generator
Tavas et al. Integrated cross-coupled chaos oscillator applied to random number generation
US20060048021A1 (en) Signal control circuit and device mounted therewith
US20040083248A1 (en) Method for generating random number and random number generator
US6392498B1 (en) Method and apparatus for a digital clock multiplication circuit
US6661298B2 (en) Method and apparatus for a digital clock multiplication circuit
US20060279366A1 (en) Generator of a pseudo-random digital flow
KR101153911B1 (en) Ring Oscillator
JP3242080B2 (en) Oscillator circuit
Ergün A non-autonomous balanced chaotic circuit based-on a bipolar differential-pair
JP2004056671A (en) Duty ratio change circuit and signal generating circuit using this
JP5532798B2 (en) Crystal oscillation circuit
JPH10163823A (en) Duty ratio correcting circuit