JP2003142792A - Electronic circuit unit - Google Patents

Electronic circuit unit

Info

Publication number
JP2003142792A
JP2003142792A JP2001339609A JP2001339609A JP2003142792A JP 2003142792 A JP2003142792 A JP 2003142792A JP 2001339609 A JP2001339609 A JP 2001339609A JP 2001339609 A JP2001339609 A JP 2001339609A JP 2003142792 A JP2003142792 A JP 2003142792A
Authority
JP
Japan
Prior art keywords
substrate
chip
circuit unit
wiring pattern
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001339609A
Other languages
Japanese (ja)
Other versions
JP2003142792A5 (en
Inventor
Kazumasa Koga
一正 古賀
Akinobu Adachi
明伸 足立
Kanako Yokoyama
加奈子 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001339609A priority Critical patent/JP2003142792A/en
Publication of JP2003142792A publication Critical patent/JP2003142792A/en
Publication of JP2003142792A5 publication Critical patent/JP2003142792A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a smaller electronic circuit unit by raising the mounting density of chip components. SOLUTION: A first wiring pattern 4 comprising a land 4a is formed on the surface of a rigid board 1 of hard insulating material to which one end of a flexible board 2 is secured. A second wiring pattern 5 comprising a land 5a is formed on one surface of the flexible board 2, and the second wiring pattern 5 is soldered (6) to the first wiring pattern 4 of the rigid board 1 for electrical continuation. A chip component 3 is disposed upright between the rigid board 1 and the flexible board 2, and both electrodes 3a and 3b of the chip component 3 are soldered to the lands 4a and 5a of the first and second wiring patterns 4 and 5, respectively. Since the upper space of the rigid board 1 is effectively utilized 3-dimensionally as a component mounting area, the mounting density of the chip components 3 is raised much for smaller electronic circuit unit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に複数のチ
ップ部品を実装した電子回路ユニットに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit unit having a plurality of chip parts mounted on a substrate.

【0002】[0002]

【従来の技術】一般的に、この種の電子回路ユニット
は、基板上にチップ抵抗やチップコンデンサ等の複数の
チップ部品を実装することによって構成されており、必
要に応じて基板の部品実装面をシールドカバーで覆うよ
うに構成されたものも知られている。ここで、チップ部
品は両端部に一対の電極を有しており、これら両電極を
基板上に設けられた配線パターンのランド部に半田付け
することにより、チップ部品は基板上に平行状態で配置
されている。
2. Description of the Related Art Generally, an electronic circuit unit of this type is constructed by mounting a plurality of chip components such as chip resistors and chip capacitors on a substrate, and if necessary, the component mounting surface of the substrate. It is also known that the shield is covered with a shield. Here, the chip component has a pair of electrodes at both ends, and by soldering these electrodes to the land portion of the wiring pattern provided on the substrate, the chip component is arranged in parallel on the substrate. Has been done.

【0003】[0003]

【発明が解決しようとする課題】ところで近年、チップ
部品を小型化する技術は著しく進歩しており、例えば外
形寸法が0.6×0.9mm程度の超小型のチップ抵抗やチップ
コンデンサも実用化されている。したがって、前述した
従来の電子回路ユニットにおいても、このような超小型
のチップ部品を使用し、これらチップ部品をその部品間
ピッチを狭めた状態で基板上に実装すれば、電子回路ユ
ニットをある程度まで小型化することは可能となる。し
かしながら、チップ部品の小型化には限界があり、しか
も、複数のチップ部品を基板上に実装する際に、各チッ
プ部品の半田付け部分が短絡しないようにしなければな
らないため、これらのことが電子回路ユニットの更なる
小型化を妨げる要因となっていた。
By the way, in recent years, the technology for miniaturizing chip components has made remarkable progress, and for example, ultra-compact chip resistors and chip capacitors having external dimensions of about 0.6 × 0.9 mm have been put into practical use. . Therefore, even in the conventional electronic circuit unit described above, if such ultra-small chip components are used and these chip components are mounted on the substrate in a state where the pitch between the components is narrowed, the electronic circuit unit can be made to some extent. It is possible to reduce the size. However, there is a limit to miniaturization of chip parts, and moreover, when mounting a plurality of chip parts on a substrate, it is necessary to prevent short-circuiting of soldering parts of each chip part. It has been a factor preventing further miniaturization of the circuit unit.

【0004】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、チップ部品の実装密
度を高めて小型化に好適な電子回路ユニットを提供する
ことにある。
The present invention has been made in view of the circumstances of the prior art as described above, and an object thereof is to provide an electronic circuit unit suitable for miniaturization by increasing the mounting density of chip components.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子回路ユニットは、第1の配線パターン
が形成されたリジッド基板と、第2の配線パターンが形
成されたフレキシブル基板と、両端に電極を有する複数
のチップ部品とを備え、前記チップ部品を前記リジッド
基板上に起立させると共に、前記リジッド基板に固定し
た前記フレキシブル基板を該リジッド基板の上方に延出
させ、前記チップ部品の両電極を前記第1および第2の
配線パターンのランド部にそれぞれ接続した。
In order to achieve the above object, the electronic circuit unit of the present invention comprises a rigid substrate having a first wiring pattern formed thereon and a flexible substrate having a second wiring pattern formed thereon. , A plurality of chip components having electrodes on both ends, the chip component is erected on the rigid substrate, and the flexible substrate fixed to the rigid substrate is extended above the rigid substrate, Both electrodes were connected to the land portions of the first and second wiring patterns, respectively.

【0006】このように構成すると、複数のチップ部品
をリジッド基板とフレキシブル基板との間に起立状態で
配置することにより、リジッド基板の上方空間を部品実
装エリアとして立体的に有効利用することができるた
め、チップ部品の実装密度が著しく高められて電子回路
ユニットを小型化することができる。その際、基板上に
平行状態で配置された他のチップ部品を実装しても良
く、このように構成すると、同一基板上に実装される複
数のチップ部品のうち、起立状態に配置したチップ部品
はリジッド基板とフレキシブル基板の各配線パターンに
接続され、平行状態に配置チップ部品は基板上の配線パ
ターンに接続されるため、回路設計上の自由度を高める
ことができる。
According to this structure, by arranging a plurality of chip components in a standing state between the rigid substrate and the flexible substrate, the space above the rigid substrate can be effectively used three-dimensionally as a component mounting area. Therefore, the mounting density of the chip components is significantly increased, and the electronic circuit unit can be downsized. At that time, other chip components arranged in parallel on the substrate may be mounted. With this configuration, among the plurality of chip components mounted on the same substrate, the chip component arranged in the upright state. Is connected to each wiring pattern of the rigid substrate and the flexible substrate, and the chip components arranged in parallel are connected to the wiring pattern on the substrate, so that the degree of freedom in circuit design can be increased.

【0007】また、上記目的を達成するために、本発明
の電子回路ユニットは、配線パターンが形成された基板
と、両端に電極を有するチップ部品と、前記基板の部品
実装面を覆うシールドカバーとを備え、前記チップ部品
を前記基板とシールドカバーとの間に起立状態で配置す
ると共に、該チップ部品の両電極を前記配線パターンの
ランド部と前記シールドカバーにそれぞれ接続した。
In order to achieve the above object, the electronic circuit unit of the present invention includes a substrate on which a wiring pattern is formed, a chip component having electrodes on both ends, and a shield cover for covering the component mounting surface of the substrate. The chip component is arranged in an upright state between the substrate and the shield cover, and both electrodes of the chip component are connected to the land portion of the wiring pattern and the shield cover, respectively.

【0008】このように構成すると、チップ部品を基板
とシールドカバーとの間に起立状態で配置することによ
り、基板の上方空間を部品実装エリアとして立体的に有
効利用することができるため、チップ部品の実装密度が
著しく高められて電子回路ユニットを小型化することが
できる。その際、基板上に平行状態で配置された他のチ
ップ部品を実装することが好ましく、このように構成す
ると、同一基板上に実装される複数のチップ部品のう
ち、起立状態に配置したチップ部品はシールドカバーを
介してアース接続され、平行状態に配置チップ部品は基
板上の配線パターンに接続されるため、回路設計上の自
由度を高めることができる。
According to this structure, by arranging the chip component in a standing state between the substrate and the shield cover, the space above the substrate can be effectively used three-dimensionally as a component mounting area. The packaging density can be remarkably increased and the electronic circuit unit can be downsized. At that time, it is preferable to mount other chip components arranged in parallel on the substrate. With this configuration, among the plurality of chip components mounted on the same substrate, the chip component arranged in the upright state. Is grounded through a shield cover, and the chip parts arranged in parallel are connected to the wiring pattern on the substrate, so that the degree of freedom in circuit design can be increased.

【0009】[0009]

【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図1は第1実施形態例に係
る電子回路ユニットの斜視図、図2は該電子回路ユニッ
トの断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of an electronic circuit unit according to a first embodiment, and FIG. 2 is a sectional view of the electronic circuit unit. Is.

【0010】これらの図に示すように、本実施形態例に
係る電子回路ユニットは、アルミナやガラスエポキシ樹
脂等の硬質絶縁材料からなるリジッド基板1と、PET
(ポリエチレンテレフタレート)やポリイミド等の可撓
性絶縁フィルムからなるフレキシブル基板2と、チップ
抵抗やチップコンデンサ等からなる複数のチップ部品3
とで構成されている。
As shown in these figures, the electronic circuit unit according to this embodiment includes a rigid substrate 1 made of a hard insulating material such as alumina or glass epoxy resin, and a PET.
A flexible substrate 2 made of a flexible insulating film such as (polyethylene terephthalate) or polyimide, and a plurality of chip parts 3 made of chip resistors, chip capacitors, etc.
It consists of and.

【0011】リジッド基板1の表面にはランド部4aを
有する第1の配線パターン4が形成されており、この第
1の配線パターン4の一部はリジッド基板1の端面に延
出して端面電極4bとなっている。フレキシブル基板2
の片面にはランド部5aを有する第2の配線パターン5
が形成されており、必要に応じてフレキシブル基板2の
反対面にグランドパターン(図示せず)を形成しても良
い。このフレキシブル基板2の一端部は接着剤等により
リジッド基板1の表面に固定されており、この固定箇所
において、第1の配線パターン4と第2の配線パターン
5は半田6または導電性接着剤を用いて導通されてい
る。
A first wiring pattern 4 having a land portion 4a is formed on the surface of the rigid substrate 1, and a part of the first wiring pattern 4 extends to the end face of the rigid substrate 1 and an end face electrode 4b. Has become. Flexible board 2
Second wiring pattern 5 having land 5a on one side of
Is formed, and a ground pattern (not shown) may be formed on the opposite surface of the flexible substrate 2 if necessary. One end of the flexible substrate 2 is fixed to the surface of the rigid substrate 1 with an adhesive or the like, and at this fixing portion, the first wiring pattern 4 and the second wiring pattern 5 are solder 6 or a conductive adhesive. Have been conducted.

【0012】チップ部品3は直方体形状をなし、その長
軸方向に沿う両端に一対の電極3a,3bが形成されて
いる。チップ部品3は一方の電極3aを第1の配線パタ
ーン4のランド部4aに半田7付けすることにより、そ
の長軸がリジッド基板1と直交する配置されている。そ
して、フレキシブル基板2をリジッド基板1の上方に延
出するように撓め、チップ部品3の上端側に位置する他
方の電極3bを第2の配線パターン5のランド部5aに
半田8付けすることにより、チップ部品3はリジッド基
板1とフレキシブル基板2との間に起立状態に実装され
る。なお、説明を簡略化するために図1,2には2個の
チップ部品3しか示されていないが、回路設計に応じて
3個以上のチップ部品3を実装する場合も、全てのチッ
プ部品3をリジッド基板1とフレキシブル基板2との間
に起立状態に実装すれば良い。
The chip component 3 has a rectangular parallelepiped shape, and has a pair of electrodes 3a and 3b formed at both ends in the longitudinal direction thereof. The chip component 3 is arranged so that its major axis is orthogonal to the rigid substrate 1 by soldering one electrode 3a to the land portion 4a of the first wiring pattern 4. Then, the flexible substrate 2 is bent so as to extend above the rigid substrate 1, and the other electrode 3b located on the upper end side of the chip component 3 is soldered 8 to the land portion 5a of the second wiring pattern 5. Thereby, the chip component 3 is mounted between the rigid substrate 1 and the flexible substrate 2 in an upright state. Although only two chip components 3 are shown in FIGS. 1 and 2 for simplification of description, even when three or more chip components 3 are mounted according to the circuit design, all the chip components 3 are mounted. 3 may be mounted in an upright state between the rigid substrate 1 and the flexible substrate 2.

【0013】上記した第1実施形態例に係る電子回路ユ
ニットでは、チップ部品3をリジッド基板1とフレキシ
ブル基板2との間に起立状態で配置し、このチップ部品
3の両電極3a,3bを第1および第2の配線パターン
4,5のランド部4a,5aにそれぞれ半田付けしたの
で、リジッド基板1の上方空間を部品実装エリアとして
立体的に有効利用することができ、その分、チップ部品
3の実装密度が著しく高められて電子回路ユニットの小
型化を促進することができる。また、フレキシブル基板
2の表面全体にグランドパターンを形成すると、このフ
レキシブル基板2にシールド機能を持たせられるという
付加的な効果がある。
In the electronic circuit unit according to the above-described first embodiment, the chip component 3 is placed between the rigid substrate 1 and the flexible substrate 2 in an upright state, and both electrodes 3a and 3b of the chip component 3 are placed in the upright state. Since the lands 4a and 5a of the first and second wiring patterns 4 and 5 are respectively soldered, the space above the rigid substrate 1 can be effectively used three-dimensionally as a component mounting area, and the chip component 3 can be used accordingly. The packaging density can be remarkably increased, and miniaturization of the electronic circuit unit can be promoted. Further, when the ground pattern is formed on the entire surface of the flexible substrate 2, there is an additional effect that the flexible substrate 2 can have a shield function.

【0014】図3は第2実施形態例に係る電子回路ユニ
ットの断面図であり、図1,2に対応する部分には同一
符号を付してある。
FIG. 3 is a sectional view of the electronic circuit unit according to the second embodiment, in which the portions corresponding to those in FIGS.

【0015】本実施形態例に係る電子回路ユニットが前
述した第1実施形態例と相違する点は、フレキシブル基
板2を省略する代わりにリジッド基板1の部品実装面を
シールドカバー9で覆い、起立状態に配置したチップ部
品3の上端側の電極3bをシールドカバー9に半田8付
けしたことと、チップ部品3をリジッド基板1上に起立
状態と平行状態に実装したことにある。
The electronic circuit unit according to the present embodiment differs from the above-described first embodiment in that the flexible substrate 2 is omitted and the component mounting surface of the rigid substrate 1 is covered with a shield cover 9 so that the electronic circuit unit stands up. The electrode 3b on the upper end side of the chip component 3 arranged in 1 is soldered to the shield cover 9 and the chip component 3 is mounted on the rigid substrate 1 in a state parallel to the standing state.

【0016】すなわち、リジッド基板1上に実装される
複数のチップ部品3のうち、1または2以上のチップ部
品3の下端側電極3aを第1の配線パターン4のランド
部4aに半田7付けし、上端側電極3bをシールドカバ
ー9に半田8付けすることにより、このチップ部品3は
リジッド基板1とシールドカバー9との間に起立状態に
実装されている。また、残りの1または2以上のチップ
部品3の両電極3a,電極3bを第1の配線パターン4
のランド部4aに半田7付けすることにより、このチッ
プ部品3はリジッド基板1上に平行状態に実装されてい
る。ここで、シールドカバー9は導電性の金属板を枠状
に形成したものであり、その下端部はリジッド基板1に
形成されたアースパターン(図示せず)に接続されてい
る。したがって、起立状態に配置されたチップ部品3は
シールドカバー9を介してアース接続されることにな
り、例えばバイパスコンデンサを含む回路構成の場合、
そのバイパスコンデンサ用のチップ部品3を起立状態に
実装すれば良い。
That is, the lower end side electrodes 3a of one or more chip components 3 among the plurality of chip components 3 mounted on the rigid substrate 1 are soldered 7 to the land portion 4a of the first wiring pattern 4. By soldering the upper end side electrode 3b to the shield cover 9, the chip component 3 is mounted in an upright state between the rigid substrate 1 and the shield cover 9. Further, the remaining electrodes 1a, 2 or more of the electrodes 3a and 3b of the chip component 3 are connected to the first wiring pattern 4
The chip component 3 is mounted in parallel on the rigid substrate 1 by soldering 7 to the land portion 4a. Here, the shield cover 9 is formed of a conductive metal plate in a frame shape, and its lower end is connected to an earth pattern (not shown) formed on the rigid substrate 1. Therefore, the chip component 3 arranged in the upright state is grounded via the shield cover 9, and for example, in the case of a circuit configuration including a bypass capacitor,
The chip component 3 for the bypass capacitor may be mounted in the upright state.

【0017】このように構成された第2実施形態例にお
いては、電子回路ユニットに必要とされる回路構成部品
のうち、アース接続される一部のチップ部品3をリジッ
ド基板1とシールドカバー9との間に起立状態で配置
し、このチップ部品3の両電極3a,電極3bを第1の
配線パターン4のランド部4aとシールドカバー9にそ
れぞれ半田付けしたので、全てのチップ部品3をリジッ
ド基板1に平行状態で実装していた従来技術に比べる
と、チップ部品3を起立状態に実装した分だけ実装密度
が高められて電子回路ユニットの小型化を促進すること
ができる。
In the second embodiment having such a configuration, among the circuit components required for the electronic circuit unit, some of the chip components 3 to be grounded are connected to the rigid substrate 1 and the shield cover 9. Since the electrodes 3a and 3b of the chip component 3 are soldered to the land portion 4a of the first wiring pattern 4 and the shield cover 9 respectively, all the chip components 3 are rigid substrates. As compared with the conventional technique in which the chip components 3 are mounted in parallel with each other, the mounting density is increased by the amount of mounting the chip components 3 in the upright state, and the electronic circuit unit can be downsized.

【0018】なお、上記第1実施形態例に係る電子回路
ユニットでは、全てのチップ部品3をリジッド基板1と
フレキシブル基板2との間に起立状態に実装した場合に
ついて説明したが、第2実施形態例と同様に、複数のチ
ップ部品3をリジッド基板1上に起立状態と平行状態に
実装しても良い。この場合、リジッド基板1上に実装さ
れる複数のチップ部品3のうち、1または2以上のチッ
プ部品3をリジッド基板1とフレキシブル基板2との間
に起立状態で配置し、このチップ部品3の両電極3a,
3bを第1および第2の配線パターン4,5のランド部
4a,5aにそれぞれ半田付けすると共に、残りの1ま
たは2以上のチップ部品3の両電極3a,電極3bを第
1の配線パターン4のランド部4aに半田7付けするこ
とにより、このチップ部品3をリジッド基板1上に平行
状態に実装すれば良い。
In the electronic circuit unit according to the first embodiment, the case where all the chip components 3 are mounted in a standing state between the rigid board 1 and the flexible board 2 has been described. Similar to the example, a plurality of chip components 3 may be mounted on the rigid substrate 1 in a standing state and in a parallel state. In this case, among the plurality of chip components 3 mounted on the rigid substrate 1, one or more chip components 3 are arranged in an upright state between the rigid substrate 1 and the flexible substrate 2, and Both electrodes 3a,
3b are soldered to the lands 4a and 5a of the first and second wiring patterns 4 and 5, respectively, and the electrodes 3a and 3b of the remaining one or more chip components 3 are connected to the first wiring pattern 4 respectively. The chip component 3 may be mounted in parallel on the rigid substrate 1 by soldering 7 to the land portion 4a.

【0019】[0019]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
The present invention is carried out in the form as described above, and has the following effects.

【0020】チップ部品をリジッド基板とフレキシブル
基板またはシールドカバーとの間に起立状態で配置する
ことにより、リジッド基板の上方空間を部品実装エリア
として立体的に有効利用することができるため、チップ
部品の実装密度が著しく高められて電子回路ユニットを
小型化することができる。
By arranging the chip component in a standing state between the rigid substrate and the flexible substrate or the shield cover, the space above the rigid substrate can be effectively used three-dimensionally as a component mounting area. The packaging density can be remarkably increased and the electronic circuit unit can be downsized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態例に係る電子回路ユニッ
トの斜視図である。
FIG. 1 is a perspective view of an electronic circuit unit according to a first exemplary embodiment of the present invention.

【図2】該電子回路ユニットの断面図である。FIG. 2 is a sectional view of the electronic circuit unit.

【図3】本発明の第2実施形態例に係る電子回路ユニッ
トの断面図である。
FIG. 3 is a sectional view of an electronic circuit unit according to a second exemplary embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 リジッド基板 2 フレキシブル基板 3 チップ部品 3a,3b 電極 4 第1の配線パターン 4a ランド部 4b 端面電極 5 第2の配線パターン 5a ランド部 6,7,8 半田 9 シールドカバー 1 rigid board 2 Flexible substrate 3 chip parts 3a, 3b electrodes 4 First wiring pattern 4a Land part 4b End surface electrode 5 Second wiring pattern 5a Land section 6,7,8 solder 9 Shield cover

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 加奈子 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 Fターム(参考) 5E321 AA02 CC12 GG05 5E336 AA04 AA11 AA16 BB05 BB12 BC21 CC31 CC32 CC42 CC43 CC51 EE01 EE17 GG05 GG30 5E344 AA01 AA10 AA26 BB02 BB04 CD21 CD23 DD02 EE13 EE23 EE26    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kanako Yokoyama             1-7 Aki, Otsuka-cho, Yukiya, Ota-ku, Tokyo             Su Electric Co., Ltd. F-term (reference) 5E321 AA02 CC12 GG05                 5E336 AA04 AA11 AA16 BB05 BB12                       BC21 CC31 CC32 CC42 CC43                       CC51 EE01 EE17 GG05 GG30                 5E344 AA01 AA10 AA26 BB02 BB04                       CD21 CD23 DD02 EE13 EE23                       EE26

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の配線パターンが形成されたリジッ
ド基板と、第2の配線パターンが形成されたフレキシブ
ル基板と、両端に電極を有する複数のチップ部品とを備
え、前記チップ部品を前記リジッド基板上に起立させる
と共に、前記リジッド基板に固定した前記フレキシブル
基板を該リジッド基板の上方に延出させ、前記チップ部
品の両電極を前記第1および第2の配線パターンのラン
ド部にそれぞれ接続したことを特徴とする電子回路ユニ
ット。
1. A rigid substrate having a first wiring pattern formed thereon, a flexible substrate having a second wiring pattern formed thereon, and a plurality of chip components having electrodes on both ends thereof, wherein the chip component is the rigid substrate. The flexible substrate fixed to the rigid substrate was erected on the substrate and extended above the rigid substrate, and both electrodes of the chip component were connected to the land portions of the first and second wiring patterns, respectively. An electronic circuit unit characterized by the above.
【請求項2】 配線パターンが形成された基板と、両端
に電極を有するチップ部品と、前記基板の部品実装面を
覆うシールドカバーとを備え、前記チップ部品を前記基
板とシールドカバーとの間に起立状態で配置すると共
に、該チップ部品の両電極を前記配線パターンのランド
部と前記シールドカバーにそれぞれ接続したことを特徴
とする電子回路ユニット。
2. A substrate on which a wiring pattern is formed, a chip component having electrodes on both ends, and a shield cover for covering a component mounting surface of the substrate, the chip component being provided between the substrate and the shield cover. An electronic circuit unit characterized in that it is arranged in an upright state, and both electrodes of the chip component are respectively connected to the land portion of the wiring pattern and the shield cover.
【請求項3】 請求項1または2の記載において、前記
基板上に平行状態で配置された他のチップ部品が実装さ
れていることを特徴とする電子回路ユニット。
3. The electronic circuit unit according to claim 1, wherein another chip component arranged in parallel is mounted on the substrate.
JP2001339609A 2001-11-05 2001-11-05 Electronic circuit unit Withdrawn JP2003142792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001339609A JP2003142792A (en) 2001-11-05 2001-11-05 Electronic circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001339609A JP2003142792A (en) 2001-11-05 2001-11-05 Electronic circuit unit

Publications (2)

Publication Number Publication Date
JP2003142792A true JP2003142792A (en) 2003-05-16
JP2003142792A5 JP2003142792A5 (en) 2005-04-07

Family

ID=19153935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001339609A Withdrawn JP2003142792A (en) 2001-11-05 2001-11-05 Electronic circuit unit

Country Status (1)

Country Link
JP (1) JP2003142792A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913722B1 (en) * 2008-02-13 2009-08-24 전자부품연구원 Multi chip package and Fabricating method thereof
JP2012142470A (en) * 2011-01-04 2012-07-26 Fujitsu Component Ltd Electronic component module
JP2013175727A (en) * 2012-02-23 2013-09-05 Semikron Elektronik Gmbh & Co Kg Semiconductor module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913722B1 (en) * 2008-02-13 2009-08-24 전자부품연구원 Multi chip package and Fabricating method thereof
JP2012142470A (en) * 2011-01-04 2012-07-26 Fujitsu Component Ltd Electronic component module
JP2013175727A (en) * 2012-02-23 2013-09-05 Semikron Elektronik Gmbh & Co Kg Semiconductor module

Similar Documents

Publication Publication Date Title
JP6213518B2 (en) Electronics
US9277647B2 (en) Capacitor element mounting structure and capacitor element mounting method
JPH09214097A (en) Printed circuit board
EP1694104B1 (en) Surface-mounting type electronic circuit unit
JP2000114686A (en) Surface mounting component
US7276840B2 (en) Structure with a plurality of substrates, its manufacturing method and crystal oscillator with the structure
US6246013B1 (en) Surface mounting structure and surface mount type electronic component included therein
JP2003142792A (en) Electronic circuit unit
JP4338545B2 (en) Capacitor sheet
JP2701563B2 (en) External lead connection board mounting structure of display element
JP2007129046A (en) Mounting structure of capacitor array
JP3439160B2 (en) Printed circuit board device and method of manufacturing the same
JPH07254760A (en) Connecting structure of substrate and ic unit
JP2003142792A5 (en)
JP2003086755A (en) Hybrid module
JP3164182B2 (en) Composite electronic components
JP2003309354A (en) Method of connecting printed wiring board and printed wiring board
JP2001155952A (en) Three-terminal laminated ceramic capacitor for three- dimensional mounting
JP2001339137A (en) Surface mounting electronic circuit unit
JP3099492B2 (en) Composite electronic components
JP4043242B2 (en) Surface mount type electronic circuit unit
JP2001085815A (en) Surface mounted module parts
JP2910685B2 (en) Dielectric resonator and electronic device using the same
JP2960690B2 (en) Circuit board
JP2001177043A (en) Electronic module

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061220