JP2003140916A - メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 - Google Patents
メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法Info
- Publication number
- JP2003140916A JP2003140916A JP2002193738A JP2002193738A JP2003140916A JP 2003140916 A JP2003140916 A JP 2003140916A JP 2002193738 A JP2002193738 A JP 2002193738A JP 2002193738 A JP2002193738 A JP 2002193738A JP 2003140916 A JP2003140916 A JP 2003140916A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- microcomputer system
- stored
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Abstract
テムのメモリ装置内のデータの効果的なブロックをする
マイクロコンピュータシステムを保護する方法を提供す
る。 【解決手段】 本発明は,予め設定可能な時点で,デー
タ(33)の操作を検査するための検査機構が実行さ
れ,メモリ装置(32)に格納されている,操作された
データ(33)の効果的なブロッキングを可能にするた
めに,メモリ装置(32)の新プログラミングまたは再
プログラミングの際に,新しいデータ(33)が少なく
とも部分的に揮発性メモリ(37),特にランダムアク
セスメモリ(RAM)へ格納され,検査機構が実施さ
れ,新しいデータ(33)の操作が認識されなかった場
合に,新しいデータ(33)の,揮発性メモリ(37)
に格納されている部分が,メモリ装置(32)へコピー
されることが,提案される。
Description
ータシステムのメモリ装置に格納されているデータの操
作に対して,マイクロコンピュータシステムを保護する
方法に関する。かかるメモリ装置には,データとして,
特に制御プログラムが格納されている。予め設定可能な
時点で,データの操作を検査するための検査機構を実施
することができる。
ロプロセッサと,データ,特に制御プログラムを格納可
能なメモリ装置と,予め設定可能な時点で実施可能な,
データの操作を検査するための検査機構とを具備するマ
イクロコンピュータシステムに関する。
ロコンピュータシステムのメモリに格納されているデー
タを保護する,特にかかるメモリ装置に格納されている
制御プログラムを保護する方法が知られている。この種
の方法として,例えば,DE19723332A1が知
られている。かかる方法は,例えば,自動車の制御装置
に格納されている制御プログラム,あるいは制御装置に
格納されているパラメータまたは極限値の不当な操作を
阻止するために使用される。制御プログラムは,自動車
内の所定の機能,例えば内燃機関,走行動特性制御,ア
ンチロックブレーキシステム(ABS)または電子的な
操舵システム(ステア−バイ−ワイヤ)を開ループ制御
するか,閉ループ制御する。制御プログラムの操作によ
り,自動車の開ループ制御,または閉ループ制御される
ユニットの故障がもたらされる可能性がある。従って制
御プログラムまたはデータの操作は,できる限り阻止し
なければならない。
たはデータの操作の危険にも関わらず,制御装置のメモ
リ装置への呼出を完全に禁止することは,意味がない。
例えば,制御装置の新しいプログラミングを実行可能に
するために,権限のあるユーザーグループにとっては,
メモリ装置へ呼出をすることが可能でなければならな
い。すなわち,時には制御プログラムの新しいバージョ
ンあるいは新しいパラメータまたは極限値を制御装置に
格納して,それによって例えば,ソフトウェアのエラー
を除去し,または新しい法律的に前もって定められた規
定を考慮する。
ケーション装置とに区別される。通常,制御装置は,シ
リーズ装置として製造されてから供給される。シリーズ
装置においては,制御装置のメモリ装置に格納されてい
るデータの操作を検査するための検査機構(例えばチェ
ックサム形成)が作動される。操作されたデータは,通
常,かかる機構によって認識され,データをブロックす
ることができる。検査機構は,それ自体の種々の実施形
態が従来技術として知られている。
およびテスト段階の間,検査機構を非作動にして,種々
のデータを迅速かつ容易にメモリ装置に格納できるよう
にすることが必要である。非作動にされた検査機構が具
備された制御装置は,アプリケーション装置と称され
る。
のないテストカバーを保証できるようにするために,シ
リーズケース及びアプリケーションケースにおいても同
じデータが,特に同じ制御プログラムが,制御装置のメ
モリ装置へ格納されなければならない。従って,他のデ
ータをメモリ装置に負荷をかけずに,制御装置をシリー
ズケースからアプリケーションケースへ切り換えること
が可能でなければならない。アプリケーションケースか
らシリーズケースへ戻るように切り換えることは,望ま
しくなく,特にできることなら不可能にして,制御装置
のメーカーによるテストおよび許可されていない制御プ
ログラムを有する制御装置が流通するのを阻止しなけれ
ばならない。
ロックするために,識別信号(いわゆるマーカー)が定
められる。識別信号は,ブロック(コード領域またはデ
ータ領域)を論理的に有効または無効として特徴づける
のに使用されるマイクロコンピュータシステムの不揮発
性メモリ内のメモリ領域である。通常,このメモリ領域
には,識別信号を有効または無効にセットするために,
検査パターン(いわゆるパターン)がプログラミングさ
れる。識別信号は,操作検査の結果を記憶するために使
用される。それによって後に操作を検査する際に,時間
を節約することができる。なぜなら,もはやメモリ装置
の完全な検査を実施する必要はなく,識別信号を評価す
るだけで済むからである。
ログラミングの最初に無効であると定められる。しかる
後,メモリ装置が新プログラミング,または再プログラ
ミングされ,次に新しいデータが検査機構によって操作
について調べられる。メモリ装置の検査が順序通りであ
る場合には,識別信号は,論理的に有効にセットされ
る。メモリ装置の検査が順序通りでない場合には,識別
信号は,プログラミングされず,論理的に無効のまま留
まる。
る際に,識別信号がセットされているか(論理的に有効
であるか)が,検査される。識別信号がセットされてい
れば,検査は首尾よく実施されており,データは完全
に,普通に利用することができる。識別信号がセットさ
れていない(論理的に無効である)場合には,検査は失
敗しているか,または例えば,電圧供給の中断(パワー
ダウン)によって中断されている。
ず,他方で変更可能(有効,若しくは無効にセット可
能)でメモリ領域に格納されなければならない。かかる
条件は,識別信号がメモリ装置の,データも格納されて
いる,若しくは新プログラミングまたは再プログラミン
グの際に新しいデータが格納される,メモリ領域に格納
される場合に満たされる。識別信号が新プログラミング
または再プログラミングの間に操作されたデータと共に
同様にプログラミングされて,有効にセットされ,制御
装置の新プログラミングまたは再プログラミングの後
に,新プログラミングまたは再プログラミングに続いて
検査機構を実行することを阻止するために,制御装置が
オフにされる恐れがある。次に,コンピュータを起動さ
せる際に,識別信号は,有効である値を有しており,新
しくプログラミングされたデータは,それが操作された
データであるにも関わらず,全く普通に利用できる。
は,データが操作されている場合に,マイクロコンピュ
ータシステムのメモリ装置内のデータの効果的なブロッ
クを可能にすることである。
めに,本発明は,冒頭で挙げた種類の方法に基づいて,
メモリ装置を新プログラミングまたは再プログラミング
する際に,新しいデータが少なくとも部分的に揮発性メ
モリ,特にランダムアクセスメモリ(RAM)へ格納さ
れ,検査機構が実行されて,新しいデータの操作が認識
されなかった場合に,新しいデータの,揮発性メモリに
含まれている部分がメモリ装置にコピーされることを,
提案する。
または再プログラミングする場合に,まず新しいデータ
全体は,そのために本来設けられているメモリ装置へ伝
送されない。データの一部は,供給電圧が中断された場
合にそのデータを失う,揮発性メモリへコピーされる。
検査機構が,データの操作の検出なしに,首尾よく実行
された後に,初めて残りの新しいデータが揮発性メモリ
からメモリ装置へコピーされる。
のデータは揮発性メモリからメモリ装置へはコピーされ
ない。検査機構の実行の間,あるいは実行後に電圧供給
が中断された場合(パワーダウン)には,揮発性メモリ
に格納されているデータは失われ,メモリ装置へはコピ
ーされない。いずれの場合にも,メモリ装置に格納され
ているデータは,不完全であって,利用若しくは実施で
きない。本発明に基づく方法は,マイクロコンピュータ
システムのメモリ装置内の操作されたデータを確実かつ
回避できないようにブロックすることを可能にする。操
作された制御プログラムの実施または操作されたデータ
の利用を,有効に阻止することができる。上記の方法
は,例えば電圧供給の中断(パワーダウン)のような,
外部の影響から完全に独立している。
はメモリ装置に格納されているデータの一部のみを,操
作について検査することができる。しかし,本発明の好
ましい展開によれば,検査機構によって揮発性メモリの
内容が,操作について検査されることが,提案される。
グラミングの枠内で揮発性メモリへ格納される部分の選
択は,例えば,定められたアルゴリズムを用いて実行す
ることができる。データを揮発性メモリに格納される部
分を選択することによって,データを操作について検査
すべき部分を検査することもできる。しかし,本発明の
好ましい実施形態によれば,データの,メモリ装置の新
プログラミングまたは再プログラミングの際に揮発性メ
モリに格納される部分は,ランダムに選択されること
が,提案される。
けるランダム数の生成は,必ずしも一般的ではないの
で,ランダム数を生成するための種々の可能性が提案さ
れる。まず,マイクロコンピュータシステムのアナログ
/デジタル(A/D)−入力におけるノイズ信号を読ん
で,ノイズ信号に従ってランダム数を生成することがで
きる。A/D−入力は,接続されていない場合には,ラ
ンダムなノイズ信号を供給する。また,メモリ装置の内
容にわたる合計を形成して,合計に従ってランダム数を
生成することができる。メモリ装置の内容は,マイクロ
コンピュータシステムの起動前は,整理されておらず,
換言すると,ランダムに整理されている。さらに,マイ
クロコンピュータシステムの立上げの際にリセットされ
ない,コンピュータ内部の時限素子(タイマー)を読ん
で,時限素子の状態に従ってランダム数を形成すること
ができる。そして,マイクロコンピュータが搭載されて
いる自動車の運転者によって調節可能な変量を利用し
て,変量に従ってランダム数を形成することができる。
運転者により調節可能な変量として,例えば,アクセル
ペダルの位置または適応的な運転者マップの変量を利用
することができる。
げた種類のマイクロコンピュータシステムに基づいて,
マイクロコンピュータシステムは,メモリ装置の新プロ
グラミングまたは再プログラミングの場合に新しいデー
タの少なくとも一部をその中に格納することのできる揮
発性メモリと,新しいデータの揮発性メモリに格納され
ている部分とを,前もって実施される検査機構によっ
て,新しいデータが操作されていないことが明らかにさ
れた場合に,メモリ装置へコピーする手段とを有するこ
とが,提案される。揮発性メモリは,好ましくはランダ
ムアクセスメモリ(RAM)として形成されている。
ンピュータシステムは,自動車機能を開ループおよび/
または閉ループ制御するための自動車用制御装置として
形成されていることが,提案される。
ロコンピュータシステムは,本発明に基づく方法を実施
するための手段を有していることが,提案される。メモ
リ装置内にコンピュータプログラムが格納されているこ
とが好ましく,かかるコンピュータプログラムは計算装
置上で遂行可能であって,かつ本発明に基づく方法を実
施するのに好適である。
上に形成されていることが好ましい。この種のいわゆる
オンチップメモリにおいて,プログラムメモリまたはそ
の上に格納されているデータは,外部から操作すること
ができず,それによってマイクロコンピュータシステム
は,さらにメモリ装置上に格納されているデータの操作
に対して保護されている。
よび利点は,図面に示す本発明の実施例についての,以
下の説明から明らかにされる。その場合に記載されてい
る,あるいは図示されているすべての特徴は,それ自体
または任意の組み合わせにおいて,特許請求項における
その要約またはその帰属に関係なく,かつ説明若しくは
図面におけるその表現若しくは表示に関係なく,本発明
の対象を形成する。
リ装置32に格納されているデータ33の操作に対し
て,図2に示すマイクロコンピュータシステム30を保
護するための本発明に基づく方法のフローチャートが,
図1に示されている。マイクロコンピュータシステム3
0は,例えば,所定の自動車機能を開ループおよび/ま
たは閉ループ制御するための自動車の制御装置として形
成されている。データ33は,例えば,制御プログラ
ム,極限値,またはパラメータとして形成されている。
れている制御プログラム33を処理するため,および/
またはメモリ装置32に格納されているデータ33を処
理するためのマイクロプロセッサ31を具備している。
データ33をメモリ装置32からマイクロプロセッサ3
1へ伝送するために,プロセッサ31とメモリ32との
間にはデータ伝送接続34が設けられている。データ3
3は,徐々に,あるいは全体的に処理するためにマイク
ロプロセッサ31へ伝送される。計算などの結果は,マ
イクロプロセッサ31からメモリ装置32へ伝送され
る。メモリ装置32は,マイクロプロセッサ31と同じ
半導体素子上に形成されている(オンチップメモリ)。
制御装置30には,自動車の状態を検出するための種々
のセンサからセンサ信号35が供給される。制御装置3
0は,センサ信号35,データ33(制御プログラム,
パラメータおよび/または極限値)に従って,自動車の
状態を調節するアクターのための出力信号36を求め
る。
32に格納されているデータの新プログラミングまたは
再プログラミングを実行することが必要になる場合があ
る。新プログラミングまたは再プログラミングは,制御
プログラムの新しいバージョンまたは新しいパラメータ
あるいは極限値を制御装置30に格納するため,例え
ば,ソフトウェアのエラーを除去するため,あるいは新
しい法律的に前もって定められた規定を考慮するため
に,必要となる場合がある。新プログラミング若しくは
再プログラミングのために,メモリ装置32は,まず消
去されて,次に新しいデータ33を書き込む。矢印38
は,プログラミング装置から新しいデータ33を制御装
置30へ伝送することを示している。新しいデータ33
が利用できるようになる前に,新しいデータ33が操作
されたデータであるかを検査しなければならない。かか
る検査は,予め設定可能な時点で,適当な検査機構若し
くはチェックサム形成の実施によって実行される。この
種の検査機構は,それ自体従来技術から知られており,
ここでは詳細に説明はしない。
機能ブロック40で開始される。機能ブロック41にお
いては,例えば,自動車のイグニッションキー(この中
にマイクロコンピュータシステム30が制御装置として
内蔵されている)を回すことにより,あるいはスタータ
ボタンを押すことによって,マイクロコンピュータシス
テム30の起動が開始される。判断ブロック42におい
て,メモリ装置32の新プログラミング若しくは再プロ
グラミングのために新しいデータ33が印加されるかが
調べられる。否定された場合には,機能ブロック48へ
分岐して,本発明に基づく方法が終了され,マイクロコ
ンピュータシステム30の起動が全く通常に続行され,
マイクロコンピュータ30が全く通常に駆動される。
グまたは再プログラミングのためにデータ33が印加さ
れる場合には,機能ブロック43において新しいデータ
33が制御装置30へ伝送されて,そこで一部はメモリ
装置32内に,そして一部はマイクロコンピュータシス
テム30の揮発性メモリ(例えばランダムアクセスメモ
リRAM)37に格納される。揮発性メモリ37に格納
されたデータ33は,電圧供給が中断された場合には失
われる。機能ブロック44においては,揮発性メモリ3
7に格納されているデータ33が,従来技術から知られ
た検査機構(例えばチェックサム形成)を用いて操作に
ついて検査される。判断ブロック45において,検査さ
れたデータ33が操作されているか否かが判断される。
操作されている場合には,機能ブロック48へ分岐し
て,本発明に基づく方法が終了される。これは,相変わ
らずデータ33の一部は揮発性メモリ37に格納されて
いるのであって,本来そのために設けられているメモリ
装置32には格納されていないことを意味している。電
圧供給が中断されるとすぐに,このデータ33は失われ
る。従ってメモリ装置32に格納されているデータ33
は,完全ではない。新しい制御プログラムは実行でき
ず,あるいはエラーなしには実行できず,新しいパラメ
ータまたは極限値はエラーを有し,あるいは不完全であ
る。従って本発明に基づく方法は,データ33の操作が
認識された場合について,データ33のブロッキングを
可能にしている。
には,機能ブロック46において,残りのデータ33が
揮発性メモリ37からメモリ装置32へコピーされる。
このため,メモリ装置32に設けられているデータは,
完全になる。制御プログラムは,通常に実行することが
でき,パラメータまたは極限値は,完全に利用可能であ
る。機能ブロック48において,本発明に基づく方法が
終了される。マイクロコンピュータシステム30の起動
は,全く通常に続行されて,マイクロコンピュータシス
テム30は,全く通常に駆動される。
置に格納されているデータの操作に対してマイクロコン
ピュータシステムを保護する方法によれば,データが操
作されている場合に,予め設定可能な時点で,データの
操作を検査するための検査機構を実行することにより,
マイクロコンピュータシステムのメモリ装置内のデータ
の効果的なブロックをすることが可能になる。
ステムによれば,計算装置,特にマイクロプロセッサ
と,データ,特に制御プログラムを格納可能なメモリ装
置と,予め設定可能な時点で実施可能な,データの操作
を検査するための検査機構とを有することが実現され
る。
チャートである。
ンピュータシステムを示している。
ロック 42,45 判断ブロック
Claims (9)
- 【請求項1】 マイクロコンピュータシステム(30)
のメモリ装置(32)に格納されているデータ(3
3),特にそこに格納されている制御プログラムの操作
に対して,前記マイクロコンピュータシステム(30)
を保護する方法であって,その場合に予め設定可能な時
点で,前記データ(33)の操作を検査する検査機構が
実施される方法において,前記メモリ装置(32)の新
プログラミングまたは再プログラミングの際に,新しい
データ(33)は少なくとも部分的に揮発性メモリ(3
7),特にランダムアクセスメモリ(RAM)に格納さ
れ,前記検査機構が実行されて,前記新しいデータ(3
3)の操作が認識されなかった場合に,前記新しいデー
タ(33)の,前記揮発性メモリ(37)に含まれてい
る部分が前記メモリ装置(32)へコピーされることを
特徴とする,マイクロコンピュータシステム(30)を
保護する方法。 - 【請求項2】 前記検査機構によって,前記揮発性メモ
リ(37)の内容が操作について検査されることを特徴
とする,請求項1に記載の方法。 - 【請求項3】 前記データ(33)の,前記メモリ装置
(32)の新プログラミングまたは再プログラミングの
際に前記揮発性メモリ(37)へ格納される部分は,ラ
ンダムに選択されることを特徴とする,請求項1または
2に記載の方法。 - 【請求項4】 計算装置(31),特にマイクロプロセ
ッサと,データ(33),特に制御プログラムをその中
に格納できるメモリ装置(32)と,データ(33)の
操作を検査するための,予め設定可能な時点で実施可能
な検査機構とを備えたマイクロコンピュータシステム
(30)において,前記マイクロコンピュータシステム
(30)は,前記メモリ装置(32)の新プログラミン
グまたは再プログラミングの際に新しいデータ(33)
の少なくとも一部をその中に格納することのできる,揮
発性メモリ(37)と,前もって実施される検査機構に
よって,前記新しいデータ(33)が操作されていない
ことが明らかになった場合に,前記新しいデータ(3
3)の,前記揮発性メモリ(37)に格納されている部
分を前記メモリ装置(32)へコピーする手段と,を有
することを特徴とする,マイクロコンピュータシステ
ム。 - 【請求項5】 前記揮発性メモリ(37)が,ランダム
アクセスメモリ(RAM)として形成されていることを
特徴とする,請求項4に記載のマイクロコンピュータシ
ステム(30)。 - 【請求項6】 前記マイクロコンピュータシステム(3
0)が,自動車機能を開ループおよび/または閉ループ
制御をするための,自動車の制御装置として形成されて
いることを特徴とする,請求項4または5に記載のマイ
クロコンピュータシステム(30)。 - 【請求項7】 前記マイクロコンピュータシステム(3
0)は,請求項2または3に記載の方法を実施するため
の手段を有していることを特徴とする,請求項4から6
のいずれか1項に記載のマイクロコンピュータシステム
(30)。 - 【請求項8】 前記メモリ装置(32)内に,コンピュ
ータプログラムが格納されており,前記コンピュータプ
ログラムは前記計算装置(31)上で遂行可能であっ
て,かつ請求項1から3のいずれか1項に記載の方法を
実施するのに適していることを特徴とする,請求項4か
ら7のいずれか1項に記載のマイクロコンピュータシス
テム(30)。 - 【請求項9】 前記メモリ装置(32)は,前記計算装
置(31)と同じ半導体素子上に形成されていることを
特徴とする,請求項4から8のいずれか1項に記載のマ
イクロコンピュータシステム(30)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10131300A DE10131300B4 (de) | 2001-07-02 | 2001-07-02 | Verfahren zum Schutz eines Mikrorechner-Systems gegen Manipulation von in einer Speicheranordnung abgelegten Daten und Mikrorechner-System |
DE10131300.4 | 2001-07-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003140916A true JP2003140916A (ja) | 2003-05-16 |
JP4563644B2 JP4563644B2 (ja) | 2010-10-13 |
Family
ID=7689846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002193738A Expired - Fee Related JP4563644B2 (ja) | 2001-07-02 | 2002-07-02 | メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7552354B2 (ja) |
JP (1) | JP4563644B2 (ja) |
DE (1) | DE10131300B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503826A (ja) * | 2008-09-26 | 2012-02-09 | マイクロソフト コーポレーション | 選択的に軽減を使用してエラーを低減するメモリー管理技術の有効性の評価 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020212988A1 (de) | 2020-10-14 | 2022-04-14 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sicheres Hochfahren eines Computersystems |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03503220A (ja) * | 1989-06-06 | 1991-07-18 | ブル・セー・ペー・8 | メッセージの完全性をチェックする方法及び携帯装置 |
JPH0830450A (ja) * | 1994-07-13 | 1996-02-02 | Sharp Corp | 情報処理装置 |
JP2001142713A (ja) * | 1999-11-16 | 2001-05-25 | Fujitsu I-Network Systems Ltd | ファームウェアのアップグレード方式 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4819237A (en) * | 1987-08-05 | 1989-04-04 | Digital Appliance Controls, Inc. | Method and apparatus for monitoring the validity of microprocess or volatile memory |
US5442645A (en) * | 1989-06-06 | 1995-08-15 | Bull Cp8 | Method for checking the integrity of a program or data, and apparatus for implementing this method |
JP3120157B2 (ja) * | 1991-07-08 | 2000-12-25 | 株式会社日立製作所 | 環状論理通信路制御方法 |
TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
DE4332499A1 (de) * | 1993-09-24 | 1995-03-30 | Bosch Gmbh Robert | Verfahren zur vollständigen Neuprogrammierung eines löschbaren, nichtflüchtigen Speichers |
US5533123A (en) * | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
US5801621A (en) * | 1995-07-17 | 1998-09-01 | Chrysler Corporation | Method for re-initializing vehicle parameters after a power loss in a motor vehicle |
US5740178A (en) * | 1996-08-29 | 1998-04-14 | Lucent Technologies Inc. | Software for controlling a reliable backup memory |
US6275911B1 (en) * | 1996-09-20 | 2001-08-14 | Denso Corporation | Memory writing device for an electronic device |
US5940850A (en) * | 1996-10-31 | 1999-08-17 | International Business Machines Corporation | System and method for selectively enabling load-on-write of dynamic ROM data to RAM |
JP3166634B2 (ja) * | 1996-11-07 | 2001-05-14 | 日産自動車株式会社 | 車両用制御装置の故障記憶装置 |
DE19723332A1 (de) * | 1997-06-04 | 1998-09-03 | Bosch Gmbh Robert | Verfahren zum Schutz eines Mikrorechners und geschützter Mikrorechner |
DE19740525C1 (de) * | 1997-09-15 | 1999-02-04 | Siemens Ag | Verfahren zur Abspeicherung und Wiedergewinnung von Daten in einem Steuersystem, insbesondere in einem Kraftfahrzeug |
US6804752B2 (en) * | 2001-04-02 | 2004-10-12 | Delphi Technologies, Inc. | Event data protection method for a flash programmable microprocessor-based control module |
US6941219B2 (en) * | 2003-09-30 | 2005-09-06 | Detroit Diesel Corporation | Method for recreating valid calibration data for an engine control module |
-
2001
- 2001-07-02 DE DE10131300A patent/DE10131300B4/de not_active Expired - Fee Related
-
2002
- 2002-07-01 US US10/188,167 patent/US7552354B2/en not_active Expired - Fee Related
- 2002-07-02 JP JP2002193738A patent/JP4563644B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03503220A (ja) * | 1989-06-06 | 1991-07-18 | ブル・セー・ペー・8 | メッセージの完全性をチェックする方法及び携帯装置 |
JPH0830450A (ja) * | 1994-07-13 | 1996-02-02 | Sharp Corp | 情報処理装置 |
JP2001142713A (ja) * | 1999-11-16 | 2001-05-25 | Fujitsu I-Network Systems Ltd | ファームウェアのアップグレード方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503826A (ja) * | 2008-09-26 | 2012-02-09 | マイクロソフト コーポレーション | 選択的に軽減を使用してエラーを低減するメモリー管理技術の有効性の評価 |
Also Published As
Publication number | Publication date |
---|---|
US20030065968A1 (en) | 2003-04-03 |
JP4563644B2 (ja) | 2010-10-13 |
DE10131300B4 (de) | 2012-12-06 |
DE10131300A1 (de) | 2003-01-16 |
US7552354B2 (en) | 2009-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3822658B2 (ja) | 制御装置 | |
JP2003022218A (ja) | マイクロコンピュータシステムのメモリ装置に格納されたデータの少なくとも一部分を活性化又は不活性化するための方法及びマイクロコンピュータシステム | |
US5606315A (en) | Security method for protecting electronically stored data | |
US8095801B2 (en) | Method of protecting microcomputer system against manipulation of data stored in a memory assembly of the microcomputer system | |
JP6659180B2 (ja) | 制御装置および制御方法 | |
KR100335714B1 (ko) | 마이크로컴퓨터 | |
US6804752B2 (en) | Event data protection method for a flash programmable microprocessor-based control module | |
JP2000516367A (ja) | メモリプログラミング可能な制御部をオーバーライトから保護するための方法 | |
JP2013143095A (ja) | 電子制御装置、メモリ検査方法 | |
JP4643268B2 (ja) | 制御装置内のマイクロコントローラのメモリ領域を確実に検査する方法および保護されたマイクロコントローラを有する制御装置 | |
JP2003140916A (ja) | メモリ装置に格納されているデータの操作に対してマイクロコンピュータシステムを保護する方法 | |
JP4833417B2 (ja) | マイクロコンピュータシステムの保護方法,メモリ装置,マイクロコンピュータシステム | |
JP2002323902A (ja) | 電子制御装置 | |
JP2002334024A (ja) | 電子制御装置 | |
JPH1083294A (ja) | プログラミング装置を介してプログラミング可能な記憶装置を備えた制御装置の作動方法 | |
JPH1049205A (ja) | プログラミング可能な記憶装置を備えた制御機能を有する制御装置の作動方法 | |
JP2016134082A (ja) | マイクロコンピュータ | |
US7313703B2 (en) | Method for protecting a microcomputer system against manipulation of data stored in a storage assembly | |
US20030037213A1 (en) | Method for protecting a microcomputer system against manipulation of its program | |
US7093138B2 (en) | Method of operating a microcomputer system | |
US7406717B2 (en) | Method for operating a control device | |
JP7200883B2 (ja) | 電子制御装置 | |
JP4308349B2 (ja) | 内燃機関の制御方法および制御装置 | |
JP2006146583A (ja) | 電子制御装置及びその識別コード生成方法 | |
JP2001182607A (ja) | 車両制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |