JP2003133505A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2003133505A JP2003133505A JP2001327689A JP2001327689A JP2003133505A JP 2003133505 A JP2003133505 A JP 2003133505A JP 2001327689 A JP2001327689 A JP 2001327689A JP 2001327689 A JP2001327689 A JP 2001327689A JP 2003133505 A JP2003133505 A JP 2003133505A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead portion
- semiconductor device
- wire
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ヒートシンクの一
面上に搭載された半導体チップを、ヒートシンクの周囲
に設けられたリードフレームにワイヤボンディングして
なる半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor chip mounted on one surface of a heat sink is wire-bonded to a lead frame provided around the heat sink.
【０００２】[0002]
【従来の技術】従来、この種の半導体装置としては、特
開２００１−１４４２４２２号公報に記載のものが提案
されている。そのような半導体装置の一般的な構成を図
７に示す。2. Description of the Related Art Conventionally, as this type of semiconductor device, a device described in Japanese Patent Application Laid-Open No. 2001-1442422 has been proposed. A general structure of such a semiconductor device is shown in FIG.
【０００３】ヒートシンク１０の一面（上面）１１上に
半導体チップ２０が搭載され、ヒートシンク１０の周囲
にはリードフレーム３０のリード部（インナーリード）
３１が設けられ、リード部３１と半導体チップ２０と
は、ワイヤボンディングにより形成されたワイヤ４０に
より接続されている。A semiconductor chip 20 is mounted on one surface (upper surface) 11 of the heat sink 10, and lead portions (inner leads) of a lead frame 30 are provided around the heat sink 10.
31 is provided, and the lead portion 31 and the semiconductor chip 20 are connected by a wire 40 formed by wire bonding.
【０００４】そして、これら半導体チップ２０、リード
部３１、ヒートシンク１０およびワイヤ４０は、ヒート
シンク１０の他面（下面）１２を露出した状態で樹脂５
０により包み込まれるようにモールドされている。この
ような半導体装置においては、半導体チップ２０の熱を
ヒートシンク１０から放熱できるようになっている。The semiconductor chip 20, the lead portion 31, the heat sink 10 and the wire 40 are made of resin 5 while the other surface (lower surface) 12 of the heat sink 10 is exposed.
It is molded so as to be wrapped with 0. In such a semiconductor device, the heat of the semiconductor chip 20 can be released from the heat sink 10.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上記の半導
体装置においては、放熱性を向上させるために、上記図
７中の破線で示すように、ヒートシンク１０を大型化し
たいという要望がある。このように、ヒートシンク１０
を大型化すると、ヒートシンク１０とリードフレーム３
０のリード部３１とが重なる。すると、次に述べるよう
な問題が生じる。In the semiconductor device described above, there is a demand to increase the size of the heat sink 10 as shown by the broken line in FIG. 7 in order to improve heat dissipation. In this way, the heat sink 10
When the size of the heat sink 10 and the lead frame 3 is increased,
The lead portion 31 of 0 overlaps. Then, the following problems occur.
【０００６】図８は、従来の半導体装置におけるワイヤ
ボンディング工程を説明する説明図であり、（ａ）はヒ
ートシンク１０とリード部３１とが重なっていない状
態、（ｂ）はヒートシンク１０を大型化してヒートシン
ク１０とリード部３１とが重なった状態を示す。8A and 8B are explanatory views for explaining a wire bonding process in a conventional semiconductor device. FIG. 8A shows a state where the heat sink 10 and the lead portion 31 do not overlap each other, and FIG. 8B shows an enlarged heat sink 10. The state where the heat sink 10 and the lead portion 31 overlap each other is shown.
【０００７】図８（ａ）に示すように、半導体チップ２
０に接続されたワイヤ４０は、ボンディングツール１０
０によりリード部３１の上まで引き回されて接続され
る。このとき、リード部３１には、ボンディングツール
１００が押し付けられるために、リード部３１の下側に
治具１１０をあてがって支えている。As shown in FIG. 8A, the semiconductor chip 2
The wire 40 connected to 0 is the bonding tool 10
By 0, it is routed and connected to the top of the lead portion 31. At this time, since the bonding tool 100 is pressed against the lead portion 31, the jig 110 is applied to and supports the lower side of the lead portion 31.
【０００８】一方、ヒートシンク１０とリード部３１と
が重なった状態では、図８（ｂ）に示すように、ヒート
シンク１０の周囲からヒートシンク１０の一面１１上に
延設されたリード部３１とヒートシンク１０の一面１１
との間に、さらに、支持具１２０を介在させる必要が生
じる。On the other hand, when the heat sink 10 and the lead portion 31 overlap each other, as shown in FIG. 8B, the lead portion 31 and the heat sink 10 extending from the periphery of the heat sink 10 onto the one surface 11 of the heat sink 10. One side 11
Further, it is necessary to interpose the support tool 120 between and.
【０００９】この支持具１２０を介在させることによっ
て、ツール１００によってワイヤ４０が押し付けられた
ときに、リード部３１がヒートシンク１０の一面１１側
へ曲がり変形することを防止する。ヒートシンク１０お
よびリード部３１は、両者とも良好な電気伝導体であ
り、リード部３１とヒートシンク１０とがショートする
危険性があるためである。By interposing the support 120, the lead portion 31 is prevented from being bent and deformed toward the one surface 11 side of the heat sink 10 when the wire 40 is pressed by the tool 100. This is because both the heat sink 10 and the lead portion 31 are good electric conductors, and there is a risk that the lead portion 31 and the heat sink 10 may short-circuit.
【００１０】このように、ヒートシンク１０とリード部
３１とが重なった状態では、ワイヤボンディングを行う
際に、従来の治具１１０以外に、さらに支持具１２０を
用いる必要があり、ワイヤボンディング工程の煩雑化は
まぬがれない。As described above, when the heat sink 10 and the lead portion 31 are overlapped with each other, it is necessary to use the support tool 120 in addition to the conventional jig 110 when performing wire bonding, which complicates the wire bonding process. It cannot be transformed.
【００１１】そこで、本発明は上記問題に鑑み、ヒート
シンクの一面上に搭載された半導体チップを、ヒートシ
ンクの周囲に設けられたリードフレームにワイヤボンデ
ィングしてなる半導体装置において、ヒートシンクとリ
ード部との間を支持する支持具を用いないでワイヤボン
ディングを可能としつつ、ヒートシンクを適切に大型化
できるような構成を実現することを目的とする。In view of the above problems, the present invention provides a semiconductor device in which a semiconductor chip mounted on one surface of a heat sink is wire-bonded to a lead frame provided around the heat sink. It is an object of the present invention to realize a structure capable of appropriately increasing the size of a heat sink while enabling wire bonding without using a supporting tool that supports the space.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、ヒートシンク（１０）
と、ヒートシンクの一面（１１）上に搭載された半導体
チップ（２０）と、ヒートシンクの周囲からヒートシン
クの一面上に延設されたリード部（３１）を有するリー
ドフレーム（３０）と、リード部と半導体チップとを電
気的に接続しワイヤボンディングにより形成されたワイ
ヤ（４０）とを備える半導体装置であって、リード部の
先端側が折り曲げられており、この折り曲げ部（３２）
はヒートシンクの一面と交差する位置関係となってお
り、折り曲げ部にワイヤが接続されていることを特徴と
する。In order to achieve the above object, the heat sink (10) according to the first aspect of the invention.
A semiconductor chip (20) mounted on one surface (11) of the heat sink, a lead frame (30) having a lead portion (31) extending from the periphery of the heat sink to the one surface of the heat sink, and a lead portion. A semiconductor device comprising a wire (40) electrically connected to a semiconductor chip and formed by wire bonding, wherein a tip end side of a lead portion is bent, and the bent portion (32)
Has a positional relationship that intersects with one surface of the heat sink, and is characterized in that a wire is connected to the bent portion.
【００１３】それによれば、ワイヤボンディングのとき
にはボンディングツールによりリード部（３１）の折り
曲げ部（３２）が押されるが、その押される力の方向
は、ヒートシンク（１０）の一面（１１）に正対する方
向とはならない。According to this, at the time of wire bonding, the bending part (32) of the lead part (31) is pressed by the bonding tool, and the direction of the pressing force is directly opposite to the one surface (11) of the heat sink (10). It is not a direction.
【００１４】そのため、ワイヤボンディング時には、リ
ード部（３１）の折り曲げ部（３２）におけるツール側
の面（ボンディング面）とは反対側の面を治具（１１
０）により支持するだけで良く、リード部（３１）とヒ
ートシンク（１０）の一面（１１）との間に、支持具を
介在させることが不要となる。Therefore, during wire bonding, the surface of the bent portion (32) of the lead portion (31) opposite to the surface (bonding surface) on the tool side is bonded to the jig (11).
0), it is not necessary to interpose a supporting tool between the lead part (31) and the one surface (11) of the heat sink (10).
【００１５】このように、本発明によれば、リード部
（３１）をヒートシンク（１０）の周囲からヒートシン
クの一面（１１）上に延設して、ヒートシンクとリード
部とを重なるようにしても、ヒートシンクとリード部と
の間を支持する支持具を用いないでワイヤボンディング
を可能とすることができ、ヒートシンクを適切に大型化
できるような構成を実現することができる。As described above, according to the present invention, the lead portion (31) is extended from the periphery of the heat sink (10) onto the one surface (11) of the heat sink so that the heat sink and the lead portion overlap each other. It is possible to perform wire bonding without using a support tool that supports between the heat sink and the lead portion, and it is possible to realize a configuration in which the heat sink can be appropriately increased in size.
【００１６】また、請求項２に記載の発明では、請求項
１の半導体装置において、ヒートシンク（１０）は矩形
板形状を有し、リード部（３１）は、ヒートシンクの矩
形をなす４辺のうち３辺以下の周囲に配置されているこ
とを特徴とする。According to a second aspect of the invention, in the semiconductor device of the first aspect, the heat sink (10) has a rectangular plate shape, and the lead portion (31) has four sides forming a rectangle of the heat sink. It is characterized in that it is arranged around three sides or less.
【００１７】それによれば、限られた装置サイズの中
で、ヒートシンク（１０）を大型化するには好ましい構
成とすることができる。According to this, it is possible to adopt a preferable configuration for increasing the size of the heat sink (10) in the limited device size.
【００１８】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。The reference numerals in parentheses for each of the above means are examples showing the correspondence with the specific means described in the embodiments described later.
【００１９】[0019]
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は本発明の実施形態に係る半導
体装置Ｓ１の概略断面構成を示す図である。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention shown in the drawings will be described. FIG. 1 is a diagram showing a schematic sectional configuration of a semiconductor device S1 according to an embodiment of the present invention.
【００２０】この半導体装置Ｓ１は、ヒートシンク１０
と、ヒートシンク１０の一面（上面）１１上に搭載され
た半導体チップ２０と、ヒートシンク１０の周囲からヒ
ートシンク１０の一面１１上に延設されたリード部（イ
ンナーリード）３１を有するリードフレーム３０と、リ
ード部３１と半導体チップ２０とを電気的に接続しワイ
ヤボンディングにより形成されたワイヤ４０とを備えて
いる。This semiconductor device S1 includes a heat sink 10
A semiconductor chip 20 mounted on one surface (upper surface) 11 of the heat sink 10; and a lead frame 30 having a lead portion (inner lead) 31 extending from the periphery of the heat sink 10 onto the one surface 11 of the heat sink 10. The lead portion 31 and the semiconductor chip 20 are electrically connected to each other, and the wire 40 is formed by wire bonding.
【００２１】そして、これら各部１０〜４０が、ヒート
シンク１０の他面（下面）１２およびリードフレーム３
０のアウターリードを露出させた状態で、樹脂５０によ
り包み込まれるようにモールドされており、いわゆる樹
脂封止型半導体装置が構成されている。The respective parts 10 to 40 form the other surface (lower surface) 12 of the heat sink 10 and the lead frame 3.
The so-called resin-encapsulated semiconductor device is formed by being molded so as to be wrapped with the resin 50 in a state where the outer leads 0 of 0 are exposed.
【００２２】ヒートシンク１０は、半導体チップ２０の
放熱部材として用いられ、例えば銅やアルミ等からなる
板材を採用することができる。半導体チップ２０は、例
えば、電源やアクチュエータの駆動回路等として機能す
るパワー素子（パワーＩＣ）等であり、ＭＯＳＦＥＴと
バイポーラトランジスタとが組み合わされて形成された
単結晶シリコンチップ等からなる。この半導体チップ２
０は、Ａｇペーストやはんだ等の接合部材６０を介して
ヒートシンク２０に接着されている。The heat sink 10 is used as a heat radiating member for the semiconductor chip 20, and a plate material made of, for example, copper or aluminum can be used. The semiconductor chip 20 is, for example, a power element (power IC) that functions as a power supply, a drive circuit for an actuator, or the like, and is made of a single crystal silicon chip or the like formed by combining a MOSFET and a bipolar transistor. This semiconductor chip 2
No. 0 is bonded to the heat sink 20 via a joining member 60 such as Ag paste or solder.
【００２３】リードフレーム３０は、例えば銅または銅
合金等からなる板材をエッチングまたはプレス等により
所定形状に加工したものであり、ヒートシンク１０に対
し図示しない部位にてかしめ等によって取り付けられて
いる。なお、ヒートシンク１０とリードフレーム３０と
は、樹脂５０のモールドにより一体化されていれば良
く、上記かしめ等による一体化がなされていなくても良
い。The lead frame 30 is a plate material made of, for example, copper or a copper alloy, processed into a predetermined shape by etching or pressing, and is attached to the heat sink 10 by caulking or the like at a portion not shown. The heat sink 10 and the lead frame 30 may be integrated by molding the resin 50, and may not be integrated by caulking or the like.
【００２４】リードフレーム３０のリード部３１は、ヒ
ートシンク１０の周囲からヒートシンク１０の一面１１
と平行に延びてヒートシンク１０の一面１１上まで配置
されている。そして、樹脂５０内に位置するリード部
（インナーリード）３１の先端部側が折り曲げられてお
り、この折り曲げ部３２はヒートシンク１０の一面１１
と交差する位置関係となっている。The lead portion 31 of the lead frame 30 is formed from the periphery of the heat sink 10 to the one surface 11 of the heat sink 10.
The heat sink 10 extends in parallel with and is arranged on one surface 11 of the heat sink 10. The tip end side of the lead portion (inner lead) 31 located in the resin 50 is bent, and the bent portion 32 is one surface 11 of the heat sink 10.
It has a positional relationship that intersects with.
【００２５】折り曲げ部３２は、リードフレーム３０を
エッチングにより成形した後に、プレス等によって折り
曲げ加工するか、リードフレーム３０を所定形状にプレ
ス加工するときに同時に折り曲げ加工する等により形成
することができる。本例では、折り曲げ部３２は、ヒー
トシンク１０の一面１１側（図１中の下方側）へ折り曲
げられている。The bent portion 32 can be formed by forming the lead frame 30 by etching and then bending it by pressing or by simultaneously bending the lead frame 30 when it is pressed into a predetermined shape. In this example, the bent portion 32 is bent to the one surface 11 side of the heat sink 10 (the lower side in FIG. 1).
【００２６】そして、折り曲げ部３２の上面と半導体チ
ップ２０とが、ワイヤ４０により結線され電気的に接続
されている。このワイヤ４０は、金やアルミ等のワイヤ
ボンディングを行うことにより形成されている。また、
樹脂５０はエポキシ系樹脂等よりなり、型等を用いて成
形されている。Then, the upper surface of the bent portion 32 and the semiconductor chip 20 are connected by a wire 40 and electrically connected. The wire 40 is formed by performing wire bonding of gold or aluminum. Also,
The resin 50 is made of epoxy resin or the like and is molded using a mold or the like.
【００２７】このような構成を有する樹脂封止型半導体
装置Ｓ１は、例えば、回路基板の上に実装され、リード
フレーム３０のアウターリードを介して当該回路基板と
電気的、機械的に接続される。The resin-encapsulated semiconductor device S1 having such a structure is mounted on, for example, a circuit board and electrically and mechanically connected to the circuit board via outer leads of the lead frame 30. .
【００２８】図１に示す半導体装置Ｓ１は、例えば次に
示す方法によって製造することができる。まず、ヒート
シンク１０とリードフレーム３０とをかしめることによ
り一体化する。次に、ヒートシンク１０の一面１１に、
接合部材６０を介して半導体チップ２０を搭載し接着す
る。The semiconductor device S1 shown in FIG. 1 can be manufactured, for example, by the following method. First, the heat sink 10 and the lead frame 30 are caulked to be integrated. Next, on one surface 11 of the heat sink 10,
The semiconductor chip 20 is mounted and bonded via the joining member 60.
【００２９】次に、ワイヤボンディングを行うことによ
り、リード部３１と半導体チップ２０とをワイヤ４０に
より接続する。このとき、半導体チップ２０に一次ボン
ディングされたワイヤ４０は、ボンディングツール（図
示せず）によりリード部３１の折り曲げ部３２に引き回
され、折り曲げ部３２に二次ボンディングされる。な
お、ボンディング順序は上記の逆でも良い。Next, by wire bonding, the lead portion 31 and the semiconductor chip 20 are connected by the wire 40. At this time, the wire 40 primarily bonded to the semiconductor chip 20 is routed to the bent portion 32 of the lead portion 31 by a bonding tool (not shown) and secondarily bonded to the bent portion 32. The bonding order may be reversed.
【００３０】この折り曲げ部３２へのボンディングの
際、折り曲げ部３２は当該ツールによって図１中の矢印
Ｙ方向へ押されるが、この折り曲げ部３２が押される力
の方向は、ヒートシンク１０の一面１１に正対する方向
とはならない。つまり、ワイヤボンディングの際に、リ
ード部３１はヒートシンク１０の一面１１へ曲がり変形
することは無くなる。At the time of bonding to the bent portion 32, the bent portion 32 is pushed in the direction of the arrow Y in FIG. 1 by the tool, and the direction of the pushing force of the bent portion 32 is on the one surface 11 of the heat sink 10. It does not face the opposite direction. That is, the lead portion 31 is not bent and deformed to the one surface 11 of the heat sink 10 during wire bonding.
【００３１】そのため、図１中の一点鎖線に示すよう
に、リード部３１の折り曲げ部３２におけるボンディン
グ面とは反対側の面を治具１１０により支持するだけで
良く、リード部３１とヒートシンク１０の一面１１との
間に、さらに支持具を介在させることが不要となる。そ
して、このように、治具１１０で支持した状態でワイヤ
ボンディングを行い、ワイヤ４０による接続を行う。Therefore, as shown by the alternate long and short dash line in FIG. 1, it suffices that the surface of the bent portion 32 of the lead portion 31 opposite to the bonding surface is supported by the jig 110, and the lead portion 31 and the heat sink 10 are supported. It becomes unnecessary to further interpose a supporting tool between the one surface 11 and the one surface 11. Then, in this way, wire bonding is performed while being supported by the jig 110, and connection by the wire 40 is performed.
【００３２】次に、このようにしてできたワークを成形
型に投入し、樹脂成形を行うことにより、ヒートシンク
１０の他面（下面）１２およびリードフレーム３０のア
ウターリードを露出させた状態で、樹脂５０によって上
記部品１０〜４０が封止された半導体装置Ｓ１ができあ
がる。Next, the work thus produced is put into a molding die and resin molding is performed to expose the other surface (lower surface) 12 of the heat sink 10 and the outer leads of the lead frame 30. The semiconductor device S1 in which the components 10 to 40 are sealed with the resin 50 is completed.
【００３３】このように、本実施形態によれば、リード
部３１をヒートシンク１０の周囲からヒートシンク１０
の一面１１上に延設して、ヒートシンク１０とリード部
３１とを重なるようにしても、ヒートシンク１０とリー
ド部３１との間を支持する支持具を用いないでワイヤボ
ンディングを可能とすることができ、ヒートシンク１０
を適切に大型化できるような構成を実現することができ
る。As described above, according to the present embodiment, the lead portion 31 is arranged from the periphery of the heat sink 10 to the heat sink 10.
Even if the heat sink 10 and the lead portion 31 are overlapped with each other by extending on the one surface 11, wire bonding can be performed without using a support tool that supports the heat sink 10 and the lead portion 31. Yes, heat sink 10
It is possible to realize a configuration capable of appropriately increasing the size.
【００３４】なお、図１に示す例では、折り曲げ部３２
は、ヒートシンク１０の一面１１側（図１中の下方側）
へ折り曲げられることにより、ヒートシンク１０の一面
１１と交差する位置関係となっているが、図２および図
３に示すように、折り曲げ部３２は、ヒートシンク１０
の一面１１とは反対側へ折り曲げられていても良い。In the example shown in FIG. 1, the bent portion 32
Is the one surface 11 side of the heat sink 10 (the lower side in FIG. 1)
The bent portion 32 has a positional relationship of intersecting with the one surface 11 of the heat sink 10 by being bent to, but as shown in FIG. 2 and FIG.
It may be bent to the side opposite to the one surface 11.
【００３５】図２に示す例（本実施形態の第１変形例）
および図３に示す例（本実施形態の第２変形例）におい
ても、図２、図３中の一点鎖線に示すように、リード部
３１の折り曲げ部３２におけるボンディング面とは反対
側の面を治具１１０により支持するだけで良く、上記図
１と同様に、さらに支持具を介在させることが不要とな
る。Example shown in FIG. 2 (first modification of this embodiment)
Also in the example shown in FIG. 3 (the second modified example of the present embodiment), as shown by the alternate long and short dash line in FIGS. 2 and 3, the surface of the bent portion 32 of the lead portion 31 opposite to the bonding surface is It is only necessary to support the jig 110, and it is not necessary to interpose a supporting tool, as in the case of FIG.
【００３６】また、上記各例では、リード部３１の折り
曲げ部３２は、ヒートシンク１０の一面１１と直角（図
３参照）か、もしくは上方に向かって半導体チップ２０
から離れるように傾斜した配置（図１、図２参照）とな
っているが、図４（本実施形態の第３変形例）および図
５（本実施形態の第４変形例）に示すように、上方に向
かって半導体チップ２０に近づくように傾斜した配置と
なっていても良い。Also, in each of the above examples, the bent portion 32 of the lead portion 31 is at a right angle to the one surface 11 of the heat sink 10 (see FIG. 3), or the semiconductor chip 20 is directed upward.
Although it is arranged to be inclined away from (see FIGS. 1 and 2), as shown in FIG. 4 (third modification of the present embodiment) and FIG. 5 (fourth modification of the present embodiment). The arrangement may be such that it is inclined so as to approach the semiconductor chip 20 upward.
【００３７】つまり、図１、図２では、図中の下方に向
かって先すぼまりの逆「ハ」の字形状となっているが、
図４、図５では、図中の上方に向かって先すぼまり
「ハ」の字形状となっている。これら図２〜図５に示す
各変形例においても、上記図１の例と同様の作用効果を
実現することができる。That is, in FIG. 1 and FIG. 2, the shape of the inverted “C” is tapered downward,
In FIG. 4 and FIG. 5, the shape is a “H” shape which is tapered toward the upper side in the drawings. Also in each of the modified examples shown in FIGS. 2 to 5, the same effect as that of the example of FIG. 1 can be realized.
【００３８】また、本実施形態の半導体装置Ｓ１におい
て、ヒートシンク１０が、その一面１１からみたときの
形状が矩形形状を有する場合（つまり、ヒートシンク１
０が矩形板形状を有する場合）、リード部３１は、ヒー
トシンク１０の矩形をなす４辺のうち３辺以下の周囲に
配置されていることが好ましい。In the semiconductor device S1 of the present embodiment, the heat sink 10 has a rectangular shape when viewed from the one surface 11 (that is, the heat sink 1).
When 0 has a rectangular plate shape), the lead portion 31 is preferably arranged around three or less sides of the four sides forming the rectangle of the heat sink 10.
【００３９】このことについて、図６を参照して説明す
る。図６（ａ）〜（ｄ）は、半導体装置Ｓ１を、樹脂５
０から露出するヒートシンク１０の他面１２から見た平
面構成図である。ヒートシンク１０の矩形をなす４辺の
うち、図６（ａ）では３辺の周囲に、図６（ｂ）では２
辺の周囲に、図６（ｃ）では１辺の周囲に、図６（ｄ）
では４辺の周囲に、リードフレーム３０のリード部３１
が配置されている。This will be described with reference to FIG. 6A to 6D show the semiconductor device S1 with the resin 5
FIG. 3 is a plan configuration diagram viewed from the other surface 12 of the heat sink 10 exposed from 0. Of the four sides forming the rectangle of the heat sink 10, in FIG. 6 (a), around three sides, and in FIG.
6 (d) around one side in FIG. 6 (c).
Then, around the four sides, the lead portion 31 of the lead frame 30
Are arranged.
【００４０】図６（ｄ）の場合、あたかも、ヒートシン
ク１０の全周にリード部３１が配置された形となるが、
図６（ａ）〜（ｃ）の場合では、リード部３１の配置さ
れていない部分において、ヒートシンク１０をそれだけ
大きくすることができる。In the case of FIG. 6 (d), it is as if the lead portions 31 were arranged all around the heat sink 10.
In the case of FIGS. 6A to 6C, the heat sink 10 can be increased in size in the portion where the lead portion 31 is not arranged.
【００４１】同一サイズの樹脂封止形態を考えた場合、
図６において（ｃ）が最もヒートシンク１０を大きくす
ることができ、次いで（ｂ）、（ａ）、（ｄ）の順にヒ
ートシンク１０を大きくすることができる。つまり、リ
ード部３１を、ヒートシンク１０の矩形をなす４辺のう
ち３辺以下の周囲に配置することは、限られた装置サイ
ズの中で、ヒートシンク１０を大型化するには好ましい
構成となる。Considering the resin-sealed form of the same size,
In FIG. 6, the heat sink 10 can be made the largest in FIG. 6C, and then the heat sink 10 can be made larger in the order of (b), (a), and (d). That is, arranging the lead portions 31 around three or less sides of the four sides forming the rectangle of the heat sink 10 is a preferable configuration for increasing the size of the heat sink 10 within the limited device size.
【００４２】なお、本発明は、ヒートシンクの一面上に
搭載された半導体チップを、ヒートシンクの周囲に設け
られたリードフレームにワイヤボンディングしてなる半
導体装置に適用可能であり、樹脂でモールドされたもの
でなくても良い。The present invention can be applied to a semiconductor device in which a semiconductor chip mounted on one surface of a heat sink is wire-bonded to a lead frame provided around the heat sink and is molded with resin. It doesn't have to be.
【図１】本発明の実施形態に係る半導体装置の概略断面
図である。FIG. 1 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention.
【図２】上記実施形態の第１変形例としての半導体装置
の概略断面図である。FIG. 2 is a schematic cross-sectional view of a semiconductor device as a first modified example of the above embodiment.
【図３】上記実施形態の第２変形例としての半導体装置
の概略断面図である。FIG. 3 is a schematic cross-sectional view of a semiconductor device as a second modified example of the above embodiment.
【図４】上記実施形態の第３変形例としての半導体装置
の概略断面図である。FIG. 4 is a schematic cross-sectional view of a semiconductor device as a third modified example of the above embodiment.
【図５】上記実施形態の第４変形例としての半導体装置
の概略断面図である。FIG. 5 is a schematic cross-sectional view of a semiconductor device as a fourth modification of the above embodiment.
【図６】上記実施形態の半導体装置を、樹脂から露出す
るヒートシンクの他面から見た平面構成図である。FIG. 6 is a plan configuration view of the semiconductor device of the above embodiment as seen from the other surface of the heat sink exposed from the resin.
【図７】従来の半導体装置の一般的な概略断面構成図で
ある。FIG. 7 is a general schematic cross-sectional configuration diagram of a conventional semiconductor device.
【図８】従来の半導体装置におけるワイヤボンディング
工程を説明する説明図である。FIG. 8 is an explanatory diagram illustrating a wire bonding process in a conventional semiconductor device.
【符号の説明】
１０…ヒートシンク、１１…ヒートシンクの一面、２０
…半導体チップ、３０…リードフレーム、３１…リード
フレームのリード部、３２…リード部の折り曲げ部、４
０…ワイヤ。[Explanation of reference numerals] 10 ... Heat sink, 11 ... One surface of heat sink, 20
... semiconductor chip, 30 ... lead frame, 31 ... lead frame lead portion, 32 ... lead portion bent portion, 4
0 ... wire.
Claims (2)
チップ（２０）と、 前記ヒートシンクの周囲から前記ヒートシンクの一面上
に延設されたリード部（３１）を有するリードフレーム
（３０）と、 前記リード部と前記半導体チップとを電気的に接続し、
ワイヤボンディングにより形成されたワイヤ（４０）と
を備える半導体装置であって、 前記リード部の先端側が折り曲げられており、この折り
曲げ部（３２）は前記ヒートシンクの一面と交差する位
置関係となっており、前記折り曲げ部に前記ワイヤが接
続されていることを特徴とする半導体装置。1. A heat sink (10), a semiconductor chip (20) mounted on one surface (11) of the heat sink, and a lead portion (31) extending from the periphery of the heat sink to the one surface of the heat sink. A lead frame (30) having, and electrically connecting the lead portion and the semiconductor chip,
A semiconductor device comprising a wire (40) formed by wire bonding, wherein a tip end side of the lead portion is bent, and the bent portion (32) has a positional relationship intersecting with one surface of the heat sink. The semiconductor device, wherein the wire is connected to the bent portion.
を有し、 前記リード部（３１）は、前記ヒートシンクの矩形をな
す４辺のうち３辺以下の周囲に配置されていることを特
徴とする請求項１に記載の半導体装置。2. The heat sink (10) has a rectangular plate shape, and the lead portion (31) is arranged around three or less sides of four sides forming a rectangle of the heat sink. The semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327689A JP3991649B2 (en) | 2001-10-25 | 2001-10-25 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327689A JP3991649B2 (en) | 2001-10-25 | 2001-10-25 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133505A true JP2003133505A (en) | 2003-05-09 |
| JP3991649B2 JP3991649B2 (en) | 2007-10-17 |
Family
ID=19143879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001327689A Expired - Fee Related JP3991649B2 (en) | 2001-10-25 | 2001-10-25 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991649B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014093409A (en) * | 2012-11-02 | 2014-05-19 | Denso Corp | Electronic device and manufacturing method of the same |
| WO2023115666A1 (en) * | 2021-12-21 | 2023-06-29 | 长鑫存储技术有限公司 | Semiconductor structure and manufacturing method therefor |
-
2001
- 2001-10-25 JP JP2001327689A patent/JP3991649B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014093409A (en) * | 2012-11-02 | 2014-05-19 | Denso Corp | Electronic device and manufacturing method of the same |
| WO2023115666A1 (en) * | 2021-12-21 | 2023-06-29 | 长鑫存储技术有限公司 | Semiconductor structure and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3991649B2 (en) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3877401B2 (en) | Manufacturing method of semiconductor device | |
| US7586180B2 (en) | Semiconductor packaging device comprising a semiconductor chip including a MOSFET | |
| JPH08255862A (en) | Lead frame, resin sealed semiconductor device, manufacture thereof, and molding die | |
| KR0178623B1 (en) | Semiconductor device | |
| JP2006501675A (en) | Semiconductor die package with drain clip | |
| JPH1167809A (en) | Semiconductor device | |
| JP2008153432A (en) | Semiconductor device and its manufacturing method | |
| JP2004516654A (en) | Semiconductor device package having die projecting from lead frame pad and lead frame | |
| JP2005150209A (en) | Electronic device and its manufacturing method | |
| JP3991649B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH10335366A (en) | Semiconductor device | |
| JPH10229100A (en) | Wire bonding method and manufacture of plastic package | |
| JP2665169B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3847432B2 (en) | Resin-encapsulated semiconductor device and manufacturing method thereof | |
| JPH11111750A (en) | Semiconductor device | |
| JP2713141B2 (en) | Semiconductor device | |
| JPH06120406A (en) | Semiconductor device | |
| JPH08279575A (en) | Semiconductor package | |
| JPH09172033A (en) | Semiconductor device and manufacture thereof | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08139241A (en) | Lead frame and semiconductor integrated circuit device using it | |
| JP3473525B2 (en) | Quad flat package | |
| JP3686267B2 (en) | Manufacturing method of semiconductor device | |
| JP3172393B2 (en) | Hybrid integrated circuit device | |
| JP2692904B2 (en) | Semiconductor device with built-in diode chip and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |