JP2003133109A - Manufacturing method for multi-chip resistor - Google Patents
Manufacturing method for multi-chip resistorInfo
- Publication number
- JP2003133109A JP2003133109A JP2001328824A JP2001328824A JP2003133109A JP 2003133109 A JP2003133109 A JP 2003133109A JP 2001328824 A JP2001328824 A JP 2001328824A JP 2001328824 A JP2001328824 A JP 2001328824A JP 2003133109 A JP2003133109 A JP 2003133109A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode
- electrodes
- plating
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、各種電子機器に使
用される多連チップ抵抗器の製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a multiple chip resistor used in various electronic devices.
【0002】[0002]
【従来の技術】従来のこの種の多連チップ抵抗器は、図
5に示すような製造工程図にもとづいて製造していた。2. Description of the Related Art A conventional multiple chip resistor of this type has been manufactured based on a manufacturing process diagram shown in FIG.
【0003】まず、多数のスルーホールと縦横の分割溝
を有するシート状の絶縁基板における各スルーホールの
周囲およびスルーホールの内壁に、スクリーン印刷工法
により銀を主成分とする複数対の上面電極1およびスル
ーホール電極2を両者1,2が電気的に接続されるよう
に形成し、ピーク温度850℃の焼成プロファイルで焼
成することにより、複数対の上面電極1およびスルーホ
ール電極2を安定な膜とする。次に、前記対をなす上面
電極1間に、この上面電極1と電気的に接続されるよう
にスクリーン印刷工法により酸化ルテニウム系の抵抗体
3を形成し、ピーク温度850℃の焼成プロファイルで
焼成することにより、抵抗体3を安定な膜とする。次
に、複数の抵抗体3を覆うように、スクリーン印刷工法
により複数のガラスを主成分とする第1の保護層4を形
成し、ピーク温度600℃の焼成プロファイルで焼成す
ることにより、ガラスを主成分とする第1の保護層4を
安定な膜とする。次に、対をなす上面電極1間の抵抗体
3の抵抗値を一定の値に修正するために、レーザートリ
ミング工法によりトリミング5を行う。First, a plurality of pairs of upper surface electrodes 1 containing silver as a main component are formed by screen printing on the periphery of each through hole and the inner wall of the through hole in a sheet-like insulating substrate having a large number of through holes and vertical and horizontal dividing grooves. The through-hole electrode 2 and the through-hole electrode 2 are formed so as to be electrically connected to each other, and are baked with a baking profile having a peak temperature of 850 ° C. And Next, a ruthenium oxide-based resistor 3 is formed between the pair of upper surface electrodes 1 by a screen printing method so as to be electrically connected to the upper surface electrode 1, and is baked with a baking profile having a peak temperature of 850 ° C. By doing so, the resistor 3 becomes a stable film. Next, the first protective layer 4 containing a plurality of glasses as a main component is formed by a screen printing method so as to cover the plurality of resistors 3, and the glass is baked by a baking profile having a peak temperature of 600 ° C. The first protective layer 4 containing the main component is a stable film. Then, trimming 5 is performed by a laser trimming method in order to correct the resistance value of the resistor 3 between the pair of upper surface electrodes 1 to a constant value.
【0004】次に、複数のガラスを主成分とする第1の
保護層4を覆うとともに、上面電極1の一部に重なるよ
うに、スクリーン印刷工法により樹脂を主成分とする複
数の第2の保護層6を形成し、ピーク温度200℃の硬
化プロファイルで硬化することにより、第2の保護層6
を安定な膜とする。次に、前記シート状の絶縁基板を縦
横の分割溝のいずれか一方によってスルーホールを分断
する一次分割7を行うことにより、複数の短冊状基板を
形成する。次に、短冊状基板に形成されている前記縦横
の分割溝のいずれか他方によって短冊状基板の二次分割
8を行うことにより、複数対のスルーホール電極2を有
する個片状基板を形成する。そして最後に、前記個片状
基板における複数の凹部に形成されているスルーホール
電極2および上面電極1を覆うように、ニッケルめっき
等からなる第1のめっき層と、この第1のめっき層を覆
うはんだまたはスズ等からなる第2のめっき層を有する
めっき9を形成することにより、多連チップ抵抗器を製
造していた。Next, a plurality of second glass containing a resin as a main component is formed by a screen printing method so as to cover the first protective layer 4 containing a plurality of glass as a main component and overlap a part of the upper surface electrode 1. The second protective layer 6 is formed by forming the protective layer 6 and curing it with a curing profile having a peak temperature of 200 ° C.
Is a stable film. Next, a plurality of strip-shaped substrates are formed by performing a primary division 7 in which the through holes are divided from the sheet-shaped insulating substrate by one of vertical and horizontal division grooves. Next, by performing the secondary division 8 of the strip-shaped substrate by either the other of the vertical and horizontal division grooves formed on the strip-shaped substrate, an individual substrate having a plurality of pairs of through-hole electrodes 2 is formed. . And finally, a first plating layer made of nickel plating or the like and the first plating layer are formed so as to cover the through-hole electrodes 2 and the upper surface electrodes 1 formed in the plurality of recesses in the individual substrate. The multiple chip resistor is manufactured by forming the plating 9 having the second plating layer made of solder or tin or the like for covering.
【0005】[0005]
【発明が解決しようとする課題】上記従来の多連チップ
抵抗器においては、複数のガラスを主成分とする第1の
保護層4を覆うとともに、上面電極1の一部に重なるよ
うに、スクリーン印刷工法により樹脂を主成分とする複
数の第2の保護層6を形成しているが、この第2の保護
層6はピーク温度200℃の硬化プロファイルで硬化す
ることにより安定な膜としているため、この第2の保護
層6の硬化時には、低分子樹脂の飛散物が発生するもの
で、この飛散物がスルーホール電極2の上に付着した場
合、スルーホール電極2および上面電極1を覆うように
めっき9を形成した際に、このめっき9が前記スルーホ
ール電極2の上に付着している飛散物の所には付かず、
その結果、この多連チップ抵抗器をはんだ付けにより実
装した場合、はんだくわれによる抵抗値不良が発生した
り、あるいははんだの不濡れによる導通不良が発生する
という課題を有していた。In the above-mentioned conventional multiple chip resistor, the screen is formed so as to cover the first protective layer 4 containing a plurality of glasses as a main component and to overlap a part of the upper surface electrode 1. A plurality of second protective layers 6 containing a resin as a main component are formed by a printing method. Since the second protective layers 6 are cured by a curing profile having a peak temperature of 200 ° C., a stable film is formed. When the second protective layer 6 is cured, scattered particles of a low molecular weight resin are generated. When the scattered particles adhere to the through hole electrodes 2, the through hole electrodes 2 and the upper surface electrode 1 are covered. When the plating 9 is formed on the surface of the through hole electrode 2, the plating 9 does not adhere to the scattered matter adhered on the through hole electrode 2.
As a result, when this multiple chip resistor is mounted by soldering, there is a problem in that a resistance value defect occurs due to solder squeeze or a conduction defect occurs due to unwetting of the solder.
【0006】本発明は上記従来の課題を解決するもの
で、多連チップ抵抗器をはんだ付けにより実装した場
合、はんだくわれによる抵抗値不良が発生したり、ある
いははんだの不濡れによる導通不良が発生することのな
い多連チップ抵抗器の製造方法を提供することを目的と
するものである。The present invention solves the above-mentioned conventional problems. When a multiple chip resistor is mounted by soldering, a resistance value failure due to solder squeeze occurs or a conduction failure due to solder non-wetting occurs. It is an object of the present invention to provide a method for manufacturing a multiple chip resistor that does not generate.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の構成を有するものである。In order to achieve the above object, the present invention has the following constitution.
【0008】本発明の請求項1に記載の発明は、多数の
スルーホールと縦横の分割溝を有するシート状の絶縁基
板における各スルーホールの周囲およびスルーホールの
内壁に上面電極およびスルーホール電極を両者が電気的
に接続されるように形成する工程と、前記対をなす上面
電極間にこの上面電極と電気的に接続されるように抵抗
体を形成する工程と、少なくとも前記抵抗体を覆うよう
に樹脂からなる保護層を印刷・硬化により形成する工程
と、前記シート状の絶縁基板を縦横の分割溝のいずれか
一方によってスルーホールを分断して短冊状基板に一次
分割する工程と、この一次分割後に前記縦横のいずれか
他方によって複数対のスルーホール電極を有する個片状
基板に二次分割する工程と、この二次分割された個片状
基板における複数の凹部に形成されているスルーホール
電極および上面電極の上にめっきを施す工程とを備え、
前記めっきを施す工程の前に、エメリー粉による研磨と
洗浄を行うことにより、保護層の硬化時に発生し、複数
のスルーホールに形成されているスルーホール電極の上
に付着している低分子樹脂の飛散物を除去するようにし
たもので、この製造方法によれば、二次分割された個片
状基板における複数の凹部に形成されているスルーホー
ル電極および上面電極の上にめっきを施す工程の前に、
エメリー粉等による研磨と洗浄を行うことにより、保護
層の硬化時に発生し、複数のスルーホールに形成されて
いるスルーホール電極の上に付着している低分子樹脂の
飛散物を除去するようにしているため、二次分割された
個片状基板における複数の凹部に形成されているスルー
ホール電極および上面電極の上にめっきを施す際には、
低分子樹脂の飛散物はスルーホール電極から除去された
状態となっており、これにより、スルーホール電極への
めっきを確実に付けることができるため、この多連チッ
プ抵抗器をはんだ付けにより実装した場合、従来のよう
にはんだくわれによる抵抗値不良が発生したり、あるい
ははんだの不濡れによる導通不良が発生するという問題
はなくなるという作用効果を有するものである。According to a first aspect of the present invention, a top electrode and a through hole electrode are provided around each through hole and an inner wall of the through hole in a sheet-like insulating substrate having a large number of through holes and vertical and horizontal dividing grooves. A step of forming them so as to be electrically connected, a step of forming a resistor between the pair of upper surface electrodes so as to be electrically connected to the upper surface electrode, and a step of covering at least the resistor. A step of forming a protective layer made of resin by printing and curing, and a step of dividing the sheet-like insulating substrate into a strip-shaped substrate by dividing the through hole by either one of vertical and horizontal dividing grooves; Subdividing into individual substrates having a plurality of pairs of through-hole electrodes by the other of the vertical and horizontal directions after division, and the plurality of secondary divided individual substrates. And a step of performing plating on the through-hole electrodes and the top electrode is formed in the recess,
Prior to the step of applying the plating, a low-molecular-weight resin that is generated when the protective layer is cured by polishing and cleaning with emery powder and is attached on the through-hole electrodes formed in the plurality of through-holes According to this manufacturing method, the step of plating the through-hole electrode and the upper surface electrode formed in the plurality of recesses in the second-divided individual substrate is performed. In front of the,
By polishing and cleaning with emery powder, etc., it is possible to remove the scattered particles of the low-molecular-weight resin that are generated when the protective layer is cured and adhere to the through-hole electrodes formed in the multiple through-holes. Therefore, when performing plating on the through-hole electrodes and the upper surface electrodes formed in the plurality of recesses in the second-divided individual substrate,
The scattered substances of the low molecular weight resin have been removed from the through-hole electrodes, and this makes it possible to reliably plate the through-hole electrodes, so this multiple chip resistor was mounted by soldering. In this case, there is an effect that the problem that the resistance value defect due to the solder breakage or the conduction defect due to the non-wetting of the solder occurs unlike the conventional case is eliminated.
【0009】本発明の請求項2に記載の発明は、多数の
スルーホールと縦横の分割溝を有するシート状の絶縁基
板の上面に位置して各スルーホール間に上面電極を形成
する工程と、前記対をなす上面電極間にこの上面電極と
電気的に接続されるように抵抗体を形成する工程と、前
記抵抗体の抵抗値を調整するためにトリミングを行う工
程と、少なくとも前記抵抗体を覆うように保護層を形成
する工程と、前記シート状の絶縁基板を縦横の分割溝の
いずれか一方によってスルーホールおよび上面電極を分
断して短冊状基板に一次分割する工程と、この一次分割
された短冊状基板における複数の凹部間に位置する凸部
に前記上面電極と電気的に接続されるように端面電極を
形成する工程と、前記縦横の分割溝のいずれか他方によ
って複数対の端面電極を有する個片基板に二次分割する
工程と、この二次分割された個片状基板における複数対
の端面電極の上にめっきを施す工程とを備え、前記めっ
きを施す工程の前に、エメリー粉等による研磨と洗浄を
行うことにより、トリミング時に発生し、多数のスルー
ホール内に付着している飛散物を除去するようにしたも
ので、この製造方法によれば、一次分割された短冊状基
板における複数の凹部間に位置する凸部に上面電極と電
気的に接続されるように端面電極を形成し、そして前記
短冊状基板を二次分割して複数対の端面電極を有する個
片状基板を得、この個片状基板における複数対の端面電
極の上にめっきを施す工程の前に、エメリー粉等による
研磨と洗浄を行うことにより、トリミング時に発生し、
多数のスルーホール内に付着している飛散物を除去する
ようにしているため、二次分割された個片状基板におけ
る複数対の端面電極の上にめっきを施す際には、トリミ
ング時に発生したルテニウム等の金属を含む飛散物はス
ルーホール内から除去された状態となっており、これに
より、前記スルーホール内に付着した飛散物にめっきが
施され、このめっきにより相隣る抵抗体間がショートを
起こすという問題を解決することができるという作用効
果を有するものである。According to a second aspect of the present invention, there is provided a step of forming an upper surface electrode between the through holes located on an upper surface of a sheet-like insulating substrate having a large number of through holes and vertical and horizontal dividing grooves. Forming a resistor between the pair of upper electrodes so as to be electrically connected to the upper electrode; performing trimming to adjust the resistance value of the resistor; A step of forming a protective layer so as to cover, a step of dividing the sheet-shaped insulating substrate into a strip substrate by dividing the through hole and the upper surface electrode by one of vertical and horizontal dividing grooves, and this primary division. A step of forming an end face electrode on a convex portion located between a plurality of concave portions of the strip-shaped substrate so as to be electrically connected to the upper surface electrode; A step of secondary division into individual substrates having poles, and a step of plating on a plurality of pairs of end face electrodes in the individual substrate obtained by the secondary division, before the step of applying the plating, By scrubbing and cleaning with emery powder etc., it is designed to remove scattered matter that occurs during trimming and adheres in a large number of through holes. An end face electrode is formed on a convex portion located between a plurality of concave portions of the strip substrate so as to be electrically connected to the upper surface electrode, and the strip substrate is subdivided to have a plurality of pairs of end face electrodes. Before the step of plating the substrate in the form of a plate and plating a plurality of pairs of end face electrodes in the individual substrate, polishing and cleaning with emery powder etc. occur at the time of trimming,
Since the scattered substances adhering to a large number of through holes are removed, when plating is performed on a plurality of pairs of end face electrodes on the secondary divided individual substrate, it occurs during trimming. Scattered substances containing metals such as ruthenium are removed from the through holes, which causes the scattered substances adhering in the through holes to be plated, and this plating causes a gap between adjacent resistors. This has the effect of being able to solve the problem of causing a short circuit.
【0010】[0010]
【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態1における多連チップ抵抗器の製造方法につ
いて、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, a method of manufacturing a multiple chip resistor according to Embodiment 1 of the present invention will be described with reference to the drawings.
【0011】図1は本発明の実施の形態1における多連
チップ抵抗器の製造方法を示す工程図、図2は同多連チ
ップ抵抗器の内部構造を示す上面図である。図1、図2
にもとづいて、本発明の実施の形態1における多連チッ
プ抵抗器の製造方法について説明する。FIG. 1 is a process diagram showing a method of manufacturing a multiple chip resistor according to Embodiment 1 of the present invention, and FIG. 2 is a top view showing an internal structure of the multiple chip resistor. 1 and 2
Based on this, a method of manufacturing the multiple chip resistor according to the first embodiment of the present invention will be described.
【0012】図1、図2において、まず、多数のスルー
ホールと縦横の分割溝を有するシート状の絶縁基板にお
ける各スルーホールの周囲およびスルーホールの内壁
に、スクリーン印刷工法により銀を主成分とする複数対
の上面電極11およびスルーホール電極12を両者1
1,12が電気的に接続されるように形成し、ピーク温
度850℃の焼成プロファイルで焼成することにより、
複数対の上面電極11およびスルーホール電極12を安
定な膜とする。次に、前記対をなす上面電極11間に、
この上面電極11と電気的に接続されるようにスクリー
ン印刷工法により酸化ルテニウム系の抵抗体13を形成
し、ピーク温度850℃の焼成プロファイルで焼成する
ことにより、抵抗体13を安定な膜とする。次に、複数
の抵抗体13を覆うように、スクリーン印刷工法により
複数のガラスを主成分とする第1の保護層14を形成
し、ピーク温度600℃の焼成プロファイルで焼成する
ことにより、ガラスを主成分とする第1の保護層14を
安定な膜とする。次に、対をなす上面電極11間の抵抗
体13の抵抗値を一定の値に修正するために、レーザー
トリミング工法によりトリミング15を行う。In FIGS. 1 and 2, first, silver is used as a main component on the periphery of each through hole and the inner wall of the through hole in a sheet-shaped insulating substrate having a large number of through holes and vertical and horizontal dividing grooves by a screen printing method. A plurality of pairs of upper surface electrodes 11 and through-hole electrodes 12
1 and 12 are formed so as to be electrically connected to each other, and fired with a firing profile having a peak temperature of 850 ° C.,
A plurality of pairs of upper surface electrodes 11 and through-hole electrodes 12 are stable films. Next, between the pair of upper surface electrodes 11,
A ruthenium oxide-based resistor 13 is formed by a screen printing method so as to be electrically connected to the upper surface electrode 11, and is fired with a firing profile having a peak temperature of 850 ° C. to form the resistor 13 as a stable film. . Next, the first protective layer 14 containing a plurality of glasses as a main component is formed by a screen printing method so as to cover the plurality of resistors 13, and the glass is fired with a firing profile having a peak temperature of 600 ° C. The first protective layer 14 containing the main component is a stable film. Next, trimming 15 is performed by the laser trimming method in order to correct the resistance value of the resistor 13 between the pair of upper surface electrodes 11 to a constant value.
【0013】次に、複数のガラスを主成分とする第1の
保護層14を覆うとともに、上面電極11の一部に重な
るように、スクリーン印刷工法により樹脂を主成分とす
る複数の第2の保護層16を形成し、ピーク温度200
℃の硬化プロファイルで硬化することにより、第2の保
護層16を安定な膜とする。次に、前記シート状の絶縁
基板を縦横の分割溝のいずれか一方によってスルーホー
ルを分断する一次分割17を行うことにより、複数の短
冊状基板を形成する。次に、短冊状基板に形成されてい
る前記縦横の分割溝のいずれか他方によって短冊状基板
の二次分割18を行うことにより、複数対のスルーホー
ル電極12を有する個片状基板を形成する。Next, while covering the first protective layer 14 containing a plurality of glasses as a main component and overlapping with a part of the upper surface electrode 11, a plurality of second main components containing a resin by a screen printing method are used. Protective layer 16 is formed and peak temperature 200
The second protective layer 16 is made into a stable film by curing with a curing profile of ° C. Next, a plurality of strip-shaped substrates are formed by performing primary division 17 in which the through holes are divided from the sheet-shaped insulating substrate by one of vertical and horizontal division grooves. Next, by performing the secondary division 18 of the strip-shaped substrate by either the other of the vertical and horizontal division grooves formed on the strip-shaped substrate, an individual substrate having a plurality of pairs of through-hole electrodes 12 is formed. .
【0014】次に、エメリー粉等による研磨19を行
う。この研磨19は、第2の保護層16の硬化時に発生
し、複数のスルーホールに形成されているスルーホール
電極12の上に付着している低分子樹脂の飛散物を研磨
する役目をなすものである。ここでエメリー粉とは、コ
ランダムと磁鉄鉱等の混合物で粒径が0.3mm以下で
ある。Next, polishing 19 with emery powder or the like is performed. The polishing 19 is performed when the second protective layer 16 is hardened, and has a function of polishing scattered particles of the low molecular weight resin adhered onto the through-hole electrodes 12 formed in the plurality of through holes. Is. Here, the emery powder is a mixture of corundum and magnetite and has a particle size of 0.3 mm or less.
【0015】次に、水洗浄、または水洗浄とアルコール
置換の組み合わせからなる洗浄20を行う。この洗浄2
0は、前記研磨19により研磨された低分子樹脂の飛散
物を洗い流して除去する役目をなすものである。Next, washing 20 is performed with water or a combination of water washing and alcohol substitution. This wash 2
0 serves to wash away and remove the scattered substances of the low molecular weight resin polished by the polishing 19.
【0016】そして最後に、前記個片状基板における複
数の凹部21に形成されているスルーホール電極12お
よび上面電極11を覆うように、ニッケルめっき等から
なる第1のめっき層と、この第1のめっき層を覆うはん
だまたはスズ等からなる第2のめっき層を有するめっき
22を形成することにより、多連チップ抵抗器を製造し
ているものである。Finally, a first plating layer made of nickel plating or the like is formed so as to cover the through-hole electrodes 12 and the upper surface electrodes 11 formed in the plurality of recesses 21 in the individual substrate, and the first plating layer. The multiple chip resistor is manufactured by forming the plating 22 having the second plating layer made of solder or tin or the like, which covers the plating layer.
【0017】上記本発明の実施の形態1においては、二
次分割18を行うことにより構成された個片状基板にお
ける複数の凹部21に形成されているスルーホール電極
12および上面電極11の上にめっき22を施す工程の
前に、エメリー粉等による研磨19と、洗浄20を行う
ことにより、第2の保護層16の硬化時に発生し、複数
のスルーホールに形成されているスルーホール電極12
の上に付着している低分子樹脂の飛散物を除去するよう
にしているため、二次分割18を行うことにより構成さ
れた個片状基板における複数の凹部21に形成されてい
るスルーホール電極12および上面電極11の上にめっ
き22を施す際には、低分子樹脂の飛散物はスルーホー
ル電極12から除去された状態となっており、これによ
り、スルーホール電極12へのめっき22を確実に付け
ることができるため、この多連チップ抵抗器をはんだ付
けにより実装した場合、従来のようにはんだくわれによ
る抵抗値不良が発生したり、あるいははんだの不濡れに
よる導通不良が発生するという問題はなくなるという作
用効果を有するものである。In the first embodiment of the present invention described above, on the through-hole electrode 12 and the upper surface electrode 11 formed in the plurality of recesses 21 in the individual substrate formed by performing the secondary division 18. Before the step of applying the plating 22, polishing 19 with emery powder and cleaning 20 are performed, so that the through-hole electrodes 12 formed at the time of curing the second protective layer 16 and formed in the plurality of through-holes 12 are formed.
Since the scattered substances of the low molecular weight resin adhering to the above are removed, the through-hole electrodes formed in the plurality of recesses 21 in the individual substrate configured by performing the secondary division 18 When the plating 22 is applied on the upper surface electrode 12 and the upper surface electrode 11, the scattered substances of the low molecular resin are in a state of being removed from the through hole electrode 12, which ensures the plating 22 on the through hole electrode 12. Therefore, when this multiple chip resistor is mounted by soldering, there is a problem that resistance value failure due to solder squeezing occurs as in the past or conduction failure due to non-wetting of solder occurs. It has the effect of disappearing.
【0018】(実施の形態2)以下、本発明の実施の形
態2における多連チップ抵抗器の製造方法について、図
面を参照しながら説明する。(Second Embodiment) A method of manufacturing a multiple chip resistor according to a second embodiment of the present invention will be described below with reference to the drawings.
【0019】図3は本発明の実施の形態2における多連
チップ抵抗器の製造方法を示す工程図、図4は同多連チ
ップ抵抗器の内部構造を示す上面図である。図3、図4
にもとづいて、本発明の実施の形態2における多連チッ
プ抵抗器の製造方法について説明する。FIG. 3 is a process diagram showing a method of manufacturing a multiple chip resistor according to the second embodiment of the present invention, and FIG. 4 is a top view showing an internal structure of the multiple chip resistor. 3 and 4
Based on this, a method of manufacturing a multiple chip resistor according to the second embodiment of the present invention will be described.
【0020】図3、図4において、まず、多数のスルー
ホールと縦横の分割溝を有するシート状の絶縁基板の上
面に位置して各スルーホール間に、スクリーン印刷工法
により銀を主成分とする複数対の上面電極31を形成
し、ピーク温度850℃の焼成プロファイルで焼成する
ことにより、複数対の上面電極31を安定な膜とする。
次に、前記対をなす上面電極31間に、この上面電極3
1と電気的に接続されるようにスクリーン印刷工法によ
り酸化ルテニウム系の抵抗体32を形成し、ピーク温度
850℃の焼成プロファイルで焼成することにより、抵
抗体32を安定な膜とする。次に、複数の抵抗体32を
覆うように、スクリーン印刷工法により複数のガラスを
主成分とする第1の保護層33を形成し、ピーク温度6
00℃の焼成プロファイルで焼成することにより、ガラ
スを主成分とする第1の保護層33を安定な膜とする。
次に、対をなす上面電極31間の抵抗体32の抵抗値を
一定の値に修正するために、レーザートリミング工法に
よりトリミング34を行う。In FIG. 3 and FIG. 4, first, silver is the main component between the through holes located on the upper surface of a sheet-like insulating substrate having a large number of through holes and vertical and horizontal dividing grooves, by a screen printing method. By forming a plurality of pairs of upper surface electrodes 31 and firing with a firing profile having a peak temperature of 850 ° C., the plurality of pairs of upper surface electrodes 31 are stable films.
Next, the upper surface electrode 3 is formed between the pair of upper surface electrodes 31.
1, a ruthenium oxide resistor 32 is formed by a screen printing method so as to be electrically connected to the resistor 1, and is fired with a firing profile having a peak temperature of 850 ° C., thereby forming the resistor 32 as a stable film. Next, a first protective layer 33 containing a plurality of glasses as a main component is formed by a screen printing method so as to cover the plurality of resistors 32, and the peak temperature 6
By firing with a firing profile of 00 ° C., the first protective layer 33 containing glass as a main component is a stable film.
Next, in order to correct the resistance value of the resistor 32 between the pair of upper surface electrodes 31 to a constant value, trimming 34 is performed by the laser trimming method.
【0021】次に、複数のガラスを主成分とする第1の
保護層33を覆うとともに、上面電極31の一部に重な
るように、スクリーン印刷工法により樹脂を主成分とす
る複数の第2の保護層35を形成し、ピーク温度200
℃の硬化プロファイルで硬化することにより、第2の保
護層35を安定な膜とする。次に、前記シート状の絶縁
基板を縦横の分割溝のいずれか一方によってスルーホー
ルおよび上面電極31を分断する一次分割36を行うこ
とにより、複数の短冊状基板を形成する。Next, while covering the first protective layer 33 containing a plurality of glasses as a main component and overlapping a part of the upper surface electrode 31, a plurality of second main components containing a resin by a screen printing method are used. A protective layer 35 is formed and a peak temperature of 200
The second protective layer 35 is made into a stable film by curing with a curing profile of ° C. Next, a plurality of strip-shaped substrates are formed by performing a primary division 36 that divides the sheet-shaped insulating substrate into the through hole and the upper surface electrode 31 by using one of vertical and horizontal dividing grooves.
【0022】次に、前記一次分割された短冊状基板にお
ける複数の凹部37間に位置する凸部38に、前記上面
電極31と電気的に接続されるようにNi,Cを導電成
分とするエポキシ系樹脂ペースト材料をローラー転写に
より印刷し、かつ乾燥を行い、さらにピーク温度165
℃の硬化プロファイルで硬化することにより、端面電極
39を形成する。Next, an epoxy containing Ni and C as conductive components is electrically connected to the upper surface electrode 31 at the convex portion 38 located between the plurality of concave portions 37 of the primary-divided strip-shaped substrate. The resin paste material is printed by roller transfer and dried, and the peak temperature is 165.
The end face electrode 39 is formed by curing with a curing profile of ° C.
【0023】次に、短冊状基板に形成されている前記縦
横の分割溝のいずれか他方によって短冊状基板の二次分
割40を行うことにより、複数対の端面電極39を有す
る個片状基板を形成する。Next, the strip-shaped substrate is subjected to the secondary division 40 by either the other of the vertical and horizontal division grooves formed in the strip-shaped substrate, whereby an individual substrate having a plurality of pairs of end face electrodes 39 is obtained. Form.
【0024】次に、エメリー粉等による研磨41を行
う。この研磨41は、前記トリミング34を行うことに
より発生し、多数のスルーホール内に付着しているルテ
ニウム等の金属を含む飛散物を研磨する役目をなすもの
である。Next, polishing 41 with emery powder or the like is performed. The polishing 41 serves to polish the scattered matter, which is generated by performing the trimming 34 and adheres to a large number of through holes, and which contains metal such as ruthenium.
【0025】次に、水洗浄、または水洗浄とアルコール
置換の組み合わせからなる洗浄42を行う。この洗浄4
2は、前記研磨41により研磨されたルテニウム等の金
属を含む飛散物を洗い流して除去する役目をなすもので
ある。Next, a cleaning 42 is carried out by washing with water or a combination of washing with water and alcohol substitution. This wash 4
The reference numeral 2 serves to wash away and remove the scattered matter containing the metal such as ruthenium polished by the polishing 41.
【0026】そして最後に、二次分割40を行うことに
より構成された個片状基板における複数対の端面電極3
9を覆うように、ニッケルめっき等からなる第1のめっ
き層と、この第1のめっき層を覆うはんだまたはスズ等
からなる第2のめっき層を有するめっき43を形成する
ことにより、多連チップ抵抗器を製造しているものであ
る。Finally, a plurality of pairs of end face electrodes 3 on the individual substrate formed by performing the secondary division 40.
By forming a plating 43 having a first plating layer made of nickel plating or the like so as to cover 9 and a second plating layer made of solder or tin covering the first plating layer, a multiple chip is formed. It manufactures resistors.
【0027】上記本発明の実施の形態2においては、一
次分割36を行うことにより構成された短冊状基板にお
ける複数の凹部37間に位置する凸部38に上面電極3
1と電気的に接続されるように端面電極39を形成し、
そして前記短冊状基板の二次分割40を行うことにより
複数対の端面電極39を有する個片状基板を得、この個
片状基板における複数対の端面電極39の上にめっき4
3を施す工程の前に、エメリー粉等による研磨41と、
洗浄42を行うことにより、トリミング34を行った時
に発生し、多数のスルーホール内に付着しているルテニ
ウム等の金属を含む飛散物を除去するようにしているた
め、個片状基板における複数対の端面電極39の上にめ
っき43を施す際には、トリミング34を行った時に発
生したルテニウム等の金属を含む飛散物はスルーホール
内から除去された状態となっており、これにより、前記
スルーホール内に付着した飛散物にめっき43が施さ
れ、このめっき43により相隣る抵抗体32間がショー
トを起こすという問題を解決することができるという作
用効果を有するものである。In the second embodiment of the present invention described above, the upper surface electrode 3 is formed on the convex portion 38 located between the plurality of concave portions 37 in the strip-shaped substrate formed by performing the primary division 36.
1. An end face electrode 39 is formed so as to be electrically connected to 1.
Then, by performing the secondary division 40 of the strip-shaped substrate, an individual substrate having a plurality of pairs of end face electrodes 39 is obtained, and plating 4 is performed on the plurality of pairs of end face electrodes 39 in the individual substrate.
Before the step of applying No. 3, polishing 41 with emery powder or the like,
By performing the cleaning 42, it is possible to remove scattered matter including metal such as ruthenium, which is generated when the trimming 34 is performed and adheres in a large number of through holes. When the plating 43 is applied on the end face electrode 39 of No. 3, the scattered matter containing a metal such as ruthenium generated when the trimming 34 is performed is removed from the through hole. Plating 43 is applied to the scattered matter that has adhered to the inside of the hole, and this plating 43 can solve the problem that a short circuit occurs between the adjacent resistors 32.
【0028】[0028]
【発明の効果】以上のように本発明の多連チップ抵抗器
の製造方法は、二次分割された個片状基板における複数
の凹部に形成されているスルーホール電極および上面電
極の上にめっきを施す工程の前に、エメリー粉等による
研磨と洗浄を行うことにより、保護層の硬化時に発生
し、複数のスルーホールに形成されているスルーホール
電極の上に付着している低分子樹脂の飛散物を除去する
ようにしているため、二次分割された個片状基板におけ
る複数の凹部に形成されているスルーホール電極および
上面電極の上にめっきを施す際には、低分子樹脂の飛散
物はスルーホール電極から除去された状態となってお
り、これにより、スルーホール電極へのめっきを確実に
付けることができるため、この多連チップ抵抗器をはん
だ付けにより実装した場合、従来のようにはんだくわれ
による抵抗値不良が発生したり、あるいははんだの不濡
れによる導通不良が発生するという問題はなくなるとい
う作用効果を有するものである。As described above, according to the method of manufacturing a multiple chip resistor of the present invention, plating is performed on the through-hole electrode and the upper surface electrode formed in the plurality of recesses in the second-divided individual substrate. Before the step of applying, by polishing and cleaning with emery powder etc., the low molecular weight resin that is generated when the protective layer is cured and adheres on the through-hole electrodes formed in the multiple through-holes Since the scattered substances are removed, when plating is applied to the through-hole electrodes and the upper surface electrodes formed in the plurality of recesses in the individual substrate divided by the secondary division, the scattering of low-molecular resin Since the object has been removed from the through-hole electrode, and this makes it possible to reliably plate the through-hole electrode, this multiple chip resistor was mounted by soldering. If those having effect that conventional or generate the resistance failure due solder leaching as, or defective conduction due to non wetting of the solder is no longer a problem occurs.
【図1】本発明の実施の形態1における多連チップ抵抗
器の製造方法を示す工程図FIG. 1 is a process diagram showing a method of manufacturing a multiple chip resistor according to a first embodiment of the present invention.
【図2】同多連チップ抵抗器の内部構造を示す上面図FIG. 2 is a top view showing the internal structure of the multiple chip resistor.
【図3】本発明の実施の形態2における多連チップ抵抗
器の製造方法を示す工程図FIG. 3 is a process diagram showing a method of manufacturing a multiple chip resistor according to a second embodiment of the present invention.
【図4】同多連チップ抵抗器の内部構造を示す上面図FIG. 4 is a top view showing the internal structure of the multiple chip resistor.
【図5】従来の多連チップ抵抗器の製造方法を示す工程
図FIG. 5 is a process diagram showing a method of manufacturing a conventional multiple chip resistor.
11,31 上面電極 12 スルーホール電極 13,32 抵抗体 14,33 第1の保護層 15,34 トリミング 16,35 第2の保護層 17,36 一次分割 18,40 二次分割 19,41 研磨 20,42 洗浄 21 凹部 22,43 めっき 37 凹部 38 凸部 39 端面電極 11,31 Top electrode 12 Through-hole electrode 13,32 resistor 14,33 First protective layer 15,34 Trimming 16,35 Second protective layer 17,36 Primary division 18,40 Secondary division 19,41 polishing 20,42 wash 21 recess 22,43 plating 37 recess 38 convex 39 Edge electrode
Claims (2)
するシート状の絶縁基板における各スルーホールの周囲
およびスルーホールの内壁に上面電極およびスルーホー
ル電極を両者が電気的に接続されるように形成する工程
と、前記対をなす上面電極間にこの上面電極と電気的に
接続されるように抵抗体を形成する工程と、少なくとも
前記抵抗体を覆うように樹脂からなる保護層を印刷・硬
化により形成する工程と、前記シート状の絶縁基板を縦
横の分割溝のいずれか一方によってスルーホールを分断
して短冊状基板に一次分割する工程と、この一次分割後
に前記縦横のいずれか他方によって複数対のスルーホー
ル電極を有する個片状基板に二次分割する工程と、この
二次分割された個片状基板における複数の凹部に形成さ
れているスルーホール電極および上面電極の上にめっき
を施す工程とを備え、前記めっきを施す工程の前に、エ
メリー粉による研磨と洗浄を行うことにより、保護層の
硬化時に発生し、複数のスルーホールに形成されている
スルーホール電極の上に付着している低分子樹脂の飛散
物を除去するようにした多連チップ抵抗器の製造方法。1. An upper surface electrode and a through-hole electrode are electrically connected to the periphery of each through-hole and an inner wall of the through-hole in a sheet-shaped insulating substrate having a large number of through-holes and vertical and horizontal dividing grooves so that both are electrically connected. Forming step, forming a resistor between the pair of upper electrodes so as to be electrically connected to the upper electrodes, and printing / curing a protective layer made of resin so as to cover at least the resistors. And a step of dividing the sheet-like insulating substrate into strip-shaped substrates by dividing the through-hole by one of vertical and horizontal dividing grooves, and a plurality of vertical or horizontal other ones after the primary dividing. Secondary dividing into individual substrates having a pair of through-hole electrodes, and through holes formed in a plurality of recesses in the secondary individual substrates. A step of plating on the upper electrode and the upper electrode, and by polishing and cleaning with emery powder before the step of applying the plating, the protective layer is generated at the time of curing and is formed in a plurality of through holes. Method for producing a multiple chip resistor in which scattered particles of low molecular weight resin adhering to the through-hole electrodes are removed.
するシート状の絶縁基板の上面に位置して各スルーホー
ル間に上面電極を形成する工程と、前記対をなす上面電
極間にこの上面電極と電気的に接続されるように抵抗体
を形成する工程と、前記抵抗体の抵抗値を調整するため
にトリミングを行う工程と、少なくとも前記抵抗体を覆
うように保護層を形成する工程と、前記シート状の絶縁
基板を縦横の分割溝のいずれか一方によってスルーホー
ルおよび上面電極を分断して短冊状基板に一次分割する
工程と、この一次分割された短冊状基板における複数の
凹部間に位置する凸部に前記上面電極と電気的に接続さ
れるように端面電極を形成する工程と、前記縦横の分割
溝のいずれか他方によって複数対の端面電極を有する個
片状基板に二次分割する工程と、この二次分割された個
片状基板における複数対の端面電極の上にめっきを施す
工程とを備え、前記めっきを施す工程の前に、エメリー
粉による研磨と洗浄を行うことにより、トリミング時に
発生し、多数のスルーホール内に付着している飛散物を
除去するようにした多連チップ抵抗器の製造方法。2. A step of forming an upper surface electrode between the through holes located on the upper surface of a sheet-like insulating substrate having a large number of through holes and vertical and horizontal dividing grooves, and the upper surface between the pair of upper surface electrodes. A step of forming a resistor so as to be electrically connected to an electrode, a step of trimming for adjusting a resistance value of the resistor, and a step of forming a protective layer so as to cover at least the resistor. A step of dividing the sheet-shaped insulating substrate into strip-shaped substrates by dividing the through-hole and the upper surface electrode by one of vertical and horizontal dividing grooves, and between the plurality of recesses in the strip-shaped substrates that are primary-divided. A step of forming an end face electrode so as to be electrically connected to the upper surface electrode on the convex portion located, and a secondary division into individual substrates having a plurality of pairs of end face electrodes by the other of the vertical and horizontal division grooves. And a step of plating on a plurality of pairs of end face electrodes in the secondary-divided individual substrate, by performing polishing and cleaning with emery powder before the plating step. A method for manufacturing a multiple chip resistor, which removes scattered matter generated during trimming and adhering to a large number of through holes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001328824A JP2003133109A (en) | 2001-10-26 | 2001-10-26 | Manufacturing method for multi-chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001328824A JP2003133109A (en) | 2001-10-26 | 2001-10-26 | Manufacturing method for multi-chip resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003133109A true JP2003133109A (en) | 2003-05-09 |
Family
ID=19144824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001328824A Pending JP2003133109A (en) | 2001-10-26 | 2001-10-26 | Manufacturing method for multi-chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003133109A (en) |
-
2001
- 2001-10-26 JP JP2001328824A patent/JP2003133109A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443695B (en) | Manufacturing method for monolithic ceramic electronic component | |
JP7382451B2 (en) | chip resistor | |
WO2016067726A1 (en) | Chip resistor | |
JP2006295077A (en) | Ceramic chip electronic component and its manufacturing process | |
JP2002313612A (en) | Chip resistor and its manufacturing method | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
JP6688025B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP3869273B2 (en) | Manufacturing method of chip resistor | |
JP2003133109A (en) | Manufacturing method for multi-chip resistor | |
JP2003133114A (en) | Method for manufacturing network resistor | |
JP2004288956A (en) | Chip electronic component | |
JP3772270B2 (en) | Small electronic component manufacturing method and chip resistor | |
JP2017050455A (en) | Chip resistor and manufacturing method for chip resistor | |
JP3928763B2 (en) | Method for manufacturing thin film chip resistor | |
JP3597043B2 (en) | Manufacturing method of chip thermistor | |
JP3981273B2 (en) | Chip resistor | |
JP2003133112A (en) | Method for manufacturing resistor | |
JPH0513201A (en) | Square chip resistance | |
JP2005108956A (en) | Chip-type electronic component | |
JP3846311B2 (en) | Method for manufacturing multiple chip resistors | |
JP2004259773A (en) | Method for manufacturing chip resistor | |
JPH11168006A (en) | Polishing and cleaning method used in manufacturing process of chip-type resistor | |
JPH10303001A (en) | Method for manufacturing square chip resistor | |
JPH07211504A (en) | Terminal electrode for surface-mounting type electronic parts and its production | |
JPH09120904A (en) | Chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |