JP2003124708A - 共振器、フィルタ、積層rfデバイス、および通信装置 - Google Patents
共振器、フィルタ、積層rfデバイス、および通信装置Info
- Publication number
- JP2003124708A JP2003124708A JP2001319256A JP2001319256A JP2003124708A JP 2003124708 A JP2003124708 A JP 2003124708A JP 2001319256 A JP2001319256 A JP 2001319256A JP 2001319256 A JP2001319256 A JP 2001319256A JP 2003124708 A JP2003124708 A JP 2003124708A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- line
- present
- see
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 携帯電話端末などの通信機器分野において、
回路設計の自由度が少なかった。 【解決手段】 マイクロストリップ線路11a、11b
と、マイクロストリップ線路11a、11bと電気的に
接続されたコプレーナ線路21a、21bとを備え、マ
イクロストリップ線路11a、11bとコプレーナ線路
21a、21bとは、異なる種類の伝送線路である共振
器である。
回路設計の自由度が少なかった。 【解決手段】 マイクロストリップ線路11a、11b
と、マイクロストリップ線路11a、11bと電気的に
接続されたコプレーナ線路21a、21bとを備え、マ
イクロストリップ線路11a、11bとコプレーナ線路
21a、21bとは、異なる種類の伝送線路である共振
器である。
Description
【0001】
【発明の属する技術分野】本発明は、たとえば携帯電話
端末などに利用される共振器、フィルタ、積層RFデバ
イス、および通信装置に関する。
端末などに利用される共振器、フィルタ、積層RFデバ
イス、および通信装置に関する。
【0002】
【従来の技術】LTCC(Low Temperatu
re Co−fired Ceramics、低温焼成
セラミック)基板を利用して、たとえば携帯電話端末用
回路の多層化による小型化を図る技術が、最近注目を集
めている。
re Co−fired Ceramics、低温焼成
セラミック)基板を利用して、たとえば携帯電話端末用
回路の多層化による小型化を図る技術が、最近注目を集
めている。
【0003】また、コムラインフィルタは、減衰極を利
用した通過帯域外の特性改善が可能であるという利点を
有し、携帯電話端末用フィルタとして広く利用されてい
る。
用した通過帯域外の特性改善が可能であるという利点を
有し、携帯電話端末用フィルタとして広く利用されてい
る。
【0004】そこで、このような従来のフィルタの構成
および作用について、従来のフィルタの構成図である図
8を参照しながら説明する。
および作用について、従来のフィルタの構成図である図
8を参照しながら説明する。
【0005】従来のフィルタは、ストリップ線路111
a、111bと、ストリップ線路111a、111bと
電気的に接続されたストリップ線路121a、121b
とを備えている(これらは、同じ種類の伝送線路であ
る)。
a、111bと、ストリップ線路111a、111bと
電気的に接続されたストリップ線路121a、121b
とを備えている(これらは、同じ種類の伝送線路であ
る)。
【0006】ストリップ線路111a、111bと、ス
トリップ線路121a、121bとは、LTCC基板1
00、110、120、130、140を誘電体層とし
て利用することにより、積層されている。
トリップ線路121a、121bとは、LTCC基板1
00、110、120、130、140を誘電体層とし
て利用することにより、積層されている。
【0007】上述の電気的な接続は、その積層の方向に
設けられたビアホール150、160をそれぞれ貫通し
て充填された導電体ペースト(図示省略)を利用するこ
とにより、いわゆる折り返し構造を有するように行われ
ている。
設けられたビアホール150、160をそれぞれ貫通し
て充填された導電体ペースト(図示省略)を利用するこ
とにより、いわゆる折り返し構造を有するように行われ
ている。
【0008】ストリップ線路111aの、ストリップ線
路121aとの電気的な接続を行うための端部とは異な
る端部は、ビアホール170を貫通して充填された導電
体ペースト(図示省略)を利用してLTCC基板140
に設けられたグランド電極141に接続されることによ
り、接地されている。同様に、ストリップ線路111b
の、ストリップ線路121bとの電気的な接続を行うた
めの端部とは異なる端部は、ビアホール180を貫通し
て充填された導電体ペースト(図示省略)を利用してグ
ランド電極141に接続されることにより、接地されて
いる。
路121aとの電気的な接続を行うための端部とは異な
る端部は、ビアホール170を貫通して充填された導電
体ペースト(図示省略)を利用してLTCC基板140
に設けられたグランド電極141に接続されることによ
り、接地されている。同様に、ストリップ線路111b
の、ストリップ線路121bとの電気的な接続を行うた
めの端部とは異なる端部は、ビアホール180を貫通し
て充填された導電体ペースト(図示省略)を利用してグ
ランド電極141に接続されることにより、接地されて
いる。
【0009】ストリップ線路121aの、ストリップ線
路111aとの電気的な接続を行うための端部とは異な
る端部は、開放されている。同様に、ストリップ線路1
21bの、ストリップ線路111bとの電気的な接続を
行うための端部とは異なる端部は、開放されている。
路111aとの電気的な接続を行うための端部とは異な
る端部は、開放されている。同様に、ストリップ線路1
21bの、ストリップ線路111bとの電気的な接続を
行うための端部とは異なる端部は、開放されている。
【0010】なお、ストリップ線路121a、121b
が設けられたLTCC基板120とグランド電極141
が設けられたLTCC基板140との間には、干渉防止
用のシールド131が設けられたLTCC基板130を
挿入している。
が設けられたLTCC基板120とグランド電極141
が設けられたLTCC基板140との間には、干渉防止
用のシールド131が設けられたLTCC基板130を
挿入している。
【0011】
【発明が解決しようとする課題】しかしながら、前述の
ような従来のフィルタには、上下の層において同じ種類
の伝送線路(ストリップ線路111a、111bと、ス
トリップ線路111a、111b)が利用される。この
ため、回路設計の自由度が少なくなってしまっているこ
とに、本発明者は気付いた。
ような従来のフィルタには、上下の層において同じ種類
の伝送線路(ストリップ線路111a、111bと、ス
トリップ線路111a、111b)が利用される。この
ため、回路設計の自由度が少なくなってしまっているこ
とに、本発明者は気付いた。
【0012】また、前述のような従来のフィルタには、
多層構造の利用により回路素子の高集積を行って積層R
Fデバイスを構成する場合に、構成要素間の干渉防止用
のシールド(シールド131)が別途必要になる。この
ため、装置小型化の進展が阻害されてしまっていること
に、本発明者は気付いた。
多層構造の利用により回路素子の高集積を行って積層R
Fデバイスを構成する場合に、構成要素間の干渉防止用
のシールド(シールド131)が別途必要になる。この
ため、装置小型化の進展が阻害されてしまっていること
に、本発明者は気付いた。
【0013】本発明は、上記従来のこのような課題を考
慮し、たとえば携帯電話端末などの通信機器分野におい
て、回路設計の自由度をより大きくするまたは装置小型
化の進展をより促進することができる共振器、フィル
タ、積層RFデバイス、および通信装置を提供すること
を目的とするものである。
慮し、たとえば携帯電話端末などの通信機器分野におい
て、回路設計の自由度をより大きくするまたは装置小型
化の進展をより促進することができる共振器、フィル
タ、積層RFデバイス、および通信装置を提供すること
を目的とするものである。
【0014】
【課題を解決するための手段】第一の本発明(請求項1
に対応)は、第一の伝送線路と、前記第一の伝送線路と
電気的に接続された第二の伝送線路とを備え、前記第一
の伝送線路と前記第二の伝送線路とは、異なる種類の伝
送線路である共振器である。
に対応)は、第一の伝送線路と、前記第一の伝送線路と
電気的に接続された第二の伝送線路とを備え、前記第一
の伝送線路と前記第二の伝送線路とは、異なる種類の伝
送線路である共振器である。
【0015】第二の本発明(請求項2に対応)は、前記
第一の伝送線路と前記第二の伝送線路とは、積層されて
おり、前記電気的な接続は、前記積層の方向に設けられ
たビアホールを貫通して行われており、前記第一の伝送
線路または前記第二の伝送線路には、給電を行われる入
出力端子が設けられている第一の本発明の共振器であ
る。
第一の伝送線路と前記第二の伝送線路とは、積層されて
おり、前記電気的な接続は、前記積層の方向に設けられ
たビアホールを貫通して行われており、前記第一の伝送
線路または前記第二の伝送線路には、給電を行われる入
出力端子が設けられている第一の本発明の共振器であ
る。
【0016】第三の本発明(請求項3に対応)は、前記
第一の伝送線路、前記第二の伝送線路は、ストリップ線
路、マイクロストリップ線路、およびコプレーナ線路の
内の何れか二つである第二の本発明の共振器である。
第一の伝送線路、前記第二の伝送線路は、ストリップ線
路、マイクロストリップ線路、およびコプレーナ線路の
内の何れか二つである第二の本発明の共振器である。
【0017】第四の本発明(請求項4に対応)は、前記
第二の伝送線路は、前記コプレーナ線路であって、前記
コプレーナ線路側には、シールドとして機能するグラン
ド電極が設けられている第三の本発明の共振器である。
第二の伝送線路は、前記コプレーナ線路であって、前記
コプレーナ線路側には、シールドとして機能するグラン
ド電極が設けられている第三の本発明の共振器である。
【0018】第五の本発明(請求項5に対応)は、前記
電気的な接続は、折り返し構造を利用して行われている
第二の本発明の共振器である。
電気的な接続は、折り返し構造を利用して行われている
第二の本発明の共振器である。
【0019】第六の本発明(請求項6に対応)は、前記
積層は、誘電体層を利用して行われている第二の本発明
の共振器である。
積層は、誘電体層を利用して行われている第二の本発明
の共振器である。
【0020】第七の本発明(請求項7に対応)は、第一
の本発明の共振器を利用したフィルタである。
の本発明の共振器を利用したフィルタである。
【0021】第八の本発明(請求項8に対応)は、第一
の本発明の共振器を利用した積層RFデバイスである。
の本発明の共振器を利用した積層RFデバイスである。
【0022】第九の本発明(請求項9に対応)は、第一
の本発明の共振器を利用した、受信および/または送信
を行うための送・受信回路を備えた通信装置である。
の本発明の共振器を利用した、受信および/または送信
を行うための送・受信回路を備えた通信装置である。
【0023】
【発明の実施の形態】以下に、本発明にかかる実施の形
態について、図面を参照しつつ説明を行う。
態について、図面を参照しつつ説明を行う。
【0024】(実施の形態1)はじめに、本発明の実施
の形態1における折り返し形コムラインフィルタの構成
図である図1を主として参照しながら、本実施の形態の
折り返し形コムラインフィルタの構成について説明す
る。
の形態1における折り返し形コムラインフィルタの構成
図である図1を主として参照しながら、本実施の形態の
折り返し形コムラインフィルタの構成について説明す
る。
【0025】本実施の形態の折り返し形コムラインフィ
ルタは、マイクロストリップ線路11a、11bと、マ
イクロストリップ線路11a、11bと電気的に接続さ
れたコプレーナ線路21a、21bとを備えている(こ
れらは、異なる種類の伝送線路である)。
ルタは、マイクロストリップ線路11a、11bと、マ
イクロストリップ線路11a、11bと電気的に接続さ
れたコプレーナ線路21a、21bとを備えている(こ
れらは、異なる種類の伝送線路である)。
【0026】マイクロストリップ線路11a、11bと
コプレーナ線路21a、21bとは、樹脂基板1を誘電
体層として利用することにより、積層されている。
コプレーナ線路21a、21bとは、樹脂基板1を誘電
体層として利用することにより、積層されている。
【0027】上述の電気的な接続は、その積層の方向に
設けられたビアホール30、40をそれぞれ貫通して設
けられた導体ピン30’、40’を利用することによ
り、装置のコンパクト化に有利となるいわゆる折り返し
構造を有するように行われている。
設けられたビアホール30、40をそれぞれ貫通して設
けられた導体ピン30’、40’を利用することによ
り、装置のコンパクト化に有利となるいわゆる折り返し
構造を有するように行われている。
【0028】なお、本実施の形態の折り返し形コムライ
ンフィルタは、本発明の共振器に対応する。また、マイ
クロストリップ線路11a、11bは本発明の第一の伝
送線路に対応し、コプレーナ線路21a、21bは本発
明の第二の伝送線路に対応する。また、マイクロストリ
ップ線路11a、11bは、本発明の入出力端子に対応
する。
ンフィルタは、本発明の共振器に対応する。また、マイ
クロストリップ線路11a、11bは本発明の第一の伝
送線路に対応し、コプレーナ線路21a、21bは本発
明の第二の伝送線路に対応する。また、マイクロストリ
ップ線路11a、11bは、本発明の入出力端子に対応
する。
【0029】つぎに、本発明の実施の形態1における折
り返し形コムラインフィルタを矢印X(図1参照)の方
向から見た平面図である図3、および本発明の実施の形
態1における折り返し形コムラインフィルタを矢印Y
(図1参照)の方向から見た平面図である図4を主とし
て参照しながら、本実施の形態の折り返し形コムライン
フィルタの構成についてより詳しく説明する。
り返し形コムラインフィルタを矢印X(図1参照)の方
向から見た平面図である図3、および本発明の実施の形
態1における折り返し形コムラインフィルタを矢印Y
(図1参照)の方向から見た平面図である図4を主とし
て参照しながら、本実施の形態の折り返し形コムライン
フィルタの構成についてより詳しく説明する。
【0030】マイクロストリップ線路11a(図1およ
び3参照)は、入出力線路13a(図3参照)を利用し
てタップ給電を行われ、(1)一方の端部をビアホール
30(図1参照)の第一の端子31(図3参照)で導体
ピン30’(図1参照)に接続され、(2)他方の端部
をグランド電極12(図3参照)で接地されている。
び3参照)は、入出力線路13a(図3参照)を利用し
てタップ給電を行われ、(1)一方の端部をビアホール
30(図1参照)の第一の端子31(図3参照)で導体
ピン30’(図1参照)に接続され、(2)他方の端部
をグランド電極12(図3参照)で接地されている。
【0031】なお、入出力線路13aは、本発明の実施
の形態1における折り返し形コムラインフィルタの寸法
入りの構成図である図2に示されているように、幅1.
2mmのマイクロストリップ線路であって、マイクロス
トリップ線路11aに直接接続されている。また、導体
ピン30’は、直径0.2mmの銅線である。また、グ
ランド電極12は、ビアホール50、60、70、8
0、90をそれぞれ貫通して設けられた導体ピン(図1
参照)でグランド電極22(図4参照)に接続されてい
る。
の形態1における折り返し形コムラインフィルタの寸法
入りの構成図である図2に示されているように、幅1.
2mmのマイクロストリップ線路であって、マイクロス
トリップ線路11aに直接接続されている。また、導体
ピン30’は、直径0.2mmの銅線である。また、グ
ランド電極12は、ビアホール50、60、70、8
0、90をそれぞれ貫通して設けられた導体ピン(図1
参照)でグランド電極22(図4参照)に接続されてい
る。
【0032】同様に、マイクロストリップ線路11b
(図1および3参照)は、入出力線路13b(図3参
照)を利用してタップ給電を行われ、(1)一方の端部
をビアホール40(図1参照)の第一の端子41(図3
参照)で導体ピン40’(図1参照)に接続され、
(2)他方の端部をグランド電極12(図3参照)で接
地されている。なお、入出力線路13bは、図2に示さ
れているように、幅1.2mmのマイクロストリップ線
路であって、マイクロストリップ線路11bに直接接続
されている。また、導体ピン40’は、直径0.2mm
の銅線である。
(図1および3参照)は、入出力線路13b(図3参
照)を利用してタップ給電を行われ、(1)一方の端部
をビアホール40(図1参照)の第一の端子41(図3
参照)で導体ピン40’(図1参照)に接続され、
(2)他方の端部をグランド電極12(図3参照)で接
地されている。なお、入出力線路13bは、図2に示さ
れているように、幅1.2mmのマイクロストリップ線
路であって、マイクロストリップ線路11bに直接接続
されている。また、導体ピン40’は、直径0.2mm
の銅線である。
【0033】樹脂基板1(図1参照)は、図2に示され
ているように、厚さ1.27mmの比誘電率10.2を
有するRT/Duroid 6010LM基板であっ
て、一方の面にマイクロストリップ線路11a、11b
を配置し他方の面にコプレーナ線路21a、21bを配
置するための加工を、CAD一体型基板切削加工機を利
用して行われている。
ているように、厚さ1.27mmの比誘電率10.2を
有するRT/Duroid 6010LM基板であっ
て、一方の面にマイクロストリップ線路11a、11b
を配置し他方の面にコプレーナ線路21a、21bを配
置するための加工を、CAD一体型基板切削加工機を利
用して行われている。
【0034】コプレーナ線路21b(図1および4参
照)は、(1)一方の端部をビアホール40(図1参
照)の第二の端子42(図4参照)で導体ピン40’
(図1参照)に接続され、(2)他方の端部を開放され
ている。
照)は、(1)一方の端部をビアホール40(図1参
照)の第二の端子42(図4参照)で導体ピン40’
(図1参照)に接続され、(2)他方の端部を開放され
ている。
【0035】同様に、コプレーナ線路21a(図1およ
び4参照)は、(1)一方の端部をビアホール30(図
1参照)の第二の端子32(図4参照)で導体ピン3
0’(図1参照)に接続され、(2)他方の端部を開放
されている。
び4参照)は、(1)一方の端部をビアホール30(図
1参照)の第二の端子32(図4参照)で導体ピン3
0’(図1参照)に接続され、(2)他方の端部を開放
されている。
【0036】グランド電極22(図4参照)は、ビアホ
ール50、60、70、80、90をそれぞれ貫通して
設けられた導体ピン(図1参照)でグランド電極12に
接続されており、本実施の形態の折り返し形コムライン
フィルタを利用して積層RFデバイスを構成する場合な
どにはシールドとして機能することができる(したがっ
て、従来のフィルタにおけるシールド131(図8参
照)のようなシールドを別に設ける必要はない)。
ール50、60、70、80、90をそれぞれ貫通して
設けられた導体ピン(図1参照)でグランド電極12に
接続されており、本実施の形態の折り返し形コムライン
フィルタを利用して積層RFデバイスを構成する場合な
どにはシールドとして機能することができる(したがっ
て、従来のフィルタにおけるシールド131(図8参
照)のようなシールドを別に設ける必要はない)。
【0037】このように、本実施の形態の折り返し形コ
ムラインフィルタは、一端短絡型四分の一波長共振器の
構成を有している。
ムラインフィルタは、一端短絡型四分の一波長共振器の
構成を有している。
【0038】つぎに、本発明の実施の形態1における折
り返し形コムラインフィルタの散乱パラメータの周波数
特性の説明図である図5を主として参照しながら、本実
施の形態の折り返し形コムラインフィルタの作用につい
て説明する。
り返し形コムラインフィルタの散乱パラメータの周波数
特性の説明図である図5を主として参照しながら、本実
施の形態の折り返し形コムラインフィルタの作用につい
て説明する。
【0039】入出力線路13a、13b(図3参照)か
らタップ給電を行って本実施の形態の折り返し形コムラ
インフィルタを動作させ、ベクトルネットワークアナラ
イザHP8719Cを利用した散乱パラメータの周波数
測定を行った。
らタップ給電を行って本実施の形態の折り返し形コムラ
インフィルタを動作させ、ベクトルネットワークアナラ
イザHP8719Cを利用した散乱パラメータの周波数
測定を行った。
【0040】図5における実線のグラフとして、その測
定の結果を示す(横軸は1GHzから3GHzまでの周
波数を示しており、縦軸は伝達特性を表す散乱パラメー
タ|S21|および反射特性を表す散乱パラメータ|S11
|を示している)。
定の結果を示す(横軸は1GHzから3GHzまでの周
波数を示しており、縦軸は伝達特性を表す散乱パラメー
タ|S21|および反射特性を表す散乱パラメータ|S11
|を示している)。
【0041】挿入損失は、電極の導体損、基板の誘電体
損、共振器からのエネルギー放射による放射損である
が、実験のために中心周波数2GHzで設計されたフィ
ルタは、中心周波数における反射損|S11|が20dB
以上とれていることからわかるように、ほぼ設計通りの
動作をしているといえる。
損、共振器からのエネルギー放射による放射損である
が、実験のために中心周波数2GHzで設計されたフィ
ルタは、中心周波数における反射損|S11|が20dB
以上とれていることからわかるように、ほぼ設計通りの
動作をしているといえる。
【0042】なお、比較のために、同図における破線の
グラフとしてFDTD(Finite Differe
nce Time Domain)法による解析の結果
を併せて示したが、実験による測定の結果と理論による
解析の結果とはよく一致していることがわかる。
グラフとしてFDTD(Finite Differe
nce Time Domain)法による解析の結果
を併せて示したが、実験による測定の結果と理論による
解析の結果とはよく一致していることがわかる。
【0043】以上においては、本実施の形態1について
詳細に説明を行った。
詳細に説明を行った。
【0044】なお、本発明の積層は、上述した本実施の
形態においては、樹脂基板1(図1参照)を利用して行
われた。しかし、これに限らず、本発明の積層は、たと
えば、LTCC基板などの誘電体層を利用して行われて
もよい。
形態においては、樹脂基板1(図1参照)を利用して行
われた。しかし、これに限らず、本発明の積層は、たと
えば、LTCC基板などの誘電体層を利用して行われて
もよい。
【0045】また、本発明の電気的な接続は、上述した
本実施の形態においては、積層の方向に設けられた樹脂
基板1(図1参照)のビアホール30、40(図1参
照)を貫通する導体ピン30’、40’(図1参照)を
利用して行われた。しかし、これに限らず、本発明の電
気的な接続は、たとえば、LTCC基板のビアホールを
貫通して充填された導電体ペーストなどを利用して行わ
れてもよい。
本実施の形態においては、積層の方向に設けられた樹脂
基板1(図1参照)のビアホール30、40(図1参
照)を貫通する導体ピン30’、40’(図1参照)を
利用して行われた。しかし、これに限らず、本発明の電
気的な接続は、たとえば、LTCC基板のビアホールを
貫通して充填された導電体ペーストなどを利用して行わ
れてもよい。
【0046】また、本発明の入出力端子は、上述した本
実施の形態においては、マイクロストリップ線路11
a、11b(図1および3参照)にそれぞれ設けられた
タップ給電を行われる入出力線路13a、13b(図3
参照)であった。しかし、これに限らず、本発明の入出
力端子は、たとえば、コプレーナ線路21a、21b
(図1および4参照)にそれぞれ設けられた(対向面か
ら)容量結合給電を行われる入出力線路であってもよい
(ただし、グランド電極12(図3参照)から遠い短絡
端10a、10b(図3参照)には電流が流れにくく損
失が少ないが、グランド電極22(図4参照)に近い開
放端20a、20b(図4参照)には電流が流れやすた
め、コプレーナ線路側から給電を行った場合には、損失
がやや大きくなることがある)。要するに、本発明の入
出力端子は、本発明の第一の伝送線路または第二の伝送
線路に給電が行われるように設けられていてもよい。
実施の形態においては、マイクロストリップ線路11
a、11b(図1および3参照)にそれぞれ設けられた
タップ給電を行われる入出力線路13a、13b(図3
参照)であった。しかし、これに限らず、本発明の入出
力端子は、たとえば、コプレーナ線路21a、21b
(図1および4参照)にそれぞれ設けられた(対向面か
ら)容量結合給電を行われる入出力線路であってもよい
(ただし、グランド電極12(図3参照)から遠い短絡
端10a、10b(図3参照)には電流が流れにくく損
失が少ないが、グランド電極22(図4参照)に近い開
放端20a、20b(図4参照)には電流が流れやすた
め、コプレーナ線路側から給電を行った場合には、損失
がやや大きくなることがある)。要するに、本発明の入
出力端子は、本発明の第一の伝送線路または第二の伝送
線路に給電が行われるように設けられていてもよい。
【0047】また、本発明の第一の伝送線路、第二の伝
送線路は、上述した本実施の形態においては、それぞれ
マイクロストリップ線路(誘電体が上部にない)11
a、11b、コプレーナ線路21a、21b(図1参
照)であった。しかし、これに限らず、本発明の第一の
伝送線路、第二の伝送線路は、たとえば、本発明の第一
の伝送線路、第二の伝送線路は、ストリップ線路(誘電
体が上部にある)、マイクロストリップ線路、およびコ
プレーナ線路の内の何れか二つであってもよい。
送線路は、上述した本実施の形態においては、それぞれ
マイクロストリップ線路(誘電体が上部にない)11
a、11b、コプレーナ線路21a、21b(図1参
照)であった。しかし、これに限らず、本発明の第一の
伝送線路、第二の伝送線路は、たとえば、本発明の第一
の伝送線路、第二の伝送線路は、ストリップ線路(誘電
体が上部にある)、マイクロストリップ線路、およびコ
プレーナ線路の内の何れか二つであってもよい。
【0048】要するに、本発明の共振器は、第一の伝送
線路と、第一の伝送線路と電気的に接続された第二の伝
送線路とを備え、第一の伝送線路と第二の伝送線路と
は、異なる種類の伝送線路である共振器である。
線路と、第一の伝送線路と電気的に接続された第二の伝
送線路とを備え、第一の伝送線路と第二の伝送線路と
は、異なる種類の伝送線路である共振器である。
【0049】もちろん、本発明の共振器を利用したフィ
ルタや積層RFデバイスも、本発明に含まれる。
ルタや積層RFデバイスも、本発明に含まれる。
【0050】たとえば、積層RFデバイスの説明図であ
る図6に示されているように、多層のLTCC(低温焼
成セラミック)基板の内部に本発明の共振器(図6にお
いては太線で描出されている)を組み込むことにより、
積層RFデバイスを構成してもよい。このような場合に
は、上述した本実施の形態1におけるように、第二の伝
送線路をコプレーナ線路とし、そのコプレーナ線路側に
シールドとして機能するグランド電極を設けることで、
装置の小型化や部品点数の削減が促進されるという本発
明の効果が、より顕著に発揮される。
る図6に示されているように、多層のLTCC(低温焼
成セラミック)基板の内部に本発明の共振器(図6にお
いては太線で描出されている)を組み込むことにより、
積層RFデバイスを構成してもよい。このような場合に
は、上述した本実施の形態1におけるように、第二の伝
送線路をコプレーナ線路とし、そのコプレーナ線路側に
シールドとして機能するグランド電極を設けることで、
装置の小型化や部品点数の削減が促進されるという本発
明の効果が、より顕著に発揮される。
【0051】より具体的には、本発明の実施の形態1に
おける折り返し形コムラインフィルタを利用した積層R
Fデバイスの説明図である図7に示されているように、
コプレーナ線路と同一面に存するシールド電極として機
能するグランド電極の上下の層に、それぞれメアンダラ
イン・インダクタを2つ配してもよい。
おける折り返し形コムラインフィルタを利用した積層R
Fデバイスの説明図である図7に示されているように、
コプレーナ線路と同一面に存するシールド電極として機
能するグランド電極の上下の層に、それぞれメアンダラ
イン・インダクタを2つ配してもよい。
【0052】これら2つのメアンダライン・インダクタ
は上述のグランド電極を設けないと電磁界結合をしてし
まい、所望の特性を得ることはできないが、グランド電
極を設けることにより、別の新たなシールド電極を設け
なくとも2つのメアンダライン・インダクタを電気的に
分離することができる。これは、別のシールド電極を設
けることによる共振器の性能の劣化(すなわち損失の増
加)を引き起こすことなく、2つの内蔵コンポーネント
(この場合は2つのメアンダライン・インダクタ)を近
接配置することが可能になることを意味する。かくし
て、高集積化された積層RFデバイスを構成できる。
は上述のグランド電極を設けないと電磁界結合をしてし
まい、所望の特性を得ることはできないが、グランド電
極を設けることにより、別の新たなシールド電極を設け
なくとも2つのメアンダライン・インダクタを電気的に
分離することができる。これは、別のシールド電極を設
けることによる共振器の性能の劣化(すなわち損失の増
加)を引き起こすことなく、2つの内蔵コンポーネント
(この場合は2つのメアンダライン・インダクタ)を近
接配置することが可能になることを意味する。かくし
て、高集積化された積層RFデバイスを構成できる。
【0053】もちろん、グランド電極の上下に配する少
なくとも2つの内蔵コンポーネントがそれぞれメアンダ
ライン・インダクタである場合について説明したが、こ
れに限らず、スパイラル・インダクタ、キャパシタ、フ
ィルタ、方向性結合器、バランなど、近接して配置する
ことにより電磁界結合を起こしてしまい所望の特性が劣
化する可能性がある素子や、それらの組み合わせについ
ても、同様のことがいえる。
なくとも2つの内蔵コンポーネントがそれぞれメアンダ
ライン・インダクタである場合について説明したが、こ
れに限らず、スパイラル・インダクタ、キャパシタ、フ
ィルタ、方向性結合器、バランなど、近接して配置する
ことにより電磁界結合を起こしてしまい所望の特性が劣
化する可能性がある素子や、それらの組み合わせについ
ても、同様のことがいえる。
【0054】なお、本発明の共振器を利用した、受信お
よび/または送信を行うための送・受信回路を備えた通
信装置が本発明に含まれることは、いうまでもない。
よび/または送信を行うための送・受信回路を備えた通
信装置が本発明に含まれることは、いうまでもない。
【0055】
【発明の効果】以上述べたところから明らかなように、
本発明は、たとえば携帯電話端末などの通信機器分野に
おいて、回路設計の自由度をより大きくするまたは装置
小型化の進展をより促進することができるという長所を
有する。
本発明は、たとえば携帯電話端末などの通信機器分野に
おいて、回路設計の自由度をより大きくするまたは装置
小型化の進展をより促進することができるという長所を
有する。
【図1】本発明の実施の形態1における折り返し形コム
ラインフィルタの構成図である。
ラインフィルタの構成図である。
【図2】本発明の実施の形態1における折り返し形コム
ラインフィルタの寸法入りの構成図である。
ラインフィルタの寸法入りの構成図である。
【図3】本発明の実施の形態1における折り返し形コム
ラインフィルタを矢印X(図1参照)の方向から見た平
面図である。
ラインフィルタを矢印X(図1参照)の方向から見た平
面図である。
【図4】本発明の実施の形態1における折り返し形コム
ラインフィルタを矢印Y(図1参照)の方向から見た平
面図である。
ラインフィルタを矢印Y(図1参照)の方向から見た平
面図である。
【図5】本発明の実施の形態1における折り返し形コム
ラインフィルタの散乱パラメータの周波数特性の説明図
である。
ラインフィルタの散乱パラメータの周波数特性の説明図
である。
【図6】積層RFデバイスの説明図である。
【図7】本発明の実施の形態1における折り返し形コム
ラインフィルタを利用した積層RFデバイスの説明図で
ある。
ラインフィルタを利用した積層RFデバイスの説明図で
ある。
【図8】従来のフィルタの構成図である。
1 樹脂基板
11a、11b マイクロストリップ線路
21a、21b コプレーナ線路
30、40、50、60、70、80、90 ビアホー
ル 30’、40’ 導体ピン
ル 30’、40’ 導体ピン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 下代 雅啓
大阪府堺市学園町1番1号 大阪府立大学
工学部内
(72)発明者 堀井 康史
大阪府高槻市霊仙寺町2−1−1 関西大
学総合情報学部
Fターム(参考) 5J006 HB05 HB13 HB17 HB21 HB22
JA01 JA31 LA21 NA03 PA02
PB03
Claims (9)
- 【請求項1】 第一の伝送線路と、 前記第一の伝送線路と電気的に接続された第二の伝送線
路とを備え、 前記第一の伝送線路と前記第二の伝送線路とは、異なる
種類の伝送線路である共振器。 - 【請求項2】 前記第一の伝送線路と前記第二の伝送線
路とは、積層されており、 前記電気的な接続は、前記積層の方向に設けられたビア
ホールを貫通して行われており、 前記第一の伝送線路または前記第二の伝送線路には、給
電を行われる入出力端子が設けられている請求項1記載
の共振器。 - 【請求項3】 前記第一の伝送線路、前記第二の伝送線
路は、ストリップ線路、マイクロストリップ線路、およ
びコプレーナ線路の内の何れか二つである請求項2記載
の共振器。 - 【請求項4】 前記第二の伝送線路は、前記コプレーナ
線路であって、 前記コプレーナ線路側には、シールドとして機能するグ
ランド電極が設けられている請求項3記載の共振器。 - 【請求項5】 前記電気的な接続は、折り返し構造を利
用して行われている請求項2記載の共振器。 - 【請求項6】 前記積層は、誘電体層を利用して行われ
ている請求項2記載の共振器。 - 【請求項7】 請求項1記載の共振器を利用したフィル
タ。 - 【請求項8】 請求項1記載の共振器を利用した積層R
Fデバイス。 - 【請求項9】 請求項1記載の共振器を利用した、受信
および/または送信を行うための送・受信回路を備えた
通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319256A JP2003124708A (ja) | 2001-10-17 | 2001-10-17 | 共振器、フィルタ、積層rfデバイス、および通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319256A JP2003124708A (ja) | 2001-10-17 | 2001-10-17 | 共振器、フィルタ、積層rfデバイス、および通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003124708A true JP2003124708A (ja) | 2003-04-25 |
Family
ID=19136832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001319256A Pending JP2003124708A (ja) | 2001-10-17 | 2001-10-17 | 共振器、フィルタ、積層rfデバイス、および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003124708A (ja) |
-
2001
- 2001-10-17 JP JP2001319256A patent/JP2003124708A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994470B2 (en) | Circuit substrate having noise suppression structure | |
EP1614184B1 (en) | Integrated passive devices fabricated utilizing multi-layer, organic laminates | |
EP2503858B1 (en) | Diplexer circuit and method of manufacturing a printed circuit board therefor | |
Oshima et al. | Multilayer dual-band bandpass filter in low-temperature co-fired ceramic substrate for ultra-wideband applications | |
EP1293009A1 (en) | Multi-layer microwave circuits and methods of manufacture | |
TWI536759B (zh) | Antenna device and communication device | |
JP2004304615A (ja) | 高周波複合部品 | |
CN100472676C (zh) | 高密度应用中的分布电容器 | |
JP2006050543A (ja) | 非可逆回路素子 | |
US6774743B2 (en) | Multi-layered spiral couplers on a fluropolymer composite substrate | |
JP4895982B2 (ja) | フィルタ装置 | |
WO2020014891A1 (en) | Balun and method for manufacturing the same | |
JP2003124708A (ja) | 共振器、フィルタ、積層rfデバイス、および通信装置 | |
CN220963719U (zh) | 小型化宽频功分器 | |
JP2002164710A (ja) | 積層型デュプレクサ | |
JP2004015430A (ja) | 2ポート型非可逆回路素子および通信装置 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP4457335B2 (ja) | 非可逆回路素子 | |
JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
JP2002176337A (ja) | Sawデュプレクサ | |
CN117937082A (zh) | 一种大功率高选择性多耦合微波组件 | |
JP2008271502A (ja) | フィルタ装置 | |
JP2002064309A (ja) | 非可逆回路素子 | |
JP2005311979A (ja) | 帯域フィルタおよび高周波モジュール | |
Çakir et al. | A design of a microstrip electromagnetic dual‐band bandgap (DB‐EBG) structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |