JP2003124380A - Module with incorporated electronic component and production method therefor - Google Patents

Module with incorporated electronic component and production method therefor

Info

Publication number
JP2003124380A
JP2003124380A JP2001316408A JP2001316408A JP2003124380A JP 2003124380 A JP2003124380 A JP 2003124380A JP 2001316408 A JP2001316408 A JP 2001316408A JP 2001316408 A JP2001316408 A JP 2001316408A JP 2003124380 A JP2003124380 A JP 2003124380A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
insulating layer
wiring
electronic component
step
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001316408A
Other languages
Japanese (ja)
Inventor
Eiji Kawamoto
Seiichi Nakatani
Yasuhiro Sugaya
誠一 中谷
英司 川本
康博 菅谷
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To provide a satisfactory inner via hole connection in a module with incorporated electronic components. SOLUTION: In this module with an incorporated electronic component, fine holes are formed on the bottoms of blind via holes with respect to the inner via hole connection of the module with incorporated electronic components. Therefore, even in a via form of a high aspect ratio, the via hole can be satisfactorily filled with conductive past without air bubbles caught in. Further, by making a second insulating layer into a component group of the same type as a first insulating layer, a second wire can be easily connected and moreover, characteristics can be stabilized.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、例えば抵抗やコンデンサやインダクタ等の受動部品、或いは半導体素子等の能動部品が電気絶縁性基板内部に配置されている電子部品内蔵モジュールおよびその製造方法に関するものである。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention is, for example, passive components resistors, capacitors, inductors, etc., or active components such as semiconductor devices are disposed within the electrically insulating substrate an electronic component built-in module and a manufacturing method thereof. 【0002】 【従来の技術】近年、電子機器の小型・軽量化に伴い、 [0002] In recent years, due to the size and weight of the electronic devices,
プリント配線板の高密度化や実装部品の小型化に対する要求が厳しくなっている。 Demand for miniaturization of density and mounting parts of the printed wiring board has become stricter. プリント配線板においては、 In the printed wiring board,
配線ルールの縮小により配線板表面と平行な方向について高密度化が図られている。 Densification is achieved for the direction parallel to the wiring board surface by reduction of the wiring rule. さらに、ビルドアップ工法を採用して配線を積層させ、任意の層間にビアホールを形成することにより、配線板表面に垂直な方向での高密度化も可能となった。 Further, by stacking the wiring adopts a build-up method, by forming a via hole in any layers became possible densification in a direction perpendicular to the circuit board surface. 【0003】高密度実装のため、チップ部品は1005 [0003] for the high-density packaging, chip parts 1005
サイズあるいは、さらに小型化された0603サイズが使用されている。 Size or has been used 0603 further miniaturized. 一方、半導体パッケージとしては、従来パッケージの外周に多ピン化されたリードを有するS Meanwhile, as the semiconductor package, S having a multi-pin has been read to the outer periphery of the conventional package
OP(Small Outline Package) OP (Small Outline Package)
やQFP(Quad Flat Package)等の表面実装デバイスが用いられることが多かった。 And QFP (Quad Flat Package), or other surface mounted device has often been used. 近年、 recent years,
半導体パッケージをさらに小型化するため、ICチップの能動素子面を基板側に向けたフリップチップ接続により、CSP(Chip Size Package)化が図られている。 To further miniaturize the semiconductor package by flip chip bonding with its active element surface of the IC chip to the substrate side, CSP (Chip Size Package) have been reduced. フリップチップ接続によればベアIC Bear IC According to the flip-chip connection
はリードを用いずに、通常はんだバンプやAuスタッドバンプを介して基板にダイレクトに実装される。 The without using a lead, is mounted directly to the substrate through the normal solder bumps or Au bump. 【0004】上記のフリップチップ実装によれば、IC [0004] According to the flip-chip implementation of the above, IC
チップの実装が可能な領域は基板表面であり、実装密度は基板サイズの制限を受けるため、実装密度をさらに飛躍的に向上させることは困難である。 Region capable of mounting a chip is a substrate surface, packing density for restricted in substrate size, it is difficult to further dramatically improve the mounting density. そこで、ICチップを基板の内部に実装して実装密度を上げ、電子機器を小型化する手段が特開平5−211256号公報および特開平6−45763号公報に開示されている。 Therefore, the IC chip increases the mounting density and mounted on the inside of the substrate, means for downsizing is disclosed in JP-A-5-211256 and JP-A No. 6-45763 electronics. 【0005】しかしながら、上記特開平5−21125 However, the JP-5-21125
6号公報記載の半導体装置、あるいは特開平6−457 The semiconductor device 6 described in JP, or Hei 6-457
63号公報記載の印刷配線板によれば、ICを実装するためにキャビティ等を形成しなければならず、工数が非常に大きく、またプリント配線板の薄型化が困難である。 According to the printed wiring board 63 described in JP, it is necessary to form a cavity or the like to implement the IC, man-hours is very large and it is difficult to thin printed wiring board. 【0006】上記問題点を解決する手段として特開20 [0006] JP ​​20 as means for solving the above problems
01−77536号公報にブラインドビアを用いた電子部品内蔵モジュールが提案されている。 Electronic component built-in module with blind vias is proposed in 01-77536 JP. 【0007】以下図面を参照して従来の電子部品内蔵モジュールの製造方法を説明する。 [0007] with reference to the following drawings illustrating a conventional method of manufacturing an electronic component built-in module. 【0008】図5(a)に示すように、基材101に印刷されたCu配線(図示せず)にAuめっきを施し、基材101をICチップ103との接続のためのCu電極106およびビアホール接続ランド108を形成する。 [0008] As shown in FIG. 5 (a), subjected to Au plating the printed Cu wiring substrate 101 (not shown), Cu electrode 106 and for connecting the base 101 and the IC chip 103 forming a via hole connection land 108.
ビアホール接続ランド108の直径は例えば0.2〜 The diameter of the via-hole connection lands 108 can, for example 0.2
0.5mmとする。 And 0.5mm. その後Cu電極106上にICチップ103を実装する。 Then mounting the IC chip 103 on the Cu electrode 106. 【0009】次に図5(b)に示すように、低内部応力で高純度の熱硬化型エポキシ系インキを全面に塗布する。 [0009] Next, as shown in FIG. 5 (b), applying a high-purity thermosetting epoxy ink on the entire surface with a low internal stress. その後、例えば100〜120℃で1〜2時間加熱して樹脂を仮硬化させ、さらに例えば150℃で30分〜1時間の加熱により樹脂を硬化させる。 Then, for example by heating for 1-2 hours at 100 to 120 ° C. The resin was provisionally cured, curing the further example 0.99 ° C. In the resin by heating for 30 minutes to 1 hour. これにより、 As a result,
ICチップ103上の厚さが30〜100μmである絶縁性樹脂層102が形成される。 The thickness of the IC chip 103 is an insulating resin layer 102 is 30~100μm is formed. 【0010】次に図5(c)に示すように、絶縁性樹脂層102の上層に、12μm厚のCu箔110aを接着層109を介して圧着させる。 [0010] Next, as shown in FIG. 5 (c), the upper layer of the insulating resin layer 102, thereby bonding the 12μm thick Cu foil 110a via the adhesive layer 109. その後、真空プレス形成を行う。 Thereafter, the vacuum press forming. 【0011】次に図5(d)に示すように、ビアホール接続ランド108の上部のCu箔110aにエッチングを行い直径0.1〜0.4mmの窓110bを形成する。 [0011] Next, as shown in FIG. 5 (d), to form a window 110b of diameter 0.1~0.4mm etched to Cu foil 110a of the upper portion of the via-hole connection lands 108. 窓110bの直径はビアホール接続ランド108の直径よりもやや小さくなるように設定する。 The diameter of the window 110b is set to be slightly smaller than the diameter of the via-hole connection lands 108. 【0012】次に図5(e)に示すように、窓110b [0012] Then, as shown in FIG. 5 (e), the window 110b
にレーザ光(図示せず)を照射して、絶縁性樹脂層10 By irradiating laser light (not shown), the insulating resin layer 10
2にビアホール115を形成する。 2 to form the via hole 115. 【0013】次に図5(f)に示すように、ビアホール115に導電性ペーストを充填してから、例えば150 [0013] Next, as shown in FIG. 5 (f), after filling the conductive paste into the via hole 115, for example 150
〜170℃で20〜40分程度加熱して導電性ペーストを硬化させる。 170 was heated for about 20 to 40 minutes to cure the conductive paste in ° C.. 導電性ペーストの充填は、例えばスクリーン印刷、ディスペンサ等により行い、充填後ブラシもしくはバフ研磨により表面を平滑化する。 Filling the conductive paste, for example, screen printing was performed by a dispenser or the like to smooth the surface by the brush or buffing after filling. これにより、 As a result,
ビアホール115内に導電層116が形成される。 Conductive layer 116 is formed in the via hole 115. 【0014】次に図5(g)に示すように、Cu箔11 [0014] Next, as shown in FIG. 5 (g), Cu foil 11
0a及び導電層116の上層に、Cuめっきを施し導電層111aを形成する。 The upper layer of 0a and the conductive layer 116, a conductive layer 111a subjected to Cu plating. 【0015】次に図5(h)に示すように、導電層11 [0015] Next, as shown in FIG. 5 (h), the conductive layer 11
1aおよびCu箔110aにエッチングを行い、導電層110、111を形成する。 Etched to 1a and Cu foil 110a, to form the conductive layer 110 and 111. 【0016】 【発明が解決しようとする課題】しかしながら上記の従来の構成では、ビアホールはブラインドビアとなるため、ビアホール内に導電性ペーストを充填する工程において、ビアホール接続ランド部分まで完全に導電性ペーストを充填することは困難である。 [0016] In [0005] However the conventional configuration described above, since the via hole is a blind vias, in the step of filling the conductive paste in the via hole, fully conductive paste to the via hole connecting land portion it is difficult to fill the. さらに上記従来例においては、絶縁性樹脂層でICチップの上部に30〜1 In still above prior art, 30-1 on the top of the IC chip with an insulating resin layer
00μmの厚さを設けて被覆しているため、ICチップの厚さとICチップ実装用のバンプ高さを考慮して考えると、絶縁性樹脂層の厚さは400μm以上の厚さとなるため、形成されたビアホールのアスペクト比は1以上となる。 Since the covering is provided the thickness of 00Myuemu, when considered in consideration of the thickness and the bump height of the IC chip mounted in the IC chip, the thickness of the insulating resin layer is a thickness of more than 400 [mu] m, formed the aspect ratio of the via holes becomes 1 or more. この時、例えばビアホール径を100μmで加工する場合は、非常に細長い管状のビアホールとなるため、導電性ペーストの充填は極めて困難であり、ビアホール接続ランドと導電性ペーストの間に空間ができる。 In this case, when processing a via hole diameter 100μm, for example, to become a very elongated tubular hole, filling the conductive paste is very difficult, it is a space between the via-hole connection lands and the conductive paste.
また、アスペクト比を低くするためにビアホール形状を400μm以上に大きくすると、配線パターン密度は低くなり、ICチップを内蔵する効果がなくなる。 Moreover, increasing the hole shape than 400μm in order to lower the aspect ratio, the wiring pattern density is low and there is no effect of built-in IC chip. 【0017】本発明は上記課題を解決するためのものであり、アスペクト比の高いブラインドビア内に導電性ペーストを確実に充填することができ、電気的接続を良好に行うことができるということを目的とするものである。 [0017] The present invention has been made to solve the above problems, it is possible to reliably fill a conductive paste into high aspect ratio blind vias, that an electrical connection can be satisfactorily performed it is an object of the present invention. また、絶縁層を無機フィラー含有材料とすることで、電子回路動作時の発熱に対して効率よく絶縁層を介して放熱することができるとともに、絶縁層を2層構造とすることで、特別な接着剤層を使用せずに、無機フィラー含有材料で第2の配線を接続することができるので、第1および第2の絶縁層を無機フィラー含有材料で形成することができるため、安定した電子回路特性を得ることができるという目的も併せ持つものである。 Further, by making the insulating layer between the inorganic filler-containing material, it is possible to heat dissipation through efficiently insulating layer with respect to the electronic circuit during operation of the heating, by an insulating layer has a two-layer structure, a special without using an adhesive layer, it is possible to connect the second wiring with an inorganic filler-containing material, since the first and second insulating layers can be formed of an inorganic filler-containing material, stable electron in which also has an object that it is possible to obtain circuit characteristics. 【0018】 【課題を解決するための手段】上記目的を達成するために、本発明の電子部品内蔵モジュールは、第1の配線と、前記第1の配線上に接続する電子部品と、前記第1 [0018] To achieve the above object, according to an aspect of an electronic component built-in module of the present invention includes a first wiring, and electronic components connected on the first wiring, the second 1
の配線と前記電子部品を被う絶縁層と、前記絶縁層上に形成された第2の配線と、前記第1の配線と前記第2の配線とを電気的に接続する導電性樹脂硬化物が充填されたインナービアホールを具備する電子部品内蔵モジュールであって、前記第1の配線の前記インナービアホールと接続する部分に前記インナービアホールの直径以下の窪みを形成しているというものである。 Of the wiring and the insulating layer covering the electronic component, the second wiring formed on the insulating layer, the first wiring and the second conductive resin cured product and a wiring electrically connecting there an electronic component built-in module having a inner via hole filled, is that forming a recess in the following IVH diameter portion connected to the inner via hole of the first wiring. 【0019】また、本発明の電子部品内蔵モジュールの製造方法は、キャリア上に形成された第1の配線上の所望の位置に電子部品を実装する工程と、前記第1の配線と前記電子部品を被う第1の絶縁層を形成する工程と、 [0019] In the method of manufacturing an electronic component built-in module of the present invention includes the steps of mounting an electronic component to a desired position on the first wiring formed on a carrier, wherein the electronic component and the first wiring forming a first insulating layer covering the,
前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性樹脂を充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性樹脂を充填した第2の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された第2の配線を前記第2の配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、前記積層体を加熱プレスする工程と、前記加熱プレス後前記第1の配線及び前記第2の配線から前記キャリアを剥離する工程からなり、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程において、前記ブラインドビア下部の前記第1の配線板部分に前記ブラインドビアの直径以下の窪みを同時に加工するという A step of processing the blind vias by laser irradiation to a desired position of said first insulating layer, said a step of filling a conductive resin into the blind via, conducted to the through hole after forming the through holes in a separate step the second insulating layer and a step of laminating to a desired position on the first insulating layer, the insulating said second wiring formed on the carrier the second wiring side of the second filled with rESIN laminating to overlap a desired position on the layer, a step of heat-pressing the laminate consists step of removing the carrier from the post-heating pressing the first wiring and the second wiring, in the step of processing the blind vias by laser irradiation to a desired position of said first insulating layer, that processed the blind via bottom of the first of said blind via in a wiring board portion diameter less depression simultaneously のである。 Than is. 【0020】この方法により、電子部品を内蔵した後、 [0020] By this method, after a built-in electronic components,
電気的接続を必要とする部分に形成するビアホールについて、高密度配線を実現するため小径化する場合においても確実にビアホール内に導電性ペーストを充填することができる。 The via hole formed in a portion that requires electrical connections, can be filled with a conductive paste reliably the via hole even in the case of a small diameter in order to realize high-density wiring. 【0021】また、絶縁層を無機フィラー含有材料とすることで、電子回路動作時の発熱に対して効率よく絶縁層を介して放熱することができるとともに、絶縁層を2 Further, by making the insulating layer between the inorganic filler-containing material, it is possible to heat dissipation through efficiently insulating layer with respect to the electronic circuit during operation of the heating, the insulating layer 2
層構造とすることで、特別な接着剤層を使用せずに、無機フィラー含有材料で第2の配線を接続することができるので、第1および第2の絶縁層を無機フィラー含有材料で形成することができるため、安定した電子回路特性を得ることができる。 With the layer structure, without using a special adhesive layer, it is possible to connect the second wiring with an inorganic filler-containing material, forming the first and second insulating layer of an inorganic filler-containing material it is possible to it is possible to obtain a stable electron circuit characteristics. 【0022】 【発明の実施の形態】本発明の請求項1に記載の発明は、第1の配線と、前記第1の配線上に接続する電子部品と、前記第1の配線と前記電子部品を被う絶縁層と、 DETAILED DESCRIPTION OF THE INVENTION According to a first aspect of the present invention includes a first wiring, and electronic components connected on the first wiring, the electronic component and the first wiring an insulating layer which covers the,
前記絶縁層上に形成された第2の配線と、前記第1の配線と前記第2の配線とを電気的に接続する導電性ペーストが充填されたインナービアホールを具備する電子部品内蔵モジュールであって、前記第1の配線の前記インナービアホールと接続する部分に前記インナービアホールの直径以下の窪みを形成していることを特徴とする電子部品内蔵モジュールとしたものであり、導電性ペーストが効率よくインナービアホール内へ充填され、第1の配線および第2の配線と良好に電気的接続を行うことができるという作用を有する。 Wherein a second wiring formed on the insulating layer, a electronic component built-in module in which the conductive paste in which the first wiring and a second wiring electrically connecting comprises an inner via hole filled Te is obtained by the electronic component built-in module, wherein the forming the following recess of the inner via hole diameter portion connected to the inner via hole of the first wiring, the conductive paste is effectively filled into IVH, such an action can be performed first good electrical connection with the wiring and the second wiring. 【0023】本発明の請求項2に記載の発明は、前記窪みが貫通孔であることを特徴とする請求項1記載の電子部品内蔵モジュールとしたものであり、さらに良好に導電性ペーストをインナービアホール内に充填することができるという作用を有する。 The invention described in claim 2 of the present invention has the recess has an electronic component built-in module according to claim 1, characterized in that the through-hole, the inner a better conductive paste an effect that can be filled in the via hole. 【0024】本発明の請求項3に記載の発明は、前記絶縁層が第1の絶縁層及び第2の絶縁層の2層構造であることを特徴とする請求項1,2記載の電子部品内蔵モジュールとしたものであり、第2の絶縁層により、第1の絶縁層およびインナービアホール内の導電性ペーストと第2の配線を良好に接続することができるという作用を有する。 The invention described in claim 3 of the present invention, the electronic component according to claim 1, wherein the insulating layer has a two-layer structure of the first insulating layer and the second insulating layer is obtained by a built-in module, it has the effect of first by second insulating layer, the first and the conductive paste of the insulating layer and the inner via hole and the second wiring can be properly connected. 【0025】本発明の請求項4に記載の発明は、前記第1の絶縁層は無機フィラー30重量%〜95重量%と熱硬化性樹脂とを含む混合物であることを特徴とする請求項3記載の電子部品内蔵モジュールとしたものであり、 [0025] The invention according to claim 4 of the present invention, according to claim 3 wherein the first insulating layer which is a mixture comprising an inorganic filler 30% by weight to 95% by weight and a thermosetting resin is obtained by an electronic component built-in module described,
電子回路動作時の発熱に対する放熱を良好に行うことができるとともに、レーザによるブラインドビア加工時にも放熱性が良いため加工穴周辺部分への熱的ダメージが少なく、良好なビア形状を確保することができるという作用を有する。 With the heat dissipation for the heat generated during the electronic circuit operation can be performed satisfactorily, less thermal damage to the machined hole periphery because good heat dissipation even when the blind via machining by laser, to ensure good via shape It has the effect that it can be. 【0026】本発明の請求項5に記載の発明は、前記第2の絶縁層は無機フィラー70重量%〜95重量%と熱硬化性樹脂とを含む混合物であることを特徴とする請求項3記載の電子部品内蔵モジュールとしたものであり、 The invention described in claim 5 of the present invention, according to claim 3 wherein the second insulating layer which is a mixture comprising an inorganic filler 70% by weight to 95% by weight and a thermosetting resin is obtained by an electronic component built-in module described,
第1の絶縁層と同種の材料系で第2の配線を接続することができるため、電気的特性を安定化させることができるという作用を有する。 It is possible to connect the second wiring with the first insulating layer and the same kind of material system, has the effect of the electrical characteristics can be stabilized. 【0027】本発明の請求項6に記載の発明は、前記第1の絶縁層に形成されている前記インナービアホールがブラインドビア加工により形成されることを特徴とする請求項3記載の電子部品内蔵モジュールとしたものであり、電子部品を実装し、第1の絶縁層で被覆した後にインナービアホール形成ができるため、安定したインナービアホールを形成することができるという作用を有する。 The invention described in claim 6 of the present invention, an electronic component built-in claim 3, wherein said first of said inner via hole formed in the insulating layer is characterized in that it is formed by a blind via machining it is obtained by the module, and mounting the electronic component, since the first may IVH formed after coating with an insulating layer, an effect that it is possible to form a stable IVH. 【0028】本発明の請求項7に記載の発明は、前記第2の絶縁層に形成されている前記インナービアホールが貫通ビア加工により形成されていることを特徴とする請求項3記載の電子部品内蔵モジュールとしたものであり、第1の絶縁層と同種の材料系の絶縁層を用いて第2 The invention described in claim 7 of the present invention, the electronic component according to claim 3, wherein the inner via holes are formed in said second insulating layer is characterized in that it is formed by machining through vias It is obtained by a built-in module, the second with the insulating layer of the first insulating layer and the same kind material systems
の配線を転写することが可能となるという作用を有する。 It has the effect of making it possible to transfer the wiring. 【0029】本発明の請求項8に記載の発明は、前記ブラインドビア加工はレーザ照射によって行われることを特徴とする請求項6記載の電子部品内蔵モジュールとしたものであり、第1の絶縁層の所望の位置に良好に加工することができるという作用を有する。 The invention described in claim 8 of the present invention, the blind via machining is for the electronic component built-in module according to claim 6, wherein the performed by laser irradiation, a first insulating layer It has the effect that it is possible to satisfactorily processed into a desired position. 【0030】本発明の請求項9に記載の発明は、前記貫通ビア加工は、ドリル加工、パンチング加工、レーザ照射のいずれかによって行われることを特徴とする請求項7記載の電子部品内蔵モジュールとしたものであり、良好な貫通ビアを形成することができるという作用を有する。 The invention described in claim 9 of the present invention, the through via machining, drilling, punching, and the electronic component built-in module according to claim 7, wherein the performed either by laser irradiation are those were, an effect that it is possible to form a good through vias. 【0031】本発明の請求項10に記載の発明は、キャリア上に形成された第1の配線上の所望の位置に電子部品を実装する工程と、前記第1の配線と前記電子部品を被う第1の絶縁層を形成する工程と、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性ペーストを充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された第2の配線を前記第2の配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、 The invention described in claim 10 of the present invention includes the steps of mounting an electronic component to a desired position on the first wiring, the electronic component and the first wiring to be formed on the carrier cormorants forming a first insulating layer, said a step of processing the blind vias by laser irradiation to a desired position of the first insulating layer, and filling a conductive paste into the blind via, a separate process in laminating the second insulating layer filled with conductive paste in the through hole after forming the through holes in the desired position on the first insulating layer, a second wiring formed on the carrier a step of the second wiring side laminated so as to overlap a desired position on the second insulating layer,
前記積層体を加熱プレスする工程と、前記加熱プレス後前記第1の配線及び前記第2の配線から前記キャリアを剥離する工程とを具備する電子部品内蔵モジュールの製造方法としたものであり、貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2の絶縁層と第2の配線を前記第1の絶縁層上の所望の位置に積層することで、 Wherein the step of the laminated body is heated press, which has a method of manufacturing an electronic component built-in module and a step of separating the carrier from the post-heating pressing the first wiring and the second wiring, through by laminating the second insulating layer and the second wiring filled with conductive paste in the through hole after forming the hole in the desired position on the first insulating layer,
第2の配線を絶縁層上に配置することができるとともに、電気的接続も良好に行うことができるという作用を有する。 With the second wiring can be disposed on the insulating layer, the electrical connection has the effect that it is possible to satisfactorily perform. 【0032】本発明の請求項11に記載の発明は、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程において、前記ブラインドビア下部の前記第1の配線部分に前記ブラインドビアの直径以下の窪みを同時に加工することを特徴とする請求項10 The invention described in claim 11 of the present invention, in the step of processing the blind vias by laser irradiation to a desired position of said first insulating layer, the said first wire portion of the lower the blind via claim, characterized in that processing the recess below the blind via diameter at the same time 10
記載の電子部品内蔵モジュールの製造方法としたものであり、ブラインドビア内に良好に導電性ペーストを充填することができるという作用を有する。 Is obtained by a method of manufacturing an electronic component-embedded module according, such an action can be filled with good conductive paste into blind vias. 【0033】本発明の請求項12に記載の発明は、キャリア上に形成された第1の配線上の所望の位置に電子部品を実装する工程と、前記第1の配線と前記電子部品を被う第1の絶縁層を形成する工程と、前記第1の配線を前記キャリアから剥離する工程と、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性ペーストを充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された第2の配線を前記第2の配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、前記積層体を加熱プレスする工程と、前記加熱プレス後前記第2の配線から [0033] The invention according to claim 12 of the present invention includes the steps of mounting an electronic component to a desired position on the first wiring, the electronic component and the first wiring to be formed on the carrier cormorants forming a first insulating layer, a step of removing the first wire from said carrier, a step of processing the blind vias by laser irradiation to a desired position of said first insulating layer, the blind a step of filling a conductive paste into the via, stacking a second insulating layer filled with conductive paste in the through hole after forming the through holes in a separate process to the desired position on the first insulating layer a step of, laminating to the second the second wiring side wiring formed on the carrier overlaps in the desired position on the second insulating layer, a step of heat-pressing the laminate , from the heated press after the second wiring 記キャリアを剥離する工程とを具備する電子部品内蔵モジュールの製造方法において、前記ブラインドビア下部の前記第1の配線部分に前記ブラインドビアの直径以下の窪みを同時に加工することを特徴とする電子部品内蔵モジュールの製造方法としたものであり、ブラインドビア内に良好に導電性ペーストを充填することができるという作用を有する。 Method of manufacturing an electronic component built-in module and a step of peeling off the serial carrier, electronic parts, which comprises simultaneously machining a recess of said less than or equal to the diameter of the blind via in the first wiring portion of the lower the blind via it is obtained by the manufacturing method of the built-in module, an effect that can be filled with good conductive paste into blind vias. 【0034】本発明の請求項13に記載の発明は、多層配線板上の所望の位置に電子部品を実装する工程と、前記電子部品を含む前記多層配線板の前記電子部品を実装した面を被う第1の絶縁層を形成する工程と、前記第1 [0034] The invention according to claim 13 of the present invention includes the steps of mounting an electronic component to a desired position on the multilayer wiring board, the surface mounted with the electronic component of a multilayer wiring board comprising the electronic component forming a first insulating layer covering said first
の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性ペーストを充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された配線を前記配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、前記積層体を加熱プレスする工程と、前記加熱プレス後前記配線から前記キャリアを剥離する工程とを具備する電子部品内蔵モジュールの製造方法において、前記ブラインドビア下部の前記多層配線板部分に前記ブラインドビアの直径以下の窪みを同時に加工することを特徴とする電子部品内蔵モジュールの製造方法としたものであり、ブラインドビア内に Of the step of processing the blind vias by laser irradiation to a desired position of the insulating layer, a step of filling the conductive paste into the blind via, a conductive paste in the through hole after forming the through holes in a separate step as the laminating the second insulating layer filled in the desired position on the first insulating layer, a wiring formed on the carrier said wiring side overlaps the desired position on the second insulating layer laminating to a step of heat-pressing the laminate, in the manufacturing method of the electronic component built-in module and a step of separating the carrier from the heated press after the wiring, the multi-layer wiring of the lower the blind via It is obtained by a method of manufacturing an electronic component built-in module, characterized in that simultaneously processing the recesses of the following blind via diameter to the plate portion, in the blind via 好に導電性ペーストを充填することができるという作用を有する。 An effect that can be filled with a conductive paste favorable. 【0035】本発明の請求項14に記載の発明は、前記窪みが貫通孔であることを特徴とする請求項11〜13 The invention described in claim 14 of the present invention, according to claim 11 to 13, wherein the depression is characterized by a through-hole
記載の電子部品内蔵モジュールの製造方法としたものであり、ブラインドビア内に更に良好に導電性ペーストを充填することができるという作用を有する。 Is obtained by a method of manufacturing an electronic component-embedded module according, such an action can be filled better conductive paste into blind vias. 【0036】以下、本発明の実施の形態について、図1 [0036] Hereinafter, embodiments of the present invention, FIG. 1
から図4を用いて説明する。 It will be described with reference to FIG. 4. 【0037】(実施の形態1)図1は本発明の実施の形態1における電子部品内蔵モジュールの断面図である。 [0037] (Embodiment 1) FIG. 1 is a cross-sectional view of an electronic component built-in module according to the first embodiment of the present invention. 【0038】1は第1の配線で、この第1の配線1の所望の位置に電子部品としてベアチップIC3が実装されている。 [0038] 1 in the first wiring, the bare chip IC3 is mounted as an electronic component to a desired position of the first wire 1. IC3はバンプ4を介して第1の配線1と電気的に接続しており、アンダーフィル5により固定されている。 IC3 is connected first wire 1 and electrically via a bump 4, which is secured by underfill 5. 6は第1の絶縁層で、第1の配線1及びIC3を被覆するように形成されている。 6 is formed as a first insulating layer, covering the first wiring 1 and IC3. 7は第1の絶縁層6を通過して第1の配線1に繋がるインナービアホールで、 7 is an inner via hole connected to the first wiring 1 through the first insulating layer 6,
このインナービアホール7内には導電性ペースト9が充填されている。 Conductive paste 9 is filled in the inner via hole 7. 8は、第1の配線1に加工された微小穴で、この微小穴8によりインナービアホール7内に導電性ペースト9を充填するときに空気の逃げ穴となって、 8 is a processed micro holes in the first line 1, and a air relief holes when filling the conductive paste 9 into IVH 7 This small hole 8,
良好に充填することができる。 It can be satisfactorily filled. 10は第2の絶縁層、1 The second insulating layer 10, 1
1は第2の配線、19は導電性ペーストで、第2の絶縁層10により第2の配線11と第1の絶縁層6は固定され、導電性ペースト9、19により第1の配線1と第2 1 second wiring 19 is a conductive paste, by the second insulating layer 10 and the second wiring 11 is first insulating layer 6 is fixed, the first wiring by the conductive paste 9, 19 1 and the second
の配線11は電気的に接続されている。 The wires 11 are electrically connected. 【0039】次に、本発明の実施の形態1の製造方法を示す。 [0039] Next, a manufacturing method of Embodiment 1 of the present invention. 【0040】図2(a)〜(g)は本発明の実施の形態1における電子部品内蔵モジュールの製造工程断面図である。 [0040] FIG. 2 (a) ~ (g) are cross sectional view of a manufacturing process of an electronic component built-in module according to the first embodiment of the present invention. 【0041】まず、図2(a)に示すように、キャリア2上に第1の配線1を形成する。 First, as shown in FIG. 2 (a), forming a first wiring 1 on the carrier 2. キャリア2上への第1 First onto the carrier 2 1
の配線1の製造方法としては、例えばCuやAlのような金属箔をキャリア2として用い、その上にCuめっきにより第1の配線1を形成したり、また、キャリア2上の全面にCuめっきにより金属膜を形成した後、エッチングにより第1の配線1を形成しても良い。 As a manufacturing method of the wiring 1 is, for example, a metal foil such as Cu or Al as the carrier 2, or to form a first wiring 1 by Cu plating thereon, also, Cu plating on the entire surface of the carrier 2 after forming the metal film by, it may be formed first wiring 1 by etching. また、その他の方法としては、キャリア2上にCu箔を貼り合わせた後エッチングにより第1の配線1を形成することもできる。 Further, as another method, it is possible to form the first wiring 1 by etching after bonding the Cu foil on the carrier 2. 第1の配線1の膜厚は5〜35μm程度が良い。 The first wiring 1 of the film thickness is good about 5~35μm. 【0042】次に、図2(b)に示すように、第1の配線1の所望の位置に電子部品としてIC3を実装する。 Next, as shown in FIG. 2 (b), implementing IC3 as an electronic component to a desired position of the first wiring 1.
IC3はバンプ4を介して第1の配線1と電気的に導通しており、アンダーフィル5により所望の位置に固定されている。 IC3 is electrically conductive first wiring 1 and through the bumps 4 are fixed to a desired position by the underfill 5. この時、IC3の厚さは極力薄い方が望ましい。 In this case, the thickness of the IC3 is as thin as possible is desirable. 例えばIC3を予め50μm程度の厚さまで研磨しておいてから、第1の配線1上に実装しても良い。 For example, from in advance by polishing in advance to about 50μm in thickness and IC3, it may be mounted on the first wiring 1. 第1 First
の配線1上に実装してからIC3を研磨しても良い。 Of may be polished IC3 after mounted on the wiring 1. いずれにしても、IC3の第1の配線1からの高さは、バンプの高さがおよそ10〜50μm程度あるため、トータルで、60〜200μm程度に薄く加工している方が望ましい。 Anyway, the first height from the wiring 1 of IC3, since the height of the bump is approximately about 10 to 50 [mu] m, in total, it is desirable that the processed thin as 60~200Myuemu. ただし、IC3を全く薄くせずに用いることも可能である。 However, it is also possible to use without any thinning of the IC3. 【0043】次に、図2(c)に示すように、第1の配線1及びIC3を被覆するように第1の絶縁層6を形成する。 Next, as shown in FIG. 2 (c), to form a first insulating layer 6 so as to cover the first wiring 1 and IC3. 第1の絶縁層6は30〜95重量%の無機フィラーと熱硬化性樹脂で構成されている。 The first insulating layer 6 is composed of 30 to 95 wt% of an inorganic filler and a thermosetting resin. 第1の絶縁層6に求められる特性は、IC3を完全に被覆しながら、表面を平坦に保たなければならず、流動性が良いことが望まれる。 Characteristics required for the first insulating layer 6, while completely cover the IC3, must keep the surface flat, it is desired that a good fluidity. また、IC3からの発熱を効率よく放熱することも望まれる。 It is also desirable to efficiently radiating heat generated from IC3. 更に高周波用途に対しては低誘電率材料であることが望まれる。 Moreover for high frequency applications it is desirable that a low dielectric constant material. そのため、第1の絶縁層6は無機フィラーと熱硬化性樹脂との混合物とすることで、上記要求を満足させることができるものである。 Accordingly, the first insulating layer 6 by a mixture of an inorganic filler and a thermosetting resin, those capable of satisfying the above requirements. また、第1 In addition, the first
の絶縁層6の形成方法としては、印刷法、ディスペンス法、プレス法、ラミネート法等の手段を用いることができる。 As the method for forming the insulating layer 6, a printing method, a dispensing method can be used means such as press method, lamination method. 第1の絶縁層6は第1の配線1及びIC3を被覆した後、加熱して完全に硬化させておいても良いし、仮硬化状態で完全には硬化させていない状態でも良い。 After the first insulating layer 6 which covers the first wiring 1 and IC3, it may be allowed to fully cured by heating, or when it is not completely cured in temporarily cured state. ただし、後に行うレーザ加工により樹脂が溶け出さない程度まで硬化が進んでいなければならない。 However, the resin by laser processing to be performed later must not progressed cured to the extent not dissolved out. 第1の絶縁層6の膜厚は、IC3の上面から20〜100μm程度の高さまで被覆しているので、IC3を薄く研磨した場合には150〜200μm程度とすることが可能である。 The thickness of the first insulating layer 6, since the coating up to a height of about 20~100μm from the upper surface of IC3, when polished thin IC3 is capable of approximately 150 to 200 .mu.m.
また、IC3を研磨していない場合は、400〜500 In addition, if you are not polishing the IC3 is, 400 to 500
μm程度の膜厚となる。 The μm order of the film thickness. また先にも述べたが、第1の絶縁層6の表面は平坦化しておくことが重要である。 Also mentioned above, but the surface of the first insulating layer 6 is important to keep flattened. 【0044】次に、図2(d)に示すように、レーザ加工により被覆した第1の絶縁層6の所定の位置に後にインナービアホール7となるブラインドビアを100〜4 Next, as shown in FIG. 2 (d), the blind vias later become IVH 7 in place of the first insulating layer 6 coated by laser processing 100-4
00μmの寸法で加工する。 Processed in the size of 00μm. インナービアホール7のサイズは小さい方がより配線パターンの高密度化が可能となることは言うまでもない。 It goes without saying that person sizes IVH 7 is small it is possible a higher density of the wiring pattern. この時、ブラインドビアの底面にある第1の配線1に対して、ブラインドビア底面より小さな微小穴8も加工しておくことが重要である。 In this case, the first wiring 1 on the bottom of the blind via, it is important to small fine holes 8 than blind via bottom also processed.
微小穴8はレーザ加工時の照射エネルギーの調整で容易に加工することができる。 Small hole 8 can be readily processed by adjusting the irradiation energy at the time of laser processing. この微小穴8は、第1の配線1に窪みを付ける程度でも良いが、より大きな効果を得るために、第1の配線1を貫通させても良い。 The minute hole 8 may be a degree to give a recess in the first line 1, but in order to obtain a greater effect may be passed through the first wire 1. 【0045】次に、図2(e)に示すように、インナービアホール7へ導電性ペースト9を充填する。 Next, as shown in FIG. 2 (e), filling the conductive paste 9 into IVH 7. 導電性ペースト9の充填方法としては、印刷法やディスペンス法を用いることができる。 The method of filling the conductive paste 9, it is possible to use a printing method or a dispensing method. 導電性ペースト9を充填する際に、インナービアホール7内の気泡が微小穴8へ逃げ込んでいくため、インナービアホール7内に効率よく充填することができる。 In filling the conductive paste 9, because the bubbles in the inner via hole 7 go fled to fine holes 8, it can be filled efficiently in the inner via hole 7. 更に、通常インナービアホール7の開口径と深さの比であるアスペクト比が高い場合は、導電性ペースト9を充填しても必ずインナービアホール7 Moreover, usually the inner case the ratio of the opening diameter and depth of the aspect ratio of the via hole 7 is high, always IVH be filled with a conductive paste 9 7
の底面に気泡を噛み込んでしまい、導電性ペースト9と第1の配線1との接続ができないということが起こるのであるが、微小穴8の存在により、噛み込んでしまった気泡を微小穴8へ逃がすことができるので、導電性ペースト9と第1の配線1との電気的接続を良好に行うことができる。 Of would bite the bubbles to the bottom surface, the conductive paste 9 and the first although happens that can not connect to the wiring 1, the presence of small holes 8, the micro air bubbles had bite holes 8 it is possible to escape the conductive paste 9 and the electrical connection of the first wiring 1 can be satisfactorily performed. また、導電性ペースト9を充填する方法としては、真空印刷機を用いると更に効率よく充填することが可能である。 As a method of filling the conductive paste 9, it is possible to fill more efficiently when using a vacuum press. 【0046】次に図2(f)に示すように、別工程(図示せず)で第2の絶縁層10に貫通孔を形成し、貫通孔へ導電性ペースト19を充填した状態で、第1の絶縁層6の所望の位置へ積層し、更に第1の配線1と同様の方法で形成したキャリア12付き第2の配線11を所望の位置へ積層する。 [0046] Then, as shown in FIG. 2 (f), in a separate step state in which a through hole (not shown) in the second insulating layer 10, filled with conductive paste 19 into the through-hole, the stacked 1 to a desired position of the insulating layer 6 is further laminated with a carrier 12 formed by the first wire 1 and the same method of the second wiring 11 to a desired position. 第2の絶縁層10は70〜95重量% The second insulating layer 10 is 70 to 95 wt%
の無機フィラーと熱硬化性樹脂の混合物で、第2の熱硬化性樹脂は硬化前のBステージ状態で、各層を積層後、 With a mixture of inorganic filler and a thermosetting resin, the second thermosetting resin in a B-stage state before curing, after stacking the layers,
熱プレスを行い熱硬化性樹脂を硬化させ第2の配線11 A second wiring to cure the thermosetting resin for thermal press 11
と第1の絶縁層6とを固定するとともに、導電性ペースト9、19を介して、第1の配線1と第2の配線11を電気的に接続する。 When to fix the first insulating layer 6, via the conductive paste 9 and 19, electrically connecting the first wiring 1 and the second wiring 11. また、第2の絶縁層10は無機フィラー70〜95重量%と第1の絶縁層6に対して無機フィラーの含有量より多めに分布させているが、第2の絶縁層10は第1の絶縁層6のような流動性を必要とせず、第2の絶縁層10の硬化時に導電性ペースト19が押し流されないように低流動性であることが望ましい。 The second insulating layer 10 is larger amount is distributed from the content of the inorganic filler with respect to the inorganic filler 70-95 wt% and the first insulating layer 6, but the second insulating layer 10 first without requiring fluidity such as the insulating layer 6, it is preferable that the second low flow as the conductive paste 19 is not swept away during curing of the insulating layer 10.
また、第2の絶縁層10も第1の絶縁層6と同種の成分系とすることで、放熱性、誘電率等の特性を安定化させることができる。 Also, the second insulating layer 10 by a first insulating layer 6 and the same type of component, the heat dissipation property, the characteristics of the dielectric constant and the like can be stabilized. 【0047】次に図2(g)に示すように、例えば3〜 [0047] Next, as shown in FIG. 2 (g), for example 3
15MPa、150〜200℃、1〜2時間程度の熱プレスにより、第1の絶縁層6、第2の絶縁層10、導電性ペースト9、19を硬化させ、その後キャリア2、1 15 MPa, the 150 to 200 ° C., of about 1-2 hours hot pressing, the first insulating layer 6, second insulating layer 10, to cure the conductive paste 9 and 19, then the carrier 2,1
2を剥離して電子部品内蔵モジュールとすることができる。 2 peeled off can be an electronic component built-in module with. 【0048】本実施の形態においては、以下に示す効果を有する。 [0048] In the present embodiment has the following advantages. 【0049】電子部品内蔵モジュールのインナービアホール接続に対して、ブラインドビアホールの底部に微小穴を形成しておくことで、アスペクト比の高いビア形状であっても、気泡を噛み込むことなく良好に導電性ペーストを充填することができる。 [0049] For the inner-via-hole connection of the electronic component built-in module, by forming a minute hole in the bottom of the blind via hole, good conductivity without even a high aspect ratio via shape, biting air bubbles it can be filled with sexual paste. また、第2の絶縁層を第1の絶縁層と同種の成分系とすることで、第2の配線を容易に接続することができ、しかも特性を安定化させることができる。 Further, the second insulating layer by a first insulating layer and the same kind of component system, the second wiring can easily be connected, moreover the characteristics can be stabilized. 【0050】(実施の形態2)以下に、本発明の実施の形態2について説明する。 [0050] The following Embodiment 2 will be described a second embodiment of the present invention. 実施の形態1と同一内容については同一番号を付して説明を省略する。 The same contents as in the first embodiment will not be described are given the same numbers. 【0051】図3は本発明の実施の形態2における電子部品内蔵モジュールの製造工程断面図である。 [0051] FIG. 3 is a cross sectional view of a manufacturing process of an electronic component built-in module according to a second embodiment of the present invention. 【0052】図3(a)〜(c)は実施の形態1と同一内容である。 [0052] FIG. 3 (a) ~ (c) are the same contents as the first embodiment. 【0053】次に、図3(d)に示すように、第1の絶縁層6を形成した後、キャリア2を剥離する。 Next, as shown in FIG. 3 (d), after forming the first insulating layer 6 is peeled off the carrier 2. 【0054】次に、図3(e)に示すように、実施の形態1と同様にブラインドビア加工を行い、同時に、微小穴8を形成する。 Next, as shown in FIG. 3 (e), it performs a blind via machining as in the first embodiment, at the same time, forming minute holes 8. 【0055】次に、図3(f)に示すように、導電性ペースト9をインナービアホール7へ充填する。 Next, as shown in FIG. 3 (f), filled with a conductive paste 9 into IVH 7. この時、 At this time,
微小穴8の効果により、インナービアホール7は見かけ上ブラインドビアから貫通ビアとなるため、アスペクト比の高いビアに対しても、気泡を噛み込むことなく良好に導電性ペースト9を充填することができる。 The effect of the micro holes 8, can be filled for the through vias from the blind via apparent IVH 7, even for high aspect ratio via, the better the conductive paste 9 without biting air bubbles . 【0056】次に、図3(g)〜(h)に示すように、 Next, as shown in FIG. 3 (g) ~ (h),
実施の形態1と同様に積層、熱プレスを行い電子部品内蔵モジュールとすることができる。 Stacked as in the first embodiment, it may be an electronic component built-in module for thermal press. 【0057】本実施の形態においては、以下に示す効果を有する。 [0057] In the present embodiment has the following advantages. 【0058】基本的効果としては、実施の形態1と同様の効果が得られるとともに、レーザビア加工前に、キャリアを第1の配線から剥離しておくことで、ブラインドビア形成時に、同時に加工する微小穴を貫通孔とすることができ、そのため、ブラインドビアが、見かけ上貫通ビアとなるため、導電性ペーストの充填を更に良好に行うことができる。 [0058] The basic effect, with are obtained the same effects as the first embodiment, prior to laser via machining, by leaving peeling off the carrier from the first wiring, when the blind via formation, micro machining simultaneously can be a hole and the through hole, therefore, blind vias, since the apparently through via, can be better performed the filling of the conductive paste. 【0059】(実施の形態3)以下に、本発明の実施の形態3について説明する。 [0059] The following (third embodiment) will be described a third embodiment of the present invention. 実施の形態1及び2と同一内容については同一番号を付して説明を省略する。 The same contents as the first and second embodiments will not be described are given the same numbers. 【0060】図4は本発明の実施の形態3における電子部品内蔵モジュールの製造工程断面図である。 [0060] FIG. 4 is a cross sectional view of a manufacturing process of an electronic component built-in module according to the third embodiment of the present invention. 【0061】図4(a)は多層配線板の断面図である。 [0061] FIG. 4 (a) is a sectional view of a multilayer wiring board. 【0062】次に示す図4(b)〜(g)は実施の形態1及び2と同一工程で、多層配線板を用いても、電子部品内蔵モジュールが可能であると言うことを示している。 [0062] The following FIGS. 4 (b) ~ (g) in the form 1 and 2 and the same step of the embodiment, even with a multilayered wiring board, it is shown that to say that it is possible to electronic component built-in module . 【0063】本実施の形態においては、以下に示す効果を有する。 [0063] In the present embodiment has the following advantages. 【0064】基本的効果としては、実施の形態1と同様の効果が得られ、多層配線板を用いても電子部品内蔵モジュールが形成可能である。 [0064] The basic advantages obtained the same effect as the first embodiment, even with a multi-layer wiring board electronic component built-in module can be formed. 【0065】 【発明の効果】以上のように本発明によれば、電子部品内蔵モジュールのインナービアホール接続に対して、ブラインドビアホールの底部に微小穴を形成しておくことで、アスペクト比の高いビア形状であっても、気泡を噛み込むことなく良好に導電性ペーストを充填することができる。 [0065] According to the present invention as described above, according to the present invention, with respect to the inner-via-hole connection of the electronic component built-in module, by forming a minute hole in the bottom of the blind via hole, high aspect ratio via be in the form, it can be filled with good conductive paste without biting air bubbles. また、第2の絶縁層を第1の絶縁層と同種の成分系とすることで、第2の配線を容易に接続することができ、しかも特性を安定化させることができる。 Further, the second insulating layer by a first insulating layer and the same kind of component system, the second wiring can easily be connected, moreover the characteristics can be stabilized.

【図面の簡単な説明】 【図1】本発明の実施の形態1による電子部品内蔵モジュールの断面図【図2】本発明の実施の形態1による電子部品内蔵モジュールの製造工程断面図【図3】本発明の実施の形態2による電子部品内蔵モジュールの製造工程断面図【図4】本発明の実施の形態3による電子部品内蔵モジュールの製造工程断面図【図5】従来の電子部品内蔵モジュールの製造工程断面図【符号の説明】 1 第1の配線2 キャリア3 IC 4 バンプ5 アンダーフィル6 第1の絶縁層7 インナービアホール8 微小穴9 導電性ペースト10 第2の絶縁層11 第2の配線12 キャリア19 導電性ペースト21 第1の配線22 多層配線板23 導電性ペースト101 基板102 絶縁性樹脂層103 ICチップ106 Cu電極108 ビア Manufacturing process cross-sectional view of an electronic component-embedded module according to a first embodiment of a cross-sectional view of an electronic component built-in module according to a first embodiment of the BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] The present invention the present invention; FIG 3 the manufacturing process cross-sectional view of an electronic component built-in module according to a third embodiment of the electronic manufacturing process sectional views of a component built-in module [4] the present invention according to a second embodiment of the present invention Figure 5 of a conventional electronic component built-in module manufacturing process sectional views eXPLANATION oF REFERENCE nUMERALS 1 first wiring 2 carrier 3 IC 4 bumps 5 underfill 6 first insulating layer 7 IVH 8 minute holes 9 conductive paste 10 second insulating layer 11 second wiring 12 carrier 19 conductive paste 21 first wiring 22 multilayer wiring board 23 conductive paste 101 substrate 102 insulating resin layer 103 IC chip 106 Cu electrode 108 via ール接続ランド109 接着層110 導電層110a Cu箔110b 窓111 導電層111a 導電層115 ビアホール116 導電層 Lumpur connection lands 109 adhesive layer 110 conductive layer 110a Cu foil 110b window 111 conductive layers 111a conductive layer 115 via hole 116 conductive layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 Q X H01L 23/12 Q (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内Fターム(参考) 5E317 AA24 BB01 BB12 CC22 CC25 CD32 CD34 GG11 5E343 AA02 AA07 AA12 AA39 BB03 BB24 BB28 BB66 DD56 DD63 ER52 GG13 5E346 AA04 AA12 AA15 AA43 AA60 BB01 CC02 CC08 CC32 CC34 DD01 DD33 EE02 EE06 EE08 FF18 FF45 GG15 GG28 GG40 HH07 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) H05K 3/46 H05K 3/46 Q X H01L 23/12 Q (72) inventor Seiichi Nakatani Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in the F-term (reference) 5E317 AA24 BB01 BB12 CC22 CC25 CD32 CD34 GG11 5E343 AA02 AA07 AA12 AA39 BB03 BB24 BB28 BB66 DD56 DD63 ER52 GG13 5E346 AA04 AA12 AA15 AA43 AA60 BB01 CC02 CC08 CC32 CC34 DD01 DD33 EE02 EE06 EE08 FF18 FF45 GG15 GG28 GG40 HH07

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 第1の配線と、前記第1の配線上に接続する電子部品と、前記第1の配線と前記電子部品を被う絶縁層と、前記絶縁層上に形成された第2の配線と、前記第1の配線と前記第2の配線とを電気的に接続する導電性ペーストが充填されたインナービアホールを具備する電子部品内蔵モジュールであって、前記第1の配線の前記インナービアホールと接続する部分に前記インナービアホールの直径以下の窪みを形成していることを特徴とする電子部品内蔵モジュール。 And [Claims 1 first wiring, and electronic components connected on the first wiring, an insulating layer covering the electronic component and the first wiring, the insulating layer a second wiring formed on an electronic component built-in module in which the first wiring and the conductive paste to electrically connect the second wiring comprises an inner via holes filled, the second electronic component built-in module, characterized by forming a recess in the following IVH diameter to the portion connecting the inner hole of the first interconnect. 【請求項2】 前記窪みが貫通孔であることを特徴とする請求項1記載の電子部品内蔵モジュール。 2. The electronic component built-in module according to claim 1, wherein the recess is a through-hole. 【請求項3】 前記絶縁層が第1の絶縁層及び第2の絶縁層の2層構造であることを特徴とする請求項1または2記載の電子部品内蔵モジュール。 3. An electronic component built-in module according to claim 1 or 2, wherein said insulating layer has a two-layer structure of the first insulating layer and the second insulating layer. 【請求項4】 前記第1の絶縁層は無機フィラー30重量%〜95重量%と熱硬化性樹脂とを含む混合物であることを特徴とする請求項3記載の電子部品内蔵モジュール。 4. The electronic component built-in module according to claim 3, wherein said first insulating layer is a mixture containing an inorganic filler 30% by weight to 95% by weight and a thermosetting resin. 【請求項5】 前記第2の絶縁層は無機フィラー70重量%〜95重量%と熱硬化性樹脂とを含む混合物であることを特徴とする請求項3記載の電子部品内蔵モジュール。 5. The electronic component built-in module according to claim 3, wherein said second insulating layer is a mixture containing an inorganic filler 70% by weight to 95% by weight and a thermosetting resin. 【請求項6】 前記第1の絶縁層に形成されている前記インナービアホールがブラインドビア加工により形成されることを特徴とする請求項3記載の電子部品内蔵モジュール。 6. The electronic component built-in module according to claim 3, wherein said first of said inner via hole formed in the insulating layer is characterized in that it is formed by a blind via machining. 【請求項7】 前記第2の絶縁層に形成されている前記インナービアホールが貫通ビア加工により形成されていることを特徴とする請求項3記載の電子部品内蔵モジュール。 7. An electronic component built-in module according to claim 3, wherein the inner via holes are formed in said second insulating layer is characterized in that it is formed by machining through vias. 【請求項8】 前記ブラインドビア加工はレーザ照射によって行われることを特徴とする請求項6記載の電子部品内蔵モジュール。 8. The electronic component built-in module according to claim 6, wherein the blind via machining is characterized in that it is performed by laser irradiation. 【請求項9】 前記貫通ビア加工は、ドリル加工、パンチング加工、レーザ照射のいずれかによって行われることを特徴とする請求項7記載の電子部品内蔵モジュール。 Wherein said through via machining, drilling, punching, electronic component built-in module according to claim 7, wherein the performed either by laser irradiation. 【請求項10】 キャリア上に形成された第1の配線上の所望の位置に電子部品を実装する工程と、前記第1の配線と前記電子部品を被う第1の絶縁層を形成する工程と、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性ペーストを充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2 10. A process for mounting electronic components to a desired position on the first wiring formed on the carrier, forming a first insulating layer covering the electronic component and the first wiring When the first and the step of processing the blind vias by laser irradiation to a desired position of the insulating layer, wherein the step of filling the conductive paste into the blind via, the through hole after forming the through holes in a separate step the filled with conductive paste 2
    の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された第2の配線を前記第2 Of a step of the insulating layer is laminated to a desired position on the first insulating layer, said second wiring formed on the carrier second
    の配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、前記積層体を加熱プレスする工程と、前記加熱プレス後前記第1の配線及び前記第2の配線から前記キャリアを剥離する工程とを具備する電子部品内蔵モジュールの製造方法。 Of a step of the wiring-side laminated so as to overlap a desired position on the second insulating layer, a step of heat-pressing the laminate, said from the rear heat press the first wiring and the second wiring method of manufacturing an electronic component built-in module and a step of peeling off the carrier. 【請求項11】 前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程において、 11. A step of processing the blind vias by laser irradiation to a desired position of said first insulating layer,
    前記ブラインドビア下部の前記第1の配線部分に前記ブラインドビアの直径以下の窪みを同時に加工することを特徴とする請求項10記載の電子部品内蔵モジュールの製造方法。 The method according to claim 10 electronic component built-in module, wherein the simultaneously processing the recess diameter less blind via in the first wiring portion of the lower the blind vias. 【請求項12】 キャリア上に形成された第1の配線上の所望の位置に電子部品を実装する工程と、前記第1の配線と前記電子部品を被う第1の絶縁層を形成する工程と、前記第1の配線を前記キャリアから剥離する工程と、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性ペーストを充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2 12. A process for mounting electronic components to a desired position on the first wiring formed on the carrier, forming a first insulating layer covering the electronic component and the first wiring If the the steps of the first wiring is peeled off from the carrier, said a step of processing the blind vias by laser irradiation to a desired position of the first insulating layer, filling a conductive paste into said blind vias When, the filled conductive paste in the through hole after forming the through holes in a separate step 2
    の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された第2の配線を前記第2 Of a step of the insulating layer is laminated to a desired position on the first insulating layer, said second wiring formed on the carrier second
    の配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、前記積層体を加熱プレスする工程と、前記加熱プレス後前記第2の配線から前記キャリアを剥離する工程とを具備する電子部品内蔵モジュールの製造方法において、前記ブラインドビア下部の前記第1 A step of wiring side is laminated so as to overlap a desired position on the second insulating layer, a step of heat-pressing the laminate, a step of removing the carrier from the heated press after the second wiring method of manufacturing an electronic component built-in module having a said first of said blind via lower
    の配線部分に前記ブラインドビアの直径以下の窪みを同時に加工することを特徴とする電子部品内蔵モジュールの製造方法。 Method of manufacturing an electronic component built-in module, characterized by machining the portion of the wiring said blind via diameter less depression simultaneously. 【請求項13】 多層配線板上の所望の位置に電子部品を実装する工程と、前記電子部品を含む前記多層配線板の前記電子部品を実装した面を被う第1の絶縁層を形成する工程と、前記第1の絶縁層の所望の位置にレーザ照射によりブラインドビアを加工する工程と、前記ブラインドビア内へ導電性ペーストを充填する工程と、別工程で貫通孔を形成した後貫通孔内に導電性ペーストを充填した第2の絶縁層を前記第1の絶縁層上の所望の位置に積層する工程と、キャリア上に形成された配線を前記配線側が前記第2の絶縁層上の所望の位置に重なるように積層する工程と、前記積層体を加熱プレスする工程と、 13. A process for mounting electronic components to a desired position on the multilayer wiring board, forming the first insulating layer covering the surface mounted with the electronic component of a multilayer wiring board comprising the electronic component step and said the step of processing the blind vias by laser irradiation to a desired position of the first insulating layer, and filling a conductive paste into the blind via, through holes after forming the through holes in a separate step laminating a second insulating layer filled with conductive paste in a desired position on the first insulating layer within the wiring formed on the carrier said wiring side on the second insulating layer laminating to overlap a desired position, a step of heat-pressing the laminate,
    前記加熱プレス後前記配線から前記キャリアを剥離する工程とを具備する電子部品内蔵モジュールの製造方法において、前記ブラインドビア下部の前記多層配線板部分に前記ブラインドビアの直径以下の窪みを同時に加工することを特徴とする電子部品内蔵モジュールの製造方法。 In the above the heating after pressing the wiring method of manufacturing an electronic component built-in module and a step of peeling the carrier, by processing the blind via bottom of the multilayer wiring board portion in said blind via diameter less depression simultaneously method of manufacturing an electronic component built-in module according to claim. 【請求項14】 前記窪みが貫通孔であることを特徴とする請求項11〜13のいずれかに記載の電子部品内蔵モジュールの製造方法。 14. The method of manufacturing an electronic component-embedded module according to any one of claims 11 to 13, wherein the recess is a through-hole.
JP2001316408A 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor Pending JP2003124380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001316408A JP2003124380A (en) 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001316408A JP2003124380A (en) 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor

Publications (1)

Publication Number Publication Date
JP2003124380A true true JP2003124380A (en) 2003-04-25

Family

ID=19134430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001316408A Pending JP2003124380A (en) 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor

Country Status (1)

Country Link
JP (1) JP2003124380A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311183A (en) * 2005-04-28 2006-11-09 Sony Corp Semiconductor device and its manufacturing method
JP2007123774A (en) * 2005-10-31 2007-05-17 Toshiba Corp Printed circuit board, electronic apparatus, and process for producing printed circuit board
JP2008130694A (en) * 2006-11-17 2008-06-05 Tdk Corp Electronic component module
JP2008159682A (en) * 2006-12-21 2008-07-10 Fujikura Ltd Multilayer printed wiring board and its manufacturing method
JP2008305976A (en) * 2007-06-07 2008-12-18 Kinsus Interconnect Technology Corp High density thin line mounting structure and its manufacturing method
WO2008155957A1 (en) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. Method for manufacturing substrate with built-in component and substrate with built-in component
WO2009081853A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
WO2009119600A1 (en) * 2008-03-26 2009-10-01 株式会社村田製作所 Method for manufacturing wiring board and wiring board
JP2011071450A (en) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd Method of manufacturing component built-in substrate
FR2957481A1 (en) * 2010-03-10 2011-09-16 Commissariat Energie Atomique interconnect structure including blind vias INTENDED FOR METALLIC
JP2012129363A (en) * 2010-12-15 2012-07-05 Fujitsu Ltd Substrate with built-in electronic component and method of manufacturing the same
US8890002B2 (en) 2009-08-24 2014-11-18 Murata Manufacturing Co., Ltd. Resin multilayer substrate and method for manufacturing the resin multilayer substrate

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311183A (en) * 2005-04-28 2006-11-09 Sony Corp Semiconductor device and its manufacturing method
JP2007123774A (en) * 2005-10-31 2007-05-17 Toshiba Corp Printed circuit board, electronic apparatus, and process for producing printed circuit board
JP2008130694A (en) * 2006-11-17 2008-06-05 Tdk Corp Electronic component module
JP2008159682A (en) * 2006-12-21 2008-07-10 Fujikura Ltd Multilayer printed wiring board and its manufacturing method
JP2008305976A (en) * 2007-06-07 2008-12-18 Kinsus Interconnect Technology Corp High density thin line mounting structure and its manufacturing method
WO2008155957A1 (en) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. Method for manufacturing substrate with built-in component and substrate with built-in component
JPWO2008155957A1 (en) * 2007-06-19 2010-08-26 株式会社村田製作所 Preparation and component-embedded substrate of the component-embedded substrate
CN101911847B (en) 2007-12-25 2012-07-18 株式会社村田制作所 Method for manufacturing multilayer wiring board
WO2009081853A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
US8419884B2 (en) 2007-12-25 2013-04-16 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring substrate
JP4434315B2 (en) * 2007-12-25 2010-03-17 株式会社村田製作所 Method of manufacturing a multilayer wiring board
US20100236698A1 (en) * 2007-12-25 2010-09-23 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring substrate
JP4748281B2 (en) * 2008-03-26 2011-08-17 株式会社村田製作所 Production method and a wiring board of the wiring board
WO2009119600A1 (en) * 2008-03-26 2009-10-01 株式会社村田製作所 Method for manufacturing wiring board and wiring board
US8890002B2 (en) 2009-08-24 2014-11-18 Murata Manufacturing Co., Ltd. Resin multilayer substrate and method for manufacturing the resin multilayer substrate
JP2011071450A (en) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd Method of manufacturing component built-in substrate
FR2957481A1 (en) * 2010-03-10 2011-09-16 Commissariat Energie Atomique interconnect structure including blind vias INTENDED FOR METALLIC
US8482130B2 (en) 2010-03-10 2013-07-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Interconnect structure comprising blind vias intended to be metalized
EP2365743A3 (en) * 2010-03-10 2016-03-23 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Interconnection structure including blind via holes intended for being metallised
JP2012129363A (en) * 2010-12-15 2012-07-05 Fujitsu Ltd Substrate with built-in electronic component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5689091A (en) Multi-layer substrate structure
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US20080073771A1 (en) Semiconductor package and semiconductor system in package using the same
US20050017347A1 (en) Circuit module and manufacturing method thereof
US20050045369A1 (en) Circuit component built-in module and method for manufacturing the same
US6121688A (en) Anisotropic conductive sheet and printed circuit board
US20050211465A1 (en) Electronic parts packaging structure and method of manufacturing the same
US6448509B1 (en) Printed circuit board with heat spreader and method of making
US5744758A (en) Multilayer circuit board and process of production thereof
US20030116843A1 (en) Semiconductor device package and method of production and semiconductor device of same
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
WO2004001848A1 (en) Electronics circuit manufacture
JP2004179578A (en) Wiring board and its manufacturing method
US20080099911A1 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP2001044641A (en) Wiring board incorporating semiconductor element and its manufacture
JP2002064271A (en) Composite wiring board and manufacturing method therefor
US20020020916A1 (en) Semiconductor package and method for producing the same
JPH11126978A (en) Multilayered wiring board
JP2002158312A (en) Semiconductor package for three-dimensional mounting, its manufacturing method and semiconductor device
JP2002170921A (en) Semiconductor device and its manufacturing method
US20060151863A1 (en) Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JPH1145955A (en) Device built-in multilayered printed circuit board and its manufacture
JP2005039094A (en) Semiconductor chip built-in wiring board and method for manufacturing the same
JP2005191156A (en) Wiring plate containing electric component, and its manufacturing method
JP2001217337A (en) Semiconductor device and manufacturing method therefor