JP2003124380A - Module with incorporated electronic component and production method therefor - Google Patents

Module with incorporated electronic component and production method therefor

Info

Publication number
JP2003124380A
JP2003124380A JP2001316408A JP2001316408A JP2003124380A JP 2003124380 A JP2003124380 A JP 2003124380A JP 2001316408 A JP2001316408 A JP 2001316408A JP 2001316408 A JP2001316408 A JP 2001316408A JP 2003124380 A JP2003124380 A JP 2003124380A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
electronic component
desired position
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001316408A
Other languages
Japanese (ja)
Inventor
Eiji Kawamoto
英司 川本
Yasuhiro Sugaya
康博 菅谷
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001316408A priority Critical patent/JP2003124380A/en
Publication of JP2003124380A publication Critical patent/JP2003124380A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a satisfactory inner via hole connection in a module with incorporated electronic components. SOLUTION: In this module with an incorporated electronic component, fine holes are formed on the bottoms of blind via holes with respect to the inner via hole connection of the module with incorporated electronic components. Therefore, even in a via form of a high aspect ratio, the via hole can be satisfactorily filled with conductive past without air bubbles caught in. Further, by making a second insulating layer into a component group of the same type as a first insulating layer, a second wire can be easily connected and moreover, characteristics can be stabilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば抵抗やコン
デンサやインダクタ等の受動部品、或いは半導体素子等
の能動部品が電気絶縁性基板内部に配置されている電子
部品内蔵モジュールおよびその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a module with a built-in electronic component in which passive components such as resistors, capacitors and inductors, or active components such as semiconductor elements are arranged inside an electrically insulating substrate and a method for manufacturing the same. Is.

【0002】[0002]

【従来の技術】近年、電子機器の小型・軽量化に伴い、
プリント配線板の高密度化や実装部品の小型化に対する
要求が厳しくなっている。プリント配線板においては、
配線ルールの縮小により配線板表面と平行な方向につい
て高密度化が図られている。さらに、ビルドアップ工法
を採用して配線を積層させ、任意の層間にビアホールを
形成することにより、配線板表面に垂直な方向での高密
度化も可能となった。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter,
The demands for higher density of printed wiring boards and miniaturization of mounted parts are becoming stricter. For printed wiring boards,
By reducing the wiring rule, the density is increased in the direction parallel to the surface of the wiring board. Furthermore, by using the build-up method to stack wiring and forming via holes between arbitrary layers, it has become possible to increase the density in the direction perpendicular to the wiring board surface.

【0003】高密度実装のため、チップ部品は1005
サイズあるいは、さらに小型化された0603サイズが
使用されている。一方、半導体パッケージとしては、従
来パッケージの外周に多ピン化されたリードを有するS
OP(Small Outline Package)
やQFP(Quad Flat Package)等の
表面実装デバイスが用いられることが多かった。近年、
半導体パッケージをさらに小型化するため、ICチップ
の能動素子面を基板側に向けたフリップチップ接続によ
り、CSP(Chip Size Package)化
が図られている。フリップチップ接続によればベアIC
はリードを用いずに、通常はんだバンプやAuスタッド
バンプを介して基板にダイレクトに実装される。
Due to high-density mounting, the number of chip parts is 1005
A size or a further downsized 0603 size is used. On the other hand, as a semiconductor package, an S having a multi-pin lead on the outer periphery of a conventional package.
OP (Small Outlet Package)
Surface mount devices such as QFP (Quad Flat Package) and the like were often used. recent years,
In order to further reduce the size of the semiconductor package, flip chip connection in which the active element surface of the IC chip is directed to the substrate side has been made into a CSP (Chip Size Package). Bare IC according to flip chip connection
Is normally directly mounted on the substrate through solder bumps or Au stud bumps without using leads.

【0004】上記のフリップチップ実装によれば、IC
チップの実装が可能な領域は基板表面であり、実装密度
は基板サイズの制限を受けるため、実装密度をさらに飛
躍的に向上させることは困難である。そこで、ICチッ
プを基板の内部に実装して実装密度を上げ、電子機器を
小型化する手段が特開平5−211256号公報および
特開平6−45763号公報に開示されている。
According to the above flip-chip mounting, the IC
Since the area where the chips can be mounted is the surface of the substrate and the mounting density is limited by the substrate size, it is difficult to further dramatically improve the mounting density. Therefore, means for mounting the IC chip inside the substrate to increase the mounting density and downsize the electronic device are disclosed in Japanese Patent Application Laid-Open Nos. 5-212156 and 6-45763.

【0005】しかしながら、上記特開平5−21125
6号公報記載の半導体装置、あるいは特開平6−457
63号公報記載の印刷配線板によれば、ICを実装する
ためにキャビティ等を形成しなければならず、工数が非
常に大きく、またプリント配線板の薄型化が困難であ
る。
However, the above-mentioned Japanese Laid-Open Patent Publication No. 5-21125.
No. 6 semiconductor device, or JP-A-6-457.
According to the printed wiring board described in Japanese Patent Laid-Open No. 63, a cavity or the like has to be formed for mounting an IC, which requires a great number of steps and makes it difficult to make the printed wiring board thin.

【0006】上記問題点を解決する手段として特開20
01−77536号公報にブラインドビアを用いた電子
部品内蔵モジュールが提案されている。
As means for solving the above problems, Japanese Patent Laid-Open No.
A module with a built-in electronic component using a blind via is proposed in JP-A-01-77536.

【0007】以下図面を参照して従来の電子部品内蔵モ
ジュールの製造方法を説明する。
A conventional method of manufacturing an electronic component built-in module will be described below with reference to the drawings.

【0008】図5(a)に示すように、基材101に印
刷されたCu配線(図示せず)にAuめっきを施し、基
材101をICチップ103との接続のためのCu電極
106およびビアホール接続ランド108を形成する。
ビアホール接続ランド108の直径は例えば0.2〜
0.5mmとする。その後Cu電極106上にICチッ
プ103を実装する。
As shown in FIG. 5A, a Cu wiring (not shown) printed on the base material 101 is plated with Au to form a Cu electrode 106 for connecting the base material 101 to the IC chip 103. The via hole connection land 108 is formed.
The diameter of the via hole connection land 108 is, for example, 0.2 to
0.5 mm. After that, the IC chip 103 is mounted on the Cu electrode 106.

【0009】次に図5(b)に示すように、低内部応力
で高純度の熱硬化型エポキシ系インキを全面に塗布す
る。その後、例えば100〜120℃で1〜2時間加熱
して樹脂を仮硬化させ、さらに例えば150℃で30分
〜1時間の加熱により樹脂を硬化させる。これにより、
ICチップ103上の厚さが30〜100μmである絶
縁性樹脂層102が形成される。
Next, as shown in FIG. 5B, a high-purity thermosetting epoxy ink having a low internal stress is applied to the entire surface. After that, the resin is preliminarily cured by heating at 100 to 120 ° C. for 1 to 2 hours, and further, the resin is cured by heating at 150 ° C. for 30 minutes to 1 hour. This allows
An insulating resin layer 102 having a thickness of 30 to 100 μm is formed on the IC chip 103.

【0010】次に図5(c)に示すように、絶縁性樹脂
層102の上層に、12μm厚のCu箔110aを接着
層109を介して圧着させる。その後、真空プレス形成
を行う。
Next, as shown in FIG. 5C, a Cu foil 110a having a thickness of 12 μm is pressed onto the upper layer of the insulating resin layer 102 with an adhesive layer 109 interposed therebetween. Then, vacuum press forming is performed.

【0011】次に図5(d)に示すように、ビアホール
接続ランド108の上部のCu箔110aにエッチング
を行い直径0.1〜0.4mmの窓110bを形成す
る。窓110bの直径はビアホール接続ランド108の
直径よりもやや小さくなるように設定する。
Next, as shown in FIG. 5D, the Cu foil 110a on the via-hole connection land 108 is etched to form a window 110b having a diameter of 0.1 to 0.4 mm. The diameter of the window 110b is set to be slightly smaller than the diameter of the via hole connection land 108.

【0012】次に図5(e)に示すように、窓110b
にレーザ光(図示せず)を照射して、絶縁性樹脂層10
2にビアホール115を形成する。
Next, as shown in FIG. 5 (e), the window 110b
The insulating resin layer 10 is irradiated with laser light (not shown).
A via hole 115 is formed in 2.

【0013】次に図5(f)に示すように、ビアホール
115に導電性ペーストを充填してから、例えば150
〜170℃で20〜40分程度加熱して導電性ペースト
を硬化させる。導電性ペーストの充填は、例えばスクリ
ーン印刷、ディスペンサ等により行い、充填後ブラシも
しくはバフ研磨により表面を平滑化する。これにより、
ビアホール115内に導電層116が形成される。
Next, as shown in FIG. 5F, after filling the via hole 115 with a conductive paste, for example, 150
The conductive paste is cured by heating at about 170 ° C. for about 20 to 40 minutes. The filling of the conductive paste is performed, for example, by screen printing, a dispenser or the like, and after filling, the surface is smoothed by brushing or buffing. This allows
A conductive layer 116 is formed in the via hole 115.

【0014】次に図5(g)に示すように、Cu箔11
0a及び導電層116の上層に、Cuめっきを施し導電
層111aを形成する。
Next, as shown in FIG. 5 (g), the Cu foil 11 is formed.
0a and the upper layer of the conductive layer 116 are plated with Cu to form the conductive layer 111a.

【0015】次に図5(h)に示すように、導電層11
1aおよびCu箔110aにエッチングを行い、導電層
110、111を形成する。
Next, as shown in FIG. 5H, the conductive layer 11
1a and Cu foil 110a are etched to form conductive layers 110 and 111.

【0016】[0016]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ビアホールはブラインドビアとなるた
め、ビアホール内に導電性ペーストを充填する工程にお
いて、ビアホール接続ランド部分まで完全に導電性ペー
ストを充填することは困難である。さらに上記従来例に
おいては、絶縁性樹脂層でICチップの上部に30〜1
00μmの厚さを設けて被覆しているため、ICチップ
の厚さとICチップ実装用のバンプ高さを考慮して考え
ると、絶縁性樹脂層の厚さは400μm以上の厚さとな
るため、形成されたビアホールのアスペクト比は1以上
となる。この時、例えばビアホール径を100μmで加
工する場合は、非常に細長い管状のビアホールとなるた
め、導電性ペーストの充填は極めて困難であり、ビアホ
ール接続ランドと導電性ペーストの間に空間ができる。
また、アスペクト比を低くするためにビアホール形状を
400μm以上に大きくすると、配線パターン密度は低
くなり、ICチップを内蔵する効果がなくなる。
However, in the above conventional structure, since the via hole is a blind via, the conductive paste is completely filled up to the via hole connection land portion in the step of filling the via hole with the conductive paste. Is difficult. Further, in the above-mentioned conventional example, 30 to 1 is formed on the upper part of the IC chip by the insulating resin layer.
The thickness of the insulating resin layer is 400 μm or more when the thickness of the IC chip and the bump height for mounting the IC chip are taken into consideration because the thickness of the insulating resin layer is 400 μm or more. The formed via hole has an aspect ratio of 1 or more. At this time, for example, when processing the via hole with a diameter of 100 μm, it becomes a very elongated tubular via hole, so that it is extremely difficult to fill the conductive paste, and a space is formed between the via hole connection land and the conductive paste.
If the via hole shape is increased to 400 μm or more in order to reduce the aspect ratio, the wiring pattern density becomes low, and the effect of incorporating the IC chip is lost.

【0017】本発明は上記課題を解決するためのもので
あり、アスペクト比の高いブラインドビア内に導電性ペ
ーストを確実に充填することができ、電気的接続を良好
に行うことができるということを目的とするものであ
る。また、絶縁層を無機フィラー含有材料とすること
で、電子回路動作時の発熱に対して効率よく絶縁層を介
して放熱することができるとともに、絶縁層を2層構造
とすることで、特別な接着剤層を使用せずに、無機フィ
ラー含有材料で第2の配線を接続することができるの
で、第1および第2の絶縁層を無機フィラー含有材料で
形成することができるため、安定した電子回路特性を得
ることができるという目的も併せ持つものである。
The present invention is intended to solve the above problems, and it is possible to surely fill a conductive paste in a blind via having a high aspect ratio and to perform good electrical connection. It is intended. Further, by using an inorganic filler-containing material for the insulating layer, it is possible to efficiently dissipate the heat generated during the operation of the electronic circuit through the insulating layer, and by using the insulating layer having a two-layer structure, Since the second wiring can be connected with the inorganic filler-containing material without using the adhesive layer, the first and second insulating layers can be formed with the inorganic filler-containing material, so that a stable electron can be obtained. It also has the purpose of obtaining circuit characteristics.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品内蔵モジュールは、第1の配線
と、前記第1の配線上に接続する電子部品と、前記第1
の配線と前記電子部品を被う絶縁層と、前記絶縁層上に
形成された第2の配線と、前記第1の配線と前記第2の
配線とを電気的に接続する導電性樹脂硬化物が充填され
たインナービアホールを具備する電子部品内蔵モジュー
ルであって、前記第1の配線の前記インナービアホール
と接続する部分に前記インナービアホールの直径以下の
窪みを形成しているというものである。
In order to achieve the above-mentioned object, an electronic component built-in module of the present invention includes a first wiring, an electronic component connected to the first wiring, and the first wiring.
Wiring and an insulating layer covering the electronic component, a second wiring formed on the insulating layer, and a conductive resin cured product that electrically connects the first wiring and the second wiring. In the electronic component built-in module having an inner via hole filled with, a recess having a diameter equal to or smaller than the diameter of the inner via hole is formed in a portion of the first wiring connected to the inner via hole.

【0019】また、本発明の電子部品内蔵モジュールの
製造方法は、キャリア上に形成された第1の配線上の所
望の位置に電子部品を実装する工程と、前記第1の配線
と前記電子部品を被う第1の絶縁層を形成する工程と、
前記第1の絶縁層の所望の位置にレーザ照射によりブラ
インドビアを加工する工程と、前記ブラインドビア内へ
導電性樹脂を充填する工程と、別工程で貫通孔を形成し
た後貫通孔内に導電性樹脂を充填した第2の絶縁層を前
記第1の絶縁層上の所望の位置に積層する工程と、キャ
リア上に形成された第2の配線を前記第2の配線側が前
記第2の絶縁層上の所望の位置に重なるように積層する
工程と、前記積層体を加熱プレスする工程と、前記加熱
プレス後前記第1の配線及び前記第2の配線から前記キ
ャリアを剥離する工程からなり、前記第1の絶縁層の所
望の位置にレーザ照射によりブラインドビアを加工する
工程において、前記ブラインドビア下部の前記第1の配
線板部分に前記ブラインドビアの直径以下の窪みを同時
に加工するというものである。
In the method of manufacturing an electronic component built-in module according to the present invention, a step of mounting the electronic component at a desired position on the first wiring formed on the carrier, the first wiring and the electronic component. Forming a first insulating layer covering
A step of processing a blind via at a desired position of the first insulating layer by laser irradiation, a step of filling the blind via with a conductive resin, and a step of forming a through hole in a separate step, and then conducting the through hole A second insulating layer filled with a conductive resin at a desired position on the first insulating layer, and forming a second wiring formed on a carrier with the second wiring on the second insulating side. A step of stacking so as to overlap at a desired position on a layer, a step of hot pressing the laminate, a step of peeling the carrier from the first wiring and the second wiring after the hot pressing, In the step of processing the blind via at a desired position of the first insulating layer by laser irradiation, it is said that a recess having a diameter equal to or smaller than the blind via is simultaneously processed in the first wiring board portion below the blind via. Than it is.

【0020】この方法により、電子部品を内蔵した後、
電気的接続を必要とする部分に形成するビアホールにつ
いて、高密度配線を実現するため小径化する場合におい
ても確実にビアホール内に導電性ペーストを充填するこ
とができる。
According to this method, after incorporating the electronic parts,
With respect to the via hole formed in the portion requiring electrical connection, the conductive paste can be surely filled in the via hole even when the via hole is reduced in diameter to realize high-density wiring.

【0021】また、絶縁層を無機フィラー含有材料とす
ることで、電子回路動作時の発熱に対して効率よく絶縁
層を介して放熱することができるとともに、絶縁層を2
層構造とすることで、特別な接着剤層を使用せずに、無
機フィラー含有材料で第2の配線を接続することができ
るので、第1および第2の絶縁層を無機フィラー含有材
料で形成することができるため、安定した電子回路特性
を得ることができる。
By using an inorganic filler-containing material for the insulating layer, it is possible to efficiently dissipate the heat generated during the operation of the electronic circuit through the insulating layer, and to use the insulating layer of 2
With the layered structure, the second wiring can be connected with the inorganic filler-containing material without using a special adhesive layer, so that the first and second insulating layers are formed with the inorganic filler-containing material. Therefore, stable electronic circuit characteristics can be obtained.

【0022】[0022]

【発明の実施の形態】本発明の請求項1に記載の発明
は、第1の配線と、前記第1の配線上に接続する電子部
品と、前記第1の配線と前記電子部品を被う絶縁層と、
前記絶縁層上に形成された第2の配線と、前記第1の配
線と前記第2の配線とを電気的に接続する導電性ペース
トが充填されたインナービアホールを具備する電子部品
内蔵モジュールであって、前記第1の配線の前記インナ
ービアホールと接続する部分に前記インナービアホール
の直径以下の窪みを形成していることを特徴とする電子
部品内蔵モジュールとしたものであり、導電性ペースト
が効率よくインナービアホール内へ充填され、第1の配
線および第2の配線と良好に電気的接続を行うことがで
きるという作用を有する。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention covers a first wiring, an electronic component connected to the first wiring, the first wiring and the electronic component. An insulating layer,
A module with a built-in electronic component, comprising: a second wiring formed on the insulating layer; and an inner via hole filled with a conductive paste that electrically connects the first wiring and the second wiring. And a recess having a diameter equal to or less than the diameter of the inner via hole is formed in a portion of the first wiring that is connected to the inner via hole. It is filled in the inner via hole, and has an effect of being able to make good electrical connection with the first wiring and the second wiring.

【0023】本発明の請求項2に記載の発明は、前記窪
みが貫通孔であることを特徴とする請求項1記載の電子
部品内蔵モジュールとしたものであり、さらに良好に導
電性ペーストをインナービアホール内に充填することが
できるという作用を有する。
The invention according to claim 2 of the present invention is the electronic component built-in module according to claim 1, characterized in that the recess is a through hole. It has the function of being able to fill the inside of the via hole.

【0024】本発明の請求項3に記載の発明は、前記絶
縁層が第1の絶縁層及び第2の絶縁層の2層構造である
ことを特徴とする請求項1,2記載の電子部品内蔵モジ
ュールとしたものであり、第2の絶縁層により、第1の
絶縁層およびインナービアホール内の導電性ペーストと
第2の配線を良好に接続することができるという作用を
有する。
The invention according to claim 3 of the present invention is the electronic component according to claim 1, wherein the insulating layer has a two-layer structure of a first insulating layer and a second insulating layer. This is a built-in module, and the second insulating layer has an effect that the conductive paste in the first insulating layer and the inner via hole can be satisfactorily connected to the second wiring.

【0025】本発明の請求項4に記載の発明は、前記第
1の絶縁層は無機フィラー30重量%〜95重量%と熱
硬化性樹脂とを含む混合物であることを特徴とする請求
項3記載の電子部品内蔵モジュールとしたものであり、
電子回路動作時の発熱に対する放熱を良好に行うことが
できるとともに、レーザによるブラインドビア加工時に
も放熱性が良いため加工穴周辺部分への熱的ダメージが
少なく、良好なビア形状を確保することができるという
作用を有する。
The invention according to claim 4 of the present invention is characterized in that the first insulating layer is a mixture containing 30% by weight to 95% by weight of an inorganic filler and a thermosetting resin. It is a module with built-in electronic components,
It is possible to satisfactorily dissipate heat generated during the operation of electronic circuits, and it is also possible to secure a good via shape because there is little thermal damage to the peripheral area of the processed hole because the heat dissipation is good even during blind via processing with a laser. It has the effect of being able to.

【0026】本発明の請求項5に記載の発明は、前記第
2の絶縁層は無機フィラー70重量%〜95重量%と熱
硬化性樹脂とを含む混合物であることを特徴とする請求
項3記載の電子部品内蔵モジュールとしたものであり、
第1の絶縁層と同種の材料系で第2の配線を接続するこ
とができるため、電気的特性を安定化させることができ
るという作用を有する。
The invention according to claim 5 of the present invention is characterized in that the second insulating layer is a mixture containing 70% by weight to 95% by weight of an inorganic filler and a thermosetting resin. It is a module with built-in electronic components,
Since the second wiring can be connected with the same material system as that of the first insulating layer, it has an effect of stabilizing the electrical characteristics.

【0027】本発明の請求項6に記載の発明は、前記第
1の絶縁層に形成されている前記インナービアホールが
ブラインドビア加工により形成されることを特徴とする
請求項3記載の電子部品内蔵モジュールとしたものであ
り、電子部品を実装し、第1の絶縁層で被覆した後にイ
ンナービアホール形成ができるため、安定したインナー
ビアホールを形成することができるという作用を有す
る。
According to a sixth aspect of the present invention, the inner via hole formed in the first insulating layer is formed by blind via processing. This is a module, and since the inner via hole can be formed after the electronic component is mounted and covered with the first insulating layer, the inner via hole can be stably formed.

【0028】本発明の請求項7に記載の発明は、前記第
2の絶縁層に形成されている前記インナービアホールが
貫通ビア加工により形成されていることを特徴とする請
求項3記載の電子部品内蔵モジュールとしたものであ
り、第1の絶縁層と同種の材料系の絶縁層を用いて第2
の配線を転写することが可能となるという作用を有す
る。
The invention according to claim 7 of the present invention is the electronic component according to claim 3, wherein the inner via hole formed in the second insulating layer is formed by through-via processing. It is a built-in module, and the second insulating layer is made of the same material as the first insulating layer.
This has the effect that it is possible to transfer the wiring.

【0029】本発明の請求項8に記載の発明は、前記ブ
ラインドビア加工はレーザ照射によって行われることを
特徴とする請求項6記載の電子部品内蔵モジュールとし
たものであり、第1の絶縁層の所望の位置に良好に加工
することができるという作用を有する。
The invention according to claim 8 of the present invention is the electronic component built-in module according to claim 6, wherein the blind via processing is performed by laser irradiation. It has an effect that it can be favorably processed at a desired position.

【0030】本発明の請求項9に記載の発明は、前記貫
通ビア加工は、ドリル加工、パンチング加工、レーザ照
射のいずれかによって行われることを特徴とする請求項
7記載の電子部品内蔵モジュールとしたものであり、良
好な貫通ビアを形成することができるという作用を有す
る。
In the invention according to claim 9 of the present invention, the through-via processing is performed by any one of drilling, punching, and laser irradiation, and the electronic component built-in module according to claim 7. And has an effect that a good through via can be formed.

【0031】本発明の請求項10に記載の発明は、キャ
リア上に形成された第1の配線上の所望の位置に電子部
品を実装する工程と、前記第1の配線と前記電子部品を
被う第1の絶縁層を形成する工程と、前記第1の絶縁層
の所望の位置にレーザ照射によりブラインドビアを加工
する工程と、前記ブラインドビア内へ導電性ペーストを
充填する工程と、別工程で貫通孔を形成した後貫通孔内
に導電性ペーストを充填した第2の絶縁層を前記第1の
絶縁層上の所望の位置に積層する工程と、キャリア上に
形成された第2の配線を前記第2の配線側が前記第2の
絶縁層上の所望の位置に重なるように積層する工程と、
前記積層体を加熱プレスする工程と、前記加熱プレス後
前記第1の配線及び前記第2の配線から前記キャリアを
剥離する工程とを具備する電子部品内蔵モジュールの製
造方法としたものであり、貫通孔を形成した後貫通孔内
に導電性ペーストを充填した第2の絶縁層と第2の配線
を前記第1の絶縁層上の所望の位置に積層することで、
第2の配線を絶縁層上に配置することができるととも
に、電気的接続も良好に行うことができるという作用を
有する。
According to a tenth aspect of the present invention, the step of mounting an electronic component at a desired position on the first wiring formed on the carrier, and the first wiring and the electronic component are covered. A step of forming a first insulating layer, a step of processing a blind via at a desired position of the first insulating layer by laser irradiation, a step of filling the blind via with a conductive paste, and a separate step Forming a through hole in the above step and then laminating a second insulating layer having a conductive paste filled in the through hole at a desired position on the first insulating layer; and a second wiring formed on the carrier. Laminating the second wiring side so as to overlap with a desired position on the second insulating layer,
A method for manufacturing an electronic component built-in module, comprising: a step of hot-pressing the laminated body; and a step of peeling the carrier from the first wiring and the second wiring after the hot-pressing. After forming the hole, by laminating the second insulating layer having the conductive paste filled in the through hole and the second wiring at a desired position on the first insulating layer,
The second wiring can be arranged on the insulating layer, and the electrical connection can be performed well.

【0032】本発明の請求項11に記載の発明は、前記
第1の絶縁層の所望の位置にレーザ照射によりブライン
ドビアを加工する工程において、前記ブラインドビア下
部の前記第1の配線部分に前記ブラインドビアの直径以
下の窪みを同時に加工することを特徴とする請求項10
記載の電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に良好に導電性ペーストを充填
することができるという作用を有する。
According to an eleventh aspect of the present invention, in the step of processing a blind via at a desired position of the first insulating layer by laser irradiation, the blind wiring via is formed on the first wiring portion below the blind via. 11. A recess having a diameter equal to or smaller than the diameter of the blind via is simultaneously processed.
This is a method for manufacturing the electronic component built-in module described above, and has an effect of being able to satisfactorily fill the conductive paste in the blind via.

【0033】本発明の請求項12に記載の発明は、キャ
リア上に形成された第1の配線上の所望の位置に電子部
品を実装する工程と、前記第1の配線と前記電子部品を
被う第1の絶縁層を形成する工程と、前記第1の配線を
前記キャリアから剥離する工程と、前記第1の絶縁層の
所望の位置にレーザ照射によりブラインドビアを加工す
る工程と、前記ブラインドビア内へ導電性ペーストを充
填する工程と、別工程で貫通孔を形成した後貫通孔内に
導電性ペーストを充填した第2の絶縁層を前記第1の絶
縁層上の所望の位置に積層する工程と、キャリア上に形
成された第2の配線を前記第2の配線側が前記第2の絶
縁層上の所望の位置に重なるように積層する工程と、前
記積層体を加熱プレスする工程と、前記加熱プレス後前
記第2の配線から前記キャリアを剥離する工程とを具備
する電子部品内蔵モジュールの製造方法において、前記
ブラインドビア下部の前記第1の配線部分に前記ブライ
ンドビアの直径以下の窪みを同時に加工することを特徴
とする電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に良好に導電性ペーストを充填
することができるという作用を有する。
According to a twelfth aspect of the present invention, the step of mounting an electronic component at a desired position on the first wiring formed on the carrier, and the first wiring and the electronic component are covered. A step of forming a first insulating layer, a step of peeling the first wiring from the carrier, a step of processing a blind via at a desired position of the first insulating layer by laser irradiation, and the blind A step of filling a conductive paste in the via and a step of forming a through hole in a separate step and then laminating a second insulating layer in which the conductive paste is filled in the through hole at a desired position on the first insulating layer. A step of stacking the second wiring formed on the carrier so that the second wiring side overlaps a desired position on the second insulating layer, and a step of hot pressing the stacked body. , From the second wiring after the heating press In the method for manufacturing a module with built-in electronic component, which comprises a step of peeling the carrier, a recess having a diameter equal to or smaller than that of the blind via is simultaneously formed in the first wiring portion below the blind via. This is a method for manufacturing a built-in module, and has an effect of being able to satisfactorily fill the conductive paste in the blind via.

【0034】本発明の請求項13に記載の発明は、多層
配線板上の所望の位置に電子部品を実装する工程と、前
記電子部品を含む前記多層配線板の前記電子部品を実装
した面を被う第1の絶縁層を形成する工程と、前記第1
の絶縁層の所望の位置にレーザ照射によりブラインドビ
アを加工する工程と、前記ブラインドビア内へ導電性ペ
ーストを充填する工程と、別工程で貫通孔を形成した後
貫通孔内に導電性ペーストを充填した第2の絶縁層を前
記第1の絶縁層上の所望の位置に積層する工程と、キャ
リア上に形成された配線を前記配線側が前記第2の絶縁
層上の所望の位置に重なるように積層する工程と、前記
積層体を加熱プレスする工程と、前記加熱プレス後前記
配線から前記キャリアを剥離する工程とを具備する電子
部品内蔵モジュールの製造方法において、前記ブライン
ドビア下部の前記多層配線板部分に前記ブラインドビア
の直径以下の窪みを同時に加工することを特徴とする電
子部品内蔵モジュールの製造方法としたものであり、ブ
ラインドビア内に良好に導電性ペーストを充填すること
ができるという作用を有する。
According to a thirteenth aspect of the present invention, the step of mounting an electronic component at a desired position on the multilayer wiring board and the surface of the multilayer wiring board including the electronic component on which the electronic component is mounted are mounted. Forming a first insulating layer to cover;
A step of processing a blind via at a desired position of the insulating layer by laser irradiation, a step of filling a conductive paste into the blind via, and a step of forming a through hole in another step and then forming a conductive paste in the through hole. Stacking the filled second insulating layer at a desired position on the first insulating layer, and wiring the wiring formed on a carrier so that the wiring side overlaps a desired position on the second insulating layer. In the method for manufacturing an electronic component built-in module, comprising: a step of laminating the multilayer body, a step of hot pressing the laminated body, and a step of peeling the carrier from the wiring after the hot pressing. It is a method for manufacturing an electronic component built-in module, which is characterized by simultaneously processing a recess having a diameter equal to or smaller than that of the blind via in the plate portion. An effect that can be filled with a conductive paste favorable.

【0035】本発明の請求項14に記載の発明は、前記
窪みが貫通孔であることを特徴とする請求項11〜13
記載の電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に更に良好に導電性ペーストを
充填することができるという作用を有する。
The invention according to claim 14 of the present invention is characterized in that the depression is a through hole.
The method for manufacturing the module with a built-in electronic component has an effect that the conductive paste can be filled in the blind via more favorably.

【0036】以下、本発明の実施の形態について、図1
から図4を用いて説明する。
The embodiment of the present invention will be described below with reference to FIG.
4 to FIG.

【0037】(実施の形態1)図1は本発明の実施の形
態1における電子部品内蔵モジュールの断面図である。
(First Embodiment) FIG. 1 is a sectional view of an electronic component built-in module according to a first embodiment of the present invention.

【0038】1は第1の配線で、この第1の配線1の所
望の位置に電子部品としてベアチップIC3が実装され
ている。IC3はバンプ4を介して第1の配線1と電気
的に接続しており、アンダーフィル5により固定されて
いる。6は第1の絶縁層で、第1の配線1及びIC3を
被覆するように形成されている。7は第1の絶縁層6を
通過して第1の配線1に繋がるインナービアホールで、
このインナービアホール7内には導電性ペースト9が充
填されている。8は、第1の配線1に加工された微小穴
で、この微小穴8によりインナービアホール7内に導電
性ペースト9を充填するときに空気の逃げ穴となって、
良好に充填することができる。10は第2の絶縁層、1
1は第2の配線、19は導電性ペーストで、第2の絶縁
層10により第2の配線11と第1の絶縁層6は固定さ
れ、導電性ペースト9、19により第1の配線1と第2
の配線11は電気的に接続されている。
Reference numeral 1 denotes a first wiring, and a bare chip IC 3 is mounted as an electronic component at a desired position on the first wiring 1. The IC 3 is electrically connected to the first wiring 1 via the bump 4, and is fixed by the underfill 5. Reference numeral 6 is a first insulating layer, which is formed so as to cover the first wiring 1 and the IC 3. Reference numeral 7 denotes an inner via hole that passes through the first insulating layer 6 and is connected to the first wiring 1.
A conductive paste 9 is filled in the inner via hole 7. Reference numeral 8 denotes a minute hole processed in the first wiring 1, which becomes an air escape hole when the conductive paste 9 is filled in the inner via hole 7 by the minute hole 8.
It can be filled well. 10 is the second insulating layer, 1
Reference numeral 1 is a second wiring, and 19 is a conductive paste. The second insulating layer 10 fixes the second wiring 11 and the first insulating layer 6, and the conductive pastes 9 and 19 form the first wiring 1. Second
The wiring 11 is electrically connected.

【0039】次に、本発明の実施の形態1の製造方法を
示す。
Next, a manufacturing method according to the first embodiment of the present invention will be described.

【0040】図2(a)〜(g)は本発明の実施の形態
1における電子部品内蔵モジュールの製造工程断面図で
ある。
2 (a) to 2 (g) are sectional views showing the steps of manufacturing the electronic component built-in module according to the first embodiment of the present invention.

【0041】まず、図2(a)に示すように、キャリア
2上に第1の配線1を形成する。キャリア2上への第1
の配線1の製造方法としては、例えばCuやAlのよう
な金属箔をキャリア2として用い、その上にCuめっき
により第1の配線1を形成したり、また、キャリア2上
の全面にCuめっきにより金属膜を形成した後、エッチ
ングにより第1の配線1を形成しても良い。また、その
他の方法としては、キャリア2上にCu箔を貼り合わせ
た後エッチングにより第1の配線1を形成することもで
きる。第1の配線1の膜厚は5〜35μm程度が良い。
First, as shown in FIG. 2A, the first wiring 1 is formed on the carrier 2. First on carrier 2
As a method of manufacturing the wiring 1, a metal foil such as Cu or Al is used as the carrier 2, and the first wiring 1 is formed on the carrier 2 by Cu plating, or the entire surface of the carrier 2 is Cu plated. After forming the metal film by, the first wiring 1 may be formed by etching. As another method, the first wiring 1 may be formed by bonding a Cu foil on the carrier 2 and then etching the Cu foil. The film thickness of the first wiring 1 is preferably about 5 to 35 μm.

【0042】次に、図2(b)に示すように、第1の配
線1の所望の位置に電子部品としてIC3を実装する。
IC3はバンプ4を介して第1の配線1と電気的に導通
しており、アンダーフィル5により所望の位置に固定さ
れている。この時、IC3の厚さは極力薄い方が望まし
い。例えばIC3を予め50μm程度の厚さまで研磨し
ておいてから、第1の配線1上に実装しても良い。第1
の配線1上に実装してからIC3を研磨しても良い。い
ずれにしても、IC3の第1の配線1からの高さは、バ
ンプの高さがおよそ10〜50μm程度あるため、トー
タルで、60〜200μm程度に薄く加工している方が
望ましい。ただし、IC3を全く薄くせずに用いること
も可能である。
Next, as shown in FIG. 2B, the IC 3 is mounted as an electronic component at a desired position on the first wiring 1.
The IC 3 is electrically connected to the first wiring 1 via the bump 4, and is fixed at a desired position by the underfill 5. At this time, it is desirable that the thickness of the IC 3 is as thin as possible. For example, the IC 3 may be previously ground to a thickness of about 50 μm and then mounted on the first wiring 1. First
The IC 3 may be polished after being mounted on the wiring 1. In any case, since the height of the IC 3 from the first wiring 1 is about 10 to 50 μm for the bump, it is preferable to process the IC 3 to a total thickness of about 60 to 200 μm. However, it is possible to use the IC 3 without making it thin at all.

【0043】次に、図2(c)に示すように、第1の配
線1及びIC3を被覆するように第1の絶縁層6を形成
する。第1の絶縁層6は30〜95重量%の無機フィラ
ーと熱硬化性樹脂で構成されている。第1の絶縁層6に
求められる特性は、IC3を完全に被覆しながら、表面
を平坦に保たなければならず、流動性が良いことが望ま
れる。また、IC3からの発熱を効率よく放熱すること
も望まれる。更に高周波用途に対しては低誘電率材料で
あることが望まれる。そのため、第1の絶縁層6は無機
フィラーと熱硬化性樹脂との混合物とすることで、上記
要求を満足させることができるものである。また、第1
の絶縁層6の形成方法としては、印刷法、ディスペンス
法、プレス法、ラミネート法等の手段を用いることがで
きる。第1の絶縁層6は第1の配線1及びIC3を被覆
した後、加熱して完全に硬化させておいても良いし、仮
硬化状態で完全には硬化させていない状態でも良い。た
だし、後に行うレーザ加工により樹脂が溶け出さない程
度まで硬化が進んでいなければならない。第1の絶縁層
6の膜厚は、IC3の上面から20〜100μm程度の
高さまで被覆しているので、IC3を薄く研磨した場合
には150〜200μm程度とすることが可能である。
また、IC3を研磨していない場合は、400〜500
μm程度の膜厚となる。また先にも述べたが、第1の絶
縁層6の表面は平坦化しておくことが重要である。
Next, as shown in FIG. 2C, a first insulating layer 6 is formed so as to cover the first wiring 1 and the IC 3. The first insulating layer 6 is composed of 30 to 95% by weight of an inorganic filler and a thermosetting resin. Regarding the characteristics required for the first insulating layer 6, the surface must be kept flat while completely covering the IC 3, and it is desired that the first insulating layer 6 has good fluidity. It is also desired to efficiently dissipate the heat generated from the IC3. Furthermore, for high frequency applications, low dielectric constant materials are desired. Therefore, the first insulating layer 6 can satisfy the above requirements by using a mixture of an inorganic filler and a thermosetting resin. Also, the first
As a method of forming the insulating layer 6, a method such as a printing method, a dispensing method, a pressing method, a laminating method or the like can be used. After covering the first wiring 1 and the IC 3, the first insulating layer 6 may be heated and completely cured, or may be in a temporarily cured state and not completely cured. However, it must be hardened to such an extent that the resin does not melt by the laser processing performed later. The film thickness of the first insulating layer 6 covers the upper surface of the IC 3 to a height of about 20 to 100 μm, and therefore can be about 150 to 200 μm when the IC3 is thinly polished.
If the IC3 is not polished, it is 400 to 500.
The film thickness is about μm. Further, as described above, it is important to flatten the surface of the first insulating layer 6.

【0044】次に、図2(d)に示すように、レーザ加
工により被覆した第1の絶縁層6の所定の位置に後にイ
ンナービアホール7となるブラインドビアを100〜4
00μmの寸法で加工する。インナービアホール7のサ
イズは小さい方がより配線パターンの高密度化が可能と
なることは言うまでもない。この時、ブラインドビアの
底面にある第1の配線1に対して、ブラインドビア底面
より小さな微小穴8も加工しておくことが重要である。
微小穴8はレーザ加工時の照射エネルギーの調整で容易
に加工することができる。この微小穴8は、第1の配線
1に窪みを付ける程度でも良いが、より大きな効果を得
るために、第1の配線1を貫通させても良い。
Next, as shown in FIG. 2D, blind vias 100 to 4 which will later become inner via holes 7 are formed at predetermined positions on the first insulating layer 6 covered by laser processing.
It is processed with a dimension of 00 μm. It goes without saying that the smaller the size of the inner via hole 7, the higher the density of the wiring pattern can be made. At this time, it is important to machine also the minute hole 8 smaller than the bottom surface of the blind via in the first wiring 1 on the bottom surface of the blind via.
The minute holes 8 can be easily processed by adjusting the irradiation energy during laser processing. The minute holes 8 may be formed to have a recess in the first wiring 1, but the first wiring 1 may be penetrated in order to obtain a larger effect.

【0045】次に、図2(e)に示すように、インナー
ビアホール7へ導電性ペースト9を充填する。導電性ペ
ースト9の充填方法としては、印刷法やディスペンス法
を用いることができる。導電性ペースト9を充填する際
に、インナービアホール7内の気泡が微小穴8へ逃げ込
んでいくため、インナービアホール7内に効率よく充填
することができる。更に、通常インナービアホール7の
開口径と深さの比であるアスペクト比が高い場合は、導
電性ペースト9を充填しても必ずインナービアホール7
の底面に気泡を噛み込んでしまい、導電性ペースト9と
第1の配線1との接続ができないということが起こるの
であるが、微小穴8の存在により、噛み込んでしまった
気泡を微小穴8へ逃がすことができるので、導電性ペー
スト9と第1の配線1との電気的接続を良好に行うこと
ができる。また、導電性ペースト9を充填する方法とし
ては、真空印刷機を用いると更に効率よく充填すること
が可能である。
Next, as shown in FIG. 2E, the inner via hole 7 is filled with a conductive paste 9. As a method for filling the conductive paste 9, a printing method or a dispensing method can be used. When the conductive paste 9 is filled, the bubbles in the inner via holes 7 escape into the minute holes 8, so that the inner via holes 7 can be filled efficiently. Further, when the aspect ratio, which is the ratio of the opening diameter to the depth of the inner via hole 7, is usually high, the inner via hole 7 must be filled with the conductive paste 9 without fail.
It may happen that air bubbles are caught in the bottom surface of the conductive paste 9 and the connection between the conductive paste 9 and the first wiring 1 cannot be made. Therefore, the conductive paste 9 and the first wiring 1 can be satisfactorily electrically connected to each other. Further, as a method of filling the conductive paste 9, a vacuum printing machine can be used for more efficient filling.

【0046】次に図2(f)に示すように、別工程(図
示せず)で第2の絶縁層10に貫通孔を形成し、貫通孔
へ導電性ペースト19を充填した状態で、第1の絶縁層
6の所望の位置へ積層し、更に第1の配線1と同様の方
法で形成したキャリア12付き第2の配線11を所望の
位置へ積層する。第2の絶縁層10は70〜95重量%
の無機フィラーと熱硬化性樹脂の混合物で、第2の熱硬
化性樹脂は硬化前のBステージ状態で、各層を積層後、
熱プレスを行い熱硬化性樹脂を硬化させ第2の配線11
と第1の絶縁層6とを固定するとともに、導電性ペース
ト9、19を介して、第1の配線1と第2の配線11を
電気的に接続する。また、第2の絶縁層10は無機フィ
ラー70〜95重量%と第1の絶縁層6に対して無機フ
ィラーの含有量より多めに分布させているが、第2の絶
縁層10は第1の絶縁層6のような流動性を必要とせ
ず、第2の絶縁層10の硬化時に導電性ペースト19が
押し流されないように低流動性であることが望ましい。
また、第2の絶縁層10も第1の絶縁層6と同種の成分
系とすることで、放熱性、誘電率等の特性を安定化させ
ることができる。
Next, as shown in FIG. 2F, a through hole is formed in the second insulating layer 10 in another step (not shown), and the conductive paste 19 is filled in the through hole. The first insulating layer 6 is laminated at a desired position, and the second wiring 11 with the carrier 12 formed by the same method as the first wiring 1 is further laminated at a desired position. The second insulating layer 10 is 70 to 95% by weight
In the mixture of the inorganic filler and the thermosetting resin, the second thermosetting resin is in the B stage state before curing, after laminating each layer,
The second wiring 11 is formed by hot pressing to harden the thermosetting resin.
And the first insulating layer 6 are fixed, and the first wiring 1 and the second wiring 11 are electrically connected via the conductive pastes 9 and 19. Further, the second insulating layer 10 is 70 to 95% by weight of the inorganic filler and is distributed in a larger amount than the content of the inorganic filler with respect to the first insulating layer 6, but the second insulating layer 10 has the first filler. It is desirable that the fluidity of the insulating layer 6 is not required and that the fluidity of the conductive paste 19 is low when the second insulating layer 10 is cured so that the conductive paste 19 is not washed away.
Further, by making the second insulating layer 10 the same kind of component system as the first insulating layer 6, it is possible to stabilize the characteristics such as heat dissipation and dielectric constant.

【0047】次に図2(g)に示すように、例えば3〜
15MPa、150〜200℃、1〜2時間程度の熱プ
レスにより、第1の絶縁層6、第2の絶縁層10、導電
性ペースト9、19を硬化させ、その後キャリア2、1
2を剥離して電子部品内蔵モジュールとすることができ
る。
Next, as shown in FIG.
The first insulating layer 6, the second insulating layer 10 and the conductive pastes 9 and 19 are cured by hot pressing at 15 MPa, 150 to 200 ° C. for about 1 to 2 hours, and then the carriers 2 and 1 are cured.
2 can be peeled off to form an electronic component built-in module.

【0048】本実施の形態においては、以下に示す効果
を有する。
The present embodiment has the following effects.

【0049】電子部品内蔵モジュールのインナービアホ
ール接続に対して、ブラインドビアホールの底部に微小
穴を形成しておくことで、アスペクト比の高いビア形状
であっても、気泡を噛み込むことなく良好に導電性ペー
ストを充填することができる。また、第2の絶縁層を第
1の絶縁層と同種の成分系とすることで、第2の配線を
容易に接続することができ、しかも特性を安定化させる
ことができる。
With respect to the inner via hole connection of the module with a built-in electronic component, by forming a minute hole at the bottom of the blind via hole, even if the via shape has a high aspect ratio, good conduction is achieved without trapping bubbles. It can be filled with a conductive paste. Further, by using the same type of component system as the first insulating layer for the second insulating layer, the second wiring can be easily connected and the characteristics can be stabilized.

【0050】(実施の形態2)以下に、本発明の実施の
形態2について説明する。実施の形態1と同一内容につ
いては同一番号を付して説明を省略する。
(Second Embodiment) A second embodiment of the present invention will be described below. The same contents as in Embodiment 1 are assigned the same reference numerals and explanations thereof are omitted.

【0051】図3は本発明の実施の形態2における電子
部品内蔵モジュールの製造工程断面図である。
FIG. 3 is a sectional view of a manufacturing process of the electronic component built-in module according to the second embodiment of the present invention.

【0052】図3(a)〜(c)は実施の形態1と同一
内容である。
3A to 3C have the same contents as in the first embodiment.

【0053】次に、図3(d)に示すように、第1の絶
縁層6を形成した後、キャリア2を剥離する。
Next, as shown in FIG. 3D, after forming the first insulating layer 6, the carrier 2 is peeled off.

【0054】次に、図3(e)に示すように、実施の形
態1と同様にブラインドビア加工を行い、同時に、微小
穴8を形成する。
Next, as shown in FIG. 3E, blind via processing is performed in the same manner as in Embodiment 1, and at the same time, minute holes 8 are formed.

【0055】次に、図3(f)に示すように、導電性ペ
ースト9をインナービアホール7へ充填する。この時、
微小穴8の効果により、インナービアホール7は見かけ
上ブラインドビアから貫通ビアとなるため、アスペクト
比の高いビアに対しても、気泡を噛み込むことなく良好
に導電性ペースト9を充填することができる。
Next, as shown in FIG. 3F, the conductive paste 9 is filled into the inner via holes 7. This time,
Due to the effect of the minute holes 8, the inner via hole 7 apparently changes from a blind via to a through via, so that the conductive paste 9 can be satisfactorily filled even in a via having a high aspect ratio without trapping bubbles. .

【0056】次に、図3(g)〜(h)に示すように、
実施の形態1と同様に積層、熱プレスを行い電子部品内
蔵モジュールとすることができる。
Next, as shown in FIGS. 3 (g) to 3 (h),
The electronic component built-in module can be obtained by stacking and hot pressing as in the first embodiment.

【0057】本実施の形態においては、以下に示す効果
を有する。
The present embodiment has the following effects.

【0058】基本的効果としては、実施の形態1と同様
の効果が得られるとともに、レーザビア加工前に、キャ
リアを第1の配線から剥離しておくことで、ブラインド
ビア形成時に、同時に加工する微小穴を貫通孔とするこ
とができ、そのため、ブラインドビアが、見かけ上貫通
ビアとなるため、導電性ペーストの充填を更に良好に行
うことができる。
As a basic effect, the same effect as that of the first embodiment can be obtained, and the carrier is separated from the first wiring before the laser via processing, so that the minute processing is performed at the same time when the blind via is formed. The hole can be a through hole, and therefore the blind via becomes an apparent through via, so that the conductive paste can be filled even better.

【0059】(実施の形態3)以下に、本発明の実施の
形態3について説明する。実施の形態1及び2と同一内
容については同一番号を付して説明を省略する。
(Third Embodiment) The third embodiment of the present invention will be described below. The same contents as those in the first and second embodiments are designated by the same reference numerals and the description thereof will be omitted.

【0060】図4は本発明の実施の形態3における電子
部品内蔵モジュールの製造工程断面図である。
FIG. 4 is a sectional view of a manufacturing process of the electronic component built-in module according to the third embodiment of the present invention.

【0061】図4(a)は多層配線板の断面図である。FIG. 4A is a sectional view of the multilayer wiring board.

【0062】次に示す図4(b)〜(g)は実施の形態
1及び2と同一工程で、多層配線板を用いても、電子部
品内蔵モジュールが可能であると言うことを示してい
る。
FIGS. 4 (b) to 4 (g) shown below show that the electronic component built-in module can be formed by the same steps as those in the first and second embodiments even if a multilayer wiring board is used. .

【0063】本実施の形態においては、以下に示す効果
を有する。
The present embodiment has the following effects.

【0064】基本的効果としては、実施の形態1と同様
の効果が得られ、多層配線板を用いても電子部品内蔵モ
ジュールが形成可能である。
As a basic effect, the same effect as that of the first embodiment can be obtained, and an electronic component built-in module can be formed by using a multilayer wiring board.

【0065】[0065]

【発明の効果】以上のように本発明によれば、電子部品
内蔵モジュールのインナービアホール接続に対して、ブ
ラインドビアホールの底部に微小穴を形成しておくこと
で、アスペクト比の高いビア形状であっても、気泡を噛
み込むことなく良好に導電性ペーストを充填することが
できる。また、第2の絶縁層を第1の絶縁層と同種の成
分系とすることで、第2の配線を容易に接続することが
でき、しかも特性を安定化させることができる。
As described above, according to the present invention, a via hole having a high aspect ratio is formed by forming a minute hole at the bottom of a blind via hole in connection with an inner via hole of an electronic component built-in module. However, the conductive paste can be satisfactorily filled without trapping air bubbles. Further, by using the same type of component system as the first insulating layer for the second insulating layer, the second wiring can be easily connected and the characteristics can be stabilized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1による電子部品内蔵モジ
ュールの断面図
FIG. 1 is a sectional view of an electronic component built-in module according to a first embodiment of the present invention.

【図2】本発明の実施の形態1による電子部品内蔵モジ
ュールの製造工程断面図
FIG. 2 is a sectional view of a manufacturing process of the electronic component built-in module according to the first embodiment of the present invention.

【図3】本発明の実施の形態2による電子部品内蔵モジ
ュールの製造工程断面図
FIG. 3 is a sectional view of a manufacturing process of the electronic component built-in module according to the second embodiment of the present invention.

【図4】本発明の実施の形態3による電子部品内蔵モジ
ュールの製造工程断面図
FIG. 4 is a sectional view of the manufacturing process of the electronic component built-in module according to the third embodiment of the present invention.

【図5】従来の電子部品内蔵モジュールの製造工程断面
FIG. 5 is a cross-sectional view of a manufacturing process of a conventional electronic component built-in module.

【符号の説明】[Explanation of symbols]

1 第1の配線 2 キャリア 3 IC 4 バンプ 5 アンダーフィル 6 第1の絶縁層 7 インナービアホール 8 微小穴 9 導電性ペースト 10 第2の絶縁層 11 第2の配線 12 キャリア 19 導電性ペースト 21 第1の配線 22 多層配線板 23 導電性ペースト 101 基板 102 絶縁性樹脂層 103 ICチップ 106 Cu電極 108 ビアホール接続ランド 109 接着層 110 導電層 110a Cu箔 110b 窓 111 導電層 111a 導電層 115 ビアホール 116 導電層 1st wiring 2 career 3 IC 4 bumps 5 Underfill 6 First insulating layer 7 Inner beer hall 8 micro holes 9 Conductive paste 10 Second insulating layer 11 Second wiring 12 career 19 Conductive paste 21 First wiring 22 Multilayer wiring board 23 Conductive paste 101 substrate 102 Insulating resin layer 103 IC chip 106 Cu electrode 108 Beer hole connection land 109 Adhesive layer 110 conductive layer 110a Cu foil 110b window 111 conductive layer 111a conductive layer 115 beer hall 116 conductive layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 Q X H01L 23/12 Q (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E317 AA24 BB01 BB12 CC22 CC25 CD32 CD34 GG11 5E343 AA02 AA07 AA12 AA39 BB03 BB24 BB28 BB66 DD56 DD63 ER52 GG13 5E346 AA04 AA12 AA15 AA43 AA60 BB01 CC02 CC08 CC32 CC34 DD01 DD33 EE02 EE06 EE08 FF18 FF45 GG15 GG28 GG40 HH07 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/46 H05K 3/46 Q X H01L 23/12 Q (72) Inventor Seiichi Nakatani Kadoma City, Osaka Kadoma 1006 Matsushita Electric Industrial Co., Ltd. F-term (reference) 5E317 AA24 BB01 BB12 CC22 CC25 CD32 CD34 GG11 5E343 AA02 AA07 AA12 AA39 BB03 BB24 BB28 BB66 DD56 DD63 ER52 CC33 A02 CC03 CC02 CC33 CC02 CD33 EE06 EE08 FF18 FF45 GG15 GG28 GG40 HH07

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 第1の配線と、前記第1の配線上に接続
する電子部品と、前記第1の配線と前記電子部品を被う
絶縁層と、前記絶縁層上に形成された第2の配線と、前
記第1の配線と前記第2の配線とを電気的に接続する導
電性ペーストが充填されたインナービアホールを具備す
る電子部品内蔵モジュールであって、前記第1の配線の
前記インナービアホールと接続する部分に前記インナー
ビアホールの直径以下の窪みを形成していることを特徴
とする電子部品内蔵モジュール。
1. A first wiring, an electronic component connected to the first wiring, an insulating layer covering the first wiring and the electronic component, and a second portion formed on the insulating layer. And an inner via hole filled with a conductive paste for electrically connecting the first wiring and the second wiring, wherein the inner part of the first wiring is provided. A module with a built-in electronic component, wherein a recess having a diameter equal to or smaller than the diameter of the inner via hole is formed in a portion connected to the via hole.
【請求項2】 前記窪みが貫通孔であることを特徴とす
る請求項1記載の電子部品内蔵モジュール。
2. The electronic component built-in module according to claim 1, wherein the recess is a through hole.
【請求項3】 前記絶縁層が第1の絶縁層及び第2の絶
縁層の2層構造であることを特徴とする請求項1または
2記載の電子部品内蔵モジュール。
3. The electronic component built-in module according to claim 1, wherein the insulating layer has a two-layer structure of a first insulating layer and a second insulating layer.
【請求項4】 前記第1の絶縁層は無機フィラー30重
量%〜95重量%と熱硬化性樹脂とを含む混合物である
ことを特徴とする請求項3記載の電子部品内蔵モジュー
ル。
4. The electronic component built-in module according to claim 3, wherein the first insulating layer is a mixture containing 30% by weight to 95% by weight of an inorganic filler and a thermosetting resin.
【請求項5】 前記第2の絶縁層は無機フィラー70重
量%〜95重量%と熱硬化性樹脂とを含む混合物である
ことを特徴とする請求項3記載の電子部品内蔵モジュー
ル。
5. The electronic component built-in module according to claim 3, wherein the second insulating layer is a mixture containing 70% by weight to 95% by weight of an inorganic filler and a thermosetting resin.
【請求項6】 前記第1の絶縁層に形成されている前記
インナービアホールがブラインドビア加工により形成さ
れることを特徴とする請求項3記載の電子部品内蔵モジ
ュール。
6. The electronic component built-in module according to claim 3, wherein the inner via hole formed in the first insulating layer is formed by blind via processing.
【請求項7】 前記第2の絶縁層に形成されている前記
インナービアホールが貫通ビア加工により形成されてい
ることを特徴とする請求項3記載の電子部品内蔵モジュ
ール。
7. The electronic component built-in module according to claim 3, wherein the inner via hole formed in the second insulating layer is formed by through via processing.
【請求項8】 前記ブラインドビア加工はレーザ照射に
よって行われることを特徴とする請求項6記載の電子部
品内蔵モジュール。
8. The electronic component built-in module according to claim 6, wherein the blind via processing is performed by laser irradiation.
【請求項9】 前記貫通ビア加工は、ドリル加工、パン
チング加工、レーザ照射のいずれかによって行われるこ
とを特徴とする請求項7記載の電子部品内蔵モジュー
ル。
9. The electronic component built-in module according to claim 7, wherein the through via processing is performed by any one of drill processing, punching processing, and laser irradiation.
【請求項10】 キャリア上に形成された第1の配線上
の所望の位置に電子部品を実装する工程と、前記第1の
配線と前記電子部品を被う第1の絶縁層を形成する工程
と、前記第1の絶縁層の所望の位置にレーザ照射により
ブラインドビアを加工する工程と、前記ブラインドビア
内へ導電性ペーストを充填する工程と、別工程で貫通孔
を形成した後貫通孔内に導電性ペーストを充填した第2
の絶縁層を前記第1の絶縁層上の所望の位置に積層する
工程と、キャリア上に形成された第2の配線を前記第2
の配線側が前記第2の絶縁層上の所望の位置に重なるよ
うに積層する工程と、前記積層体を加熱プレスする工程
と、前記加熱プレス後前記第1の配線及び前記第2の配
線から前記キャリアを剥離する工程とを具備する電子部
品内蔵モジュールの製造方法。
10. A step of mounting an electronic component at a desired position on a first wiring formed on a carrier, and a step of forming a first insulating layer covering the first wiring and the electronic component. And a step of processing a blind via at a desired position of the first insulating layer by laser irradiation, a step of filling the blind via with a conductive paste, and a step of forming a through hole in another step and then a through hole Second with conductive paste filled in
The step of laminating the second insulating layer at a desired position on the first insulating layer and the second wiring formed on the carrier by the second wiring.
Laminating so that the wiring side thereof overlaps a desired position on the second insulating layer, a step of hot pressing the laminated body, and a step of hot pressing the laminated body from the first wiring and the second wiring. A method of manufacturing a module with a built-in electronic component, comprising the step of peeling a carrier.
【請求項11】 前記第1の絶縁層の所望の位置にレー
ザ照射によりブラインドビアを加工する工程において、
前記ブラインドビア下部の前記第1の配線部分に前記ブ
ラインドビアの直径以下の窪みを同時に加工することを
特徴とする請求項10記載の電子部品内蔵モジュールの
製造方法。
11. In the step of processing a blind via at a desired position of the first insulating layer by laser irradiation,
11. The method for manufacturing an electronic component built-in module according to claim 10, wherein a recess having a diameter equal to or smaller than the blind via is simultaneously formed in the first wiring portion below the blind via.
【請求項12】 キャリア上に形成された第1の配線上
の所望の位置に電子部品を実装する工程と、前記第1の
配線と前記電子部品を被う第1の絶縁層を形成する工程
と、前記第1の配線を前記キャリアから剥離する工程
と、前記第1の絶縁層の所望の位置にレーザ照射により
ブラインドビアを加工する工程と、前記ブラインドビア
内へ導電性ペーストを充填する工程と、別工程で貫通孔
を形成した後貫通孔内に導電性ペーストを充填した第2
の絶縁層を前記第1の絶縁層上の所望の位置に積層する
工程と、キャリア上に形成された第2の配線を前記第2
の配線側が前記第2の絶縁層上の所望の位置に重なるよ
うに積層する工程と、前記積層体を加熱プレスする工程
と、前記加熱プレス後前記第2の配線から前記キャリア
を剥離する工程とを具備する電子部品内蔵モジュールの
製造方法において、前記ブラインドビア下部の前記第1
の配線部分に前記ブラインドビアの直径以下の窪みを同
時に加工することを特徴とする電子部品内蔵モジュール
の製造方法。
12. A step of mounting an electronic component at a desired position on a first wiring formed on a carrier, and a step of forming a first insulating layer covering the first wiring and the electronic component. And a step of peeling the first wiring from the carrier, a step of processing a blind via at a desired position of the first insulating layer by laser irradiation, and a step of filling the blind via with a conductive paste. And a second step of forming a through hole in a separate step and then filling the through hole with a conductive paste.
The step of laminating the second insulating layer at a desired position on the first insulating layer and the second wiring formed on the carrier by the second wiring.
Laminating so that the wiring side thereof overlaps a desired position on the second insulating layer, a step of hot pressing the laminated body, and a step of peeling the carrier from the second wiring after the hot pressing. A method of manufacturing a module with a built-in electronic component, comprising:
A method for manufacturing an electronic component built-in module, wherein a recess having a diameter equal to or smaller than that of the blind via is simultaneously processed in the wiring part.
【請求項13】 多層配線板上の所望の位置に電子部品
を実装する工程と、前記電子部品を含む前記多層配線板
の前記電子部品を実装した面を被う第1の絶縁層を形成
する工程と、前記第1の絶縁層の所望の位置にレーザ照
射によりブラインドビアを加工する工程と、前記ブライ
ンドビア内へ導電性ペーストを充填する工程と、別工程
で貫通孔を形成した後貫通孔内に導電性ペーストを充填
した第2の絶縁層を前記第1の絶縁層上の所望の位置に
積層する工程と、キャリア上に形成された配線を前記配
線側が前記第2の絶縁層上の所望の位置に重なるように
積層する工程と、前記積層体を加熱プレスする工程と、
前記加熱プレス後前記配線から前記キャリアを剥離する
工程とを具備する電子部品内蔵モジュールの製造方法に
おいて、前記ブラインドビア下部の前記多層配線板部分
に前記ブラインドビアの直径以下の窪みを同時に加工す
ることを特徴とする電子部品内蔵モジュールの製造方
法。
13. A step of mounting an electronic component at a desired position on a multilayer wiring board, and forming a first insulating layer covering a surface of the multilayer wiring board including the electronic component on which the electronic component is mounted. A step, a step of processing a blind via at a desired position of the first insulating layer by laser irradiation, a step of filling a conductive paste into the blind via, and a through hole after forming a through hole in another step. Stacking a second insulating layer filled with a conductive paste in a desired position on the first insulating layer, and wiring formed on a carrier with the wiring side on the second insulating layer. A step of stacking so as to overlap at a desired position, a step of hot-pressing the stacked body,
In the method for manufacturing an electronic component built-in module, which comprises a step of peeling the carrier from the wiring after the hot pressing, simultaneously processing a recess having a diameter equal to or smaller than the blind via in the multilayer wiring board portion below the blind via. And a method of manufacturing a module with a built-in electronic component.
【請求項14】 前記窪みが貫通孔であることを特徴と
する請求項11〜13のいずれかに記載の電子部品内蔵
モジュールの製造方法。
14. The method for manufacturing an electronic component built-in module according to claim 11, wherein the recess is a through hole.
JP2001316408A 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor Pending JP2003124380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001316408A JP2003124380A (en) 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001316408A JP2003124380A (en) 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor

Publications (1)

Publication Number Publication Date
JP2003124380A true JP2003124380A (en) 2003-04-25

Family

ID=19134430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001316408A Pending JP2003124380A (en) 2001-10-15 2001-10-15 Module with incorporated electronic component and production method therefor

Country Status (1)

Country Link
JP (1) JP2003124380A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311183A (en) * 2005-04-28 2006-11-09 Sony Corp Semiconductor device and its manufacturing method
JP2007123774A (en) * 2005-10-31 2007-05-17 Toshiba Corp Printed circuit board, electronic apparatus, and process for producing printed circuit board
JP2008130694A (en) * 2006-11-17 2008-06-05 Tdk Corp Electronic component module
JP2008159682A (en) * 2006-12-21 2008-07-10 Fujikura Ltd Multilayer printed wiring board and its manufacturing method
JP2008305976A (en) * 2007-06-07 2008-12-18 Kinsus Interconnect Technology Corp High density thin line mounting structure and its manufacturing method
WO2008155957A1 (en) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. Method for manufacturing substrate with built-in component and substrate with built-in component
WO2009081853A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
WO2009119600A1 (en) * 2008-03-26 2009-10-01 株式会社村田製作所 Method for manufacturing wiring board and wiring board
JP2011071450A (en) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd Method of manufacturing component built-in substrate
FR2957481A1 (en) * 2010-03-10 2011-09-16 Commissariat Energie Atomique INTERCONNECTION STRUCTURE COMPRISING VIAS BORGNES FOR METALLIZATION
JP2012129363A (en) * 2010-12-15 2012-07-05 Fujitsu Ltd Substrate with built-in electronic component and method of manufacturing the same
US8890002B2 (en) 2009-08-24 2014-11-18 Murata Manufacturing Co., Ltd. Resin multilayer substrate and method for manufacturing the resin multilayer substrate

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311183A (en) * 2005-04-28 2006-11-09 Sony Corp Semiconductor device and its manufacturing method
JP2007123774A (en) * 2005-10-31 2007-05-17 Toshiba Corp Printed circuit board, electronic apparatus, and process for producing printed circuit board
JP2008130694A (en) * 2006-11-17 2008-06-05 Tdk Corp Electronic component module
JP2008159682A (en) * 2006-12-21 2008-07-10 Fujikura Ltd Multilayer printed wiring board and its manufacturing method
JP2008305976A (en) * 2007-06-07 2008-12-18 Kinsus Interconnect Technology Corp High density thin line mounting structure and its manufacturing method
JPWO2008155957A1 (en) * 2007-06-19 2010-08-26 株式会社村田製作所 Manufacturing method of component-embedded substrate and component-embedded substrate
WO2008155957A1 (en) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. Method for manufacturing substrate with built-in component and substrate with built-in component
US20100236698A1 (en) * 2007-12-25 2010-09-23 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring substrate
CN101911847B (en) * 2007-12-25 2012-07-18 株式会社村田制作所 Method for manufacturing multilayer wiring board
WO2009081853A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring board
JP4434315B2 (en) * 2007-12-25 2010-03-17 株式会社村田製作所 Manufacturing method of multilayer wiring board
JPWO2009081853A1 (en) * 2007-12-25 2011-05-06 株式会社村田製作所 Manufacturing method of multilayer wiring board
US8419884B2 (en) 2007-12-25 2013-04-16 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer wiring substrate
WO2009119600A1 (en) * 2008-03-26 2009-10-01 株式会社村田製作所 Method for manufacturing wiring board and wiring board
JP4748281B2 (en) * 2008-03-26 2011-08-17 株式会社村田製作所 Wiring board manufacturing method and wiring board
US8890002B2 (en) 2009-08-24 2014-11-18 Murata Manufacturing Co., Ltd. Resin multilayer substrate and method for manufacturing the resin multilayer substrate
JP2011071450A (en) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd Method of manufacturing component built-in substrate
US8482130B2 (en) 2010-03-10 2013-07-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Interconnect structure comprising blind vias intended to be metalized
FR2957481A1 (en) * 2010-03-10 2011-09-16 Commissariat Energie Atomique INTERCONNECTION STRUCTURE COMPRISING VIAS BORGNES FOR METALLIZATION
EP2365743A3 (en) * 2010-03-10 2016-03-23 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Interconnection structure including blind via holes intended for being metallised
JP2012129363A (en) * 2010-12-15 2012-07-05 Fujitsu Ltd Substrate with built-in electronic component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3813402B2 (en) Manufacturing method of semiconductor device
TWI436717B (en) Wiring board capable of having built-in functional element and method for manufacturing the same
TWI278048B (en) Semiconductor device and its manufacturing method
JP4093186B2 (en) Manufacturing method of semiconductor device
JP6687343B2 (en) Electrical interconnection structure for embedded semiconductor device package and method of manufacturing the same
US20220045008A1 (en) Semiconductor package and method of fabricating the same
US7888174B2 (en) Embedded chip package process
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20080150164A1 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JP4024188B2 (en) Manufacturing method of semiconductor chip built-in wiring board
JP2001257288A (en) Flip-chip semiconductor device and method of manufacturing the same
JP2006173232A (en) Semiconductor apparatus and its manufacturing method
US8581421B2 (en) Semiconductor package manufacturing method and semiconductor package
US11139230B2 (en) Flip-chip package substrate and method for preparing the same
US8058723B2 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
JP7202785B2 (en) Wiring board and method for manufacturing wiring board
JP3691995B2 (en) Semiconductor package, manufacturing method thereof, and semiconductor device
JP2003124380A (en) Module with incorporated electronic component and production method therefor
JP2005019938A (en) Semiconductor device and its manufacturing method
WO2010067508A1 (en) Multilayer substrate and method for manufacturing same
JP4438389B2 (en) Manufacturing method of semiconductor device
JP3926736B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
JP2001077536A (en) Printed wiring board with built-in electronic circuit board, and manufacture thereof
JP2006173234A (en) Semiconductor device and its manufacturing method
CN215266272U (en) High-radiating-plate-level fan-out packaging structure based on copper foil carrier plate