JP2003115456A - Semiconductor device and method of forming it - Google Patents

Semiconductor device and method of forming it

Info

Publication number
JP2003115456A
JP2003115456A JP2001310766A JP2001310766A JP2003115456A JP 2003115456 A JP2003115456 A JP 2003115456A JP 2001310766 A JP2001310766 A JP 2001310766A JP 2001310766 A JP2001310766 A JP 2001310766A JP 2003115456 A JP2003115456 A JP 2003115456A
Authority
JP
Japan
Prior art keywords
laser
film
semiconductor film
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001310766A
Other languages
Japanese (ja)
Other versions
JP2003115456A5 (en
Inventor
Koki Inoue
弘毅 井上
Akihisa Shimomura
明久 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001310766A priority Critical patent/JP2003115456A/en
Publication of JP2003115456A publication Critical patent/JP2003115456A/en
Publication of JP2003115456A5 publication Critical patent/JP2003115456A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve a problem in which the crystal grain size is as small as several nanometers to several ten nanometers because of a short melting time caused by a very short pulse width of a laser light emitted from an excimer laser and because of a low transmittance of the semiconductor film for the laser light. SOLUTION: This method is to form a semiconductor film having a large crystal-grain size by irradiating a crystalline semiconductor film formed by a thermal crystallization method utilizing metal elements with a laser light. Another constitution of this method is to form a semiconductor film having a low crystal-defect density and a large crystal-grain size by irradiating a crystalline semiconductor film formed by a thermal crystallization method utilizing metal elements with a laser light and by heat-treating again.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の作製
方法に関し、特に非晶質半導体膜を熱処理及びレーザア
ニールにより結晶化させる工程を含む半導体装置の作製
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of crystallizing an amorphous semiconductor film by heat treatment and laser annealing.

【0002】[0002]

【従来の技術】近年、ガラス等の絶縁基板上に形成され
た非晶質半導体膜を結晶化させ、結晶構造を有する半導
体膜(以下、結晶性半導体膜という)を形成する技術が
広く研究されている。結晶化法としては、ファーネスア
ニール炉を用いた熱アニール法や、瞬間熱アニール法
(RTA法)、又はレーザアニール法などが検討されて
いる。結晶化に際してはこれらの方法の内、いずれか一
つまたは複数を組み合わせて行うことが可能である。
2. Description of the Related Art In recent years, a technique for crystallizing an amorphous semiconductor film formed on an insulating substrate such as glass to form a semiconductor film having a crystalline structure (hereinafter referred to as a crystalline semiconductor film) has been widely studied. ing. As a crystallization method, a thermal annealing method using a furnace annealing furnace, a rapid thermal annealing method (RTA method), a laser annealing method, and the like are being studied. For crystallization, any one of these methods or a combination of a plurality of methods can be used.

【0003】結晶性半導体膜は、非晶質半導体膜と比較
し、非常に高い移動度を有する。このため、この結晶性
半導体膜を用いて薄膜トランジスタ(TFT)を形成
し、例えば、1枚のガラス基板上に、画素部用、また
は、画素部用と駆動回路用のTFTを形成したアクティ
ブマトリクス型の液晶表示装置等に利用されている。
A crystalline semiconductor film has extremely high mobility as compared with an amorphous semiconductor film. Therefore, an active matrix type in which a thin film transistor (TFT) is formed using this crystalline semiconductor film and TFTs for a pixel portion or for a pixel portion and a driving circuit are formed over one glass substrate, for example It is used for the liquid crystal display device of.

【0004】通常、ファーネスアニール炉で非晶質半導
体膜を結晶化させるには、600℃以上で10時間以上
の熱処理を必要としていた。この結晶化に適用できる基
板材料は石英であるが、石英基板は高価で、特に大面積
に加工するのは非常に困難であった。しかし、生産効率
を上げるためには基板を大面積化する必要が不可欠であ
り、近年においては一辺が1mを越えるサイズの基板の
使用も考慮されるようになっている。
Usually, in order to crystallize an amorphous semiconductor film in a furnace annealing furnace, heat treatment at 600 ° C. or higher for 10 hours or longer is required. The substrate material applicable to this crystallization is quartz, but the quartz substrate is expensive, and it is very difficult to process it particularly in a large area. However, in order to improve the production efficiency, it is necessary to increase the area of the substrate, and in recent years, the use of a substrate having a side of more than 1 m has been considered.

【0005】一方、特開平7-183540号公報に開
示されている金属元素を用いる熱結晶化法は、従来問題
とされていた結晶化温度を低温化することを可能として
いる。その方法は、非晶質半導体膜にニッケルまたは、
パラジウム、または鉛等の元素を微量に添加し、その後
550℃にて4時間の熱処理で結晶性半導体膜の形成を
可能にしている。
On the other hand, the thermal crystallization method using a metal element disclosed in JP-A-7-183540 makes it possible to lower the crystallization temperature, which has been a problem in the past. The method is as follows:
It is possible to form a crystalline semiconductor film by adding a trace amount of an element such as palladium or lead and then performing a heat treatment at 550 ° C. for 4 hours.

【0006】一方、レーザアニール法は、基板の温度を
余り上昇させずに、半導体膜にのみ高いエネルギーを与
えることが出来るため、歪点の低いガラス基板には勿
論、プラスチック基板等にも用いることが出来る点で注
目されている技術である。
On the other hand, since the laser annealing method can give high energy only to the semiconductor film without raising the temperature of the substrate so much, it can be used not only for a glass substrate having a low strain point but also for a plastic substrate or the like. This is a technology that is drawing attention because it can

【0007】レーザアニール法の一例は、エキシマレー
ザに代表されるパルスレーザ光を、照射面において、数
cm角の四角いスポットや、長さ100mm以上の線状
となるように光学系にて成形し、レーザ光を移動させて
(あるいはレーザ光の照射位置を被照射体に対し相対的
に移動させて)アニールを行う方法である。なお、ここ
でいう「線状」は、厳密な意味で「線」を意味している
のではなく、アスペクト比の大きい長方形(もしくは長
楕円形)を意味する。例えば、アスペクト比が2以上
(好ましくは10〜10000)のもの指すが、照射面
における形状が矩形状であるレーザ光(矩形状ビーム)
に含まれることに変わりはない。なお、線状とするのは
被照射体に対して十分なアニールを行うためのエネルギ
ー密度を確保するためであり、矩形状や面状であっても
被照射体に対して十分なアニールを行えるのであれば構
わない。
As an example of the laser annealing method, a pulsed laser beam typified by an excimer laser is shaped by an optical system so that a square spot of several cm square or a linear shape with a length of 100 mm or more is formed on the irradiation surface. , Move the laser light
This is a method of performing annealing (or moving the irradiation position of the laser light relative to the irradiation target). In addition, the "line shape" here does not mean a "line" in a strict sense, but means a rectangle (or an oblong shape) having a large aspect ratio. For example, a laser beam having an aspect ratio of 2 or more (preferably 10 to 10000) but having a rectangular shape on the irradiation surface (rectangular beam)
There is no difference in being included in. Note that the linear shape is for ensuring energy density for performing sufficient annealing on the irradiation target, and sufficient annealing can be performed on the irradiation target even if it is rectangular or planar. It doesn't matter.

【0008】このようにして作製される結晶性半導体膜
は、複数の結晶粒が集合して形成されており、その結晶
粒の位置と大きさはランダムなものである。ガラス基板
上に作製されるTFTは素子分離のために、前記結晶性
半導体を島状のパターニングに分離して形成している。
その場合において、結晶粒の位置や大きさを指定して形
成する事はできなかった。結晶粒内と比較して、結晶粒
の界面(結晶粒界)は非晶質構造や結晶欠陥などに起因
する再結合中心や捕獲中心が無数に存在している。この
捕獲中心にキャリアがトラップされると、結晶粒界のポ
テンシャルが上昇し、キャリアに対して障壁となるた
め、キャリアの電流輸送特性を低下することが知られて
いる。チャネル形成領域の半導体膜の結晶性は、TFT
の特性に重大な影響を及ぼすが、結晶粒界の影響を排除
して単結晶の半導体膜で前記チャネル形成領域を形成す
ることはほとんど不可能であった。
The crystalline semiconductor film thus produced is formed by aggregating a plurality of crystal grains, and the positions and sizes of the crystal grains are random. A TFT formed on a glass substrate is formed by separating the crystalline semiconductor into island-shaped patterning for element separation.
In that case, it was not possible to form by specifying the position and size of the crystal grain. Compared with the inside of crystal grains, the interface (crystal grain boundary) of crystal grains has innumerable recombination centers and trap centers due to an amorphous structure and crystal defects. It is known that when carriers are trapped in the trap centers, the potential of the crystal grain boundary rises and becomes a barrier against the carriers, so that the current transport characteristics of the carriers are deteriorated. The crystallinity of the semiconductor film in the channel formation region is
However, it was almost impossible to form the channel formation region with a single crystal semiconductor film by eliminating the influence of crystal grain boundaries.

【0009】なお、結晶粒の成長距離は、結晶化時間と
成長速度の積に比例することが知られている。ここで、
結晶化時間とは半導体膜中に結晶核が生成されてから半
導体膜の結晶化が終了するまでの時間と定義する。ま
た、半導体膜が溶融してから結晶化が終了するまでの時
間を溶融時間とすると、溶融時間を延ばして、半導体膜
の冷却速度を緩やかなものとすれば、結晶化時間が長く
なり、大粒径の結晶粒を形成することができる。
It is known that the growth distance of crystal grains is proportional to the product of crystallization time and growth rate. here,
The crystallization time is defined as the time from the generation of crystal nuclei in the semiconductor film to the end of the crystallization of the semiconductor film. Further, when the time from the melting of the semiconductor film to the end of crystallization is defined as the melting time, if the melting time is extended and the cooling rate of the semiconductor film is made slow, the crystallization time becomes long, and Crystal grains of a grain size can be formed.

【0010】[0010]

【発明が解決しようとする課題】レーザアニール法にお
いて、エキシマレーザによる結晶化は、レーザ光のパル
ス幅は数十ns程度と非常に短い。そのため、このよう
なレーザを用いて半導体膜にレーザ光を照射すると、半
導体膜は溶融した後、急激に冷却する。その結果、溶融
時間が短くなり、結晶粒の大きさは数nm〜数十nm程
度と非常に小さくなってしまう。
In the laser annealing method, the crystallization by the excimer laser has a very short pulse width of several tens ns of laser light. Therefore, when a semiconductor film is irradiated with laser light using such a laser, the semiconductor film is melted and then cooled rapidly. As a result, the melting time becomes short, and the size of the crystal grain becomes very small, about several nm to several tens of nm.

【0011】ここで、図1に1737ガラス基板上に形
成された膜厚55nmの非晶質珪素膜における波長に対
する反射率、透過率および吸収率を、図2に1737ガ
ラス基板上に形成された膜厚55nmの結晶性珪素膜に
おける波長に対する反射率、透過率および吸収率を示
す。なお、前記結晶性珪素膜は、非晶質珪素膜を金属元
素(ここではニッケル)による熱アニール法により結晶
化させたものである。なお、図3に1737ガラス基板
の波長に対する反射率、透過率を示す。
Here, the reflectance, the transmittance and the absorptance with respect to the wavelength of the amorphous silicon film having a film thickness of 55 nm formed on the 1737 glass substrate in FIG. 1 are formed on the 1737 glass substrate in FIG. The reflectance, the transmittance, and the absorptance with respect to wavelength in a crystalline silicon film having a film thickness of 55 nm are shown. The crystalline silicon film is obtained by crystallizing an amorphous silicon film by a thermal annealing method using a metal element (here, nickel). Note that FIG. 3 shows the reflectance and the transmittance with respect to the wavelength of the 1737 glass substrate.

【0012】代表的なエキシマレーザとしてXeClエ
キシマレーザが挙げられるが、発振するレーザ光の波長
は308nmである。図1および図2で示すように、波
長が308nmでは半導体膜に対する吸収係数が高いた
め、膜中までレーザ光が侵入せず、表面近傍のみが選択
的加熱されることになる。その結果、半導体膜の溶融時
間を短くし、結晶粒の大きさを小さくする要因となって
いる。
A typical excimer laser is a XeCl excimer laser, and the wavelength of oscillating laser light is 308 nm. As shown in FIGS. 1 and 2, when the wavelength is 308 nm, the absorption coefficient for the semiconductor film is high, so that the laser light does not penetrate into the film and only the vicinity of the surface is selectively heated. As a result, the melting time of the semiconductor film is shortened and the size of the crystal grain is reduced.

【0013】本発明はこのような問題点を鑑みてなされ
たものであり、非晶質半導体膜を結晶化して得られる結
晶性半導体膜における結晶粒の大粒径化を可能とする技
術を提供することを目的とする。
The present invention has been made in view of the above problems, and provides a technique capable of increasing the crystal grain size in a crystalline semiconductor film obtained by crystallizing an amorphous semiconductor film. The purpose is to do.

【0014】[0014]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置の作製方法は、非晶質半導体
膜に金属元素を添加した後、非晶質半導体膜を熱処理に
より結晶化して第1の結晶性半導体膜を形成し、第1の
結晶性半導体膜に、波長が350nm以上であり、エネル
ギー密度が700mJ/cm2乃至1800mJ/cm2のパルス発
振するレーザ光を複数回照射して第2の結晶性半導体膜
を形成するものである。
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention is a method of crystallizing an amorphous semiconductor film by heat treatment after adding a metal element to the amorphous semiconductor film. To form a first crystalline semiconductor film, and the first crystalline semiconductor film is pulsed with laser light having a wavelength of 350 nm or more and an energy density of 700 mJ / cm 2 to 1800 mJ / cm 2 a plurality of times. Irradiation is performed to form the second crystalline semiconductor film.

【0015】また、他の構成として、非晶質半導体膜に
金属元素を添加した後、非晶質半導体膜を第1の熱処理
により結晶化して第1の結晶性半導体膜を形成し、第1
の結晶性半導体膜に、波長が350nm以上であり、エネ
ルギー密度が700mJ/cm2乃至1800mJ/cm2のパルス
発振するレーザ光を複数回照射して、第2の結晶性半導
体膜を形成し、第2の結晶性半導体膜に第2の熱処理を
行って第3の結晶性半導体膜を形成するものである。
As another structure, after adding a metal element to the amorphous semiconductor film, the amorphous semiconductor film is crystallized by a first heat treatment to form a first crystalline semiconductor film.
The crystalline semiconductor film of is irradiated with pulsed laser light having a wavelength of 350 nm or more and an energy density of 700 mJ / cm 2 to 1800 mJ / cm 2 multiple times to form a second crystalline semiconductor film, A second heat treatment is performed on the second crystalline semiconductor film to form a third crystalline semiconductor film.

【0016】上記発明の構成において、波長が350nm
以上であり、エネルギー密度が700mJ/cm2乃至180
0mJ/cm2のパルス発振するレーザ光を複数回照射するこ
とで、結晶性半導体膜の結晶粒を大粒径化することがで
きる。
In the structure of the above invention, the wavelength is 350 nm.
Above, energy density is 700mJ / cm 2 to 180
By irradiating the laser light with a pulse oscillation of 0 mJ / cm 2 a plurality of times, the crystal grains of the crystalline semiconductor film can have a large grain size.

【0017】また、上記構成において、金属元素として
Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、P
t、Cu、Ag、Au、Al、In、Sn、Pb、P、
As、Sbから選ばれた一種または複数種の元素が適用
される。このような金属元素を添加した後に行う熱処理
は、ファーネスアニール法またはRTA法により行うこ
とが好ましい。
In the above structure, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir and P are used as metal elements.
t, Cu, Ag, Au, Al, In, Sn, Pb, P,
One or more elements selected from As and Sb are applied. The heat treatment performed after adding such a metal element is preferably performed by a furnace annealing method or an RTA method.

【0018】また、上記構成において、レーザ光は、パ
ルス発振の固体レーザまたは気体レーザまたは金属レー
ザから発振されたものであることを特徴としている。固
体レーザとして、パルス発振のYAGレーザ、YVO4
レーザ、YLFレーザ、YAlO3レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライドレーザ、Ti:
サファイアレーザなどが適用される。
Further, in the above structure, the laser beam is oscillated from a pulsed solid-state laser, a gas laser or a metal laser. As a solid-state laser, a pulsed YAG laser, YVO 4
Laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandride laser, Ti:
Sapphire laser or the like is applied.

【0019】また、上記構成において、レーザ光は、非
線形光学素子により高調波に変換されていることが望ま
しい。例えば、YAGレーザは、基本波として、波長1
065nmのレーザ光を出すことで知られている。この
レーザ光の珪素膜に対する吸収係数は非常に低く、この
ままでは半導体膜の1つである非晶質珪素膜の結晶化を
行うことは技術的に困難である。ところが、このレーザ
光は非線形光学素子を用いることにより、より短波長に
変換することができ、高調波として、第2高調波(53
2nm)、第3高調波(355nm)が望ましい。これ
らの高調波は非晶質珪素膜に対し吸収係数が高いので、
非晶質珪素膜の結晶化に用いる事ができる。
Further, in the above structure, it is desirable that the laser light is converted into a harmonic by a non-linear optical element. For example, a YAG laser has a wavelength of 1 as a fundamental wave.
It is known to emit a 065 nm laser beam. The absorption coefficient of the laser beam for the silicon film is very low, and it is technically difficult to crystallize the amorphous silicon film which is one of the semiconductor films as it is. However, this laser light can be converted into a shorter wavelength by using a non-linear optical element, and the second harmonic wave (53
2 nm) and the third harmonic (355 nm) are desirable. Since these harmonics have a high absorption coefficient with respect to the amorphous silicon film,
It can be used for crystallization of an amorphous silicon film.

【0020】波長350nm以上のレーザ光を結晶性半
導体膜に照射することにより、レーザ光は結晶性半導体
膜の内部まで侵入するので、当該半導体膜は内側から加
熱され、溶融時間が長くなるので大粒径化を図ることが
できる。
By irradiating the crystalline semiconductor film with laser light having a wavelength of 350 nm or more, the laser light penetrates into the crystalline semiconductor film, so that the semiconductor film is heated from the inside and the melting time becomes long. The particle size can be reduced.

【0021】また、上記構成において、前記非晶質半導
体膜として珪素膜を用いるのが望ましい。また、非晶質
珪素膜のほかに、非晶質珪素ゲルマニウム膜などの非晶
質構造を有する化合物半導体膜を適用しても良い。そし
て、非晶質珪素膜を形成するための基板として、ガラス
基板、石英基板やシリコン基板、プラスチック基板、金
属基板、ステンレス基板、可撓性基板などを用いること
ができる。前記ガラス基板として、バリウムホウケイ酸
ガラス、またはアルミノホウケイ酸ガラスなどのガラス
からなる基板が挙げられる。また、可撓性基板とは、P
ET、PES、PEN、アクリルなどからなるフィルム
状の基板のことであり、可撓性基板を用いて半導体装置
を作製すれば、軽量化が見込まれる。可撓性基板の表
面、または表面および裏面にアルミ膜(AlON、Al
N、AlOなど)、炭素膜(DLC(ダイヤモンドライ
クカーボン)など)、SiNなどのバリア層を単層また
は多層にして形成すれば、耐久性などが向上するので望
ましい。
In the above structure, it is desirable to use a silicon film as the amorphous semiconductor film. In addition to the amorphous silicon film, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be applied. Then, a glass substrate, a quartz substrate, a silicon substrate, a plastic substrate, a metal substrate, a stainless substrate, a flexible substrate, or the like can be used as a substrate for forming the amorphous silicon film. Examples of the glass substrate include a substrate made of glass such as barium borosilicate glass or aluminoborosilicate glass. A flexible substrate is P
It is a film-shaped substrate made of ET, PES, PEN, acrylic, or the like, and if a semiconductor device is manufactured using a flexible substrate, weight reduction is expected. Aluminum film (AlON, Al
It is desirable to form a barrier layer such as N, AlO, etc.), a carbon film (DLC (diamond-like carbon), etc.), SiN, etc. in a single layer or in a multi-layer structure because the durability is improved.

【0022】なお、本発明でいう非晶質半導体膜とは、
狭義の意味で、完全な非晶質構造を有するものだけでは
なく、微細な結晶粒子が含まれた状態、又はいわゆる微
結晶半導体膜、局所的に結晶構造を含む半導体膜を含
む。代表的には非晶質シリコン膜が適用され、その他に
非晶質シリコンゲルマニウム膜、非晶質シリコンカーバ
イト膜などを適用することもできる。
The amorphous semiconductor film referred to in the present invention means
In a narrow sense, it includes not only a completely amorphous structure but also a state in which fine crystal grains are contained, a so-called microcrystalline semiconductor film, or a semiconductor film which locally includes a crystal structure. Typically, an amorphous silicon film is used, and in addition, an amorphous silicon germanium film, an amorphous silicon carbide film, or the like can be used.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施の態様につい
て図4を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIG.

【0024】まず、基板10として、バリウムホウケイ
酸ガラス、またはアルミノホウケイ酸ガラスなどのガラ
スからなる基板を用いる。なお、基板10としては、石
英基板やシリコン基板、金属基板またはステンレス基板
の表面に絶縁膜を形成したものを用いても良い。また、
本実施例の処理温度に耐えうる耐熱性が有するプラスチ
ック基板を用いてもよいし、可撓性基板を用いても良
い。
First, as the substrate 10, a substrate made of glass such as barium borosilicate glass or aluminoborosilicate glass is used. As the substrate 10, a quartz substrate, a silicon substrate, a metal substrate, or a stainless steel substrate having an insulating film formed on the surface thereof may be used. Also,
A plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate may be used.

【0025】次いで、基板10上に酸化珪素膜、窒化珪
素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜
11を公知の手段により形成する。本実施例では下地膜
11として2層構造を用いるが、前記絶縁膜の単層膜ま
たは2層以上積層させた構造を用いても良い。また、下
地膜11は形成しなくても良い。
Then, a base film 11 made of an insulating film such as a silicon oxide film, a silicon nitride film or a silicon oxynitride film is formed on the substrate 10 by a known method. Although a two-layer structure is used as the base film 11 in this embodiment, a single layer film of the insulating film or a structure in which two or more layers are laminated may be used. Further, the base film 11 may not be formed.

【0026】次いで、下地膜11上に半導体膜12を形
成する。半導体膜12は公知の手段(スパッタ法、LP
CVD法、またはプラズマCVD法等)により25〜2
50nm(好ましくは30〜200nm)の厚さで半導
体膜を成膜する。前記半導体膜としては、非晶質半導体
膜や微結晶半導体膜、結晶性半導体膜などがあり、非晶
質珪素ゲルマニウム膜などの非晶質構造を有する化合物
半導体膜を適用しても良い。
Next, the semiconductor film 12 is formed on the base film 11. The semiconductor film 12 is formed by known means (sputtering method, LP
25 to 2 by the CVD method or the plasma CVD method)
A semiconductor film is formed with a thickness of 50 nm (preferably 30 to 200 nm). Examples of the semiconductor film include an amorphous semiconductor film, a microcrystalline semiconductor film, and a crystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be applied.

【0027】続いて、半導体膜12の結晶化を行う。結
晶化は、金属元素を用いた熱アニール法を行った後、レ
ーザアニール法を行う。まず、半導体膜12上に金属元
素を導入して金属含有層13を形成し、ファーネスアニ
ール炉を用いた熱アニール法やRTA法による熱処理を
行って、結晶領域を有する半導体膜を形成する。なお、
前記金属元素として、Fe、Co、Ni、Ru、Rh、
Pd、Os、Ir、Pt、Cu、Ag、Au、Al、I
n、Sn、Pb、P、As、Sbから選ばれた一種また
は複数種の元素を用いることができる。
Subsequently, the semiconductor film 12 is crystallized. For crystallization, a laser annealing method is performed after a thermal annealing method using a metal element. First, a metal element is introduced onto the semiconductor film 12 to form the metal-containing layer 13, and heat treatment by a thermal annealing method using a furnace annealing furnace or a RTA method is performed to form a semiconductor film having a crystalline region. In addition,
As the metal element, Fe, Co, Ni, Ru, Rh,
Pd, Os, Ir, Pt, Cu, Ag, Au, Al, I
One or more elements selected from n, Sn, Pb, P, As, and Sb can be used.

【0028】次いで、得られた半導体膜にレーザ光を7
00mJ/cm2より大きく、1800mJ/cm2より
小さいエネルギー密度で照射して、結晶化または結晶性
の向上を行う。レーザ光として、波長が350nm以上
(好ましくは400nm以上)である半導体膜に対する
透過率が高い波長を用いる。また、レーザとして、固体
レーザを用いるのが望ましいが、もちろん気体レーザや
金属レーザを用いても良い。前記固体レーザとしては連
続発振またはパルス発振のYAGレーザ、YVO4レー
ザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、
ルビーレーザ、アレキサンドライドレーザ、Ti:サフ
ァイアレーザ等があり、前記気体レーザとしては連続発
振またはパルス発振のKxFエキシマレーザ、Arレー
ザ、Krレーザ、CO2レーザ等があり、前記金属レー
ザとしてはヘリウムカドミウムレーザ、銅蒸気レーザ、
金蒸気レーザが挙げられる。 また、上記各構成におい
て、前記レーザ光は、非線形光学素子により高調波に変
換されていることが望ましい。
Then, a laser beam is applied to the obtained semiconductor film by 7
Greater than mJ / cm 2, was irradiated with 1800 mJ / cm 2 less than the energy density is carried out to improve the crystallization or crystalline. As the laser light, a wavelength having a high transmittance with respect to a semiconductor film having a wavelength of 350 nm or more (preferably 400 nm or more) is used. Further, although it is desirable to use a solid-state laser as the laser, a gas laser or a metal laser may of course be used. As the solid-state laser, continuous oscillation or pulse oscillation YAG laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser,
There is a ruby laser, an alexandrite laser, a Ti: sapphire laser, and the like, and the gas laser includes a continuous oscillation or pulse oscillation KxF excimer laser, an Ar laser, a Kr laser, a CO 2 laser, and the like, and the metal laser is helium cadmium. Laser, copper vapor laser,
A gold vapor laser is mentioned. Further, in each of the above configurations, it is desirable that the laser light be converted into a harmonic by a non-linear optical element.

【0029】また、レーザアニールは半導体膜の全面に
行う必要は必ずしもなく、所望の領域のみに行うことも
可能である。
Further, the laser annealing does not necessarily have to be performed on the entire surface of the semiconductor film, but can be performed only on a desired region.

【0030】このようにして、形成される結晶性半導体
膜は大粒径の結晶粒を有しており、その粒径の大きさ
は、0.6μm以上となる。
The crystalline semiconductor film thus formed has crystal grains with a large grain size, and the grain size is 0.6 μm or more.

【0031】しかしながら、高いエネルギー密度を有す
るレーザ光により半導体膜を照射すると、結晶欠陥が形
成されることもある。その場合には、熱処理により結晶
欠陥の改善を行うのが望ましい。前記熱処理は、半導体
膜が溶融しない温度であるのが好ましく、また熱処理と
して、ファーネスアニール炉を用いる熱アニール法、レ
ーザアニール法、RTA法などにより行えば良い。
However, when the semiconductor film is irradiated with laser light having a high energy density, crystal defects may be formed. In that case, it is desirable to improve the crystal defects by heat treatment. The heat treatment is preferably performed at a temperature at which the semiconductor film is not melted. The heat treatment may be performed by a thermal annealing method using a furnace annealing furnace, a laser annealing method, an RTA method, or the like.

【0032】このようにして、形成される結晶性半導体
膜は、結晶欠陥が少なく、かつ、大粒径の結晶粒を有し
ているため、前記結晶性半導体膜を用いてTFTを作製
すれば、その電気的特性は向上する。さらに、このよう
なTFTを用いて作製される半導体装置の動作特性およ
び信頼性をも向上し得る。
Since the crystalline semiconductor film thus formed has few crystal defects and has large-grain crystal grains, if a TFT is manufactured using the crystalline semiconductor film. , Its electrical characteristics are improved. Furthermore, the operating characteristics and reliability of a semiconductor device manufactured using such a TFT can be improved.

【0033】以上の構成でなる本発明について、以下に
示す実施例によりさらに詳細な説明を行うこととする。
The present invention having the above construction will be described in more detail with reference to the following examples.

【0034】[0034]

【実施例】[実施例1]本実施例では、本発明の有効性を
確認するために行った実験について図4〜図9を用いて
説明する。
EXAMPLES Example 1 In this example, an experiment conducted to confirm the effectiveness of the present invention will be described with reference to FIGS. 4 to 9.

【0035】まず、基板10として、コーニング社製1
737ガラス基板を用いた。そして、基板10上に下地
膜11を2層積層させた。下地膜11の一層目11aと
しては、プラズマCVD法を用い、SiH4、NH3、及
びN2Oを反応ガスとして成膜される酸化窒化珪素膜
(組成比Si=32%、O=27%、N=24%、H=
17%)を50nm形成し、一層目11bとしては、プ
ラズマCVD法を用い、SiH4、及びN2Oを反応ガス
として成膜される酸化窒化珪素膜(組成比Si=32
%、O=59%、N=7%、H=2%)を100nm形
成した。
First, as the substrate 10, 1 manufactured by Corning
A 737 glass substrate was used. Then, two layers of the base film 11 were laminated on the substrate 10. As the first layer 11a of the base film 11, a silicon oxynitride film (composition ratio Si = 32%, O = 27%) formed by using a plasma CVD method and using SiH 4 , NH 3 , and N 2 O as reaction gases. , N = 24%, H =
17%) with a thickness of 50 nm, and the first layer 11b is a silicon oxynitride film (composition ratio Si = 32) formed by plasma CVD using SiH 4 and N 2 O as reaction gases.
%, O = 59%, N = 7%, H = 2%) with a thickness of 100 nm.

【0036】次いで、下地膜11上に半導体膜12を形
成する。半導体膜12は、非晶質珪素膜をプラズマCV
D法により、54nmの厚さで形成する。
Next, the semiconductor film 12 is formed on the base film 11. As the semiconductor film 12, an amorphous silicon film is formed by plasma CV.
It is formed with a thickness of 54 nm by the D method.

【0037】そして、第1の熱処理を行った第1の試料
と、第2の熱処理を行った第2の試料とを用意した。前
記第1の熱処理とは、金属元素としてニッケル(重量換
算で10ppm)を用い、溶液塗布法により半導体膜上
に添加して、ファーネスアニール炉において窒素雰囲気
中にて500℃で1時間、続いて550℃で4時間行っ
た熱処理のことである。前記第2の熱処理とは、500
℃の窒素雰囲気中にて1時間行った熱処理のことであ
る。一般に、レーザ光を照射する前に、半導体膜が含有
する水素を放出させておくことが好ましく、400〜5
00℃で1時間程度の加熱処理を行い含有する水素量を
前記半導体層に含まれる全原子数の5%以下にしてから
結晶化させると膜表面の荒れを防ぐことができるため、
第2の熱処理を行っている。
Then, a first sample subjected to the first heat treatment and a second sample subjected to the second heat treatment were prepared. The first heat treatment is performed by adding nickel (10 ppm in terms of weight) as a metal element onto the semiconductor film by a solution coating method, and then in a furnace annealing furnace at 500 ° C. for 1 hour in a nitrogen atmosphere. It is a heat treatment performed at 550 ° C. for 4 hours. The second heat treatment is 500
It is a heat treatment performed in a nitrogen atmosphere at ℃ for 1 hour. In general, it is preferable to release hydrogen contained in the semiconductor film before irradiation with laser light,
Since it is possible to prevent the film surface from being roughened by performing a heat treatment at 00 ° C. for about 1 hour so that the amount of hydrogen contained is 5% or less of the total number of atoms contained in the semiconductor layer and then crystallizing the film,
The second heat treatment is performed.

【0038】そして、第1の試料および第2の試料に対
し、出力20W、周波数1kHz、パルス幅120nm
のYLFレーザを用い、第2高調波(527nm)に変
換して、1パルス当たりのエネルギー密度を変え、オー
バーラップ率を98%としてレーザアニールを行った。
エネルギー密度は、464、703、956、120
9、1476、1743、1996、2193、241
8、2615mJ/cm 2とした。なお、照射面におけ
るレーザ光の形状は100μm×40μm(共に1/e
2幅)の線状となり、オーバーラップ率は照射面におけ
るビームプロファイルの1/e2幅と、基板の搬送速度
(2mm/s)から算出している。
Then, the first sample and the second sample are paired.
Output 20W, frequency 1kHz, pulse width 120nm
Using the YLF laser of
In other words, the energy density per pulse is changed to
Laser annealing was performed at a burlap rate of 98%.
Energy density is 464, 703, 956, 120
9, 1476, 1743, 1996, 2193, 241
8,2615mJ / cm 2And It should be noted that on the irradiation surface
The shape of the laser beam is 100 μm × 40 μm (both are 1 / e
2(Width) becomes linear, and the overlap rate is on the irradiation surface.
1 / e of beam profile2Width and substrate transfer speed
It is calculated from (2 mm / s).

【0039】また、このとき用いた光学系について図5
に示す。レーザ21から射出するレーザ光は拡がり角を
持って進行し、焦点距離50mmのシリンドリカルレン
ズ22に入射する。シリンドリカルンレンズ22は一方
向のみに曲率を有するレンズであるから、レーザ光にお
いても一方向のみが集光する。そのため、基板22上に
おけるレーザ光の形状を線状にすることができ、シリン
ドリカルレンズを用いない場合よりもエネルギー密度を
高めることができる。また、レーザ光が基板23やステ
ージ24に対して斜めに入射させているのは、基板23
の表面における反射光が被照射体に入射したときと同じ
光路を戻る、いわゆる戻り光が発生するのを防ぐためで
ある。戻り光はレーザの出力や周波数の変動や、ロッド
の破壊などの悪影響を及ぼす要因となる。
The optical system used at this time is shown in FIG.
Shown in. The laser light emitted from the laser 21 travels with a divergence angle and is incident on a cylindrical lens 22 having a focal length of 50 mm. Since the cylindrical karun lens 22 is a lens having a curvature in only one direction, the laser light focuses only in one direction. Therefore, the shape of the laser light on the substrate 22 can be made linear, and the energy density can be increased as compared with the case where no cylindrical lens is used. Further, the laser light is obliquely incident on the substrate 23 and the stage 24 because the substrate 23
This is to prevent generation of so-called return light, in which the reflected light on the surface returns to the same optical path as when it is incident on the irradiation target. The return light is a factor that adversely affects the output and frequency of the laser, destroys the rod, and so on.

【0040】このようにして得られた試料について、光
学顕微鏡(暗視野透過モード、100倍)にて、半導体
膜の表面の観察を行った。その結果を図6に示す。第1
の試料については、700mJ/cm2ではまだ非晶質
状態であるが、956mJ/cm2では、十分な結晶化
が行われており、1800mJ/cm2以上では、膜の
荒れが観察される。第2の試料については、464mJ
/cm2ではまだ非晶質状態であるため写真撮影が不可
能であったため記載していない。956mJ/cm2
は、十分な結晶化が行われており、1800mJ/cm
2以上では、膜の荒れが観察される。
With respect to the sample thus obtained, the surface of the semiconductor film was observed with an optical microscope (dark field transmission mode, 100 ×). The result is shown in FIG. First
The sample of No. 2 is still in an amorphous state at 700 mJ / cm 2 , but sufficient crystallization is performed at 956 mJ / cm 2 , and roughening of the film is observed at 1800 mJ / cm 2 or more. For the second sample, 464 mJ
No description is given since it was impossible to take a picture at / cm 2 because it was still in an amorphous state. At 956 mJ / cm 2 , sufficient crystallization was performed, and 1800 mJ / cm
At 2 or more, roughening of the film is observed.

【0041】そこで、最も結晶化が行われている95
6、1209、1476mJ/cm2についてSEM観
察(3万倍)を行い、結晶粒の大きさを観察した。第1
の試料に対する観察結果を図7に、第2の試料に対する
観察結果を図8に示す。また、観察した結晶粒の粒径を
測定し、粒径の平均を算出したものを図9に示す。図9
より、エネルギー密度が高くなるにつれて、粒径が大き
くなることが分かる。さらに、第1の試料の粒径は、第
2の試料よりも著しく大きいことがわかる。
Therefore, the most crystallization is carried out.
6, 1209 and 1476 mJ / cm 2 were subjected to SEM observation (30,000 times) to observe the size of crystal grains. First
FIG. 7 shows the observation result for the sample No. 1 and FIG. 8 shows the observation result for the second sample No. Further, FIG. 9 shows the average grain size calculated by measuring the grain size of the observed crystal grains. Figure 9
From this, it can be seen that the particle size increases as the energy density increases. Furthermore, it can be seen that the particle size of the first sample is significantly larger than that of the second sample.

【0042】以上の結果から、本発明の有効性が確認で
きた。
From the above results, the effectiveness of the present invention was confirmed.

【0043】また、エネルギー密度が高くなるにつれ
て、第1の試料において、結晶欠陥が観察されるが、半
導体膜を溶融しない温度で、公知の熱アニール法により
熱処理を行えば、改善される。
Further, as the energy density increases, crystal defects are observed in the first sample, but this can be improved by performing heat treatment by a known thermal annealing method at a temperature at which the semiconductor film is not melted.

【0044】本実施例では、レーザとして、YLFレー
ザを用い、第2高調波に変換しているが、本発明はこれ
に限定するものではない。また、半導体膜においても珪
素膜に限定するものではない。また、レーザ光の最適な
エネルギー密度は、レーザ光の波長、パルス幅、半導体
膜の吸収率や膜厚、下地膜、基板などの条件により変動
する。
In the present embodiment, a YLF laser is used as the laser and the second harmonic is converted, but the present invention is not limited to this. Also, the semiconductor film is not limited to the silicon film. Further, the optimum energy density of the laser light varies depending on the conditions such as the wavelength of the laser light, the pulse width, the absorptance and film thickness of the semiconductor film, the base film and the substrate.

【0045】[実施例2]本実施形態では、Ti:サファ
イヤレーザを用いる場合について図4を用いて説明す
る。
Example 2 In this embodiment, the case of using a Ti: sapphire laser will be described with reference to FIG.

【0046】まず、基板10として、ガラス基板を用
い、ガラス基板上に下地膜を形成する。本実施例では、
下地膜11として、CVD法により酸化珪素膜50n
m、窒化酸化珪素膜50nmを形成する。次いで、下地
膜11上に半導体膜12を形成する。本実施例では、プ
ラズマCVD法により非晶質珪素膜54nmを形成す
る。
First, a glass substrate is used as the substrate 10, and a base film is formed on the glass substrate. In this embodiment,
As the base film 11, a silicon oxide film 50n is formed by the CVD method.
m, a silicon nitride oxide film of 50 nm is formed. Next, the semiconductor film 12 is formed on the base film 11. In this embodiment, an amorphous silicon film 54 nm is formed by the plasma CVD method.

【0047】続いて、半導体膜12の結晶化を行う。結
晶化は、金属元素を用いた熱アニール法を行った後、レ
ーザアニール法を行う。まず、半導体膜12上にニッケ
ルを導入して金属含有層13を形成し、RTA法による
熱処理を行って、結晶領域を有する半導体膜を形成す
る。
Subsequently, the semiconductor film 12 is crystallized. For crystallization, a laser annealing method is performed after a thermal annealing method using a metal element. First, nickel is introduced onto the semiconductor film 12 to form the metal-containing layer 13, and heat treatment by the RTA method is performed to form a semiconductor film having a crystalline region.

【0048】次いで、得られた半導体膜に703mJ/
cm2より大きく、1743mJ/cm2より小さいエネ
ルギー密度でレーザ光を照射して、結晶性の向上を行
う。また、レーザ光として、波長が350nm以上(好
ましくは400nm以上)である半導体膜に対する透過
率が高い波長を用いる。また、レーザとして、固体レー
ザを用いるのが望ましいが、もちろん気体レーザや金属
レーザを用いても良い。前記固体レーザとしては連続発
振またはパルス発振のYAGレーザ、YVO4レーザ、
YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビ
ーレーザ、アレキサンドライドレーザ、Ti:サファイ
アレーザ等があり、前記気体レーザとしては連続発振ま
たはパルス発振のKxFエキシマレーザ、Arレーザ、
Krレーザ、CO2レーザ等があり、前記金属レーザと
してはヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸
気レーザが挙げられる。 また、上記各構成において、
前記レーザ光は、非線形光学素子により高調波に変換さ
れていることが望ましい。本実施例では、パルス幅10
0nmのTi:サファイヤレーザの第2高調波を用い、
エネルギー密度を1200mJ/cm2として、半導体
膜に照射する。
Then, the obtained semiconductor film was 703 mJ /
greater than cm 2, by irradiating a laser beam at 1743mJ / cm 2 less than the energy density is carried out to improve the crystallinity. Further, as the laser light, a wavelength having a high transmittance with respect to a semiconductor film having a wavelength of 350 nm or more (preferably 400 nm or more) is used. Further, although it is desirable to use a solid-state laser as the laser, a gas laser or a metal laser may of course be used. As the solid-state laser, continuous oscillation or pulse oscillation YAG laser, YVO 4 laser,
There are YLF lasers, YAlO 3 lasers, glass lasers, ruby lasers, alexandrite lasers, Ti: sapphire lasers, and the like, and the gas lasers are continuous wave or pulsed KxF excimer lasers, Ar lasers,
There are Kr laser, CO 2 laser and the like, and examples of the metal laser include helium cadmium laser, copper vapor laser and gold vapor laser. Further, in each of the above configurations,
It is desirable that the laser light be converted into higher harmonics by a non-linear optical element. In this embodiment, the pulse width is 10
Using the second harmonic of a 0 nm Ti: sapphire laser,
The semiconductor film is irradiated with an energy density of 1200 mJ / cm 2 .

【0049】このようにして、大粒径の結晶粒を有する
結晶性半導体膜が形成される。
In this way, a crystalline semiconductor film having large crystal grains is formed.

【0050】しかしながら、高いエネルギー密度を有す
るレーザ光により半導体膜を照射すると、結晶欠陥が形
成されることもある。その場合には、熱処理により結晶
欠陥の改善を行うのが望ましい。前記熱処理は、半導体
膜が溶融しない温度であるのが好ましく、また熱処理と
して、ファーネスアニール炉を用いる熱アニール法、レ
ーザアニール法、RTA法などにより行えば良い。本実
施例ではRTA法により、温度600℃で5分間の熱処
理を行う。
However, when the semiconductor film is irradiated with laser light having a high energy density, crystal defects may be formed. In that case, it is desirable to improve the crystal defects by heat treatment. The heat treatment is preferably performed at a temperature at which the semiconductor film is not melted. The heat treatment may be performed by a thermal annealing method using a furnace annealing furnace, a laser annealing method, an RTA method, or the like. In this embodiment, heat treatment is performed at a temperature of 600 ° C. for 5 minutes by the RTA method.

【0051】このようにして、形成される結晶性半導体
膜は、結晶欠陥が少なく、かつ、大粒径である結晶粒を
有しているため、前記結晶性半導体膜を用いてTFTを
作製すれば、その電気的特性は向上する。さらに、この
ようなTFTを用いて作製される半導体装置の動作特性
および信頼性をも向上し得る。
Since the crystalline semiconductor film thus formed has few crystal defects and crystal grains having a large grain size, it is possible to fabricate a TFT using the crystalline semiconductor film. If so, its electrical characteristics are improved. Furthermore, the operating characteristics and reliability of a semiconductor device manufactured using such a TFT can be improved.

【0052】[実施例3]本実施例ではアクティブマトリ
クス基板の作製方法について図10〜図13を用いて説
明する。本明細書ではCMOS回路、及び駆動回路と、
画素TFT、保持容量とを有する画素部を同一基板上に
形成された基板を、便宜上アクティブマトリクス基板と
呼ぶ。
[Embodiment 3] In this embodiment, a method for manufacturing an active matrix substrate will be described with reference to FIGS. In this specification, a CMOS circuit and a driving circuit,
A substrate in which a pixel portion including a pixel TFT and a storage capacitor is formed over the same substrate is referred to as an active matrix substrate for convenience.

【0053】まず、本実施例ではバリウムホウケイ酸ガ
ラス、またはアルミノホウケイ酸ガラスなどのガラスか
らなる基板400を用いる。なお、基板400として
は、石英基板やシリコン基板、金属基板またはステンレ
ス基板の表面に絶縁膜を形成したものを用いても良い。
また、本実施例の処理温度に耐えうる耐熱性が有するプ
ラスチック基板を用いてもよいし、可撓性基板を用いて
も良い。なお、本発明はエネルギー分布が同一である線
状ビームを容易に形成できるので、複数の線状ビームに
より大面積基板を効率良くアニールすることが可能であ
る。
First, in this embodiment, a substrate 400 made of glass such as barium borosilicate glass or aluminoborosilicate glass is used. Note that as the substrate 400, a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate on which an insulating film is formed may be used.
Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate may be used. Since the present invention can easily form a linear beam having the same energy distribution, it is possible to efficiently anneal a large area substrate with a plurality of linear beams.

【0054】次いで、基板400上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜401を公知の手段により形成する。本実施例では下
地膜401として2層構造を用いるが、前記絶縁膜の単
層膜または2層以上積層させた構造を用いても良い。
Then, a base film 401 made of an insulating film such as a silicon oxide film, a silicon nitride film or a silicon oxynitride film is formed on the substrate 400 by a known method. Although a two-layer structure is used as the base film 401 in this embodiment, a single layer film of the insulating film or a stacked structure of two or more layers may be used.

【0055】次いで、下地膜上に半導体膜を形成する。
半導体膜は公知の手段(スパッタ法、LPCVD法、ま
たはプラズマCVD法等)により25〜200nm(好
ましくは30〜150nm)の厚さで半導体膜を成膜
し、金属元素を用いた熱結晶化法を行った後、レーザ結
晶化法を行って結晶性半導体膜を得る。これらの結晶化
法については、実施例1または実施例2を自由に組み合
わせて行う。特に、レーザ結晶化法において用いるレー
ザは、パルス発振の固体レーザが望ましい。なお、前記
固体レーザとしてはパルス発振のYAGレーザ、YVO
4レーザ、YLFレーザ、YAlO3レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライドレーザ、Ti:
サファイアレーザ等が挙げられる。前記半導体膜として
は、非晶質半導体膜や微結晶半導体膜、結晶性半導体膜
などがあり、非晶質珪素ゲルマニウム膜などの非晶質構
造を有する化合物半導体膜を適用しても良い。
Next, a semiconductor film is formed on the base film.
The semiconductor film is formed by a known means (sputtering method, LPCVD method, plasma CVD method or the like) to a thickness of 25 to 200 nm (preferably 30 to 150 nm), and a thermal crystallization method using a metal element. After that, laser crystallization is performed to obtain a crystalline semiconductor film. These crystallization methods are performed by freely combining Example 1 or Example 2. In particular, the laser used in the laser crystallization method is preferably a pulsed solid-state laser. The solid-state laser is a pulsed YAG laser, YVO.
4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandride laser, Ti:
Examples include sapphire laser. Examples of the semiconductor film include an amorphous semiconductor film, a microcrystalline semiconductor film, and a crystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be applied.

【0056】本実施例では、プラズマCVD法を用い、
50nmの非晶質珪素膜を成膜し、この非晶質珪素膜に
結晶化を助長する金属元素を用いた熱結晶化法およびレ
ーザ結晶化法を行う。金属元素としてニッケルを用い、
溶液塗布法により非晶質珪素膜上に導入した後、550
℃で5時間の熱処理を行って第1の結晶性珪素膜を得
る。そして、出力10Wの連続発振のYVO4レーザか
ら射出されたレーザ光を非線形光学素子により第2高調
波に変換したのち、光学系により線状ビームを形成して
照射し、第2の結晶性珪素幕を得る。前記第1の結晶性
珪素膜にレーザ光を照射して第2の結晶性珪素膜とする
ことで、結晶性が向上する。このとき、レーザ光の波長
は350nm以上であって、エネルギー密度は703m
J/cm2より大きく、1476mJ/cm2より小さい
エネルギー密度であるとする。このとき、レーザ光を5
0〜98%程度オーバーラップさせても良い。
In this embodiment, a plasma CVD method is used,
A 50 nm amorphous silicon film is formed, and a thermal crystallization method and a laser crystallization method using a metal element that promotes crystallization are performed on the amorphous silicon film. Using nickel as the metal element,
After being introduced onto the amorphous silicon film by a solution coating method, 550
A first crystalline silicon film is obtained by performing heat treatment at 5 ° C. for 5 hours. Then, laser light emitted from a continuous wave YVO 4 laser with an output of 10 W is converted into a second harmonic by a non-linear optical element, and then a linear beam is formed by an optical system to irradiate the second crystalline silicon. Get the curtain. The crystallinity is improved by irradiating the first crystalline silicon film with laser light to form the second crystalline silicon film. At this time, the wavelength of the laser light is 350 nm or more and the energy density is 703 m.
It is assumed that the energy density is higher than J / cm 2 and lower than 1476 mJ / cm 2 . At this time, the laser light
You may make it overlap about 0-98%.

【0057】もちろん、第1の結晶性珪素膜を用いてT
FTを作製することもできるが、第2の結晶性珪素膜は
結晶性が向上しており、大粒径の結晶粒が形成されてい
るため、TFTの電気的特性が向上する。例えば、第1
の結晶性珪素膜を用いてTFTを作製すると、移動度は
300cm2/Vs程度であるが、第2の結晶性珪素膜
を用いてTFTを作製すると、移動度は500〜600
cm2/Vs程度と著しく向上する。
Of course, using the first crystalline silicon film, T
Although an FT can be manufactured, the crystallinity of the second crystalline silicon film is improved and large-sized crystal grains are formed, so that the electrical characteristics of the TFT are improved. For example, the first
When a TFT is manufactured using the crystalline silicon film of No. 3, the mobility is about 300 cm 2 / Vs, but when a TFT is manufactured using the second crystalline silicon film, the mobility is 500 to 600.
It is significantly improved to about cm 2 / Vs.

【0058】さらに、結晶性を向上させるため、熱処理
を行うのが望ましい。前記熱処理は、ファーネスアニー
ル炉を用いる熱アニール法、レーザアニール法、RTA
法などにより行えばよい。このとき、半導体膜が溶融し
ない温度で処理するのが望ましい。この熱処理を行うこ
とで、結晶欠陥が改善される。
Further, it is desirable to perform a heat treatment in order to improve the crystallinity. The heat treatment is a thermal annealing method using a furnace annealing furnace, a laser annealing method, an RTA method.
It may be done by law. At this time, it is desirable to perform processing at a temperature at which the semiconductor film does not melt. By performing this heat treatment, crystal defects are improved.

【0059】このようにして得られた結晶性半導体膜を
フォトリソグラフィ法を用いたパターニング処理によ
り、半導体層402〜406を形成する。
The crystalline semiconductor film thus obtained is subjected to a patterning process using a photolithography method to form semiconductor layers 402 to 406.

【0060】また、半導体層402〜406を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
After forming the semiconductor layers 402 to 406, a slight amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0061】次いで、半導体層402〜406を覆うゲ
ート絶縁膜407を形成する。ゲート絶縁膜407はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜を形成する。勿論、ゲート絶縁膜は酸化窒
化珪素膜に限定されるものでなく、他の絶縁膜を単層ま
たは積層構造として用いても良い。
Next, a gate insulating film 407 which covers the semiconductor layers 402 to 406 is formed. The gate insulating film 407 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
It is formed of an insulating film containing silicon with a thickness of 150 nm. In this embodiment, a silicon oxynitride film is formed with a thickness of 110 nm by a plasma CVD method. Of course, the gate insulating film is not limited to the silicon oxynitride film, and other insulating films may be used as a single layer or a laminated structure.

【0062】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Ortho Silicat
e)とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化珪素膜は、その後4
00〜500℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Ortho Silicat) is formed by the plasma CVD method.
e) and O 2 are mixed, reaction pressure 40 Pa, substrate temperature 300
It can be formed by discharging at a high frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 at a temperature of up to 400 ° C. The silicon oxide film produced in this way is
Good properties as a gate insulating film can be obtained by thermal annealing at 00 to 500 ° C.

【0063】次いで、ゲート絶縁膜407上に膜厚20
〜100nmの第1の導電膜408と、膜厚100〜4
00nmの第2の導電膜409とを積層形成する。本実
施例では、膜厚30nmのTaN膜からなる第1の導電
膜408と、膜厚370nmのW膜からなる第2の導電
膜409を積層形成する。TaN膜はスパッタ法で形成
し、Taのターゲットを用い、窒素を含む雰囲気内でス
パッタする。また、W膜は、Wのターゲットを用いたス
パッタ法で形成した。その他に6フッ化タングステン
(WF6)を用いる熱CVD法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、W膜の抵抗率は20μΩc
m以下にすることが望ましい。
Then, a film having a thickness of 20 is formed on the gate insulating film 407.
A first conductive film 408 having a thickness of 100 nm and a thickness of 100 to 4
A second conductive film 409 having a thickness of 00 nm is stacked. In this embodiment, a first conductive film 408 made of a TaN film having a thickness of 30 nm and a second conductive film 409 made of a W film having a thickness of 370 nm are stacked. The TaN film is formed by a sputtering method and is sputtered in an atmosphere containing nitrogen using a Ta target. The W film was formed by the sputtering method using a W target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to reduce the resistance in order to use it as a gate electrode, and the resistivity of the W film is 20 μΩc.
It is desirable to be m or less.

【0064】なお、本実施例では、第1の導電膜408
をTaN、第2の導電膜409をWとしているが、特に
限定されず、いずれもTa、W、Ti、Mo、Al、C
u、Cr、Ndから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶
珪素膜に代表される半導体膜を用いてもよい。また、A
gPdCu合金を用いてもよい。
In this embodiment, the first conductive film 408 is used.
Is TaN and the second conductive film 409 is W, but is not particularly limited, and Ta, W, Ti, Mo, Al, and C are all used.
It may be formed of an element selected from u, Cr, and Nd, or an alloy material or a compound material containing the above element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Also, A
A gPdCu alloy may be used.

【0065】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク410〜415を形成し、電極及び
配線を形成するための第1のエッチング処理を行う。第
1のエッチング処理では第1及び第2のエッチング条件
で行う。(図10(B))本実施例では第1のエッチン
グ条件として、ICP(Inductively Coupled Plasma:
誘導結合型プラズマ)エッチング法を用い、エッチング
用ガスにCF4とCl2とO2とを用い、それぞれのガス
流量比を25:25:10(sccm)とし、1Paの圧
力でコイル型の電極に500WのRF(13.56MHz)電力
を投入してプラズマを生成してエッチングを行う。基板
側(試料ステージ)にも150WのRF(13.56MHz)電
力を投入し、実質的に負の自己バイアス電圧を印加す
る。この第1のエッチング条件によりW膜をエッチング
して第1の導電層の端部をテーパー形状とする。
Next, masks 410 to 415 made of resist are formed by using photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. (FIG. 10B) In this embodiment, as the first etching condition, ICP (Inductively Coupled Plasma:
(Inductively coupled plasma) etching method, CF 4 , Cl 2 and O 2 are used as etching gases, the flow rate ratio of each gas is set to 25:25:10 (sccm), and the coil type electrode is applied at a pressure of 1 Pa. RF (13.56 MHz) power of 500 W is applied to the substrate to generate plasma for etching. RF (13.56 MHz) power of 150 W is also applied to the substrate side (sample stage) to apply a substantially negative self-bias voltage. The W film is etched under the first etching condition so that the end portion of the first conductive layer is tapered.

【0066】この後、レジストからなるマスク410〜
415を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30:30(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成して約30秒程度のエッチングを行
う。基板側(試料ステージ)にも20WのRF(13.56MH
z)電力を投入し、実質的に負の自己バイアス電圧を印
加する。CF4とCl2を混合した第2のエッチング条件
ではW膜及びTaN膜とも同程度にエッチングされる。
なお、ゲート絶縁膜上に残渣を残すことなくエッチング
するためには、10〜20%程度の割合でエッチング時
間を増加させると良い。
After that, the masks 410 to 110 made of resist are formed.
Without removing 415, the second etching condition was changed, CF 4 and Cl 2 were used as etching gases, and the respective gas flow rate ratios were set to 30:30 (sccm) to form a coil-type electrode at a pressure of 1 Pa. RF (13.56 MHz) power of 500 W is applied to generate plasma and etching is performed for about 30 seconds. 20W RF (13.56MH) on the substrate side (sample stage)
z) Apply power and apply a substantially negative self-bias voltage. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent.
Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased at a rate of about 10 to 20%.

【0067】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層417〜422(第1の導
電層417a〜422aと第2の導電層417b〜42
2b)を形成する。416はゲート絶縁膜であり、第1
の形状の導電層417〜422で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成さ
れる。
In the first etching process, the shape of the mask made of resist is made suitable,
The edges of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of this tapered portion is 15 to 45 °. Thus, the first shape conductive layers 417 to 422 (first conductive layers 417a to 422a and second conductive layers 417b to 42) including the first conductive layer and the second conductive layer are formed by the first etching treatment.
2b) is formed. 416 is a gate insulating film,
The area not covered with the conductive layers 417 to 422 in the shape of 20 is 20
A thinned region is formed by etching about 50 nm.

【0068】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行う。(図10(C))こ
こでは、エッチングガスにCF4とCl2とO2とを用
い、W膜を選択的にエッチングする。この時、第2のエ
ッチング処理により第2の導電層428b〜433bを
形成する。一方、第1の導電層417a〜422aは、
ほとんどエッチングされず、第2の形状の導電層428
〜433を形成する。
Next, a second etching process is performed without removing the resist mask. (FIG. 10C) In this case, the W film is selectively etched by using CF 4 , Cl 2, and O 2 as etching gas. At this time, the second conductive layers 428b to 433b are formed by the second etching treatment. On the other hand, the first conductive layers 417a to 422a are
The second shape conductive layer 428 that is hardly etched
~ 433 is formed.

【0069】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を低濃度に添加する。ドーピング処理
はイオンドープ法、若しくはイオン注入法で行えば良
い。イオンドープ法の条件はドーズ量を1×1013〜5
×1014/cm2とし、加速電圧を40〜80keVと
して行う。本実施例ではドーズ量を1.5×1013/c
2とし、加速電圧を60keVとして行う。n型を付
与する不純物元素として15族に属する元素、典型的に
はリン(P)または砒素(As)を用いるが、ここでは
リン(P)を用いる。この場合、導電層428〜433
がn型を付与する不純物元素に対するマスクとなり、自
己整合的に不純物領域423〜427が形成される。不
純物領域423〜427には1×1018〜1×1020
cm3の濃度範囲でn型を付与する不純物元素を添加す
る。
Then, the first doping process is performed without removing the resist mask, and the impurity element imparting n-type is added to the semiconductor layer at a low concentration. The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose amount is 1 × 10 13 to 5
The acceleration voltage is set to × 10 14 / cm 2 and the acceleration voltage is set to 40 to 80 keV. In this embodiment, the dose amount is 1.5 × 10 13 / c.
m 2 and the accelerating voltage is 60 keV. An element belonging to Group 15 is used as the impurity element imparting n-type, typically phosphorus (P) or arsenic (As), but phosphorus (P) is used here. In this case, the conductive layers 428 to 433
Serves as a mask for the impurity element imparting n-type, and impurity regions 423 to 427 are formed in a self-aligned manner. In the impurity regions 423 to 427, 1 × 10 18 to 1 × 10 20 /
An impurity element imparting n-type is added within the concentration range of cm 3 .

【0070】レジストからなるマスクを除去した後、新
たにレジストからなるマスク434a〜434cを形成
して第1のドーピング処理よりも高い加速電圧で第2の
ドーピング処理を行う。イオンドープ法の条件はドーズ
量を1×1013〜1×1015/cm2とし、加速電圧を60
〜120keVとして行う。ドーピング処理は第2の導
電層428b〜432bを不純物元素に対するマスクと
して用い、第1の導電層のテーパー部の下方の半導体層
に不純物元素が添加されるようにドーピングする。続い
て、第2のドーピング処理より加速電圧を下げて第3の
ドーピング処理を行って図11(A)の状態を得る。イ
オンドープ法の条件はドーズ量を1×10 15〜1×10
17/cm2とし、加速電圧を50〜100keVとして行
う。第2のドーピング処理および第3のドーピング処理
により、第1の導電層と重なる低濃度不純物領域43
6、442、448には1×1018〜5×1019/cm3
濃度範囲でn型を付与する不純物元素を添加され、高濃
度不純物領域435、438、441、444、447
には1×1019〜5×1021/cm3の濃度範囲でn型を付
与する不純物元素を添加される。
After removing the resist mask, a new
In addition, masks 434a to 434c made of resist are formed.
The second acceleration voltage is higher than that of the first doping process.
Doping process. Ion doping conditions are dose
1 x 1013~ 1 x 1015/cm2And the acceleration voltage is 60
~ 120 keV. Doping process is the second guide
The electrode layers 428b to 432b serve as masks for impurity elements.
Used as a semiconductor layer below the tapered portion of the first conductive layer
Doping so that an impurity element is added to the. Continued
Lowering the acceleration voltage from the second doping process
A doping process is performed to obtain the state shown in FIG. I
The condition of the on-doping method is that the dose amount is 1 × 10 15~ 1 x 10
17/cm2And the acceleration voltage is 50 to 100 keV.
U Second doping process and third doping process
As a result, the low-concentration impurity region 43 overlapping the first conductive layer is formed.
1 × 10 for 6,442,44818~ 5 x 1019/cm3of
An impurity element imparting n-type is added in the concentration range,
Impurity regions 435, 438, 441, 444, 447
For 1 x 1019~ 5 x 10twenty one/cm3With n-type in the concentration range of
Impurity element to give is added.

【0071】もちろん、適当な加速電圧にすることで、
第2のドーピング処理および第3のドーピング処理は1
回のドーピング処理で、低濃度不純物領域および高濃度
不純物領域を形成することも可能である。
Of course, by setting an appropriate acceleration voltage,
The second doping process and the third doping process are 1
It is possible to form the low-concentration impurity region and the high-concentration impurity region by performing the doping process once.

【0072】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク450a〜450
cを形成して第4のドーピング処理を行う。この第4の
ドーピング処理により、pチャネル型TFTの活性層と
なる半導体層に前記一導電型とは逆の導電型を付与する
不純物元素が添加された不純物領域453〜456、4
59、460を形成する。第2の導電層428a〜43
2aを不純物元素に対するマスクとして用い、p型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域453〜456、
459、460はジボラン(B26)を用いたイオンド
ープ法で形成する。(図11(B))この第4のドーピ
ング処理の際には、nチャネル型TFTを形成する半導
体層はレジストからなるマスク450a〜450cで覆
われている。第1乃至3のドーピング処理によって、不
純物領域438、439にはそれぞれ異なる濃度でリン
が添加されているが、そのいずれの領域においてもp型
を付与する不純物元素の濃度を1×1019〜5×1021
atoms/cm3となるようにドーピング処理することによ
り、pチャネル型TFTのソース領域およびドレイン領
域として機能するために何ら問題は生じない。
Next, after removing the resist masks, new resist masks 450a to 450 are formed.
c is formed and a fourth doping process is performed. By the fourth doping process, impurity regions 453 to 456, 4 in which an impurity element imparting a conductivity type opposite to the one conductivity type is added to a semiconductor layer which becomes an active layer of a p-channel TFT.
59 and 460 are formed. Second conductive layers 428a-43
Using 2a as a mask for the impurity element, the impurity element imparting p-type is added to form an impurity region in a self-aligned manner. In this embodiment, the impurity regions 453 to 456,
459 and 460 are formed by an ion doping method using diborane (B 2 H 6 ). (FIG. 11B) During this fourth doping process, the semiconductor layer forming the n-channel TFT is covered with masks 450a to 450c made of resist. Although phosphorus is added to the impurity regions 438 and 439 at different concentrations by the first to third doping processes, the concentration of the impurity element imparting p-type conductivity is set to 1 × 10 19 to 5 in any of the regions. × 10 21
Doping so that the concentration of atoms / cm 3 causes no problem because it functions as a source region and a drain region of the p-channel TFT.

【0073】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。
Through the above steps, the impurity regions are formed in the respective semiconductor layers.

【0074】次いで、レジストからなるマスク450a
〜450cを除去して第1の層間絶縁膜461を形成す
る。この第1の層間絶縁膜461としては、プラズマC
VD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマCVD法により膜厚150nmの酸化窒化
珪素膜を形成した。勿論、第1の層間絶縁膜461は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
Next, a mask 450a made of resist
To 450c are removed to form a first interlayer insulating film 461. As the first interlayer insulating film 461, plasma C is used.
The thickness is 100 to 200 using the VD method or the sputtering method.
It is formed of an insulating film containing silicon as nm. In this embodiment, a silicon oxynitride film having a thickness of 150 nm is formed by a plasma CVD method. Of course, the first interlayer insulating film 461 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a laminated structure.

【0075】次いで、図11(C)に示すように、熱処
理を行って、半導体層の結晶性の回復、それぞれの半導
体層に添加された不純物元素の活性化を行う。前記熱処
理として、熱アニール法、レーザアニール法、ラピッド
サーマルアニール法(RTA法)などを適用することが
できる。
Next, as shown in FIG. 11C, heat treatment is performed to recover the crystallinity of the semiconductor layers and to activate the impurity elements added to the respective semiconductor layers. As the heat treatment, a thermal annealing method, a laser annealing method, a rapid thermal annealing method (RTA method) or the like can be applied.

【0076】例えば、レーザアニール法により活性化を
行う場合は、連続発振またはパルス発振の固体レーザま
たは気体レーザまたは金属レーザが望ましい。なお、前
記固体レーザとしては連続発振またはパルス発振のYA
Gレーザ、YVO4レーザ、YLFレーザ、YAlO3
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライ
ドレーザ、Ti:サファイアレーザ等があり、前記気体
レーザとしては連続発振またはパルス発振のエキシマレ
ーザ、Arレーザ、Krレーザ、CO2レーザ等があり、
前記金属レーザとしては連続発振またはパルス発振のヘ
リウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ
が挙げられる。このとき、連続発振のレーザを用いるの
であれば、レーザ光のエネルギー密度は0.01〜10
0MW/cm2程度(好ましくは0.01〜10MW/
cm2)が必要であり、レーザ光に対して相対的に基板
を0.5〜2000cm/sの速度で移動させる。ま
た、パルス発振のレーザを用いるのであれば、周波数3
00Hzとし、レーザーエネルギー密度を50〜100
0mJ/cm2(代表的には50〜500mJ/cm2)とするのが望
ましい。このとき、レーザ光を50〜98%オーバーラ
ップさせても良い。
For example, when the activation is carried out by the laser annealing method, a continuous oscillation or pulse oscillation solid-state laser, gas laser or metal laser is desirable. As the solid-state laser, continuous oscillation or pulse oscillation YA is used.
There are G laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, and the like, and the gas laser includes a continuous oscillation or pulse oscillation excimer laser, Ar laser, Kr laser. Laser, CO 2 laser, etc.
Examples of the metal laser include a continuous oscillation or pulse oscillation helium cadmium laser, a copper vapor laser, and a gold vapor laser. At this time, if a continuous wave laser is used, the energy density of the laser light is 0.01 to 10
0 MW / cm 2 (preferably 0.01 to 10 MW /
cm 2 ) is required, and the substrate is moved at a speed of 0.5 to 2000 cm / s relative to the laser light. If a pulsed laser is used, the frequency of 3
Laser energy density of 50 to 100
It is preferably 0 mJ / cm 2 (typically 50 to 500 mJ / cm 2 ). At this time, the laser beams may be overlapped by 50 to 98%.

【0077】また、第1の層間絶縁膜を形成する前に活
性化を行っても良い。ただし、用いた配線材料が熱に弱
い場合には、本実施例のように配線等を保護するため層
間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化珪素
膜)を形成した後で活性化処理を行うことが好ましい。
Further, activation may be performed before forming the first interlayer insulating film. However, when the wiring material used is weak against heat, activation is performed after forming an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) to protect the wiring and the like as in this embodiment. It is preferable to carry out a chemical treatment.

【0078】そして、熱処理(300〜550℃で1〜
12時間の熱処理)を行うと水素化を行うことができ
る。この工程は第1の層間絶縁膜461に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。第1の層間絶縁膜の存在に関係なく半導体層を水
素化することができる。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)
や、3〜100%の水素を含む雰囲気中で300〜45
0℃で1〜12時間の熱処理を行っても良い。
Then, heat treatment (1 to 300 at 550 ° C.
Hydrogenation can be performed by performing heat treatment for 12 hours. This step is a step of terminating the dangling bond of the semiconductor layer with hydrogen contained in the first interlayer insulating film 461. The semiconductor layer can be hydrogenated regardless of the presence of the first interlayer insulating film. Plasma hydrogenation (using hydrogen excited by plasma) as another means of hydrogenation
Or 300 to 45 in an atmosphere containing 3 to 100% hydrogen
You may perform heat processing for 1 to 12 hours at 0 degreeC.

【0079】次いで、第1の層間絶縁膜461上に無機
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜462を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いる。
Next, a second interlayer insulating film 462 made of an inorganic insulating film material or an organic insulating material is formed on the first interlayer insulating film 461. In this embodiment, the film thickness is 1.6 μm
The acrylic resin film of
cp, preferably 40 to 200 cp, and the one having irregularities on the surface is used.

【0080】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行うこ
とができるため、工程数の増加なく形成することができ
る。なお、この凸部は配線及びTFT部以外の画素部領
域の基板上に適宜設ければよい。こうして、凸部を覆う
絶縁膜の表面に形成された凸凹に沿って画素電極の表面
に凸凹が形成される。
In this embodiment, in order to prevent specular reflection, the second interlayer insulating film having unevenness on the surface is formed to form unevenness on the surface of the pixel electrode. Further, in order to make the surface of the pixel electrode uneven so as to achieve light scattering, a convex portion may be formed in a region below the pixel electrode. In that case, since the projection can be formed using the same photomask as that for forming the TFT, the projection can be formed without increasing the number of steps. Note that this convex portion may be appropriately provided on the substrate in the pixel portion region other than the wiring and the TFT portion. Thus, the unevenness is formed on the surface of the pixel electrode along the unevenness formed on the surface of the insulating film covering the convex portion.

【0081】また、第2の層間絶縁膜462として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
A film having a flat surface may be used as the second interlayer insulating film 462. In that case, after forming the pixel electrode, a step such as a known sandblasting method or etching method is added to make the surface uneven so as to prevent specular reflection and scatter reflected light to increase the whiteness. Is preferred.

【0082】そして、駆動回路506において、各不純
物領域とそれぞれ電気的に接続する配線464〜468
を形成する。なお、これらの配線は、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜をパターニングして形成する。もちろ
ん、二層構造に限らず、単層構造でもよいし、三層以上
の積層構造にしてもよい。また、配線の材料としては、
AlとTiに限らない。例えば、TaN膜上にAlやC
uを形成し、さらにTi膜を形成した積層膜をパターニ
ングして配線を形成してもよい。(図12)
Then, in the drive circuit 506, wirings 464 to 468 electrically connected to the respective impurity regions.
To form. Note that these wirings have a thickness of 50 nm.
A laminated film of an i film and an alloy film (alloy film of Al and Ti) having a film thickness of 500 nm is formed by patterning. Of course, the structure is not limited to the two-layer structure, and may be a single-layer structure or a laminated structure of three or more layers. Also, as the wiring material,
It is not limited to Al and Ti. For example, Al or C on the TaN film
Wiring may be formed by forming u and then patterning a laminated film having a Ti film formed thereon. (Figure 12)

【0083】また、画素部507においては、画素電極
470、ゲート配線469、接続電極468を形成す
る。この接続電極468によりソース配線(443aと
443bの積層)は、画素TFTと電気的な接続が形成
される。また、ゲート配線469は、画素TFTのゲー
ト電極と電気的な接続が形成される。また、画素電極4
70は、画素TFTのドレイン領域442と電気的な接
続が形成され、さらに保持容量を形成する一方の電極と
して機能する半導体層458と電気的な接続が形成され
る。また、画素電極471としては、AlまたはAgを
主成分とする膜、またはそれらの積層膜等の反射性の優
れた材料を用いることが望ましい。
In the pixel portion 507, the pixel electrode 470, the gate wiring 469, and the connection electrode 468 are formed. By this connection electrode 468, the source wiring (a stack of 443a and 443b) is electrically connected to the pixel TFT. The gate wiring 469 is electrically connected to the gate electrode of the pixel TFT. Also, the pixel electrode 4
70 is electrically connected to the drain region 442 of the pixel TFT, and further electrically connected to the semiconductor layer 458 which functions as one electrode forming a storage capacitor. Further, as the pixel electrode 471, it is desirable to use a material having excellent reflectivity such as a film containing Al or Ag as a main component, or a laminated film thereof.

【0084】以上の様にして、nチャネル型TFT50
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
As described above, the n-channel TFT 50
1 and a p-channel TFT 502 CMOS circuit,
And driving circuit 506 having n-channel TFT 503
Then, the pixel portion 507 including the pixel TFT 504 and the storage capacitor 505 can be formed over the same substrate. Thus, the active matrix substrate is completed.

【0085】駆動回路506のnチャネル型TFT50
1はチャネル形成領域437、ゲート電極の一部を構成
する第1の導電層428aと重なる低濃度不純物領域4
36(GOLD領域)、ソース領域またはドレイン領域
として機能する高濃度不純物領域452と、n型を付与
する不純物元素およびp型を付与する不純物元素が導入
された不純物領域451を有している。このnチャネル
型TFT501と電極466で接続してCMOS回路を
形成するpチャネル型TFT502にはチャネル形成領
域440、ソース領域またはドレイン領域として機能す
る高濃度不純物領域454と、n型を付与する不純物元
素およびp型を付与する不純物元素が導入された不純物
領域453を有している。また、nチャネル型TFT5
03にはチャネル形成領域443、ゲート電極の一部を
構成する第1の導電層430aと重なる低濃度不純物領
域442(GOLD領域)、ソース領域またはドレイン
領域として機能する高濃度不純物領域456と、n型を
付与する不純物元素およびp型を付与する不純物元素が
導入された不純物領域455を有している。
N-channel TFT 50 of drive circuit 506
Reference numeral 1 denotes a channel formation region 437, and a low-concentration impurity region 4 overlapping with the first conductive layer 428a forming part of the gate electrode.
36 (GOLD region), a high-concentration impurity region 452 functioning as a source region or a drain region, and an impurity region 451 in which an impurity element imparting n-type and an impurity element imparting p-type are introduced. A channel formation region 440, a high-concentration impurity region 454 functioning as a source region or a drain region, and an impurity element imparting n-type are provided in the p-channel TFT 502 which is connected to the n-channel TFT 501 with an electrode 466 to form a CMOS circuit. And an impurity region 453 in which an impurity element imparting p-type conductivity is introduced. In addition, the n-channel type TFT5
03 includes a channel formation region 443, a low-concentration impurity region 442 (GOLD region) overlapping with the first conductive layer 430a forming part of a gate electrode, a high-concentration impurity region 456 functioning as a source region or a drain region, and n. It has an impurity region 455 into which an impurity element imparting a type and an impurity element imparting a p-type are introduced.

【0086】画素部の画素TFT504にはチャネル形
成領域446、ゲート電極の外側に形成される低濃度不
純物領域445(LDD領域)、ソース領域またはドレ
イン領域として機能する高濃度不純物領域458と、n
型を付与する不純物元素およびp型を付与する不純物元
素が導入された不純物領域457を有している。また、
保持容量505の一方の電極として機能する半導体層に
は、n型を付与する不純物元素およびp型を付与する不
純物元素が添加されている。保持容量505は、絶縁膜
416を誘電体として、電極(432aと432bの積
層)と、半導体層とで形成している。
In the pixel TFT 504 of the pixel portion, a channel forming region 446, a low concentration impurity region 445 (LDD region) formed outside the gate electrode, a high concentration impurity region 458 functioning as a source region or a drain region, and n.
It has an impurity region 457 into which an impurity element imparting a type and an impurity element imparting a p-type are introduced. Also,
An impurity element imparting n-type conductivity and an impurity element imparting p-type conductivity are added to the semiconductor layer functioning as one electrode of the storage capacitor 505. The storage capacitor 505 is formed of an electrode (a stack of 432a and 432b) and a semiconductor layer using the insulating film 416 as a dielectric.

【0087】本実施例の画素構造は、ブラックマトリク
スを用いることなく、画素電極間の隙間が遮光されるよ
うに、画素電極の端部をソース配線と重なるように配置
形成する。
In the pixel structure of the present embodiment, the end portion of the pixel electrode is arranged and formed so as to overlap the source wiring so that the gap between the pixel electrodes is shielded without using the black matrix.

【0088】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図13に示す。なお、図
10〜図13に対応する部分には同じ符号を用いてい
る。図12中の鎖線A−A’は図13中の鎖線A―A’
で切断した断面図に対応している。また、図12中の鎖
線B−B’は図13中の鎖線B―B’で切断した断面図
に対応している。
A top view of the pixel portion of the active matrix substrate manufactured in this embodiment is shown in FIG. The same reference numerals are used for the parts corresponding to those in FIGS. A chain line AA ′ in FIG. 12 is a chain line AA ′ in FIG.
It corresponds to the cross-sectional view cut at. Further, the chain line BB ′ in FIG. 12 corresponds to the cross-sectional view taken along the chain line BB ′ in FIG. 13.

【0089】[実施例4]本実施例では、実施例3で作製
したアクティブマトリクス基板から、反射型液晶表示装
置を作製する工程を以下に説明する。説明には図14を
用いる。
[Embodiment 4] In this embodiment, a process of manufacturing a reflective liquid crystal display device from the active matrix substrate manufactured in Embodiment 3 will be described below. FIG. 14 is used for the description.

【0090】まず、実施例3に従い、図12の状態のア
クティブマトリクス基板を得た後、図12のアクティブ
マトリクス基板上、少なくとも画素電極470上に配向
膜567を形成しラビング処理を行う。なお、本実施例
では配向膜567を形成する前に、アクリル樹脂膜等の
有機樹脂膜をパターニングすることによって基板間隔を
保持するための柱状のスペーサ572を所望の位置に形
成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。
First, according to the third embodiment, after obtaining the active matrix substrate in the state of FIG. 12, an alignment film 567 is formed on at least the pixel electrode 470 on the active matrix substrate of FIG. 12, and rubbing treatment is performed. In this embodiment, before forming the alignment film 567, the organic resin film such as the acrylic resin film is patterned to form the columnar spacers 572 for holding the substrate distance at desired positions. Further, spherical spacers may be dispersed over the entire surface of the substrate instead of the columnar spacers.

【0091】次いで、対向基板569を用意する。次い
で、対向基板569上に着色層570、571、平坦化
膜573を形成する。赤色の着色層570と青色の着色
層571とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
Next, the counter substrate 569 is prepared. Next, the coloring layers 570 and 571 and the planarization film 573 are formed over the counter substrate 569. The red colored layer 570 and the blue colored layer 571 are overlapped with each other to form a light shielding portion. In addition, the light-shielding portion may be formed by partially overlapping the red colored layer and the green colored layer.

【0092】本実施例では、実施例3に示す基板を用い
ている。従って、実施例3の画素部の上面図を示す図1
3では、少なくともゲート配線469と画素電極470
の間隙と、ゲート配線469と接続電極468の間隙
と、接続電極468と画素電極470の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。
In this example, the substrate shown in Example 3 is used. Therefore, FIG. 1 showing a top view of the pixel portion of the third embodiment.
3 at least the gate wiring 469 and the pixel electrode 470.
It is necessary to shield light from the gap between the gate wiring 469 and the connection electrode 468, and the gap between the connection electrode 468 and the pixel electrode 470. In this example, the colored layers were arranged so that the light-shielding portions formed by stacking the colored layers were overlapped with each other at the positions where they should be shielded, and the counter substrates were bonded together.

【0093】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
As described above, it is possible to reduce the number of steps by forming a light-shielding portion formed of a stack of colored layers so as to shield the gaps between pixels without forming a light-shielding layer such as a black mask.

【0094】次いで、平坦化膜573上に透明導電膜か
らなる対向電極576を少なくとも画素部に形成し、対
向基板の全面に配向膜574を形成し、ラビング処理を
施した。
Next, a counter electrode 576 made of a transparent conductive film was formed on the flattening film 573 at least in the pixel portion, an alignment film 574 was formed on the entire surface of the counter substrate, and a rubbing treatment was performed.

【0095】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材568
で貼り合わせる。シール材568にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料575を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料575には公知
の液晶材料を用いれば良い。このようにして図14に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
Then, a sealing material 568 is formed between the active matrix substrate on which the pixel portion and the driving circuit are formed and the counter substrate.
Stick together. A filler is mixed in the sealing material 568, and the two substrates are bonded to each other with a uniform interval by the filler and the columnar spacers. afterwards,
A liquid crystal material 575 is injected between both substrates and completely sealed with a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material 575. In this way, the reflection type liquid crystal display device shown in FIG. 14 is completed. Then, if necessary, the active matrix substrate or the counter substrate is cut into a desired shape. Further, a polarizing plate (not shown) was attached only to the counter substrate. Then, using a known technique, F
I stuck a PC.

【0096】以上のようにして作製される液晶表示装置
は結晶欠陥が少なく、かつ大粒径の結晶粒を有する半導
体膜を用いて作製されたTFTを有しており、前記液晶
表示装置の動作特性や信頼性を十分なものとなり得る。
そして、このような液晶表示装置は各種電子機器の表示
部として用いることができる。
The liquid crystal display device manufactured as described above has a TFT manufactured using a semiconductor film having few crystal defects and large crystal grains, and the operation of the liquid crystal display device. The characteristics and reliability can be sufficient.
Then, such a liquid crystal display device can be used as a display portion of various electronic devices.

【0097】なお、本実施例は実施例1乃至3と自由に
組み合わせることが可能である。
This embodiment can be freely combined with Embodiments 1 to 3.

【0098】[実施例5]本実施例では、実施例3で示し
たアクティブマトリクス基板を作製するときのTFTの
作製方法を用いて、発光装置を作製した例について説明
する。本明細書において、発光装置とは、基板上に形成
された発光素子を該基板とカバー材の間に封入した表示
用パネルおよび該表示用パネルにTFTを備えた表示用
モジュールを総称したものである。なお、発光素子は、
電場を加えることで発生するルミネッセンス(Electro
Luminescence)が得られる有機化合物を含む層(発光
層)と陽極層と、陰極層とを有する。また、有機化合物
におけるルミネッセンスには、一重項励起状態から基底
状態に戻る際の発光(蛍光)と三重項励起状態から基底
状態に戻る際の発光(リン光)があり、これらのうちど
ちらか、あるいは両方の発光を含む。
[Embodiment 5] In this embodiment, an example in which a light emitting device is manufactured by using the method of manufacturing a TFT when manufacturing the active matrix substrate shown in Embodiment 3 will be described. In the present specification, a light emitting device is a generic term for a display panel in which a light emitting element formed on a substrate is enclosed between the substrate and a cover material, and a display module including a TFT on the display panel. is there. The light emitting element is
Luminescence generated by applying an electric field (Electro
It has a layer (light emitting layer) containing an organic compound capable of obtaining Luminescence, an anode layer, and a cathode layer. In addition, luminescence in an organic compound includes light emission when returning from a singlet excited state to a ground state (fluorescence) and light emission when returning from a triplet excited state to a ground state (phosphorescence). Alternatively, it includes both luminescence.

【0099】なお、本明細書中では、発光素子において
陽極と陰極の間に形成された全ての層を有機発光層と定
義する。有機発光層には具体的に、発光層、正孔注入
層、電子注入層、正孔輸送層、電子輸送層等が含まれ
る。基本的に発光素子は、陽極層、発光層、陰極層が順
に積層された構造を有しており、この構造に加えて、陽
極層、正孔注入層、発光層、陰極層や、陽極層、正孔注
入層、発光層、電子輸送層、陰極層等の順に積層した構
造を有していることもある。
In the present specification, all layers formed between the anode and the cathode in the light emitting element are defined as organic light emitting layers. The organic light emitting layer specifically includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, a light emitting device has a structure in which an anode layer, a light emitting layer, and a cathode layer are sequentially stacked. In addition to this structure, an anode layer, a hole injection layer, a light emitting layer, a cathode layer, and an anode layer are provided. It may have a structure in which a hole injecting layer, a light emitting layer, an electron transporting layer, a cathode layer and the like are laminated in this order.

【0100】図15は本実施例の発光装置の断面図であ
る。図15において、基板700上に設けられたスイッ
チングTFT603は図12のnチャネル型TFT50
3を用いて形成される。したがって、構造の説明はnチ
ャネル型TFT503の説明を参照すれば良い。
FIG. 15 is a sectional view of the light emitting device of this embodiment. In FIG. 15, the switching TFT 603 provided on the substrate 700 is the n-channel TFT 50 of FIG.
3 is used. Therefore, the description of the structure may be referred to the description of the n-channel TFT 503.

【0101】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。
Although the double gate structure in which two channel formation regions are formed is used in this embodiment, a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed may be used. good.

【0102】基板700上に設けられた駆動回路は図1
2のCMOS回路を用いて形成される。従って、構造の
説明はnチャネル型TFT501とpチャネル型TFT
502の説明を参照すれば良い。なお、本実施例ではシ
ングルゲート構造としているが、ダブルゲート構造もし
くはトリプルゲート構造であっても良い。
The driving circuit provided on the substrate 700 is shown in FIG.
It is formed using two CMOS circuits. Therefore, the description of the structure is given by the n-channel TFT 501 and the p-channel TFT.
The description of 502 may be referred to. Although a single gate structure is used in this embodiment, a double gate structure or a triple gate structure may be used.

【0103】また、配線701、703はCMOS回路
のソース配線、702はドレイン配線として機能する。
また、配線704はソース配線708とスイッチングT
FTのソース領域とを電気的に接続する配線として機能
し、配線705はドレイン配線709とスイッチングT
FTのドレイン領域とを電気的に接続する配線として機
能する。
Further, the wirings 701 and 703 function as a source wiring of the CMOS circuit, and 702 functions as a drain wiring.
The wiring 704 is connected to the source wiring 708 and the switching T.
The wiring 705 functions as a wiring that electrically connects the source region of the FT, and the wiring 705 is connected to the drain wiring 709 and the switching T.
It functions as a wiring that electrically connects the drain region of the FT.

【0104】なお、電流制御TFT604は図12のp
チャネル型TFT502を用いて形成される。従って、
構造の説明はpチャネル型TFT502の説明を参照す
れば良い。なお、本実施例ではシングルゲート構造とし
ているが、ダブルゲート構造もしくはトリプルゲート構
造であっても良い。
The current control TFT 604 is p-type in FIG.
It is formed using the channel TFT 502. Therefore,
For the description of the structure, the description of the p-channel TFT 502 may be referred to. Although a single gate structure is used in this embodiment, a double gate structure or a triple gate structure may be used.

【0105】また、配線706は電流制御TFTのソー
ス配線(電流供給線に相当する)であり、707は電流
制御TFTの画素電極711上に重ねることで画素電極
711と電気的に接続する電極である。
Further, the wiring 706 is a source wiring (corresponding to a current supply line) of the current control TFT, and 707 is an electrode electrically connected to the pixel electrode 711 by being overlapped on the pixel electrode 711 of the current control TFT. is there.

【0106】なお、711は、透明導電膜からなる画素
電極(発光素子の陽極)である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
711は、上記配線を形成する前に平坦な層間絶縁膜7
10上に形成する。本実施例においては、樹脂からなる
平坦化膜710を用いてTFTによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。
711 is a pixel electrode (anode of a light emitting element) made of a transparent conductive film. As the transparent conductive film,
A compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Moreover, you may use what added gallium to the said transparent conductive film. The pixel electrode 711 has a flat interlayer insulating film 7 before the wiring is formed.
Form on 10. In this embodiment, it is very important to flatten the step due to the TFT by using the flattening film 710 made of resin. Since the light emitting layer that is formed later is very thin, the light emitting failure may occur due to the existence of the step. Therefore, it is desirable to flatten the light emitting layer before forming the pixel electrode so that the light emitting layer can be formed as flat as possible.

【0107】配線701〜707を形成後、図15に示
すようにバンク712を形成する。バンク712は10
0〜400nmの珪素を含む絶縁膜もしくは有機樹脂膜
をパターニングして形成すれば良い。
After forming the wirings 701 to 707, a bank 712 is formed as shown in FIG. Bank 712 is 10
It may be formed by patterning an insulating film containing 0 to 400 nm of silicon or an organic resin film.

【0108】なお、バンク712は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク712の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は1×106〜1×1
12Ωm(好ましくは1×108〜1×1010Ωm)と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。
Since the bank 712 is an insulating film,
Attention must be paid to the electrostatic breakdown of the device during film formation.
In this embodiment, carbon particles or metal particles are added to the insulating film that is the material of the bank 712 to lower the resistivity and suppress the generation of static electricity. At this time, the resistivity is 1 × 10 6 to 1 × 1.
The addition amount of carbon particles or metal particles may be adjusted so as to be 0 12 Ωm (preferably 1 × 10 8 to 1 × 10 10 Ωm).

【0109】画素電極711の上には発光層713が形
成される。なお、図15では一画素しか図示していない
が、本実施例ではR(赤)、G(緑)、B(青)の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として20nm厚の銅フタロシ
アニン(CuPc)膜を設け、その上に発光層として7
0nm厚のトリス−8−キノリノラトアルミニウム錯体
(Alq3)膜を設けた積層構造としている。Alq3
キナクリドン、ペリレンもしくはDCM1といった蛍光
色素を添加することで発光色を制御することができる。
A light emitting layer 713 is formed on the pixel electrode 711. Although only one pixel is shown in FIG. 15, the light emitting layers corresponding to the colors R (red), G (green), and B (blue) are separately formed in this embodiment. Further, in this embodiment, the low molecular weight organic light emitting material is formed by the vapor deposition method.
Specifically, a 20-nm-thick copper phthalocyanine (CuPc) film is provided as a hole injection layer, and a 7-nm light emitting layer is formed thereon.
It has a laminated structure in which a 0 nm thick tris-8-quinolinolato aluminum complex (Alq 3 ) film is provided. The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene or DCM1 to Alq 3 .

【0110】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層(発光及びそのための
キャリアの移動を行わせるための層)を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、中分子系有機発光材料や
高分子系有機発光材料を用いても良い。なお、本明細書
中において、昇華性を有さず、かつ、分子数が20以下
または連鎖する分子の長さが10μm以下の有機発光材
料を中分子系有機発光材料とする。また、高分子系有機
発光材料を用いる例として、正孔注入層として20nm
のポリチオフェン(PEDOT)膜をスピン塗布法によ
り設け、その上に発光層として100nm程度のパラフ
ェニレンビニレン(PPV)膜を設けた積層構造として
も良い。なお、PPVのπ共役系高分子を用いると、赤
色から青色まで発光波長を選択できる。また、電荷輸送
層や電荷注入層として炭化珪素等の無機材料を用いるこ
とも可能である。これらの有機発光材料や無機材料は公
知の材料を用いることができる。
However, the above example is an example of an organic light emitting material that can be used as a light emitting layer, and it is not necessary to limit to this. The light emitting layer (charge transporting layer or charge injecting layer) may be freely combined to form a light emitting layer (a layer for emitting light and for moving carriers therefor). For example, in this embodiment, an example in which a low molecular weight organic light emitting material is used as the light emitting layer is shown, but a medium molecular weight organic light emitting material or a high molecular weight organic light emitting material may be used. In the present specification, an organic light-emitting material having no sublimability and having a number of molecules of 20 or less or a chain of molecules having a length of 10 μm or less is referred to as a medium molecule organic light-emitting material. In addition, as an example of using a polymer organic light emitting material, the hole injection layer has a thickness of 20 nm.
Alternatively, a polythiophene (PEDOT) film may be provided by a spin coating method, and a para-phenylene vinylene (PPV) film having a thickness of about 100 nm may be provided on the polythiophene (PEDOT) film as a laminated structure. By using a PPV π-conjugated polymer, the emission wavelength can be selected from red to blue. Further, it is also possible to use an inorganic material such as silicon carbide for the charge transport layer and the charge injection layer. Known materials can be used as these organic light emitting materials and inorganic materials.

【0111】次に、発光層713の上には導電膜からな
る陰極714が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のMgAg膜(マグネシウムと銀との合金膜)
を用いても良い。陰極材料としては、周期表の1族もし
くは2族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。
Next, a cathode 714 made of a conductive film is provided on the light emitting layer 713. In this embodiment, an alloy film of aluminum and lithium is used as the conductive film. Of course, a well-known MgAg film (an alloy film of magnesium and silver)
May be used. As the cathode material, a conductive film made of an element belonging to Group 1 or 2 of the periodic table or a conductive film to which those elements are added may be used.

【0112】この陰極714まで形成された時点で発光
素子715が完成する。なお、ここでいう発光素子71
5は、画素電極(陽極)711、発光層713及び陰極
714で形成されたダイオードを指す。
When the cathode 714 is formed, the light emitting element 715 is completed. The light emitting element 71 referred to here
Reference numeral 5 denotes a diode formed by the pixel electrode (anode) 711, the light emitting layer 713 and the cathode 714.

【0113】発光素子715を完全に覆うようにしてパ
ッシベーション膜716を設けることは有効である。パ
ッシベーション膜716としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。
It is effective to provide the passivation film 716 so as to completely cover the light emitting element 715. As the passivation film 716, an insulating film including a carbon film, a silicon nitride film, or a silicon nitride oxide film is used, and the insulating films are used as a single layer or a stacked layer in which they are combined.

【0114】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にD
LC膜を用いることは有効である。DLC膜は室温から
100℃以下の温度範囲で成膜可能であるため、耐熱性
の低い発光層713の上方にも容易に成膜することがで
きる。また、DLC膜は酸素に対するブロッキング効果
が高く、発光層713の酸化を抑制することが可能であ
る。そのため、この後に続く封止工程を行う間に発光層
713が酸化するといった問題を防止できる。
At this time, it is preferable to use a film having good coverage as a passivation film, and a carbon film, especially D
It is effective to use an LC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C. or lower, it can be easily formed over the light-emitting layer 713 having low heat resistance. In addition, the DLC film has a high blocking effect on oxygen and can suppress oxidation of the light emitting layer 713. Therefore, it is possible to prevent the problem that the light emitting layer 713 is oxidized during the subsequent sealing step.

【0115】さらに、パッシベーション膜716上に封
止材717を設け、カバー材718を貼り合わせる。封
止材717としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材718はガラス基板や石英基板やプラスチ
ック基板(プラスチックフィルムも含む)や可撓性基板
の両面に炭素膜(好ましくはDLC膜)を形成したもの
を用いる。炭素膜以外にもアルミ膜(AlON、Al
N、AlOなど)、SiNなどを用いることができる。
Further, a sealing material 717 is provided on the passivation film 716, and a cover material 718 is attached. An ultraviolet curable resin may be used as the sealing material 717, and it is effective to provide a substance having a moisture absorption effect or a substance having an antioxidant effect inside. In this embodiment, the cover material 718 is a glass substrate, a quartz substrate, a plastic substrate (including a plastic film), or a flexible substrate having a carbon film (preferably a DLC film) formed on both sides. Besides carbon film, aluminum film (AlON, Al
N, AlO, etc.), SiN, etc. can be used.

【0116】こうして図15に示すような構造の発光装
置が完成する。なお、バンク712を形成した後、パッ
シベーション膜716を形成するまでの工程をマルチチ
ャンバー方式(またはインライン方式)の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材718を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。
Thus, the light emitting device having the structure shown in FIG. 15 is completed. Note that it is effective to continuously perform the steps from the formation of the bank 712 to the formation of the passivation film 716 using a multi-chamber system (or in-line system) film formation apparatus without exposing to the atmosphere. . Further, it is also possible to further develop and continuously process up to the step of attaching the cover material 718 without exposing to the atmosphere.

【0117】こうして、基板700上にnチャネル型T
FT601、602、スイッチングTFT(nチャネル
型TFT)603および電流制御TFT(nチャネル型
TFT)604が形成される。
Thus, the n-channel type T is formed on the substrate 700.
FTs 601 and 602, a switching TFT (n-channel type TFT) 603 and a current control TFT (n-channel type TFT) 604 are formed.

【0118】さらに、図15を用いて説明したように、
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いn
チャネル型TFTを形成することができる。そのため、
信頼性の高い発光装置を実現できる。
Further, as described with reference to FIG.
By providing an impurity region overlapping the gate electrode with an insulating film interposed therebetween, n which is resistant to deterioration due to the hot carrier effect is used.
A channel TFT can be formed. for that reason,
It is possible to realize a highly reliable light emitting device.

【0119】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、D/Aコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。
Although only the configurations of the pixel portion and the driving circuit are shown in the present embodiment, a signal dividing circuit, a D / A converter, an operational amplifier, a γ correction circuit, etc. may also be used according to the manufacturing process of the present embodiment. Can be formed on the same insulator, and further, a memory and a microprocessor can be formed.

【0120】以上のようにして作製される発光装置は結
晶欠陥が少なく、かつ大粒径の結晶粒を有する半導体膜
を用いて作製されたTFTを有しており、前記発光装置
の動作特性や信頼性を十分なものとなり得る。そして、
このような発光装置は各種電子機器の表示部として用い
ることができる。
The light-emitting device manufactured as described above has a TFT manufactured using a semiconductor film having few crystal defects and having large-sized crystal grains. Credibility can be sufficient. And
Such a light emitting device can be used as a display portion of various electronic devices.

【0121】なお、本実施例は実施例1乃至3と自由に
組み合わせることが可能である。
This embodiment can be freely combined with Embodiments 1 to 3.

【0122】[実施例6]本発明を適用して、様々な半導
体装置(アクティブマトリクス型液晶表示装置、アクテ
ィブマトリクス型発光装置、アクティブマトリクス型E
C表示装置)を作製することができる。即ち、それら電
気光学装置を表示部に組み込んだ様々な電子機器に本発
明を適用できる。
[Embodiment 6] By applying the present invention, various semiconductor devices (active matrix type liquid crystal display device, active matrix type light emitting device, active matrix type E).
C display device) can be manufactured. That is, the present invention can be applied to various electronic devices in which those electro-optical devices are incorporated in the display unit.

【0123】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ(ゴーグル型ディスプレイ)、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末(モバイルコンピュータ、携帯電話または電
子書籍等)などが挙げられる。それらの例を図16、図
17及び図18に示す。
Examples of such electronic devices include video cameras, digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.). ) And the like. Examples of these are shown in FIGS. 16, 17 and 18.

【0124】図16(A)はパーソナルコンピュータで
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明により作製
された半導体装置を表示部3003に適用することで、
本発明のパーソナルコンピュータが完成する。
FIG. 16A shows a personal computer, which has a main body 3001, an image input section 3002, and a display section 30.
03, keyboard 3004 and the like. By applying the semiconductor device manufactured according to the present invention to the display portion 3003,
The personal computer of the present invention is completed.

【0125】図16(B)はビデオカメラであり、本体
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明により作製された半導体装置を表示
部3102に適用することで、本発明のビデオカメラが
完成する。
FIG. 16B shows a video camera, which includes a main body 3101, a display portion 3102, a voice input portion 3103, operation switches 3104, a battery 3105, and an image receiving portion 310.
Including 6 etc. The video camera of the present invention is completed by applying the semiconductor device manufactured by the present invention to the display portion 3102.

【0126】図16(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明により作製された半導体
装置を表示部3205に適用することで、本発明のモバ
イルコンピュータが完成する。
FIG. 16C shows a mobile computer (mobile computer), which includes a main body 3201, a camera portion 3202, an image receiving portion 3203, operation switches 3204, a display portion 3205, and the like. The mobile computer of the present invention is completed by applying the semiconductor device manufactured by the present invention to the display portion 3205.

【0127】図16(D)はゴーグル型ディスプレイで
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明により作製された半導体装置を表示
部3302に適用することで、本発明のゴーグル型ディ
スプレイが完成する。
FIG. 16D shows a goggle type display, which includes a main body 3301, a display section 3302 and an arm section 330.
Including 3 etc. The goggle type display of the present invention is completed by applying the semiconductor device manufactured by the present invention to the display portion 3302.

【0128】図16(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明により作製された半導体
装置を表示部3402に適用することで、本発明の記録
媒体が完成する。
FIG. 16E shows a player using a recording medium (hereinafter, referred to as a recording medium) in which a program is recorded, which is a main body 3401, a display portion 3402, a speaker portion 340.
3, a recording medium 3404, operation switches 3405 and the like. This player uses a DVD (D
optical Versatile Disc), CD
It is possible to play music, watch movies, play games, and use the internet. The recording medium of the present invention is completed by applying the semiconductor device manufactured according to the present invention to the display portion 3402.

【0129】図16(F)はデジタルカメラであり、本
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本発
明により作製された半導体装置を表示部3502に適用
することで、本発明のデジタルカメラが完成する。
FIG. 16F shows a digital camera, which includes a main body 3501, a display portion 3502, an eyepiece portion 3503, operation switches 3504, an image receiving portion (not shown) and the like. By applying the semiconductor device manufactured according to the present invention to the display portion 3502, the digital camera according to the present invention is completed.

【0130】図17(A)はフロント型プロジェクター
であり、投射装置3601、スクリーン3602等を含
む。本発明により作製された半導体装置を投射装置36
01の一部を構成する液晶表示装置3808やその他の
駆動回路に適用することで、本発明のフロント型プロジ
ェクターが完成する。
FIG. 17A shows a front type projector including a projection device 3601, a screen 3602 and the like. The projection device 36 is a semiconductor device manufactured by the present invention.
01 is applied to the liquid crystal display device 3808 which constitutes a part of No. 01 and other drive circuits, the front type projector of the present invention is completed.

【0131】図17(B)はリア型プロジェクターであ
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。本発明により作製さ
れた半導体装置を投射装置3702の一部を構成する液
晶表示装置3808やその他の駆動回路に適用すること
で、本発明のリア型プロジェクターが完成する。
FIG. 17B shows a rear type projector, which includes a main body 3701, a projection device 3702 and a mirror 370.
3, screen 3704 and the like. By applying the semiconductor device manufactured by the present invention to the liquid crystal display device 3808 which forms a part of the projection device 3702 and other drive circuits, the rear projector of the present invention is completed.

【0132】なお、図17(C)は、図17(A)及び
図17(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系38
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図17(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
Note that FIG. 17C is a diagram showing an example of the structure of the projection devices 3601 and 3702 in FIGS. 17A and 17B. Projection devices 3601, 37
02 is a light source optical system 3801, mirrors 3802, 380
4 to 3806, dichroic mirror 3803, prism 3807, liquid crystal display device 3808, retardation plate 380.
9, a projection optical system 3810. Projection optical system 38
Reference numeral 10 is composed of an optical system including a projection lens. Although the present embodiment shows an example of a three-plate type, it is not particularly limited and may be, for example, a single-plate type. In addition, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, and an IR film in the optical path indicated by an arrow in FIG. 17C. Good.

【0133】また、図17(D)は、図17(C)中に
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図17(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
Further, FIG. 17D is a diagram showing an example of the structure of the light source optical system 3801 in FIG. 17C. In this embodiment, the light source optical system 3801 includes the reflector 3811, the light source 3812, the lens arrays 3813, and 3.
814, a polarization conversion element 3815, and a condenser lens 3816. Note that the light source optical system shown in FIG. 17D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, and an IR film in the light source optical system.

【0134】ただし、図17に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。
However, the projector shown in FIG. 17 shows a case where a transmissive electro-optical device is used, and an application example of a reflective electro-optical device and a light emitting device is not shown.

【0135】図18(A)は携帯電話であり、本体39
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本発明により作製された半導体装置を表示部
3904に適用することで、本発明の携帯電話が完成す
る。
FIG. 18A shows a mobile phone, which is a main body 39.
01, voice output unit 3902, voice input unit 3903, display unit 3904, operation switch 3905, antenna 3906
Including etc. The mobile phone of the present invention is completed by applying the semiconductor device manufactured according to the present invention to the display portion 3904.

【0136】図18(B)は携帯書籍(電子書籍)であ
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明により作製された半導体装置は表示部
4002、4003に適用することで、本発明の携帯書
籍が完成する。
FIG. 18B shows a portable book (electronic book) including a main body 4001, display portions 4002 and 4003, a storage medium 4004, operation switches 4005, an antenna 4006.
Including etc. By applying the semiconductor device manufactured by the present invention to the display portions 4002 and 4003, the portable book of the present invention is completed.

【0137】図18(C)はディスプレイであり、本体
4101、支持台4102、表示部4103等を含む。
本発明により作製された半導体装置を表示部4103に
適用することで、本発明のディスプレイが完成する。本
発明のディスプレイは特に大画面化した場合において有
利であり、対角10インチ以上(特に30インチ以上)
のディスプレイには有利である。
FIG. 18C shows a display, which includes a main body 4101, a support base 4102, a display portion 4103 and the like.
The display of the present invention is completed by applying the semiconductor device manufactured by the present invention to the display portion 4103. The display of the present invention is particularly advantageous when it has a large screen, and has a diagonal of 10 inches or more (particularly 30 inches or more).
Display is advantageous.

【0138】以上の様に、本発明の適用範囲は極めて広
く、さまざまな分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例1〜4または
5の組み合わせからなる構成を用いても実現することが
できる。
As described above, the applicable range of the present invention is so wide that it can be applied to electronic devices in various fields. Further, the electronic device of this embodiment can also be realized by using a configuration including a combination of the first to fourth or fifth embodiments.

【0139】[0139]

【発明の効果】本発明の構成を採用することにより、以
下に示すような基本的有意性を得ることが出来る。 (a)従来のTFTの作製プロセスに完全に適合した、
簡単な構成である。 (b)結晶欠陥の少ない大粒径の結晶粒を形成すること
が可能となる。 (c)レーザ照射装置のランニングコストを低減するこ
とを可能とする。 (d)以上の利点を満たした上で、アクティブマトリク
ス型の液晶表示装置に代表される半導体装置において、
半導体装置の動作特性および信頼性の向上を実現するこ
とができる。さらに、半導体装置の製造コストの低減を
実現することができる。
By adopting the structure of the present invention, the following basic significance can be obtained. (A) Fully compatible with the conventional TFT manufacturing process,
It has a simple configuration. (B) It becomes possible to form large-sized crystal grains with few crystal defects. (C) It is possible to reduce the running cost of the laser irradiation device. (D) In addition to satisfying the above advantages, in a semiconductor device represented by an active matrix type liquid crystal display device,
It is possible to improve the operating characteristics and reliability of the semiconductor device. Further, it is possible to reduce the manufacturing cost of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】 非晶質珪素膜55nmにおける波長に対する
反射率、透過率、吸収率を示す図。
FIG. 1 is a diagram showing reflectance, transmittance, and absorptance with respect to wavelength in an amorphous silicon film 55 nm.

【図2】 結晶性珪素膜55nmにおける波長に対する
反射率、透過率、吸収率を示す図。
FIG. 2 is a diagram showing reflectance, transmittance, and absorptance with respect to wavelength in a crystalline silicon film 55 nm.

【図3】 1737ガラス基板における波長に対する反
射率、透過率を示す図。
FIG. 3 is a diagram showing reflectance and transmittance with respect to wavelength in a 1737 glass substrate.

【図4】 本発明の概念を示す図。FIG. 4 is a diagram showing the concept of the present invention.

【図5】 レーザアニールにおける光学系の例を示す
図。
FIG. 5 is a diagram showing an example of an optical system in laser annealing.

【図6】 YLFレーザを用いてレーザアニールを行っ
たときの光学顕微鏡による半導体膜の表面観察の結果を
示す図。
FIG. 6 is a diagram showing a result of observing the surface of a semiconductor film with an optical microscope when laser annealing is performed using a YLF laser.

【図7】 YLFレーザを用いてレーザアニールを行っ
たときのSEMによる半導体膜の表面観察の結果を示す
図。
FIG. 7 is a diagram showing a result of surface observation of a semiconductor film by SEM when laser annealing is performed using a YLF laser.

【図8】 YLFレーザを用いてレーザアニールを行っ
たときのSEMによる半導体膜の表面観察の結果を示す
図。
FIG. 8 is a diagram showing results of surface observation of a semiconductor film by SEM when laser annealing is performed using a YLF laser.

【図9】 YLFレーザを用いてレーザアニールを行っ
たときの粒径の大きさの比較を示す図。
FIG. 9 is a diagram showing a comparison of particle size when laser annealing is performed using a YLF laser.

【図10】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 10 is a cross-sectional view showing a manufacturing process of a pixel TFT and a driver circuit TFT.

【図11】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
11A to 11C are cross-sectional views illustrating a manufacturing process of a pixel TFT and a driver circuit TFT.

【図12】 画素TFT、駆動回路のTFTの作製工程
を示す断面図。
FIG. 12 is a cross-sectional view showing a manufacturing process of a pixel TFT and a driver circuit TFT.

【図13】 画素TFTの構成を示す上面図。FIG. 13 is a top view showing a configuration of a pixel TFT.

【図14】 アクティブマトリクス型液晶表示装置の断
面図。
FIG. 14 is a cross-sectional view of an active matrix liquid crystal display device.

【図15】 発光装置の駆動回路及び画素部の断面構造
図。
FIG. 15 is a cross-sectional structure diagram of a driver circuit and a pixel portion of a light emitting device.

【図16】 半導体装置の例を示す図。FIG. 16 illustrates an example of a semiconductor device.

【図17】 半導体装置の例を示す図。FIG. 17 illustrates an example of a semiconductor device.

【図18】 半導体装置の例を示す図。FIG. 18 illustrates an example of a semiconductor device.

フロントページの続き Fターム(参考) 2H092 KA05 MA29 MA30 NA13 NA21 5C094 AA13 AA25 AA31 AA43 AA44 AA53 BA03 BA27 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EB02 FB12 FB14 FB15 GB10 JA11 JA20 5F052 AA02 AA11 AA17 AA24 BA01 BA02 BA07 BB01 BB02 BB03 BB04 BB05 DA02 DB03 EA15 FA06 FA19 HA01 JA01 5F110 AA01 AA30 BB02 BB04 BB05 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG16 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL03 HL04 HL06 HL11 HL12 HM15 NN03 NN04 NN22 NN24 NN27 NN34 NN35 NN36 NN73 PP01 PP02 PP03 PP04 PP06 PP07 PP10 PP13 PP29 PP34 PP35 QQ04 QQ11 QQ19 QQ23 QQ24 QQ25 Continued front page    F term (reference) 2H092 KA05 MA29 MA30 NA13 NA21                 5C094 AA13 AA25 AA31 AA43 AA44                       AA53 BA03 BA27 BA43 CA19                       DA09 DA13 DB01 DB04 EA04                       EB02 FB12 FB14 FB15 GB10                       JA11 JA20                 5F052 AA02 AA11 AA17 AA24 BA01                       BA02 BA07 BB01 BB02 BB03                       BB04 BB05 DA02 DB03 EA15                       FA06 FA19 HA01 JA01                 5F110 AA01 AA30 BB02 BB04 BB05                       CC02 DD01 DD02 DD03 DD05                       DD13 DD14 DD15 DD17 EE01                       EE02 EE03 EE04 EE06 EE09                       EE14 EE23 EE28 EE44 EE45                       FF02 FF04 FF09 FF28 FF30                       GG01 GG02 GG13 GG16 GG25                       GG32 GG43 GG45 GG47 HJ01                       HJ04 HJ12 HJ13 HJ23 HL01                       HL03 HL04 HL06 HL11 HL12                       HM15 NN03 NN04 NN22 NN24                       NN27 NN34 NN35 NN36 NN73                       PP01 PP02 PP03 PP04 PP06                       PP07 PP10 PP13 PP29 PP34                       PP35 QQ04 QQ11 QQ19 QQ23                       QQ24 QQ25

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】非晶質半導体膜に金属元素を添加した後、
前記非晶質半導体膜を熱処理により結晶化して第1の結
晶性半導体膜を形成し、前記第1の結晶性半導体膜に、
波長が350nm以上であり、エネルギー密度が700mJ
/cm2乃至1800mJ/cm2のパルス発振するレーザ光を複
数回照射して、第2の結晶性半導体膜を形成することを
特徴とする半導体装置の作製方法。
1. After adding a metal element to the amorphous semiconductor film,
The first crystalline semiconductor film is formed by crystallizing the amorphous semiconductor film by heat treatment, and forming a first crystalline semiconductor film on the first crystalline semiconductor film.
Wavelength is 350nm or more, energy density is 700mJ
/ cm 2 to a laser beam pulse oscillation of 1800 mJ / cm 2 was irradiated a plurality of times, a method for manufacturing a semiconductor device and forming a second crystalline semiconductor film.
【請求項2】非晶質半導体膜に金属元素を添加した後、
前記非晶質半導体膜を第1の熱処理により結晶化して第
1の結晶性半導体膜を形成し、前記第1の結晶性半導体
膜に、波長が350nm以上であり、エネルギー密度が7
00mJ/cm2乃至1800mJ/cm2のパルス発振するレーザ
光を複数回照射して、第2の結晶性半導体膜を形成し、
前記第2の結晶性半導体膜に第2の熱処理を行って第3
の結晶性半導体膜を形成することを特徴とする半導体装
置の作製方法。
2. After adding a metal element to the amorphous semiconductor film,
The amorphous semiconductor film is crystallized by a first heat treatment to form a first crystalline semiconductor film, and the first crystalline semiconductor film has a wavelength of 350 nm or more and an energy density of 7 nm.
The second crystalline semiconductor film is formed by irradiating a pulsed laser beam of 00 mJ / cm 2 to 1800 mJ / cm 2 multiple times,
A second heat treatment is performed on the second crystalline semiconductor film to obtain a third heat treatment.
And forming a crystalline semiconductor film thereof.
【請求項3】請求項1において、前記熱処理は、ファー
ネスアニール法またはRTA法で行うことを特徴とする
半導体装置の作製方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed by a furnace annealing method or an RTA method.
【請求項4】請求項2において、前記第1の熱処理は、
ファーネスアニール法またはRTA法であることを特徴
とする半導体装置の作製方法。
4. The method according to claim 2, wherein the first heat treatment is
A method of manufacturing a semiconductor device, which is a furnace annealing method or an RTA method.
【請求項5】請求項2において、前記第1の熱処理は、
ファーネスアニール法、レーザアニール法、RTA法か
ら選ばれた一種または複数種で行うことを特徴とする半
導体装置の作製方法。
5. The heat treatment according to claim 2, wherein the first heat treatment is
A method for manufacturing a semiconductor device, which is performed by one or more selected from a furnace annealing method, a laser annealing method, and an RTA method.
【請求項6】請求項1または請求項2において、前記レ
ーザ光は、パルス発振の固体レーザまたは気体レーザま
たは金属レーザから発振されたものであることを特徴と
する半導体装置の作製方法。
6. The method for manufacturing a semiconductor device according to claim 1, wherein the laser light is emitted from a pulsed solid-state laser, a gas laser, or a metal laser.
【請求項7】請求項1または請求項2または請求項7の
いずれか一項において、前記レーザ光は、パルス発振の
YAGレーザ、YVO4レーザ、YLFレーザ、YAl
3レーザ、ガラスレーザ、ルビーレーザ、アレキサン
ドライドレーザ、Ti:サファイアレーザから選ばれた
一種から発振されたものであることを特徴とする半導体
装置の作製方法。
7. The laser beam according to claim 1, 2, or 7, wherein the laser light is a pulse oscillation YAG laser, YVO 4 laser, YLF laser, YAl.
A method of manufacturing a semiconductor device, which is oscillated from one selected from an O 3 laser, a glass laser, a ruby laser, an alexandrite laser, and a Ti: sapphire laser.
【請求項8】請求項1または請求項2または請求項7の
いずれか一項において、前記レーザ光は、非線形光学素
子により高調波に変換されていることを特徴とする半導
体装置の作製方法。
8. The method for manufacturing a semiconductor device according to claim 1, 2, or 7, wherein the laser light is converted into a harmonic by a non-linear optical element.
【請求項9】請求項1または請求項2において、前記非
晶質半導体膜は、珪素を含む膜であることを特徴とする
半導体装置の作製方法。
9. The method for manufacturing a semiconductor device according to claim 1, wherein the amorphous semiconductor film is a film containing silicon.
JP2001310766A 2001-10-05 2001-10-05 Semiconductor device and method of forming it Withdrawn JP2003115456A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001310766A JP2003115456A (en) 2001-10-05 2001-10-05 Semiconductor device and method of forming it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001310766A JP2003115456A (en) 2001-10-05 2001-10-05 Semiconductor device and method of forming it

Publications (2)

Publication Number Publication Date
JP2003115456A true JP2003115456A (en) 2003-04-18
JP2003115456A5 JP2003115456A5 (en) 2005-06-23

Family

ID=19129692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001310766A Withdrawn JP2003115456A (en) 2001-10-05 2001-10-05 Semiconductor device and method of forming it

Country Status (1)

Country Link
JP (1) JP2003115456A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005134542A (en) * 2003-10-29 2005-05-26 Seiko Epson Corp Substrate for electrooptical device, its manufacturing method and electrooptical device
WO2005066920A1 (en) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. Display
JP2008004666A (en) * 2006-06-21 2008-01-10 Ftl:Kk Method of manufacturing three dimensional semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005134542A (en) * 2003-10-29 2005-05-26 Seiko Epson Corp Substrate for electrooptical device, its manufacturing method and electrooptical device
JP4529414B2 (en) * 2003-10-29 2010-08-25 セイコーエプソン株式会社 Method for manufacturing substrate for electro-optical device
WO2005066920A1 (en) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. Display
US8188643B2 (en) 2003-12-26 2012-05-29 Panasonic Corporation Display apparatus
JP2008004666A (en) * 2006-06-21 2008-01-10 Ftl:Kk Method of manufacturing three dimensional semiconductor device

Similar Documents

Publication Publication Date Title
JP5227900B2 (en) Method for manufacturing semiconductor device
JP5205431B2 (en) Laser irradiation device
US7445974B2 (en) Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device
US7501653B2 (en) Method of manufacturing semiconductor device having a circuit including thin film transistors
JP5078205B2 (en) Laser irradiation device
JP2003257885A (en) Method for irradiating laser, laser irradiator and method for manufacturing semiconductor device
JP2003045820A (en) Laser irradiation apparatus, and method, and method of manufacturing semiconductor device
JP3973882B2 (en) Laser irradiation apparatus and laser irradiation method
JP3910524B2 (en) Laser irradiation method and semiconductor device manufacturing method
JP3883935B2 (en) Laser irradiation device
JP4408011B2 (en) Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
JP4579217B2 (en) Method for manufacturing semiconductor device
JP2003115456A (en) Semiconductor device and method of forming it
JP4397582B2 (en) Method for manufacturing semiconductor device
JP2003218058A (en) Laser irradiation method and manufacturing method of semiconductor device
JP3883936B2 (en) Laser irradiation method and semiconductor device manufacturing method
JP3910523B2 (en) Laser irradiation device
JP4515088B2 (en) Method for manufacturing semiconductor device
JP4637816B2 (en) Laser irradiation apparatus and method for manufacturing semiconductor device
JP2003224083A (en) Laser irradiation equipment
JP2002353141A (en) Method for fabricating semiconductor device
JP2004200559A6 (en) Laser irradiation method and semiconductor device manufacturing method
JP4159858B2 (en) Method for manufacturing semiconductor device
JP4131792B2 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing crystalline semiconductor film
JP3883952B2 (en) Laser irradiation device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071029