JP2003112999A - Semiconductor substrate, semiconductor device and method for manufacturing the same, and crystal growth method - Google Patents

Semiconductor substrate, semiconductor device and method for manufacturing the same, and crystal growth method

Info

Publication number
JP2003112999A
JP2003112999A JP2001307452A JP2001307452A JP2003112999A JP 2003112999 A JP2003112999 A JP 2003112999A JP 2001307452 A JP2001307452 A JP 2001307452A JP 2001307452 A JP2001307452 A JP 2001307452A JP 2003112999 A JP2003112999 A JP 2003112999A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
crystal
plane
main surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001307452A
Other languages
Japanese (ja)
Other versions
JP4031628B2 (en
JP2003112999A5 (en
Inventor
Nobuyuki Otsuka
信之 大塚
Ayumi Tsujimura
歩 辻村
Akihiko Ishibashi
明彦 石橋
Yasutoshi Kawaguchi
靖利 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001307452A priority Critical patent/JP4031628B2/en
Publication of JP2003112999A publication Critical patent/JP2003112999A/en
Publication of JP2003112999A5 publication Critical patent/JP2003112999A5/ja
Application granted granted Critical
Publication of JP4031628B2 publication Critical patent/JP4031628B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a wurtzite type substrate which is improved in the flatness of the main surface of the substrate and does not particularly contain hexagonal columnar crystals (columns). SOLUTION: The semiconductor substrate having a crystal structure of the wurtzite type has a main surface inclined about 45 to about 65 deg. in a <10-10> direction of a crystal zone axis from a (0001) face. As a result, the substrate does no contain the hexagonal columnar crystals as in the case the semiconductor crystal is grown on the semiconductor substrate having the crystalline structure of the wurtzite type having the (0001) face as its main surface like heretofore.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ウルツ鉱型の結晶
構造を持つ半導体基板及びその製造方法、該半導体基板
を用いた半導体装置及びその製造方法、並びに該半導体
基板を用いた結晶成長方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate having a wurtzite type crystal structure, a method for manufacturing the same, a semiconductor device using the semiconductor substrate, a method for manufacturing the same, and a crystal growth method using the semiconductor substrate. .

【0002】[0002]

【従来の技術】従来のウルツ鉱型の結晶構造を持つ半導
体基板(以下、ウルツァイト型基板と略称する。)の製
造方法には、以下のようなものが知られている。
2. Description of the Related Art As a conventional method of manufacturing a semiconductor substrate having a wurtzite type crystal structure (hereinafter abbreviated as wurtzite type substrate), the following methods are known.

【0003】まず、サファイア(Al23)からなる基
板上に、窒化ガリウム(GaN)からなる結晶層を形成
する構成が報告されている(S.Nakamura:
J.Vac.Sci.Technol.A,Vol.1
3,No.3,P.705,May/Jun 199
5)(以下、第1の従来例と呼ぶ)。この場合、図6
(a)に示すように、窒化ガリウムからなる結晶層の表
面には、面方位の(0001)面(=c面)が現われ
る。
First, a structure in which a crystal layer made of gallium nitride (GaN) is formed on a substrate made of sapphire (Al 2 O 3 ) has been reported (S. Nakamura:
J. Vac. Sci. Technol. A, Vol. 1
3, No. 3, P.I. 705, May / Jun 199
5) (hereinafter referred to as the first conventional example). In this case,
As shown in (a), a (0001) plane (= c plane) having a plane orientation appears on the surface of the crystal layer made of gallium nitride.

【0004】一方、図6(b)に示すように、主面の面
方位が(0001)面以外の面方位を持つ窒化ガリウム
からなる結晶層の成長方法が、特許第2743901号
公報(以下、第2の従来例と呼ぶ)に開示されている。
該公報には、閃亜鉛鉱(ジンクブレンド)型の結晶構造
を持つ砒化ガリウム(GaAs)からなる基板におけ
る、(001)面を基準として傾斜角が0°を越えて3
5°未満である主面上に、窒化ガリウムからなる半導体
結晶を成長させることを記載している。なお、成長した
窒化ガリウム結晶層の表面の面方位は教示されていな
い。
On the other hand, as shown in FIG. 6 (b), a method for growing a crystal layer made of gallium nitride having a principal plane whose plane orientation is other than the (0001) plane is disclosed in Japanese Patent No. 2743901. (Referred to as a second conventional example).
The publication discloses that a substrate made of gallium arsenide (GaAs) having a zinc blende type crystal structure has an inclination angle of more than 0 ° with reference to the (001) plane.
It is described that a semiconductor crystal made of gallium nitride is grown on the main surface having an angle of less than 5 °. The plane orientation of the surface of the grown gallium nitride crystal layer is not taught.

【0005】また、特開平10−190059号公報
(以下、第3の従来例と呼ぶ)には、III 族元素の原料
に塩化物を用いた気相成長法を用いて、主面の面方位が
(100)面の砒化ガリウムからなる基板上、又は(1
00)面から15°以内で傾斜した主面を持つ傾斜基板
上に窒化ガリウム系半導体を成長すると、c軸が砒化ガ
リウム基板の[111]方向に向いたウルツァイト型の
良質な窒化ガリウム系半導体層が成長することを開示し
ている。この窒化ガリウム系半導体層のc軸は基板面に
垂直な方向から55°程度傾いており、そのへき開面は
基板面に垂直な(11−20)面であることを開示して
いる。なお、ここでも、成長した窒化ガリウム結晶層の
表面の面方位は教示されていない。
Further, in Japanese Unexamined Patent Publication No. 10-190059 (hereinafter, referred to as a third conventional example), the plane orientation of the main surface is determined by using a vapor phase growth method using a chloride as a raw material of a group III element. On a substrate made of (100) plane gallium arsenide, or (1
When a gallium nitride-based semiconductor is grown on a tilted substrate having a main surface tilted within 15 ° from the (00) plane, a high-quality wurtzite-type gallium nitride-based semiconductor layer whose c-axis is oriented in the [111] direction of the gallium arsenide substrate. Is growing. It is disclosed that the c-axis of this gallium nitride based semiconductor layer is inclined by about 55 ° from the direction perpendicular to the substrate surface, and the cleavage plane is the (11-20) plane perpendicular to the substrate surface. Here again, the plane orientation of the surface of the grown gallium nitride crystal layer is not taught.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記第
1の従来例は、サファイア基板上に成長した窒化ガリウ
ム結晶層の表面は(0001)面であり、さらに六方柱
状晶を含む構成となっている。すなわち、窒化ガリウム
結晶層は、実質的に多数のコラム型結晶の集合体となっ
ている。その結果、柱状晶の一部が各c軸を中心に回転
して格子欠陥を生じ、結晶性が劣化するという問題があ
る。また、各柱状晶ごとに結晶の成長速度が異なるた
め、平坦な表面を得ることができないという問題があ
る。
However, in the first conventional example, the surface of the gallium nitride crystal layer grown on the sapphire substrate is the (0001) plane and further includes hexagonal columnar crystals. . That is, the gallium nitride crystal layer is substantially an aggregate of many column-type crystals. As a result, a part of the columnar crystal rotates around each c-axis to generate a lattice defect, and there is a problem that the crystallinity deteriorates. Further, since the crystal growth rate is different for each columnar crystal, there is a problem that a flat surface cannot be obtained.

【0007】さらに、第1の従来例において、気相成長
法により結晶成長を行なう場合には、結晶表面がガリウ
ム面となる。これは、閃亜鉛鉱型の砒化ガリウムにおい
ては(111)A面に相当する。一般に、砒化ガリウム
の(111)A面は結晶成長が困難であり、特に2次元
成長が困難である。また、(111)A面にエッチング
を行なったとしても、平坦なエッチングがされにくいと
いう問題がある。これは、エッチングレートが遅いた
め、エッチングレートが速い他の面がエッチングされて
しまい、その結果、エッチング面が凹凸状となるためで
ある。これは、窒化ガリウムの(0001)面に対して
ウエットエッチングを行なった場合に、エッチピット付
近が激しくエッチングされて凹凸状を呈することと良く
符合する。
Further, in the first conventional example, when the crystal growth is performed by the vapor phase growth method, the crystal surface becomes a gallium surface. This corresponds to the (111) A plane in zinc blende type gallium arsenide. In general, it is difficult to grow crystals on the (111) A plane of gallium arsenide, and it is particularly difficult to grow two-dimensionally. Further, even if the (111) A plane is etched, there is a problem that flat etching is difficult to be performed. This is because the etching rate is slow and the other surface having a high etching rate is etched, resulting in an uneven etching surface. This is in good agreement with the fact that when wet etching is performed on the (0001) plane of gallium nitride, the vicinity of the etch pits is severely etched to form an uneven shape.

【0008】一方、第3の従来例においては、砒化ガリ
ウムからなる基板上に成長した窒化ガリウムは格子定数
の差による歪の影響により、c軸の方向が5°程度傾
き、さらには、六方柱状晶も回転して、格子欠陥が導入
される。従って、第3の従来例に係る成長方法は、窒化
ガリウムのc軸が基板面に垂直な方向から55°傾いて
いても、種々の面方位の微結晶によりその表面が形成さ
れてしまうという問題がある。
On the other hand, in the third conventional example, the gallium nitride grown on the substrate made of gallium arsenide has a c-axis direction inclined by about 5 ° due to the influence of strain due to the difference in lattice constant, and further has a hexagonal columnar shape. The crystal also rotates and lattice defects are introduced. Therefore, in the growth method according to the third conventional example, even if the c-axis of gallium nitride is inclined by 55 ° from the direction perpendicular to the substrate surface, the surface is formed by microcrystals of various plane orientations. There is.

【0009】また、ウルツァイト型の単結晶体を形成す
る炭化珪素(SiC)においても、その表面の面方位に
は(0001)面を用いている。
Further, also in silicon carbide (SiC) forming a wurtzite type single crystal, the (0001) plane is used for the plane orientation of the surface.

【0010】本発明は、前記従来の問題を解決し、基板
主面の平坦性が向上し、特に柱状晶(コラム)を含まな
いウルツァイト型基板を形成できるようにすることを目
的とする。
It is an object of the present invention to solve the above-mentioned conventional problems, improve the flatness of the main surface of the substrate, and form a wurtzite type substrate containing no columnar crystals.

【0011】[0011]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、ウルツァイト型基板の主面に、閃亜鉛鉱
型結晶からなる基板の主面に通常用いられる(001)
面とほぼ等価な面である(10−12)面を用いる構成
とする。なお、本願明細書においては、結晶面を表わす
ミラー指数における負符号”−”は該符号に続く一の指
数の反転値を表わしている。
In order to achieve the above-mentioned object, the present invention is generally used for the main surface of a wurtzite type substrate and the main surface of a substrate made of zinc blende type crystal (001).
The (10-12) plane, which is almost equivalent to the plane, is used. In the specification of the present application, a negative sign "-" in the Miller index representing a crystal plane represents an inverted value of one index following the sign.

【0012】具体的には、本発明に係る半導体基板は、
ウルツ鉱型の結晶構造を持つ半導体基板を対象とし、面
方位が(0001)面から晶帯軸の<10−10>方向
に約45°〜約65°傾いた主面を有している。
Specifically, the semiconductor substrate according to the present invention is
A semiconductor substrate having a wurtzite crystal structure is a target, and has a main surface whose plane orientation is inclined from the (0001) plane in the <10-10> direction of the crystal zone axis by about 45 ° to about 65 °.

【0013】本発明の半導体基板によると、面方位が
(0001)面から晶帯軸の<10−10>方向に約4
5°〜約65°傾いた面は、後述するように、砒化ガリ
ウムのような閃亜鉛鉱型の結晶構造の(001)面とほ
ぼ等価な面となる。この(001)面は、六方柱状晶と
ならないため、結晶表面の平坦化を図ることができ、さ
らにはエッチング面も平坦となる。
According to the semiconductor substrate of the present invention, the plane orientation is about 4 from the (0001) plane in the <10-10> direction of the crystal zone axis.
The plane inclined by 5 ° to about 65 ° is a plane substantially equivalent to the (001) plane of the zinc blende type crystal structure such as gallium arsenide, as described later. Since the (001) plane does not become a hexagonal columnar crystal, the crystal surface can be flattened, and the etched surface is also flattened.

【0014】また、半導体基板を構成する2元素をAX
とすると、基板面に第1の元素Aのみが現わるA面、又
は第2の元素Xのみが現われるB面のように、特定の極
性を示す面方位が現われないため、基板上に成長する結
晶層の品質が良好となり、また、基板に対するエッチン
グ面の平坦化を図ることができる。
Further, the two elements forming the semiconductor substrate are AX
Then, unlike the A plane in which only the first element A appears on the substrate surface, or the B plane in which only the second element X appears, a plane orientation showing a specific polarity does not appear, so that it grows on the substrate. The quality of the crystal layer is improved, and the etching surface of the substrate can be flattened.

【0015】本発明の半導体基板において、主面の面方
位が(10−12)面であることが好ましい。すなわ
ち、この(10−12)面は、(0001)面から晶帯
軸の<10−10>方向に55°傾いた面であるため、
閃亜鉛鉱型の結晶構造の(001)面とほぼ等価な面と
なるので好ましい。
In the semiconductor substrate of the present invention, the plane orientation of the main surface is preferably the (10-12) plane. That is, since the (10-12) plane is a plane inclined by 55 ° from the (0001) plane in the <10-10> direction of the crystal zone axis,
It is preferable because it is a plane substantially equivalent to the (001) plane of the zinc blende type crystal structure.

【0016】本発明の半導体基板において、主面の面方
位が晶帯軸の<1−210>方向におよそ−10°〜+
10°の範囲で傾斜していることが好ましい。ウルツァ
イト型結晶構造の(10−12)面は、閃亜鉛鉱型結晶
構造の(001)面と完全には等価な結晶面とならない
ため、このように主面の面方位を晶帯軸の<1−210
>方向におよそ−10°〜+10°の範囲で傾斜させて
調整を行なうと、基板を構成する結晶品質が向上する。
In the semiconductor substrate of the present invention, the plane orientation of the main surface is approximately −10 ° to + in the <1-210> direction of the zone axis.
It is preferable to incline in the range of 10 °. The (10-12) plane of the wurtzite type crystal structure is not a crystal plane which is completely equivalent to the (001) plane of the zinc blende type crystal structure, and thus the plane orientation of the main plane is set as follows. 1-210
When the tilt is adjusted in the range of −10 ° to + 10 ° in the> direction, the crystal quality of the substrate is improved.

【0017】本発明の半導体基板において、主面の面方
位が晶帯軸の<3−30−2>方向におよそ−10°〜
+10°の範囲で傾斜していることが好ましい。このよ
うにしても、基板を構成する結晶品質を向上することが
できる。
In the semiconductor substrate of the present invention, the main surface has a plane orientation of about −10 ° to the <3-30-2> direction of the zone axis.
It is preferable to incline in the range of + 10 °. Even in this case, the crystal quality of the substrate can be improved.

【0018】本発明の半導体基板において、半導体基板
には柱状晶が存在しないことが好ましい。
In the semiconductor substrate of the present invention, it is preferable that columnar crystals do not exist in the semiconductor substrate.

【0019】本発明の半導体基板は窒化物、例えば、窒
化ガリウム、窒化アルミニウム又は窒化ホウ素からなる
ことが好ましい。または、本発明の半導体基板は炭化
物、例えば、炭化珪素、炭化ハフニウム又は炭化ジルコ
ニウムからなることが好ましい。また、本発明の半導体
基板はホウ化物、例えばホウ化ハフニウム又はホウ化ジ
ルコニウムからなることが好ましい。
The semiconductor substrate of the present invention is preferably made of a nitride such as gallium nitride, aluminum nitride or boron nitride. Alternatively, the semiconductor substrate of the present invention is preferably made of a carbide such as silicon carbide, hafnium carbide or zirconium carbide. Further, the semiconductor substrate of the present invention is preferably made of a boride such as hafnium boride or zirconium boride.

【0020】本発明に係る半導体基板の製造方法は、ウ
ルツ鉱型の結晶構造を持つ半導体基板の製造方法を対象
とし、基板の主面の面方位を(0001)面から晶帯軸
の<10−10>方向に約45°〜約65°傾けて形成
する工程を備えている。
The method of manufacturing a semiconductor substrate according to the present invention is intended for a method of manufacturing a semiconductor substrate having a wurtzite type crystal structure, and the principal plane of the substrate is oriented from the (0001) plane to the crystal zone axis <10. It is provided with a step of tilting in the −10> direction by about 45 ° to about 65 °.

【0021】本発明の半導体基板の製造方法によると、
基板の主面の面方位を(0001)面から晶帯軸の<1
0−10>方向に約45°〜約65°傾けて形成するた
め、本発明の半導体基板を得ることができる。
According to the semiconductor substrate manufacturing method of the present invention,
The orientation of the principal plane of the substrate from the (0001) plane is <1 of the crystal zone axis.
The semiconductor substrate of the present invention can be obtained because it is formed by inclining in the 0-10> direction by about 45 ° to about 65 °.

【0022】本発明の半導体基板の製造方法において、
主面の面方位が(10−12)面であることが好まし
い。
In the method for manufacturing a semiconductor substrate of the present invention,
The plane orientation of the main surface is preferably the (10-12) plane.

【0023】本発明の半導体基板の製造方法は、主面を
形成する工程において、主面の面方位を、晶帯軸の<1
−210>方向におよそ−10°〜+10°の範囲で傾
斜させることが好ましい。
In the method of manufacturing a semiconductor substrate of the present invention, in the step of forming the main surface, the plane orientation of the main surface is set to <1 of the crystal zone axis.
It is preferable to incline in the −210> direction within a range of approximately −10 ° to + 10 °.

【0024】本発明の半導体基板の製造方法は、主面を
形成する工程において、主面の面方位を、晶帯軸の<3
−30−2>方向におよそ−10°〜+10°の範囲で
傾斜させることが好ましい。
In the method of manufacturing a semiconductor substrate of the present invention, in the step of forming the main surface, the plane orientation of the main surface is set to <3 of the crystal zone axis.
It is preferable to incline in the −30-2> direction within a range of approximately −10 ° to + 10 °.

【0025】本発明の半導体基板の製造方法は、主面を
形成する工程よりも前に、半導体基板を構成する組成を
有する種結晶を形成する工程と、半導体基板を構成する
材料を溶融し、溶融した材料に種結晶を投入して引き上
げる引き上げ法により、半導体基板を構成する単結晶体
を形成する工程とをさらに備え、主面を形成する工程が
単結晶体をウエハ状にスライスする工程を含むことが好
ましい。
In the method for manufacturing a semiconductor substrate of the present invention, before the step of forming the main surface, a step of forming a seed crystal having a composition that constitutes the semiconductor substrate, melting the material constituting the semiconductor substrate, The method further comprises a step of forming a single crystal body that constitutes a semiconductor substrate by a pulling method in which a seed crystal is added to a molten material and pulled up, and the step of forming the main surface includes a step of slicing the single crystal body into a wafer. It is preferable to include.

【0026】このようにすると、単結晶体を引き上げ法
により形成し、形成した単結晶体を(10−12)面が
基板の主面となるようにスライスして半導体基板を作製
するため、c軸を中心とした柱状晶の回転による結晶欠
陥も原理的に生じない。
In this way, a single crystal body is formed by the pulling method, and the formed single crystal body is sliced so that the (10-12) plane becomes the main surface of the substrate to produce a semiconductor substrate. In principle, crystal defects due to rotation of columnar crystals around the axis do not occur.

【0027】本発明の半導体基板の製造方法において、
半導体基板が窒化物からなることが好ましい。また、半
導体基板が炭化物又はホウ化物からなることが好まし
い。
In the method of manufacturing a semiconductor substrate of the present invention,
It is preferable that the semiconductor substrate is made of nitride. Further, it is preferable that the semiconductor substrate is made of carbide or boride.

【0028】本発明に係る半導体装置は、ウルツ鉱型の
結晶構造を持つ半導体基板と、半導体基板上に形成され
た半導体素子とを備え、半導体基板は面方位が(000
1)面から晶帯軸の<10−10>方向に約45°〜約
65°傾いた主面を有している。
A semiconductor device according to the present invention includes a semiconductor substrate having a wurtzite crystal structure and a semiconductor element formed on the semiconductor substrate, and the semiconductor substrate has a plane orientation of (000).
1) The main surface is inclined from the plane in the <10-10> direction of the crystal zone axis by about 45 ° to about 65 °.

【0029】本発明の半導体装置によると、主面の平坦
化が良好で且つ柱状晶の回転による格子欠陥がない本発
明の半導体基板を用いているため、半導体基板上に形成
された半導体素子の電気的特性が極めて良好となる。
According to the semiconductor device of the present invention, since the semiconductor substrate of the present invention is used in which the main surface is flattened well and there is no lattice defect due to the rotation of columnar crystals, the semiconductor element formed on the semiconductor substrate can be manufactured. The electrical characteristics are extremely good.

【0030】本発明の半導体装置において、半導体基板
の主面の面方位が(10−12)面であることが好まし
い。
In the semiconductor device of the present invention, it is preferable that the plane direction of the main surface of the semiconductor substrate is the (10-12) plane.

【0031】本発明の半導体装置において、半導体基板
の主面の面方位が、晶帯軸の<1−210>方向におよ
そ−10°〜+10°の範囲で傾斜していることが好ま
しい。
In the semiconductor device of the present invention, it is preferable that the plane orientation of the main surface of the semiconductor substrate is inclined in the range of −10 ° to + 10 ° in the <1-210> direction of the crystal zone axis.

【0032】また、本発明の半導体装置において、半導
体基板の主面の面方位が、晶帯軸の<3−30−2>方
向におよそ−10°〜+10°の範囲で傾斜しているこ
とが好ましい。
Further, in the semiconductor device of the present invention, the plane orientation of the main surface of the semiconductor substrate is inclined in the range of −10 ° to + 10 ° in the <3-30-2> direction of the crystal zone axis. Is preferred.

【0033】本発明の半導体装置において、半導体基板
には柱状晶が存在しないことが好ましい。
In the semiconductor device of the present invention, it is preferable that the semiconductor substrate does not have columnar crystals.

【0034】本発明の半導体装置において、半導体素子
が発光素子であることが好ましい。
In the semiconductor device of the present invention, the semiconductor element is preferably a light emitting element.

【0035】この場合に、発光素子は、共振方向が晶帯
軸の<1−210>方向である共振器を有していること
が好ましい。また、発光素子は、共振方向が晶帯軸の<
2−1−1−2>方向である共振器を有していることが
好ましい。このようにすると、共振器端面のへき開が容
易となる。
In this case, the light emitting element preferably has a resonator whose resonance direction is the <1-210> direction of the crystal zone axis. In the light emitting element, the resonance direction is <
It is preferable to have a resonator having a 2-1-1-2> direction. This makes it easier to cleave the end face of the resonator.

【0036】本発明の半導体装置において、半導体素子
が受光素子であることが好ましい。
In the semiconductor device of the present invention, the semiconductor element is preferably a light receiving element.

【0037】また、本発明の半導体装置において、半導
体素子がトランジスタであることが好ましい。
Further, in the semiconductor device of the present invention, the semiconductor element is preferably a transistor.

【0038】本発明に係る結晶成長方法は、ウルツ鉱型
の結晶構造を持つ半導体基板の主面の面方位を(000
1)面から、晶帯軸の<10−10>方向に約45°〜
約65°傾けて形成する工程と、半導体基板の主面をエ
ッチング溶液で洗浄する工程と、洗浄された半導体基板
の主面上に、半導体結晶を成長する工程とを備えてい
る。
In the crystal growth method according to the present invention, the plane orientation of the main surface of the semiconductor substrate having a wurtzite crystal structure is set to (000
1) From the plane, about 45 ° in the <10-10> direction of the crystal zone axis
The method includes a step of forming the substrate at a tilt of about 65 °, a step of cleaning the main surface of the semiconductor substrate with an etching solution, and a step of growing a semiconductor crystal on the cleaned main surface of the semiconductor substrate.

【0039】本発明の結晶成長方法によると、本発明の
半導体基板はエッチング溶液により洗浄を行なったとし
ても、表面が凹凸状とならずに平坦化が維持されるた
め、該半導体基板上に成長する半導体結晶の結晶品質が
極めて良好となる。
According to the crystal growth method of the present invention, even if the semiconductor substrate of the present invention is washed with an etching solution, the surface does not become uneven and the flatness is maintained, so that the semiconductor substrate is grown on the semiconductor substrate. The crystal quality of the resulting semiconductor crystal becomes extremely good.

【0040】本発明の結晶成長方法において、半導体基
板には柱状晶が存在しないことが好ましい。
In the crystal growth method of the present invention, it is preferable that the semiconductor substrate has no columnar crystals.

【0041】本発明の結晶成長方法において、半導体基
板の主面を形成する工程が、半導体基板を構成する組成
を有する種結晶を形成する工程と、半導体基板を構成す
る材料を溶融し、溶融した材料に種結晶を投入して引き
上げる引き上げ法により、半導体基板となる単結晶体を
形成する工程と、単結晶体をウエハ状にスライスする工
程とを含むことが好ましい。
In the crystal growth method of the present invention, the step of forming the main surface of the semiconductor substrate includes the step of forming a seed crystal having a composition forming the semiconductor substrate and the material forming the semiconductor substrate is melted and melted. It is preferable to include a step of forming a single crystal body to be a semiconductor substrate and a step of slicing the single crystal body into a wafer by a pulling method in which a seed crystal is introduced into a material and pulled up.

【0042】本発明に係る半導体装置の製造方法は、ウ
ルツ鉱型の結晶構造を持つ半導体基板の主面の面方位を
(0001)面から晶帯軸の<10−10>方向に約4
5°〜約65°傾けて形成する工程と、半導体基板の主
面をエッチング溶液で洗浄する工程と、洗浄された半導
体基板の主面上に複数の半導体層を成長する工程と、複
数の半導体層に対してエッチングを行なって、共振方向
が晶帯軸の<1−210>方向となる共振器を選択的に
形成する工程とを備えている。
In the method for manufacturing a semiconductor device according to the present invention, the plane orientation of the main surface of the semiconductor substrate having a wurtzite crystal structure is about 4 from the (0001) plane to the <10-10> direction of the crystal zone axis.
Forming at an angle of 5 ° to about 65 °; cleaning the main surface of the semiconductor substrate with an etching solution; growing a plurality of semiconductor layers on the cleaned main surface of the semiconductor substrate; Etching the layer to selectively form a resonator whose resonance direction is the <1-210> direction of the crystal zone axis.

【0043】本発明に係る半導体装置の製造方法は、ウ
ルツ鉱型の結晶構造を持つ半導体基板の主面の面方位を
(0001)面から晶帯軸の<10−10>方向に約4
5°〜約65°傾けて形成する工程と、半導体基板の主
面をエッチング溶液で洗浄する工程と、洗浄された半導
体基板の主面上に複数の半導体層を成長する工程と、複
数の半導体層に対してエッチングを行なって、共振方向
が晶帯軸の<2−1−1−2>方向となる共振器を選択
的に形成する工程とを備えている。
In the method of manufacturing a semiconductor device according to the present invention, the plane orientation of the main surface of the semiconductor substrate having the wurtzite crystal structure is about 4 from the (0001) plane to the <10-10> direction of the crystal zone axis.
Forming at an angle of 5 ° to about 65 °; cleaning the main surface of the semiconductor substrate with an etching solution; growing a plurality of semiconductor layers on the cleaned main surface of the semiconductor substrate; Etching the layer to selectively form a resonator in which the resonance direction is the <2-1-1-2> direction of the crystal zone axis.

【0044】本発明の半導体装置の製造方法において、
半導体基板には柱状晶が存在しないことが好ましい。
In the method of manufacturing a semiconductor device of the present invention,
It is preferable that columnar crystals do not exist in the semiconductor substrate.

【0045】本発明の半導体装置の製造方法において、
半導体基板の主面を形成する工程が、半導体基板を構成
する組成を有する種結晶を形成する工程と、半導体基板
を構成する材料を溶融し、溶融した材料に種結晶を投入
して引き上げる引き上げ法により、半導体基板となる単
結晶体を形成する工程と、単結晶体をウエハ状にスライ
スする工程とを含むことが好ましい。
In the method of manufacturing a semiconductor device of the present invention,
The step of forming the main surface of the semiconductor substrate is a step of forming a seed crystal having a composition that constitutes the semiconductor substrate, and a pulling method of melting the material that constitutes the semiconductor substrate and then adding the seed crystal to the molten material and pulling it up. Therefore, it is preferable to include a step of forming a single crystal body to be a semiconductor substrate and a step of slicing the single crystal body into a wafer.

【0046】本発明の半導体装置の製造方法において、
半導体基板が窒化物からなることが好ましい。また、半
導体基板が炭化物又はホウ化物からなることが好まし
い。
In the method of manufacturing a semiconductor device of the present invention,
It is preferable that the semiconductor substrate is made of nitride. Further, it is preferable that the semiconductor substrate is made of carbide or boride.

【0047】[0047]

【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
(First Embodiment) First Embodiment of the Present Invention
Embodiments will be described with reference to the drawings.

【0048】従来、図6(a)に示すように、例えば窒
化ガリウム(GaN)のようなウルツァイト型の結晶構
造を持つウルツァイト型基板上に、III-V族化合物半導
体を結晶成長させる場合に、面方位が(0001)面と
なる主面を持つウルツァイト型基板を用いている。前述
したように、(0001)面を主面とするウルツァイト
型基板上に成長した場合には、結晶中に柱状晶を含むた
め、図6(b)に示す閃亜鉛鉱型の結晶構造における
(001)面上に結晶成長させる場合のような良好な結
晶品質を得ることができない。
Conventionally, as shown in FIG. 6A, when a III-V group compound semiconductor is crystal-grown on a wurtzite type substrate having a wurtzite type crystal structure such as gallium nitride (GaN), A wurtzite type substrate having a main surface whose plane orientation is the (0001) plane is used. As described above, when grown on a wurtzite type substrate having a (0001) plane as a main surface, columnar crystals are included in the crystal, so that in the zinc blende type crystal structure shown in FIG. It is not possible to obtain good crystal quality as in the case of crystal growth on the (001) plane.

【0049】そこで、本願発明者らは、ウルツァイト型
結晶構造について種々の検討を重ねた結果、以下のよう
な知見を得ている。
Therefore, as a result of various studies on the wurtzite type crystal structure, the present inventors have obtained the following findings.

【0050】すなわち、図1に示すように、ウルツァイ
ト型結晶構造における面方位の(10−12)面は、図
2に示す閃亜鉛鉱型の結晶構造における(001)面と
ほぼ等価な面であるという知見である。
That is, as shown in FIG. 1, the (10-12) plane of the wurtzite type crystal structure is substantially equivalent to the (001) plane in the zinc blende type crystal structure shown in FIG. It is a finding that there is.

【0051】従って、主面の面方位が、閃亜鉛鉱型結晶
構造の(001)面とほぼ等価な面である(10−1
2)面を持つウルツァイト型基板の上に、ウルツァイト
型の結晶構造の半導体結晶を成長させると、閃亜鉛鉱型
結晶構造を持つ砒化ガリウム(GaAs)の場合と同様
に、平坦な表面を容易に且つ確実に得ることができる。
Therefore, the plane orientation of the principal plane is almost equivalent to the (001) plane of the zinc blende type crystal structure (10-1).
2) When a semiconductor crystal having a wurtzite type crystal structure is grown on a wurtzite type substrate having a plane, a flat surface can be easily formed as in the case of gallium arsenide (GaAs) having a zinc blende type crystal structure. And it can be obtained reliably.

【0052】また、例えば、窒化ガリウムからなるウル
ツァイト型基板に対してエッチングを行なったとして
も、その主面が閃亜鉛鉱型の(001)面とほぼ等価
な、特定の極性を有さない(10−12)面であるた
め、燐酸又は硫酸を用いたウエットエッチングにより、
平坦なエッチング面を得ることができる。
Further, for example, even if a wurtzite type substrate made of gallium nitride is etched, its main surface does not have a specific polarity which is almost equivalent to the zinc blende type (001) surface ( 10-12) surface, therefore, by wet etching using phosphoric acid or sulfuric acid,
A flat etching surface can be obtained.

【0053】図3はウルツァイト型結晶構造における
(10−12)面が(0001)面に対して傾斜する傾
斜角θと、傾斜する傾斜方向とを表わしている。図3に
示すように、傾斜角θは55°であり、傾斜方向は<1
0−10>方向であることを確認している。
FIG. 3 shows an inclination angle θ at which the (10-12) plane in the wurtzite type crystal structure is inclined with respect to the (0001) plane, and an inclination direction. As shown in FIG. 3, the inclination angle θ is 55 °, and the inclination direction is <1.
It has been confirmed that the direction is 0-10>.

【0054】さらに、本願発明者らは、図3に示す(1
0−12)面を±10°以内で傾斜させると結晶表面の
平坦性が向上し、±5°以内で傾斜させるとさらに好ま
しいという知見を得ている。
Further, the inventors of the present application show (1
It has been found that when the (0-12) plane is tilted within ± 10 °, the flatness of the crystal surface is improved, and when tilted within ± 5 °, it is more preferable.

【0055】(10−12)面を±10°以内で傾斜さ
せる理由は、図4に示すように、閃亜鉛鉱型結晶構造が
有する面心立方格子の場合に存在するはずの原子Xが、
ウルツァイト型結晶構造が有する細密充填格子の場合に
は存在せず、代わりに原子Yの格子位置にずれて存在す
るためである。
The reason why the (10-12) plane is tilted within ± 10 ° is that the atom X, which should exist in the case of the face-centered cubic lattice of the zinc blende type crystal structure, is as shown in FIG.
This is because it does not exist in the case of the close-packed lattice of the wurtzite type crystal structure, but instead exists at the lattice position of atom Y.

【0056】このように、ABCABCというように、
3層が規則的に積層する閃亜鉛鉱型結晶構造と、ABA
Bというように、2層が規則的に積層するウルツァイト
型結晶構造の両者の本質的な原子配置の違いにより、閃
亜鉛鉱型結晶構造における(001)面と、ウルツァイ
ト型結晶構造における(10−12)面とが完全に等価
な面とはならない。
Thus, like ABCABC,
A zinc blende type crystal structure in which three layers are regularly stacked, and ABA
Due to the difference in the essential atomic arrangement of the wurtzite type crystal structure in which two layers are regularly stacked, such as B, the (001) plane in the zinc blende type crystal structure and the (10- 12) The surface is not a completely equivalent surface.

【0057】このため、ウルツァイト型結晶構造におけ
る、閃亜鉛鉱型結晶構造の(001)面と等価な面は
(10−12)面から±5°以内の範囲でずれることに
なる。従って、ウルツァイト型基板において、その主面
の面方位を(10−12)面から±5°以内で傾斜させ
ると、閃亜鉛鉱型結晶構造の(001)面と極めて近い
面方位を持たせることができる。
Therefore, in the wurtzite type crystal structure, the plane equivalent to the (001) plane of the zinc blende type crystal structure deviates within ± 5 ° from the (10-12) plane. Therefore, in the wurtzite type substrate, if the plane orientation of the main surface is tilted within ± 5 ° from the (10-12) plane, it should have a plane orientation extremely close to the (001) plane of the zinc blende type crystal structure. You can

【0058】なお、ウルツァイト型結晶構造における
(10−12)面においては、閃亜鉛鉱型結晶構造にお
ける<110>方向と等価な方向が<1−210>方向
となるため、該<1−210>方向に±10°以内の方
向で傾斜させてもよい。さらに、閃亜鉛鉱型結晶構造に
おける<100>方向と等価な<3−30−2>方向に
±10°以内で傾斜させてもよい。
In the (10-12) plane of the wurtzite type crystal structure, the <1-210> direction is equivalent to the <110> direction of the zinc blende type crystal structure. You may incline in the direction> ± 10 °. Further, it may be tilted within ± 10 ° in the <3-30-2> direction equivalent to the <100> direction in the zinc blende type crystal structure.

【0059】また、ウルツァイト型基板の材料に、窒化
ガリウム(GaN)用いたが、これに限られず、窒化ア
ルミニウム(AlN)又は窒化ホウ素(BN)等からな
るIII-V族化合物半導体を用いてもよい。また、ウルツ
ァイト型基板の材料として、炭化珪素(SiC)又は炭
化ゲルマニウム(GeC)等からなるIV−IV族化合物半
導体を用いてもよい。
Although gallium nitride (GaN) is used as the material of the wurtzite type substrate, the material is not limited to this, and a III-V group compound semiconductor made of aluminum nitride (AlN) or boron nitride (BN) may be used. Good. Further, as a material for the wurtzite type substrate, a IV-IV group compound semiconductor made of silicon carbide (SiC), germanium carbide (GeC), or the like may be used.

【0060】また、基板の材料として、炭化ハフニウム
(HfC)又は炭化ジルコニウム(ZrC)等の炭化物
からなるセラミクスや、ホウ化ハフニウム(HfB2
又はホウ化ジルコニウム(ZrB2 )等のホウ化物から
なるセラミクスを用いてもよい。
Further, as the material of the substrate, ceramics made of carbide such as hafnium carbide (HfC) or zirconium carbide (ZrC), or hafnium boride (HfB 2 )
Alternatively, a ceramic made of boride such as zirconium boride (ZrB 2 ) may be used.

【0061】(ウルツァイト型基板の第1の製造方法)
以下、前記のように構成されたウルツァイト型基板の第
1の製造方法について説明する。
(First Method for Manufacturing Wurtzite Type Substrate)
Hereinafter, the first method of manufacturing the wurtzite type substrate configured as described above will be described.

【0062】まず、引き上げ方向を<0001>(=c
軸)方向とする、5mm角の種結晶を用意する。この種
結晶には格子欠陥が導入されておらず、また不純物がド
ープされていないアンドープの結晶片を用いる。
First, the pulling direction is set to <0001> (= c
A 5 mm square seed crystal having a (axis) direction is prepared. For this seed crystal, an undoped crystal piece in which no lattice defect is introduced and which is not doped with impurities is used.

【0063】次に、約4万気圧で且つ温度が約2500
℃の窒素雰囲気で、窒化ガリウムを溶融し、用意した種
結晶を用いて窒化ガリウムからなる単結晶体をc軸方向
に引き上げる。
Next, the pressure is about 40,000 atm and the temperature is about 2500.
The gallium nitride is melted in a nitrogen atmosphere at 0 ° C., and a single crystal body made of gallium nitride is pulled up in the c-axis direction using the prepared seed crystal.

【0064】次に、形成された結晶体から、(000
1)(=c)面から<10−10>方向に約45°〜6
5°の角度で、より好ましくは約50°〜60°の角度
でスライスすることにより、(10−12)面又はその
近傍面を主面とする窒化ガリウムからなるウエハを形成
する。
Next, from the formed crystal, (000
1) About 45 ° to 6 in the <10-10> direction from the (= c) plane
By slicing at an angle of 5 °, and more preferably at an angle of about 50 ° to 60 °, a wafer made of gallium nitride having the (10-12) plane or its neighboring plane as the main surface is formed.

【0065】なお、ここで、晶帯軸の<10−12>方
向を引き上げ方向とする種結晶を用いてもよい。この場
合には、(10−12)面を、引き上げ方向に対して垂
直にスライスすることにより、切り出すことが可能とな
るため、窒化ガリウムからなるウエハの大口径化を図る
ことができる。
Here, a seed crystal having the <10-12> direction of the crystal zone axis as the pulling direction may be used. In this case, the (10-12) plane can be cut by slicing the (10-12) plane perpendicularly to the pulling direction, so that the diameter of the wafer made of gallium nitride can be increased.

【0066】次に、形成されたウエハの表面を研磨によ
りほぼ鏡面状にして、その後、燐酸、硫酸又はこれらの
混合溶液によりさらに平坦な鏡面状になるようにエッチ
ングを行なう。
Next, the surface of the formed wafer is made almost mirror-like by polishing, and thereafter, etching is performed with phosphoric acid, sulfuric acid or a mixed solution thereof so as to have a more flat mirror-like surface.

【0067】このように、第1の製造方法によると、窒
化ガリウムからなる単結晶体を引き上げ法により形成す
るため、単結晶体には、原理的に柱状晶が含まれること
がない。さらに、ウルツァイト型結晶構造を持つ単結晶
体から、そのc面から<10−10>方向に約55°の
角度でスライスして、閃亜鉛鉱型結晶構造の(001)
面と極めて近い面方位に相当する(10−12)面又は
その近傍面を切り出してウエハ主面を形成する。このた
め、該ウエハの主面に対してウエットエッチングを行な
ったとしても、エッチング表面が凹凸状となることはな
く、鏡面状態を維持することができる。
As described above, according to the first manufacturing method, since the single crystal body made of gallium nitride is formed by the pulling method, the single crystal body does not include columnar crystals in principle. Furthermore, a single crystal having a wurtzite type crystal structure was sliced at an angle of about 55 ° in the <10-10> direction from the c-plane to obtain a (001) zincblende type crystal structure.
A (10-12) plane corresponding to a plane orientation extremely close to the plane or a plane in the vicinity thereof is cut out to form a wafer main surface. Therefore, even if wet etching is performed on the main surface of the wafer, the etching surface does not become uneven, and the mirror surface state can be maintained.

【0068】なお、単結晶体の引き上げ時に、窒化ガリ
ウムの溶融体中にアルミニウムを添加しておくと、窒化
アルミニウムガリウム(AlGaN)からなる単結晶体
を引き上げることができる。また、アルミニウム(A
l)及びボロン(B)を添加しておくことにより、窒化
ボロンアルミニウムガリウム(BAlGaN)からなる
単結晶体を引き上げることができる。
When aluminum is added to the molten gallium nitride at the time of pulling the single crystal, the single crystal made of aluminum gallium nitride (AlGaN) can be pulled. In addition, aluminum (A
By adding l) and boron (B) in advance, it is possible to pull up the single crystal body made of boron aluminum gallium nitride (BAlGaN).

【0069】(結晶成長方法)さらに、第1の実施形態
に係るウルツァイト型基板上に、III-V族窒化物半導体
結晶を成長させる場合には、再度、燐酸、硫酸又はこれ
らの混合溶液により、ウエハ表面に対してエッチング洗
浄を行なって、表面を10nm程度の厚さ分だけ除去す
ることにより、ウエハを清浄化する。
(Crystal Growth Method) Further, when a group III-V nitride semiconductor crystal is grown on the wurtzite type substrate according to the first embodiment, again by phosphoric acid, sulfuric acid or a mixed solution thereof, The wafer surface is cleaned by etching the wafer surface and removing the surface by a thickness of about 10 nm.

【0070】次に、例えば、エッチング清浄されたウル
ツァイト型基板を反応室に投入し、有機金属気相成長
(MOVPE)法により、該ウルツァイト型基板をアン
モニア雰囲気中で900℃程度にまで昇温する。
Next, for example, a wurtzite type substrate cleaned by etching is put into a reaction chamber, and the wurtzite type substrate is heated to about 900 ° C. in an ammonia atmosphere by a metal organic chemical vapor deposition (MOVPE) method. .

【0071】次に、基板温度を1000℃程度にまで連
続的に昇温し、例えば、ガリウム(Ga)、アルミニウ
ム(Al)及びインジウム(In)のうちの少なくとも
1つをIII 族源とし、アンモニア(NH3 )をV族源と
してIII-V族窒化物半導体結晶を成長する。
Next, the substrate temperature is continuously raised to about 1000 ° C., and for example, at least one of gallium (Ga), aluminum (Al) and indium (In) is used as a group III source, and ammonia is used. A group III-V nitride semiconductor crystal is grown using (NH 3 ) as a group V source.

【0072】ここで、成長する半導体結晶の導電型をn
型とする場合には、珪素(Si)、スズ(Sn)、酸素
(O)を不純物としてドーピングする。また、導電型を
p型とする場合には、マグネシウム(Mg)、亜鉛(Z
n)、ベリリウム(Be)又はカルシウム(Ca)を不
純物としてドーピングする。
Here, the conductivity type of the growing semiconductor crystal is n.
In the case of forming a mold, silicon (Si), tin (Sn), and oxygen (O) are doped as impurities. When the conductivity type is p-type, magnesium (Mg), zinc (Z
n), beryllium (Be) or calcium (Ca) is doped as an impurity.

【0073】(ウルツァイト型基板の第2の製造方法)
以下、第1の実施形態に係るウルツァイト型基板を炭化
珪素により形成する場合の第2の製造方法について説明
する。
(Second Method for Manufacturing Wurtzite Type Substrate)
The second manufacturing method when the wurtzite type substrate according to the first embodiment is made of silicon carbide will be described below.

【0074】まず、引き上げ方向を<0001>(=c
軸)方向とする、5mm角の種結晶を用意する。この種
結晶には格子欠陥が導入されておらず、また不純物がド
ープされていないアンドープの結晶片を用いる。
First, the pulling direction is set to <0001> (= c
A 5 mm square seed crystal having a (axis) direction is prepared. For this seed crystal, an undoped crystal piece in which no lattice defect is introduced and which is not doped with impurities is used.

【0075】次に、約10万気圧で且つ温度が約320
0℃のシリコン雰囲気で、炭化珪素を溶融し、用意した
種結晶を用いて炭化珪素からなる単結晶体をc軸方向に
引き上げる。
Next, the pressure is about 100,000 atm and the temperature is about 320.
Silicon carbide is melted in a silicon atmosphere at 0 ° C., and a single crystal made of silicon carbide is pulled up in the c-axis direction using a prepared seed crystal.

【0076】次に、形成された結晶体から、(000
1)面から<10−10>方向に約45°〜65°の角
度で、より好ましくは約50°〜60°の角度でスライ
スすることにより、(10−12)面又はその近傍面を
基板主面とする炭化珪素からなるウエハを形成する。
Next, from the formed crystal, (000
1) The (10-12) plane or its neighboring plane is obtained by slicing the <10-10> direction from the plane at an angle of about 45 ° to 65 °, more preferably at an angle of about 50 ° to 60 °. A wafer made of silicon carbide as a main surface is formed.

【0077】なお、ここでも、晶帯軸の<10−12>
方向を引き上げ方向とする種結晶を用いてもよい。前述
したように、この場合には、(10−12)面を、引き
上げ方向に対して垂直にスライスすることにより、切り
出すことが可能となるので、炭化珪素からなるウエハの
大口径化を図ることができる。
Here again, <10-12> of the crystal zone axis
You may use the seed crystal which makes a direction a pulling direction. As described above, in this case, the (10-12) plane can be cut out by slicing the (10-12) plane perpendicularly to the pulling direction, so that the diameter of the wafer made of silicon carbide can be increased. You can

【0078】次に、形成されたウエハの表面を研磨によ
りほぼ鏡面状にして、その後、フッ酸、硝酸又はこれら
の混合溶液によりさらに鏡面状にエッチングする。
Next, the surface of the formed wafer is made almost mirror-like by polishing, and thereafter, it is further mirror-likely etched by hydrofluoric acid, nitric acid or a mixed solution thereof.

【0079】このように、第2の製造方法によると、炭
化珪素からなる単結晶体を引き上げ法により形成するた
め、単結晶体には、原理的に柱状晶が含まれることがな
い。さらに、ウルツァイト型結晶構造を持つ単結晶体か
ら、そのc面から<10−10>方向に約55°の角度
でスライスして、閃亜鉛鉱型結晶構造の(001)面と
極めて近い面方位である(10−12)面又はその近傍
面を切り出してウエハ主面を形成する。このため、該ウ
エハの主面に対してウエットエッチングを行なったとし
ても、エッチング表面が凹凸状となることはなく、鏡面
状態を維持することができる。
As described above, according to the second manufacturing method, since the single crystal body made of silicon carbide is formed by the pulling method, the single crystal body does not include columnar crystals in principle. Furthermore, a single crystal having a wurtzite crystal structure was sliced from the c-plane in the <10-10> direction at an angle of about 55 ° to obtain a plane orientation extremely close to the (001) plane of the zinc blende type crystal structure. Then, the (10-12) plane or its vicinity is cut out to form the wafer main surface. Therefore, even if wet etching is performed on the main surface of the wafer, the etching surface does not become uneven, and the mirror surface state can be maintained.

【0080】(結晶成長方法)形成した炭化珪素からな
る半導体基板を、結晶成長前にフッ酸、硝酸又はこれら
の混合溶液により、ウエハ表面に対してエッチング洗浄
を行なって、表面を10nm程度の厚さ分だけ除去する
ことにより、ウエハを清浄化する。
(Crystal Growth Method) The semiconductor substrate made of silicon carbide thus formed is subjected to etching cleaning of the wafer surface with hydrofluoric acid, nitric acid or a mixed solution thereof before crystal growth to obtain a surface having a thickness of about 10 nm. The wafer is cleaned by removing the amount.

【0081】次に、例えば、エッチング清浄された半導
体基板を反応室に投入し、MOVPE法により、該ウル
ツァイト型基板をアンモニア雰囲気中で900℃程度に
まで昇温する。
Next, for example, a semiconductor substrate that has been cleaned by etching is placed in a reaction chamber, and the wurtzite type substrate is heated to about 900 ° C. in an ammonia atmosphere by the MOVPE method.

【0082】次に、基板温度を1000℃程度にまで連
続的に昇温し、例えば、ガリウム、アルミニウム及びイ
ンジウムのうちの少なくとも1つをIII 族源とし、アン
モニアをV族源としてIII-V族窒化物半導体結晶を成長
する。
Next, the substrate temperature is continuously raised to about 1000 ° C., and for example, at least one of gallium, aluminum, and indium is used as a group III source, and ammonia is used as a group V source, and a group III-V group is used. Growing a nitride semiconductor crystal.

【0083】(第2の実施形態)以下、本発明の第2の
実施形態に係るウルツァイト型基板の製造方法について
説明する。
(Second Embodiment) A method for manufacturing a wurtzite type substrate according to a second embodiment of the present invention will be described below.

【0084】まず、図6(a)に示すように、従来と同
様に、昇華法又はMOVPE法等の気相成長法を用い
て、主面が(001)面のサファイア基板上に、例えば
窒化ガリウムからなり、表面の面方位が(0001)で
あり、少なくとも膜厚が5mm以上の第1の結晶層を成
長する。
First, as shown in FIG. 6 (a), a nitriding process is performed on a sapphire substrate having a (001) main surface by vapor deposition such as sublimation or MOVPE, as in the conventional method. A first crystal layer made of gallium having a surface plane orientation of (0001) and a thickness of at least 5 mm is grown.

【0085】次に、図3に示すように、成長した第1の
結晶層における(001)面から<10−10>方向に
約55°の角度で、閃亜鉛鉱型結晶構造の(001)面
と極めて近い面方位である(10−12)面又はこの面
に対して±10°以内の面が主面となるようにスライス
する。
Next, as shown in FIG. 3, at the angle of about 55 ° in the <10-10> direction from the (001) plane in the grown first crystal layer, the (001) of the zinc blende type crystal structure was formed. Slice so that the (10-12) plane having a plane orientation extremely close to the plane or a plane within ± 10 ° with respect to this plane becomes the main plane.

【0086】次に、形成した主面上に気相成長法によ
り、厚さが約2μmの窒化ガリウムからなる第2の結晶
層を成長して、主面が(10−12)面又はこれに近い
面方位を持つウルツァイト型基板を形成する。
Then, a second crystal layer made of gallium nitride having a thickness of about 2 μm is grown on the formed main surface by vapor phase epitaxy, and the main surface is a (10-12) plane or this. A wurtzite type substrate having a close plane orientation is formed.

【0087】なお、第2の実施形態の場合には、第1の
結晶層中に六方晶の回転が存在しているため、柱状晶を
完全になくすことはできない。
In the second embodiment, columnar crystals cannot be completely eliminated because the hexagonal rotation is present in the first crystal layer.

【0088】(第3の実施形態)以下、本発明の第3の
実施形態について図面を参照しながら説明する。
(Third Embodiment) A third embodiment of the present invention will be described below with reference to the drawings.

【0089】図5(a)〜図5(c)は本発明の第3の
実施形態に係る半導体レーザ素子であって、(a)は半
導体レーザ素子を形成する半導体基板の主面の面方位を
表わす結晶格子を表わし、(b)は半導体レーザ素子に
おける共振器の形成方向を表わし、(c)は半導体レー
ザ素子における共振器の他の形成方向を表わしている。
5A to 5C show a semiconductor laser device according to a third embodiment of the present invention, in which FIG. 5A is a plane orientation of a main surface of a semiconductor substrate on which the semiconductor laser device is formed. (B) represents the forming direction of the resonator in the semiconductor laser device, and (c) represents the other forming direction of the resonator in the semiconductor laser device.

【0090】まず、従来の共振器の形成方向を説明す
る。
First, the forming direction of the conventional resonator will be described.

【0091】図7(a)に示すように、従来は、主面の
面方位が(0001)面であるウルツァイト型基板上
に、レーザ発振用の共振器を形成しているため、共振器
における共振方向(レーザ発振方向)、いわゆるストラ
イプ方向は、符号51が示す<11−20>方向、又は
符号52が示す<1−100>方向である。
As shown in FIG. 7A, conventionally, since a resonator for laser oscillation is formed on a wurtzite type substrate whose main surface has a (0001) plane orientation, The resonance direction (laser oscillation direction), the so-called stripe direction, is the <11-20> direction indicated by reference numeral 51 or the <1-100> direction indicated by reference numeral 52.

【0092】一方、図7(b)に示す閃亜鉛鉱型の結晶
構造を持つ半導体基板の場合には、前述したように、そ
の主面の面方位は、一般に(001)面であり、ストラ
イプ方向は、符号53が示す<110>方向、又は符号
54が示す<1−10>方向である。
On the other hand, in the case of the semiconductor substrate having the zinc blende type crystal structure shown in FIG. 7B, the plane orientation of its main surface is generally the (001) plane, and the stripes are as described above. The direction is the <110> direction indicated by reference numeral 53 or the <1-10> direction indicated by reference numeral 54.

【0093】このことから、半導体レーザ素子を、面方
位が(10−12)面であるウルツァイト型基板上に形
成する場合には、図5(b)に示すように、符号11が
示す<1−210>方向、又は図5(c)に示すよう
に、符号12が示す<2−1−1−2>方向を選択する
ことが好ましいことが分かる。
From this, when the semiconductor laser device is formed on the wurtzite type substrate whose plane orientation is the (10-12) plane, as shown in FIG. It can be seen that it is preferable to select the −210> direction, or the <2-1-1-2> direction indicated by reference numeral 12, as shown in FIG.

【0094】このように、共振器端面に(1−210)
面又は(2−1−1−2)面を持つ共振器構造を形成す
ると、対向する端面同士のへき開面が互いに平行で且つ
平坦となる共振器として確実に機能する。
Thus, (1-210) is formed on the end face of the resonator.
When the resonator structure having the plane or the (2-1-1-2) plane is formed, the cleavage planes of the facing end faces are parallel to each other and function as a flat resonator.

【0095】これにより、共振器構造の加工性が良好と
なる上に、発光効率が向上して、長期信頼性を得られる
ようになる。
As a result, the workability of the resonator structure is improved, the luminous efficiency is improved, and long-term reliability is obtained.

【0096】以下、第3の実施形態に係る半導体レーザ
素子の製造方法について説明する。
The method of manufacturing the semiconductor laser device according to the third embodiment will be described below.

【0097】まず、第1の実施形態又は第2の実施形態
に係る製造方法により得られた半導体基板、すなわち、
主面の面方位が(10−12)面又は該(10−12)
面から<10−10>方向に±10°以内で傾斜させた
窒化ガリウムからなるウルツァイト型基板を用意する。
First, the semiconductor substrate obtained by the manufacturing method according to the first embodiment or the second embodiment, that is,
The plane orientation of the main surface is the (10-12) plane or the (10-12) plane
A wurtzite type substrate made of gallium nitride that is inclined within ± 10 ° in the <10-10> direction from the plane is prepared.

【0098】次に、燐酸、硫酸又はこれらの混合溶液に
より、基板の主面に対してエッチング洗浄を行なって、
該主面を10nm程度の厚さ分だけ除去することによ
り、ウルツァイト型基板の主面を清浄化する。
Next, the main surface of the substrate is etched and washed with phosphoric acid, sulfuric acid or a mixed solution thereof,
The main surface of the wurtzite type substrate is cleaned by removing the main surface by a thickness of about 10 nm.

【0099】次に、例えば、有機金属気相成長(MOV
PE)法により、エッチング清浄されたウルツァイト型
基板を反応室に投入し、該基板をアンモニア雰囲気中で
900℃程度にまで昇温する。その後、基板温度を10
00℃程度にまで昇温し、例えば、III 族源であるテト
ラメチルガリウム(TMG)及びテトラメチルアルミニ
ウム(TMA)と、V族源であるアンモニア(NH3
と、n型ドーパントの珪素を含むシランガスとを反応室
に導入して、ウルツァイト型基板の主面上に、n型Al
GaNからなる第1のクラッド層を成長する。
Next, for example, metal organic chemical vapor deposition (MOV)
A wurtzite type substrate, which has been etched and cleaned by the PE) method, is put into a reaction chamber, and the temperature of the substrate is raised to about 900 ° C. in an ammonia atmosphere. Then, the substrate temperature is set to 10
The temperature is raised to about 00 ° C., for example, tetramethylgallium (TMG) and tetramethylaluminum (TMA) which are group III sources and ammonia (NH 3 ) which is a group V source.
And silane gas containing n-type dopant silicon are introduced into the reaction chamber, and n-type Al is formed on the main surface of the wurtzite-type substrate.
A first clad layer made of GaN is grown.

【0100】次に、TMAの導入を中止して、第1のク
ラッド層の上に、n型GaNからなる第1の光ガイド層
を成長する。
Next, the introduction of TMA is stopped and a first optical guide layer made of n-type GaN is grown on the first cladding layer.

【0101】次に、シランガスの導入を中止し、代わり
にトリメチルインジウム(TMI)を導入することによ
り、第1の光ガイド層の上にInGaNからなる量子井
戸活性層を成長する。
Then, the introduction of the silane gas is stopped and trimethylindium (TMI) is introduced instead to grow a quantum well active layer made of InGaN on the first optical guide layer.

【0102】次に、TMIの代わりにTMAを導入し、
さらに、p型ドーパントのマグネシウムを含むビスシク
ロペンタジエニルマグネシウム(Cp2 Mg)を導入し
て、量子井戸活性層の上にp型AlGaNからなるキャ
ップ層を成長する。
Next, TMA is introduced instead of TMI,
Further, biscyclopentadienyl magnesium (Cp 2 Mg) containing magnesium as a p-type dopant is introduced to grow a cap layer made of p-type AlGaN on the quantum well active layer.

【0103】次に、TMAの導入を中止して、キャップ
層の上にp型GaNからなる第2の光ガイド層を成長す
る。
Next, the introduction of TMA is stopped and a second optical guide layer made of p-type GaN is grown on the cap layer.

【0104】次に、TMAの導入を再開して、第2の光
ガイド層の上にp型AlGaNからなる第2のクラッド
層を成長する。その後、TMAの導入を再度中止して、
p型GaNからなるコンタクト層を成長する。
Next, the introduction of TMA is restarted to grow a second cladding layer made of p-type AlGaN on the second optical guide layer. After that, the introduction of TMA was stopped again,
A contact layer made of p-type GaN is grown.

【0105】次に、蒸着法等により、p型コンタクト層
の全面に、ニッケル(Ni)、白金(Pt)及びAu
(金)からなる導体膜を順次堆積して第1の積層導体膜
を形成する。その後、リソグラフィ法により、レーザ光
の共振方向が<1−210>方向又は<2−1−1−2
>方向となるストライプパターンを持つレジストマスク
を形成する。続いて、形成したレジストマスクを用い
て、第1の積層導体膜、コンタクト層、第2のクラッド
層及び第2の光ガイド層に対して順次ドライエッチング
を行なって、上面に第1の積層導体膜からなるp側電極
を有する共振器構造を形成する。その後、燐酸又は硫酸
を用いて、ドライエッチングにより露出したダメージ層
をエッチング除去する。
Next, nickel (Ni), platinum (Pt) and Au are formed on the entire surface of the p-type contact layer by a vapor deposition method or the like.
A conductor film made of (gold) is sequentially deposited to form a first laminated conductor film. After that, the resonance direction of the laser beam is <1-210> direction or <2-1-1-2> by the lithography method.
A resist mask having a stripe pattern in the> direction is formed. Then, using the formed resist mask, the first laminated conductor film, the contact layer, the second cladding layer, and the second optical guide layer are sequentially dry-etched to form the first laminated conductor on the upper surface. A resonator structure having a p-side electrode made of a film is formed. After that, the damaged layer exposed by dry etching is removed by etching using phosphoric acid or sulfuric acid.

【0106】次に、蒸着法等により、ウルツァイト型基
板における主面と反対側の面上に、アルミニウム(A
l)、チタン(Ti)及び金(Au)からなる第2の積
層導体膜を形成してn側電極を形成する。
Next, aluminum (A) is formed on the surface opposite to the main surface of the wurtzite type substrate by a vapor deposition method or the like.
l), a second laminated conductor film made of titanium (Ti) and gold (Au) is formed to form an n-side electrode.

【0107】次に、ウルツァイト型基板を、共振器長が
300μm〜1mm程度で、且つへき開面が(1−21
0)面又は(2−1−1−2)面となるようにへき開し
て、半導体レーザ素子を得る。
Next, using a wurtzite type substrate, the cavity length is about 300 μm to 1 mm and the cleavage plane is (1-21).
The semiconductor laser device is obtained by cleaving so as to form the (0) plane or the (2-1-1-2) plane.

【0108】なお、インジウムを含む量子井戸活性層の
成長時には、基板温度を1000℃よりも低い、例えば
800℃程度としてもよい。
During growth of the quantum well active layer containing indium, the substrate temperature may be lower than 1000 ° C., for example, about 800 ° C.

【0109】また、p型AlGaNからなる第2のクラ
ッド層を設けず、且つストライプ状の共振器を有さない
構造とすることにより、発光ダイオード素子とすること
もできる。
Further, a light emitting diode element can also be obtained by providing a structure in which the second cladding layer made of p-type AlGaN is not provided and a stripe resonator is not provided.

【0110】また、半導体装置は発光素子に限られず、
受光素子であっても良く、また、例えば、電界効果トラ
ンジスタ(FET)又はヘテロ接合バイポーラトランジ
スタ(HBT)のような能動素子であっても良い。この
ような能動素子の場合には、リーク電流の低減に極めて
大きい効果がある。
The semiconductor device is not limited to the light emitting element,
It may be a light receiving element or may be an active element such as a field effect transistor (FET) or a heterojunction bipolar transistor (HBT). In the case of such an active element, there is an extremely large effect in reducing the leak current.

【0111】また、ウルツァイト型基板は、窒化ガリウ
ム(GaN)に限られず、炭化珪素(SiC)を用いて
も良い。
The wurtzite type substrate is not limited to gallium nitride (GaN), but silicon carbide (SiC) may be used.

【0112】[0112]

【発明の効果】本発明に係るウルツ鉱型の結晶構造を持
つ半導体基板によると、面方位が(0001)面から晶
帯軸の<10−10>方向に約45°〜約65°傾いた
面を主面に持つため、閃亜鉛鉱型の結晶構造の(00
1)面とほぼ等価な面となる。この(001)面とほぼ
等価な面は、六方柱状晶とならないため、結晶表面の平
坦化を図ることができ、さらにはエッチング面も平坦と
なる。
According to the semiconductor substrate having the wurtzite crystal structure according to the present invention, the plane orientation is inclined from the (0001) plane by about 45 ° to about 65 ° in the <10-10> direction of the crystal zone axis. Since it has a major surface, (00) of the zinc blende type crystal structure
1) The surface is almost equivalent to the surface. Since the surface almost equivalent to this (001) surface does not become a hexagonal columnar crystal, the crystal surface can be flattened, and the etching surface is also flattened.

【0113】また、本発明に係る半導体装置は、本発明
の表面の平坦化に優れる半導体基板上に形成されている
ため、電気的又は光学的に優れた特性を持たせることが
できる。
Further, since the semiconductor device according to the present invention is formed on the semiconductor substrate of the present invention which is excellent in flattening the surface, it is possible to have excellent electrical or optical characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係る半導体基板のウ
ルツァイト型の結晶構造であって、基板の主面である
(10−12)面を表わす模式図である。
FIG. 1 is a wurtzite type crystal structure of a semiconductor substrate according to a first embodiment of the present invention, and is a schematic view showing a (10-12) plane which is a main surface of the substrate.

【図2】本発明の第1の実施形態に係る半導体基板と等
価な主面を持つ閃亜鉛鉱型の結晶構造であって、基板の
主面である(001)面を表わす模式図である。
FIG. 2 is a zinc-blende type crystal structure having a principal surface equivalent to that of the semiconductor substrate according to the first embodiment of the present invention, and is a schematic view showing a (001) plane which is a principal surface of the substrate. .

【図3】本発明の第1の実施形態に係る半導体基板のウ
ルツァイト型の結晶構造であって、(10−12)面の
(0001)からの傾斜方向及び傾斜角度等価な面を表
わす模式図である。
FIG. 3 is a schematic diagram showing a wurtzite type crystal structure of the semiconductor substrate according to the first embodiment of the present invention, showing a plane in which a (10-12) plane is tilted from (0001) and tilt angles are equivalent. Is.

【図4】本発明の第1の実施形態に係る半導体基板のウ
ルツァイト型の結晶構造であって、(10−12)面と
等価な面を表わす模式図である。
FIG. 4 is a schematic view showing a wurtzite type crystal structure of the semiconductor substrate according to the first embodiment of the present invention, and showing a plane equivalent to a (10-12) plane.

【図5】本発明の第3の実施形態に係る半導体レーザ素
子を示し、(a)は半導体基板のウルツァイト型の結晶
構造とその主面の面方位を表わす模式図であり、(b)
は半導体レーザ素子の共振器における第1のストライプ
方向を表わす模式図であり、(c)は半導体レーザ素子
の共振器における第2のストライプ方向を表わす模式図
である。
5A and 5B show a semiconductor laser device according to a third embodiment of the present invention, FIG. 5A is a schematic view showing a wurtzite type crystal structure of a semiconductor substrate and a plane orientation of a main surface thereof, and FIG.
FIG. 4A is a schematic diagram showing a first stripe direction in a resonator of a semiconductor laser device, and FIG. 7C is a schematic diagram showing a second stripe direction in a resonator of a semiconductor laser device.

【図6】(a)は従来のウルツァイト型基板の結晶構造
とその基板の主面である(0001)面を表わす模式図
である。(b)は従来の閃亜鉛鉱型基板の結晶構造とそ
の基板の主面である(001)面を表わす模式図であ
る。
FIG. 6A is a schematic view showing a crystal structure of a conventional wurtzite type substrate and a (0001) plane which is a main surface of the substrate. (B) is a schematic diagram showing a crystal structure of a conventional zinc blende type substrate and a (001) plane which is a main surface of the substrate.

【図7】(a)は従来のウルツァイト型基板の結晶構造
とその基板の主面である(0001)面上に形成される
共振器のストライプ方向を表わす模式図である。(b)
は従来の閃亜鉛鉱型基板の結晶構造とその基板の主面で
ある(001)面上に形成される共振器のストライプ方
向を表わす模式図である。
FIG. 7A is a schematic view showing a crystal structure of a conventional wurtzite type substrate and a stripe direction of a resonator formed on a (0001) plane which is a main surface of the substrate. (B)
FIG. 3 is a schematic view showing a crystal structure of a conventional zinc blende type substrate and a stripe direction of a resonator formed on a (001) plane which is a main surface of the substrate.

【符号の説明】[Explanation of symbols]

11 共振器 12 共振器 11 resonator 12 resonator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石橋 明彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川口 靖利 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4G077 AA02 AA03 BE12 BE13 BE15 CF10 ED05 FG16 HA02 5F045 AB14 AC08 AC12 AC19 AF02 AF04 AF13 BB16 CA12 CA13 DA61 HA04    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Akihiko Ishibashi             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Yasutoshi Kawaguchi             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 4G077 AA02 AA03 BE12 BE13 BE15                       CF10 ED05 FG16 HA02                 5F045 AB14 AC08 AC12 AC19 AF02                       AF04 AF13 BB16 CA12 CA13                       DA61 HA04

Claims (33)

【特許請求の範囲】[Claims] 【請求項1】 ウルツ鉱型の結晶構造を持つ半導体基板
であって、 面方位が(0001)面から晶帯軸の<10−10>方
向に約45°〜約65°傾いた主面を有していることを
特徴とする半導体基板。
1. A semiconductor substrate having a wurtzite type crystal structure, wherein a main surface having a plane orientation inclined from a (0001) plane in a <10-10> direction of a crystal zone axis by about 45 ° to about 65 °. A semiconductor substrate having.
【請求項2】 前記主面の面方位は、(10−12)面
であることを特徴とする請求項1に記載の半導体基板。
2. The semiconductor substrate according to claim 1, wherein a plane orientation of the main surface is a (10-12) plane.
【請求項3】 前記主面の面方位は、晶帯軸の<1−2
10>方向におよそ−10°〜+10°の範囲で傾斜し
ていることを特徴とする請求項1又は2に記載の半導体
基板。
3. The plane orientation of the main surface is <1-2 of the crystal zone axis.
The semiconductor substrate according to claim 1, wherein the semiconductor substrate is inclined in the 10> direction in the range of approximately −10 ° to + 10 °.
【請求項4】 前記主面の面方位は、晶帯軸の<3−3
0−2>方向におよそ−10°〜+10°の範囲で傾斜
していることを特徴とする請求項1又は2に記載の半導
体基板。
4. The plane orientation of the main surface is <3-3 of the crystal zone axis.
The semiconductor substrate according to claim 1 or 2, wherein the semiconductor substrate is inclined in the 0-2> direction within a range of approximately -10 ° to + 10 °.
【請求項5】 前記半導体基板には、柱状晶が存在しな
いことを特徴とする請求項1〜4のうちのいずれか1項
に記載の半導体基板。
5. The semiconductor substrate according to claim 1, wherein columnar crystals do not exist in the semiconductor substrate.
【請求項6】 前記半導体基板は、窒化物からなること
を特徴とする請求項1〜5のうちのいずれか1項に記載
の半導体基板。
6. The semiconductor substrate according to claim 1, wherein the semiconductor substrate is made of nitride.
【請求項7】 前記半導体基板は、炭化物又はホウ化物
からなることを特徴とする請求項1〜5のうちのいずれ
か1項に記載の半導体基板。
7. The semiconductor substrate according to claim 1, wherein the semiconductor substrate is made of carbide or boride.
【請求項8】 ウルツ鉱型の結晶構造を持つ半導体基板
の製造方法であって、 基板の主面の面方位を(0001)面から晶帯軸の<1
0−10>方向に約45°〜約65°傾けて形成する工
程を備えていることを特徴とする半導体基板の製造方
法。
8. A method of manufacturing a semiconductor substrate having a wurtzite crystal structure, wherein the main surface of the substrate has a plane orientation of <0001 from a (0001) plane to a crystal zone axis.
A method of manufacturing a semiconductor substrate, comprising the step of forming the substrate by inclining it in the 0-10> direction by about 45 ° to about 65 °.
【請求項9】 前記主面の面方位は、(10−12)面
であることを特徴とする請求項8に記載の半導体基板の
製造方法。
9. The method of manufacturing a semiconductor substrate according to claim 8, wherein the plane orientation of the main surface is a (10-12) plane.
【請求項10】 前記主面を形成する工程において、前
記主面の面方位を、晶帯軸の<1−210>方向におよ
そ−10°〜+10°の範囲で傾斜させることを特徴と
する請求項8又は9に記載の半導体基板の製造方法。
10. The step of forming the main surface is characterized in that a plane orientation of the main surface is tilted in a range of about −10 ° to + 10 ° in a <1-210> direction of a crystal zone axis. The method for manufacturing a semiconductor substrate according to claim 8.
【請求項11】 前記主面を形成する工程において、前
記主面の面方位を、晶帯軸の<3−30−2>方向にお
よそ−10°〜+10°の範囲で傾斜させることを特徴
とする請求項8又は9に記載の半導体基板の製造方法。
11. In the step of forming the main surface, the plane orientation of the main surface is tilted in the range of −10 ° to + 10 ° in the <3-30-2> direction of the crystal zone axis. The method for manufacturing a semiconductor substrate according to claim 8 or 9.
【請求項12】 前記主面を形成する工程よりも前に、 前記半導体基板を構成する組成を有する種結晶を形成す
る工程と、 前記半導体基板を構成する材料を溶融し、溶融した材料
に前記種結晶を投入して引き上げる引き上げ法により、
前記半導体基板を構成する単結晶体を形成する工程とを
さらに備え、 前記主面を形成する工程は、前記単結晶体をウエハ状に
スライスする工程を含むことを特徴とする請求項8〜1
1のうちのいずれか1項に記載の半導体基板の製造方
法。
12. A step of forming a seed crystal having a composition that constitutes the semiconductor substrate before the step of forming the main surface; a step of melting a material that constitutes the semiconductor substrate; By the pulling method in which a seed crystal is charged and pulled up,
The method further comprising: a step of forming a single crystal body that constitutes the semiconductor substrate, wherein the step of forming the main surface includes a step of slicing the single crystal body into a wafer shape.
2. The method for manufacturing a semiconductor substrate according to any one of 1.
【請求項13】 前記半導体基板は、窒化物からなるこ
とを特徴とする請求項8〜12のうちのいずれか1項に
記載の半導体基板の製造方法。
13. The method of manufacturing a semiconductor substrate according to claim 8, wherein the semiconductor substrate is made of nitride.
【請求項14】 前記半導体基板は、炭化物又はホウ化
物からなることを特徴とする請求項8〜12のうちのい
ずれか1項に記載の半導体基板の製造方法。
14. The method of manufacturing a semiconductor substrate according to claim 8, wherein the semiconductor substrate is made of carbide or boride.
【請求項15】 ウルツ鉱型の結晶構造を持つ半導体基
板と、 前記半導体基板上に形成された半導体素子とを備え、 前記半導体基板は、面方位が(0001)面から晶帯軸
の<10−10>方向に約45°〜約65°傾いた主面
を有していることを特徴とする半導体装置。
15. A semiconductor substrate having a wurtzite crystal structure, and a semiconductor element formed on the semiconductor substrate, wherein the semiconductor substrate has a plane orientation <0001 from a (0001) plane to a crystal zone axis. A semiconductor device having a main surface inclined by about 45 ° to about 65 ° in the −10> direction.
【請求項16】 前記半導体基板の主面の面方位は、
(10−12)面であることを特徴とする請求項15に
記載の半導体装置。
16. The plane orientation of the main surface of the semiconductor substrate is
The semiconductor device according to claim 15, wherein the semiconductor device has a (10-12) plane.
【請求項17】 前記半導体基板の主面の面方位は、晶
帯軸の<1−210>方向におよそ−10°〜+10°
の範囲で傾斜していることを特徴とする請求項15又は
16に記載の半導体装置。
17. The plane orientation of the main surface of the semiconductor substrate is approximately −10 ° to + 10 ° in the <1-210> direction of the crystal zone axis.
17. The semiconductor device according to claim 15, wherein the semiconductor device is inclined within the range.
【請求項18】 前記半導体基板の主面の面方位は、晶
帯軸の<3−30−2>方向におよそ−10°〜+10
°の範囲で傾斜していることを特徴とする請求項15又
は16に記載の半導体装置。
18. The plane orientation of the main surface of the semiconductor substrate is approximately −10 ° to +10 in the <3-30-2> direction of the crystal zone axis.
The semiconductor device according to claim 15 or 16, wherein the semiconductor device is inclined in a range of °.
【請求項19】 前記半導体基板には、柱状晶が存在し
ないことを特徴とする請求項15〜18のうちのいずれ
か1項に記載の半導体装置。
19. The semiconductor device according to claim 15, wherein columnar crystals do not exist in the semiconductor substrate.
【請求項20】 前記半導体素子は、発光素子であるこ
とを特徴とする請求項15〜19のうちのいずれか1項
に記載の半導体装置。
20. The semiconductor device according to claim 15, wherein the semiconductor element is a light emitting element.
【請求項21】 前記発光素子は、共振方向が晶帯軸の
<1−210>方向である共振器を有していることを特
徴とする請求項20に記載の半導体装置。
21. The semiconductor device according to claim 20, wherein the light emitting element has a resonator whose resonance direction is a <1-210> direction of a crystal zone axis.
【請求項22】 前記発光素子は、共振方向が晶帯軸の
<2−1−1−2>方向である共振器を有していること
を特徴とする請求項20に記載の半導体装置。
22. The semiconductor device according to claim 20, wherein the light emitting element has a resonator whose resonance direction is a <2-1-1-2> direction of a crystal zone axis.
【請求項23】 前記半導体素子は、受光素子であるこ
とを特徴とする請求項15〜19のうちのいずれか1項
に記載の半導体装置。
23. The semiconductor device according to claim 15, wherein the semiconductor element is a light receiving element.
【請求項24】 前記半導体素子は、トランジスタであ
ることを特徴とする請求項15〜19のうちのいずれか
1項に記載の半導体装置。
24. The semiconductor device according to claim 15, wherein the semiconductor element is a transistor.
【請求項25】 ウルツ鉱型の結晶構造を持つ半導体基
板の主面の面方位を(0001)面から晶帯軸の<10
−10>方向に約45°〜約65°傾けて形成する工程
と、 前記半導体基板の主面をエッチング溶液で洗浄する工程
と、 洗浄された前記半導体基板の主面上に、半導体結晶を成
長する工程とを備えていることを特徴とする結晶成長方
法。
25. The principal plane of a semiconductor substrate having a wurtzite crystal structure has a crystallographic axis <10 from the (0001) plane.
-10> direction at an angle of about 45 ° to about 65 °, cleaning the main surface of the semiconductor substrate with an etching solution, and growing a semiconductor crystal on the cleaned main surface of the semiconductor substrate. A method of growing a crystal, comprising:
【請求項26】 前記半導体基板には、柱状晶が存在し
ないことを特徴とする請求項25に記載の結晶成長方
法。
26. The crystal growth method according to claim 25, wherein columnar crystals are not present in the semiconductor substrate.
【請求項27】 前記半導体基板の主面を形成する工程
は、 前記半導体基板を構成する組成を有する種結晶を形成す
る工程と、 前記半導体基板を構成する材料を溶融し、溶融した材料
に前記種結晶を投入して引き上げる引き上げ法により、
前記半導体基板となる単結晶体を形成する工程と、 前記単結晶体をウエハ状にスライスする工程とを含むこ
とを特徴とする請求項25に記載の結晶成長方法。
27. The step of forming the main surface of the semiconductor substrate includes the steps of forming a seed crystal having a composition forming the semiconductor substrate; melting a material forming the semiconductor substrate; By the pulling method in which a seed crystal is charged and pulled up,
26. The crystal growth method according to claim 25, comprising: a step of forming a single crystal body to be the semiconductor substrate; and a step of slicing the single crystal body into a wafer shape.
【請求項28】 ウルツ鉱型の結晶構造を持つ半導体基
板の主面の面方位を(0001)面から晶帯軸の<10
−10>方向に約45°〜約65°傾けて形成する工程
と、 前記半導体基板の主面をエッチング溶液で洗浄する工程
と、 洗浄された前記半導体基板の主面上に複数の半導体層を
成長する工程と、 前記複数の半導体層に対してエッチングを行なって、共
振方向が晶帯軸の<1−210>方向となる共振器を選
択的に形成する工程とを備えていることを特徴とする半
導体装置の製造方法。
28. The principal plane of a semiconductor substrate having a wurtzite crystal structure has a plane orientation of <10 from the (0001) plane to the crystal zone axis.
-10> direction at an angle of about 45 ° to about 65 °, cleaning the main surface of the semiconductor substrate with an etching solution, and forming a plurality of semiconductor layers on the cleaned main surface of the semiconductor substrate. And a step of performing etching on the plurality of semiconductor layers to selectively form a resonator whose resonance direction is the <1-210> direction of the crystal zone axis. And a method for manufacturing a semiconductor device.
【請求項29】 ウルツ鉱型の結晶構造を持つ半導体基
板の主面の面方位を(0001)面から晶帯軸の<10
−10>方向に約45°〜約65°傾けて形成する工程
と、 前記半導体基板の主面をエッチング溶液で洗浄する工程
と、 洗浄された前記半導体基板の主面上に複数の半導体層を
成長する工程と、 前記複数の半導体層に対してエッチングを行なって、共
振方向が晶帯軸の<2−1−1−2>方向となる共振器
を選択的に形成する工程とを備えていることを特徴とす
る半導体装置の製造方法。
29. The principal plane of a semiconductor substrate having a wurtzite crystal structure has a plane orientation of <10 from a (0001) plane to a crystal zone axis.
-10> direction at an angle of about 45 ° to about 65 °, cleaning the main surface of the semiconductor substrate with an etching solution, and forming a plurality of semiconductor layers on the cleaned main surface of the semiconductor substrate. And a step of etching the plurality of semiconductor layers to selectively form a resonator whose resonance direction is the <2-1-1-2> direction of the crystal zone axis. A method for manufacturing a semiconductor device, comprising:
【請求項30】 前記半導体基板には、柱状晶が存在し
ないことを特徴とする請求項28又は29に記載の半導
体装置の製造方法。
30. The method of manufacturing a semiconductor device according to claim 28, wherein columnar crystals are not present in the semiconductor substrate.
【請求項31】 前記半導体基板の主面を形成する工程
は、 前記半導体基板を構成する組成を有する種結晶を形成す
る工程と、 前記半導体基板を構成する材料を溶融し、溶融した材料
に前記種結晶を投入して引き上げる引き上げ法により、
前記半導体基板となる単結晶体を形成する工程と、 前記単結晶体をウエハ状にスライスする工程とを含むこ
とを特徴とする請求項28又は29に記載の半導体装置
の製造方法。
31. The step of forming the main surface of the semiconductor substrate includes the steps of forming a seed crystal having a composition forming the semiconductor substrate, melting the material forming the semiconductor substrate, and adding the melted material to the material. By the pulling method in which a seed crystal is charged and pulled up,
30. The method for manufacturing a semiconductor device according to claim 28, further comprising: a step of forming a single crystal body to be the semiconductor substrate; and a step of slicing the single crystal body into a wafer.
【請求項32】 前記半導体基板は、窒化物からなるこ
とを特徴とする請求項28〜31のうちのいずれか1項
に記載の半導体装置の製造方法。
32. The method of manufacturing a semiconductor device according to claim 28, wherein the semiconductor substrate is made of nitride.
【請求項33】 前記半導体基板は、炭化物又はホウ化
物からなることを特徴とする請求項28〜31のうちの
いずれか1項に記載の半導体装置の製造方法。
33. The method of manufacturing a semiconductor device according to claim 28, wherein the semiconductor substrate is made of carbide or boride.
JP2001307452A 2001-10-03 2001-10-03 Semiconductor multilayer crystal, light-emitting element using the same, and method for growing the semiconductor multilayer crystal Expired - Fee Related JP4031628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001307452A JP4031628B2 (en) 2001-10-03 2001-10-03 Semiconductor multilayer crystal, light-emitting element using the same, and method for growing the semiconductor multilayer crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001307452A JP4031628B2 (en) 2001-10-03 2001-10-03 Semiconductor multilayer crystal, light-emitting element using the same, and method for growing the semiconductor multilayer crystal

Publications (3)

Publication Number Publication Date
JP2003112999A true JP2003112999A (en) 2003-04-18
JP2003112999A5 JP2003112999A5 (en) 2005-06-23
JP4031628B2 JP4031628B2 (en) 2008-01-09

Family

ID=19126913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001307452A Expired - Fee Related JP4031628B2 (en) 2001-10-03 2001-10-03 Semiconductor multilayer crystal, light-emitting element using the same, and method for growing the semiconductor multilayer crystal

Country Status (1)

Country Link
JP (1) JP4031628B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005104742A (en) * 2003-09-26 2005-04-21 Kyocera Corp Substrate for growing single crystal and semiconductor device
JP2006052123A (en) * 2004-07-12 2006-02-23 Sumitomo Electric Ind Ltd N-TYPE AlN CRYSTAL, N-TYPE AlGaN SOLID SOLUTION, AND METHOD FOR PRODUCING THEM
WO2009125731A1 (en) * 2008-04-07 2009-10-15 住友電気工業株式会社 Group iii nitride semiconductor element and epitaxial wafer
JP2010013350A (en) * 2009-08-24 2010-01-21 Sumitomo Electric Ind Ltd Group iii nitride semiconductor element and epitaxial wafer
JP2010027924A (en) * 2008-07-22 2010-02-04 Sumitomo Electric Ind Ltd Group iii nitride light-emitting diode
WO2010047331A1 (en) 2008-10-24 2010-04-29 住友電気工業株式会社 Iii nitride semiconductor electronic device, method for manufacturing iii nitride semiconductor electronic device, and iii nitride semiconductor epitaxial wafer
JP2010539732A (en) * 2007-09-19 2010-12-16 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method for increasing the area of nonpolar and semipolar nitride substrates
JP2012209586A (en) * 2005-09-09 2012-10-25 Regents Of The Univ Of California Device structure having semipolar nitride, and characterized in nitride nucleation layer or buffer layer
JP2012248850A (en) * 2009-09-07 2012-12-13 Sumitomo Electric Ind Ltd Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, and semiconductor device and method for manufacturing the same
EP2410580A4 (en) * 2009-03-11 2013-11-06 Sumitomo Electric Industries Group iii nitride semiconductor device, epitaxial substrate, and method for manufacturing group iii nitride semiconductor device
JP2014039028A (en) * 2007-07-19 2014-02-27 Mitsubishi Chemicals Corp Group iii nitride semiconductor substrate and cleaning method of the same
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US8828140B2 (en) 2005-06-23 2014-09-09 Sumitomo Electric Industries, Ltd. Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
JP2014220524A (en) * 2006-01-20 2014-11-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Device consisting of semipolar group iii nitride film and manufacturing method thereof
JP2014222780A (en) * 2005-03-10 2014-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Technique for growth of planar semi-polar gallium nitride
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP2017195396A (en) * 2005-06-01 2017-10-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Light-emitting device and fabrication method of the same

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005104742A (en) * 2003-09-26 2005-04-21 Kyocera Corp Substrate for growing single crystal and semiconductor device
JP2006052123A (en) * 2004-07-12 2006-02-23 Sumitomo Electric Ind Ltd N-TYPE AlN CRYSTAL, N-TYPE AlGaN SOLID SOLUTION, AND METHOD FOR PRODUCING THEM
JP2014222780A (en) * 2005-03-10 2014-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Technique for growth of planar semi-polar gallium nitride
JP2017195396A (en) * 2005-06-01 2017-10-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Light-emitting device and fabrication method of the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9570540B2 (en) 2005-06-23 2017-02-14 Sumitomo Electric Industries, Ltd. Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
US9499925B2 (en) 2005-06-23 2016-11-22 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US10078059B2 (en) 2005-06-23 2018-09-18 Sumitomo Electric Industries, Ltd. Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
US8828140B2 (en) 2005-06-23 2014-09-09 Sumitomo Electric Industries, Ltd. Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP2012209586A (en) * 2005-09-09 2012-10-25 Regents Of The Univ Of California Device structure having semipolar nitride, and characterized in nitride nucleation layer or buffer layer
JP2014220524A (en) * 2006-01-20 2014-11-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Device consisting of semipolar group iii nitride film and manufacturing method thereof
JP2014039028A (en) * 2007-07-19 2014-02-27 Mitsubishi Chemicals Corp Group iii nitride semiconductor substrate and cleaning method of the same
JP2015061816A (en) * 2007-07-19 2015-04-02 三菱化学株式会社 Group iii nitride semiconductor substrate and cleaning method thereof
JP2010539732A (en) * 2007-09-19 2010-12-16 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method for increasing the area of nonpolar and semipolar nitride substrates
CN101990698B (en) * 2008-04-07 2013-09-04 住友电气工业株式会社 Group iii nitride semiconductor element and epitaxial wafer
US8391327B2 (en) 2008-04-07 2013-03-05 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor element and epitaxial wafer
US8107507B2 (en) 2008-04-07 2012-01-31 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor element and epitaxial wafer
US7873088B2 (en) 2008-04-07 2011-01-18 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor element and epitaxial wafer
WO2009125731A1 (en) * 2008-04-07 2009-10-15 住友電気工業株式会社 Group iii nitride semiconductor element and epitaxial wafer
JP2010027924A (en) * 2008-07-22 2010-02-04 Sumitomo Electric Ind Ltd Group iii nitride light-emitting diode
US8502310B2 (en) 2008-10-24 2013-08-06 Sumitomo Electric Industries, Ltd. III nitride semiconductor electronic device, method for manufacturing III nitride semiconductor electronic device, and III nitride semiconductor epitaxial wafer
WO2010047331A1 (en) 2008-10-24 2010-04-29 住友電気工業株式会社 Iii nitride semiconductor electronic device, method for manufacturing iii nitride semiconductor electronic device, and iii nitride semiconductor epitaxial wafer
EP2410580A4 (en) * 2009-03-11 2013-11-06 Sumitomo Electric Industries Group iii nitride semiconductor device, epitaxial substrate, and method for manufacturing group iii nitride semiconductor device
JP2010013350A (en) * 2009-08-24 2010-01-21 Sumitomo Electric Ind Ltd Group iii nitride semiconductor element and epitaxial wafer
JP2012248850A (en) * 2009-09-07 2012-12-13 Sumitomo Electric Ind Ltd Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, and semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP4031628B2 (en) 2008-01-09

Similar Documents

Publication Publication Date Title
KR100838433B1 (en) Process for producing gallium nitride crystal substrate, and gallium nitride crystal substrate
US7632695B2 (en) Semiconductor device manufacturing method
JP4416648B2 (en) Method for manufacturing light emitting device
CN111095483B (en) Method for removing substrate by cutting technology
JP5212283B2 (en) Group III nitride semiconductor free-standing substrate manufacturing method, group III nitride semiconductor free-standing substrate, group III nitride semiconductor device manufacturing method, and group III nitride semiconductor device
JP3153153B2 (en) Gallium nitride based semiconductor laser and method of manufacturing the same
JP3571641B2 (en) Nitride semiconductor device
JP5638198B2 (en) Laser diode orientation on miscut substrates
JP4031628B2 (en) Semiconductor multilayer crystal, light-emitting element using the same, and method for growing the semiconductor multilayer crystal
JP3662806B2 (en) Method for manufacturing nitride-based semiconductor layer
JPH10312971A (en) Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
WO2003043150A1 (en) Light emitting element structure using nitride bulk single crystal layer
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
JP3279528B2 (en) Method for producing nitride III-V compound semiconductor
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP4600641B2 (en) Nitride semiconductor free-standing substrate and nitride semiconductor light emitting device using the same
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JP2001007394A (en) Semiconductor substrate, manufacture thereof and semiconductor light emitting element
JPH10275955A (en) Semiconductor laser diode and manufacture thereof
JP4561784B2 (en) Method for producing group III nitride crystal
JP2000022283A (en) Semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate
JP2023510554A (en) High quality group III metal nitride seed crystal and method for producing same
JP4232326B2 (en) Method for growing low-defect nitride semiconductor
JP3555657B2 (en) Low defect nitride semiconductor substrate and method of manufacturing the same
JPH11297628A (en) Iii group nitride semiconductor

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees