JP2001007394A - Semiconductor substrate, manufacture thereof and semiconductor light emitting element - Google Patents

Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Info

Publication number
JP2001007394A
JP2001007394A JP17249599A JP17249599A JP2001007394A JP 2001007394 A JP2001007394 A JP 2001007394A JP 17249599 A JP17249599 A JP 17249599A JP 17249599 A JP17249599 A JP 17249599A JP 2001007394 A JP2001007394 A JP 2001007394A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
substrate
single crystal
single
gan
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17249599A
Other languages
Japanese (ja)
Inventor
Hirokazu Iwata
浩和 岩田
Original Assignee
Ricoh Co Ltd
株式会社リコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a large-area and high-quality industrially practicable GaN semiconductor substrate, a manufacturing method thereof and a semiconductor light emitting element. SOLUTION: An InrAlsGa1-r-sN (0<=r<=1, 0<=s<=1, r+s<=1) single-crystal film 52 is formed on a first substrate 50, pasted on a second substrate 53 having approximately the same thermal expansion coefficient as that of the InrAlsGa1-r-sN (0<=r<=1, 0<=s<=1, r+s<=1) single crystal and separated from the first substrate 50, an InxAlyGa1-x-yN (0<=x<=1, 0<=y<=1, x+y<=1) single crystal 54 is epitaxially grown on the InrAlsGa1-r-sN single crystal film 52, this film 52 pasted on the second substrate 53, and the InxAlyGa1-x-yN single crystal 54 is separated from the second substrate 53.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、DVDやCD等の光ピックアップ用光源などに利用される半導体基板およびその作製方法および半導体発光素子に関する。 The present invention relates to relates to a semiconductor substrate and a manufacturing method and a semiconductor light-emitting device is utilized, such as an optical pickup for a light source such as a DVD or CD.

【0002】 [0002]

【従来の技術】従来、青色のLEDは赤色や緑色に比べて輝度が小さく実用化に難点があったが、近年、一般式InAlGaNで表わされるGaN系化合物半導体において、低温AlNバッファ層、あるいは低温GaNバッファ層を用いることによる結晶成長技術の向上と、Mg Conventionally, although the blue LED had difficulty in practical use smaller luminance than the red and green, in recent years, the GaN-based compound semiconductor represented by the general formula InAlGaN, low temperature AlN buffer layer, or a low temperature and improvement of the crystal growth technique by using a GaN buffer layer, Mg
をドープした低抵抗のp型半導体層が得られたことにより、高輝度の青色LEDが実用化され、さらには、実用化には至らないが室温で連続発振する半導体レーザが実現された。 By p-type semiconductor layer of low resistance doped was obtained a blue LED of high luminance is commercialized, further, does not lead to practical use has been realized a semiconductor laser for continuously oscillating at room temperature.

【0003】ところで、一般に、高品質の半導体層を基板上にエピタキシャル成長させる場合には、基板と半導体層の格子定数や熱膨張係数が同程度である必要がある。 [0003] Generally, when epitaxially growing a semiconductor layer of high quality on the substrate, it is necessary lattice constants and thermal expansion coefficients of the substrate and the semiconductor layer is comparable. しかし、GaN系半導体はこれらを同時に満足する基板が現時点では存在しない。 However, GaN-based semiconductor has a substrate to satisfy them simultaneously absent at the moment. 現在、GaNバルク単結晶を作製する試みがなされているが、いまだに数ミリ程度のものしか得られていないのが実状であり、実用化には程遠い状態である。 Currently, it attempts to produce a GaN bulk single crystal has been made, a circumstances that not only get still of the order of several millimeters, for practical use is far from. 従って、一般には、サファイア, Therefore, in general, sapphire,
MgAl 24スピネル,SiCのようなGaN系半導体とは格子定数や熱膨張係数の大きく異なる基板の上に成長されている。 MgAl 2 O 4 spinel, the GaN-based semiconductor, such as SiC is grown over the significantly different substrate lattice constant and thermal expansion coefficient. そのため、GaN系半導体では、高品質の結晶層を必要とする半導体レーザの作製のために、 Therefore, in the GaN-based semiconductor, for the production of semiconductor lasers that require a high quality crystal layer,
基板と半導体レーザ結晶との格子定数や熱膨張係数の違いに起因する結晶欠陥の発生を抑制する技術が用いられている。 A technique for suppressing generation of crystal defects caused by difference in lattice constant and thermal expansion coefficient between the substrate and the semiconductor laser crystal is used.

【0004】図12は文献「Applied Physics Letter [0004] FIG. 12 is the document "Applied Physics Letter
s Vol.72(1998)P.211」に示されている従来の端面発光型半導体レーザの断面図であり、図12の半導体レーザも上述のような技術が用いられたものの一つである。 s Vol.72 (1998) P.211 is a cross-sectional view of a conventional edge-emitting semiconductor laser shown in "is one of the semiconductor laser of Figure 12 also those techniques described above were used. 図12に示す従来の半導体レーザは、選択成長とラテラル成長を組み合わせて作製される低欠陥基板上に形成されている。 Conventional semiconductor laser shown in FIG. 12 are formed in the low defect substrate prepared by combining the selective growth and lateral growth.

【0005】すなわち、図12の半導体レーザは次のような方法で作製されている。 Namely, the semiconductor laser shown in FIG. 12 is produced by the following method. 先ず、厚さ100〜300 First, 100 to 300 thickness
μmの(0001)面を主面とするサファイア(Al 23 μm of (0001) plane sapphire having the principal (Al 2 O 3
単結晶)基板111上に、n型GaNからなる低温バッファ層112,n型のGaNからなる高温バッファ層1 Over the single crystal) substrate 111, a low temperature buffer layer 112 made of n-type GaN, n-type high-temperature buffer layer made of GaN of 1
13を成長する。 13 to grow. 次いで、n型GaN層113の表面にSiO 2を堆積し、ストライプ状のパターンを開け、選択成長マスク114を形成する。 Then, SiO 2 is deposited on the surface of the n-type GaN layer 113, opening a stripe-like pattern to form a selective growth mask 114. 次に、このマスクから露出したGaN層113の表面にGaNを選択成長させる。 Next, the GaN is selectively grown on the surface of the GaN layer 113 exposed from the mask. そしてさらに、成長を継続して、マスク表面上へのラテラル成長を行ない、最終的に厚さ約20μmのn型GaN単結晶層を形成し、半導体レーザ結晶成長用基板としている。 And further, to continue to grow, it performs lateral growth on the mask surface, ultimately forming the n-type GaN single crystal layer having a thickness of about 20 [mu] m, and a semiconductor laser crystal growth substrate.

【0006】そして、半導体レーザ構造は、n−In [0006] The semiconductor laser structure, n-In
0.1 Ga 0.9 Nクラック防止層115,n−Al 0.14 Ga 0.1 Ga 0.9 N anti-cracking layer 115, n-Al 0.14 Ga
0.86 N/GaN MD−SLS(モジュレーションドープ歪み超格子)クラッド層116,n−GaN光ガイド層117,In 0.15 Ga 0.85 N/In 0.02 Ga 0.98 0.86 N / GaN MD-SLS (modulation doped strained superlattice) cladding layer 116, n-GaN optical guide layer 117, In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N
MQW活性層118,p−Al 0.2 Ga 0.8 N転位伝播防止層119,p−GaN層光ガイド層120,p−Al MQW active layer 118, p-Al 0.2 Ga 0.8 N dislocation propagation preventing layer 119, p-GaN layer optical guide layer 120, p-Al
0.14 Ga 0.86 N/GaNMD−SLSクラッド層12 0.14 Ga 0.86 N / GaNMD-SLS cladding layer 12
1,p型GaN層からなるキャップ層122がMOCV 1, a cap layer 122 made of p-type GaN layer is MOCV
D法により順次積層されている。 It is sequentially laminated by D method. この積層された半導体層をリッジ状にドライエッチングすることによって、光導波路と光共振器端面が形成され、さらに、エッチングにより露出したn−GaN層113および積層された半導体層の表層であるキャップ層122にそれぞれn側電極125およびp側電極123が設けられることにより、半導体レーザが形成されている。 By dry etching the stacked semiconductor layers in the ridge-like optical waveguide and an optical resonator end surface is formed, further, the cap layer is a surface layer of the n-GaN layer 113 and the stacked semiconductor layer is exposed by etching by n-side electrode 125 and the p-side electrode 123 respectively are provided in the 122, the semiconductor laser is formed.

【0007】図12に示した選択成長とラテラル成長を組み合わせて作製される低欠陥基板上への半導体レーザ形成技術の開発により、半導体レーザの室温連続発振の寿命も室温近傍で、低出力ながら推定10000時間程度まで延びている。 [0007] The development of the semiconductor laser forming technology to FIG. 12 shows selective growth and low defect substrate prepared by combining the lateral growth, even at near room temperature lifetime of continuous oscillation at room temperature of the semiconductor laser, estimated with low output and it extends up to about 10,000 hours. 具体的に、このような構造のGaN Specifically, GaN of such structures
系半導体レーザによって、20℃、2mWでの連続発振の寿命は推定10000時間程度まで延びている。 The system semiconductor laser, 20 ° C., the life of the continuous oscillation at 2mW extends to approximately estimated 10,000 hours.

【0008】しかしながら、図12のような従来のGa However, the conventional Ga shown in FIG. 12
N系化合物半導体層を使用した発光素子は、結晶構造の異なる異種基板に成長するため、基板とGaN系化合物半導体のへき開面が必ずしも一致しているわけではなく、レーザ共振器端面の形成を従来のAlGaAs系等のレーザようなへき開法で行なうことが困難である。 Emitting devices using N-based compound semiconductor layer, in order to grow into a different heterogeneous substrate crystal structure, not a cleavage plane of the substrate and the GaN-based compound semiconductor is necessarily coincide, the formation of the laser resonator facet conventional it is difficult to perform laser such cleavage methods such as an AlGaAs.

【0009】図12の従来例では、光共振器端面はドライエッチングなどの方法で作製している。 [0009] In the conventional example of FIG. 12, the optical cavity end face is produced by a method such as dry etching. そのため、作製プロセスもドライエッチング用マスクの形成、ドライエッチング、マスクの除去等の工程が必要とされ複雑化していた。 Therefore, the manufacturing process the formation of a mask for dry etching, dry etching, process such as removal of the mask is a need was complicated. さらにはGaN系化合物半導体のドライエッチング技術は未だ確立されていないため、形成された共振器ミラーには、縦筋状の凹凸があり、また、テーパー状に形成されるなど、その平滑性、平行性、垂直性は未だ十分ではなかった。 To further dry etching technique GaN-based compound semiconductor has not yet been established, the formed cavity mirror, there is a vertical stripe-shaped irregularities, also such are tapered, its smoothness, parallel sex, verticality was not yet enough. また、ドライエッチングで共振器ミラーを形成した場合には、共振器ミラー端面の前方に基板がテラスとして残るため、このテラスによって、光が反射され、ビーム形状が単峰にならなかった。 Further, in the case of forming a cavity mirror by dry etching, the substrate in front of the resonator mirror end faces to remain as a terrace, this terrace, the light is reflected, the beam shape does not become single peak.

【0010】また、サファイア基板上に形成された従来のGaN系化合物半導体を使用した発光素子は、サファイア基板が絶縁性であるため、基板裏面から電極をとることができなかった。 Further, the light emitting device using a conventional GaN-based compound semiconductor formed on a sapphire substrate, since sapphire substrate is insulative, it was not possible to take the electrode from the substrate back surface. そのため、電極は素子表面に形成されることになり、従来のAlGaAs系等のレーザのように基板裏面に電極を形成しダイボンディングするような実装ができない上、電極のスペースの分だけチップ面積が大きくなるといった問題も残っていた。 Therefore, the electrodes will be formed on the surface of the device, on which can not be implemented as die bonding to form an electrode on the back surface of the substrate as a laser, such as a conventional AlGaAs system, the amount corresponding chip area space of the electrode problems such as larger had left. また、サファイア基板の熱伝導性の悪さから、高温動作、あるいは、大出力動作では、寿命は極端に短かった。 Further, a thermally conductive poor sapphire substrate, high temperature operation, or, in a large output operation, the life was extremely short.

【0011】サファイア基板以外の基板でのGaN系レーザ素子について、(0001)c面SiC基板と(11 [0011] The GaN-based laser device of the substrate other than the sapphire substrate, (0001) c-plane SiC substrate and (11
1)MgAl 24基板を用いる場合が報告されているが、SiC基板を用いる場合には、SiCとGaN系半導体の熱膨張係数の違いから結晶成長時にクラックが入り、レーザ構造として十分な厚さの積層構造の形成が困難であり、室温連続発振には至っていない。 1) When using a MgAl 2 O 4 substrate have been reported, when using a SiC substrate, cracked during the crystal growth from the thermal expansion coefficient of the SiC and the GaN-based semiconductor difference, sufficient thickness as the laser structure formation of the laminated structure is difficult, have yet to room temperature continuous oscillation. また、(1 In addition, (1
11) MgAl 24基板を用いる場合には、サファイアと同様に絶縁性であるため、基板裏面に電極を形成することができない。 11) In the case of using a MgAl 2 O 4 substrate is similar to insulating sapphire, incapable of forming electrodes on the back surface of the substrate.

【0012】このような異種材料基板に作製されたGa [0012] Ga made in such a heterogeneous material substrate
N系半導体レーザの問題点を解決すべく、サファイア基板上に結晶成長したGaN系半導体層を基板から分離してGaN基板を作製し、GaN系半導体レーザを作製した報告もなされている。 In order to solve the problems of the N-based semiconductor laser, a GaN substrate by separating the GaN-based semiconductor layer grown on a sapphire substrate from the substrate, it has also been made reports of manufacturing a GaN-based semiconductor laser.

【0013】図13は、文献「Jpn.J.Appl.Phys.Vol.37 [0013] FIG. 13, the document "Jpn.J.Appl.Phys.Vol.37
(1998)pp.L309-L312」に示されている従来の端面発光型半導体レーザの断面図であり、図13の半導体レーザは、図12と同様の構造のレーザ構造がGaN基板上に形成されたものである。 (1998) pp.L309-L312 is a sectional view of a conventional edge-emitting semiconductor laser shown in "The semiconductor laser 13, the laser structure of the same structure as FIG. 12 is formed on a GaN substrate those were.

【0014】すなわち、図13の半導体レーザは、(0 [0014] That is, the semiconductor laser of FIG. 13, (0
001)面を主面とするGaNからなる80μmの厚さの基板131上に、n型のGaNからなる高温バッファ層132,n−In 0.1 Ga 0.9 Nクラック防止層13 001) a on the substrate 131 having a thickness of 80μm made of GaN having a major surface, high-temperature buffer layer 132 made of n-type GaN, n-In 0.1 Ga 0.9 N anti-cracking layer 13
3,n−Al 0.14 Ga 0.86 N/GaN MD−SLS 3, n-Al 0.14 Ga 0.86 N / GaN MD-SLS
(モジュレーションドープ歪み超格子)クラッド層13 (Modulation-doped strained superlattice) cladding layer 13
4,n−GaN光ガイド層135,In 0.15 Ga 0.85 4, n-GaN optical guide layer 135, In 0.15 Ga 0.85 N
/In 0.02 Ga 0.98 N MQW活性層136,p−Al / In 0.02 Ga 0.98 N MQW active layer 136, p-Al
0.2 Ga 0.8 N転位伝播防止層137,p−GaN層光ガイド層138,p−Al 0.14 Ga 0.86 N/GaN MD 0.2 Ga 0.8 N dislocation propagation preventing layer 137, p-GaN layer optical guide layer 138, p-Al 0.14 Ga 0.86 N / GaN MD
−SLSクラッド層139,p型GaN層からなるキャップ層140がMOCVD法により順次積層されている。 -SLS cladding layer 139, p-type cap layer 140 made of GaN layer are sequentially laminated by the MOCVD method. この積層された半導体層をリッジ状にドライエッチングすることによって、光導波路が形成され、さらに、 By dry etching the stacked semiconductor layers in the ridge-shaped optical waveguide is formed, further,
エッチングにより露出したn−GaN層132および積層された半導体層の表層であるキャップ層140にそれぞれn側電極143およびp側電極141が設けられることにより、半導体レーザが形成されている。 By respectively the cap layer 140 is a surface layer of the n-GaN layer 132 and the stacked semiconductor layer was exposed n-side electrode 143 and the p-side electrode 141 is provided by etching, the semiconductor laser is formed. レーザの共振器ミラーはへき開によって作製されている。 The laser resonator mirrors are produced by cleaving.

【0015】このように、図13のGaN基板は、図1 [0015] Thus, GaN substrate of FIG. 13, FIG. 1
2に示した半導体レーザの低欠陥基板上に、半導体レーザの積層構造115〜122の代わりにGaN層を約1 The semiconductor laser of low defect substrate shown in 2, the GaN layer in place of the laminated structure 115 to 122 of the semiconductor laser to about 1
00μm成長したものを作製し、その後、サファイア基板を研磨除去して、80μmの厚さのGaN基板として作製されている。 To prepare those 00μm grown, then polished removing the sapphire substrate, it is fabricated as a GaN substrate having a thickness of 80 [mu] m.

【0016】また、図13に示した端面発光型半導体レーザは、GaN基板上に形成されているので、共振器ミラーの形成はへき開で行なうことができる。 Furthermore, edge emitting semiconductor laser shown in FIG. 13, because it is formed on a GaN substrate, the formation of the resonator mirrors can be carried out by cleavage. その結果、 as a result,
基板での反射がなく、ビーム形状は単峰となった。 No reflection at the substrate, the beam shape becomes unimodal. また、サファイア基板に比べ、熱伝導率が高いので、放熱特性が向上し、高出力動作が可能となり、寿命は50 Further, compared with a sapphire substrate, because of the high thermal conductivity, heat dissipation characteristics are improved, it is possible to high-output operation, life 50
℃、30mW動作でも、250時間まで延びている。 ℃, even in 30mW operation, and extends up to 250 hours.

【0017】図13の例のように、単結晶基板上にGa [0017] As in the example of FIG. 13, Ga on a single crystal substrate
N系半導体を厚く成長した後、基板からGaN系半導体層を分離し、GaN系半導体基板を作製する方法はいくつか提案されている。 After growing thick N type semiconductor, separating the GaN-based semiconductor layer from the substrate, a method of manufacturing a GaN-based semiconductor substrate it has been proposed. 例えば、特開平7−202265 For example, JP-A-7-202265
号公報,特開平7−165498号には、サファイア基板上に、ZnOよりなるバッファ層を形成し、その上にGaN系半導体を成長させた後、バッファ層を溶解除去し、基板とGaN系半導体とを分離して作製する方法が開示されている。 JP, Japanese Unexamined Patent Publication No. 7-165498, on a sapphire substrate, after forming a buffer layer made of ZnO, is grown GaN semiconductor thereon, to dissolve and remove the buffer layer, the substrate and the GaN-based semiconductor methods of making and separating the door is disclosed.

【0018】また、特開平10−229218号には、 [0018] In addition, Japanese Unexamined Patent Publication No. 10-229218,
第1の基板上にGaN系半導体が成長された第1のウエハーと、第2の基板上にGaN系半導体が成長された第2のウエハーとを用意し、第1のウエハーと第2のウエハーとをそれぞれのGaN系半導体同士が密着するようにして接着した後、第1の基板と第2の基板とを研磨除去する方法が開示されている。 Prepare a first wafer GaN-based semiconductor is grown on a first substrate, a second wafer GaN-based semiconductor is grown on the second substrate, the first wafer and the second wafer after each of the GaN-based semiconductor each other and adhere so as to contact the door, methods of polishing and removing the first substrate and the second substrate is disclosed.

【0019】 [0019]

【発明が解決しようとする課題】前述のように、低温バッファ層の技術や選択成長とラテラル成長の組み合わせによる低欠陥基板の作製技術により、サファイア等の異種基板上への高品質GaN系化合物半導体の結晶成長が可能となり、GaN系半導体レーザの室温近傍での低出力動作時の長寿命化が図られた。 [0007] As described above, according to the manufacturing technique of low defect substrate by a combination of technology and selective growth and lateral growth of the low temperature buffer layer, high-quality GaN-based compound semiconductor onto a heterogeneous substrate such as sapphire allows crystal growth of, long life at low output operation near room temperature of the GaN semiconductor laser is reduced. さらには、GaN基板が作製され、この基板を用いることによりGaN系半導体レーザの特性の改善が見込まれつつある。 Furthermore, GaN substrate is prepared, are being improved characteristics of the GaN semiconductor laser is expected by using this substrate. しかるに、 However,
工業的に実用化できる大面積,高品質のGaN基板は未だ実現されていない。 Large area can be industrially practical use, high-quality GaN substrate has not yet been realized.

【0020】図13に示したGaN基板の作製方法では、GaNとサファイア基板との熱膨張係数差により、 [0020] In the manufacturing method of the GaN substrate shown in FIG. 13, the difference in thermal expansion coefficient between the GaN and the sapphire substrate,
厚いGaNを成長するとウエハーの反りが生じるため、 Since the warp of the wafer is caused to grow a thick GaN,
直径が2インチ程度のサファイア基板を研磨除去することは困難である。 It is difficult to diameter polished removing the sapphire substrate of about 2 inches. すなわち従来のような基板の研磨除去の方法では、大面積のGaN基板を作製することは困難であった。 That is, in the process of polishing and removing the substrate as in the prior art, it has been difficult to produce a GaN substrate having a large area. また、この反りのためにサファイア基板研磨の過程で、GaN層に欠陥が導入されるなどして、結晶性が悪くなり、その上に作製した半導体レーザのしきい電流密度が増加するなど、半導体レーザの特性は必ずしも良いものではなかった。 Further, in the process of the sapphire substrate polished for the warp, and the like defects in the GaN layer is introduced, the crystalline property becomes poor, such as threshold current density of the semiconductor laser fabricated thereon is increased, the semiconductor characteristics of the laser were not necessarily good.

【0021】また、特開平10−229218号に開示されている第1のウエハーと第2のウエハーとをそれぞれのGaN系半導体同士が密着するようにして接着した後、第1の基板と第2の基板とを除去する方法では、基板とGaN系半導体との熱膨張係数の違いによってGa Further, after the first wafer and the second wafer disclosed in JP-A-10-229218 each of the GaN-based semiconductor with each other and bonded so as to contact the first substrate and the second in the method of removing the substrate, Ga by the difference in thermal expansion coefficient between the substrate and the GaN-based semiconductor
Nを厚く成長するとウエハーが反るため、大面積のウエハーでは、ウエハー全面でGaN系半導体同士が完全に密着しないこともある。 Order to grow thick N wafer is warped, the wafer having a large area, GaN-based semiconductor with each other in the entire wafer surface is sometimes not completely close contact. また、密着の過程でクラックが入る場合もある。 In some cases, the crack in the course of adhesion. さらに、第1の基板と第2の基板を研磨除去するため、1枚のGaN基板を作製するのに2枚の高価な基板を使うことになり高コストになるなどの問題もあった。 Furthermore, in order to polish and remove the first substrate and the second substrate, there is a problem such as would cost would use an expensive substrate two to making one of the GaN substrate.

【0022】また、特開平7−202265号,特開平7−165498号に示されている技術,すなわち、基板の研磨除去を要しないGaN基板を作製する技術では、薄膜のZnOよりなるバッファ層を溶解除去するのに非常に長時間を要し、実用化は難しかった。 Further, JP-A-7-202265, the technique shown in JP-A-7-165498, namely, the technique of making a GaN substrate does not require polishing removal of the substrate, a buffer layer made of ZnO thin film very takes a long time to dissolve and remove, commercialization is difficult.

【0023】本発明は、このような従来のGaN系半導体基板の作製方法の問題点を解決し、工業的に実用化できる大面積,高品質のGaN系の半導体基板およびその作製方法および半導体発光素子を提供することを目的としている。 [0023] The present invention, such problems were solved in a method for manufacturing a conventional GaN-based semiconductor substrate, a large industrial area that can be commercialized, a semiconductor substrate and a manufacturing method and a semiconductor light emitting high-quality GaN-based and its object is to provide a device.

【0024】 [0024]

【課題を解決するための手段】上記目的を達成するために、請求項1記載の発明は、第1の基板にIn r Al s To achieve SUMMARY OF to the above objects, the invention according to claim 1, the first substrate In r Al s G
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を形成する工程と、In r Al s Ga (1-rs) a (1-rs) and N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) forming a single crystal thin film, In r Al s Ga (1 -rs) N
(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜をI (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film of I
x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+ n x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x +
y≦1)単結晶と熱膨張係数がほぼ同等である第2の基板に貼り付ける工程と、第1の基板からIn r Al s Ga y ≦ 1) and the step of attaching the second substrate single crystal and thermal expansion coefficient is substantially equal, In r Al s Ga from the first substrate
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を分離する工程と、第2の基板に貼り付けられたIn r Al s Ga (1-rs) N(0≦r≦1,0≦s≦1,r (1-rs) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) and the step of separating the single crystal thin film, In r Al s Ga (1 -rs affixed to a second substrate ) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r
+s≦1)単結晶薄膜上に、In x Al y Ga (1-xy) A + s ≦ 1) single-crystal thin film, In x Al y Ga (1 -xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶をエピタキシャル成長する工程と、第2の基板からIn x Al y (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) In the single crystal growing epitaxially from the second substrate x Al y G
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶を分離する工程とにより、In x Al y Ga (1-xy) a (1-xy) N by a (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) step of separating the single crystal, In x Al y Ga (1 -xy)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製することを特徴としている。 Is characterized in that to produce N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal as a semiconductor substrate.

【0025】また、請求項2記載の発明は、請求項1記載の半導体基板の作製方法において、第2の基板は、多結晶In t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ Further, an invention according to claim 2, wherein, in the method for manufacturing a semiconductor substrate according to claim 1, wherein the second substrate is a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1 , 0 ≦ u ≦
1,t+u≦1)基板であることを特徴としている。 It is characterized in that 1, t + u ≦ 1) is a substrate.

【0026】また、請求項3記載の発明は、請求項2記載の半導体基板の作製方法において、In r Al s Ga [0026] The invention of claim 3, wherein, in the method for manufacturing a semiconductor substrate according to claim 2, wherein, In r Al s Ga
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜、多結晶In t Al u Ga (1-tu) N(0≦t≦1, (1-rs) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystalline thin film, polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,
0≦u≦1,t+u≦1)基板、In x Al y Ga (1-xy) 0 ≦ u ≦ 1, t + u ≦ 1) substrate, In x Al y Ga (1 -xy)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶の組成がすべて同一であることを特徴としている。 It is characterized in that the composition of N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal is the same all.

【0027】請求項4記載の発明は、第1の基板にIn The invention according to claim 4, In the first substrate
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+u t Al u Ga (1-tu ) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u
≦1)単結晶薄膜を形成する工程と、第1の基板からI ≦ 1) forming a single-crystal thin film, I from the first substrate
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+ n t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t +
u≦1)単結晶薄膜を分離する工程と、In t Al u Ga and separating the u ≦ 1) single-crystal thin film, In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を低融点金属を介して第2の基板に貼り付ける工程と、第2の基板に貼り付けられたIn t Al u Ga (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) and the step of attaching a single-crystal thin film on a second substrate via the low melting point metal, pasting a second substrate It was In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜上に、低融点金属の融点以上の温度で、In x (1-tu) N to (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film, at a temperature above the melting point of the low melting point metal, an In x A
y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦ l y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦
1)単結晶をエピタキシャル成長する工程と、第2の基板からIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ 1) a step of epitaxially growing a single crystal, In x Al y Ga (1 -xy from the second substrate) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶を低融点金属の融点以上の温度で分離する工程とにより、In x Al y Ga 1, by a step of separating at x + y ≦ 1) a temperature higher than the melting point of the single crystal low-melting metal, an In x Al y Ga (1-xy) N(0 (1-xy) N (0
≦x≦1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製することを特徴としている。 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) is characterized by making a single crystal as a semiconductor substrate.

【0028】また、請求項5記載の発明は、第1の基板にIn t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1, [0028] The invention of claim 5, wherein the, In t Al u Ga (1 -tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1 to the first substrate,
t+u≦1)単結晶薄膜を形成する工程と、第1の基板からIn t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ t + u ≦ 1) forming a single-crystal thin film, the first substrate In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1,t+u≦1)単結晶薄膜を分離する工程と、In t 1, t + u ≦ 1) and the step of separating the single crystal thin film, an In t A
u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+u≦ l u Ga (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦
1)単結晶薄膜を溶融状態の金属Gaを介して第2の基板に貼り付ける工程と、第2の基板に貼り付けられたI 1) a step of attaching the second substrate a single-crystal thin film via the metal Ga in the molten state, I stuck to the second substrate
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+ n t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t +
u≦1)単結晶薄膜上に、金属Gaの融点以上の温度で、In x Al y Ga ( to u ≦ 1) single-crystal thin film, at a temperature above the melting point of the metal Ga, In x Al y Ga ( 1-xy) N(0≦x≦1,0≦y≦ 1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶をエピタキシャル成長し、金属Gaを凝固させずに冷却させる工程と、第2の基板からIn x Al y Ga (1 1, x + y ≦ 1) single crystal epitaxially grown, the step of cooling without solidifying the metal Ga, from the second substrate In x Al y Ga (1 -xy) N(0≦x≦1,0≦y≦1,x -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+y≦1)単結晶を金属Gaの融点以上の温度で分離する工程とにより、In x Al y Ga (1-xy) N(0≦x≦ + Y ≦ 1) by the steps of the single crystal is separated at a temperature above the melting point of the metal Ga, In x Al y Ga ( 1-xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製することを特徴としている。 Is characterized by producing a 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal as a semiconductor substrate.

【0029】また、請求項6記載の発明は、請求項4または請求項5記載の半導体基板の作製方法において、前記第1の基板はIn t Al u Ga (1-tu) N(0≦t≦1, Further, an invention according to claim 6, wherein, in the method for manufacturing a semiconductor substrate according to claim 4 or claim 5, wherein the first substrate is In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,
0≦u≦1,t+u≦1)単結晶薄膜と同程度の熱膨張係数を有していることを特徴としている。 Is characterized by having a 0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film and the thermal expansion coefficient comparable.

【0030】また、請求項7記載の発明は、半導体基板が、請求項1乃至請求項6のいずれか一項に記載の作製方法によって作製されたIn x Al y Ga (1-xy) N(0≦ Further, an invention according to claim 7, wherein the semiconductor substrate is, an In x produced by the method of preparation according to any one of claims 1 to 6 Al y Ga (1-xy ) N ( 0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶からなることを特徴としている。 It is characterized in that it consists x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal.

【0031】また、請求項8記載の発明は、半導体発光素子が、請求項7のIn x Al y Ga Further, an invention according to claim 8, the semiconductor light emitting element, according to claim 7 In x Al y Ga (1-xy) N(0≦x≦ (1-xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶の半導体基板上に、少なくとも一つのP-N接合を含む一般式In v Al 1,0 ≦ y ≦ 1, x + y ≦ 1) on a single crystal semiconductor substrate, the general formula an In v Al containing at least one P-N junction
w Ga( 1-VW )N(0≦v≦1,0≦w≦1,v+w≦1) w Ga (1-VW) N (0 ≦ v ≦ 1,0 ≦ w ≦ 1, v + w ≦ 1)
で表わされるGaN系半導体積層構造が積層されて構成されていることを特徴としている。 GaN-based semiconductor stacked structure represented in is characterized in that it is formed by laminating.

【0032】 [0032]

【発明の実施の形態】以下、本発明の実施形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained based on the embodiment of the present invention with reference to the drawings. 図1は本発明に係る半導体基板の作製工程例を示す図である。 Figure 1 is a diagram showing a manufacturing process of a semiconductor substrate according to the present invention. 図1の作製工程例では、 a. The manufacturing process example of FIG. 1, a. 第1の基板(単結晶基板)50にIn r Al s Ga The first substrate (single crystalline substrate) 50 In r Al s Ga
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52を形成する工程(図1(a))と、 b. (1-rs) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) forming a single-crystal thin film 52 (FIG. 1 (a)) and, b. In r Al s Ga (1-rs) N(0≦r≦1,0≦s≦ In r Al s Ga (1- rs) N (0 ≦ r ≦ 1,0 ≦ s ≦
1,r+s≦1)単結晶薄膜52をIn x Al y Ga 1, the r + s ≦ 1) single-crystal thin film 52 In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶と熱膨張係数がほぼ同等である第2の基板53に貼り付ける工程(図1(b))と、 c. (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) step of the single crystal and the thermal expansion coefficient of paste on the second substrate 53 is substantially equal (Fig. 1 (b)) and, c. 第1の基板(単結晶基板)50からIn r Al s Ga From the first substrate (single crystalline substrate) 50 In r Al s Ga
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52を分離する工程(図1(c))と、 d. (1-rs) and N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) separating the single-crystal thin film 52 (FIG. 1 (c)), d. 第2の基板53に貼り付けられたIn r Al s Ga In r Al s Ga affixed to the second substrate 53
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52上に、In x Al y Ga (1-xy) N(0≦x≦ (1-rs) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) on the single-crystal thin film 52, In x Al y Ga ( 1-xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶54をエピタキシャル成長する工程(図1(d))と、 e. 1,0 ≦ y ≦ 1, x + y ≦ 1) step of the single crystal 54 is epitaxially grown (FIG. 1 (d)), e. 第2の基板53からIn x Al y Ga (1-xy) N(0≦ The two substrates 53 In x Al y Ga (1 -xy) N (0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶54を分離する工程(図1(e))とを有し、最終的に、In x Al y and a step (FIG. 1 (e)) to separate the x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal 54, and finally, an In x Al y
Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1) Ga (1-xy) N ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1)
単結晶基板54を作製するようになっている。 It is adapted to produce a single crystal substrate 54.

【0033】ここで、第1の基板(単結晶基板)50としては、サファイア(0001)c面、サファイア(11 [0033] Here, as the first substrate (single crystal substrate) 50, a sapphire (0001) c plane, sapphire (11
−20)a面、MaAl 24スピネル(111)面、6 -20) a surface, Maal 2 O 4 spinel (111) plane, 6
H−SiC(0001)c面、6H−SiC(1−10 H-SiC (0001) c plane, 6H-SiC (1-10
0)m面等が使用可能である。 0) m surface or the like can be used.

【0034】また、aの工程において、In r Al s Ga Further, in the step of a, In r Al s Ga
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52の結晶成長方法としては、MOCVD,HV (1-rs) as a crystal growth method of N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, MOCVD, HV
PE,MBE等の手段が使用可能であるが、上記方法に限定されるものではなく、第1の基板(単結晶基板)50 PE, although means of MBE or the like can be used, not limited to the above method, the first substrate (single crystal substrate) 50
に、In r Al s Ga (1-rs) N(0≦r≦1,0≦s≦ A, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,0 ≦ s ≦
1,r+s≦1)単結晶薄膜52を結晶成長させることができる方法であれば、その他の方法を用いても良い。 1, if r + s ≦ 1) method of the single-crystal thin film 52 can be grown, it may be other methods.
また、In r Al s Ga (1-rs) N(0≦r≦1,0≦s≦ Further, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,0 ≦ s ≦
1,r+s≦1)単結晶薄膜52を成長する際に、Ga In growing a 1, r + s ≦ 1) single-crystal thin film 52, Ga
NやAlN等の低温バッファ層を先に堆積しても差し支えなく、第1の基板(単結晶基板)10を使用して成長した結晶層の表面層がIn r Al s Ga (1-rs) N(0≦r≦ The low-temperature buffer layer, such as N or AlN not safely be deposited above the first substrate surface layer (single-crystal substrate) 10 crystal layer grown using the In r Al s Ga (1- rs) N (0 ≦ r ≦
1,0≦s≦1,r+s≦1)単結晶であれば良い。 1,0 ≦ s ≦ 1, r + s ≦ 1) may be a single crystal.

【0035】また、bの工程において、第2の基板53 Further, in b step, the second substrate 53
としては、単結晶あるいは、多結晶のモリブデン基板(6×10 -6-1 ),単結晶YAlO 3基板,単結晶GG As a single crystal or polycrystalline molybdenum substrate (6 × 10 -6 k -1) , the single crystal YAlO 3 substrate, a single crystal GG
G(Gd 3 Ga 512 )基板、あるいは、熱膨張係数がI G (Gd 3 Ga 5 O 12 ) substrate or a thermal expansion coefficient of I
x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+ n x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x +
y≦1)単結晶54と同程度になるように原料組成を調節して作製された単結晶あるいは、多結晶あるいは非晶質体等が使用可能である。 y ≦ 1) single crystal 54 and the single crystal or produced by adjusting the raw material composition to be comparable, polycrystalline or amorphous body or the like can be used.

【0036】また、第2の基板53に貼り付ける方法としては、窒化物半導体の分解圧以上に加圧された窒素雰囲気中でウエハを加熱し、In r Al s Ga (1-rs) N(0 Further, as a method of pasting the second substrate 53 to heat the wafer in a nitrogen atmosphere pressurized to the decomposition pressure of nitride semiconductor, In r Al s Ga (1 -rs) N ( 0
≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52と第2の基板53とを拡散接合で直接接着することが可能であるが、cの工程での第1の基板50の除去や、dの工程でのIn x Al y Ga (1-xy) N(0≦x≦1,0≦y ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) it is possible to bond directly with diffusion bonding the single crystal thin film 52 and the second substrate 53, the first substrate 50 in the c step removal or, in at d step x Al y Ga (1-xy ) N (0 ≦ x ≦ 1,0 ≦ y
≦1,x+y≦1)単結晶54をエピタキシャル成長するのに支障の無い方法であれば、その他の方法であっても差し支えない。 If ≦ 1, x + y ≦ 1) no way hinder to epitaxially grow a single crystal 54, no problem even in other ways.

【0037】また、貼り付けの程度は、In r Al s Ga [0037] In addition, the degree of Paste, In r Al s Ga
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜52の表面全面が、第2の基板53に完全に接合されている必要はなく、cの工程での第1の基板50の除去やdの工程でのIn x Al y Ga (1-xy) N(0≦x≦ (1-rs) the entire surface of the N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52 need not be completely joined to the second substrate 53, the c first in x Al y Ga (1- xy) with removal and d of the process of the substrate 50 N (0 ≦ x ≦ in step
1,0≦y≦1,x+y≦1)単結晶54をエピタキシャル成長するのに支障の無い程度であれば、部分的に接合されている程度でも差し支えない。 If the 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal 54 a degree no trouble for epitaxial growth, no problem even in a degree that is partially joined. また、その接合強度も、cの工程での第1の基板50の除去やdの工程におけるIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Further, the bonding strength, an In x Al in the first step of the removal and d of the substrate 50 in the c step y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶54をエピタキシャル成長するのに支障の無ければ、弱くても差し支えない。 1, x + y ≦ 1) Without hindrance to the single crystal 54 is epitaxially grown, no problem even weaker.

【0038】また、cの工程において、第1の基板(単結晶基板)50をIn r Al s Ga (1-r Further, in the step c, and the first substrate (single crystalline substrate) 50 In r Al s Ga ( 1-r -s) N(0≦r≦ -s) N (0 ≦ r ≦
1,0≦s≦1,r+s≦1)単結晶薄膜52から分離する方法としては、化学エッチング,研磨等が使用可能であるが、特に限定されるものではなく、適宜使用可能である。 As a method of separating from 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, chemical etching, although polishing or the like can be used, is not particularly limited, can be appropriately used.

【0039】また、dの工程において、第2の基板53 Further, in the step of d, the second substrate 53
に貼り付けられたIn r Al s Ga (1-r Affixed to In r Al s Ga (1- r -s) N(0≦r≦ -s) N (0 ≦ r ≦
1,0≦s≦1,r+s≦1)単結晶薄膜52上に、I On the 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, I
x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+ n x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x +
y≦1)単結晶54をエピタキシャル成長する方法としては、特に限定されるものではないが、厚い単結晶層を成長することから、HVPE法や高速のMOCVD法等の成長速度の速い方法が望ましい。 The y ≦ 1) single crystal 54 as a method for epitaxial growth, but are not particularly limited, thick since growing a single crystal layer, fast way growth rate, such as HVPE method or Fast MOCVD method is preferable. また、n型やp型ドーパントをドープすることにより、伝導型を制御することが可能である。 Further, by doping n-type or p-type dopant, it is possible to control the conductivity type.

【0040】また、eの工程において、第2の基板53 Further, in the step of e, the second substrate 53
からIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ from
1,x+y≦1)単結晶54を分離する方法としては、 As a method for separating the 1, x + y ≦ 1) single crystal 54,
化学エッチング,研磨等が使用可能であるが、特に限定されるものではなく、適宜可能である。 Chemical etching, polishing or the like can be used, is not particularly limited and can be appropriately.

【0041】図2は図1に示した作製工程例の具体例を示す図である。 [0041] FIG. 2 is a diagram showing a specific example of a manufacturing process example shown in FIG. 図2の工程例では、半導体基板として、 In the process example of FIG. 2, a semiconductor substrate,
n型GaN単結晶基板を作製している。 We are prepared n-type GaN single crystal substrate.

【0042】図2を参照すると、先ず、直径2インチの(0001)c面サファイア基板50上に、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、V族原料にアンモニウムを使用して、Ga Referring to FIG. 2, first, used on (0001) c-plane sapphire substrate 50 with a diameter of 2 inches and a hydrogen gas as a carrier gas at 520 ° C., trimethylgallium III group material, an ammonium group V raw material and, Ga
Nバッファ層51を約25nm堆積し、その後、105 The N buffer layer 51 was about 25nm is deposited, then 105
0℃に昇温し、GaN単結晶層52を8μm成長する(図2(a))。 The temperature was raised to 0 ° C., to 8μm growing a GaN single crystal layer 52 (FIG. 2 (a)).

【0043】次いで、表面をポリッシングして鏡面状にした多結晶Mo基板53とGaN単結晶52の表面を密着させ、耐熱性の治具で強く固定した状態で、アニール装置に移送する。 [0043] Then, by polishing the surface brought into close contact with the surface of the polycrystalline Mo substrate 53 and the GaN single crystal 52 was mirror-like, in a fixed state strongly heat-resistant jig, transferred to the annealing apparatus. そして、窒素雰囲気中20気圧、11 Then, 20 atm in a nitrogen atmosphere, 11
00℃において、アニールを行い、両者を拡散接合させる(図2(b))。 In 00 ° C., an annealing to diffuse joined together (Figure 2 (b)).

【0044】次いで、研磨装置を使用して、サファイア(0001)基板50を研磨除去する(図2(c))。 [0044] Then, using a polishing apparatus, a sapphire (0001) removed by polishing the substrate 50 (FIG. 2 (c)).
この時、GaNバッファ層51は低温で成長した多結晶層を含む層であるので同時に研磨除去し、さらに、露出したGaN単結晶層52の表面を鏡面状にポリッシングする。 At this time, GaN buffer layer 51 because the layer containing polycrystalline layer grown at low temperature and polished simultaneously removed, further polishing the exposed surface of the GaN single-crystal layer 52 in the mirror-like.

【0045】次いで、Mo基板53をHVPE装置に移送し、N 2ガスをキャリアガスとして、反応ガスにHC [0045] Then, transfer the Mo substrate 53 in the HVPE apparatus, a N 2 gas as a carrier gas, HC in the reaction gas
lガス、III族原料に金属ガリウム、V族原料にアンモニアガス、n型ドーパントガスに四塩化珪素(SiCl l Gas, III group material in metallic gallium, V group material in ammonia gas, n-type dopant gas to silicon tetrachloride (SiCl
4 )を使用して、1050℃で露出したGaN単結晶層52の表面にn型GaN単結晶54を300μm成長する(図2(d))。 4) is used to 300μm grow an n-type GaN single crystal 54 on the exposed surface of the GaN single-crystal layer 52 at 1050 ° C. (Figure 2 (d)).

【0046】次いで、研磨装置を使用して、Mo基板5 [0046] Then, using a polishing apparatus, Mo substrate 5
3を研磨除去する。 3 to the polishing removal. さらに、露出したGaN単結晶層5 Further, the exposed GaN single crystal layer 5
4の表面を鏡面状にポリッシングし、厚さ300μmのn型GaN単結晶基板54を作製する(図2(e))。 4 of the surface polishing to the mirror-like, to produce the n-type GaN single crystal substrate 54 having a thickness of 300 [mu] m (FIG. 2 (e)). このようにして、半導体基板として、n型GaN単結晶基板を作製することができる。 In this way, as the semiconductor substrate, it can be manufactured n-type GaN single crystal substrate.

【0047】図1,図2の作製工程例では、上述の工程をとることによって、熱膨張係数差の大きな基板50に厚く成長することによるクラックの発生や反りがなく、 [0047] Figure 1, in the manufacturing process example of FIG. 2, by taking the above steps, there is no generation of cracks and warpage due to grow thick large substrate 50 of the thermal expansion coefficient difference,
実用的な面積のIn x Al y Ga (1-xy) N(0≦x≦1, Practical area In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,
0≦y≦1,x+y≦1)単結晶基板54が作製される。 0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 54 is fabricated. また、第2の基板53は、熱膨張係数がIn x Al y The second substrate 53 has a thermal expansion coefficient of an In x Al y
Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1) Ga (1-xy) N ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1)
単結晶54とほぼ同等であれば、その結晶構造や格子定数は異なっても差し支えないので、基板選択の幅が増え、安価な基板を選択することで、低コストでIn x If substantially equal to the single crystal 54, since its crystal structure and lattice constant is not safe to different, increasing the width of the substrate selected, by selecting an inexpensive substrate, an In x A at low cost
y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦ l y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦
1)単結晶基板54が作製される。 1) single crystal substrate 54 is fabricated.

【0048】ところで、上述の図1,図2の作製方法では、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ By the way, FIG. 1 described above, in the manufacturing method of FIG. 2, In x Al y Ga ( 1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶54と異なる材料からなる第2 1, x + y ≦ 1) second of monocrystalline 54 different materials
の基板53を使用した場合、第2の基板の融点や化学的安定性によって、結晶成長温度や成長雰囲気といった結晶成長条件に制約がつく場合があった。 When using the substrate 53, by melting and chemical stability of the second substrate, restrictions on the crystal growth conditions such as crystal growth temperature and growth atmosphere in some cases stick. また、第2の基板53の構成元素がIn x Al y Ga (1-xy) N(0≦x≦ Furthermore, constituent elements of the second substrate 53 is In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶54中へ不純物として拡散する懸念もあった。 1,0 ≦ y ≦ 1, x + y ≦ 1) was also concern that diffused as an impurity into a single crystal 54.

【0049】このような問題を回避するためには、第2 [0049] In order to avoid such a problem, the second
の基板53を、In x Al y Ga (1-x The substrate 53, In x Al y Ga ( 1-x -y) N(0≦x≦1, -y) N (0 ≦ x ≦ 1,
0≦y≦1,x+y≦1)単結晶層54と同種の材料からなる多結晶In t Al u Ga (1-tu) N(0≦t≦1,0 0 ≦ y ≦ 1, x + y ≦ 1) made of single-crystal layer 54 and the same material polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0
≦u≦1,t+u≦1)基板とするのが良い。 ≦ u ≦ 1, t + u ≦ 1) is good to the substrate. すなわち、第2の基板53を多結晶In t Al u Ga (1-tu) That is, the second substrate 53 polycrystalline In t Al u Ga (1- tu) N
(0≦t≦1,0≦u≦1,t+u≦1)基板にするのが良い。 (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) is good to the substrate.

【0050】図3は第2の基板53を多結晶In t Al u [0050] Figure 3 is polycrystalline and the second substrate 53 In t Al u
Ga (1-tu) N(0≦t≦1,0≦u≦1,t+u≦1) Ga (1-tu) N ( 0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1)
基板にする場合の作製工程例を示す図である。 It is a diagram showing a manufacturing process example for the substrate. なお、図3の例では、半導体基板として、n型In 0.1 Ga 0.9 In the example of FIG. 3, as the semiconductor substrate, n-type In 0.1 Ga 0.9 N
単結晶基板を作製している。 It is to produce a single crystal substrate.

【0051】図3を参照すると、先ず、直径2インチの(0001)c面サファイア基板50上に、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、V族原料にアンモニウムを使用して、Ga [0051] Referring to FIG. 3, first, used on (0001) c-plane sapphire substrate 50 having a diameter of 2 inches and a hydrogen gas as a carrier gas at 520 ° C., trimethylgallium III group material, an ammonium group V raw material and, Ga
Nバッファ層51を約25nm堆積し、その後、105 The N buffer layer 51 was about 25nm is deposited, then 105
0℃に昇温し、GaN単結晶層52を8μm成長する The temperature was raised to 0 ° C., to 8μm growing a GaN single crystal layer 52
(図3(a))。 (Figure 3 (a)).

【0052】次いで、表面をポリッシングして鏡面状にした多結晶GaN基板53とGaN単結晶層52の表面を密着させ(図3(b))、耐熱性の治具で強く固定した状態で、アニール装置に移送する。 [0052] Then, by polishing the surface brought into close contact with the surface of the polycrystalline GaN substrate 53 and GaN single-crystal layer 52 in a mirror-like (FIG. 3 (b)), in a state of strongly fixed with heat resistant jig, transferred to the annealing apparatus. そして、窒素雰囲気中20気圧、1100℃において、アニールを行い、両者を拡散接合させる。 Then, 20 atm in a nitrogen atmosphere at 1100 ° C., an annealing to diffuse joined together.

【0053】次いで、研磨装置を使用して、サファイア(0001)基板50を研磨除去する。 [0053] Then, using a polishing apparatus to polish removing the sapphire (0001) substrate 50. この時、GaN At this time, GaN
バッファ層51は低温で成長した多結晶層を含む層であるので同時に研磨除去し、さらに、露出したGaN単結晶層52の表面を鏡面状にポリッシングする(図3 Buffer layer 51 because the layer containing polycrystalline layer grown at low temperature and polished simultaneously removed, further polishing the exposed surface of the GaN single-crystal layer 52 in the mirror-like (Figure 3
(c))。 (C)).

【0054】次いで、多結晶GaN基板53をMOVP [0054] Then, the polycrystalline GaN substrate 53 MOVP
E装置に移送し、N 2ガスをキャリアガスとして、III族原料にトリメチルガリウム,トリメチルインジウム、V Transferred to E device, the N 2 gas as a carrier gas, trimethyl gallium III group material, trimethyl indium, V
族原料にアンモニアガス,モノメチルヒドラジン、n型ドーパントガスにモノシランを使用して、800℃で露出したGaN単結晶層52の表面にn型In 0.1 Ga 0.9 Ammonia gas to the family material, monomethyl hydrazine, using monosilane n-type dopant gas, n-type an In 0.1 Ga 0.9 on the exposed surface of the GaN single-crystal layer 52 at 800 ° C.
N単結晶54を200μm成長する(図3(d))。 The N single crystal 54 to 200μm growth (FIG. 3 (d)).

【0055】次いで、研磨装置を使用して、多結晶Ga [0055] Then, by using the polishing apparatus, polycrystalline Ga
N基板53を研磨除去する。 The N substrate 53 is polished and removed. さらに、露出したGaN単結晶層54の表面を鏡面状にポリッシングし、厚さ約2 Moreover, the exposed surface of the GaN single crystal layer 54 was polished to a mirror-like, a thickness of about 2
00μmのn型In 0.1 Ga 0.9 N単結晶基板54を作製する(図3(e))。 Manufacturing an n-type In 0.1 Ga 0.9 N single crystal substrate 54 of 00Myuemu (Fig 3 (e)).

【0056】このように、図3の工程例によれば、第2 [0056] Thus, according to the example process of FIG. 3, the second
の基板53が多結晶In t Al u Ga The substrate 53 is a polycrystalline In t Al u Ga (1-tu) N(0≦t≦ (1-tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)基板であるので、熱膨張係数差の大きな基板に厚く成長することによるクラックの発生や反りがなく、実用的な面積のIn x Al y Ga Since in 1,0 ≦ u ≦ 1, t + u ≦ 1) substrate, no crack generation or warp due to grow thick large substrate in thermal expansion coefficient difference, the practical area In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板54が作製される。 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 54 is fabricated. また、構成元素が同一であるので、基板からの不純物の混入が低減される。 Further, since the constituent elements are the same, entry of impurities from the substrate is reduced.

【0057】ところで、図3の作製工程例では、第2の基板53にIn x Al y Ga (1-xy) N(0≦x≦1,0≦ [0057] In the manufacturing process example of FIG. 3, the second substrate 53 In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦
y≦1,x+y≦1)単結晶層54と同種の材料からなる多結晶In t Al u Ga (1-tu) N(0≦t≦1,0≦u y ≦ 1, x + y ≦ 1) single crystal layer consisting of 54 of the same type as the material polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u
≦1,t+u≦1)基板を使用することによって、In x ≦ 1, by using the t + u ≦ 1) substrate, an In x
Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y Al y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y
≦1)単結晶層54の成長条件の第2の基板53による制約をなくし、基板53の構成元素が不純物として混入する懸念を低減したが、多結晶In t Al u Ga ≦ 1) overcomes the restrictions imposed by the second substrate 53 of the growth conditions of the single crystal layer 54, but the constituent elements of the substrate 53 is reduced concern that as an impurity, polycrystalline In t Al u Ga (1-tu) (1-tu)
N(0≦t≦1,0≦u≦1,t+u≦1)基板53は、 N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) substrate 53,
In x Al y Ga ( In x Al y Ga ( 1-xy) N(0≦x≦1,0≦y≦1,x 1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+y≦1)単結晶層とは混晶組成が異なっているので、 Because + and y ≦ 1) single crystal layer have different mixed crystal composition,
第2の基板53とIn x Al y Ga (1-xy) N(0≦x≦ Second substrate 53 and In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶層54とでは、熱膨張係数が異なる。 In the 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 54, the thermal expansion coefficient is different. 従って、熱膨張係数差に起因する熱歪みのため欠陥が発生することが懸念される。 Accordingly, defects due to thermal distortion due to thermal expansion coefficient difference is feared to occur.

【0058】このような問題を回避するためには、図3 [0058] In order to avoid such a problem, as shown in FIG. 3
の作製工程例において、In r Al s Ga (1-rs) N(0≦ In the manufacturing process example, In r Al s Ga (1 -rs) N (0 ≦
r≦1,0≦s≦1,r+s≦1)単結晶薄膜52、多結晶In t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1,t+u≦1)基板53、In x Al y Ga (1-xy) 1, t + u ≦ 1) substrate 53, In x Al y Ga ( 1-xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶54の組成をすべて同一にして、第2の基板53と結晶層54の熱膨張係数差をほぼゼロにして、熱歪みによる欠陥の発生を低減するのが良い。 (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) in the same all the composition of the single crystal 54, almost to zero the difference in thermal expansion coefficient between the crystal layer 54 and the second substrate 53, thermal strain It is good to reduce the occurrence of defects due.

【0059】図4はIn r Al s Ga (1-rs) N(0≦r≦ [0059] Figure 4 is In r Al s Ga (1- rs) N (0 ≦ r ≦
1,0≦s≦1,r+s≦1)単結晶薄膜52、多結晶In t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 52, a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t
+u≦1)基板53、In x Al y Ga (1-xy) N(0≦x + U ≦ 1) substrate 53, In x Al y Ga ( 1-xy) N (0 ≦ x
≦1,0≦y≦1,x+y≦1)単結晶54の組成をすべて同一にする場合の作製工程例を示す図である。 ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) all the composition of the single crystal 54 is a diagram showing a manufacturing process example for the same. なお、図4の例では、半導体基板として、n型Al 0.15 In the example of FIG. 4, as the semiconductor substrate, n-type Al 0.15 G
0.85 N単結晶基板を作製している。 We are prepared a 0.85 N single crystal substrate.

【0060】図4を参照すると、先ず、直径2インチの(0001)c面サファイア基板50上に、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、V族原料にアンモニウムを使用して、Al [0060] Referring to FIG. 4, first, used on (0001) c-plane sapphire substrate 50 having a diameter of 2 inches and a hydrogen gas as a carrier gas at 520 ° C., trimethylgallium III group material, an ammonium group V raw material and, Al
0.15 Ga 0.85 Nバッファ層51を約25nm堆積し、その後、1050℃に昇温し、Al 0.15 Ga 0.85 N単結晶層52を8μm成長する(図4(a))。 The 0.15 Ga 0.85 N buffer layer 51 was about 25nm is deposited, then the temperature was raised to 1050 ° C., to 8μm grow Al 0.15 Ga 0.85 N single crystal layer 52 (Figure 4 (a)).

【0061】次いで、表面をポリッシングして鏡面状にした多結晶Al 0.15 Ga 0.85 N基板53とAl 0.15 Ga [0061] Then, the polycrystalline Al was mirror-finished by polishing the surface 0.15 Ga 0.85 N substrate 53 and the Al 0.15 Ga
0.85 N単結晶52の表面を密着させ(図4(b))、耐熱性の治具で強く固定した状態で、アニール装置に移送する。 0.85 N is brought into close contact with the surface of the single crystal 52 (FIG. 4 (b)), in a state of strongly fixed with heat resistant jig, transferred to the annealing apparatus. そして、窒素雰囲気中20気圧、1100℃において、アニールを行い、両者を拡散接合させる。 Then, 20 atm in a nitrogen atmosphere at 1100 ° C., an annealing to diffuse joined together.

【0062】次いで、研磨装置を使用して、サファイア(0001)基板50を研磨除去する。 [0062] Then, using a polishing apparatus to polish removing the sapphire (0001) substrate 50. この時、Al At this time, Al
0.15 Ga 0.85 Nバッファ層51は低温で成長した多結晶層を含む層であるので同時に研磨除去し、さらに、露出したAl 0.15 Ga 0.85 N単結晶層52の表面を鏡面状にポリッシングする(図4(c))。 0.15 Ga 0.85 N buffer layer 51 is simultaneously polished and removed because it is a layer comprising a polycrystalline layer grown at low temperature, further polishing the exposed Al 0.15 Ga 0.85 N surface of the monocrystalline layer 52 on the mirror surface (Fig. 4 (c)).

【0063】次いで、Al 0.15 Ga 0.85 N基板53をM [0063] Then, the Al 0.15 Ga 0.85 N substrate 53 M
OVPE装置に移送し、H 2ガスをキャリアガスとして、III族原料にトリメチルガリウム、トリメチルアルミニウム、V族原料にアンモニアガス、n型ドーパントガスにモノシランを使用して、1050℃で露出したA Transferred to OVPE device, H 2 gas as a carrier gas, trimethyl gallium III group material, trimethyl aluminum, ammonia gas Group V material, using monosilane n-type dopant gas, and exposed at 1050 ° C. A
0.15 Ga 0.85 N単結晶層52の表面にn型Al 0.15 l 0.15 Ga 0.85 N n-type Al 0.15 on the surface of the single crystal layer 52 G
0.85 N単結晶54を300μm成長する(図4 The a 0.85 N single crystal 54 to 300μm growth (FIG. 4
(d))。 (D)).

【0064】次いで、研磨装置を使用して、多結晶Al [0064] Then, using a polishing apparatus, a polycrystalline Al
0.15 Ga 0.85 N基板53を研磨除去する。 The 0.15 Ga 0.85 N substrate 53 is polished and removed. さらに、露出したAl 0.15 Ga 0.85 N単結晶層54の表面を鏡面状にポリッシングし、厚さ300μmのn型Al 0.15 Ga Moreover, the exposed surface of the Al 0.15 Ga 0.85 N single crystal layer 54 was polished to a mirror-like, the thickness of 300 [mu] m n-type Al 0.15 Ga
0.85 N単結晶基板54を作製する(図4(e))。 Making 0.85 N single crystal substrate 54 (FIG. 4 (e)).

【0065】上述の例では、半導体基板として、n型A [0065] In the above example, as the semiconductor substrate, n-type A
0.15 Ga 0.85 N単結晶基板を作製する例を示したが、 Although an example of making a l 0.15 Ga 0.85 N single crystal substrate,
他の例として、n型GaN単結晶基板を作製することもできる。 As another example, it is also possible to produce the n-type GaN single crystal substrate. n型GaN単結晶基板を作製する方法を、便宜上、前述した図4を用いてて説明する。 The method for manufacturing an n-type GaN single crystal substrate, for convenience, be described have reference to FIG. 4 described above.

【0066】半導体基板として、n型GaN単結晶基板を作製する場合、先ず、直径2インチの(0001)c [0066] As the semiconductor substrate, the case of manufacturing an n-type GaN single crystal substrate, firstly, 2-inch diameter (0001) c
面サファイア基板50上に、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、V On surface sapphire substrate 50, as a carrier gas of hydrogen gas at 520 ° C., trimethylgallium III group material, V
族原料にアンモニウムを使用して、GaNバッファ層5 Use ammonium group raw material, GaN buffer layer 5
1を約25nm堆積し、その後、1050℃に昇温し、 1 was about 25nm deposition, then, the temperature was raised to 1050 ° C.,
GaN単結晶層52を8μm成長する(図4(a))。 The GaN single crystal layer 52 to 8μm growth (Figure 4 (a)).

【0067】次いで、多結晶GaN基板33とGaN単結晶32の表面を密着させ(図4(b))、耐熱性の治具で強く固定した状態で、アニール装置に移送する。 [0067] Then, brought into close contact with the surface of the polycrystalline GaN substrate 33 and the GaN single crystal 32 (FIG. 4 (b)), in a state of strongly fixed with heat resistant jig, transferred to the annealing apparatus. そして、窒素雰囲気中20気圧、1100℃において、アニールを行い、両者を拡散接合させる。 Then, 20 atm in a nitrogen atmosphere at 1100 ° C., an annealing to diffuse joined together.

【0068】次いで、研磨装置を使用して、サファイア(0001)基板50を研磨除去する。 [0068] Then, using a polishing apparatus to polish removing the sapphire (0001) substrate 50. この時、GaN At this time, GaN
バッファ層51は低温で成長した多結晶層を含む層であるので同時に研磨除去し、さらに、露出したGaN単結晶層52の表面を鏡面状にポリッシングする(図4 Buffer layer 51 because the layer containing polycrystalline layer grown at low temperature and polished simultaneously removed, further polishing the exposed surface of the GaN single-crystal layer 52 in the mirror-like (FIG. 4
(c))。 (C)).

【0069】次いで、多結晶GaN基板53をHVPE [0069] Then, HVPE polycrystalline GaN substrate 53
装置に移送し、N 2ガスをキャリアガスとして、反応ガスにHClガス、III族原料に金属ガリウム、V族原料にアンモニアガス、n型ドーパントガスに四塩化珪素(SiCl 4 )を使用して、1050℃で露出したGa Transferred to the apparatus, N 2 gas as a carrier gas, using silicon tetrachloride (SiCl 4) HCl gas into the reaction gas, the metal gallium III group material, ammonia gas Group V material, the n-type dopant gas, Ga exposed at 1050 ℃
N単結晶層52の表面にn型GaN単結晶54を300 The n-type GaN single crystal 54 on the surface of the N single crystal layer 52 300
μm成長する(図4(d))。 μm is grown (Fig. 4 (d)).

【0070】次いで、研磨装置を使用して、多結晶Ga [0070] Then, by using the polishing apparatus, polycrystalline Ga
N基板53を研磨除去する。 The N substrate 53 is polished and removed. さらに、露出したGaN単結晶層54の表面を鏡面状にポリッシングし、厚さ30 Moreover, the exposed surface of the GaN single crystal layer 54 was polished to a mirror-like, thickness 30
0μmのn型GaN単結晶基板54を作製する(図4 Manufacturing an n-type GaN single crystal substrate 54 of 0 .mu.m (FIG. 4
(e))。 (E)).

【0071】このように、図4の作製工程例によれば、 [0071] Thus, according to the manufacturing process example of FIG. 4,
In r Al s Ga (1-rs) N(0≦r≦1,0≦s≦1,r In r Al s Ga (1- rs) N (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r
+s≦1)単結晶薄膜52、多結晶In t Al u Ga + S ≦ 1) single-crystal thin film 52, a polycrystalline In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)基板53、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) substrate 53, In x Al y Ga ( 1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶54の組成がすべて同一であるので、図3の作製方法よりもさらに熱膨張係数差によるクラックの発生や反りが低減され、図3の作製方法よりもさらに高品質の実用的な面積のIn x Al y Ga (1-x 1, since the composition of x + y ≦ 1) single crystal 54 are all the same, be reduced crack occurrence and warpage further due to the thermal expansion coefficient difference than the manufacturing method of FIG. 3, a higher quality than the manufacturing method of FIG. 3 in x Al y Ga (1- x practical area
-y) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板54が作製される。 -y) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 54 is fabricated. また構成元素が同一であるので、 In addition, since the constituent elements are the same,
基板からの不純物も低減される。 Impurities from the substrate is also reduced.

【0072】本発明では、上述したような各作製方法で作製されたIn x Al y Ga (1-xy) N(0≦x≦1,0≦ [0072] In the present invention, In x Al y Ga (1 -xy) which has been produced in the manufacturing method described above N (0 ≦ x ≦ 1,0 ≦
y≦1,x+y≦1)単結晶基板54を提供できる。 Can provide y ≦ 1, x + y ≦ 1) single crystal substrate 54. そして、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Then, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶54を成長する工程で、n型やp型ドーパントをドープすることで、所望の伝導型を示す導電性基板を提供できる。 1, in the step of growing the x + y ≦ 1) single crystal 54, by doping the n-type and p-type dopants, can provide a conductive substrate showing a desired conduction type.

【0073】すなわち、本発明では、GaN系半導体と熱膨張係数差がほとんどなく、かつ、格子整合性,熱伝導性,へき開性,導電性を備えた大面積のIn x Al y [0073] That is, in the present invention, GaN-based semiconductor and a thermal expansion coefficient difference is little, and lattice matching, thermal conductivity, large area with cleavage property, the conductive In x Al y G
(1 a (1 -xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板を提供できる。 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) can provide a single crystal substrate. また、第1の基板50は、サファイア(0001)c面、サファイア(11−20)a The first substrate 50 is sapphire (0001) c plane, sapphire (11-20) a
面、MgAl 24スピネル(111)面、6H−SiC Surface, MgAl 2 O 4 spinel (111) plane, 6H-SiC
(0001)c面、6H−SiC(1−100)m面等が使用可能であるので、基板の面方向によって、(00 (0001) c plane, since 6H-SiC (1-100) m plane, or the like can be used, by the surface direction of the substrate, (00
01)c面や(1−100)m面を主面とするIn x 01) The c plane and (1-100) m plane as the principal an In x A
y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦ l y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦
1)単結晶基板となる。 1) a single-crystal substrate. 例えば、第1の基板50にサファイア(0001)c面、サファイア(11−20)a For example, sapphire (0001) c plane on the first substrate 50, a sapphire (11-20) a
面、MgAl 24スピネル(111)面、6H−SiC Surface, MgAl 2 O 4 spinel (111) plane, 6H-SiC
(0001)c面を使用すれば、(0001)c面を主面とするIn x Al y Ga (1-xy) N(0≦x≦1,0≦y (0001) The use of c-plane, (0001) an In the c-plane as a principal x Al y Ga (1-xy ) N (0 ≦ x ≦ 1,0 ≦ y
≦1,x+y≦1)単結晶基板となり、6H−SiC ≦ 1, x + y ≦ 1) becomes a single crystal substrate, 6H-SiC
(1−100)m面基板を使用すれば、(1−100) (1-100) Using m-plane substrate, (1-100)
m面を主面とするIn x Al y Ga (1-xy) N(0≦x≦ and an m-plane main surface In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶基板となる。 1,0 ≦ y ≦ 1, x + y ≦ 1) comprising a single crystal substrate.

【0074】また、本発明では、上述したように作製されたIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ [0074] In the present invention, prepared as described above was In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶基板54上に、少なくとも1つのP−N接合を含む一般式In v Al w Ga( 1-VW )N(0 1, x + y ≦ 1) on the single crystal substrate 54, the general formula In v Al w Ga (1- VW) N (0 containing at least one P-N junction
≦v≦1,0≦w≦1,v+w≦1)で表わされるGa ≦ v ≦ 1,0 ≦ w ≦ 1, v + w ≦ 1) Ga represented by
N系半導体積層構造を積層して、半導体発光素子を提供できる。 By stacking N-based semiconductor stacked structure, it is possible to provide a semiconductor light-emitting element.

【0075】半導体発光素子は、半導体発光素子のp [0075] The semiconductor light-emitting element, p of the semiconductor light-emitting element
型,n型層に対応した電極に電流が印加され、P−N接合に電流が注入され、キャリアの再結合によって、発光するものである。 Type, current is applied to electrodes corresponding to n-type layer, a current is injected into the P-N junction, by the recombination of carriers, light is emitted. 半導体発光素子を構成するGaN系化合物半導体積層構造は、少なくとも1つのP−N接合を有し、このP−N接合に電流が注入され、キャリアの再結合によって、発光する構造であれば、ホモ接合、シングルヘテロ接合、ダブルヘテロ接合、量子井戸構造、多重量子井戸構造、その他どのような構造であっても差し支えない。 GaN-based compound semiconductor multilayer structure constituting the semiconductor light emitting device has at least one P-N junction, the current P-N junction is injected, by the recombination of carriers, as long as the structure for emitting light, homo- junction, single heterojunction, double heterojunction, a quantum well structure, a multiple quantum well structure, no problem even other in any structure.

【0076】また、本発明では、半導体発光素子の基板にIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1, [0076] In the present invention, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1 to the substrate of the semiconductor light emitting element,
x+y≦1)単結晶基板54が用いられており、基板がへき開可能であるので、半導体発光素子を半導体レーザとした場合には、平行性,平滑性の良いへき開によるレーザ共振器ミラーを有することができる。 x + y ≦ 1) and the single crystal substrate 54 is used, since the substrate can be cleaved, in the case where the semiconductor light emitting element and a semiconductor laser having a laser cavity mirrors by parallelism, good smoothness cleavage can. さらに、基板を導電性にすることにより(すなわち、In x Al y Ga Further, by making the substrate to the conductive (i.e., an In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板54にn型やp型ドーパントをドープすることにより)、基板裏面に電極を形成された発光素子とすることが可能である。 (1-xy) N by (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) doped with n-type or p-type dopant in the single crystal substrate 54), light emission formed an electrode on the back surface of the substrate It may be a device.

【0077】図5は本発明に係る半導体発光素子の具体例を示す図である。 [0077] FIG. 5 is a diagram showing a specific example of the semiconductor light emitting device according to the present invention. なお、図5の半導体発光素子は半導体レーザとして構成されている。 The semiconductor light emitting device of FIG. 5 is constructed as a semiconductor laser. 図5を参照すると、この半導体発光素子は、上述したような作製方法で作製したn−Al 0.15 Ga 0.85 N単結晶基板54上に、nーG Referring to FIG. 5, the semiconductor light emitting element, on the n-Al 0.15 Ga 0.85 N single crystal substrate 54 manufactured by the manufacturing method described above, n over G
aNバッファ層31,n−Al 0.15 Ga 0.85 Nクラッド層32,n−GaN光ガイド層33,In 0.15 Ga 0.85 aN buffer layer 31, n-Al 0.15 Ga 0.85 N cladding layer 32, n-GaN optical guide layer 33, In 0.15 Ga 0.85
N/In 0.02 Ga 0.98 N多重量子井戸構造活性層34, N / In 0.02 Ga 0.98 N multiple quantum well structure active layer 34,
p−GaN光ガイド層35,p−Al 0.15 Ga p-GaN optical guide layer 35, p-Al 0.15 Ga 0.85 Nクラッド層36,p−GaNキャップ層37が順次積層された積層構造を有している。 0.85 N cladding layer 36, p-GaN cap layer 37 has a sequentially stacked laminated structure.

【0078】そして、この積層構造のp型GaNキャップ層37の表面からp−Al 0.15 Ga 0.85 Nクラッド層36の途中までが、幅5μmの残しストライパターンを使用してエッチングされて導波路となるリッジ構造が形成されている。 [0078] Then, the p-type GaN cap layer 37 surface of the laminated structure to the middle of the p-Al 0.15 Ga 0.85 N cladding layer 36, the waveguide is etched using the remaining stripe pattern of width 5μm ridge structure is formed. ここで、導波路の方向は、<1−100> Here, the direction of the waveguide, <1-100>
方向である。 Is the direction.

【0079】このようにリッジ構造が形成されることにより露出したp−Al 0.15 Ga 0.85 Nクラッド層36表面には、SiO 2からなる保護層38が堆積されている。 [0079] The exposed p-Al 0.15 Ga 0.85 N cladding layer 36 surface by ridge structure thus is formed, the protective layer 38 made of SiO 2 is deposited. また、p−GaNキャップ層37上には、p側オーミック電極39が形成されている。 Further, on the p-GaN cap layer 37, p-side ohmic electrode 39 is formed. また、n−Al 0.15 Further, n-Al 0.15
Ga 0.85 N単結晶基板54の裏面には、n側オーミック電極40が形成されている。 The rear surface of the Ga 0.85 N single crystal substrate 54, n-side ohmic electrode 40 is formed. この半導体レーザの光共振器面は(1−100)m面をへき開することによって形成されている。 Optical resonator plane of the semiconductor laser is formed by cleaving a (1-100) m plane.

【0080】図5の半導体発光素子において、nーGa [0080] In the semiconductor light emitting device of FIG. 5, n over Ga
Nバッファ層31,n−Al 0.15 Ga 0.85 Nクラッド層32,n−GaN光ガイド層33,In 0.15 Ga 0.85 N buffer layer 31, n-Al 0.15 Ga 0.85 N cladding layer 32, n-GaN optical guide layer 33, In 0.15 Ga 0.85 N
/In 0.02 Ga 0.98 N多重量子井戸構造活性層34,p / In 0.02 Ga 0.98 N multiple quantum well structure active layer 34, p
−GaN光ガイド層35,p−Al 0.15 Ga 0.85 Nクラッド層36,p−GaNキャップ層37はMOCVD法によって結晶成長した。 -GaN optical guide layer 35, p-Al 0.15 Ga 0.85 N cladding layer 36, p-GaN cap layer 37 was grown by the MOCVD method.

【0081】また、p側オーミック電極39は、Au/ [0081] Further, p-side ohmic electrode 39, Au /
Pt/Niを真空蒸着し、700℃の温度で、20分間熱処理して形成した。 The Pt / Ni was vacuum-deposited at a temperature of 700 ° C., was formed by heat treatment for 20 minutes. また、n側オーミック電極40 Further, n-side ohmic electrode 40
は、Al/Tiを真空蒸着し、熱処理して形成した。 Is the Al / Ti was vacuum-deposited to form heat-treated.

【0082】図5の半導体レーザは、p側オーミック電極39、n側オーミック電極40に電流が印加されると、In 0.15 Ga 0.85 N/In 0.02 Ga 0.98 N多重量子井戸構造活性層34に電流が注入され、キャリアの再結合によって発光し、へき開によって形成された共振器面によって、反射増幅が繰り返され、レーザ光として外部に出力される。 [0082] The semiconductor laser of FIG. 5, when the current to the p-side ohmic electrode 39, n-side ohmic electrode 40 is applied, current In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N multiple quantum well structure active layer 34 is is injected, emitted by the recombination of carriers, the resonator face formed by cleavage, reflecting the amplification is repeated, is output to the outside as a laser beam.

【0083】図5の半導体レーザでは、基板54に、クラッド層と同一組成のn−Al 0.15 Ga 0.85 N単結晶基板を使用しているので、サファイアやGaN基板を使用する場合に比べ、クラッド層のAlの混晶比を大きくしても結晶成長時にクラックが入りにくく、従って、光の閉じ込めに十分な組成と厚さを備えたクラッド層が形成できる。 [0083] In the semiconductor laser of FIG. 5, the substrate 54, the use of the n-Al 0.15 Ga 0.85 N single crystal substrate having the same composition as the cladding layer, compared to using a sapphire or GaN substrate, a cladding layer cracks hardly enters when the crystal growth by increasing the mixed crystal ratio of Al, therefore, the clad layer having a sufficient composition and thickness to confinement of light can be formed. その結果、クラッド層からの光の漏れによるビーム形状の悪化がなく、かつ発振しきい電流密度が低い半導体レーザが作製される。 As a result, no deterioration in beam shape due to the leakage of light from the cladding layer, and the semiconductor laser oscillation threshold current density is low is produced.

【0084】図6は本発明に係る半導体基板の他の作製工程例を示す図である。 [0084] FIG. 6 is a diagram showing another manufacturing process of the semiconductor substrate according to the present invention. 図6の作製工程例では、 a. The manufacturing process example of FIG. 6, a. 第1の基板(単結晶基板)10にIn t Al u Ga The first substrate (single crystal substrate) 10 In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12を形成する工程(図6(a))と、 b. (1-tu) and N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) forming a single-crystal thin film 12 (FIG. 6 (a)), b. 第1の基板(単結晶基板)10からIn t Al u Ga From the first substrate (single crystal substrate) 10 In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12を分離する工程(図6(b))と、 c. (1-tu) and N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) separating the single-crystal thin film 12 (FIG. 6 (b)), c. In t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1,t+u≦1)単結晶薄膜12を低融点金属16を介して第2の基板15に貼り付ける工程(図6(c)) 1, t + u ≦ 1) step of attaching a single-crystal thin film 12 on the second substrate 15 via the low melting point metal 16 (FIG. 6 (c))
と、 d. And, d. 第2の基板15に貼り付けられたIn t Al u Ga In t Al u Ga affixed to the second substrate 15
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12上に、低融点金属16の融点以上の温度で、 (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) on the single-crystal thin film 12, at a temperature above the melting point of the low melting point metal 16,
In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+y≦1)単結晶17をエピタキシャル成長する工程(図6(d))と、 e. + Y ≦ 1) and the step of the single crystal 17 is epitaxially grown (Fig. 6 (d)), e. 第2の基板15からIn x Al y Ga (1-xy) N(0≦ The two substrates 15 In x Al y Ga (1 -xy) N (0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶17を低融点金属16の融点以上の温度で分離する工程(図6 x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) separating at a temperature above the melting point of the single crystal 17 low-melting-point metal 16 (FIG. 6
(e))とを有し、最終的に、In x Al y Ga (1-xy) (E)) and a finally, In x Al y Ga (1 -xy)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板1 N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 1
7を作製するようになっている。 It is adapted to produce a 7.

【0085】ここで、第1の基板(単結晶基板)10としては、サファイア(0001)c面、サファイア(11 [0085] Here, as the first substrate (single crystal substrate) 10, a sapphire (0001) c plane, sapphire (11
−20)a面、MaAl 24スピネル(111)面、6 -20) a surface, Maal 2 O 4 spinel (111) plane, 6
H−SiC(0001)c面、6H−SiC(1−10 H-SiC (0001) c plane, 6H-SiC (1-10
0)m面等が使用可能である。 0) m surface or the like can be used.

【0086】また、aの工程において、In t Al u Ga [0086] In the step of a, In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12の結晶成長方法としては、MOCVD,HV (1-tu) as a crystal growth method of N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12, MOCVD, HV
PE,MBE等が使用可能であるが、上記方法に限定されるものではなく、第1の基板(単結晶基板)10に、I PE, although MBE or the like can be used, is not limited to the above method, the first substrate (single crystal substrate) 10, I
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+ n t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t +
u≦1)単結晶薄膜12を結晶成長させることができる方法であれば、その他の方法を用いても良い。 As long as the method of u ≦ 1) single-crystal thin film 12 can be grown, it may be other methods. また、I In addition, I
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+ n t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t +
u≦1)単結晶薄膜12を成長する前に、GaNやAl Before the growth of the u ≦ 1) single-crystal thin film 12, GaN or Al
N等の低温バッファ層やその他の層を先に堆積しても差し支えなく、第1の基板(単結晶基板)10を使用して成長した結晶層の表面層がIn t Al u Ga (1-tu) N(0≦ No harm in a low-temperature buffer layer or other layers deposited above such as N, the first substrate (single crystalline substrate) 10 crystal layer surface layer grown using the In t Al u Ga (1- tu) N (0 ≦
t≦1,0≦u≦1,t+u≦1)単結晶であれば良い。 t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) may be a single crystal.

【0087】また、bの工程において、第1の基板(単結晶基板)10からIn t Al u Ga (1 [0087] Further, in the b step, an In t from the first substrate (single crystal substrate) 10 Al u Ga (1 -tu) N(0≦t≦ -tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)単結晶薄膜12を分離する方法としては、In t Al u Ga (1-tu) N(0≦t≦ As a method of separating 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12, In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)単結晶薄膜12を支持基板に貼り付けた後、化学エッチング,研磨等の方法で第1の基板(単結晶基板)10を除去する方法や、第1の基板(単結晶基板)10とIn 1,0 ≦ u ≦ 1, t + u ≦ 1) after attaching a single-crystal thin film 12 on the supporting substrate, and a method for removing chemical etching, the first substrate by a method such as polishing (single crystal substrate) 10, a 1 of substrate (single crystal substrate) 10 and in t Al u Ga (1-tu) N(0≦t t Al u Ga (1-tu ) N (0 ≦ t
≦1,0≦u≦1,t+u≦1)単結晶層12との間にエッチング等が可能な層を成長しておいた後にその層をエッチングしリフトオフによって第1の基板(単結晶基板)10を分離する方法等が使用可能であるが、分離の方法に関しては、上記の方法に特に限定されるものではない。 ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) first substrate by etching is lifted off the layer after which had been growing a layer capable of etching between the single crystal layer 12 (single crystal substrate) 10 can be used a method in which separation. However, regarding the method of separation is not particularly limited to the above method.

【0088】また、cの工程において、低融点金属16 [0088] In the step of c, the low melting point metal 16
としては、その融点がIn x Al y Ga (1-xy) N(0≦x As, the melting point In x Al y Ga (1- xy) N (0 ≦ x
≦1,0≦y≦1,x+y≦1)の成長温度と、第2の基板15を分離する温度よりも低いものであれば、単金属でも合金でも良い。 And the growth temperature of ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1), if lower ones than the temperature that separates the second substrate 15 may be either a single metal alloy. 例えば、インジウム、スズ、ガリウム等が使用可能である。 For example, indium, tin, gallium, or the like can be used. また、第2の基板15としては、後の工程でIn x Al y Ga (1-xy) N(0≦x≦1, As the second substrate 15, an In x in a later step Al y Ga (1-xy) N (0 ≦ x ≦ 1,
0≦y≦1,x+y≦1)単結晶をエピタキシャル成長する際に、その成長温度、成長雰囲気で安定であれば良く、サファイア,Si,石英等を、単結晶,多結晶,非晶質を問わず、使用可能である。 The 0 ≦ y ≦ 1, x + y ≦ 1) single crystal at the time of epitaxial growth, the growth temperature may be a stable growth atmosphere, sapphire, Si, and quartz, single crystal, polycrystalline, regardless of amorphous not, it is possible to use.

【0089】また、dの工程において、第2の基板15 [0089] Further, in the step of d, the second substrate 15
に貼り付けられたIn t Al u Ga (1 Affixed to In t Al u Ga (1 -tu) N(0≦t≦ -tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)単結晶薄膜12上に、低融点金属16の融点以上の温度で、In x Al y Ga The 1,0 ≦ u ≦ 1, t + u ≦ 1) on the single-crystal thin film 12, at a temperature above the melting point of the low melting point metal 16, In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶17をエピタキシャル成長する時、In t Al u Ga (1-xy) when a N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal 17 is epitaxially grown, In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12は、溶融金属16上にあるので、第2の基板15とIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12, because on the molten metal 16, the second substrate 15 and In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶17との熱膨張係数差や結晶構造の違い等の影響を受けずに、単結晶17の結晶成長が進む。 1, x + y ≦ 1) without being affected by differences such as the difference in thermal expansion coefficient and the crystal structure of the single crystal 17, the crystal growth of the single crystal 17 proceeds. 結晶成長の方法は、特に限定するものではないが、厚い単結晶層17を成長することから、HVPE法や高速のMOCVD法等の成長速度の速い方法が望ましい。 The method of crystal growth is not particularly limited, thick since growing a single crystal layer 17, a fast method of growth rate, such as HVPE method or Fast MOCVD method is preferable. また、n型やp型ドーパントをドープすることにより、伝導型を制御することが可能である。 Further, by doping n-type or p-type dopant, it is possible to control the conductivity type.

【0090】図7,図8は図6に示した作製工程例の具体例を示す図である。 [0090] Figure 7, Figure 8 is a diagram showing a specific example of a manufacturing process example shown in FIG. 図7,図8の工程例では、半導体基板として、n型GaN単結晶基板を作製している。 7, in the process example of FIG. 8, as the semiconductor substrate to prepare an n-type GaN single crystal substrate.

【0091】図7,図8を参照すると、先ず、直径2インチの(0001)c面サファイア基板10上に、MO [0091] Figure 7 and 8, the first, on the (0001) c-plane sapphire substrate 10 of 2 inches in diameter, MO
CVD法でGaN層12を成長する。 The growth of the GaN layer 12 by the CVD method. GaN層12の成長は、MOCVD法で行ない、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、 Growth of GaN layer 12 is performed by the MOCVD method, hydrogen gas as a carrier gas at 520 ° C., trimethylgallium III group material,
V族原料にアンモニアを使用して、GaNバッファ層1 Use ammonia group V material, GaN buffer layer 1
1を約25nm堆積し、その後、1050℃に昇温し、 1 was about 25nm deposition, then, the temperature was raised to 1050 ° C.,
GaN単結晶層12を10μm成長することによってなされる(図7(a))。 It made by 10μm growing a GaN single crystal layer 12 (FIG. 7 (a)).

【0092】次いで、有機系の接着剤13で支持基板1 [0092] Then, the supporting substrate 1 with an adhesive 13 organic
4にGaN単結晶層12の表面を接着し(図7(b− 4 adhered to the surface of the GaN single crystal layer 12 (FIG. 7 (b-
1))、次いで、サファイア基板10を研磨装置で研磨除去する(図7(b−2))。 1)), then the sapphire substrate 10 is polished and removed by the polishing apparatus (FIG. 7 (b-2)).

【0093】次いで、石英基板15とGaN単結晶層1 [0093] Then, the quartz substrate 15 and the GaN single crystal layer 1
2とをインジウム16で接着する(図7(c−1))。 And 2 to adhere with indium 16 (FIG. 7 (c-1)).
ここで、接着方法としては、石英基板15上にインジウム16を載せ、さらにその上に支持基板14に貼り付けたGaN単結晶層12をGaN単結晶層12表面をインジウム16側にして載せ、インジウム16の融点以上の温度に加熱し、インジウム16を溶融状態にして接着する。 Here, as an adhesion method, the indium 16 placed on a quartz substrate 15, further put to a GaN single crystal layer 12 bonded to the supporting substrate 14 thereon a GaN single crystal layer 12 surface indium 16 side, indium It was heated to 16 above the melting point temperature, to adhere to the indium 16 in a molten state.

【0094】しかる後、有機溶剤で有機系の接着剤13 [0094] Then, an organic-based adhesive in an organic solvent 13
を溶解し、支持基板14を分離する(図8(c− It was dissolved, to separate the supporting substrate 14 (FIG. 8 (c-
2))。 2)).

【0095】次いで、GaN単結晶層12を接着した石英基板15をHVPE装置に移送し、N 2ガスをキャリアガスとして、また、反応ガスにHClガス、III族原料に金属ガリウム、V族原料にアンモニアガス、n型ドーパントガスに四塩化珪素(SiCl 4 )を使用して、 [0095] Then, transfer the quartz substrate 15 adhered GaN single crystal layer 12 in the HVPE apparatus, a N 2 gas as a carrier gas, also, HCl gas into the reaction gas, the metal gallium III group material, a group V material ammonia gas, using silicon tetrachloride (SiCl 4) in the n-type dopant gas,
1050℃でGaN単結晶層12の表面にn型GaN単結晶17を300μmの厚さに成長する(図8 On the surface of the GaN single-crystal layer 12 at 1050 ° C. to grow the n-type GaN single crystal 17 to a thickness of 300 [mu] m (FIG. 8
(d))。 (D)).

【0096】次いで、n型GaN単結晶層17を成長した石英基板15をインジウム16の融点以上の温度に加熱し、インジウム16を溶融状態にして石英基板15を分離する(図8(e−1))。 [0096] Then, the quartz substrate 15 was grown an n-type GaN single crystal layer 17 is heated to a temperature above the melting point of indium 16, indium 16 in the molten state to separate the quartz substrate 15 (FIG. 8 (e-1 )). しかる後、研磨装置を使用して、GaNバッファ層11を研磨除去し、さらに、 Thereafter, using a polishing apparatus, polishing removed GaN buffer layer 11, further,
GaN単結晶層17の表面を鏡面状にポリッシングし、 The surface of the GaN single crystal layer 17 was polished to a mirror-like,
厚さ約300μmのn型GaN単結晶基板17を作製する(図8(e−2))。 Manufacturing an n-type GaN single crystal substrate 17 having a thickness of about 300 [mu] m (FIG. 8 (e-2)). このようにして、半導体基板として、n型GaN単結晶基板を作製することができる。 In this way, as the semiconductor substrate, it can be manufactured n-type GaN single crystal substrate.

【0097】図6,図7,図8の作製工程例では、In [0097] Figure 6, Figure 7, in the manufacturing process example of FIG. 8, an In
x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y x Al y Ga (1-xy ) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y
≦1)単結晶17の結晶成長後の冷却過程で、低融点金属16の凝固点までは、In x Al y Ga (1-xy) N(0≦ ≦ 1) in the course of cooling after the crystal growth of the single crystal 17, until the freezing point of the low melting point metal 16, In x Al y Ga ( 1-xy) N (0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶層17は基板15と結合していないので、In x Al y Ga (1-xy) Since x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17 is not bonded to the substrate 15, In x Al y Ga ( 1-xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶層17を大面積のものにしても、結晶成長温度から低融点金属1 (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) even when the single crystal layer 17 having a large area, low melting point metal 1 from the crystal growth temperature
6の凝固点までの冷却時における基板15とIn Substrate 15 at the time of cooling to the freezing point of the 6 and In x Al y x Al y
Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1) Ga (1-xy) N ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1)
単結晶層17との熱収縮差によるクラックの発生や反りが低減される。 Crack generation and warpage due to heat shrinkage difference between the single crystal layer 17 is reduced. 従って、クラックや反りの低減された大面積のIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Thus, the reduced large area with cracks and warping In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶基板17を作製することができる。 It can be manufactured 1, x + y ≦ 1) single crystal substrate 17.

【0098】また、第2の基板15からのIn x Al y [0098] Also, In x Al y G from the second substrate 15
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶層17の分離を第2の基板15を損傷することなく容易に行なうことができ、再利用が可能であるので、低コスト化が図られる。 a (1-xy) N ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) can be easily performed without damaging the separated second substrate 15 of the single crystal layer 17, re-use since it is possible, the cost can be reduced. さらに、第2の基板15には、単結晶,多結晶,非晶質等が使用できるので、基板選択の幅が広がり、安価な基板を選択することによって、低コスト化が図られる。 Further, the second substrate 15, single-crystal, polycrystalline, since amorphous and the like can be used, the width of the substrate selected is widened, by selecting an inexpensive substrate, cost can be reduced.

【0099】なお、上述したcの工程(図6(c)) [0099] Incidentally, the c described above process (FIG. 6 (c))
で、低融点金属16として室温近傍(約30℃)に融点をもつGa(ガリウム)を使用し、d,eの工程(図6 In, using Ga having a melting point in the vicinity of room temperature as a low-melting-point metal 16 (approximately 30 ° C.) (gallium), d, e step (FIG. 6
(d),(e))におけるIn x Al y Ga (1-xy) N(0 (D), In x Al y Ga (1-xy) N (0 in (e))
≦x≦1,0≦y≦1,x+y≦1)単結晶17のエピタキシャル成長から、第2の基板15の分離までをGa ≦ x ≦ 1,0 ≦ y ≦ 1, the epitaxial growth of x + y ≦ 1) single crystal 17, up to the separation of the second substrate 15 Ga
を凝固させることなく行なうこともできる。 It can also be carried out without solidifying the.

【0100】すなわち、この場合には、 a. [0100] That is, in this case, a. 第1の単結晶基板10にIn t Al u Ga (1-tu) The first single crystal substrate 10 In t Al u Ga (1 -tu) N
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12 (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12
を形成する工程(図6(a))と、 b. A step of forming (FIG. 6 (a)), b. 第1の単結晶基板10からIn t Al u Ga (1-tu) From first single crystal substrate 10 In t Al u Ga (1 -tu)
N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜1 N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystalline thin film 1
2を分離する工程(図6(b))と、 c. A step of separating the 2 (FIG. 6 (b)), c. In t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1,t+u≦1)単結晶薄膜12を溶融状態の金属Ga 1, t + u ≦ 1) of the single-crystal thin film 12 molten metal Ga
(ガリウム)16を介して第2の基板15に貼り付ける工程(図6(c))と、 d. A step of attaching the second substrate 15 via the (gallium) 16 (FIG. 6 (c)), d. 第2の基板15に貼り付けられたIn t Al u Ga In t Al u Ga affixed to the second substrate 15
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12上に、金属Ga(ガリウム)16の融点以上の温度で、In x Al y Ga (1-xy) N(0≦x≦1,0≦ (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) on the single-crystal thin film 12, at a temperature above the melting point of the metal Ga (gallium) 16, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦
y≦1,x+y≦1)単結晶17をエピタキシャル成長し、金属Ga(ガリウム)16を凝固させずに冷却させる工程(図6(d))と、 e. The y ≦ 1, x + y ≦ 1) single crystal 17 is epitaxially grown, and metal Ga (step of cooling without solidifying the gallium) 16 (FIG. 6 (d)), e. 第2の基板15からIn x Al y Ga (1-xy) N(0≦ The two substrates 15 In x Al y Ga (1 -xy) N (0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶17を金属G x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal 17 metal G
a(ガリウム)16の融点以上の温度で分離する工程(図6(e))とを有し、最終的に、In x Al y Ga and a a step of separating at a temperature above the melting point of (gallium) 16 (FIG. 6 (e)), and finally, In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板17を作製するようになっている。 Has become (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) to produce a single crystal substrate 17.

【0101】このように、cの工程(図6(c))で、 [0102] In this manner, c in step (FIG. 6 (c)),
低融点金属16として室温近傍(約30℃)に融点をもつGaを使用し、d,eの工程(図6(d),(e))におけるIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Using the Ga having a melting point near room temperature (about 30 ° C.) as the low-melting-point metal 16, d, e step (FIG. 6 (d), (e) ) In the x Al y Ga (1-xy ) N ( 0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶17のエピタキシャル成長から、第2の基板15の分離までをGaを凝固させることなく行なうようにすることで、第2の基板15とIn x 1, the epitaxial growth of x + y ≦ 1) single crystal 17, by up to separation of the second substrate 15 so as to perform without coagulating Ga, second substrate 15 and In x
Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y Al y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y
≦1)単結晶17の熱膨張係数差による結晶成長後の冷却過程での熱歪みの影響を全く受けずに、単結晶基板を作製することが可能となる。 ≦ 1) without being at all the effect of thermal distortion in the cooling process after crystal growth by thermal expansion coefficient difference of the single crystal 17, it is possible to manufacture a single crystal substrate.

【0102】低融点金属16として室温近傍(約30℃) [0102] near the room temperature as a low-melting-point metal 16 (approximately 30 ° C.)
に融点をもつGaを使用し、In x Al y Ga (1-xy) Using the Ga with a melting point of, In x Al y Ga (1 -xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶17のエピタキシャル成長から、第2の基板15の分離までをG (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) from the epitaxial growth of the single crystal 17, up to the separation of the second substrate 15 G
aを凝固させることなく行なう場合の具体例について説明する。 It will be described a specific example of performing without coagulating a. なお、この具体例では、半導体基板として、n In this embodiment, as the semiconductor substrate, n
型GaN単結晶基板を作製している。 It is prepared -type GaN single crystal substrate.

【0103】この具体例では、先ず、直径2インチの [0103] In this embodiment, first, a 2 inch diameter
(0001)c面サファイア基板10上に、MOCVDでGaN層12を成長する。 (0001) on the c-plane sapphire substrate 10 to grow a GaN layer 12 by MOCVD. GaN層12の成長はMOC Growth of the GaN layer 12 MOC
VDで行ない、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、V族原料にアンモニアを使用して、GaNバッファ層11を約25nm Done in VD, as a carrier gas of hydrogen gas at 520 ° C., trimethylgallium III group raw material, using ammonia group V material, about 25nm a GaN buffer layer 11
堆積し、その後、1050℃に昇温し、GaN単結晶層12を10μm成長することによってなされる(図7 Deposited, then the temperature was raised to 1050 ° C., it is done by 10μm growing a GaN single crystal layer 12 (FIG. 7
(a))。 (A)).

【0104】次いで、有機系の接着剤13で支持基板1 [0104] Then, the supporting substrate 1 with an adhesive 13 organic
4にGaN単結晶層12の表面を接着し(図7(b− 4 adhered to the surface of the GaN single crystal layer 12 (FIG. 7 (b-
1))、次いで、サファイア基板10を研磨装置で研磨除去する(図7(b−2))。 1)), then the sapphire substrate 10 is polished and removed by the polishing apparatus (FIG. 7 (b-2)).

【0105】次いで、石英基板15とGaN単結晶層1 [0105] Then, the quartz substrate 15 and the GaN single crystal layer 1
2とをGa(ガリウム)16で接着する(図7(c− And 2 adhered with Ga (gallium) 16 (FIG. 7 (c-
1))。 1)). ここで、接着方法としては、石英基板15上にGa(ガリウム)16を載せ、さらにその上に支持基板1 Here, as an adhesion method, placing the Ga (gallium) 16 on the quartz substrate 15, further supporting substrate 1 thereon
4に貼り付けたGaN単結晶層12をGaN単結晶層1 Pasted GaN single crystal layer 12 in 4 GaN single-crystal layer 1
2表面をGa(ガリウム)16側にして載せ、Ga(ガリウム)16の融点以上の温度に加熱し、Ga(ガリウム) The second surface Ga put in the (gallium) 16 side, heated to a temperature above the melting point of Ga (gallium) 16, Ga (gallium)
16を溶融状態にして接着する。 16 adhered in the molten state.

【0106】しかる後、有機溶剤で有機系の接着材13 [0106] Then, adhesive 13 organic with an organic solvent
を溶解し、支持基板14を分離する(図8(c− It was dissolved, to separate the supporting substrate 14 (FIG. 8 (c-
2))。 2)). このときの温度はGa(ガリウム)16の融点以下とする。 Temperature at this time is set to below the melting point of Ga (gallium) 16.

【0107】次いで、GaN単結晶層12を接着した石英基板15をHVPE装置に移送し、N 2ガスをキャリアガスとして、また、反応ガスにHClガス、III族原料に金属ガリウム、V族原料にアンモニアガス、n型ドーパントガスに四塩化珪素(SiCl 4 )を使用して、 [0107] Then, transfer the quartz substrate 15 adhered GaN single crystal layer 12 in the HVPE apparatus, a N 2 gas as a carrier gas, also, HCl gas into the reaction gas, the metal gallium III group material, a group V material ammonia gas, using silicon tetrachloride (SiCl 4) in the n-type dopant gas,
1050℃でGaN単結晶基板12の表面にn型GaN n-type GaN on the surface of the GaN single crystal substrate 12 at 1050 ° C.
単結晶17を300μmの厚さに成長する(図8 Growing a single crystal 17 to a thickness of 300 [mu] m (FIG. 8
(d))。 (D)).

【0108】次いで、n型GaN単結晶17の成長後、 [0108] Subsequently, after the growth of the n-type GaN single crystal 17,
Ga(ガリウム)16の融点以上の35℃まで冷却し、この温度を保持して石英基板15を分離する(図8(e− It cooled to Ga (gallium) 16 35 ° C. above the melting point of, and maintaining this temperature to separate the quartz substrate 15 (FIG. 8 (e-
1))。 1)). しかる後、研磨装置を使用して、GaNバッファ層11を研磨除去し、さらに、GaN単結晶層17の表面を鏡面状にポリッシングし、厚さ約300μmのn Thereafter, using a polishing apparatus, polishing removed GaN buffer layer 11, further polishing the surface of the GaN single crystal layer 17 in the mirror-like, having a thickness of about 300 [mu] m n
型GaN単結晶基板17を作製する(図8(e− Making -type GaN single crystal substrate 17 (FIG. 8 (e-
2))。 2)). このようにして、半導体基板として、n型Ga In this way, as the semiconductor substrate, n-type Ga
N単結晶基板を作製することができる。 It can be produced N single crystal substrate.

【0109】このように、上述のcの工程(図6 [0109] step of the way, the above c (FIG. 6
(c))で、低融点金属16として室温近傍(約30℃) (C)) at room temperature near the low melting point metal 16 (approximately 30 ° C.)
に融点をもつGaを使用し、d,eの工程(図6 Using the Ga with a melting point of, d, e step (FIG. 6
(d),(e))におけるIn x Al y Ga (1-xy) N(0 (D), In x Al y Ga (1-xy) N (0 in (e))
≦x≦1,0≦y≦1,x+y≦1)単結晶17のエピタキシャル成長から、第2の基板15の分離までをGa ≦ x ≦ 1,0 ≦ y ≦ 1, the epitaxial growth of x + y ≦ 1) single crystal 17, up to the separation of the second substrate 15 Ga
を凝固させることなく行なうこともできる。 It can also be carried out without solidifying the. この場合には、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ In this case, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶17の結晶成長中および成長後の冷却過程においても、金属Ga(ガリウム)16は溶融状態であるので、In x Al y Ga (1-xy) N(0≦x≦ 1, in the x + y ≦ 1) cooling step after the crystal growing and the growth of the single crystal 17, the metal Ga (gallium) 16 is in a molten state, In x Al y Ga (1 -xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶層17は第2の基板15と結合していない。 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17 is not bonded to the second substrate 15. そのため、In x Al y Ga Therefore, In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶層17は、結晶成長中も成長終了後の冷却時も、第2 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17, upon cooling after the completion of growth during crystal growth, the second
の基板15とIn x Al y Ga (1-xy) N(0≦x≦1,0 Substrate 15 of the In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0
≦y≦1,x+y≦1)単結晶層17との熱膨張係数差による熱歪みの影響をまったく受けないので、In x Since ≦ y ≦ 1, x + y ≦ 1) does not receive any influence of thermal distortion due to thermal expansion coefficient difference between the single crystal layer 17, an In x A
y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y≦ l y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦
1)単結晶層17を大面積にしてもクラックの発生および反りがない。 1) there is no development and warpage of cracks even when the single crystal layer 17 in a large area. 従って、クラックや反りの低減された大面積のIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Thus, the reduced large area with cracks and warping In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶基板17を作製することができる。 It can be manufactured 1, x + y ≦ 1) single crystal substrate 17.

【0110】また、第2の基板15は、単結晶,多結晶,非晶質等が使用できるので、基板選択の幅が広がり、安価な基板を選択することができる。 [0110] The second substrate 15 is a single crystal, polycrystal, because the amorphous and the like can be used, the width of the substrate selected is widened, it is possible to select an inexpensive substrate. さらに、第2 In addition, the second
の基板15からIn x Al y Ga (1-xy) N(0≦x≦1, In x Al y Ga (1- xy) N (0 ≦ x ≦ 1 from the substrate 15,
0≦y≦1,x+y≦1)単結晶層17を第2の基板1 0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17 and the second substrate 1
5を損傷することなく、容易に分離することができるので、基板の再利用が可能である。 Without damaging the 5, it is possible to easily separated, it is possible to reuse the substrate. 従って、低コスト化が図られる。 Therefore, cost can be reduced. また、低融点金属に母材元素と同じGaを使用するので、低融点金属による不純物汚染が低減される。 Moreover, because it uses the same Ga as a base material element to the low-melting-point metal, impurity contamination by low-melting metal is reduced.

【0111】また、上述した作製工程例において、第1 [0111] Also, in the manufacturing process example described above, the first
の基板(単結晶基板)10は、In t Al u Ga (1-tu) Substrate (single crystal substrate) 10, In t Al u Ga (1 -tu) N
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12 (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12
と同程度の熱膨張係数を有しているのが良い。 And it is good has a thermal expansion coefficient comparable.

【0112】すなわち、第1の基板(単結晶基板)10 [0112] That is, the first substrate (single crystal substrate) 10
は、その上に結晶成長するIn t Al u Ga (1-tu) N(0 It is, In t Al u Ga (1 -tu) N (0 to crystal grown thereon
≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12と熱膨張係数が同程度であり、In t Al u Ga (1-tu) ≦ t ≦ 1,0 ≦ u ≦ 1 , t + u ≦ 1) single-crystal thin film 12 and the thermal expansion coefficient is the same degree, In t Al u Ga (1 -tu) N
(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12 (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12
が結晶成長するものであれば良い。 There may be any one that crystal growth. 例えば、GaNの場合には、GaAsやGGG(Gd 3 Ga 512 )等が使用できる。 For example, in the case of GaN is, GaAs and GGG (Gd 3 Ga 5 O 12 ) or the like can be used. GaAsの場合は、(100)GaAsを使用することで、立方晶GaNが成長し、(111)GaA For GaAs, the (100) By using GaAs, cubic GaN is grown, (111) GaA
sを使用することで、六方晶GaNを成長することができる。 By using the s, it is possible to grow the hexagonal GaN.

【0113】このように、第1の基板(単結晶基板)10 [0113] Thus, the first substrate (single crystal substrate) 10
は、In t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ Is, In t Al u Ga (1 -tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1,t+u≦1)単結晶薄膜12と同程度の熱膨張係数を有していることによって、第1の基板10との熱膨張係数差によるIn t Al u Ga (1 1, t + u ≦ 1) by having a thermal expansion coefficient substantially equal to that of the single-crystal thin film 12, In t Al u Ga ( 1 due to the thermal expansion coefficient difference between the first substrate 10 -tu) N(0≦t≦1,0 -tu) N (0 ≦ t ≦ 1,0
≦u≦1,t+u≦1)単結晶薄膜12の成長後の冷却時に発生する反りやクラックが少なくなる。 ≦ u ≦ 1, t + u ≦ 1) warping or cracks generated during cooling after growth of the single crystal thin film 12 is reduced. これにより、大面積基板に比較的厚いIn t Al u Ga (1-tu) Thus, relatively thick an In t on a large area substrate Al u Ga (1-tu) N
(0≦t≦1,0≦u≦1,t+u≦1)単結晶層12を成長することができる。 (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) can grow a single crystal layer 12. 従って、In t Al u Ga Accordingly, In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶層12を第1の基板10から分離する作業も薄い結晶層を分離する場合に比べて容易になり、歩留まりも向上する。 (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single crystal layer 12 easier than the case of separating the work even thin crystal layer separating from the first substrate 10 it also improves yield.

【0114】また、第1の基板10との熱膨張係数差が小さいので、熱歪みによって、発生する欠陥も熱膨張係数差が大きな基板を使用した場合に比べて低減される。 [0114] Further, since the difference in thermal expansion coefficient between the first substrate 10 is small, the thermal strain, defects occurring is reduced as compared with the case where the difference of thermal expansion coefficient is using a large substrate.
最終的に基板となるIn x Al y Ga (1-xy) N(0≦x≦ Finally the substrate In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶層17は、この欠陥の少ないIn t Al u Ga (1-tu) N(0≦t≦1,0≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal layer 17 is less the defect In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦
u≦1,t+u≦1)単結晶層12上に成長するので、 Since u ≦ 1, t + u ≦ 1) is grown on the single crystal layer 12,
欠陥の少ない高品質のものとなる。 It is a thing of the few defects high quality. 従って、不純物が少なく、クラックや反りが低減されることに加えて、さらに、大面積で、低コスト、高品質のIn x Al y Ga Accordingly, few impurities, in addition to cracking and warping is reduced, further, a large area, low cost, high quality In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板を作製できる。 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate can be manufactured.

【0115】また、第1の基板(単結晶基板)10は、I [0115] Also, the first substrate (single crystal substrate) 10, I
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+ n t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t +
u≦1)単結晶薄膜12と熱膨張係数が同程度であれば、その上に積層構造を有していても差し支えない。 If u ≦ 1) single-crystal thin film 12 and the thermal expansion coefficient comparable, no problem may have a layered structure thereon. 例えば、後述のように、第1の基板10として、GaAs For example, as described below, as the first substrate 10, GaAs
基板上にAlAsやGaAsを積層していても良い。 The AlAs and GaAs may be laminated on a substrate.

【0116】また、In t Al u Ga (1-tu) N(0≦t≦ [0116] Also, In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)単結晶薄膜12の結晶成長方法としては、MOCVD,HVPE,MBE等の手段が使用可能であるが、これは特に限定するものでなく、第1の基板(単結晶基板)10に、In t Al u Ga 1,0 As the crystal growth method of ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12, MOCVD, HVPE, but means MBE or the like can be used, which is not particularly limited, first substrate (single crystal substrate) 10, in t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜12を結晶成長することができる方法であればその他の方法を用いても良い。 (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) may also be used other methods as long as the method of single-crystal thin film 12 can be grown.

【0117】また、In t Al u Ga (1-tu) N(0≦t≦ [0117] Also, In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)単結晶薄膜12を成長する前に、GaNやAlN等の低温バッファ層やその他の層を先に堆積しても差し支えなく、第1の基板(単結晶基板)10を使用して成長した結晶層の表面層がIn t Before growing the 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 12, but can safely deposit a low-temperature buffer layer or other layers such as GaN or AlN above, the first substrate (single crystal substrate) surface layer of the crystal layer grown using 10 an in t a
u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+u≦ l u Ga (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦
1)単結晶であれば良い。 1) it may be a single crystal.

【0118】図9,図10は図6に示した作製工程例の他の具体例を示す図である。 [0118] Figure 9, Figure 10 is a diagram showing another specific example of a manufacturing process example shown in FIG. なお、図9,図10の工程例では、半導体基板として、n型GaN単結晶基板を作製している。 Incidentally, FIG. 9, in the process example of FIG. 10, as the semiconductor substrate to prepare an n-type GaN single crystal substrate.

【0119】図9,図10を参照すると、先ず、直径2 [0119] Figure 9, referring to FIG. 10, first, the diameter 2
インチの(111)GaAs基板20上にMOCVD法でAlAs層21,GaAs層22を順次にエピタキシャル成長し、これを第1の基板10とする。 Sequentially epitaxially grown AlAs layer 21, GaAs layer 22 by the MOCVD method inch (111) GaAs substrate 20, to do this the first substrate 10. そして、この第1の基板10上にGaN層12を成長する。 Then, growing a GaN layer 12 on the first substrate 10. GaN層12の成長は、MOCVD法で行ない、520℃で水素ガスをキャリアガスとして、III族原料にトリメチルガリウム、V族原料にアンモニア、モノメチルヒドラジンを使用して、GaNバッファ層11を約25nm堆積し、その後、750℃に昇温し、GaN単結晶層11を20μm成長することによってなされる(図9 Growth of GaN layer 12 is performed by the MOCVD method, as a carrier gas of hydrogen gas at 520 ° C., trimethylgallium III group material, ammonia Group V material, using monomethyl hydrazine, about 25nm deposited GaN buffer layer 11 and, thereafter, the temperature was raised to 750 ° C., it is done by 20μm growing a GaN single crystal layer 11 (FIG. 9
(a))。 (A)).

【0120】次いで、有機系の接着剤13で支持基板1 [0120] Then, the supporting substrate 1 with an adhesive 13 organic
4にGaN単結晶層12の表面を接着し(図9(b− 4 adhered to the surface of the GaN single crystal layer 12 (FIG. 9 (b-
1))、次いで、フッ酸水溶液に浸し、AlAs層21 1)), then immersed in hydrofluoric acid aqueous solution, AlAs layer 21
を選択的にエッチング除去して、GaAs基板20を分離する(図9(b−2))。 Selectively etching away, to separate the GaAs substrate 20 (FIG. 9 (b-2)).

【0121】次いで、石英基板15とGaN単結晶層1 [0121] Then, the quartz substrate 15 and the GaN single crystal layer 1
2をGa(ガリウム)16で接着する(図9(c− 2 is bonded with Ga (gallium) 16 (FIG. 9 (c-
1))。 1)). 接着方法としては、石英基板15上にGa(ガリウム)16を載せ、さらにその上に支持基板14に貼り付けたGaN単結晶層12をGaAs層22をGa As adhesion method, placing the Ga (gallium) 16 on the quartz substrate 15, further GaAs layer 22 GaN single crystal layer 12 bonded to the supporting substrate 14 thereon Ga
(ガリウム)16側にして載せ、Ga(ガリウム)16の融点以上の温度に加熱し、Ga(ガリウム)16を溶融状態にして接着する。 Placed in the (gallium) 16 side, heated to a temperature above the melting point of Ga (gallium) 16 is bonded to the Ga (gallium) 16 in a molten state.

【0122】しかる後、有機溶剤で有機系の接着材13 [0122] Then, adhesive 13 organic with an organic solvent
を溶解し、支持基板14を分離する(図10(c− It was dissolved, to separate the supporting substrate 14 (FIG. 10 (c-
2))。 2)). このときの温度はGa(ガリウム)16の融点以下とする。 Temperature at this time is set to below the melting point of Ga (gallium) 16.

【0123】次いで、GaN単結晶層12を接着した石英基板15をHVPE装置に移送し、N 2ガスをキャリアガスとして、また、反応ガスにHClガス、III族原料に金属ガリウム、V族原料にアンモニアガス、n型ドーパントガスに四塩化珪素(SiCl 4 )を使用して、 [0123] Then, transfer the quartz substrate 15 adhered GaN single crystal layer 12 in the HVPE apparatus, a N 2 gas as a carrier gas, also, HCl gas into the reaction gas, the metal gallium III group material, a group V material ammonia gas, using silicon tetrachloride (SiCl 4) in the n-type dopant gas,
1050℃でGaN単結晶層12の表面にn型GaN単結晶17を300μm成長する(図10(d))。 1050 ° C. 300 [mu] m is grown an n-type GaN single crystal 17 on the surface of the GaN single crystal layer 12 (Figure 10 (d)).

【0124】このように、n型GaN単結晶17の成長後、Ga(ガリウム)16の融点以上の35℃まで冷却し、この温度を保持して石英基板15を分離する(図1 [0124] Thus, after the growth of the n-type GaN single crystal 17 is cooled to Ga (gallium) 16 35 ° C. above the melting point of, separating the quartz substrate 15 and held at this temperature (Fig. 1
0(e−1))。 0 (e-1)). しかる後、研磨装置を使用して、Ga Thereafter, by using the polishing apparatus, Ga
As層22、GaNバッファ層11を研磨除去し、さらに、GaN単結晶層17の表面を鏡面状にポリッシングし、厚さ約300μmのn型GaN単結晶基板17を作製する(図10(e−2))。 The As layer 22, GaN buffer layer 11 was polished and removed, further polishing the surface of the GaN single crystal layer 17 in the mirror-like, to produce the n-type GaN single crystal substrate 17 having a thickness of about 300 [mu] m (FIG. 10 (e- 2)). このようにして、半導体基板として、n型GaN単結晶基板を作製することができる。 In this way, as the semiconductor substrate, it can be manufactured n-type GaN single crystal substrate.

【0125】図9,図10の作製工程例では、第1の基板10として、(111)GaAs基板20にAlAs [0125] Figure 9, in the manufacturing process example of FIG. 10, as the first substrate 10, AlAs on (111) GaAs substrate 20
層21,GaAs層22を順次に積層したものを使用しており、AlAsとGaAsとのフッ酸によるエッチングの選択比は非常に大きいので、容易にAlAs層21 We use those sequentially stacking layers 21, GaAs layer 22, the selection ratio of etching with hydrofluoric acid of AlAs and GaAs is very large, readily AlAs layer 21
のみをエッチング除去することが可能である。 Only it can be etched away. 従って、 Therefore,
大面積のGaN単結晶層12を容易に、しかもGaAs Easily GaN single crystal layer 12 having a large area, yet GaAs
基板20を損傷することなく分離することができる。 It can be separated without damaging the substrate 20. よって、大面積で、低コストのGaN基板を作製することが可能となる。 Accordingly, a large area, it is possible to manufacture a low-cost of the GaN substrate.

【0126】本発明では、上述したような各作製方法で作製されたIn x Al y Ga (1-xy) N(0≦x≦1,0≦ [0126] In the present invention, In x Al y Ga (1 -xy) which has been produced in the manufacturing method described above N (0 ≦ x ≦ 1,0 ≦
y≦1,x+y≦1)単結晶基板17を提供できる。 Can provide y ≦ 1, x + y ≦ 1) single crystal substrate 17. そして、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Then, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶17を成長する工程で、n型やp型ドーパントをドープすることで、所望の伝導型を示す導電性基板を提供できる。 1, in the step of growing the x + y ≦ 1) single crystal 17, by doping the n-type and p-type dopants, can provide a conductive substrate showing a desired conduction type.

【0127】すなわち、本発明では、GaN系半導体と熱膨張係数差がほとんどなく、かつ、格子整合性,熱伝導性,へき開性,導電性を備えた大面積のIn x Al y [0127] That is, in the present invention, GaN-based semiconductor and a thermal expansion coefficient difference is little, and lattice matching, thermal conductivity, large area with cleavage property, the conductive In x Al y G
(1 a (1 -xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板を提供できる。 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) can provide a single crystal substrate.

【0128】また、本発明では、上述したように作製されたIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ [0128] In the present invention, prepared as described above was In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶基板17上に、少なくとも1つのP−N接合を含む一般式In v Al w Ga( 1-VW )N(0 1, x + y ≦ 1) on the single crystal substrate 17, the general formula In v Al w Ga (1- VW) N (0 containing at least one P-N junction
≦v≦1,0≦w≦1,v+w≦1)で表わされるGa ≦ v ≦ 1,0 ≦ w ≦ 1, v + w ≦ 1) Ga represented by
N系半導体積層構造を積層して、半導体発光素子を提供できる。 By stacking N-based semiconductor stacked structure, it is possible to provide a semiconductor light-emitting element.

【0129】半導体発光素子は、半導体発光素子のp [0129] The semiconductor light-emitting element, p of the semiconductor light-emitting element
型,n型層に対応した電極に電流が印加され、P−N接合に電流が注入され、キャリアの再結合によって、発光するものである。 Type, current is applied to electrodes corresponding to n-type layer, a current is injected into the P-N junction, by the recombination of carriers, light is emitted. 半導体発光素子を構成するGaN系化合物半導体積層構造は、少なくとも1つのP−N接合を有し、このP−N接合に電流が注入され、キャリアの再結合によって、発光する構造であれば、ホモ接合、シングルヘテロ接合、ダブルヘテロ接合、量子井戸構造、多重量子井戸構造、その他どのような構造であっても差し支えない。 GaN-based compound semiconductor multilayer structure constituting the semiconductor light emitting device has at least one P-N junction, the current P-N junction is injected, by the recombination of carriers, as long as the structure for emitting light, homo- junction, single heterojunction, double heterojunction, a quantum well structure, a multiple quantum well structure, no problem even other in any structure.

【0130】また、本発明では、半導体発光素子の基板にIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1, [0130] In the present invention, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1 to the substrate of the semiconductor light emitting element,
x+y≦1)単結晶基板17が用いられており、基板がへき開可能であるので、半導体発光素子を半導体レーザとした場合には、平行性,平滑性の良いへき開によるレーザ共振器ミラーを有することができる。 x + y ≦ 1) and the single crystal substrate 17 is used, since the substrate can be cleaved, in the case where the semiconductor light emitting element and a semiconductor laser having a laser cavity mirrors by parallelism, good smoothness cleavage can. さらに、基板を導電性にすることにより(すなわち、In x Al y Ga Further, by making the substrate to the conductive (i.e., an In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板17にn型やp型ドーパントをドープすることにより)、基板裏面に電極を形成された発光素子とすることが可能である。 (1-xy) N by (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) doped with n-type or p-type dopant in the single crystal substrate 17), light emission formed an electrode on the back surface of the substrate It may be a device.

【0131】図11は本発明に係る半導体発光素子の具体例を示す図である。 [0131] Figure 11 is a diagram showing a specific example of the semiconductor light emitting device according to the present invention. なお、図11の半導体発光素子は半導体レーザとして構成されている。 The semiconductor light emitting device of FIG. 11 is configured as a semiconductor laser. 図11を参照すると、この半導体発光素子は、上述したような作製方法で作製したn−GaN単結晶基板17上に、n−GaNバッファ層31,n−Al 0.15 Ga 0.85 Nクラッド層3 Referring to FIG. 11, the semiconductor light emitting element, on the n-GaN single crystal substrate 17 manufactured by the manufacturing method described above, n-GaN buffer layer 31, n-Al 0.15 Ga 0.85 N cladding layer 3
2,n−GaN光ガイド層33,In 0.15 Ga 0.85 N/ 2, n-GaN optical guide layer 33, In 0.15 Ga 0.85 N /
In 0.02 Ga 0.98 N多重量子井戸構造活性層34,p− In 0.02 Ga 0.98 N multiple quantum well structure active layer 34, p-
GaN光ガイド層35,p−Al 0.15 Ga 0.85 Nクラッド層36,p−GaNキャップ層37が順次積層された積層構造を有している。 It has a stacked structure in which GaN light guide layer 35, p-Al 0.15 Ga 0.85 N cladding layer 36, p-GaN cap layer 37 are sequentially laminated.

【0132】そして、この積層構造のp型GaNキャップ層37の表面からp−Al 0.15 Ga 0.85 Nクラッド層36の途中まで、幅5μmの残しストライタパターンを使用してエッチングされて導波路となるリッジ構造が形成されている。 [0132] Then, from the surface of the p-type GaN cap layer 37 of the laminated structure to the middle of the p-Al 0.15 Ga 0.85 N cladding layer 36, the waveguide is etched using the remaining strike writer pattern width 5μm ridge structure is formed. ここで、導波路の方向は、〈1−10 Here, the direction of the waveguide, <1-10
0〉方向である。 0> is the direction.

【0133】このようにリッジ構造が形成されることにより露出したp−Al 0.15 Ga 0.85 Nクラッド層36表面には、SiO 2からなる保護層38が堆積されている。 [0133] The exposed p-Al 0.15 Ga 0.85 N cladding layer 36 surface by ridge structure thus is formed, the protective layer 38 made of SiO 2 is deposited. また、p―GaNキャップ層37上には、p側オーミック電極39が形成されている。 Further, on the p-GaN cap layer 37, p-side ohmic electrode 39 is formed. また、n−GaN単結晶基板17の裏面には、n側オーミック電極40が形成されている。 Further, on the back surface of the n-GaN single crystal substrate 17, n-side ohmic electrode 40 is formed. この半導体レーザの光共振器面は(1− Optical resonator plane of the semiconductor laser (1
100)面をへき開することによって形成されている。 It is formed by cleavage of 100) plane.

【0134】図11の半導体発光素子において、n−G [0134] In the semiconductor light emitting device of FIG. 11, n-G
aNバッファ層31,n−Al 0.15 Ga 0.85 Nクラッド層32,n−GaN光ガイド層33,In 0.15 Ga 0.85 aN buffer layer 31, n-Al 0.15 Ga 0.85 N cladding layer 32, n-GaN optical guide layer 33, In 0.15 Ga 0.85
N/In 0.02 Ga 0.98 N多重量子井戸構造活性層34, N / In 0.02 Ga 0.98 N multiple quantum well structure active layer 34,
p−GaN光ガイド層35,p−Al 0.15 Ga 0.85 Nクラッド層36,p−GaNキャップ層37は、MOCV p-GaN optical guide layer 35, p-Al 0.15 Ga 0.85 N cladding layer 36, p-GaN cap layer 37, MOCV
D法によって結晶成長した。 And crystal growth by D method.

【0135】また、p側オーミック電極39は、Au/ [0135] Further, p-side ohmic electrode 39, Au /
Pt/Niを真空蒸着し、700℃の温度で、20分間熱処理して形成した。 The Pt / Ni was vacuum-deposited at a temperature of 700 ° C., was formed by heat treatment for 20 minutes. また、n側オーミック電極40 Further, n-side ohmic electrode 40
は、Al/Tiを真空蒸着し、熱処理して形成した。 Is the Al / Ti was vacuum-deposited to form heat-treated.

【0136】図11の半導体レーザは、p側オーミック電極39,n側オーミック電極40に電流が印加されると、In 0.15 Ga 0.85 N/In 0.02 Ga 0.98 N多重量子井戸構造活性層34に電流が注入され、キャリアの再結合によって発光し、へき開によって形成された共振器面によって、反射増幅が繰り返され、レーザ光として外部に出力される。 [0136] The semiconductor laser of FIG. 11, when the current to the p-side ohmic electrode 39, n-side ohmic electrode 40 is applied, current In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N multiple quantum well structure active layer 34 is is injected, emitted by the recombination of carriers, the resonator face formed by cleavage, reflecting the amplification is repeated, is output to the outside as a laser beam.

【0137】このように、本発明では、上述したように作製されたIn x Al y Ga (1-xy) N(0≦x≦1,0≦ [0137] Thus, in the present invention, prepared as described above was In x Al y Ga (1- xy) N (0 ≦ x ≦ 1,0 ≦
y≦1,x+y≦1)単結晶基板17上に、少なくとも1つのP−N接合を含む一般式In v Al w Ga( 1-VW ) y ≦ 1, x + on the y ≦ 1) single crystal substrate 17, the formula includes at least one P-N junction In v Al w Ga (1- VW)
N(0≦v≦1,0≦w≦1,v+w≦1)で表わされるGaN系半導体積層構造を積層して、半導体発光素子が構成されているので、格子不整合や熱膨張係数の違いによる欠陥の発生が抑制された高品質な結晶層からなる発光素子を提供できる。 By stacking GaN-based semiconductor stacked structure represented by N (0 ≦ v ≦ 1,0 ≦ w ≦ 1, v + w ≦ 1), the semiconductor light emitting element is formed, the lattice mismatch and thermal expansion coefficient difference occurrence of defects due can provide a light emitting element composed of a high quality crystal layer is suppressed. また、基板裏面に電極が形成された発光素子やへき開で形成した共振器ミラーを有する半導体レーザを作製することも可能である。 It is also possible to manufacture a semiconductor laser having a resonator mirror formed by the light-emitting element and cleavage which electrodes are formed on the back surface of the substrate.

【0138】 [0138]

【発明の効果】以上に説明したように、請求項1記載の発明によれば、第1の基板にIn r Al s Ga (1-rs) As described above, according to the present invention, according to the first aspect of the invention, the first substrate In r Al s Ga (1- rs) N
(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を形成する工程と、In r Al s Ga (1-rs) N(0≦r≦1, (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) forming a single crystal thin film, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,
0≦s≦1,r+s≦1)単結晶薄膜をIn x Al y Ga 0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶と熱膨張係数がほぼ同等である第2の基板に貼り付ける工程と、第1の基板からIn r Al s Ga (1-rs) N(0 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) and the step of single crystal and thermal expansion coefficient pasted to the second substrate is substantially equal, In the first substrate r Al s Ga (1-rs ) N (0
≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を分離する工程と、第2の基板に貼り付けられたIn r Al s ≦ r ≦ 1,0 ≦ s ≦ 1 , r + s ≦ 1) and the step of separating the single crystal thin film, In r Al s G affixed to the second substrate
(1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜上に、In x Al y Ga (1-xy) N(0≦x≦1, a (1-rs) N ( 0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) on the single-crystal thin film, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,
0≦y≦1,x+y≦1)単結晶をエピタキシャル成長する工程と、第2の基板からIn x Al y Ga (1-xy) 0 ≦ y ≦ 1, x + y ≦ 1) a step of epitaxially growing a single crystal, an In x from the second substrate Al y Ga (1-xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶を分離する工程とにより、In x Al y Ga (1-xy) N(0≦x≦ (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) by a step of separating the single crystal, In x Al y Ga (1 -xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製するので、熱膨張係数差の大きな基板に厚く成長することによるクラックの発生や反りがなく、実用的な面積のIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ Since making 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal as a semiconductor substrate, there is no generation of cracks and warpage due to grow thick large substrate in thermal expansion coefficient difference, the practical area In x al y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶基板が作製できる。 1, x + y ≦ 1) single crystal substrate can be manufactured. また、第2 In addition, the second
の基板は、熱膨張係数がIn x Al y Ga (1-xy) N(0≦ The substrate has a thermal expansion coefficient of In x Al y Ga (1- xy) N (0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶とほぼ同等であるので、その結晶構造や格子定数は異なっても差し支えなく、これにより、基板選択の幅が増え、安価な基板を選択することで、低コストでIn x Al y Ga (1-xy) Since x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) is substantially equivalent to a single crystal, but can safely be different from the crystal structure and lattice constant, a result, increasing the width of the substrate selected, an inexpensive substrate by selecting, at a low cost in x Al y Ga (1- xy)
N(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板が作製できる。 N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate can be manufactured.

【0139】また、請求項2記載の発明によれば、請求項1記載の半導体基板の作製方法において、第2の基板は、多結晶In t Al u Ga (1-tu) N(0≦t≦1,0≦ [0139] According to the second aspect of the present invention, in the method for manufacturing a semiconductor substrate according to claim 1, wherein the second substrate is a polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦
u≦1,t+u≦1)基板であるので、熱膨張係数差の大きな基板に厚く成長することによるクラックの発生や反りがなく、実用的な面積のIn x Al y Ga (1-xy) because it is u ≦ 1, t + u ≦ 1) substrate, no crack generation or warp due to grow thick large substrate in thermal expansion coefficient difference, the practical area In x Al y Ga (1- xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板が作製できる。 (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate can be manufactured. また、構成元素が同一であるので、基板からの不純物の混入が低減できる。 Further, since the constituent elements are the same, it can be incorporated impurities reduced from the substrate.

【0140】また、請求項3記載の発明によれば、請求項2記載の半導体基板の作製方法において、In r Al s [0140] According to the third aspect of the present invention, in the method for manufacturing a semiconductor substrate according to claim 2, an In r Al s
Ga (1-rs) N(0≦r≦1,0≦s≦1,r+s≦1) Ga (1-rs) N ( 0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1)
単結晶薄膜、多結晶In t Al u Ga (1-tu) N(0≦t≦ Single crystal thin film, polycrystalline In t Al u Ga (1- tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)基板、In x Al y Ga 1,0 ≦ u ≦ 1, t + u ≦ 1) substrate, In x Al y Ga
(1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶の組成がすべて同一であるので、熱膨張係数差によるクラックの発生や反りがより一層低減され、より高品質の実用的な面積のIn x Al y Ga (1-xy) N(0≦x≦ (1-xy) N since (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) composition of the single crystal are all the same, crack generation or warping due to thermal expansion coefficient difference is further reduced, higher quality practical area of in x Al y Ga (1- xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶基板が作製できる。 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate can be manufactured. また構成元素が同一であるので、基板からの不純物も低減される。 Since constituent elements are the same, the impurity from the substrate is also reduced.

【0141】請求項4記載の発明によれば、第1の基板にIn t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1, [0141] 4. According to the invention described, In t Al u Ga (1 -tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1 to the first substrate,
t+u≦1)単結晶薄膜を形成する工程と、第1の基板からIn t Al u Ga (1-tu) N(0≦t≦1,0≦u≦ t + u ≦ 1) forming a single-crystal thin film, the first substrate In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦
1,t+u≦1)単結晶薄膜を分離する工程と、In t 1, t + u ≦ 1) and the step of separating the single crystal thin film, an In t A
u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+u≦ l u Ga (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦
1)単結晶薄膜を低融点金属を介して第2の基板に貼り付ける工程と、第2の基板に貼り付けられたIn t Al u 1) a step of attaching a single-crystal thin film on a second substrate via the low melting point metal, In t Al u affixed to a second substrate
Ga (1-tu) N(0≦t≦1,0≦u≦1,t+u≦1) Ga (1-tu) N ( 0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1)
単結晶薄膜上に、低融点金属の融点以上の温度で、In On the single crystal thin film, at a temperature above the melting point of the low melting point metal, In
x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x+y x Al y Ga (1-xy ) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y
≦1)単結晶をエピタキシャル成長する工程と、第2の基板からIn x Al y Ga (1-xy) N(0≦x≦1,0≦y ≦ 1) and the step of the single crystal is epitaxially grown, In x Al y Ga (1 -xy from the second substrate) N (0 ≦ x ≦ 1,0 ≦ y
≦1,x+y≦1)単結晶を低融点金属の融点以上の温度で分離する工程とにより、In x Al ≦ 1, by a step of separating at x + y ≦ 1) a temperature higher than the melting point of the single crystal low-melting metal, an In x Al y Ga (1-xy) y Ga (1-xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製するので、クラックや反りが低減された実用的な面積のIn x Al y Ga (1 (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) so producing a single crystal as the semiconductor substrate, the practical area of cracks and warpage is reduced In x Al y Ga (1 -xy) N(0≦x≦1, -xy) N (0 ≦ x ≦ 1,
0≦y≦1,x+y≦1)単結晶基板を低コストで作製することができる。 0 ≦ y ≦ 1, x + y ≦ 1) may be a single crystal substrate manufactured at low cost.

【0142】また、請求項5記載の発明によれば、第1 [0142] According to the invention of claim 5, wherein the first
の基板にIn t Al u Ga (1-tu) N(0≦t≦1,0≦u Substrate In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u of
≦1,t+u≦1)単結晶薄膜を形成する工程と、第1 ≦ 1, t + u ≦ 1) forming a single crystal thin film, the first
の基板からIn t Al u Ga (1-tu) N(0≦t≦1,0≦ From the substrate In t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦
u≦1,t+u≦1)単結晶薄膜を分離する工程と、I u ≦ 1, t + u ≦ 1) and separating the single-crystal thin film, I
t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1,t+ n t Al u Ga (1- tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t +
u≦1)単結晶薄膜を溶融状態の金属Gaを介して第2 u ≦ 1) second with a single crystal thin film via the metal Ga in the molten state
の基板に貼り付ける工程と、第2の基板に貼り付けられたIn t Al u Ga (1-tu) N(0≦t≦1,0≦u≦1, A step of attaching the substrate, In t Al u Ga affixed to a second substrate (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1,
t+u≦1)単結晶薄膜上に、金属Gaの融点以上の温度で、In x Al t + a u ≦ 1) single-crystal thin film, at a temperature above the melting point of the metal Ga, an In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶をエピタキシャル成長し、金属Gaを凝固させずに冷却させる工程と、第2の基板からIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦1,x 1, x + y ≦ 1) single crystal epitaxially grown, the step of cooling without solidifying the metal Ga, In x Al y Ga ( 1-xy from the second substrate) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x
+y≦1)単結晶を金属Gaの融点以上の温度で分離する工程とにより、In x Al y Ga (1-xy) N(0≦x≦ + Y ≦ 1) by the steps of the single crystal is separated at a temperature above the melting point of the metal Ga, In x Al y Ga ( 1-xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製するので、不純物が少なく、クラックや反りが低減された実用的な面積のIn x Al y Ga (1-xy) N(0≦ Since making 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal as a semiconductor substrate, impurities are less practical area cracks and warpage is reduced In x Al y Ga (1- xy) N ( 0 ≦
x≦1,0≦y≦1,x+y≦1)単結晶基板を低コストで作製することができる。 The x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate can be manufactured at low cost.

【0143】また、請求項6記載の発明によれば、請求項4または請求項5記載の半導体基板の作製方法において、前記第1の基板はIn t Al u Ga (1-tu) N(0≦t [0143] According to the sixth aspect of the present invention, in the method for manufacturing a semiconductor substrate according to claim 4 or claim 5, wherein the first substrate is In t Al u Ga (1- tu) N (0 ≦ t
≦1,0≦u≦1,t+u≦1)単結晶薄膜と同程度の熱膨張係数を有しているので、クラックや反りが低減された実用的な面積の高品質なIn x Al y Ga (1-xy) Since ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) has a thermal expansion coefficient comparable to the single-crystal thin film, high quality practical area cracks and warpage is reduced In x Al y Ga (1-xy) N
(0≦x≦1,0≦y≦1,x+y≦1)単結晶基板を低コストで作製することができる。 (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) may be a single crystal substrate manufactured at low cost.

【0144】また、請求項7記載の発明によれば、請求項1乃至請求項6のいずれか一項に記載の作製方法によって作製されたIn x Al y Ga (1-xy) N(0≦x≦1, [0144] According to the invention of claim 7, wherein, In x Al y Ga (1 -xy) which has been produced by a manufacturing method according to any one of claims 1 to 6 N (0 ≦ x ≦ 1,
0≦y≦1,x+y≦1)単結晶からなるので、GaN 0 ≦ y ≦ 1, x + y ≦ 1) since a single crystal, GaN
系半導体との格子整合性,熱伝導性,へき開性,導電性を備えた大面積のIn x Al y Ga (1-xy) N(0≦x≦ Lattice matching with the system semiconductor, thermal conductivity, cleavage resistance, a large area with a conductive In x Al y Ga (1- xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶基板を提供できる。 1,0 ≦ y ≦ 1, x + y ≦ 1) can provide a single crystal substrate.

【0145】また、請求項8記載の発明によれば、請求項7のIn x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ [0145] Further, according to the invention of claim 8, In x Al y Ga ( 1-xy) according to claim 7 N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶の半導体基板上に、少なくとも一つのP-N接合を含む一般式In v Al w Ga( 1-VW )N 1, x + a y ≦ 1) single crystal semiconductor substrate, the general formula In v Al w Ga (1- VW) N containing at least one P-N junction
(0≦v≦1,0≦w≦1,v+w≦1)で表わされるG (0 ≦ v ≦ 1,0 ≦ w ≦ 1, v + w ≦ 1) G represented by
aN系半導体積層構造が積層されて構成されているので、欠陥が低減された高品質な結晶層からなる半導体発光素子を提供できる。 Since aN based semiconductor stacked structure is formed by laminating, it is possible to provide a semiconductor light emitting element made of a high-quality crystal layer defects are reduced. また、基板裏面に電極が形成され、へき開による共振器ミラーを有する半導体レーザを提供できる。 Further, electrodes are formed on the back surface of the substrate, it is possible to provide a semiconductor laser having a resonator mirror by cleaving.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係る半導体基板の作製工程例を示す図である。 1 is a diagram showing a manufacturing process of a semiconductor substrate according to the present invention.

【図2】図1に示した半導体基板の作製工程例の具体例を示す図である。 2 is a diagram showing a specific example of a manufacturing process of the semiconductor substrate shown in FIG.

【図3】第2の基板を多結晶In t Al u Ga (1-tu) [3] The second substrate polycrystalline In t Al u Ga (1- tu) N
(0≦t≦1,0≦u≦1,t+u≦1)基板にする場合の作製工程例を示す図である。 (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) is a diagram showing a manufacturing process example for the substrate.

【図4】In r Al s Ga (1-rs) N(0≦r≦1,0≦s [4] In r Al s Ga (1- rs) N (0 ≦ r ≦ 1,0 ≦ s
≦1,r+s≦1)単結晶薄膜、多結晶In t Al u Ga ≦ 1, r + s ≦ 1 ) single-crystalline thin film, polycrystalline In t Al u Ga
(1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)基板、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) substrate, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
1,x+y≦1)単結晶の組成をすべて同一にする場合の作製工程例を示す図である。 1, all the composition of x + y ≦ 1) single crystal is a diagram showing a manufacturing process example for the same.

【図5】本発明に係る半導体発光素子の具体例を示す図である。 5 is a diagram showing a specific example of the semiconductor light emitting device according to the present invention.

【図6】本発明に係る半導体基板の作製工程例を示す図である。 Is a diagram showing a manufacturing process of a semiconductor substrate according to the present invention; FIG.

【図7】図6に示した半導体基板の作製工程例の具体例を示す図である。 7 is a diagram showing a specific example of a manufacturing process of the semiconductor substrate shown in FIG.

【図8】図6に示した半導体基板の作製工程例の具体例を示す図である。 8 is a diagram showing a specific example of a manufacturing process of the semiconductor substrate shown in FIG.

【図9】図6に示した半導体基板の作製工程例の具体例を示す図である。 9 is a diagram showing a specific example of a manufacturing process of the semiconductor substrate shown in FIG.

【図10】図6に示した半導体基板の作製工程例の具体例を示す図である。 10 is a diagram showing a specific example of a manufacturing process of the semiconductor substrate shown in FIG.

【図11】本発明に係る半導体発光素子の具体例を示す図である。 11 is a diagram showing a specific example of the semiconductor light emitting device according to the present invention.

【図12】従来の半導体レーザを示す図である。 12 is a diagram showing a conventional semiconductor laser.

【図13】従来の半導体レーザを示す図である。 13 is a diagram showing a conventional semiconductor laser.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 第1の基板(単結晶基板) 11 GaNバッファ層 12 In t Al u Ga (1-tu) N(0≦t≦ 10 first substrate (single crystalline substrate) 11 GaN buffer layer 12 In t Al u Ga (1 -tu) N (0 ≦ t ≦
1,0≦u≦1,t+u≦1)単結晶薄膜 13 有機系の接着剤 14 支持基板 15 第2の基板 16 低融点金属(インジウムまたはガリウム) 17 In x Al y Ga (1-xy) N(0≦x≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film 13 organic adhesive 14 supporting substrate 15 second substrate 16 low-melting metals (indium or gallium) 17 In x Al y Ga ( 1-xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶基板 20 (111)GaAs基板 21 AlAs層 22 GaAs層 31 n−GaNバッファ層 32 n−Al 0.15 Ga 0.85 Nクラッド層 33 n−GaN光ガイド層 34 In 0.15 Ga 0.85 N/In 0.02 Ga 0.98 N多重量子井戸構造活性層 35 p−GaN光ガイド層 36 p−Al 0.15 Ga 0.85 Nクラッド層 37 p−GaNキャップ層 38 SiO 2からなる保護層 39 p側オーミック電極 40 n側オーミック電極 50 第1の基板(単結晶基板) 51 GaNバッファ層 52 In r Al s Ga (1-rs) N(0≦r≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal substrate 20 (111) GaAs substrate 21 AlAs layer 22 GaAs layer 31 n-GaN buffer layer 32 n-Al 0.15 Ga 0.85 N cladding layer 33 n-GaN optical guide layer 34 In 0.15 Ga 0.85 N / In 0.02 Ga 0.98 N multiple quantum well structure active layer 35 p-GaN optical guide layer 36 p-Al 0.15 Ga 0.85 N protective layer 39 p made of a cladding layer 37 p-GaN cap layer 38 SiO 2 side ohmic electrode 40 n-side ohmic electrode 50 first substrate (single crystalline substrate) 51 GaN buffer layer 52 in r Al s Ga (1 -rs) n (0 ≦ r ≦
1,0≦s≦1,r+s≦1)単結晶薄膜 53 第2の基板 54 In x Al y Ga (1-xy) N(0≦x≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film 53 second substrate 54 In x Al y Ga (1 -xy) N (0 ≦ x ≦
1,0≦y≦1,x+y≦1)単結晶 111 (0001)サファイア基板 112 n型GaN低温バッファ層 113,132 n型のGaNからなる高温バッファ層 114 SiO 2選択成長マスク 115,133 n−In 0.1 Ga 0.9 Nクラック防止層 116,134 n−Al 0.14 Ga 0.86 N/GaN 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal 111 (0001) high-temperature buffer layer made of the sapphire substrate 112 n-type GaN low-temperature buffer layer 113,132 n-type GaN 114 SiO 2 selective growth mask 115,133 n- In 0.1 Ga 0.9 n anti-cracking layer 116,134 n-Al 0.14 Ga 0.86 n / GaN
MD−SLS(モジュレーションドープ歪み超格子)クラッド層 117,135 n−GaN光ガイド層 118,136 In 0.15 Ga 0.86 N/In 0.02 Ga MD-SLS (modulation doped strained superlattice) cladding layer 117,135 n-GaN optical guide layer 118,136 In 0.15 Ga 0.86 N / In 0.02 Ga
0.98 N MQW活性層 120,138 p−GaN層光ガイド層 121,139 p−Al 0.14 Ga 0.86 N/GaN M 0.98 N MQW active layer 120,138 p-GaN layer optical guide layer 121,139 p-Al 0.14 Ga 0.86 N / GaN M
D−SLSクラッド層 122,140 p型GaN層キャップ層 123,143 P側電極 124,142 SiO 2保護層 125,141 n側電極 131 (0001)面GaN基板 D-SLS cladding layer 122, 140 p-type GaN layer cap layer 123 and 143 P-side electrode 124, 142 SiO 2 protective layer 125,141 n-side electrode 131 (0001) plane GaN substrate

フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H01S 5/343 H01S 5/343 Fターム(参考) 4G077 AA03 BE11 BE15 DB08 ED06 FJ03 FJ06 HA02 HA12 TA04 5F041 AA40 CA02 CA03 CA04 CA05 CA14 CA23 CA34 CA40 CA65 CA74 CA82 CA92 FF16 5F045 AA02 AA04 AB09 AB14 AB17 AB31 AB32 AC07 AC12 AC15 AC19 AD14 AE29 AF01 AF04 AF07 AF09 CA09 CA10 CA11 CA12 CB01 CB02 DA51 DA52 DA53 DA54 DA55 DA57 DA62 DA63 DA64 DB01 GH08 GH09 HA11 HA12 HA14 HA16 5F073 AA13 AA74 CA07 CB02 CB04 CB05 CB07 DA05 EA29 5F103 AA04 DD01 GG01 HH03 HH04 JJ01 JJ03 KK01 LL01 LL02 LL03 LL16 LL17 LL18 PP03 PP07 RR08 RR10 Of the front page Continued (51) Int.Cl. 7 identification mark FI theme Court Bu (Reference) H01S 5/343 H01S 5/343 F-term (reference) 4G077 AA03 BE11 BE15 DB08 ED06 FJ03 FJ06 HA02 HA12 TA04 5F041 AA40 CA02 CA03 CA04 CA05 CA14 CA23 CA34 CA40 CA65 CA74 CA82 CA92 FF16 5F045 AA02 AA04 AB09 AB14 AB17 AB31 AB32 AC07 AC12 AC15 AC19 AD14 AE29 AF01 AF04 AF07 AF09 CA09 CA10 CA11 CA12 CB01 CB02 DA51 DA52 DA53 DA54 DA55 DA57 DA62 DA63 DA64 DB01 GH08 GH09 HA11 HA12 HA14 HA16 5F073 AA13 AA74 CA07 CB02 CB04 CB05 CB07 DA05 EA29 5F103 AA04 DD01 GG01 HH03 HH04 JJ01 JJ03 KK01 LL01 LL02 LL03 LL16 LL17 LL18 PP03 PP07 RR08 RR10

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 第1の基板にIn r Al s Ga (1-rs) To 1. A first substrate In r Al s Ga (1- rs) N
    (0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を形成する工程と、In r Al s Ga (1-rs) N(0≦r≦1, (0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) forming a single crystal thin film, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,
    0≦s≦1,r+s≦1)単結晶薄膜をIn x Al y Ga 0 ≦ s ≦ 1, r + s ≦ 1) single-crystal thin film In x Al y Ga
    (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶と熱膨張係数がほぼ同等である第2の基板に貼り付ける工程と、第1の基板からIn r Al s Ga (1-rs) N(0 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) and the step of single crystal and thermal expansion coefficient pasted to the second substrate is substantially equal, In the first substrate r Al s Ga (1-rs ) N (0
    ≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜を分離する工程と、第2の基板に貼り付けられたIn r Al s ≦ r ≦ 1,0 ≦ s ≦ 1 , r + s ≦ 1) and the step of separating the single crystal thin film, In r Al s G affixed to the second substrate
    (1-rs) N(0≦r≦1,0≦s≦1,r+s≦1)単結晶薄膜上に、In x Al y Ga (1-xy) N(0≦x≦1, a (1-rs) N ( 0 ≦ r ≦ 1,0 ≦ s ≦ 1, r + s ≦ 1) on the single-crystal thin film, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,
    0≦y≦1,x+y≦1)単結晶をエピタキシャル成長する工程と、第2の基板からIn x Al y Ga (1-x- 0 ≦ y ≦ 1, x + y ≦ 1) single crystal growing epitaxially from the second substrate In x Al y Ga (1- x- y) y) N
    (0≦x≦1,0≦y≦1,x+y≦1)単結晶を分離する工程とにより、In x Al y Ga (1-xy) N(0≦x≦ (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) by a step of separating the single crystal, In x Al y Ga (1 -xy) N (0 ≦ x ≦
    1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製することを特徴とする半導体基板の作製方法。 1,0 ≦ y ≦ 1, x + y ≦ 1) a method for manufacturing a semiconductor substrate, characterized in that to produce a single crystal as a semiconductor substrate.
  2. 【請求項2】 請求項1記載の半導体基板の作製方法において、第2の基板は、多結晶In t Al u Ga (1-tu) 2. A method for manufacturing a semiconductor substrate according to claim 1, wherein the second substrate is a polycrystalline In t Al u Ga (1- tu)
    N(0≦t≦1,0≦u≦1,t+u≦1)基板であることを特徴とする半導体基板の作製方法。 N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) a method for manufacturing a semiconductor substrate which is a substrate.
  3. 【請求項3】 請求項2記載の半導体基板の作製方法において、In r Al s Ga (1-rs) N(0≦r≦1,0≦s 3. A method for manufacturing a semiconductor substrate according to claim 2, wherein, In r Al s Ga (1 -rs) N (0 ≦ r ≦ 1,0 ≦ s
    ≦1,r+s≦1)単結晶薄膜、多結晶In t Al u Ga ≦ 1, r + s ≦ 1 ) single-crystalline thin film, polycrystalline In t Al u Ga
    (1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)基板、In x Al y Ga (1-xy) N(0≦x≦1,0≦y≦ (1-tu) N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) substrate, In x Al y Ga (1 -xy) N (0 ≦ x ≦ 1,0 ≦ y ≦
    1,x+y≦1)単結晶の組成がすべて同一であることを特徴とする半導体基板の作製方法。 1, x + y ≦ 1) a method for manufacturing a semiconductor substrate, wherein the single crystal of the composition are all identical.
  4. 【請求項4】 第1の基板にIn t Al u Ga (1-tu) 4. A first substrate In t Al u Ga (1- tu) N
    (0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を形成する工程と、第1の基板からIn t Al u Ga (1-tu) (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) forming a single-crystal thin film, the first substrate In t Al u Ga (1- tu)
    N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を分離する工程と、In t Al u Ga (1-tu) N(0≦t≦ N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) and the step of separating the single crystal thin film, In t Al u Ga (1 -tu) N (0 ≦ t ≦
    1,0≦u≦1,t+u≦1)単結晶薄膜を低融点金属を介して第2の基板に貼り付ける工程と、第2の基板に貼り付けられたIn t Al u Ga (1-tu) N(0≦t≦1, 1,0 ≦ u ≦ 1, t + u ≦ 1) and the step of attaching a single-crystal thin film on a second substrate via the low melting point metal, In t Al u Ga (1 -tu affixed to a second substrate ) N (0 ≦ t ≦ 1 ,
    0≦u≦1,t+u≦1)単結晶薄膜上に、低融点金属の融点以上の温度で、In x Al y Ga (1-xy) N(0≦x 0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film, at a temperature above the melting point of the low melting point metal, In x Al y Ga (1 -xy) N (0 ≦ x
    ≦1,0≦y≦1,x+y≦1)単結晶をエピタキシャル成長する工程と、第2の基板からIn x Al y Ga ≦ 1,0 ≦ y ≦ 1, In the x + y ≦ 1) single crystal growing epitaxially from the second substrate x Al y Ga
    (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶を低融点金属の融点以上の温度で分離する工程とにより、In x Al y Ga (1-x By a step of separating by (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) a temperature higher than the melting point of the single crystal low-melting metal, In x Al y Ga (1 -x -y) N(0≦x≦1,0≦y≦ -y) N (0 ≦ x ≦ 1,0 ≦ y ≦
    1,x+y≦1)単結晶を半導体基板として作製することを特徴とする半導体基板の作製方法。 1, x + y ≦ 1) a method for manufacturing a semiconductor substrate, characterized in that to produce a single crystal as a semiconductor substrate.
  5. 【請求項5】 第1の基板にIn t Al u Ga (1-tu) 5. A first substrate In t Al u Ga (1- tu) N
    (0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を形成する工程と、第1の基板からIn t Al u Ga (1-tu) (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) forming a single-crystal thin film, the first substrate In t Al u Ga (1- tu)
    N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜を分離する工程と、In t Al u Ga (1-tu) N(0≦t≦ N (0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) and the step of separating the single crystal thin film, In t Al u Ga (1 -tu) N (0 ≦ t ≦
    1,0≦u≦1,t+u≦1)単結晶薄膜を溶融状態の金属Gaを介して第2の基板に貼り付ける工程と、第2 1,0 ≦ u ≦ 1, t + u ≦ 1) and the step of attaching a single-crystal thin film on a second substrate via the metal Ga in the melt state, the second
    の基板に貼り付けられたIn t Al u Ga (1-tu) N(0≦ An In t pasted in the substrate Al u Ga (1-tu) N (0 ≦
    t≦1,0≦u≦1,t+u≦1)単結晶薄膜上に、金属Gaの融点以上の温度で、In x Al y Ga (1-xy) to t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) single-crystal thin film, at a temperature above the melting point of the metal Ga, In x Al y Ga ( 1-xy) N
    (0≦x≦1,0≦y≦1,x+y≦1)単結晶をエピタキシャル成長し、金属Gaを凝固させずに冷却させる工程と、第2の基板からIn x Al y Ga (1-xy) N(0≦x (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal epitaxially grown, the step of cooling without solidifying the metal Ga, from the second substrate In x Al y Ga (1- xy) N (0 ≦ x
    ≦1,0≦y≦1,x+y≦1)単結晶を金属Gaの融点以上の温度で分離する工程とにより、In x Al y Ga ≦ a 1,0 ≦ y ≦ 1, x + y ≦ 1) single crystal by a step of separating at a temperature above the melting point of the metal Ga, In x Al y Ga
    (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶を半導体基板として作製することを特徴とする半導体基板の作製方法。 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) a method for manufacturing a semiconductor substrate, characterized in that to produce a single crystal as a semiconductor substrate.
  6. 【請求項6】 請求項4または請求項5記載の半導体基板の作製方法において、前記第1の基板はIn t Al u 6. The method of claim 4 or the method for manufacturing a semiconductor substrate according to claim 5, wherein the first substrate is In t Al u G
    (1-tu) N(0≦t≦1,0≦u≦1,t+u≦1)単結晶薄膜と同程度の熱膨張係数を有していることを特徴とする半導体基板の作製方法。 a (1-tu) N ( 0 ≦ t ≦ 1,0 ≦ u ≦ 1, t + u ≦ 1) a method for manufacturing a semiconductor substrate, characterized in that it has a thermal expansion coefficient comparable to the single-crystal thin film.
  7. 【請求項7】 請求項1乃至請求項6のいずれか一項に記載の作製方法によって作製されたIn x Al y Ga 7. produced by the method of preparation according to any one of claims 1 to 6 In x Al y Ga
    (1-xy) N(0≦x≦1,0≦y≦1,x+y≦1)単結晶からなることを特徴とする半導体基板。 (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) semiconductor substrate, characterized in that it consists of a single crystal.
  8. 【請求項8】 請求項7のIn x Al y Ga (1-xy) N(0 8. according to claim 7 In x Al y Ga (1 -xy) N (0
    ≦x≦1,0≦y≦1,x+y≦1)単結晶の半導体基板上に、少なくとも一つのP-N接合を含む一般式In v ≦ x ≦ 1,0 ≦ y ≦ a 1, x + y ≦ 1) single crystal semiconductor substrate, the general formula an In v containing at least one P-N junction
    Al w Ga( 1-VW )N(0≦v≦1,0≦w≦1,v+w Al w Ga (1-VW) N (0 ≦ v ≦ 1,0 ≦ w ≦ 1, v + w
    ≦1)で表わされるGaN系半導体積層構造が積層されて構成されていることを特徴とする半導体発光素子。 The semiconductor light emitting device GaN-based semiconductor stacked structure is characterized in that it is formed by laminating represented by ≦ 1).
JP17249599A 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element Pending JP2001007394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17249599A JP2001007394A (en) 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17249599A JP2001007394A (en) 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2001007394A true true JP2001007394A (en) 2001-01-12

Family

ID=15943044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17249599A Pending JP2001007394A (en) 1999-06-18 1999-06-18 Semiconductor substrate, manufacture thereof and semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2001007394A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319545A (en) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd MANUFACTURING METHOD OF GaN CRYSTAL AND BASE MATERIAL FOR CRYSTAL GROWTH
US7105857B2 (en) 2002-07-08 2006-09-12 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US7301175B2 (en) 2001-10-12 2007-11-27 Nichia Corporation Light emitting apparatus and method of manufacturing the same
JP2008543087A (en) * 2005-05-31 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents of The University of California Metal organic chemical vapor deposition (MOCVD) due to the flat non-polar {1-100} m plane gallium nitride growth method and apparatus
KR100916199B1 (en) * 2007-08-16 2009-09-08 삼성전기주식회사 Manufacturing method of single crystal substrate and manufacturing method of solar cell using it
WO2012090252A1 (en) * 2010-12-28 2012-07-05 Dowaエレクトロニクス株式会社 Semiconductor device and process for production thereof
US8450192B2 (en) 2002-12-16 2013-05-28 The Regents Of The University Of California Growth of planar, non-polar, group-III nitride films
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
US9196793B2 (en) 2012-03-27 2015-11-24 Nichia Corporation Vertical nitride semiconductor device and method for manufacturing same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319545A (en) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd MANUFACTURING METHOD OF GaN CRYSTAL AND BASE MATERIAL FOR CRYSTAL GROWTH
US7301175B2 (en) 2001-10-12 2007-11-27 Nichia Corporation Light emitting apparatus and method of manufacturing the same
US7390684B2 (en) 2001-10-12 2008-06-24 Nichia Corporation Light emitting apparatus and method of manufacturing the same
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
US7105857B2 (en) 2002-07-08 2006-09-12 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US7378334B2 (en) 2002-07-08 2008-05-27 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US8450192B2 (en) 2002-12-16 2013-05-28 The Regents Of The University Of California Growth of planar, non-polar, group-III nitride films
US8795440B2 (en) 2005-05-31 2014-08-05 The Regents Of The University Of California Growth of non-polar M-plane III-nitride film using metalorganic chemical vapor deposition (MOCVD)
JP2008543087A (en) * 2005-05-31 2008-11-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアThe Regents of The University of California Metal organic chemical vapor deposition (MOCVD) due to the flat non-polar {1-100} m plane gallium nitride growth method and apparatus
KR101499203B1 (en) 2005-05-31 2015-03-18 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Growth of planar non-polar (1-100) m-plane gallium nitride with metalorganic chemical vapor deposition (MOCVD)
JP2014099616A (en) * 2005-05-31 2014-05-29 Regents Of The Univ Of California Method and device for growing planar non-polar {1-100} m-plane gallium nitride using metalorganic chemical vapor deposition (mocvd)
KR100916199B1 (en) * 2007-08-16 2009-09-08 삼성전기주식회사 Manufacturing method of single crystal substrate and manufacturing method of solar cell using it
CN103283003A (en) * 2010-12-28 2013-09-04 同和电子科技有限公司 Semiconductor device and process for production thereof
US8963290B2 (en) 2010-12-28 2015-02-24 Dowa Electronics Materials Co., Ltd. Semiconductor device and manufacturing method therefor
US20140015105A1 (en) * 2010-12-28 2014-01-16 Wavesquare Inc. Semiconductor device and manufacturing method therefor
WO2012090252A1 (en) * 2010-12-28 2012-07-05 Dowaエレクトロニクス株式会社 Semiconductor device and process for production thereof
JP5847732B2 (en) * 2010-12-28 2016-01-27 Dowaエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
US9196793B2 (en) 2012-03-27 2015-11-24 Nichia Corporation Vertical nitride semiconductor device and method for manufacturing same
US9287481B2 (en) 2012-03-27 2016-03-15 Nichia Corporation Vertical nitride semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
US8351478B2 (en) Growth structures and method for forming laser diodes on {30-31} or off cut gallium and nitrogen containing substrates
US5780873A (en) Semiconductor device capable of easily forming cavity and its manufacturing method
US20040209402A1 (en) Method for making Group III nitride devices and devices produced thereby
US20040251471A1 (en) Light emitting element structure using nitride bulk single crystal layer
US20050279994A1 (en) Semiconductor laser device and manufacturing method thereof
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
US20040087051A1 (en) Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
JP3515974B2 (en) Nitride semiconductor, manufacturing method thereof and a nitride semiconductor device
US6887770B2 (en) Method for fabricating semiconductor device
US20010038656A1 (en) Nitride semiconductor device
US20030089906A1 (en) Semiconductor device and method for fabricating the same
JP2003017790A (en) Nitride-based semiconductor device and manufacturing method
JPH11251253A (en) Nitride semiconductor substrate and manufacture thereof
JP2002009004A (en) Method of manufacturing nitride semiconductor, nitride semiconductor device, method of manufacturing the same semiconductor light emitting device and its manufacturing method
JP2000232239A (en) Growth of nitride semiconductor film and nitride semiconductor element
US20060086948A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2000244061A (en) Nitride semiconductor and method for growing the same
JPH11312825A (en) Method for growing nitride semiconductor and nitride semiconductor element
JP2004072052A (en) Semiconductor device and manufacturing method thereof
JPH11191657A (en) Growing method of nitride semiconductor and nitride semiconductor device
JP2003124572A (en) Method for fabricating semiconductor light emitting element, semiconductor light emitting element, method for fabricating semiconductor element, semiconductor element, method for fabricating element, and element
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
US20050030994A1 (en) Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
JPH11219910A (en) Method of growing nitride semiconductor and nitride semiconductor element
US20020000558A1 (en) Gallium nitride based light emitting element