JP2003109494A - Manufacturing method for electron source - Google Patents

Manufacturing method for electron source

Info

Publication number
JP2003109494A
JP2003109494A JP2001304612A JP2001304612A JP2003109494A JP 2003109494 A JP2003109494 A JP 2003109494A JP 2001304612 A JP2001304612 A JP 2001304612A JP 2001304612 A JP2001304612 A JP 2001304612A JP 2003109494 A JP2003109494 A JP 2003109494A
Authority
JP
Japan
Prior art keywords
electron
voltage
wiring
row
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001304612A
Other languages
Japanese (ja)
Other versions
JP2003109494A5 (en
Inventor
Takeshi Takegami
毅 竹上
Kazuhiro Kamishiro
和浩 神代
Isaaki Kawade
一佐哲 河出
Takahiro Oguchi
高弘 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001304612A priority Critical patent/JP2003109494A/en
Priority to US10/254,507 priority patent/US6851995B2/en
Priority to CNB021438048A priority patent/CN1249767C/en
Publication of JP2003109494A publication Critical patent/JP2003109494A/en
Publication of JP2003109494A5 publication Critical patent/JP2003109494A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for an electron source capable of uniformly activating the whole electron emission element. SOLUTION: An activation process is so formed that set values of a partial pressure of activation gas are changed in multiple stage and a compensation voltage is not applied prevented for a prescribed period of time after changing the set value. Alternatively, the activation processes are repeatedly performed for multiple times while changing a single line wiring or column wiring and the compensation voltage is prevented from being impressed for the prescribed period of time after changing the line wiring or the column wiring.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、活性化工程を有す
る電子源の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electron source having an activation step.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱陰極素子と
冷陰極素子の2種類が知られている。このうち冷陰極素
子では、例えば表面伝導型放出素子や、電界放出型素子
(以下、FE型と記す)や、金属/絶縁層/金属型放出
素子(以下、MIM型と記す)等が知られている。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, a hot cathode device and a cold cathode device. Among them, as the cold cathode element, for example, a surface conduction type emission element, a field emission type element (hereinafter referred to as FE type), a metal / insulating layer / metal type emission element (hereinafter referred to as MIM type), etc. are known. ing.

【0003】FE型の例としては、例えば、W.P.D
yke & W.W.Dolan,“Field em
ission”,Advance in Electr
onPhysics,8,89(1956)や、或は、
C.A.Spindt,“Physical prop
erties of thin−film field
emission cathodes with m
olybdenium cones”,J.Appl.
Phys.,47,5248(1976)等が知られて
いる。
As an example of the FE type, for example, W. P. D
yke & W. W. Dolan, "Field em
"Ission", Advance in Electr
onPhysics, 8, 89 (1956), or
C. A. Spindt, "Physical prop
erties of thin-film field
Emission cathodes with m
lybdenium cones ", J. Appl.
Phys. , 47, 5248 (1976) and the like are known.

【0004】また、MIM型の例としては、例えば、
C.A.Mead,“Operation of tu
nnel−emission Devices”,J.
Appl.Phys.,32,646(1961)等が
知られている。
As an example of the MIM type, for example,
C. A. Mead, "Operation of tu
nnel-emission Devices ", J.
Appl. Phys. , 32,646 (1961) and the like are known.

【0005】表面伝導型放出素子としては、例えば、
M.I.Elinson,RadioE−ng.Ele
ctron Phys.,10,1290,(196
5)や、後述する他の例が知られている。
The surface conduction electron-emitting device is, for example,
M. I. Elinson, RadioE-ng. Ele
ctron Phys. , 10, 1290, (196
5) and other examples described later are known.

【0006】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、エリンソン(Elinso
n)等によるSnO2薄膜を用いたものの他に、Au薄
膜によるもの[G.Dittmer:“Thin So
lid Films”,9,317(1972)]や、
In23/SnO2薄膜によるもの[M.Hartwe
ll and C.G.Fonstad:“IEEE
Trans.ED Conf.”,519(197
5)]や、カーボン薄膜によるもの[荒木久 他:真
空、第26巻、第1号、22(1983)]等が報告さ
れている。
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs in a small-area thin film formed on a substrate by passing a current in parallel with the film surface. As this surface conduction electron-emitting device, Elinson (Elinso)
n) and the like using the SnO 2 thin film, as well as the Au thin film [G. Dittmer: "Thin So
lid Films ”, 9, 317 (1972)],
In 2 O 3 / SnO 2 thin film [M. Hartwe
ll and C.I. G. Fonstad: “IEEE
Trans. ED Conf. , 519 (197
5)], and carbon thin films [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983)] and the like.

【0007】これらの表面伝導型放出素子の素子構成の
典型的な例として、図16に前述のM.Hartwel
l等による素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。
As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
Figure 2 shows a plan view of the element according to l etc. In the figure, 300
Reference numeral 1 is a substrate, and 3004 is a conductive thin film made of a metal oxide formed by sputtering.

【0008】導電性薄膜3004は、図示のようにH字
形の平面形状に形成されている。この導電性薄膜300
4に、後述の通電フォーミングと呼ばれる通電処理を施
すことにより、電子放出部3005が形成される。図中
の間隔Lは、0.5〜1[mm],幅Wは、0.1[m
m]に設定されている。なお、図示の便宜から、電子放
出部3005は導電性薄膜3004の中央に矩形の形状
で示したが、これは模式的なものであり、実際の電子放
出部の位置や形状を忠実に表現しているわけではない。
The conductive thin film 3004 is formed in an H-shaped plane shape as shown in the figure. This conductive thin film 300
The electron emission portion 3005 is formed by performing an energization process called energization forming described later on 4. The interval L in the figure is 0.5 to 1 [mm], and the width W is 0.1 [m.
m] is set. For convenience of illustration, the electron-emitting portion 3005 is shown as a rectangular shape in the center of the conductive thin film 3004, but this is a schematic one and faithfully represents the actual position and shape of the electron-emitting portion. It doesn't mean that.

【0009】M.Hartwell等による素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。
M. In the above-mentioned surface conduction electron-emitting device including the device by Hartwell, etc., the electron-emitting portion 3005 is obtained by performing an energization process called energization forming on the conductive thin film 3004 before the electron emission.
Was commonly formed.

【0010】即ち、通電フォーミングとは、導電性薄膜
3004の両端に一定の直流電圧、若しくは、例えば1
[V/分]程度の非常にゆっくりとしたレートで昇圧す
る直流電圧を印加して通電し、導電性薄膜3004を局
所的に破壊若しくは変形若しくは変質せしめ、電気的に
高抵抗な状態の電子放出部3005を形成することであ
る。
That is, the energization forming means a constant DC voltage across the conductive thin film 3004, or, for example, 1
A direct current voltage is applied at a very slow rate of about [V / min] to energize the conductive thin film 3004 to locally destroy, deform, or alter the properties thereof, so that electrons are emitted in an electrically high resistance state. That is to form the portion 3005.

【0011】そして、局所的に破壊若しくは変形若しく
は変質した導電性薄膜3004の一部には、亀裂が発生
する。この通電フォーミング後に導電性薄膜3004に
適宜の電圧を印加した場合には、この亀裂付近において
電子放出が行われる。
Then, a crack is generated in a part of the conductive thin film 3004 which is locally destroyed, deformed or altered. When an appropriate voltage is applied to the conductive thin film 3004 after this energization forming, electrons are emitted near this crack.

【0012】本願出願人は、上述した電子放出素子を多
数配置した電子源と、それら電子源より放出された電子
によって、可視光を発光せしめる蛍光体とを組み合わせ
た画像形成装置を提案している(USP506688
3)。
The applicant of the present application has proposed an image forming apparatus in which an electron source in which a large number of the above-mentioned electron-emitting devices are arranged and a phosphor which emits visible light by the electrons emitted from the electron sources are combined. (USP506688
3).

【0013】また、前述した電子源、並びに画像形成装
置を製造するに際して、本願出願人は上述の電子放出素
子に、通電活性化処理と呼ぶ新たな工程を付加し、この
通電活性化工程において、当該素子の電子放出部の近傍
に、炭素あるいは炭素化合物を堆積させ、真空中での各
電子放出素子からの放出電流を増加させることを提案し
ている。
Further, when manufacturing the electron source and the image forming apparatus described above, the applicant of the present application adds a new process called energization activation treatment to the electron-emitting device described above, and in this energization activation process, It has been proposed to deposit carbon or a carbon compound in the vicinity of the electron emission portion of the device to increase the emission current from each electron emission device in vacuum.

【0014】この通電活性化工程は、通電フォーミング
処理の終了後に電子放出素子に施す処理であり、1×1
-2Paから1×10-3Pa程度の真空度の環境下にお
いて、所定のパルス電圧の印加を繰り返すことにより、
当該素子からの放出電流を著しく増加させる処理であ
る。
This energization activation process is a process performed on the electron-emitting device after the energization forming process is completed and is 1 × 1.
By repeatedly applying a predetermined pulse voltage in an environment of a vacuum degree of about 0 -2 Pa to about 1 x 10 -3 Pa,
This is a process of significantly increasing the emission current from the device.

【0015】ここで、活性化処理時の表面伝導型電子放
出素子に流れる素子電流Ifおよび放出電流Ieの測定
を行うための構成の概略図を図17に示す。
Here, FIG. 17 shows a schematic diagram of a configuration for measuring the device current If and the emission current Ie flowing through the surface conduction electron-emitting device during the activation process.

【0016】この図は、活性化処理時の素子電流Ifと
放出電流Ieの測定系を示している。電子放出部を有す
る導電性薄膜1104(この導電性薄膜1104上に更
に薄膜1113が形成されて電子放出部が形成されてい
る)は、電極1102,1103を介して活性化電源1
112に接続されている。1114は、表面伝導型電子
放出素子から放出される放出電流Ieを補足するための
アノード電極である。このアノード電極1114には、
直流高圧電源1115および電流計1116が接続され
ている。
This figure shows a measurement system for the device current If and the emission current Ie during the activation process. A conductive thin film 1104 having an electron emitting portion (a thin film 1113 is further formed on the conductive thin film 1104 to form an electron emitting portion) is connected to the activation power source 1 via electrodes 1102 and 1103.
It is connected to 112. Reference numeral 1114 is an anode electrode for supplementing the emission current Ie emitted from the surface conduction electron-emitting device. In this anode electrode 1114,
A DC high voltage power supply 1115 and an ammeter 1116 are connected.

【0017】この活性化処理では、有機物を含有する雰
囲気下(以下、このガス雰囲気のことを活性化ガス圧力
と記す)で、活性化電源1112から素子電極間(電子
放出部)に、適宜の電圧パルスを繰り返して印加してい
ることを示している。
In this activation treatment, under an atmosphere containing an organic substance (hereinafter, this gas atmosphere will be referred to as an activation gas pressure), an appropriate amount is provided between the activation power source 1112 and the element electrode (electron emission portion). It shows that the voltage pulse is repeatedly applied.

【0018】また、電流計1111および電流計111
6により測定を行った素子電流Ifおよび放出電流Ie
の一例を図18に示す。
Also, the ammeter 1111 and the ammeter 111
6, the device current If and the emission current Ie measured
An example is shown in FIG.

【0019】図18から明らかなように、活性化電源1
112(図17)からパルス電圧を印加しはじめると、
時間の経過と共に素子電流Ifおよび放出電流Ieは増
加する。素子電流Ifおよび放出電流Ieが所望の値に
なった時点で、電圧印加を停止し工程を終了する。
As is apparent from FIG. 18, the activation power supply 1
When the pulse voltage is applied from 112 (FIG. 17),
The device current If and the emission current Ie increase with the passage of time. When the device current If and the emission current Ie reach desired values, the voltage application is stopped and the process ends.

【0020】このように、予め設定された素子電流値お
よび放出電流値で活性化工程を終了することにより、素
子電流Ifおよび放出電流Ieの再現性は向上する。
Thus, the reproducibility of the device current If and the emission current Ie is improved by finishing the activation process with the preset device current value and emission current value.

【0021】以下の説明では、活性化の進行状況をモニ
タリングした素子電流Ifおよび放出電流Ieを、それ
ぞれ素子電流Ifプロファイル、放出電流Ieプロファ
イルと呼ぶ。
In the following description, the device current If and the emission current Ie whose progress of activation is monitored are referred to as a device current If profile and an emission current Ie profile, respectively.

【0022】本願発明者らは、さらに、多数の表面伝導
型放出素子を配列した電子源、ならびにこの電子源を応
用した画像表示装置について研究を行ってきた。
The inventors of the present application have further researched an electron source in which a large number of surface conduction electron-emitting devices are arranged, and an image display device to which this electron source is applied.

【0023】本願発明者らは、たとえば、図19に示す
電気的な配線方法による電子源を試みてきた。すなわ
ち、表面伝導型放出素子を2次元的に多数個配列し、こ
れらの素子を図示のようにマトリクス状に配線した電子
源である。
The inventors of the present application have tried, for example, an electron source by the electrical wiring method shown in FIG. That is, it is an electron source in which a large number of surface conduction electron-emitting devices are arranged two-dimensionally and these devices are wired in a matrix as shown in the drawing.

【0024】図中、4001は表面伝導型放出素子を模
式的に示したものであり、4002は行方向配線であ
り、4003は列方向配線である。行方向配線4002
および列方向配線4003は、実際には有限の電気抵抗
を有するものであるが、図においては配線抵抗400
4,4005として示されている。上述のような配線方
法を、単純マトリクス配線と呼ぶ。
In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 is a row direction wiring, and 4003 is a column direction wiring. Row wiring 4002
The column wiring 4003 and the column wiring 4003 actually have a finite electric resistance, but in the figure, the wiring resistance 400
4,4005. The wiring method as described above is called simple matrix wiring.

【0025】なお、図示の便宜上、6×6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用の電子源の場
合には、所望の画像表示を行うのに足りるだけの素子を
配列し配線するものである。
Although a 6 × 6 matrix is shown for convenience of illustration, the scale of the matrix is not limited to this. For example, in the case of an electron source for an image display device, a desired image display is performed. It arranges and wires the elements enough to carry out.

【0026】表面伝導型放出素子を単純マトリクス配線
した電子源においては、所望の電子を出力させるため、
行方向配線4002および列方向配線4003に適宜の
電気信号を印加する。
In the electron source in which the surface conduction electron-emitting devices are wired in a simple matrix, in order to output desired electrons,
Appropriate electric signals are applied to the row wiring 4002 and the column wiring 4003.

【0027】たとえば、マトリクスの中の任意の1行の
表面伝導型放出素子を駆動するには、選択する行の行方
向配線4002には選択電圧Vsを印加して、同時に非
選択の行の行方向配線4002には非選択電圧Vnsを
印加する。これと同期して列方向配線4003に電子を
出力するための駆動電圧Veを印加する。
For example, in order to drive the surface conduction electron-emitting device of any one row in the matrix, the selection voltage Vs is applied to the row-direction wiring 4002 of the row to be selected, and the rows of the non-selected rows at the same time. The non-selection voltage Vns is applied to the direction wiring 4002. In synchronization with this, a drive voltage Ve for outputting electrons is applied to the column-direction wiring 4003.

【0028】この方法によれば、配線抵抗4004およ
び配線抵抗4005による電圧降下を無視すれば、選択
する行の表面伝導型放出素子には、Ve−Vsの電圧が
印加され、また非選択行の表面伝導型放出素子にはVe
−Vnsの電圧が印加される。
According to this method, if the voltage drop due to the wiring resistance 4004 and the wiring resistance 4005 is ignored, a voltage of Ve-Vs is applied to the surface conduction electron-emitting device of the selected row and that of the non-selected row. Ve for the surface conduction electron-emitting device
A voltage of −Vns is applied.

【0029】従って、Ve,Vs,Vnsを適宜の大き
さの電圧にすれば選択する行の表面伝導型放出素子だけ
から所望の強度の電子を出力させることができ、また列
方向配線の各々に異なる駆動電圧Veを印加すれば、選
択する行の素子の各々から異なる強度の電子を出力させ
ることができる。
Therefore, by setting Ve, Vs, and Vns to appropriate voltages, it is possible to output electrons of desired intensity only from the surface conduction electron-emitting devices of the selected row, and to each of the column-direction wirings. By applying different drive voltages Ve, it is possible to output electrons with different intensities from the elements of the selected row.

【0030】また、表面伝導型放出素子の応答速度は高
速であるため、駆動電圧Veを印加する時間の長さを変
えれば、電子を出力させる時間の長さも変えることがで
きる。
Further, since the response speed of the surface conduction electron-emitting device is high, the length of time for outputting electrons can be changed by changing the length of time for applying the drive voltage Ve.

【0031】したがって、表面伝導型放出素子を単純マ
トリクス配線した電子源にはいろいろな用途が考えられ
ており、たとえば画像情報に応じた電圧信号を適宜印加
すれば、画像表示装置用の電子源として応用できるもの
と期待される。
Therefore, various uses are considered for the electron source in which the surface conduction electron-emitting devices are wired in a simple matrix. For example, by appropriately applying a voltage signal according to image information, the electron source can be used as an electron source for an image display device. Expected to be applicable.

【0032】配線抵抗による電圧降下が無視できる場合
の駆動について上述してきたが、大規模マトリックスパ
ネルなどを用いた場合、配線抵抗を無視することができ
ず、通電活性化工程において影響があった。そこで、我
々は鋭意検討した結果、行方向配線による電圧降下の影
響を、列方向の配線から電圧を印加することで補償する
電圧補償法が有効であることを示してきた(特許第30
87849号)。
The driving in the case where the voltage drop due to the wiring resistance can be ignored has been described above. However, when a large-scale matrix panel or the like is used, the wiring resistance cannot be ignored, which has an influence on the energization activation process. Therefore, as a result of intensive studies, we have shown that a voltage compensation method for compensating the influence of the voltage drop due to the row-directional wiring by applying a voltage from the column-directional wiring is effective (Patent No. 30).
87849).

【0033】[0033]

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。
However, in the case of the above-mentioned prior art, the following problems have occurred.

【0034】多数の電子放出素子からなる電子源基板に
は、例えばM行N列にわたりマトリクス状に電子放出素
子を配置した単純マトリクス構成の電子源基板が挙げら
れる。このような基板に対して、上述のような通電活性
化工程を行う場合、素子電極と接続されたM行N列の共
通の配線に電圧を印加して行われる。
Examples of the electron source substrate composed of a large number of electron emitting elements include an electron source substrate having a simple matrix configuration in which the electron emitting elements are arranged in a matrix form in M rows and N columns. When the energization activation step as described above is performed on such a substrate, a voltage is applied to a common wiring of M rows and N columns connected to the device electrodes.

【0035】しかし、上記したような単純マトリクス構
成の電子源基板に対して通電活性化工程を行うと、電子
放出特性にばらつきがでるという問題があった。その原
因として、活性化ガス雰囲気の変動によるもの、マトリ
クス配線による配線抵抗の影響によるものが挙げられ、
これらの原因を取り除く手法を我々は鋭意検討してき
た。
However, when the energization activation process is performed on the electron source substrate having the simple matrix structure as described above, there is a problem in that electron emission characteristics vary. The causes include changes in the activated gas atmosphere and effects of wiring resistance due to matrix wiring.
We have diligently studied a method for removing these causes.

【0036】その結果、活性化ガス雰囲気の変動の影響
を除去するためには、通電活性化工程を少なくとも2段
階以上の複数工程に分割し、活性化ガス雰囲気の影響を
除去する方法(詳細は後述)が有効であることを発見し
た。
As a result, in order to eliminate the influence of the fluctuation of the activation gas atmosphere, the method of removing the influence of the activation gas atmosphere by dividing the energization activation step into a plurality of steps of at least two stages (details will be given). It has been found that (see below) is effective.

【0037】また、マトリクス配線による配線抵抗の影
響を除去するためには、電圧降下の影響を補償する通電
方法(詳細は後述)が有効であることを発見した。
Further, it has been found that an energization method (details will be described later) for compensating for the influence of the voltage drop is effective for eliminating the influence of the wiring resistance due to the matrix wiring.

【0038】しかし、活性化ガス雰囲気の変動影響を除
去する上述の方法と、マトリクス配線による配線抵抗の
影響を除去する上述の方法を、同時に使用した場合に
は、かえって電子放出特性をばらつかせてしまい、電子
放出特性のばらつきを解消する方法として不十分なとこ
ろがあった。
However, when the above-mentioned method for removing the influence of the fluctuation of the activated gas atmosphere and the above-mentioned method for removing the influence of the wiring resistance due to the matrix wiring are used at the same time, the electron emission characteristics are rather varied. As a result, there is an inadequate method for eliminating the variation in electron emission characteristics.

【0039】本願発明で解決しようとしているのは、こ
の点についてである。
This point is what the present invention is trying to solve.

【0040】以下、まず、上述の「マトリクス配線によ
る配線抵抗の影響除去方法」と「活性化ガス雰囲気の変
動影響除去方法」について説明し、次に、本願発明の課
題である、これらの方法を組み合わせた場合の不十分な
点について説明する。
Hereinafter, the above-mentioned “method of removing the influence of wiring resistance by matrix wiring” and “method of eliminating the influence of fluctuations in the activating gas atmosphere” will be described first, and then these methods, which are the subject of the present invention, will be described. Insufficient points when combined are explained.

【0041】「マトリクス配線による配線抵抗の影響除
去方法」について述べる。
The "method of removing the influence of wiring resistance by matrix wiring" will be described.

【0042】マトリクス配線による配線抵抗の影響除去
方法を説明するのに先立ち、単純マトリクス構成の電子
源に対する通電活性化方法について述べる。
Prior to explaining the method of removing the influence of the wiring resistance by the matrix wiring, a method of energizing and energizing an electron source having a simple matrix structure will be described.

【0043】ここでは、行配線単位で通電活性化する方
法について、図20を参照して説明する。
Here, a method of energizing activation for each row wiring will be described with reference to FIG.

【0044】図中、74は表面伝導型放出素子を模式的
に示したものであり、72は行配線であり、73は列配
線である。行配線72および列配線73は、有限の電気
抵抗78を有するものである。このような配線方法を、
単純マトリクス配線と呼ぶ。
In the figure, 74 is a schematic representation of a surface conduction electron-emitting device, 72 is a row wiring, and 73 is a column wiring. The row wiring 72 and the column wiring 73 have a finite electric resistance 78. This wiring method
Called simple matrix wiring.

【0045】この図では、2行目の配線(DX2)に電
圧印加する場合を示している。2行目に電圧を印加する
ために、列方向の配線をすべてGNDに設置し、2行目
の電源79から電圧を供給している。また、電流計76
で、行配線DX2に流れる素子電流値を測定する。
This drawing shows the case where a voltage is applied to the wiring (DX2) in the second row. In order to apply the voltage to the second row, all the wiring in the column direction is installed in GND, and the voltage is supplied from the power supply 79 in the second row. Also, ammeter 76
Then, the element current value flowing in the row wiring DX2 is measured.

【0046】通電に用いる電圧波形を図21に示す。通
電活性化には、パルス波形を用いて行う。ここでは、パ
ルス波形として矩形パルスを用いる場合について示して
おり、パルス波形がパルス幅T0,パルス周期T1の矩
形パルスであることを示している。
The voltage waveform used for energization is shown in FIG. The energization activation is performed using a pulse waveform. Here, the case where a rectangular pulse is used as a pulse waveform is shown, and it is shown that the pulse waveform is a rectangular pulse having a pulse width T0 and a pulse period T1.

【0047】単純マトリクス構成の電子源は、このよう
に行配線単位に通電することで行われる。
The electron source having the simple matrix structure is operated by energizing the row wiring units as described above.

【0048】しかし、大規模なマトリクス配線接続され
た電子源に対して、このような通電活性化を行うと、素
子位置により電子放出特性がばらついてしまうという問
題があった。それは、配線抵抗による電圧降下の影響
で、マトリクス端部の素子に印加される電圧とマトリク
ス中央部の素子に印加される電圧が異なるためである。
However, when such energization activation is performed on an electron source connected to a large-scale matrix wiring, there is a problem that the electron emission characteristic varies depending on the element position. This is because the voltage applied to the element at the end of the matrix is different from the voltage applied to the element at the center of the matrix due to the influence of the voltage drop due to the wiring resistance.

【0049】図22に、マトリクス配線での電圧降下を
模式的に示す。
FIG. 22 schematically shows the voltage drop in the matrix wiring.

【0050】図22においては、図20に示されたm行
×n列の単純マトリクス配線の素子構成において、2行
目の素子に通電活性化を行った場合、各素子へ印加され
る電圧を示している。
In FIG. 22, in the element configuration of the simple matrix wiring of m rows × n columns shown in FIG. 20, when the current activation is performed on the elements in the second row, the voltage applied to each element is changed. Shows.

【0051】2行目1列目の素子をF(2,1)、2行
目2列目の素子をF(2,2)、2行目3列目の素子を
F(2,3)とし、図22の横軸は列番号(画素番号)
を示している。この図では、k列目で最も電圧降下の影
響が大きく、素子F(2,k)にはVfk(<Vf0)
しか印加されていない。ここで、Vf0は配線抵抗によ
る電圧降下がないとした場合の電圧である。
The element in the second row and the first column is F (2,1), the element in the second row and the second column is F (2,2), and the element in the second row and the third column is F (2,3). And the horizontal axis in FIG. 22 is the column number (pixel number)
Is shown. In this figure, the effect of the voltage drop is greatest in the k-th column, and Vfk (<Vf0) is applied to the element F (2, k).
Only applied. Here, Vf0 is the voltage when there is no voltage drop due to the wiring resistance.

【0052】このような配線抵抗での電圧降下の影響を
除去するためには、列側(画素側)電極より電圧を印加
することで解決される。図23に列側より電圧降下の影
響を補償する回路を示し、図24に列側より印加する電
圧を示す。
In order to remove the influence of such a voltage drop due to the wiring resistance, a voltage is applied from the column side (pixel side) electrode. FIG. 23 shows a circuit for compensating the effect of voltage drop from the column side, and FIG. 24 shows the voltage applied from the column side.

【0053】通電活性化時に流れる素子電流を、行配線
に接続された電流計76(図20)で測定し、その電流
値If0から行配線抵抗による電圧降下の量を逐次計算
すれば、列側から出力すべき電圧降下量を以下のように
計算できる。
The element current flowing at the time of energization activation is measured by an ammeter 76 (FIG. 20) connected to the row wiring, and the amount of voltage drop due to the row wiring resistance is sequentially calculated from the current value If0. The amount of voltage drop to be output from can be calculated as follows.

【0054】例えば、2行目の素子を活性化する場合に
ついて示す。
For example, the case of activating the elements in the second row will be described.

【0055】2行目から電圧Vf0を印加し、列配線側
から行配線抵抗による電圧降下量Vfk(k=1…n)
を印加すれば、2行目の全ての素子にVf0が印加され
る。また、2行目の素子は全て同じ電圧が印加されるの
で、素子電流if0も、全て一定if0=If0/nと
考えることができる。
The voltage Vf0 is applied from the second row, and the voltage drop amount Vfk (k = 1 ... n) from the column wiring side due to the row wiring resistance.
Is applied, Vf0 is applied to all the elements in the second row. Further, since the same voltage is applied to all the elements in the second row, the element current if0 can be considered to be constant if0 = If0 / n.

【0056】電流計76で測定される電流値をIf0、
マトリックス部の行配線素子間抵抗78をr0(ここで
は、列配線素子間抵抗は十分小さく無視できるものとす
る)とする。
If the current value measured by the ammeter 76 is If0,
The row wiring element resistance 78 of the matrix portion is set to r0 (here, the column wiring element resistance is sufficiently small and can be ignored).

【0057】すると、列配線から出力すべき電圧は、k
が1〜n/2については、 Vfk=0.5×k×r0×If0−0.5×(k−
1)×k×r0×if0 となり、kがn/2+1〜nについては、 Vfk=0.5×(n−k+1)×r0×If0−0.
5×(n−k+1)×(n−k)×r0×if0 と計算される。
Then, the voltage to be output from the column wiring is k
For 1 to n / 2, Vfk = 0.5 × k × r0 × If0−0.5 × (k−
1) × k × r0 × if0, and when k is n / 2 + 1 to n, Vfk = 0.5 × (n−k + 1) × r0 × If0-0.
It is calculated as 5 × (n−k + 1) × (n−k) × r0 × if0.

【0058】行配線から測定した電流If0から列配線
に出力すべき電圧は、一意に決定することができること
が判る。
It is understood that the voltage to be output to the column wiring from the current If0 measured from the row wiring can be uniquely determined.

【0059】次に、「活性化ガス雰囲気の変動影響除去
方法」について述べる。
Next, the "method for removing the influence of fluctuations in the activated gas atmosphere" will be described.

【0060】活性化ガス雰囲気の変動影響除去方法を説
明するのに先立ち、多数の素子を有する電子源に対して
通電活性化を行った場合の、活性化ガス雰囲気変動と変
動の影響について説明する。
Prior to explaining the method for removing the influence of fluctuations in the activation gas atmosphere, the fluctuations in the activation gas atmosphere and the influences of the fluctuations when energization activation is performed on an electron source having a large number of elements will be described. .

【0061】電子源基板中の多数の電子放出素子を、行
配線単位に連続して通電活性化を行う場合、活性化処理
真空容器内の活性化ガスを大量に消費し、活性化ガス圧
力の導入量と活性化ガスの消費量が平衡状態に達するま
で、活性化ガスの雰囲気が変動する。
When a large number of electron-emitting devices in the electron source substrate are continuously energized in row wiring units, a large amount of the activation gas in the activation processing vacuum container is consumed and the activation gas pressure is reduced. The atmosphere of the activated gas changes until the introduced amount and the consumed amount of the activated gas reach an equilibrium state.

【0062】そのため、初期に活性化した電子放出素子
と終盤に活性化した電子放出素子の素子電流特性が異な
り、電子源の均一性を悪くしていた。
Therefore, the device current characteristics of the electron-emitting device activated in the initial stage and the electron-emitting device activated in the final stage are different, and the uniformity of the electron source is deteriorated.

【0063】図25に活性化ガスの変動と素子電流特性
の違いを示した。図25(a)は、活性化処理時の活性
化処理真空容器内の活性化ガス変動を示している。ま
た、図25(b)は、通電活性化時の素子電流Ifプロ
ファイルを示している。
FIG. 25 shows the difference between the activation gas fluctuation and the device current characteristic. FIG. 25A shows fluctuations in the activation gas in the activation processing vacuum container during the activation processing. Further, FIG. 25B shows an element current If profile at the time of energization activation.

【0064】ここでは、timeAの区間で2行目(図
20)について通電活性化を行い、timeBで3行目
(図20)の通電活性化を行っているものとする。2行
目の通電活性化を行っているときは、活性化ガス分圧が
高いため、素子電流401は大きな値で飽和するが、3
行目の通電活性化を行っても、素子電流402は小さな
値で飽和してしまう。
Here, it is assumed that the second row (FIG. 20) is energized and activated in time A, and the third row (FIG. 20) is energized and activated in time B. During the energization activation of the second row, the element current 401 is saturated at a large value because the activation gas partial pressure is high.
Even if the energization activation of the row is performed, the device current 402 is saturated at a small value.

【0065】以上のように、多数の電子放出素子を一度
に通電活性化すると、活性化ガス雰囲気が変動し、電子
源特性に影響してしまう。
As described above, when a large number of electron-emitting devices are activated by energization at once, the activation gas atmosphere changes, which affects the electron source characteristics.

【0066】我々は鋭意検討した結果、通電活性化工程
を少なくとも2段階以上の複数の工程にすることで、通
電活性化時間を短縮化でき、かつ、電子源の放出電流値
における均一性の悪化を防止できることを発見した。
As a result of diligent studies, we have made it possible to shorten the energization activation time and to deteriorate the uniformity of the emission current value of the electron source by using a plurality of energization activation steps of at least two steps. I found that you can prevent.

【0067】すなわち、以下に挙げる2つの工程のどち
らか一方、もしくは両方を用いることによって、これを
実現できる。
That is, this can be realized by using either or both of the following two steps.

【0068】(1)通電活性化工程による有機物質の濃
度減少に応じて、2段階以上通電を行う行配線を変更す
る工程(以下、本工程のことを通電時間分散活性化工程
と称する)を用いる。
(1) A step of changing the row wiring for conducting the current in two or more stages in accordance with the decrease of the concentration of the organic substance by the current activation step (hereinafter, this step is referred to as the current-time-dispersion activation step) To use.

【0069】(2)通電活性化工程において活性化ガス
を2段階以上に変動させる工程(以下、本工程のことを
多段分圧調整活性化工程と称する)を用いる。
(2) In the energization activation step, a step of varying the activation gas in two or more steps (hereinafter, this step is referred to as a multi-step partial pressure adjustment activation step) is used.

【0070】以上の2つの工程について、詳細に説明す
る。
The above two steps will be described in detail.

【0071】(1)通電時間分散活性化工程 本工程では、活性化ガス分圧の変動に合わせて、通電を
行う行配線を変更する。例えば、通電パルスを数パルス
印加する毎に、通電する行配線を変更し駆動を行う。
(1) Energization time dispersion activation step In this step, the row wiring to be energized is changed according to the fluctuation of the activation gas partial pressure. For example, every time a few energizing pulses are applied, the row wiring to be energized is changed to drive.

【0072】この方法を用いることで、通電活性化工程
を行う順番によって活性化ガス分圧が変動してしまうこ
とに起因する、放出電流特性のばらつきを抑制すること
ができる。
By using this method, it is possible to suppress variations in the emission current characteristics due to the activation gas partial pressure varying depending on the order in which the energization activation step is performed.

【0073】概略説明の為、単純マトリクス配線は2行
×n列であるとし、2行目と1行目の通電を交互に行う
場合を例にして説明する。
For the sake of brief description, it is assumed that the simple matrix wiring has 2 rows × n columns, and the case where the second row and the first row are energized alternately will be described as an example.

【0074】図26に、経過時間に対する2行目の素子
電流のプロファイル模式図と、経過時間に対する活性化
ガス分圧のプロファイル模式図を示す。
FIG. 26 shows a schematic diagram of the profile of the device current in the second row with respect to the elapsed time and a schematic diagram of the profile of the activated gas partial pressure with respect to the elapsed time.

【0075】(STEP1)まず、2行目の通電活性化
をT1(a.u.)まで行う。
(STEP1) First, energization activation of the second row is performed up to T1 (au).

【0076】(STEP2)T1になった時点で、1行
目の通電工程を行うため、2行目の通電を中断する。
(STEP2) At the time when T1 is reached, the energization process for the first row is performed, and the energization for the second row is interrupted.

【0077】(STEP1 2回目)T2(a.u.)
になると、再び2行目の通電を行うため、1行目への通
電を中断する。
(STEP1 second time) T2 (au)
Then, since the second row is energized again, the energization to the first row is interrupted.

【0078】後は、STEP1,STEP2の繰り返し
である。
After that, STEP 1 and STEP 2 are repeated.

【0079】活性化ガス雰囲気で通電を行わずに放置さ
れた素子に対して再び通電を行う場合における素子電流
は、理想的には81のような挙動を示す。すなわち、通
電した瞬間の電流値は、前回通電されていたとき(前回
のSTEP1)の最終値よりも大きくなり、急激に減少
したのちに、安定的に素子電流の上昇が起こる。
The element current ideally behaves like 81 when the element which is left without being energized in the activated gas atmosphere is energized again. That is, the current value at the moment of energization becomes larger than the final value at the time of previous energization (previous STEP 1), sharply decreases, and then the element current stably rises.

【0080】(2)多段分圧調整活性化工程 本工程では、活性化ガス分圧を積極的に制御して、通電
活性化工程を行う。
(2) Multi-step partial pressure adjustment activation step In this step, the energization activation step is performed by positively controlling the activation gas partial pressure.

【0081】活性化ガスの消費が多い活性化初期におい
ては、活性化ガス分圧を大きくすることによって活性化
ガス分圧の変動要因を小さくできる。
In the early stage of activation when the consumption of the activation gas is large, the factor of fluctuation of the activation gas partial pressure can be reduced by increasing the activation gas partial pressure.

【0082】この方法を用いることで、通電活性化工程
を行う順番によって活性化ガス分圧が変動してしまうこ
とに起因する、放出電流特性のばらつきを抑制すること
ができる。
By using this method, it is possible to suppress variations in emission current characteristics due to fluctuations in the activation gas partial pressure depending on the order in which the energization activation step is performed.

【0083】本工程の概念を説明するために、活性化ガ
ス分圧を2段階変更する方法について、単純マトリクス
配線の2行目を通電活性化する場合を例にして説明す
る。
In order to explain the concept of this step, a method of changing the activation gas partial pressure in two steps will be described by taking as an example the case where the second row of the simple matrix wiring is energized and activated.

【0084】図27に、経過時間に対する2行目の素子
電流のプロファイル模式図と、経過時間に対する活性化
ガス分圧のプロファイル模式図を示す。
FIG. 27 shows a schematic diagram of the profile of the device current in the second row with respect to the elapsed time and a schematic diagram of the profile of the activated gas partial pressure with respect to the elapsed time.

【0085】(STEP1)まず、活性化ガス分圧をP
1に設定し、1段目の通電活性化をT1(a.u.)ま
で行う。
(STEP 1) First, the activation gas partial pressure is set to P
1 is set and the first-stage energization activation is performed until T1 (au).

【0086】(STEP2)T1になった時点で、活性
化ガス分圧をP2に設定するため、1段目の通電を中断
する。
(STEP2) At time T1, the activation gas partial pressure is set to P2, so that the first-stage energization is interrupted.

【0087】(STEP1 2回目)活性化ガス分圧が
T2(a.u.)になると、再び2行目の通電を行う。
(STEP1 second time) When the activation gas partial pressure reaches T2 (au), the second row is energized again.

【0088】活性化ガス雰囲気で通電を行わずに放置さ
れた素子に対して再び通電を行う場合における素子電流
は、理想的には81のような挙動を示す。すなわち、通
電した瞬間の電流値は、前回通電されていたとき(前回
のSTEP1)の最終値よりも大きくなり、急激に減少
したのち(Step1(2)−1)に、安定的に素子電
流の上昇が起こる(Step1(2)−2)。
Ideally, the element current behaves like 81 when the element left in the activated gas atmosphere without being energized is energized again. That is, the current value at the moment of energization becomes larger than the final value at the time of previous energization (previous STEP1), and then sharply decreases (Step1 (2) -1), and then the device current of the element current is stabilized. Elevation occurs (Step 1 (2) -2).

【0089】次に、「マトリクス配線による配線抵抗の
影響除去方法」と「活性化ガス雰囲気の変動影響除去方
法」とを同時に用いた場合に起こる不十分な点について
述べる。
Next, the insufficient points that occur when the “method of removing the influence of the wiring resistance by the matrix wiring” and the “method of eliminating the influence of the fluctuation of the activation gas atmosphere” are used at the same time will be described.

【0090】「マトリクス配線による配線抵抗の影響除
去方法」を、上述の「通電時間分散活性化工程」や「多
段分圧調整活性化工程」とともに使用すると、過電圧が
素子に印加され、素子電流特性及び放出電流特性が悪化
する場合があった。
When the "wiring resistance influence removal method by matrix wiring" is used together with the "current-flow time dispersion activation step" and the "multi-step voltage division adjustment activation step", an overvoltage is applied to the element and the element current characteristic In addition, the emission current characteristics may deteriorate.

【0091】まず、通電時間分散活性化工程を併用した
場合について説明する。
First, the case where the energization time dispersion activation step is used together will be described.

【0092】概略説明の為、マトリクス配線は2行×n
列であるとし、2行目と1行目の通電を交互に行う場合
を例にして説明する。
For the sake of brief description, the matrix wiring is 2 rows × n.
Assuming that it is a column, the case where the second row and the first row are energized alternately will be described as an example.

【0093】図28に、経過時間に対する2行目の素子
電流のプロファイル模式図と、経過時間に対する活性化
ガス分圧のプロファイル模式図を示す。
FIG. 28 shows a profile schematic diagram of the device current in the second row with respect to the elapsed time and a schematic diagram profile of the activated gas partial pressure with respect to the elapsed time.

【0094】(STEP1)まず、2行目の通電活性化
をT1(a.u.)までは行う。
(STEP1) First, the energization activation of the second row is performed until T1 (au).

【0095】(STEP2)T1になった時点で、1行
目の通電工程を行うため、2行目の通電を中断する。
(STEP2) At time T1, the energization process for the first row is performed, and the energization for the second row is interrupted.

【0096】(STEP3)T2(a.u.)になる
と、再び2行目の通電を行うため、1行目への通電を中
断する。
(STEP3) When T2 (au) is reached, the second row is energized again, and the energization to the first row is interrupted.

【0097】上述のように、活性化ガス雰囲気で通電を
行わずに放置された素子に対して再び通電を行う場合に
おける素子電流は、理想的には81のような挙動を示
す。すなわち、通電した瞬間の電流値は、前回通電され
ていたときの最終値よりも大きくなり、急激に減少した
のちに、安定的に素子電流の上昇が起こる。
As described above, the element current ideally exhibits a behavior like 81 when the element left in the activated gas atmosphere without being energized is energized again. That is, the current value at the moment of energization becomes larger than the final value at the time of previous energization, sharply decreases, and then the element current stably rises.

【0098】しかし、このSTEP3初期の急激な電流
変化時に電圧降下補償を行うと、素子に過電圧が印加さ
れてしまう。これにより、素子の放出電流特性を悪化さ
せたり、素子を壊してしまったりするため、素子特性の
均一性に影響することがあった。
However, if voltage drop compensation is performed at the time of abrupt current change in the initial stage of STEP 3, an overvoltage will be applied to the element. As a result, the emission current characteristic of the element is deteriorated or the element is broken, which may affect the uniformity of the element characteristic.

【0099】この点について、図29を参照して説明す
る。この図は図28の(Step2)を拡大したもので
ある。
This point will be described with reference to FIG. This figure is an enlarged view of (Step 2) in FIG.

【0100】ここでは、Δta毎に配線抵抗による電圧
降下を補償する電圧値を更新する。上述のように、行配
線による電圧降下の量は、行配線に流れ込む電流値に基
づいて計算されるため、電流測定を行ってから補償電圧
を計算し、電圧値を出力電源に設定し出力するのにある
程度時間がかかってしまう。この例では、電流計測を行
ってから電圧出力するまでΔtaの時間を要している。
Here, the voltage value for compensating for the voltage drop due to the wiring resistance is updated every Δta. As described above, the amount of voltage drop due to the row wiring is calculated based on the current value flowing into the row wiring. Therefore, after measuring the current, the compensation voltage is calculated, and the voltage value is set to the output power supply and output. It takes some time to get there. In this example, it takes Δta from current measurement to voltage output.

【0101】T2で測定した電流値Iact2に基づ
き、列配線から印加する電圧を計算すると、次のように
なる。
The voltage applied from the column wiring is calculated based on the current value Iact2 measured at T2 as follows.

【0102】(1)kが1〜n/2については、 Vfk(T2)=0.5×k×r0×Iact1−0.
5×(k−1)×k×r0×Iact1 と計算される。
(1) When k is 1 to n / 2, Vfk (T2) = 0.5 × k × r0 × Iact1-0.
It is calculated as 5 × (k−1) × k × r0 × Iact1.

【0103】(2)kがn/2+1〜nについては、 Vfk(T2)=0.5×(n−k+1)×r0×Ia
ct1−0.5×(n−k+1)×(n−k)×r0×
Iact1 と計算される。
(2) When k is n / 2 + 1 to n, Vfk (T2) = 0.5 × (n−k + 1) × r0 × Ia
ct1-0.5 × (n−k + 1) × (n−k) × r0 ×
Calculated as Iact1.

【0104】その値分に相当する電圧を列配線からT2
1(=T2+Δta)時間に出力しようとするが、その
時点での素子電流はIact2(<Iact1)であ
り、実際に列配線から出力すべき電圧は次のようにな
る。
A voltage corresponding to that value is supplied from the column wiring to T2.
An attempt is made to output in 1 (= T2 + Δta) time, but the device current at that time is Iact2 (<Iact1), and the voltage to be actually output from the column wiring is as follows.

【0105】(1)kが1〜n/2については、 Vfk(T3)=0.5×k×r0×Iact2−0.
5×(k−1)×k×r0×Iact2<Vfk(T
2) となる。
(1) When k is 1 to n / 2, Vfk (T3) = 0.5 × k × r0 × Iact2-0.
5 × (k−1) × k × r0 × Iact2 <Vfk (T
2)

【0106】(2)kがn/2+1〜nについては、 Vfk(T3)=0.5×(n−k+1)×r0×Ia
ct2−0.5×(n−k+1)×(n−k)×r0×
Iact2<Vfk(T2) となる。
(2) When k is n / 2 + 1 to n, Vfk (T3) = 0.5 × (n−k + 1) × r0 × Ia
ct2-0.5 × (n−k + 1) × (n−k) × r0 ×
Iact2 <Vfk (T2).

【0107】従って、素子に過電圧が印加され、素子電
流(放出電流)が劣化してしまう場合があった。これ
は、素子の放出電流特性を悪化させたり、素子を壊した
りするため、素子特性の均一性に悪影響を与える原因に
なっていた。
Therefore, an overvoltage may be applied to the element, and the element current (emission current) may be deteriorated. This deteriorates the emission current characteristics of the device or destroys the device, which is a cause of adversely affecting the uniformity of device characteristics.

【0108】その場合の素子電流プロファイルを82に
示す。
A device current profile in that case is shown at 82.

【0109】次に、多段分圧調整活性化工程を併用した
場合について説明する。
Next, the case where the multistage partial pressure adjusting activation step is used together will be described.

【0110】概略説明の為、単純マトリクス配線の2行
目を通電活性化する場合を例にして説明する。
For the sake of brief description, the case where the second row of the simple matrix wiring is energized and activated will be described as an example.

【0111】図30に、経過時間に対する2行目の素子
電流のプロファイル模式図と、経過時間に対する活性化
ガス分圧のプロファイル模式図を示す。また、図31
は、図30におけるStep3の拡大図である。
FIG. 30 shows a schematic diagram of the profile of the device current in the second row with respect to the elapsed time and a schematic diagram of the profile of the activated gas partial pressure with respect to the elapsed time. In addition, FIG.
FIG. 31 is an enlarged view of Step 3 in FIG. 30.

【0112】(STEP1)まず、活性化ガス分圧をP
1に設定し、1段目の通電活性化をT1(a.u.)ま
で行う。
(STEP1) First, the activation gas partial pressure is set to P
1 is set and the first-stage energization activation is performed until T1 (au).

【0113】(STEP2)T1になった時点で、活性
化ガス分圧をP2に設定するため、1段目の通電を中断
する。
(STEP2) At the time of reaching T1, the activation gas partial pressure is set to P2, so that the first-stage energization is interrupted.

【0114】(STEP3)活性化ガス分圧がT2
(a.u.)になると、再び2行目の通電を行う。
(STEP3) The activation gas partial pressure is T2.
When it becomes (au), the second row is energized again.

【0115】上述のように、活性化ガス雰囲気で通電を
行わずに放置された素子に対して再び通電を行う場合に
おける素子電流は、理想的には81のような挙動を示
す。すなわち、通電した瞬間の電流値は、前回通電され
ていたときの最終値よりも大きくなり、急激に減少した
のちに、安定的に素子電流の上昇が起こる。
As described above, the device current ideally behaves like 81 when the device left in the activated gas atmosphere without being energized is energized again. That is, the current value at the moment of energization becomes larger than the final value at the time of previous energization, sharply decreases, and then the element current stably rises.

【0116】しかし、このSTEP3初期の急激な電流
変化時に電圧降下補償を行うと、素子に過電圧が印加さ
れてしまう。これにより、素子の放出電流特性を悪化さ
せたり、素子を壊してしまったりするため、素子特性の
均一性に影響することがあった過電圧が印加されてしま
う課程は、上記の「通電時間分散活性化工程を併用した
場合」と同様であるので、ここでは省略する。
However, if voltage drop compensation is performed at the time of abrupt current change in the initial stage of STEP 3, an overvoltage will be applied to the element. As a result, the emission current characteristic of the device is deteriorated or the device is broken, and the process of applying an overvoltage that may have affected the uniformity of the device characteristic is Since the same applies to the case of "combining the conversion step", it is omitted here.

【0117】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
放出素子全体に対して均一に活性化処理を行うことので
きる電子源の製造方法を提供することにある。
The present invention has been made in order to solve the above-mentioned problems of the prior art, and an object of the present invention is to manufacture an electron source capable of uniformly activating the entire electron-emitting device. To provide a method.

【0118】[0118]

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造方法にあっては、基板上に設け
られる、複数の行配線及び列配線と、これらにそれぞれ
接続された複数の電子放出素子とを備えた電子源の製造
方法であって、前記電子放出素子に電子放出部を形成し
た後に、活性化ガスの雰囲気中で前記電子放出素子に電
圧を印加することで、前記電子放出部を含む領域に炭素
あるいは炭素化合物を堆積させる活性化工程を有する電
子源の製造方法において、前記活性化工程においては、
1本の行配線あるいは列配線ごとに、1本の配線に接続
された全ての電子放出素子に一律に電圧を印加しつつ、
1本の配線によって生ずる電圧降下分を補償する補償電
圧を各電子放出素子に印加する動作を行うと共に、この
動作を行う過程で、活性化ガスの分圧の変動に基づい
て、電子放出素子に印加する電圧を所定時間制限する動
作を行うことを特徴とする。
In order to achieve the above object, in a method of manufacturing an electron source according to the present invention, a plurality of row wirings and column wirings provided on a substrate and connected to these, respectively. A method of manufacturing an electron source comprising a plurality of electron-emitting devices, wherein after forming an electron-emitting portion in the electron-emitting device, by applying a voltage to the electron-emitting device in an atmosphere of activated gas, In the method of manufacturing an electron source, which has an activation step of depositing carbon or a carbon compound in a region including the electron emitting portion, in the activation step,
For each row wiring or column wiring, while uniformly applying a voltage to all electron-emitting devices connected to one wiring,
An operation of applying a compensating voltage for compensating for the voltage drop caused by one wire to each electron-emitting device is performed, and in the process of performing this operation, the electron-emitting device is operated based on the variation of the partial pressure of the activated gas. It is characterized by performing an operation of limiting the applied voltage for a predetermined time.

【0119】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧の制御によって行う
ことを特徴とする。
When the voltage applied to the electron-emitting device is limited for a predetermined time, the compensation voltage is controlled.

【0120】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を正規に補償する電
圧よりも小さな値とすることを特徴とする。
When the voltage applied to the electron-emitting device is limited for a predetermined time, the compensation voltage is set to a value smaller than the voltage for normal compensation.

【0121】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を0とすることを特
徴とする。
The compensation voltage is set to 0 when the voltage applied to the electron-emitting device is limited for a predetermined time.

【0122】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を予め決められた値
とすることを特徴とする。
When the voltage applied to the electron-emitting device is limited for a predetermined time, the compensation voltage is set to a predetermined value.

【0123】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を予め測定された電
子放出素子を流れる電流値から計算された値とすること
を特徴とする。
When the voltage applied to the electron-emitting device is limited for a predetermined time, the compensation voltage is set to a value calculated from the value of the current flowing through the electron-emitting device measured in advance.

【0124】前記所定時間とは、予め測定した前記電子
放出素子の素子電流が減少している間の時間を含む時間
であることを特徴とする。
The predetermined time is a time including a time during which the device current of the electron-emitting device measured in advance is decreasing.

【0125】前記所定時間とは、前記電子放出素子の素
子電流の時間微分値が負である時間を含む時間であるこ
とを特徴とする。
The predetermined time is a time including a time in which the time differential value of the device current of the electron-emitting device is negative.

【0126】また、本発明の電子源の製造方法にあって
は、基板上に設けられる、複数の行配線及び列配線と、
これらにそれぞれ接続された複数の電子放出素子とを備
えた電子源の製造方法であって、前記電子放出素子に電
子放出部を形成した後に、活性化ガスの雰囲気中で前記
電子放出素子に電圧を印加することで、前記電子放出部
を含む領域に炭素あるいは炭素化合物を堆積させる活性
化工程を有する電子源の製造方法において、前記活性化
工程においては、1本の行配線あるいは列配線ごとに、
1本の配線に接続された全ての電子放出素子に一律に電
圧を印加しつつ、1本の配線によって生ずる電圧降下分
を補償する補償電圧を各電子放出素子に印加する動作を
行うと共に、この動作の過程で、活性化ガスの分圧の設
定値を多段階に切り替え、かつ、設定値が切り替わって
から所定時間の間は、前記補償電圧の印加を行わないこ
とを特徴とする。
In the electron source manufacturing method of the present invention, a plurality of row wirings and column wirings provided on the substrate,
A method of manufacturing an electron source comprising a plurality of electron-emitting devices each connected to these, wherein after forming an electron-emitting portion in the electron-emitting device, a voltage is applied to the electron-emitting device in an atmosphere of activated gas. In the method of manufacturing an electron source, which has an activation step of depositing carbon or a carbon compound in a region including the electron emitting portion by applying a voltage, in the activation step, each row wiring or column wiring is ,
While uniformly applying a voltage to all electron-emitting devices connected to one wiring, a compensating voltage for compensating for a voltage drop caused by one wiring is applied to each electron-emitting device, and In the process of operation, the set value of the partial pressure of the activated gas is switched in multiple stages, and the compensation voltage is not applied for a predetermined time after the set value is switched.

【0127】また、本発明の電子源の製造方法にあって
は、基板上に設けられる、複数の行配線及び列配線と、
これらにそれぞれ接続された複数の電子放出素子とを備
えた電子源の製造方法であって、前記電子放出素子に電
子放出部を形成した後に、活性化ガスの雰囲気中で前記
電子放出素子に電圧を印加することで、前記電子放出部
を含む領域に炭素あるいは炭素化合物を堆積させる活性
化工程を有する電子源の製造方法において、前記活性化
工程においては、1本の行配線あるいは列配線ごとに、
1本の配線に接続された全ての電子放出素子に一律に電
圧を印加しつつ、1本の配線によって生ずる電圧降下分
を補償する補償電圧を各電子放出素子に印加する動作を
行うと共に、この動作を、前記1本の行配線あるいは列
配線を切り替えながら複数回繰り返し行い、かつ、該1
本の行配線あるいは列配線が切り替わってから所定時間
の間は、前記補償電圧の印加を行わないことを特徴とす
る。
In the electron source manufacturing method of the present invention, a plurality of row wirings and column wirings provided on the substrate,
A method of manufacturing an electron source comprising a plurality of electron-emitting devices each connected to these, wherein after forming an electron-emitting portion in the electron-emitting device, a voltage is applied to the electron-emitting device in an atmosphere of activated gas. In the method of manufacturing an electron source, which has an activation step of depositing carbon or a carbon compound in a region including the electron emitting portion by applying a voltage, in the activation step, each row wiring or column wiring is ,
While uniformly applying a voltage to all electron-emitting devices connected to one wiring, a compensating voltage for compensating for a voltage drop caused by one wiring is applied to each electron-emitting device, and The operation is repeated a plurality of times while switching the one row wiring or the column wiring, and
It is characterized in that the compensation voltage is not applied for a predetermined time after the row wiring or the column wiring of the book is switched.

【0128】前記補償電圧は、1本の配線に流れる電流
値を測定して、この測定結果に基づいて計算を行うこと
を特徴とする。
The compensation voltage is characterized in that the value of the current flowing through one wire is measured and the calculation is performed based on the measurement result.

【0129】[0129]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be illustratively described in detail below with reference to the drawings. However, the dimensions of the components described in this embodiment,
Unless otherwise specified, the material, the shape, the relative arrangement, and the like are not intended to limit the scope of the present invention thereto.

【0130】本発明の実施の形態の特徴的な手法(活性
化工程において、所定時間だけ、電圧・電流を制限する
こと)の詳細を説明するのに先立ち、本発明の実施の形
態が適用される電子源の応用である、画像表示装置の構
成及び製造方法の概略について説明する。
Prior to describing the details of the characteristic method of the embodiment of the present invention (limiting the voltage / current for a predetermined time in the activation step), the embodiment of the present invention is applied. The outline of the configuration and manufacturing method of the image display device, which is an application of the electron source, will be described.

【0131】(表示パネルの構成と製造法)まず、画像
表示装置の表示パネルの構成と製造法について、具体的
な例を示して説明する。
(Structure and Manufacturing Method of Display Panel) First, the structure and manufacturing method of the display panel of the image display device will be described with reference to specific examples.

【0132】図7は、画像表示装置の表示パネルの斜視
図であり、内部構造を示すためにパネルの1部を切り欠
いて示している。
FIG. 7 is a perspective view of a display panel of the image display device, in which a part of the panel is cut away to show the internal structure.

【0133】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、これらに
より表示パネルの内部を真空に維持するための気密容器
を形成している。
In the figure, 1005 is a rear plate, and 1006.
Is a side wall, and 1007 is a face plate, which form an airtight container for maintaining a vacuum inside the display panel.

【0134】気密容器を組み立てるにあたっては、各部
材の接合部に十分な強度と気密性を保持させるため封着
する必要があるが、たとえばフリットガラスを接合部に
塗布し、大気中あるいは窒素雰囲気中で、摂氏400〜
500度で10分以上焼成することにより封着を達成で
きる。気密容器内部を真空に排気する方法については後
述する。
When assembling the airtight container, it is necessary to seal the joints of the respective members in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints and the joints are exposed to air or nitrogen atmosphere. And 400 ~ Celsius
Sealing can be achieved by firing at 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container will be described later.

【0135】リアプレート1005には、基板1001
が固定されており、この基板1001上には表面伝導型
電子放出素子1002がN×M個形成されている。ここ
で、N,Mは2以上の正の整数であり、目的とする表示
画素数に応じて適宜設定される。たとえば、高品位テレ
ビジョンの表示を目的とした表示装置においては、N=
3000,M=1000以上の数を設定することが望ま
しい。本実施の形態においては、N=3072,M=1
024とした。
The rear plate 1005 has a substrate 1001.
Are fixed, and N × M surface conduction electron-emitting devices 1002 are formed on the substrate 1001. Here, N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device intended to display a high definition television, N =
It is desirable to set the number of 3000 and M = 1000 or more. In this embodiment, N = 3072, M = 1
It was set to 024.

【0136】N×M個の表面伝導型電子放出素子は、M
本の行方向配線1003とN本の列方向配線1004に
より単純配線されている。これら基板1001,表面伝
導型電子放出素子1002,行方向配線1003及び列
方向配線1004によって構成される部分を電子源基板
と呼ぶ。なお、電子源基板の製造方法や構造について
は、後で詳しく述べる。
N × M surface conduction electron-emitting devices are M
Simple wiring is performed by the row-directional wirings 1003 and the N column-directional wirings 1004. A portion constituted by the substrate 1001, the surface conduction electron-emitting device 1002, the row-direction wiring 1003 and the column-direction wiring 1004 is called an electron source substrate. The manufacturing method and structure of the electron source substrate will be described later in detail.

【0137】本実施の形態においては、気密容器のリア
プレート1005に電子源基板の基板1001を固定す
る構成としたが、電子源基板の基板1001が十分な強
度を有するものである場合には、気密容器のリアプレー
トとして電子源基板の基板1001自体を用いてもよ
い。
In the present embodiment, the substrate 1001 of the electron source substrate is fixed to the rear plate 1005 of the airtight container. However, when the substrate 1001 of the electron source substrate has sufficient strength, The electron source substrate 1001 itself may be used as the rear plate of the airtight container.

【0138】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態は
カラ−表示装置であるため、蛍光膜1008の部分には
CRTの分野で用いられる、赤と緑と青の3原色の蛍光
体が塗り分けられている。
A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the present embodiment is a color display device, the fluorescent film 1008 is separately coated with phosphors of three primary colors of red, green and blue used in the field of CRT.

【0139】各色の蛍光体は、たとえば図8(a)に示
すようにストライプ状に塗り分けられ、蛍光体のストラ
イプの間には黒色の導電体1010が設けてある。黒色
の導電体1010を設ける目的は、電子の照射位置に多
少のずれがあっても表示色にずれが生じないようにする
事や、外光の反射を防止して表示コントラストの低下を
防ぐ事、電子による蛍光膜のチャ−ジアップを防止する
事などである。黒色の導電体1010には、黒鉛を主成
分として用いたが、上記の目的に適するものであればこ
れ以外の材料を用いても良い。
The phosphors of the respective colors are applied in stripes, for example, as shown in FIG. 8A, and black conductors 1010 are provided between the stripes of the phosphors. The purpose of providing the black conductor 1010 is to prevent the display color from deviating even if the electron irradiation position is slightly deviated, and to prevent the reflection of external light to prevent the display contrast from being lowered. The purpose is to prevent the fluorescent film from being charged up by electrons. Although graphite was used as a main component for the black conductor 1010, other materials may be used as long as they are suitable for the above purpose.

【0140】また、3原色の蛍光体の塗り分け方は図8
(a)に示したストライプ状の配列に限られるものでは
なく、たとえば図8(b)に示すようなデルタ状配列
や、それ以外の配列であってもよい。
FIG. 8 shows how to separately paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 8A, and may be a delta arrangement as shown in FIG. 8B or an arrangement other than that.

【0141】なお、モノクロ−ムの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1008に用い
ればよく、また黒色導電材料は必ずしも必要はない。
In the case of producing a monochrome display panel, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material is not always necessary.

【0142】また、蛍光膜1008のリアプレート10
05側の面には、CRTの分野では公知のメタルバック
1009を設けてある。メタルバック1009を設けた
目的は、蛍光膜1008が発する光の一部を鏡面反射し
て光利用率を向上させる事や、負イオンの衝突から蛍光
膜1008を保護する事や、電子加速電圧を印加するた
めの電極として作用させる事や、蛍光膜1008を励起
した電子の導電路として作用させる事などである。
Also, the rear plate 10 of the fluorescent film 1008.
A metal back 1009 known in the field of CRTs is provided on the surface on the 05 side. The purpose of providing the metal back 1009 is to specularly reflect a part of the light emitted from the fluorescent film 1008 to improve the light utilization rate, to protect the fluorescent film 1008 from the collision of negative ions, and to increase the electron acceleration voltage. For example, it acts as an electrode for applying the voltage, or acts as a conductive path for electrons excited in the fluorescent film 1008.

【0143】メタルバック1009は、蛍光膜1008
をフェースプレート1007基板上に形成した後、蛍光
膜表面を平滑化処理し、その上にAlを真空蒸着する方
法により形成した。なお、蛍光膜1008に低電圧用の
蛍光体材料を用いた場合には、メタルバック1009は
用いない。
The metal back 1009 has a fluorescent film 1008.
Was formed on the face plate 1007 substrate, the surface of the phosphor film was smoothed, and Al was vacuum-deposited on the phosphor film. The metal back 1009 is not used when a low voltage fluorescent material is used for the fluorescent film 1008.

【0144】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート1007基板と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in this embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate 1007 substrate and the fluorescent film 1008.

【0145】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を1×10-5[Pa]程度
の真空度まで排気する。
To evacuate the inside of the airtight container to a vacuum, after the airtight container is assembled, an exhaust pipe (not shown) and a vacuum pump are connected to each other so that the airtight container has a pressure of about 1 × 10 −5 [Pa]. Evacuate to vacuum.

【0146】その後、排気管を封止するが、気密容器内
の真空度を維持するために、封止の直前あるいは封止後
に気密容器内の所定の位置にゲッタ−膜(不図示)を形
成する。ゲッタ−膜とは、たとえばBaを主成分とする
ゲッタ−材料をヒ−タ−もしくは高周波加熱により加熱
し蒸着して形成した膜であり、このゲッタ−膜の吸着作
用により気密容器内は1×10-3ないしは1×10
-5[Pa]の真空度に維持される。
Thereafter, the exhaust pipe is sealed, but in order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing. To do. The getter film is, for example, a film formed by heating a getter material containing Ba as a main component by heating with a heater or high-frequency heating and depositing the getter material. 10 -3 or 1 x 10
-5 [Pa] vacuum is maintained.

【0147】以上、表示パネルの基本構成と製法を説明
した。
The basic structure and manufacturing method of the display panel have been described above.

【0148】次に、表示パネルに用いた電子源基板の製
造方法について説明する。
Next, a method of manufacturing the electron source substrate used for the display panel will be described.

【0149】本発明の実施の形態に係る、画像表示装置
に用いる電子源基板は、表面伝導型電子放出素子を単純
配線した電子源であれば、表面伝導型電子放出素子の材
料や形状あるいは製法に制限はない。
The electron source substrate used in the image display device according to the embodiment of the present invention is a material, shape, or manufacturing method of the surface conduction electron-emitting device as long as it is an electron source in which surface conduction electron-emitting devices are simply wired. There is no limit.

【0150】しかしながら、本願発明者らは、表面伝導
型電子放出素子の中では、電子放出部もしくはその周辺
部を微粒子膜から形成したものが電子放出特性に優れ、
しかも製造が容易に行えることを見出している。したが
って、高輝度で大画面の画像表示装置の電子源基板に用
いるには、最も好適であると言える。
However, the inventors of the present application found that among the surface conduction electron-emitting devices, the one in which the electron-emitting portion or its peripheral portion is formed of a fine particle film has excellent electron-emitting characteristics,
Moreover, they have found that manufacturing can be easily performed. Therefore, it can be said that it is most suitable for use in an electron source substrate of a high-luminance, large-screen image display device.

【0151】そこで、上記の表示パネルにおいては、電
子放出部もしくはその周辺部を微粒子膜から形成した表
面伝導型電子放出素子を用いた。そこで、まず好適な表
面伝導型電子放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純配線した電
子源基板の構造について述べる。
Therefore, in the above display panel, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method, and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of an electron source substrate in which many devices are simply wired will be described.

【0152】(表面伝導型電子放出素子の好適な素子構
成と製法)電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の2種類があげられる。
(Preferable Device Configuration and Manufacturing Method of Surface Conduction Type Electron Emitting Element) Typical configurations of the surface conduction type electron emitting element in which the electron emitting portion or its peripheral portion is formed of a fine particle film include a planar type and a vertical type. There are two types.

【0153】(平面型の表面伝導型電子放出素子)ま
ず、平面型の表面伝導型電子放出素子の素子構成と製法
について説明する。図9は、平面型の表面伝導型電子放
出素子の模式図であり、(a)は模式的平面図,(b)
は模式的断面図である。
(Plane Type Surface Conduction Electron Emitting Element) First, the element structure and manufacturing method of the plane type surface conduction electron emitting element will be described. FIG. 9 is a schematic view of a flat surface conduction electron-emitting device, (a) is a schematic plan view, and (b) is
Is a schematic cross-sectional view.

【0154】図中、1101は基板であり、1102と
1103は素子電極であり、1104は導電性薄膜であ
り、1105は通電フォーミング処理により形成した電
子放出部であり、1113は通電活性化処理により形成
した薄膜である。
In the figure, 1101 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by energization forming treatment, and 1113 is energization activation treatment. It is the formed thin film.

【0155】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and soda lime glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 on the above various substrates. A laminated substrate or the like can be used.

【0156】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102,1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn23−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ−、
エッチングなどのパタ−ニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法(たとえば印
刷技術)を用いて形成してもさしつかえない。
Further, the device electrodes 1102 and 1103 provided on the substrate 1101 so as to face each other in parallel with the substrate surface are made of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material may be appropriately selected from metals such as Ag, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2 and semiconductors such as polysilicon. . To form an electrode, a film forming technique such as vacuum deposition and photolithography,
It can be easily formed by using a combination of patterning techniques such as etching, but it may be formed by using other methods (for example, printing techniques).

【0157】素子電極1102、1103の形状は、電
子放出素子の応用目的に合わせて適宜設計される。一般
的には、電極間隔Lは通常は数百オングストローム(1
-1 0m)から数百マイクロメーターの範囲から適当な
数値を選んで設計されるが、なかでも表示装置に応用す
るために好ましいのは数マイクロメーターより数十マイ
クロメーターの範囲である。また、素子電極の厚さdに
ついては、通常は数百オングストロームから数マイクロ
メーターの範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are properly designed according to the application purpose of the electron-emitting device. Generally, the electrode spacing L is typically several hundred angstroms (1
0 -1 0 m) are designed by selecting an appropriate value from the range of hundreds of micrometers from a range of several tens of micrometers from a few micrometers is preferred for the application in inter alia the display device. Further, the thickness d of the device electrode is usually selected from an appropriate value within the range of several hundred angstroms to several micrometers.

【0158】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film described here is a film containing a large number of fine particles as constituent elements (including an island-shaped aggregate).
Refers to. A microscopic examination of the particulate film usually reveals that
A structure in which individual fine particles are arranged apart from each other, a structure in which fine particles are adjacent to each other, or a structure in which fine particles overlap each other are observed.

【0159】微粒子膜に用いた微粒子の粒径は、数オン
グストローム(10-10m)から数千オングストローム
の範囲に含まれるものであるが、なかでも好ましいのは
10オングストロームから200オングストロームの範
囲のものである。
The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms (10 -10 m) to several thousand angstroms, but the preferable range is 10 angstroms to 200 angstroms. Is.

【0160】また、微粒子膜の膜厚は、以下に述べるよ
うな諸条件を考慮して適宜設定される。すなわち、素子
電極1102,1103と電気的に良好に接続するのに
必要な条件、後述する通電フォーミングを良好に行うの
に必要な条件、微粒子膜自身の電気抵抗を後述する適宜
の値にするために必要な条件、などである。
The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, in order to properly connect the device electrodes 1102 and 1103 with good conditions, to carry out the energization forming described below satisfactorily, and to set the electric resistance of the fine particle film itself to an appropriate value described below. Requirements, etc.

【0161】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
Specifically, it is set within the range of several angstroms to several thousand angstroms, but the range of 10 angstroms to 500 angstroms is particularly preferable.

【0162】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2,In23,PbO,Sb23,などをはじめと
する酸化物や、HfB2,ZrB2,LaB6,CeB6
YB4,GdB4,などをはじめとする硼化物や、Ti
C,ZrC,HfC,TaC,SiC,WC,などをは
じめとする炭化物や、TiN,ZrN,HfN,などを
はじめとする窒化物や、Si,Ge,などをはじめとす
る半導体や、カ−ボンなどがあげられ、これらの中から
適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
Metals such as a, W, Pb, etc., PdO, S
oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , etc., HfB 2 , ZrB 2 , LaB 6 , CeB 6 ,
Borides such as YB 4 and GdB 4 , and Ti
Carbides such as C, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, etc., semiconductors such as Si, Ge, etc., carbon And the like, and is appropriately selected from these.

【0163】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシ−ト抵抗値については、
103から107[オ−ム/sq]の範囲に含まれるよう
設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film. Regarding the sheet resistance value,
It was set to fall within the range of 10 3 to 10 7 [ohm / sq].

【0164】なお、導電性薄膜1104と素子電極11
02,1103とは、電気的に良好に接続されるのが望
ましいため、互いの一部が重なりあうような構造をとっ
ている。その重なり方は、図9の例においては、下か
ら、基板1101、素子電極1102,1103、導電
性薄膜1104の順序で積層したが、場合によっては下
から基板1101、導電性薄膜1104、素子電極11
02,1103の順序で積層してもさしつかえない。
Incidentally, the conductive thin film 1104 and the device electrode 11
02 and 1103 are preferably electrically connected to each other, and thus have a structure in which some of them overlap each other. In the example shown in FIG. 9, the substrate 1101, the device electrodes 1102 and 1103, and the conductive thin film 1104 are stacked in this order from the bottom in the example of FIG. 9, but in some cases, the substrate 1101, the conductive thin film 1104, and the device electrode are stacked from the bottom. 11
It does not matter if the layers are laminated in the order 02, 1103.

【0165】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜1104よりも高抵抗な性質を
有している。亀裂は、導電性薄膜1104に対して、後
述する通電フォーミングの処理を行うことにより形成す
る。亀裂内には、数オングストロームから数百オングス
トロームの粒径の微粒子を配置する場合がある。なお、
実際の電子放出部の位置や形状を精密かつ正確に図示す
るのは困難なため、図9においては模式的に示した。
Further, the electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance property than the surrounding conductive thin film 1104. . The crack is formed by subjecting the conductive thin film 1104 to a later-described energization forming process. Fine particles having a particle diameter of several angstroms to several hundred angstroms may be arranged in the cracks. In addition,
Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, the electron-emitting portion is schematically shown in FIG.

【0166】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜であり、電子放出部1105および
その近傍を被覆している。薄膜1113は、通電フォー
ミング処理後に、後述する通電活性化の処理を行うこと
により形成される。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described below after the energization forming process.

【0167】薄膜1113は、より詳しくは、単結晶グ
ラファイト,多結晶グラファイト,非晶質カ−ボンのい
ずれか、もしくはその混合物であり、膜厚は500[オ
ングストローム]以下とするが、300[オングストロ
ーム]以下とするのがさらに好ましい。
More specifically, the thin film 1113 is made of single crystal graphite, polycrystalline graphite, or amorphous carbon, or a mixture thereof, and the film thickness is 500 [angstrom] or less, but 300 [angstrom]. ] The following is more preferable.

【0168】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図9においては模式的
に示した。また、平面図(a)においては、薄膜111
3の一部を除去した素子を図示した。
Since it is difficult to precisely illustrate the actual position and shape of the thin film 1113, it is schematically shown in FIG. In the plan view (a), the thin film 111
A device in which a part of 3 is removed is shown.

【0169】以上、好ましい素子の基本構成を述べた
が、より具体的には、本実施の形態においては以下のよ
うな素子を用いた。
The basic structure of a preferable element has been described above. More specifically, the following element is used in this embodiment.

【0170】すなわち、基板1101には青板ガラスを
用い、素子電極1102,1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
That is, soda lime glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrodes was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0171】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメーター]とした。
Pd or P as the main material of the fine particle film
The thickness of the fine particle film was about 100 [angstrom] and the width W was 100 [micrometer] using dO.

【0172】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。
Next, a method for manufacturing a suitable flat surface conduction electron-emitting device will be described.

【0173】図10は表面伝導型電子放出素子の製造工
程図である。なお、ぞれぞれの工程図においては、各素
子の模式的断面図で示している。
FIG. 10 is a manufacturing process drawing of a surface conduction electron-emitting device. In addition, in each of the process drawings, a schematic cross-sectional view of each element is shown.

【0174】(1)まず、図10(a)に示すように、
基板1101上に素子電極1102および素子電極11
03を形成する。
(1) First, as shown in FIG.
The device electrode 1102 and the device electrode 11 are provided on the substrate 1101.
Form 03.

【0175】これらを形成するにあたっては、あらかじ
め基板1101を洗剤、純水、有機溶剤を用いて十分に
洗浄後、素子電極の材料を堆積させる。ただし、堆積す
る方法としては、たとえば、蒸着法やスパッタ法などの
真空成膜技術を用いればよい。
In forming these, the substrate 1101 is thoroughly washed in advance with a detergent, pure water, and an organic solvent, and then the material of the element electrode is deposited. However, as a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.

【0176】その後、堆積した電極材料を、フォトリソ
グラフィ−・エッチング技術を用いてパタ−ニングし、
(a)に示した一対の素子電極(1102と1103)
を形成する。
Thereafter, the deposited electrode material is patterned using photolithography / etching technique,
A pair of device electrodes (1102 and 1103) shown in (a).
To form.

【0177】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。
(2) Next, a conductive thin film 1104 is formed as shown in FIG.

【0178】これを形成するにあたっては、まず、上述
した基板1101に有機金属溶液を塗布して乾燥し、加
熱焼成処理して微粒子膜を成膜した後、フォトリソグラ
フィ−・エッチングにより所定の形状にパタ−ニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る。具体的には、本実施の形態では主要元素としてPd
を用いた。また、本実施の形態では塗布方法として、デ
ィッピング法を用いたが、それ以外のたとえばスピンナ
−法やスプレ−法を用いてもよい。
In forming this, first, the above-mentioned substrate 1101 is coated with an organic metal solution, dried, and heated and baked to form a fine particle film, and then formed into a predetermined shape by photolithography-etching. Pattern. Here, the organometallic solution is a solution of an organometallic compound whose main element is the material of the fine particles used for the conductive thin film. Specifically, in this embodiment, Pd is used as the main element.
Was used. Further, although the dipping method is used as the coating method in the present embodiment, other methods such as a spinner method and a spray method may be used.

【0179】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
Further, as a method for forming a conductive thin film formed of a fine particle film, other than the method of applying the organic metal solution used in the present embodiment, for example, a vacuum vapor deposition method, a sputtering method, or a chemical vapor phase method. A deposition method may be used in some cases.

【0180】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と素子
電極1103の間に適宜の電圧を印加して、通電フォー
ミング処理を行って、電子放出部1105を形成する。
(3) Next, as shown in FIG. 13C, an appropriate voltage is applied from the forming power supply 1110 between the element electrode 1102 and the element electrode 1103 to carry out the energization forming process, and the electron is formed. The emitting portion 1105 is formed.

【0181】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊,変形,もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。
The energization forming treatment means that the electroconductive thin film 1104 made of a fine particle film is energized so that a part of the electroconductive thin film 1104 is appropriately destroyed, deformed, or altered to have a structure suitable for electron emission. It is a process that causes it.

【0182】微粒子膜で作られた導電性薄膜のうち電子
放出を行うのに好適な構造に変化した部分(すなわち電
子放出部1105)においては、薄膜に適当な亀裂が形
成されている。なお、電子放出部1105が形成される
前と比較すると、形成された後は素子電極1102と素
子電極1103の間で計測される電気抵抗は大幅に増加
する。
An appropriate crack is formed in the thin film in the portion of the conductive thin film made of the fine particle film that has changed to a structure suitable for emitting electrons (that is, the electron emitting portion 1105). Note that the electric resistance measured between the element electrodes 1102 and 1103 after the formation is significantly increased as compared with the state before the electron emission portion 1105 is formed.

【0183】通電方法をより詳しく説明するために、図
11に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅T1の三角波パルスをパルス間隔T2で連続的に印
加した。その際には、三角波パルスの波高値Vpfを、
順次昇圧した。また、電子放出部1105の形成状況を
モニタ−するためのモニタ−パルスPmを適宜の間隔で
三角波パルスの間に挿入し、その際に流れる電流を電流
計1111で計測した。
In order to explain the energization method in more detail, FIG. 11 shows an example of an appropriate voltage waveform applied from the forming power supply 1110. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable, and in the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously provided at a pulse interval T2 as shown in FIG. Applied. In that case, the peak value Vpf of the triangular pulse is
The pressure was sequentially increased. Further, monitor pulses Pm for monitoring the formation state of the electron emission portion 1105 were inserted between the triangular wave pulses at appropriate intervals, and the current flowing at that time was measured by the ammeter 1111.

【0184】本実施の形態においては、たとえば1.3
×10-3[Pa]程度の真空雰囲気下において、たとえ
ばパルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。
In the present embodiment, for example, 1.3
In a vacuum atmosphere of about 10 −3 [Pa], for example, the pulse width T 1 is 1 [millisecond] and the pulse interval T 2 is 10.
[Millisecond], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V].

【0185】そして、三角波を5パルス印加するたびに
1回の割りで、モニタ−パルスPmを挿入した。フォー
ミング処理に悪影響を及ぼすことがないように、モニタ
−パルスの電圧Vpmは0.1[V]に設定した。そし
て、素子電極1102と素子電極1103の間の電気抵
抗が1×10-6[オ−ム]になった段階、すなわちモニ
タ−パルス印加時に電流計1111で計測される電流が
1×10-7[A]以下になった段階で、フォーミング処
理にかかわる通電を終了した。
Then, the monitor pulse Pm was inserted once every five pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 reaches 1 × 10 −6 [ohm], that is, when the monitor pulse is applied, the current measured by the ammeter 1111 is 1 × 10 −7. [A] When the temperature became the following, the energization related to the forming process was terminated.

【0186】なお、上記の方法は、本実施の形態に係る
表面伝導型電子放出素子に関する好ましい方法であり、
たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔
Lなど表面伝導型電子放出素子の設計を変更した場合に
は、それに応じて通電の条件を適宜変更するのが望まし
い。
The above method is a preferable method for the surface conduction electron-emitting device according to this embodiment.
For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the device electrode spacing L is changed, it is desirable to appropriately change the energization conditions accordingly.

【0187】(4)次に、図10(d)に示すように、
活性化用電源1112から素子電極1102と素子電極
1103の間に適宜の電圧を印加して、通電活性化処理
を行い、電子放出特性の改善を行う。
(4) Next, as shown in FIG.
Appropriate voltage is applied from the activation power supply 1112 between the device electrodes 1102 and 1103 to perform energization activation process to improve electron emission characteristics.

【0188】本発明の実施の形態の特徴である、電子源
の通電活性化処理時における「通電時間分散活性化工
程」「多段分圧調整活性化工程」「補償電圧活性化工
程」についての詳細は、後で説明する。ここでは、通電
活性化処理の概要について説明する。
Details of the “energization time dispersion activation step”, “multi-stage partial pressure adjustment activation step”, and “compensation voltage activation step” during the energization activation processing of the electron source, which are the features of the embodiment of the present invention Will be explained later. Here, an outline of the energization activation process will be described.

【0189】通電活性化処理とは、具体的には、活性化
ガス雰囲気下で、電圧パルスを定期的に印加することに
より、有機化合物を起源とする炭素もしくは炭素化合物
を堆積させ、電子放出特性の改善を行う処理である。
The energization activation treatment is, concretely, by applying a voltage pulse periodically in an activation gas atmosphere to deposit carbon or carbon compounds originating from an organic compound to obtain electron emission characteristics. Is a process for improving.

【0190】ここで使用される適当な有機物質として
は、アルカン、アルケン、アルキンの脂肪族炭化水素
類、芳香族炭化水素類、アルコール類、アルデヒド類、
ケトン類、アミン類、フェノール、カルボン、スルホン
酸等の有機酸類等を挙げることが出来る。具体的には、
メタン、エタン、プロパンなどCnH2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどCnH2n
等の組成式で表される不飽和炭化水素、ベンゼン、トル
エン、ベンゾニトリル、メタノール、エタノール、ホル
ムアルデヒド、アセトアルデヒド、アセトン、メチルエ
チルケトン、メチルアミン、エチルアミン、フェノー
ル、蟻酸、酢酸、プロピオン酸等が使用できる。
Suitable organic substances used herein include alkanes, alkenes, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes,
Examples thereof include ketones, amines, organic acids such as phenol, carvone, and sulfonic acid. In particular,
Saturated hydrocarbon represented by CnH2n + 2 such as methane, ethane and propane, CnH2n such as ethylene and propylene
Unsaturated hydrocarbons represented by the composition formulas such as benzene, toluene, benzonitrile, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methyl amine, ethyl amine, phenol, formic acid, acetic acid, propionic acid and the like can be used.

【0191】通電方法をより詳しく説明するために、図
12(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
った。具体的には、電圧Vactが14[V],パルス
幅T3が1[ミリ秒],パルス間隔T4が10[ミリ
秒]の矩形波を用いた。
In order to explain the energization method in more detail, FIG. 12A shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, a rectangular wave having a voltage Vact of 14 [V], a pulse width T3 of 1 [millisecond], and a pulse interval T4 of 10 [millisecond] was used.

【0192】なお、上述の通電条件は、本実施の形態に
係る表面伝導型電子放出素子に関する好ましい条件であ
り、表面伝導型電子放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。
The above energization conditions are preferable conditions for the surface-conduction type electron-emitting device according to the present embodiment, and when the design of the surface-conduction type electron-emitting device is changed, the conditions may be changed accordingly. It is desirable to change.

【0193】図10(d)に示す1114は、表面伝導
型電子放出素子から放出される放出電流Ieを捕捉する
ためのアノード電極であり、直流高電圧電源1115お
よび電流計1116が接続されている。なお、基板11
01を、表示パネルの中に組み込んでから活性化処理を
行う場合には、表示パネルの蛍光面をアノード電極11
14として用いる。
Reference numeral 1114 shown in FIG. 10 (d) is an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which the DC high voltage power supply 1115 and the ammeter 1116 are connected. . The substrate 11
When 01 is incorporated into the display panel and then activated, the fluorescent surface of the display panel is set to the anode electrode 11
Used as 14.

【0194】活性化用電源1112から電圧を印加する
間、電流計1116で放出電流Ieを計測して通電活性
化処理の進行状況をモニタ−し、活性化用電源1112
の動作を制御する。電流計1116で計測された放出電
流Ieの一例を図12(b)に示すが、活性化電源11
12からパルス電圧を印加しはじめると、時間の経過と
ともに素子電流If及び放出電流Ieは増加する。予
め、設定された電流値に放出電流Ieが到達したら活性
化用電源1112からの電圧印加を停止し、通電活性化
処理を終了する。
While the voltage is being applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and the activation power supply 1112 is monitored.
Control the behavior of. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG.
When the pulse voltage starts to be applied from 12, the device current If and the emission current Ie increase with the passage of time. When the emission current Ie reaches the preset current value in advance, the voltage application from the activation power supply 1112 is stopped, and the energization activation process ends.

【0195】以上のようにして、図10(e)に示す平
面型の表面伝導型電子放出素子を製造した。
As described above, the flat surface conduction electron-emitting device shown in FIG. 10E was manufactured.

【0196】(表示装置に用いた表面伝導型電子放出素
子の特性)以上、平面型の表面伝導型電子放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Electron-Emitting Element Used in Display Device) The element configuration and manufacturing method of the planar surface conduction electron-emitting element have been described above. Next, the characteristics of the element used in the display device will be described. Describe.

【0197】図13に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメ−タ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 13 shows typical examples of (emission current Ie) vs. (device applied voltage Vf) characteristics and (device current If) vs. (device applied voltage Vf) characteristics of the device used in the display device. . The emission current Ie is significantly smaller than the device current If, and it is difficult to show the emission current Ie on the same scale.
Since these characteristics are changed by changing the design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0198】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used for the display device has the following three characteristics regarding the emission current Ie.

【0199】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is the threshold voltage Vth
The emission current Ie sharply increases when a voltage of the above magnitude is applied to the element, while the emission current Ie is hardly detected at a voltage lower than the threshold voltage Vth.

【0200】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0201】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie at the voltage Vf.
The size of e can be controlled.

【0202】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Thirdly, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the charge amount of electrons emitted from the element depends on the length of time for which the voltage Vf is applied. You can control.

【0203】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。
Due to the above-mentioned characteristics, the surface conduction electron-emitting device could be preferably used in a display device.

【0204】たとえば多数の素子を表示画面の画素に対
応して設けた表示装置において、第一の特性を利用すれ
ば、表示画面を順次走査して表示を行うことが可能であ
る。すなわち、駆動中の素子には所望の発光輝度に応じ
て閾値電圧Vth以上の電圧を適宜印加して、非選択状
態の素子には閾値電圧Vth未満の電圧を印加する。駆
動する素子を順次切り替えてゆくことにより、表示画面
を順次走査して表示を行うことが可能である。
For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, by utilizing the first characteristic, it is possible to sequentially scan and display the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element being driven, and a voltage lower than the threshold voltage Vth is applied to the element in the non-selected state. By sequentially switching the elements to be driven, it is possible to sequentially scan the display screen for display.

【0205】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
By utilizing the second characteristic or the third characteristic, it is possible to control the light emission brightness, so that it is possible to perform the gradation display.

【0206】(多数素子を単純配線した電子源基板の構
造)次に、上述の表面伝導型電子放出素子を基板上に配
列して単純配線した電子源基板の構造について述べる。
(Structure of Electron Source Substrate with Simple Wiring of Many Elements) Next, the structure of the electron source substrate with the above surface conduction electron-emitting devices arranged on the substrate and simply wired will be described.

【0207】図14に示すのは、上述した図7に示す表
示パネルに用いた電子源基板の平面図である。
FIG. 14 is a plan view of the electron source substrate used in the display panel shown in FIG.

【0208】基板上には、上述した図9で示したものと
同様な表面伝導型電子放出素子が配列され、これらの素
子は行方向配線1003と列方向配線1004により単
純状に配線されている。行方向配線1003と列方向配
線1004の交差する部分には、電極間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。
On the substrate, the surface conduction electron-emitting devices similar to those shown in FIG. 9 described above are arranged, and these devices are simply wired by the row directional wiring 1003 and the column directional wiring 1004. . An insulating layer (not shown) is formed between the electrodes at the intersection of the row wiring 1003 and the column wiring 1004 to maintain electrical insulation.

【0209】図14のA−A’に沿った断面を図15に
示す。
A cross section taken along the line AA 'in FIG. 14 is shown in FIG.

【0210】なお、このような構造の電子源は、予め基
板上に行方向配線1003と、列方向配線1004と、
電極間絶縁層(不図示)と、表面伝導型電子放出素子の
素子電極と、導電性薄膜を形成した後に、行方向配線1
003および列方向配線1004を介して各素子に給電
して通電フォーミング処理と通電活性化処理を行うこと
により製造した。
The electron source having such a structure has a row wiring 1003, a column wiring 1004, and
After forming the inter-electrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device, and the conductive thin film, the row wiring 1
It was manufactured by supplying power to each element through 003 and the column-direction wiring 1004, and performing an energization forming process and an energization activation process.

【0211】<多数素子を単純マトリクス配線した電子
源基板の行(列)単位活性化工程>次に、上述の単純配
線した電子源基板を、行(列)単位に活性化処理する方
法について述べる。この手法を用いることにより、多数
の素子を同時に活性化できるため、活性化処理時間を短
くすることができる。
<Activation Step of Row (Column) Units of Electron Source Substrate in which Many Elements are Wired in Simple Matrix> Next, a method of activating the above-mentioned electron source substrate in which simple wiring is performed in row (column) units will be described. . By using this method, a large number of elements can be activated at the same time, so that the activation processing time can be shortened.

【0212】図20に示すのは、上述した図14に示す
電子源基板のように配線された表面伝導型電子放出素子
に対して、2行目(Dx2)の素子を活性化処理する場
合の電圧印加方法を示している。
FIG. 20 shows the case where the device of the second row (Dx2) is activated for the surface conduction electron-emitting device wired like the electron source substrate shown in FIG. The voltage application method is shown.

【0213】図20に示すように、表面型電子放出素子
74は、行配線72及び列配線73に接続されている。
図中、77は活性化電源であり、76は素子電流を測定
するための電流計で、2行目の全ての素子にのみ電圧を
印加するために、2行目(Dx2)以外の行配線72
と、全ての列配線73を接地している。このように素子
を接続することにより、行方向の素子に電圧が印加さ
れ、活性化工程を行うことができる。
As shown in FIG. 20, the surface type electron-emitting device 74 is connected to the row wiring 72 and the column wiring 73.
In the figure, reference numeral 77 is an activating power supply, and 76 is an ammeter for measuring the element current, so that a line wiring other than the second row (Dx2) is applied in order to apply a voltage only to all the elements in the second row. 72
And all column wirings 73 are grounded. By connecting the elements in this manner, a voltage is applied to the elements in the row direction, and the activation process can be performed.

【0214】活性化工程の進行状況を観察する素子電流
測定は、電流計76によって行われる。活性化終了条件
は、この素子電流の合算値が飽和したときとした。
The element current measurement for observing the progress of the activation process is performed by the ammeter 76. The activation completion condition was when the sum of the device currents was saturated.

【0215】ここでは、2行目(Dx2)の素子を活性
化処理する場合について述べたが、他の行の素子を活性
化処理する場合も、同様の方法を用いて行うことができ
る。
Although the case where the elements in the second row (Dx2) are activated is described here, the elements in other rows can be activated as well by using the same method.

【0216】また、ここでは行配線単位の活性化工程に
ついて述べたが、列配線単位の活性化工程も同様の方法
を用いれば、行うことができる。
Although the activation process in units of row wiring has been described here, the activation process in units of column wiring can be performed by using the same method.

【0217】さらに、活性化工程の進行状況観察方法
は、素子電流測定に限られず、放出電流測定を用いても
よい。
Furthermore, the method of observing the progress of the activation process is not limited to the device current measurement, and emission current measurement may be used.

【0218】以上、本実施の形態で適用可能な画像表示
装置の構成および作成方法、作用について説明した。
Heretofore, the configuration, the manufacturing method, and the operation of the image display device applicable in the present embodiment have been described.

【0219】次に、本実施の形態の特徴的な内容につい
て説明する (第1の実施の形態)本発明の実施の形態では、多数の
素子を短時間に通電活性化する為に行われる手法であ
り、「多段分圧調整活性化工程」と「補償電圧印加工
程」を同時に行う場合に用いられる。そして、本実施の
形態では、通電開始時の補償電圧を一定時間出力しない
ことを特徴としている。この方法を用いれば、従来の活
性化法と比較して、活性化処理を均一に行うことがで
き、放出電流特性が均一な電子源を得ることができる。
Next, the characteristic contents of the present embodiment will be described (first embodiment). In the embodiment of the present invention, a method is adopted for energizing and energizing a large number of elements in a short time. It is used when the "multi-step partial pressure adjustment activation step" and the "compensation voltage application step" are performed simultaneously. In addition, the present embodiment is characterized in that the compensation voltage at the start of energization is not output for a certain period of time. By using this method, the activation process can be performed more uniformly than in the conventional activation method, and an electron source with uniform emission current characteristics can be obtained.

【0220】本実施の形態では、多数の表面伝導型電子
放出素子を単純マトリクス配置(素子数1024×30
72)した電子源基板を有する画像表示装置の製造方
法、主に電子源の活性化工程の一例を説明する。
In this embodiment, a large number of surface conduction electron-emitting devices are arranged in a simple matrix (the number of devices is 1024 × 30).
72) A method of manufacturing an image display device having the electron source substrate, mainly an example of an electron source activation step will be described.

【0221】また、多数の素子を活性化する方法とし
て、1行ずつ活性化工程を行う、行単位活性化工程を行
うこととする。
As a method of activating a large number of elements, a row-unit activation step of performing the activation step for each row will be performed.

【0222】以下の説明では、2行目に対する通電活性
化工程についてのみ記載するが、それ以外の行に対して
も同様の工程を行っている。
In the following description, only the energization activation step for the second row will be described, but the same steps are performed for the other rows.

【0223】まず、本発明の実施の形態に係る電子源の
製造方法において用いる活性化処理制御装置の構成を図
1に示す。
First, FIG. 1 shows the configuration of an activation processing control device used in the electron source manufacturing method according to the embodiment of the present invention.

【0224】図1は本実施の形態における表面伝導型放
出素子の通電活性化装置の例を示す図である。図7に示
した電子源基板を、図1のように接続して活性化処理を
行う。
FIG. 1 is a diagram showing an example of an energization activation device for a surface conduction electron-emitting device according to the present embodiment. The electron source substrates shown in FIG. 7 are connected as shown in FIG. 1 to perform activation processing.

【0225】図1において、101は通電活性化をする
ために接続されているマルチ表面伝導型放出素子の電子
源基板であり、m行×n列(本実施の形態ではm=10
24、n=3072)の単純マトリクス配線により複数
の電子放出素子が接続されている。また、既にフォーミ
ングは完了しているものとする。この電子源基板は、不
図示の真空排気装置に接続されており、1×10-3〜1
×-2[Pa]程度に真空排気されている。
In FIG. 1, reference numeral 101 denotes an electron source substrate of a multi-surface conduction electron-emitting device which is connected for activation by energization, and has m rows × n columns (m = 10 in this embodiment).
A plurality of electron-emitting devices are connected by simple matrix wiring of 24, n = 3072). Further, it is assumed that the forming has already been completed. This electron source substrate is connected to a vacuum exhaust device (not shown), and is 1 × 10 −3 to 1
Evacuated to about -2 [Pa].

【0226】102は活性化する行を選択する行選択回
路であり、制御回路(制御部)104の指示に従って行
方向配線を選択し、その選択した行方向配線に電源10
3から電圧を印加している。また、行選択回路102は
電流計313(図2参照)も有しており、電子源の行方
向配線に流れる電流を検出している。
Reference numeral 102 denotes a row selection circuit for selecting a row to be activated. A row direction wiring is selected in accordance with an instruction from the control circuit (control unit) 104, and the power supply 10 is connected to the selected row direction wiring.
The voltage is applied from 3. The row selection circuit 102 also includes an ammeter 313 (see FIG. 2) to detect the current flowing in the row-direction wiring of the electron source.

【0227】制御回路104は、行選択回路の電流検出
部で検出された電流値を取り込み、通電活性化に必要な
電圧値を電源103,113に対して設定する。Dx1
〜Dxnは電子源基板101の行方向配線端子を示し、
Dy1〜Dynは電子源基板101の列方向配線端子を
示している。尚、制御部104はタイマーを有してお
り、通電活性化時間および分圧変更の時間を調整してい
る。
The control circuit 104 takes in the current value detected by the current detection portion of the row selection circuit and sets the voltage value necessary for energization activation to the power supplies 103 and 113. Dx1
~ Dxn indicates row-direction wiring terminals of the electron source substrate 101,
Dy1 to Dyn indicate column direction wiring terminals of the electron source substrate 101. The control unit 104 has a timer to adjust the energization activation time and the partial pressure change time.

【0228】次に、図2を用いて、行選択回路102に
おける動作を説明する。図2は行選択回路102の回路
構成を示す回路図である。
Next, the operation of the row selection circuit 102 will be described with reference to FIG. FIG. 2 is a circuit diagram showing a circuit configuration of the row selection circuit 102.

【0229】行選択回路102は、リレー又はアナログ
スイッチなどのスイッチを有し、SWx1からSWxm
までm個のスイッチが並列に配設され、各スイッチの出
力が電子源基板101の行配線端子Dx1からDxmの
それぞれに接続されている。
The row selection circuit 102 has a switch such as a relay or an analog switch, and has switches SWx1 to SWxm.
Up to m switches are arranged in parallel, and the output of each switch is connected to each of the row wiring terminals Dx1 to Dxm of the electron source substrate 101.

【0230】これらのスイッチは、制御部104の制御
信号でコントロールされ、駆動する行配線に電源103
からの電圧波形が加わるように作動する。図2において
は、2行目(Dx2)のラインが選択され、行配線端子
Dx2にのみ電圧が印加されており、他のライン(非選
択行配線)はグラウンドに接続されている。
These switches are controlled by the control signal of the control unit 104, and the power supply 103 is connected to the row wiring to be driven.
It operates so that the voltage waveform from is applied. In FIG. 2, the line of the second row (Dx2) is selected, the voltage is applied only to the row wiring terminal Dx2, and the other line (non-selected row wiring) is connected to the ground.

【0231】図23に、本実施の形態における電圧印加
を示す模式図を示す。
FIG. 23 is a schematic diagram showing voltage application in this embodiment.

【0232】図では、2行目の素子のみ行側駆動電圧源
に接続され、他の行がグランドに接続されている事を示
している。
The figure shows that only the elements in the second row are connected to the row side driving voltage source and the other rows are connected to the ground.

【0233】また、列側は列側駆動電圧源に接続されて
いる。
The column side is connected to the column side driving voltage source.

【0234】以下、本実施の形態における通電活性化方
法について、分圧制御方法を示したのち、電圧印加方法
について説明する。
In the following, regarding the energization activation method in the present embodiment, the voltage dividing control method will be described, and then the voltage application method will be described.

【0235】活性化処理時の印加波形は、電圧波高値V
xが14V、パルス幅Twが1msec、パルス周期T
pが10msecとなるようにした(図3(a))。
The applied waveform during the activation processing is the voltage peak value V
x is 14V, pulse width Tw is 1 msec, pulse period T
The p was set to 10 msec (FIG. 3 (a)).

【0236】図3(b)は列側から出力する電圧を示し
ている。ここでは、図3(b)は、列側配線1900番
から出力する電圧を示している。列側から印加する電圧
値は、上記発明が解決しようとする課題の中で説明した
計算方法により決定される。
FIG. 3B shows the voltage output from the column side. Here, FIG. 3B shows the voltage output from the column side wiring 1900. The voltage value applied from the column side is determined by the calculation method described in the problems to be solved by the invention.

【0237】また、活性化処理の終了は、前述した電流
計313(図2参照)から得られる1行の素子電流値が
飽和した時点とした。
The activation process is terminated at the time when the element current value of one row obtained from the ammeter 313 (see FIG. 2) described above is saturated.

【0238】まず、<多段分圧調整通電活性化法>につ
いて図4を参照して説明する。
First, the <multi-stage partial pressure adjusting energization activation method> will be described with reference to FIG.

【0239】本実施の形態では、活性化ガス分圧変更を
2段階とする通電活性化方法を行った。
In the present embodiment, the energization activation method is performed in which the activation gas partial pressure is changed in two steps.

【0240】本実施の形態では、活性化ガスとしてトリ
ニトリルを使用し、1段階目の分圧を1×10-2Pa
(P1)、2段階目の分圧を2×10-4Pa(P2)と
した。
In this embodiment, trinitrile is used as the activating gas and the partial pressure of the first step is 1 × 10 -2 Pa.
(P1) The partial pressure at the second stage was set to 2 × 10 −4 Pa (P2).

【0241】また、1段階目の終了時間を2分(T
1)、2段階目の開始時間を3分(T2)とした。1段
階目から2段階目の切り替えに要する時間は、真空排気
装置の排気能力と活性化ガス導入方法により決定され
る。
The end time of the first stage is set to 2 minutes (T
1) The starting time of the second stage was 3 minutes (T2). The time required for switching from the first stage to the second stage is determined by the exhaust capacity of the vacuum exhaust device and the activation gas introduction method.

【0242】そして、補償電圧中断時間ΔTを3分とし
た。
Then, the compensation voltage interruption time ΔT is set to 3 minutes.

【0243】次に、電圧印加工程について示す。Next, the voltage applying step will be described.

【0244】本実施の形態では、行配線から14V印加
して、列配線側から行配線の配線抵抗による電圧降下を
補償する補償電圧を印加する方法を使用した。
In this embodiment, a method of applying 14 V from the row wiring and applying a compensation voltage from the column wiring side to compensate for the voltage drop due to the wiring resistance of the row wiring is used.

【0245】本実施の形態では、行配線の素子間抵抗7
8(図23参照)r0は1mΩである。列配線の素子間
抵抗は十分小さく無視できるもとのする。
In this embodiment, the inter-element resistance 7 of the row wiring is
8 (see FIG. 23) r0 is 1 mΩ. The resistance between elements of the column wiring is sufficiently small and can be ignored.

【0246】補償電圧出力は、通電活性化時に流れる電
流を行配線電流の電流検出部で1秒に1回測定し、その
電流値に基づいて補償電圧値を計算し、列側から電圧出
力することで行った。
As the compensation voltage output, the current flowing at the time of energization activation is measured once per second by the current detection unit of the row wiring current, the compensation voltage value is calculated based on the current value, and the voltage is output from the column side. I went there.

【0247】なお、計算方法については、上記発明が解
決しようとする課題の欄で説明したものと同一であるの
で、その説明は省略する。
Since the calculation method is the same as that described in the section of the problem to be solved by the invention, the description thereof will be omitted.

【0248】2段階目の分圧で活性化開始15分後(T
3=18分)に素子電流Ifプロファイルが飽和し、電
流値がほぼ5Aとなったので活性化を終了した。
At the second partial pressure, 15 minutes after the start of activation (T
3 = 18 minutes), the device current If profile was saturated, and the current value became approximately 5 A, so the activation was terminated.

【0249】今回用いたΔTは、予め実験により、2段
階目初期の電流変化が大きい時間を見積もった。
For ΔT used this time, the time during which the current change at the initial stage of the second stage was large was estimated in advance by experiments.

【0250】図3及び図4を用いて駆動シーケンスを説
明する。
The drive sequence will be described with reference to FIGS. 3 and 4.

【0251】(Step1)2行目の素子電流は図4に
示すように通電開始と共に増加する為、列側から印加す
る電圧も通電開始と共に増加する。
(Step 1) Since the device current in the second row increases with the start of energization as shown in FIG. 4, the voltage applied from the column side also increases with the start of energization.

【0252】(STEP2)活性化開始2分で1段階目
の活性化を中断するため、行側および列側からの出力電
圧をカットし、活性化ガス分圧を変更する。
(STEP 2) The output voltage from the row side and the column side is cut and the activation gas partial pressure is changed in order to interrupt the activation of the first stage 2 minutes after the start of activation.

【0253】(STEP3−1)活性化ガス分圧が2段
階目活性化用に設定されたのち、行配線から電圧印加を
再開する。ただし、補償電圧印加はΔTの間印加しない
ことにする。
(STEP 3-1) After the activation gas partial pressure is set for the second stage activation, voltage application is restarted from the row wiring. However, the compensation voltage is not applied during ΔT.

【0254】(STEP3−2)時間ΔTが過ぎた後、
補償電圧印加を再開する。
(STEP 3-2) After the time ΔT has passed,
The compensation voltage application is restarted.

【0255】素子電流が十分に飽和したら駆動を終了
し、活性化工程を終了する。
When the device current is sufficiently saturated, driving is ended and the activation process is ended.

【0256】本実施の形態における素子電流プロファイ
ルは、本実施の形態の手法を用いたところ、図4に示す
プロファイル83のようになった。
The device current profile in this embodiment is as shown by profile 83 in FIG. 4 when the method of this embodiment is used.

【0257】このプロファイル83は、プロファイル8
2のように素子が急激に劣化せず、また、理想的な素子
電流プロファイル81とほぼ同じ到達電流が得られてい
る。
This profile 83 is the profile 8
2, the element does not deteriorate rapidly, and a reaching current that is almost the same as the ideal element current profile 81 is obtained.

【0258】2行目の通電活性化工程を終了後、2行目
以外の行配線に対して順次、通電活性化工程を行うこと
により、過電圧により素子特性の劣化がない通電活性化
工程を行うことが可能となった。
After the energization activation step of the second row is completed, the energization activation step is performed sequentially for the row wirings other than the second row, thereby performing the energization activation step in which the element characteristics are not deteriorated by the overvoltage. It has become possible.

【0259】そのため、均一性のよい電子源を得ること
ができた。
Therefore, an electron source with good uniformity could be obtained.

【0260】本実施の形態では、多段階目の初期の補償
電圧を一定時間出力しないことで、素子への過電圧印加
を抑制したが、これに限られるものではない。
In this embodiment, the application of the overvoltage to the element is suppressed by not outputting the initial compensation voltage of the multi-stage for a certain period of time, but the invention is not limited to this.

【0261】例えば、行配線から測定される素子電流を
測定して、急激に変動する期間をモニターし、補償電圧
を印加しないという方法を用いても好適に実施される。
For example, a method of measuring a device current measured from a row wiring, monitoring a period of abrupt fluctuation, and not applying a compensation voltage is also preferably used.

【0262】また、補償電圧ではなく、1本の行配線全
体に印加する電圧を制限しても良い。
Further, instead of the compensation voltage, the voltage applied to the entire one row wiring may be limited.

【0263】また、完全に補償電圧の出力を停止するの
ではなく、正規に補償する電圧よりも小さな値の補償電
圧を出力するようにしても良い。この場合に、予め決め
られた値の補償電圧を出力しても良いし、予め測定され
た電子放出素子を流れる電流値から計算された値として
も良い。
Further, instead of completely stopping the output of the compensation voltage, the compensation voltage of a value smaller than the voltage for the normal compensation may be output. In this case, a compensation voltage having a predetermined value may be output, or a value calculated from a previously measured current value flowing through the electron-emitting device may be used.

【0264】上記した、多段階目の初期の素子電流が急
激に変動する期間とは、素子電流が減少する期間である
と考えて、素子電流の時間微分が「負」の間は、補償電
圧を出力しないという方法もまた、好適に実施される。
Considering that the period in which the element current at the initial stage of the multi-step changes abruptly is the period in which the element current decreases, the compensation voltage is changed while the time differential of the element current is "negative". The method of not outputting is also preferably implemented.

【0265】本実施の形態では、活性化終了条件を、活
性化電流の飽和を検知することに基づいて行ったが、こ
れに限られるものではなく、放出電流Ieプロファイル
特性から測定する方法、効率η(=Ie/If)プロフ
ァイル特性から測定する方法、活性化中の素子電流If
−印加電圧V特性、放出電流Ie−印加電圧V特性、効
率η−印加電圧V特性から測定する方法等を用いても好
適に実施される。
In the present embodiment, the activation end condition is based on the detection of the saturation of the activation current, but the present invention is not limited to this, and the method of measuring from the emission current Ie profile characteristic, the efficiency, η (= Ie / If) Method of measuring from profile characteristics, device current If during activation If
-Applied voltage V characteristics, emission current Ie-Applied voltage V characteristics, efficiency η-Applied voltage V characteristics can also be preferably used.

【0266】本実施の形態では、行配線両側から印加す
る通電方法を行ったが、これに限られるものではなく片
側から印加する通電方法を用いても好適に実施される。
In the present embodiment, the energization method of applying from both sides of the row wiring is performed, but the present invention is not limited to this, and the energization method of applying from one side is also preferably used.

【0267】また、本実施の形態では、<補償電圧印加
工程>において、行配線における電圧降下の影響を、列
配線から電圧印加を行うことで補正する方法を採用した
が、これに限られるものではなく、行と列を入れ替えた
印加方法を用いても好適に実施される。
Further, in the present embodiment, in the <compensation voltage applying step>, the method of correcting the influence of the voltage drop in the row wiring by applying the voltage from the column wiring is adopted, but the present invention is not limited to this. Instead, it is also preferably implemented by using an application method in which rows and columns are interchanged.

【0268】本実施の形態では、<多段分圧調整通電活
性化法>において2段階で活性化ガス分圧を変更する方
法を用いたが、これに限られたものではなく、素子膜材
料、活性化ガス材料により適宜変更すればよい。従っ
て、3段以上の多段階に分割しても好適に実施される。
In the present embodiment, the method of changing the activation gas partial pressure in two steps is used in the <multi-step partial pressure adjustment energization activation method>, but the present invention is not limited to this, and the element film material, It may be appropriately changed depending on the activated gas material. Therefore, even if it is divided into three or more stages, it is preferably implemented.

【0269】本実施の形態では、補償電圧出力値を、通
電活性化工程中に逐次計算する方法について示したが、
これに限定されるものではなく、予め活性化時に測定し
た素子電流値を元に、出力する電圧を設定しておいても
よい。
In this embodiment, the method of sequentially calculating the compensation voltage output value during the energization activation step has been described.
The present invention is not limited to this, and the voltage to be output may be set in advance based on the element current value measured at the time of activation.

【0270】(第2の実施の形態)本発明の実施の形態
では、多数の素子を短時間に通電活性化する為に行われ
る手法であり、「通電時間分散活性化工程」と「補償電
圧印加工程」を同時に行う場合に用いられる。そして、
本実施の形態では、通電開始時の補償電圧を一定時間出
力しないことを特徴としている。この方法を用いれば、
従来の活性化法と比較して、活性化処理を均一に行うこ
とができ、放出電流特性が均一な電子源を得ることがで
きる。
(Second Embodiment) In the second embodiment of the present invention, a method is employed for energizing and energizing a large number of elements in a short time. It is used when the "application step" is performed at the same time. And
The present embodiment is characterized in that the compensation voltage at the start of energization is not output for a certain period of time. With this method,
As compared with the conventional activation method, the activation treatment can be performed uniformly, and an electron source with uniform emission current characteristics can be obtained.

【0271】以下、説明簡単のため、上記第1の実施の
形態と異なる部分を中心に説明する。
For the sake of simplicity of explanation, portions different from the first embodiment will be mainly described below.

【0272】本実施の形態に係る活性化処理制御装置の
構成は、上記第1の実施の形態と同様なので省略する。
The configuration of the activation processing control device according to the present embodiment is the same as that of the first embodiment described above, and will be omitted.

【0273】本実施の形態では、多数の素子を活性化す
る方法として、1行ずつ活性化工程を行う、行単位活性
化工程を行う。また、本実施の形態では、1行目から1
024行目の1024行の素子について、「時間分散通
電活性化法」を用いる。
In this embodiment, as a method for activating a large number of elements, a row-unit activation step of performing the activation step for each row is performed. Further, in the present embodiment, from the first line to 1
The “time-dispersed energization activation method” is used for the element in the 024th row and the 1024th row.

【0274】以下、本実施の形態における通電活性化方
法について、分圧制御方法を説明したのち、電圧印加方
法について説明する。
In the following, regarding the energization activation method in the present embodiment, the voltage division control method will be described, and then the voltage application method will be described.

【0275】まず、分圧制御について、図6を用いて説
明する。
First, the partial pressure control will be described with reference to FIG.

【0276】活性化ガスとしてトリニトリルを使用し、
設定分圧値P0を5×10-3Paとした。通電活性化す
る行配線の切り替えは、5分間隔(Tcycle)とし
た。そして、行配線切り替え直後の1分間(=ΔT2)
は、列側から補償電圧を印加しないこととした。今回用
いたΔT2は、予め実験により、多段階目初期の電流変
化が大きい時間を見積もった。
Using trinitrile as the activating gas,
The set partial pressure value P0 was set to 5 × 10 −3 Pa. The switching of the row wirings to be activated by energization was performed at intervals of 5 minutes (Tcycle). Then, one minute immediately after switching the row wiring (= ΔT2)
In the case, the compensation voltage is not applied from the column side. For ΔT2 used this time, the time during which the current change at the initial stage of the multistage was large was estimated in advance by experiments.

【0277】次に電圧印加工程について説明する。Next, the voltage applying step will be described.

【0278】本実施の形態では、行配線から14V印加
して、列配線側から配線抵抗による電圧降下を補償する
方法を使用した。本実施の形態では、行配線の素子間抵
抗78(図23参照)r0は1mΩである。列配線の素
子間抵抗は十分小さく無視できるもとのする。
In this embodiment, a method of applying 14 V from the row wiring and compensating for the voltage drop due to the wiring resistance from the column wiring side is used. In the present embodiment, the inter-element resistance 78 of the row wiring (see FIG. 23) r0 is 1 mΩ. The resistance between elements of the column wiring is sufficiently small and can be ignored.

【0279】補償電圧出力は、通電活性化時に流れる電
流を行配線電流検出部で1秒に1回測定し、その電流値
に基づいて補償電圧値を計算し、列側から電圧出力する
ことで行った。
The compensation voltage output is obtained by measuring the current flowing at the time of energization activation by the row wiring current detecting section once a second, calculating the compensation voltage value based on the current value, and outputting the voltage from the column side. went.

【0280】なお、補償電圧値の計算方法は、上述した
発明が解決しようとする課題の中で説明した通りであ
る。
The method of calculating the compensation voltage value is as described in the problems to be solved by the invention described above.

【0281】活性化処理時の印加波形は、電圧波高値が
14V、パルス幅が1msec、パルス周期が10ms
ecとなるようにとした(図5(a))。
The applied waveform during the activation process has a voltage peak value of 14 V, a pulse width of 1 msec, and a pulse period of 10 ms.
ec was set (FIG. 5A).

【0282】図5(b)は、列側配線1900番から出
力する電圧を示している。列側から印加する電圧値は、
上記発明が解決しようとする課題の中で説明した計算方
法により決定される。
FIG. 5B shows the voltage output from the column side wiring number 1900. The voltage value applied from the column side is
It is determined by the calculation method described in the problems to be solved by the invention.

【0283】また、活性化処理の終了は、前述した電流
計313(図2参照)から得られる1行の素子電流値が
飽和した時点とした。
The activation process is terminated when the element current value of one row obtained from the ammeter 313 (see FIG. 2) described above is saturated.

【0284】活性化処理は1行目から開始し、後は2行
目,3行目,・・・,1024行目と駆動した後、1行
目を駆動する方法を用いた。
The activation process was started from the first line, and after that, the second line, the third line, ..., The 1024th line were driven, and then the first line was driven.

【0285】図5及び図6を用いて駆動シーケンスを説
明する。
The drive sequence will be described with reference to FIGS. 5 and 6.

【0286】(STEP1)1行目の素子電流は図6に
示すように通電開始と共に増加する為、列側から印加す
る電圧は通電開始と共に増加する。
(STEP1) Since the device current in the first row increases with the start of energization as shown in FIG. 6, the voltage applied from the column side increases with the start of energization.

【0287】活性化開始5分(=Tcycle)で1段
階目の活性化を終了するため、行側および列側からの出
力電圧をカットし、1行目の通電を終了し、2行目に対
して通電を行うための準備をする。
Since the activation of the first stage is completed 5 minutes after the activation is started (= Tcycle), the output voltage from the row side and the column side is cut off, the energization of the first row is terminated, and the second row is activated. Prepare for energizing.

【0288】(STEP2)2行目に電圧印加を行うた
めに、行選択回路102(図1参照)のスイッチを2行
目のみSX2に接続し、2行目以外すべてをグラウンド
に接続する。接続が終了すると通電を開始する。
(STEP2) In order to apply a voltage to the second row, the switches of the row selection circuit 102 (see FIG. 1) are connected to SX2 only in the second row, and all but the second row are connected to the ground. When the connection ends, energization starts.

【0289】活性化開始5分(=Tcycle)で1段
階目の活性化を終了するため、行側および列側からの出
力電圧をカットし、2行目の通電を終了する。次に3行
目に対して通電を行うための準備をする。以下、102
4行目まで5分間(=Tcycle)ずつ通電を行う。
The activation of the first stage is completed 5 minutes after the activation is started (= Tcycle), so that the output voltages from the row side and the column side are cut and the energization of the second row is terminated. Next, preparations are made to energize the third row. Below 102
Power is supplied to the fourth line for 5 minutes (= Tcycle).

【0290】(STEP3)再び1行目に電圧印加を行
うために、行選択回路102のスイッチを1行目のみS
X1に接続し、1行目以外すべてをグラウンドに接続す
る。接続が終了すると通電を開始する。ただし、1分間
(=ΔT2)は補償電圧を列側から印加しない。時間Δ
T2が過ぎれば、補償電圧印加を再開する。
(STEP3) In order to apply the voltage to the first row again, the switches of the row selection circuit 102 are set to S only for the first row.
Connect to X1 and connect all but the first row to ground. When the connection ends, energization starts. However, the compensation voltage is not applied from the column side for 1 minute (= ΔT2). Time Δ
When T2 passes, the compensation voltage application is restarted.

【0291】活性化開始5分で2段回目の活性化を終了
するため、行および列側からの出力電圧をカットし、1
行目の通電を終了する。次に2行目に対して通電を行う
ための準備をする。
Since the second-stage activation is completed 5 minutes after the activation is started, the output voltage from the row and column sides is cut to 1
Stop energizing the row. Next, preparation for energizing the second row is performed.

【0292】(STEP4)2行目に電圧印加を行うた
めに、行選択回路102のスイッチを2行目のみSX2
に接続し、2行目以外すべてをグラウンドに接続する。
接続が終了すると通電を開始する。ただし、1分間(=
ΔT2)は補償電圧を列側から印加しない。時間ΔT2
が過ぎれば、補償電圧印加を再開する。
(STEP4) In order to apply the voltage to the second row, the switch of the row selection circuit 102 is set to SX2 only in the second row.
And connect everything except the second line to ground.
When the connection ends, energization starts. However, 1 minute (=
For ΔT2), the compensation voltage is not applied from the column side. Time ΔT2
After the time, the compensation voltage application is restarted.

【0293】活性化開始5分で2段回目の活性化を終了
するため、行および列側からの出力電圧をカットし、2
行目の通電を終了する。次に3行目に対して通電を行う
ための準備をする。
Since the second-stage activation is completed 5 minutes after the start of activation, the output voltage from the row and column sides is cut off, and 2
Stop energizing the row. Next, preparations are made to energize the third row.

【0294】以下、1024行目まで同様の通電を5分
間(=Tcycle)ずつ通電を行う。
Thereafter, the same energization is conducted for 5 minutes (= Tcycle) up to the 1024th line.

【0295】再び1行目に電圧印加するための準備を始
める。
Preparation for applying a voltage to the first row is started again.

【0296】本実施の形態では、STEP3とSTEP
4を繰り返し実行することによって、活性化を行い、1
5回繰り返したところで素子電流Ifプロファイルの飽
和が確認されたので、活性化工程を終了した。
In this embodiment, STEP 3 and STEP 3
Activation is performed by repeating 4 and 1
The saturation of the device current If profile was confirmed after repeating 5 times, so the activation process was terminated.

【0297】図6には、本実施の形態における素子電流
プロファイルが示されている。
FIG. 6 shows a device current profile in this embodiment.

【0298】本実施の形態の手法を用いたところ素子電
流はプロファイル83のようになった。このプロファイ
ルは、82のように素子が急激に劣化せず、また、理想
的な素子電流プロファイル81とほぼ同じ到達電流が得
られている。
Using the method of this embodiment, the device current has a profile 83. In this profile, the element does not suddenly deteriorate as in 82, and a reaching current almost equal to that of the ideal element current profile 81 is obtained.

【0299】1024行、全ての素子について、通電活
性化工程を行ったところ、活性化工程中に過電圧が印加
されないため、素子特性の劣化のない通電活性化工程を
行うことが可能となった。そのため、均一性のよい電子
源を得ることができた。
When the current-carrying activation process was performed on all the devices in the 1024th row, since the overvoltage was not applied during the activation process, the current-carrying activation process without deterioration of the device characteristics became possible. Therefore, an electron source with good uniformity could be obtained.

【0300】本実施の形態では、多段階目の初期の補償
電圧を一定時間出力しないことで、素子への過電圧印加
を抑制したが、これに限られるものではない。
In this embodiment, the application of the overvoltage to the element is suppressed by not outputting the initial compensation voltage at the multi-stage for a certain period of time, but the invention is not limited to this.

【0301】例えば、行配線から測定される素子電流を
測定して、急激に変動する期間をモニターし、補償電圧
を印加しないという方法を用いても好適に実施される。
For example, a method of measuring a device current measured from a row wiring, monitoring a period of abrupt fluctuation, and not applying a compensation voltage is also preferably used.

【0302】また、補償電圧ではなく、1本の行配線全
体に印加する電圧を制限しても良い。
Further, instead of the compensation voltage, the voltage applied to the entire one row wiring may be limited.

【0303】また、完全に補償電圧の出力を停止するの
ではなく、正規に補償する電圧よりも小さな値の補償電
圧を出力するようにしても良い。この場合に、予め決め
られた値の補償電圧を出力しても良いし、予め測定され
た電子放出素子を流れる電流値から計算された値として
も良い。
Further, instead of completely stopping the output of the compensation voltage, the compensation voltage of a value smaller than the voltage for the normal compensation may be output. In this case, a compensation voltage having a predetermined value may be output, or a value calculated from a previously measured current value flowing through the electron-emitting device may be used.

【0304】上記した、多段階目の初期の素子電流が急
激に変動する期間とは、素子電流が減少する期間である
と考えて、素子電流の時間微分が「負」の間は、補償電
圧を出力しないという方法は、更に好適に実施される。
Considering that the period in which the element current in the initial stage of the multi-step changes abruptly is the period in which the element current decreases, the compensation voltage is maintained while the time differential of the element current is "negative". The method of not outputting is more preferably implemented.

【0305】本実施の形態では、活性化終了条件を、活
性化電流の飽和を検知することに基づいて行ったが、こ
れに限られるものではなく、放出電流Ieプロファイル
特性から測定する方法、効率η(=Ie/If)プロフ
ァイル特性から測定する方法、活性化中の素子電流If
−印加電圧V特性、放出電流Ie−印加電圧V特性、効
率η−印加電圧V特性から測定する方法等を用いても好
適に実施される。
In the present embodiment, the activation end condition is based on detecting the saturation of the activation current, but the present invention is not limited to this, and the method of measuring from the emission current Ie profile characteristic, the efficiency η (= Ie / If) Method of measuring from profile characteristics, device current If during activation If
-Applied voltage V characteristics, emission current Ie-Applied voltage V characteristics, efficiency η-Applied voltage V characteristics can also be preferably used.

【0306】本実施の形態では、行配線両側から印加す
る通電方法を行ったが、これに限られるものではなく片
側から印加する通電方法を用いても好適に実施される。
In the present embodiment, the energization method of applying from both sides of the row wiring is performed, but the present invention is not limited to this, and the energization method of applying from one side is also preferably used.

【0307】また、本実施の形態では、<補償電圧印加
工程>において、行配線における電圧降下の影響を、列
配線から電圧印加を行うことで補正する方法を採用した
が、これに限られるものではなく、行と列を入れ替えた
印加方法を用いても好適に実施される。
Further, in the present embodiment, in the <compensation voltage applying step>, the method of correcting the influence of the voltage drop in the row wiring by applying the voltage from the column wiring is adopted, but the present invention is not limited to this. Instead, it is also preferably implemented by using an application method in which rows and columns are interchanged.

【0308】本実施の形態では、補償電圧出力値を、通
電活性化工程中に逐次計算する方法について示したが、
これに限定されるものではなく、予め活性化時に測定し
た素子電流値を元に出力する電圧を設定しておいてもよ
い。
In this embodiment, the method of sequentially calculating the compensation voltage output value during the energization activation step has been described.
The present invention is not limited to this, and the output voltage may be set in advance based on the element current value measured during activation.

【0309】[0309]

【発明の効果】以上説明したように、本発明の電子源の
製造方法を用いれば、電子放出素子全体に対して均一に
活性化処理を行うことができる。
As described above, by using the electron source manufacturing method of the present invention, the activation process can be uniformly performed on the entire electron-emitting device.

【図面の簡単な説明】[Brief description of drawings]

【図1】通電活性化装置の模式図である。FIG. 1 is a schematic view of an energization activation device.

【図2】図1に示す通電活性化装置に設けられた行選択
回路の回路図である。
FIG. 2 is a circuit diagram of a row selection circuit provided in the energization activation device shown in FIG.

【図3】本発明の第1の実施の形態に係る電子源の製造
方法の駆動シーケンス説明図である。
FIG. 3 is a drive sequence explanatory diagram of the method for manufacturing the electron source according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態に係る電子源の製造
方法の駆動シーケンス説明図である。
FIG. 4 is a drive sequence explanatory diagram of the method for manufacturing the electron source according to the first embodiment of the present invention.

【図5】本発明の第2の実施の形態に係る電子源の製造
方法の駆動シーケンス説明図である。
FIG. 5 is a drive sequence explanatory diagram of an electron source manufacturing method according to a second embodiment of the present invention.

【図6】本発明の第2の実施の形態に係る電子源の製造
方法の駆動シーケンス説明図である。
FIG. 6 is an explanatory diagram of a drive sequence of a method of manufacturing an electron source according to a second embodiment of the present invention.

【図7】画像表示装置の表示パネルの一部破断斜視図で
ある。
FIG. 7 is a partially cutaway perspective view of a display panel of the image display device.

【図8】蛍光体と黒色導電体の配置構成例を示す図であ
る。
FIG. 8 is a diagram showing an arrangement configuration example of a phosphor and a black conductor.

【図9】平面型の表面伝導型電子放出素子の模式図であ
る。
FIG. 9 is a schematic view of a planar surface conduction electron-emitting device.

【図10】表面伝導型電子放出素子の製造工程図であ
る。
FIG. 10 is a manufacturing process diagram of a surface conduction electron-emitting device.

【図11】フォーミング工程時における電圧波形の一例
を示す図である。
FIG. 11 is a diagram showing an example of a voltage waveform during a forming step.

【図12】図12(a)はフォーミング工程時における
電圧波形の一例を示す図であり、図12(b)は活性化
工程中の放出電流量を示す図である。
12A is a diagram showing an example of a voltage waveform during a forming process, and FIG. 12B is a diagram showing an emission current amount during an activation process.

【図13】電子放出素子の電流特性図である。FIG. 13 is a current characteristic diagram of an electron-emitting device.

【図14】表示パネルに用いた電子源基板の平面図であ
る。
FIG. 14 is a plan view of an electron source substrate used for a display panel.

【図15】図14中、A−A’断面図である。15 is a cross-sectional view taken along the line A-A ′ in FIG.

【図16】典型的な表面伝導型放出素子の素子構成を示
す模式的平面図である。
FIG. 16 is a schematic plan view showing a device configuration of a typical surface conduction electron-emitting device.

【図17】活性化処理時の表面伝導型電子放出素子に流
れる素子電流および放出電流の測定を行うための概略構
成図である。
FIG. 17 is a schematic configuration diagram for measuring a device current and an emission current flowing in a surface conduction electron-emitting device during activation processing.

【図18】活性化工程中の素子電流値および放出電流値
の変化を示す図である。
FIG. 18 is a diagram showing changes in a device current value and an emission current value during an activation process.

【図19】表面伝導型放出素子をマトリクス状に配線し
た電子源の平面図である。
FIG. 19 is a plan view of an electron source in which surface conduction electron-emitting devices are wired in a matrix.

【図20】行配線単位で通電活性化するための装置構成
図である。
FIG. 20 is a device configuration diagram for energizing activation for each row wiring.

【図21】活性化処理における通電に用いる電圧波形図
である。
FIG. 21 is a voltage waveform diagram used for energization in the activation process.

【図22】マトリクス配線における電圧降下の様子を示
した模式図である。
FIG. 22 is a schematic diagram showing a state of voltage drop in a matrix wiring.

【図23】電圧降下の影響を補償する補償電圧を印加す
るための回路構成図である。
FIG. 23 is a circuit configuration diagram for applying a compensation voltage that compensates for the influence of a voltage drop.

【図24】印加する補償電圧についての説明図である。FIG. 24 is an explanatory diagram of a compensation voltage to be applied.

【図25】活性化ガスの変動と素子電流特性の違いを説
明する図である。
FIG. 25 is a diagram for explaining a change in activated gas and a difference in device current characteristics.

【図26】活性化ガス分圧の変動に合わせて、通電を行
う行配線を変更する場合における、素子電流の変化と活
性化ガス分圧の変化の様子を示す図である。
FIG. 26 is a diagram showing how the element current changes and the activation gas partial pressure changes in the case of changing the row wiring for energization according to the variation of the activation gas partial pressure.

【図27】活性化ガス分圧を積極的に制御して、通電活
性化工程を行う場合における、素子電流の変化と活性化
ガス分圧の変化の様子を示す図である。
FIG. 27 is a diagram showing how the element current changes and the activation gas partial pressure changes when the energization activation step is performed by positively controlling the activation gas partial pressure.

【図28】配線抵抗の影響除去方法と通電時間分散活性
化工程を併用した場合における、素子電流の変化と活性
化ガス分圧の変化の様子を示す図である。
FIG. 28 is a diagram showing changes in element current and changes in activation gas partial pressure when the method of removing the influence of wiring resistance and the energization time dispersion activation step are used in combination.

【図29】図28におけるStep2の拡大図である。FIG. 29 is an enlarged view of Step 2 in FIG. 28.

【図30】配線抵抗の影響除去方法と多段分圧調整活性
化工程を併用した場合における、素子電流の変化と活性
化ガス分圧の変化の様子を示す図である。
FIG. 30 is a diagram showing how the element current changes and the activation gas partial pressure changes when the method of removing the influence of the wiring resistance and the multi-step partial pressure adjustment activation step are used together.

【図31】図30におけるStep3の拡大図である。31 is an enlarged view of Step 3 in FIG. 30. FIG.

【符号の説明】[Explanation of symbols]

72 行配線 73 列配線 74 表面型電子放出素子 76 電流計 79 電源 101 電子源基板 102 行選択回路 103,113 電源 104 制御回路 313 電流計 401 素子電流 402 素子電流 1001 基板 1002 表面伝導型電子放出素子 1003 行方向配線 1004 列方向配線 1005 リアプレート 1006 側壁 1007 フェースプレート 1008 蛍光膜 1009 メタルバック 1010 導電体 1101 基板 1102,1103 素子電極 1104 導電性薄膜 1105 電子放出部 1110 電源 1111 電流計 1112 電源 1113 薄膜 1114 アノード電極 1115 電源 1116 電流計 3004 導電性薄膜 3005 電子放出部 4002 行方向配線 4003 列方向配線 72 lines wiring 73 column wiring 74 Surface type electron-emitting device 76 ammeter 79 power 101 electron source substrate 102 row selection circuit 103,113 power supply 104 control circuit 313 ammeter 401 element current 402 Element current 1001 substrate 1002 surface conduction electron-emitting device 1003 row direction wiring 1004 Column direction wiring 1005 rear plate 1006 side wall 1007 face plate 1008 fluorescent film 1009 metal back 1010 conductor 1101 substrate 1102, 1103 Element electrodes 1104 Conductive thin film 1105 Electron emission unit 1110 power supply 1111 ammeter 1112 power supply 1113 thin film 1114 Anode electrode 1115 power supply 1116 ammeter 3004 Conductive thin film 3005 Electron emission unit 4002 row direction wiring 4003 Column direction wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河出 一佐哲 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 小口 高弘 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kazusa Kawade             3-30-2 Shimomaruko, Ota-ku, Tokyo             Non non corporation (72) Inventor Takahiro Oguchi             3-30-2 Shimomaruko, Ota-ku, Tokyo             Non non corporation

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】基板上に設けられる、複数の行配線及び列
配線と、これらにそれぞれ接続された複数の電子放出素
子とを備えた電子源の製造方法であって、 前記電子放出素子に電子放出部を形成した後に、活性化
ガスの雰囲気中で前記電子放出素子に電圧を印加するこ
とで、前記電子放出部を含む領域に炭素あるいは炭素化
合物を堆積させる活性化工程を有する電子源の製造方法
において、 前記活性化工程においては、 1本の行配線あるいは列配線ごとに、1本の配線に接続
された全ての電子放出素子に一律に電圧を印加しつつ、
1本の配線によって生ずる電圧降下分を補償する補償電
圧を各電子放出素子に印加する動作を行うと共に、 この動作を行う過程で、活性化ガスの分圧の変動に基づ
いて、電子放出素子に印加する電圧を所定時間制限する
動作を行うことを特徴とする電子源の製造方法。
1. A method of manufacturing an electron source, comprising: a plurality of row wirings and column wirings provided on a substrate; and a plurality of electron-emitting devices connected to the respective wirings. Manufacture of an electron source having an activation step of depositing carbon or a carbon compound in a region including the electron emitting portion by applying a voltage to the electron emitting element in an atmosphere of an activated gas after forming the emitting portion. In the method, in the activation step, a voltage is uniformly applied to all the electron-emitting devices connected to one wiring for each row wiring or column wiring,
A compensating voltage for compensating for a voltage drop caused by one wiring is applied to each electron-emitting device, and in the process of performing this operation, the electron-emitting device is operated based on the fluctuation of the partial pressure of the activated gas. A method for manufacturing an electron source, which comprises performing an operation of limiting an applied voltage for a predetermined time.
【請求項2】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧の制御によって行う
ことを特徴とする請求項1に記載の電子源の製造方法。
2. The method of manufacturing an electron source according to claim 1, wherein the voltage applied to the electron-emitting device is limited by a predetermined time by controlling the compensation voltage.
【請求項3】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を正規に補償する電
圧よりも小さな値とすることを特徴とする請求項1に記
載の電子源の製造方法。
3. The electron source according to claim 1, wherein when the voltage applied to the electron-emitting device is limited for a predetermined period of time, the compensation voltage is set to a value smaller than a voltage that normally compensates. Manufacturing method.
【請求項4】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を0とすることを特
徴とする請求項1に記載の電子源の製造方法。
4. The method of manufacturing an electron source according to claim 1, wherein the compensation voltage is set to 0 when the voltage applied to the electron-emitting device is limited for a predetermined time.
【請求項5】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を予め決められた値
とすることを特徴とする請求項1に記載の電子源の製造
方法。
5. The method of manufacturing an electron source according to claim 1, wherein when the voltage applied to the electron-emitting device is limited for a predetermined time, the compensation voltage is set to a predetermined value.
【請求項6】前記電子放出素子に印加する電圧を所定時
間制限する場合には、前記補償電圧を予め測定された電
子放出素子を流れる電流値から計算された値とすること
を特徴とする請求項1に記載の電子源の製造方法。
6. When the voltage applied to the electron-emitting device is limited for a predetermined time, the compensation voltage is set to a value calculated from the value of the current flowing through the electron-emitting device measured in advance. Item 2. A method of manufacturing an electron source according to Item 1.
【請求項7】前記所定時間とは、予め測定した前記電子
放出素子の素子電流が減少している間の時間を含む時間
であることを特徴とする請求項1〜6のいずれか一つに
記載の電子源の製造方法。
7. The predetermined time period is a time period including a time period during which the device current of the electron-emitting device is measured in advance, and the predetermined time period is included in the predetermined time period. A method for manufacturing the described electron source.
【請求項8】前記所定時間とは、前記電子放出素子の素
子電流の時間微分値が負である時間を含む時間であるこ
とを特徴とする請求項1〜6のいずれか一つに記載の電
子源の製造方法。
8. The predetermined time is a time including a time in which a time derivative of a device current of the electron-emitting device is negative, and the predetermined time includes a time. Method of manufacturing electron source.
【請求項9】基板上に設けられる、複数の行配線及び列
配線と、これらにそれぞれ接続された複数の電子放出素
子とを備えた電子源の製造方法であって、 前記電子放出素子に電子放出部を形成した後に、活性化
ガスの雰囲気中で前記電子放出素子に電圧を印加するこ
とで、前記電子放出部を含む領域に炭素あるいは炭素化
合物を堆積させる活性化工程を有する電子源の製造方法
において、 前記活性化工程においては、 1本の行配線あるいは列配線ごとに、1本の配線に接続
された全ての電子放出素子に一律に電圧を印加しつつ、
1本の配線によって生ずる電圧降下分を補償する補償電
圧を各電子放出素子に印加する動作を行うと共に、 この動作の過程で、活性化ガスの分圧の設定値を多段階
に切り替え、かつ、設定値が切り替わってから所定時間
の間は、前記補償電圧の印加を行わないことを特徴とす
る電子源の製造方法。
9. A method of manufacturing an electron source, comprising: a plurality of row wirings and column wirings provided on a substrate; and a plurality of electron-emitting devices connected to these wirings, respectively. Manufacture of an electron source having an activation step of depositing carbon or a carbon compound in a region including the electron emitting portion by applying a voltage to the electron emitting element in an atmosphere of an activated gas after forming the emitting portion. In the method, in the activation step, a voltage is uniformly applied to all the electron-emitting devices connected to one wiring for each row wiring or column wiring,
An operation of applying a compensating voltage for compensating for the voltage drop caused by one wire to each electron-emitting device is performed, and in the course of this operation, the set value of the partial pressure of the activation gas is switched in multiple stages, and The method of manufacturing an electron source, wherein the compensation voltage is not applied for a predetermined time after the set value is switched.
【請求項10】基板上に設けられる、複数の行配線及び
列配線と、これらにそれぞれ接続された複数の電子放出
素子とを備えた電子源の製造方法であって、 前記電子放出素子に電子放出部を形成した後に、活性化
ガスの雰囲気中で前記電子放出素子に電圧を印加するこ
とで、前記電子放出部を含む領域に炭素あるいは炭素化
合物を堆積させる活性化工程を有する電子源の製造方法
において、 前記活性化工程においては、 1本の行配線あるいは列配線ごとに、1本の配線に接続
された全ての電子放出素子に一律に電圧を印加しつつ、
1本の配線によって生ずる電圧降下分を補償する補償電
圧を各電子放出素子に印加する動作を行うと共に、 この動作を、前記1本の行配線あるいは列配線を切り替
えながら複数回繰り返し行い、かつ、該1本の行配線あ
るいは列配線が切り替わってから所定時間の間は、前記
補償電圧の印加を行わないことを特徴とする電子源の製
造方法。
10. A method of manufacturing an electron source, comprising: a plurality of row wirings and column wirings provided on a substrate; and a plurality of electron-emitting devices connected to these wirings, respectively. Manufacture of an electron source having an activation step of depositing carbon or a carbon compound in a region including the electron emitting portion by applying a voltage to the electron emitting element in an atmosphere of an activated gas after forming the emitting portion. In the method, in the activation step, a voltage is uniformly applied to all the electron-emitting devices connected to one wiring for each row wiring or column wiring,
An operation of applying a compensation voltage for compensating for a voltage drop caused by one wire to each electron-emitting device is performed, and this operation is repeated a plurality of times while switching the one row wire or the column wire, and A method of manufacturing an electron source, wherein the compensation voltage is not applied for a predetermined time after the switching of one row wiring or column wiring.
【請求項11】前記補償電圧は、1本の配線に流れる電
流値を測定して、この測定結果に基づいて計算を行うこ
とを特徴とする請求項1〜10のいずれか一つに記載の
電子源の製造方法。
11. The compensation voltage according to claim 1, wherein a value of a current flowing through one wire is measured and a calculation is performed based on a result of the measurement. Method of manufacturing electron source.
JP2001304612A 2001-09-28 2001-09-28 Manufacturing method for electron source Withdrawn JP2003109494A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001304612A JP2003109494A (en) 2001-09-28 2001-09-28 Manufacturing method for electron source
US10/254,507 US6851995B2 (en) 2001-09-28 2002-09-26 Method of manufacturing an electron source
CNB021438048A CN1249767C (en) 2001-09-28 2002-09-27 Method for mfg. electronic source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304612A JP2003109494A (en) 2001-09-28 2001-09-28 Manufacturing method for electron source

Publications (2)

Publication Number Publication Date
JP2003109494A true JP2003109494A (en) 2003-04-11
JP2003109494A5 JP2003109494A5 (en) 2010-01-07

Family

ID=19124507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304612A Withdrawn JP2003109494A (en) 2001-09-28 2001-09-28 Manufacturing method for electron source

Country Status (3)

Country Link
US (1) US6851995B2 (en)
JP (1) JP2003109494A (en)
CN (1) CN1249767C (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777645B2 (en) * 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
JP2005257791A (en) * 2004-03-09 2005-09-22 Canon Inc Image display apparatus and driving method for same
JP4143665B2 (en) * 2005-12-13 2008-09-03 キヤノン株式会社 Method for manufacturing electron-emitting device, and method for manufacturing electron source and image display device using the same
CN100565756C (en) * 2005-12-13 2009-12-02 佳能株式会社 Make the method for electron emission device and the method for manufacturing image display and electron source
US8169133B2 (en) * 2006-12-27 2012-05-01 Canon Kabushiki Kaisha Image display apparatus, manufacturing method of image display apparatus, and functional film
JP2010182585A (en) * 2009-02-06 2010-08-19 Canon Inc Electron emission element, and image display using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2138736C (en) 1993-12-22 2000-05-23 Yoshinori Tomida Method of manufacturing electron-emitting device and image-forming apparatus comprising such devices
JP3251466B2 (en) 1994-06-13 2002-01-28 キヤノン株式会社 Electron beam generator having a plurality of cold cathode elements, driving method thereof, and image forming apparatus using the same
JP2967334B2 (en) 1995-03-13 1999-10-25 キヤノン株式会社 Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JPH1116521A (en) 1997-04-28 1999-01-22 Canon Inc Electron device and image forming device using it
US6534924B1 (en) 1998-03-31 2003-03-18 Canon Kabushiki Kaisha Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus
JP3087847B1 (en) * 1998-03-31 2000-09-11 キヤノン株式会社 Method and apparatus for manufacturing electron source and method for manufacturing image forming apparatus
JP3087849B1 (en) 1998-06-10 2000-09-11 キヤノン株式会社 Method of manufacturing electron source, apparatus for manufacturing the same, and method of manufacturing image forming apparatus
JP3088102B1 (en) 1998-05-01 2000-09-18 キヤノン株式会社 Method of manufacturing electron source and image forming apparatus
JP3518854B2 (en) 1999-02-24 2004-04-12 キヤノン株式会社 Method for manufacturing electron source and image forming apparatus, and apparatus for manufacturing them
JP3437519B2 (en) 1999-02-25 2003-08-18 キヤノン株式会社 Manufacturing method and adjustment method of electron-emitting device

Also Published As

Publication number Publication date
CN1249767C (en) 2006-04-05
US20030064653A1 (en) 2003-04-03
US6851995B2 (en) 2005-02-08
CN1411018A (en) 2003-04-16

Similar Documents

Publication Publication Date Title
US6184619B1 (en) Electron apparatus using electron-emitting device and image forming apparatus
JP3423661B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2000242208A (en) Image display device, electron beam generating device, and driving device for multi-electron beam source
JP2003109494A (en) Manufacturing method for electron source
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
KR100341730B1 (en) Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus
JP3387714B2 (en) Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus
JP3679642B2 (en) Image forming apparatus
US6638128B1 (en) Apparatus and method for manufacturing electron source, and method of manufacturing image-forming apparatus
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP2000250471A (en) Driving device and method for multiple electron source and image forming device
JP2000251672A (en) Electron source, manufacturing device of the electron source, manufacture of the electron source and image forming device
JP3624084B2 (en) Manufacturing method of electron source and manufacturing method of image forming apparatus using the electron source
JP3715757B2 (en) Manufacturing method of electron source
JP3548431B2 (en) Electron source and image forming apparatus using the electron source
JP3728312B2 (en) Manufacturing method of electron source
JPH08190852A (en) Electron source, its manufacturing device, and its manufacture
JP3745078B2 (en) Image forming apparatus
JP2000251694A (en) Manufacture of electron emission element, electron source and image forming device, and manufacturing apparatus of the electron emission element, the electron source, and image forming device
JPH09298030A (en) Electron emission element, electron source and image forming device
JP2000310973A (en) Light emitting device and image forming device and their driving method
JP2000243232A (en) Electron emission element, electron source substrate and image forming device
JP2002372944A (en) Display device
JPH09190765A (en) Electron source, device for manufacturing electron source, its manufacture, and image forming device using the same
JP2000251795A (en) Image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100419