JP2000243232A - Electron emitting element, electron source substrate, and image forming apparatus - Google Patents
Electron emitting element, electron source substrate, and image forming apparatusInfo
- Publication number
- JP2000243232A JP2000243232A JP4552999A JP4552999A JP2000243232A JP 2000243232 A JP2000243232 A JP 2000243232A JP 4552999 A JP4552999 A JP 4552999A JP 4552999 A JP4552999 A JP 4552999A JP 2000243232 A JP2000243232 A JP 2000243232A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- emitting
- voltage
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子放出素子、電
子源基板およびその応用である表示装置等の画像形成装
置に係り、特に、新規な構成の表面伝導型電子放出素
子、それを用いた電子源基板および、その応用である表
示装置等の画像形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source substrate, and an image forming apparatus such as a display device to which the electron-emitting device is applied, and more particularly, to a surface-conduction type electron-emitting device having a novel structure and using the same. The present invention relates to an electron source substrate and an image forming apparatus such as a display device as an application thereof.
【0002】[0002]
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下FE型と略す)、金属/絶縁層/金属
型(以下MIM型と略す)や表面伝導型電子放出素子等
がある。2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), and a surface conduction type electron emission element.
【0003】FE型の例としては[W.P.Dyke&
W.W.Dolan,”Fieldemissio
n”,Advance in Electron Ph
ysics,8,89(1956)]あるいは[C.
A.Spindt,”Physical Proper
ties of thin−film field e
mission cathodes with mol
ybdenium cones”,J.Appl.Ph
ys.,47,5248(1976)]等が知られてい
る。As an example of the FE type, see [W. P. Dyke &
W. W. Dolan, "Fielddemissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956)] or [C.
A. Spindt, "Physical Proper
ties of thin-film field e
mission cathodes with mol
ybdenium cones ", J. Appl. Ph.
ys. , 47, 5248 (1976)].
【0004】MIM型の例としては[C.A.Mea
d、”Operation of Tunnel−Em
ission Devices”,J.Apply.P
hys.32,646(1961)]等が知られてい
る。As an example of the MIM type, [C. A. Mea
d, “Operation of Tunnel-Em
issue Devices ", J. Apply. P.
hys. 32, 646 (1961)].
【0005】表面伝導型電子放出素子の例としては、
[M.I.Elinson、Radio Eng.El
ectronPhys.、10,1290,(196
5)]等がある。As an example of the surface conduction electron-emitting device,
[M. I. Elinson, Radio Eng. El
electronPhys. , 10, 1290, (196
5)].
【0006】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に並行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Ditmmer,Thin Solid Fil
ms,9,317(1972)]、In2 O3 /SnO
2 薄膜によるもの[M.Hartwell and
C.G.Fonsted,IEEE Trans.ED
Conf.,519(1975)]、カーボン薄膜に
よるもの[荒木久他:真空、第26巻、第1号、22頁
(1983)]等が報告されている。[0006] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al. And a device using an Au thin film [G. Dimmer, Thin Solid Fil
ms, 9,317 (1972)], In 2 O 3 / SnO
2 Thin film [M. Hartwell and
C. G. FIG. Fonsted, IEEE Trans. ED
Conf. , 519 (1975)], and those using a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.
【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM.ハートウェルの素子構成を
図14に示す。同図において、1は絶縁性基板である。
4は導電性薄膜で、H型形状のパターンに、スパッタで
形成された金属酸化物薄膜等からなり、後述のフォーミ
ングと呼ばれる通電処理により線状の電子放出部5が形
成される。尚、図中の素子電極間隔Lは0.5〜1m
m、W’は0.1mmで設定されている。As a typical device configuration of these surface conduction electron-emitting devices, the above-mentioned M.D. FIG. 14 shows a device configuration of the Hartwell. In FIG. 1, reference numeral 1 denotes an insulating substrate.
Reference numeral 4 denotes a conductive thin film, which is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern, and a linear electron-emitting portion 5 is formed by an energization process called forming described later. Note that the element electrode interval L in the figure is 0.5 to 1 m.
m and W ′ are set at 0.1 mm.
【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜4を予めフォ
ーミングと呼ばれる通電処理によって電子放出部5を形
成するのが一般的であった。即ち、フォーミングとは前
記導電性薄膜4両端に直流電圧あるいは非常にゆっくり
とした昇電圧例えば1V/分程度を印加通電し、導電性
薄膜を局所的に破壊、変形もしくは変質せしめ、電気的
に高抵抗な状態にした電子放出部5を形成することであ
る。尚、電子放出部5は導電性薄膜4の一部に亀裂が発
生しその亀裂付近から電子放出が行われる。前記フォー
ミング処理をした表面伝導型電子放出素子は、上述した
導電性薄膜4に電圧を印加し、素子に電流を流すことに
より、上述の電子放出部5より電子を放出せしめるもの
である。Conventionally, in these surface conduction electron-emitting devices, before the electron emission, the electron-emitting portion 5 is generally formed by applying a current to the conductive thin film 4 by a process called forming. That is, forming means applying a DC voltage or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive thin film 4 and energizing the conductive thin film 4 to locally destroy, deform or alter the conductive thin film, thereby increasing the electrical conductivity. This is to form the electron-emitting portion 5 in a resistance state. In the electron emitting portion 5, a crack is generated in a part of the conductive thin film 4, and electrons are emitted from the vicinity of the crack. The surface conduction type electron-emitting device that has been subjected to the forming treatment is configured to apply a voltage to the above-described conductive thin film 4 and cause a current to flow through the device, thereby causing the above-described electron-emitting portion 5 to emit electrons.
【0009】一方、例えば特開平7−235255号に
開示されているように、フォーミングを終えた素子に対
して活性化処理と呼ばれる処理を施す場合がある。活性
化処理工程とは、この工程により、表面伝導型電子放出
素子の一対の対向する素子電極に電圧を印加したとき、
流れる電流(以下、素子電流Ifと呼ぶ)および真空中
に放出される電流(以下、放出電流Ieと呼ぶ)が、著
しく変化する工程である。On the other hand, as disclosed in, for example, Japanese Patent Application Laid-Open No. 7-235255, there is a case where a process called an activation process is performed on an element after forming. The activation treatment step is, when a voltage is applied to a pair of opposed device electrodes of the surface conduction electron-emitting device by this process,
This is a step in which a flowing current (hereinafter, referred to as an element current If) and a current emitted in a vacuum (hereinafter, referred to as an emission current Ie) are significantly changed.
【0010】活性化工程は、有機物質を含有する雰囲気
下で、フォーミング処理同様、素子にパルス電圧の印加
を繰り返すことで行うことができる。この処理により、
雰囲気中に存在する有機物質から、炭素あるいは炭素化
合物が素子の少なくとも電子放出部に堆積し、素子電流
If,放出電流Ieが、著しく変化し、より良好な電子
放出特性を得ることができる。[0010] The activation step can be performed by repeatedly applying a pulse voltage to the element in an atmosphere containing an organic substance, as in the forming process. With this process,
From the organic substance present in the atmosphere, carbon or a carbon compound is deposited on at least the electron-emitting portion of the device, and the device current If and the emission current Ie are significantly changed, so that better electron-emitting characteristics can be obtained.
【0011】以上のような電子放出素子を複数個形成し
た電子源基板を用い、蛍光体などからなる画像形成部材
と組み合わせることで画像形成装置を構成できる。An image forming apparatus can be constructed by using an electron source substrate on which a plurality of electron emitting elements as described above are formed and combining it with an image forming member made of a phosphor or the like.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、近年の
情報の高度化に伴うマルチメディア化の急激な進展によ
り、ディスプレイ等の画像形成装置に対して、更に高い
性能が求められてきている。すなわち、表示装置の大画
面化、省電力化、高精細化、高画質化、省スペース化等
である。However, with the rapid progress of multimedia with the advancement of information in recent years, higher performance is required for image forming apparatuses such as displays. That is, the screen size of the display device is increased, the power consumption is reduced, the definition is increased, the image quality is increased, and the space is saved.
【0013】したがって、前述の電子放出素子において
は、電子放出素子を適用した画像形成装置が明るい表示
画像を安定して提供できるよう、高い効率で安定した電
子放出特性を更に長時間維持し続けられる技術が望まれ
ている。Therefore, in the above-described electron-emitting device, a highly efficient and stable electron-emitting characteristic can be maintained for a long time so that an image forming apparatus to which the electron-emitting device is applied can stably provide a bright display image. Technology is desired.
【0014】ここで効率とは、表面伝導型電子放出素子
の素子電流Ifに対する放出電流Ieとの電流比をさ
す。Here, the efficiency refers to a current ratio of the emission current Ie to the device current If of the surface conduction electron-emitting device.
【0015】つまり、素子電流Ifはできるだけ小さ
く、放出電流Ieはできるだけ大きいことが望ましい。That is, it is desirable that the device current If be as small as possible and the emission current Ie be as large as possible.
【0016】高効率な電子放出特性を長時間にわたり安
定的に制御することができれば、例えば蛍光体を画像形
成部材とする画像形成装置においては、低電力で明るい
高品位な画像形成装置、例えばフラットテレビが実現で
きる。If high-efficiency electron emission characteristics can be stably controlled over a long period of time, for example, in an image forming apparatus using a phosphor as an image forming member, a low-power and bright high-quality image forming apparatus such as a flat TV can be realized.
【0017】放出電流Ieを大きくしようとすれば、電
子放出素子から放出された電子を画像形成部材に衝突さ
せるための加速電圧(Vaと呼ぶ)を大きくするのが有
効である。In order to increase the emission current Ie, it is effective to increase the acceleration voltage (referred to as Va) for causing electrons emitted from the electron-emitting device to collide with the image forming member.
【0018】一般には、電子放出素子と画像形成部材と
の距離を数mm〜数cm隔てて、数百V〜十数kV程度
のVaを印加する。Generally, Va of several hundred V to several tens of kV is applied with the distance between the electron-emitting device and the image forming member being several mm to several cm.
【0019】しかしながら、従来の電子放出素子にあっ
ては、基体として絶縁性の高いガラス基板を用いている
ため、電子放出素子や素子に電圧を供給するための配線
等の形成されていない部位、すなわち基板の露出した面
が帯電する場合があった。However, in the conventional electron-emitting device, since a highly insulating glass substrate is used as a base, a portion where no wiring or the like for supplying a voltage to the electron-emitting device or the device is formed. That is, the exposed surface of the substrate was sometimes charged.
【0020】この帯電のメカニズムは、詳しくは不明で
あるが、Vaが高くなるほど基体の露出面の電位が高く
なることが分かっている。この帯電による基体の露出面
の電位上昇が生じると、場合によっては、基体表面から
電子放出素子や配線に向かって放電が生じ、素子にダメ
ージを与えることがあった。The mechanism of this charging is unknown in detail, but it has been found that the higher the Va, the higher the potential of the exposed surface of the substrate. When the potential of the exposed surface of the base increases due to the charging, a discharge may occur from the surface of the base toward the electron-emitting device or the wiring, possibly damaging the device.
【0021】従って、大きなVaを印加して素子を駆動
する場合、上述の放電が電子放出素子の寿命を左右する
場合があり、上記電子放出素子を用いた画像表示装置の
品質を低下させる原因のひとつとなっていた。Therefore, when driving a device by applying a large Va, the above-mentioned discharge may affect the life of the electron-emitting device, which may cause a deterioration in the quality of an image display device using the electron-emitting device. It was one.
【0022】本発明は、上記問題に鑑み、良好な電子放
出特性と高輝度を長時間にわたり実現する表面伝導型電
子放出素子、およびそれを用いた電子源および画像形成
装置を提供することを目的とするものである。In view of the above problems, an object of the present invention is to provide a surface conduction electron-emitting device which achieves good electron emission characteristics and high luminance for a long time, and an electron source and an image forming apparatus using the same. It is assumed that.
【0023】[0023]
【課題を解決するための手段】本発明は、上述した課題
を解決するために鋭意検討を行って成されたものであ
り、下述する構成のものである。Means for Solving the Problems The present invention has been made by intensive studies in order to solve the above-mentioned problems, and has the following configuration.
【0024】即ち、本発明の電子放出素子は、基体と、
基体上に形成された、対向する一対の素子電極と、素子
電極と接続し間隙部を含む導電性薄膜と、を有する電子
放出素子であって、該基体の二次電子放出効率の最大値
が2以下であることを特徴とする。上記電子放出素子と
しては、表面伝導型電子放出素子を好ましく用いること
ができる。上記基体がガラス基体を好ましく用いること
ができる。更に本発明は、電子源基板、画像形成装置を
包含する。That is, the electron-emitting device of the present invention comprises:
An electron-emitting device having a pair of opposing element electrodes formed on a base, and a conductive thin film connected to the element electrodes and including a gap, wherein the maximum value of the secondary electron emission efficiency of the base is 2 or less. As the electron-emitting device, a surface conduction electron-emitting device can be preferably used. As the above substrate, a glass substrate can be preferably used. Further, the invention includes an electron source substrate and an image forming apparatus.
【0025】本発明の電子源基板は、入力信号に応じて
電子を放出する電子源基板であって、上記の電子放出素
子を、基体上に複数個配置したもので、好ましくは、個
々の素子の両端を配線に接続した電子放出素子の行を複
数もち、更に、入力信号を変調するための変調手段を有
することを特徴とする。更に好ましくは、基体に、互い
に電気的に絶縁されたm本のX方向金属配線とn本のY
方向金属配線との各交差部位において、電子放出素子の
一対の素子電極を前記X方向金属配線およびY方向金属
配線に各々接続し、電子放出素子をマトリクス状に配列
したことを特徴とするものである。An electron source substrate according to the present invention is an electron source substrate which emits electrons in response to an input signal, wherein a plurality of the above-mentioned electron-emitting devices are arranged on a substrate, and preferably, each of the individual electron-emitting devices is provided. A plurality of rows of electron-emitting devices having both ends connected to wirings, and further comprising a modulation means for modulating an input signal. More preferably, the substrate has m X-directional metal wires and n Y wires electrically insulated from each other.
At each intersection with the directional metal wiring, a pair of device electrodes of the electron-emitting device are connected to the X-direction metal wiring and the Y-direction metal wiring, respectively, and the electron-emitting devices are arranged in a matrix. is there.
【0026】本発明の画像形成装置は、入力信号に基づ
いて画像を形成する装置であって、少なくとも、画像形
成部材と上記の電子源より構成されたことを特徴とする
ものである。An image forming apparatus according to the present invention is an apparatus for forming an image based on an input signal, and is characterized by comprising at least an image forming member and the above-mentioned electron source.
【0027】本発明の表面伝導型電子放出素子によれ
ば、基体を、二次電子放出効率の小さい材料で構成して
いるため、その表面における沿面放電が発生しにくく、
高いVaを印加した場合でも、放電等による素子の劣化
を抑制でき、その結果、安定した電子放出特性を長時間
にわたって維持し得る電子放出素子を実現できる。According to the surface conduction electron-emitting device of the present invention, since the base is made of a material having a low secondary electron emission efficiency, creeping discharge is hardly generated on the surface thereof.
Even when a high Va is applied, deterioration of the device due to discharge or the like can be suppressed, and as a result, an electron-emitting device that can maintain stable electron-emitting characteristics for a long time can be realized.
【0028】更に、本発明の画像形成装置によれば、長
時間にわたり安定で良好な画像を形成できる。Further, according to the image forming apparatus of the present invention, a stable and good image can be formed for a long time.
【0029】[0029]
【発明の実施の形態】以下に、本発明の好ましい実施態
様について述べる。まず、本発明にかかわる表面伝導型
電子放出素子の基本的な構成について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described. First, the basic configuration of the surface conduction electron-emitting device according to the present invention will be described.
【0030】図1の(a)(b)は、それぞれ、本発明
にかかわる基本的な表面伝導型電子放出素子の構成を示
す平面図および断面図である。図1を用いて、本発明に
係る素子の基本的な構成を説明する。FIGS. 1A and 1B are a plan view and a sectional view, respectively, showing the structure of a basic surface conduction electron-emitting device according to the present invention. The basic configuration of the device according to the present invention will be described with reference to FIG.
【0031】図1において1は基体、2と3は素子電
極、4は導電性薄膜、5は間隙部である。基板1として
は、二次電子放出効率の最大値が2以下の材料を用いる
ことができる。特に、ガラス基板であれば、比較的安価
で、後述のように真空外囲器を構成する際に扱いやす
い。後述するように、二次電子放出効率が2を超える
と、基体表面と電子放出素子との間に電位差が生じた場
合、沿面放電が生じ易くなる。In FIG. 1, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is a gap. As the substrate 1, a material having a maximum secondary electron emission efficiency of 2 or less can be used. In particular, a glass substrate is relatively inexpensive and easy to handle when forming a vacuum envelope as described later. As described later, when the secondary electron emission efficiency exceeds 2, when a potential difference occurs between the surface of the base and the electron-emitting device, creeping discharge is likely to occur.
【0032】なお、ここで言う二次電子放出効率は、電
位差が300V程度以上の場合に対する値である。The secondary electron emission efficiency referred to here is a value when the potential difference is about 300 V or more.
【0033】対向する素子電極2,3の材料としては導
電性を有するものであればどのようなものであっても構
わないが、例えばNi、Cr、Au、Mo、W、Pt、
Ti、Al、Cu、Pd等の金属或は合金およびPd、
Ag、Au、RuO2 、Pd−Ag等の金属或は金属酸
化物とガラス等から構成される印刷導体、In2 O3−
SnO2 等の透明導電体およびポリシリコン等の半導体
材料等が挙げられる。The material of the opposing device electrodes 2 and 3 may be any material as long as it has conductivity. For example, Ni, Cr, Au, Mo, W, Pt,
Metals or alloys such as Ti, Al, Cu, Pd and Pd;
A printed conductor composed of a metal such as Ag, Au, RuO 2 , Pd-Ag or a metal oxide and glass; In 2 O 3 −
Examples include a transparent conductor such as SnO 2 and a semiconductor material such as polysilicon.
【0034】素子電極間隔L、素子電極長さW、導電性
薄膜4の形状等は、この素子の応用形態等によって適宜
設計され、例えば、後述するテレビジョン等の表示装置
では、画面サイズに対応した画素サイズが設計され、と
りわけ、高品位テレビでは画素サイズが小さく高精細さ
が要求される。そのため、電子放出素子のサイズが限定
されたなかで十分な輝度を得るためには、十分な放出電
流が得られるように設計される。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 4 and the like are appropriately designed depending on the application form of the element, and for example, in a display device such as a television to be described later, it corresponds to the screen size. In particular, high-definition televisions require a small pixel size and high definition. Therefore, in order to obtain a sufficient luminance even when the size of the electron-emitting device is limited, it is designed so that a sufficient emission current is obtained.
【0035】素子電極間隔Lは、数十nmより数百μm
あり、素子電極の製造方法の基本となるフォトリソグラ
フィー技術、即ち、露光機の性能とエッチング方法等、
および素子電極間に印加する電圧により設定されるが、
好ましくは、数μmより数十μmである。The element electrode interval L is from several tens nm to several hundred μm.
Yes, photolithography technology that is the basis of the method for manufacturing device electrodes, that is, the performance and etching method of the exposure machine,
And the voltage applied between the device electrodes,
Preferably, it is from several μm to several tens μm.
【0036】素子電極長さWおよび素子電極2,3の膜
厚dは、電極の抵抗値、前述したXY配線との結線、多
数配置された電子源の配置上の問題より適宜設計され、
通常は、素子電極の長さWは、数μmから数百μmであ
り、素子電極2,3膜厚dは、数nmより数μmであ
る。The element electrode length W and the film thickness d of the element electrodes 2 and 3 are appropriately designed in consideration of the resistance of the electrodes, the connection with the XY wiring, and the arrangement of a large number of electron sources.
Usually, the length W of the device electrode is several μm to several hundred μm, and the film thickness d of the device electrodes 2 and 3 is several nm to several μm.
【0037】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極2,3へのステップカ
バレージ、素子電極2,3間の抵抗値および後述するフ
ォーミング条件等を考慮して適宜設定される。As the conductive thin film 4, it is preferable to use a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage for the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like.
【0038】上記条件を満たす材料の例として、Ni、
Au、PdO、Pd、Pt等の導電材料をRs(シート
抵抗)が102 から107 /□の抵抗値を示す膜厚で形
成したものが好ましく用いられる。なおRsは、厚さが
t、幅がw、長さがlの薄膜の長さ方向に測定した抵抗
R、R=Rs(l/w)とおいたときに現われる値で、
抵抗率をρとすれば、Rs=ρ/tである。上記抵抗値
を示す膜厚はおよそ5nmから50nmの範囲にあり、
この膜厚範囲において、それぞれの材料の薄膜は微粒子
膜の形態を有している。Examples of materials satisfying the above conditions include Ni,
It is preferable to use a conductive material such as Au, PdO, Pd, and Pt formed with a film thickness having an Rs (sheet resistance) of 10 2 to 10 7 / □. Note that Rs is a resistance R measured in the length direction of a thin film having a thickness t, a width w, and a length l, and a value that appears when R = Rs (l / w).
If the resistivity is ρ, then Rs = ρ / t. The film thickness showing the above resistance value is in the range of about 5 nm to 50 nm,
Within this thickness range, the thin film of each material has the form of a fine particle film.
【0039】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure in a state in which the fine particles are individually dispersed and arranged, or in a state in which the fine particles are adjacent to each other or overlapped (some fine particles are formed). To form an island-like structure as a whole).
【0040】微粒子の粒径は、数百pmから数百nmの
範囲、好ましくは、1nmから20nmの範囲である。The particle size of the fine particles is in the range of several hundred pm to several hundred nm, preferably in the range of 1 nm to 20 nm.
【0041】さて、前に例示した材料のなかでも、Pd
Oは、有機Pd化合物の大気中焼成により容易に薄膜形
成できること、半導体であるため比較的電気伝導度が低
く上記範囲の抵抗値Rsを得るための膜厚のプロセスマ
ージンが広いこと、間隙部形成後などに、容易に還元し
て金属Pdとすることができるので膜抵抗を低減し得る
こと、等から好適な材料である。しかしながら、本発明
の効果はPdOに限られることなく、また、上記例示し
た材料に限られるものではない。Now, among the materials exemplified above, Pd
O can be easily formed into a thin film by baking an organic Pd compound in the air, has relatively low electric conductivity because of being a semiconductor, has a wide process margin of film thickness for obtaining the resistance value Rs in the above range, and has a gap portion. It is a suitable material because it can be easily reduced to metal Pd later, so that the film resistance can be reduced. However, the effects of the present invention are not limited to PdO, and are not limited to the materials exemplified above.
【0042】間隙部5は、導電性薄膜4の一部に形成さ
れた、例えば亀裂等の高抵抗部であるが、後述する活性
化工程を経ることにより、炭素を主成分とした堆積物に
より、さらに狭い間隙部を有する構成となる。この間隙
部5に電圧が印加されると、電子が放出され、そのうち
の一部は素子電流Ifとなり、一部は真空中に放出さ
れ、放出電流Ieとなる。The gap portion 5 is a high resistance portion such as a crack formed in a part of the conductive thin film 4, and is formed by a deposit mainly composed of carbon through an activation step described later. , A structure having a narrower gap. When a voltage is applied to the gap 5, electrons are emitted, a part of which is emitted as an element current If, and a part is emitted into a vacuum, which becomes an emission current Ie.
【0043】間隙部5を有する電子放出素子の製造方法
としては様々な方法が考えられるが、その一例を図2に
示す。Various methods are conceivable as a method of manufacturing the electron-emitting device having the gap 5, and an example is shown in FIG.
【0044】以下、順をおって製造方法を図1および図
2に基づいて説明する。 1)基体1を洗剤、純水および有機溶剤により十分に洗
浄後、素子電極材料を、真空蒸着法、スパッタ法等によ
り堆積後、フォトリソグラフィー技術により素子電極
2,3を形成する(図2(a))。The manufacturing method will be described below in order with reference to FIGS. 1) After sufficiently washing the base 1 with a detergent, pure water and an organic solvent, an element electrode material is deposited by a vacuum evaporation method, a sputtering method or the like, and then the element electrodes 2 and 3 are formed by a photolithography technique (FIG. 2 ( a)).
【0045】2)基体1上に設けられた素子電極2と素
子電極3との間に、有機金属溶液を塗布して乾燥するこ
とにより、有機金属膜を形成する。なお、有機金属溶液
とは、前記Pd、Ni、Au、Pt等の金属を主元素と
する有機金属化合物の溶液である。この後、有機金属膜
を加熱焼成処理し、リフトオフ、エッチング等によりパ
ターニングし、導電性薄膜4を形成する(図2
(b))。なお、ここでは、有機金属溶液の塗布法によ
り説明したが、導電性薄膜4の形成方法はこれに限るも
のでなく、真空蒸着法、スパッタ法、CVD法、分散塗
布法、ディッピング法、スピンナー法、インクジェット
法等によって形成される場合もある。2) An organic metal solution is applied between the element electrode 2 and the element electrode 3 provided on the base 1 and dried to form an organic metal film. The organic metal solution is a solution of an organic metal compound containing a metal such as Pd, Ni, Au, or Pt as a main element. Thereafter, the organic metal film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive thin film 4 (FIG. 2).
(B)). Here, the method of applying the organic metal solution has been described, but the method of forming the conductive thin film 4 is not limited to this, and the vacuum deposition method, the sputtering method, the CVD method, the dispersion coating method, the dipping method, the spinner method And may be formed by an inkjet method or the like.
【0046】3)つづいて、フォーミングと呼ばれる通
電処理を、素子電極2,3間に電圧を不図示の電源によ
りパルス状電圧あるいは、昇電圧の印加により行うと、
導電性薄膜4の部位に構造の変化した間隙部5が形成さ
れる(図2(c))。この通電処理により導電性薄膜4
に形成された間隙部5の近傍から電子放出が生じる。3) Subsequently, an energizing process called forming is performed by applying a pulsed voltage or a rising voltage between the element electrodes 2 and 3 using a power supply (not shown).
A gap portion 5 having a changed structure is formed at a portion of the conductive thin film 4 (FIG. 2C). By this energization treatment, the conductive thin film 4
Electrons are emitted from the vicinity of the gap 5 formed in the substrate.
【0047】フォーミング処理以降の電気的処理は、図
3に示す測定評価装置内で行う。以下に測定評価装置を
説明する。図3は、図1で示した構成を有する素子の電
子放出特性を測定するための測定評価装置の概略構成図
である。図3において、1は基体、2および3は素子電
極、4は導電性薄膜、5は間隙部を示す。また、31は
素子に素子電圧Vfを印加するための電源、30は素子
電極2,3間の導電性薄膜4を流れる素子電流If測定
するための電流計、34は素子の電子放出部より放出さ
れる放出電流Ieを捕捉するためのアノード電極、33
はアノード電極34に電圧を印加するための高圧電源、
32は素子の電子放出部より放出される放出電流Ieを
測定するための電流計である。The electrical processing after the forming processing is performed in the measurement and evaluation apparatus shown in FIG. The measurement evaluation device will be described below. FIG. 3 is a schematic configuration diagram of a measurement evaluation device for measuring the electron emission characteristics of the device having the configuration shown in FIG. In FIG. 3, reference numeral 1 denotes a base, 2 and 3 denote device electrodes, 4 denotes a conductive thin film, and 5 denotes a gap. Reference numeral 31 denotes a power supply for applying a device voltage Vf to the device, reference numeral 30 denotes an ammeter for measuring a device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3, and reference numeral 34 denotes emission from an electron emission portion of the device. An anode electrode 33 for capturing the emission current Ie
Is a high-voltage power supply for applying a voltage to the anode electrode 34,
Reference numeral 32 denotes an ammeter for measuring an emission current Ie emitted from the electron emission portion of the device.
【0048】電子放出素子の上記素子電流If、放出電
流Ieの測定にあたっては、素子電極2,3電源31と
電流計30とを接続し、該電子放出素子の上方に電源3
3と電流計32とを接続したアノード電極34を配置し
ている。また、電子放出素子およびアノード電極34は
真空装置内に設置され、その真空装置には不図示の排気
ポンプおよび真空計等の真空装置に必要な機器が具備さ
れており、所望の真空下で素子の測定評価を行えるよう
になっている。なお、排気ポンプは、オイルを使用しな
い、磁気浮上ターボポンプ、ドライポンプ等の高真空装
置系と更に、イオンポンプからなる超高真空装置系から
なる。また、真空装置全体、および電子放出素子は、不
図示のヒーターにより加熱できる。In measuring the device current If and the emission current Ie of the electron-emitting device, the device electrodes 2 and 3 are connected to a power source 31 and an ammeter 30, and a power source 3 is provided above the electron-emitting device.
An anode electrode 34 connecting the 3 and the ammeter 32 is arranged. Further, the electron-emitting device and the anode electrode 34 are installed in a vacuum device, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump (not shown) and a vacuum gauge. Can be measured and evaluated. The exhaust pump includes a high-vacuum system such as a magnetic levitation turbo pump and a dry pump that does not use oil, and an ultra-high vacuum system including an ion pump. The entire vacuum device and the electron-emitting device can be heated by a heater (not shown).
【0049】なお、アノード電極の電圧を5kV〜10
kV、アノード電極と電子放出素子との距離Hは2mm
〜8mmの範囲で測定した。The voltage of the anode electrode is set to 5 kV to 10 kV.
kV, the distance H between the anode electrode and the electron-emitting device is 2 mm
It was measured in a range of 88 mm.
【0050】フォーミング処理は、パルス波高値が定電
圧のパルスを印加する場合とパルス波高値を増加させな
がら、電圧パルスを印加する場合とがある。まず、パル
ス波高値が定電圧のパルスを印加の場合の電圧波形を図
4の(a)に示す。In the forming process, there are a case where a pulse having a constant pulse peak value is applied and a case where a voltage pulse is applied while increasing the pulse peak value. First, FIG. 4A shows a voltage waveform in a case where a pulse having a pulse peak value of a constant voltage is applied.
【0051】図4の(a)中、T1およびT2は電圧波
形のパルス幅とパルス間隔であり、T1を1sec〜1
0msec、T2を10μsec〜100msecと
し、三角波の波高値(フォーミング時のピーク電圧)は
適宜選択する。In FIG. 4 (a), T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 second to 1 second.
0 msec, T2 is set to 10 μsec to 100 msec, and the peak value of the triangular wave (peak voltage at the time of forming) is appropriately selected.
【0052】次に、パルス波高値を増加させながら、電
圧パルスを印加する場合の電圧波形を、図4の(b)に
示す。図4の(b)中、T1およびT2は電圧波形のパ
ルス幅とパルス間隔であり、T1を1sec〜10ms
ec、T2を10μsec〜100msecとし、三角
波の波高値(フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度づつ、増加させる。Next, FIG. 4B shows a voltage waveform when a voltage pulse is applied while increasing the pulse peak value. In FIG. 4B, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 sec to 10 ms.
ec and T2 are set to 10 μsec to 100 msec, and the peak value (peak voltage at the time of forming) of the triangular wave is increased by, for example, about 0.1 V steps.
【0053】なお、フォーミング処理の終了は、フォー
ミング用パルスの間に、導電性薄膜2を局所的に破壊、
変形しない程度の電圧例えば0.1V程度のパルス電圧
を挿入して素子電流を測定し、抵抗値を求め、例えば、
1MΩ以上の抵抗を示した時、フォーミングを終了とし
た。The forming process is terminated when the conductive thin film 2 is locally destroyed during the forming pulse.
A voltage that does not deform, for example, a pulse voltage of about 0.1 V is inserted, and the element current is measured to obtain a resistance value.
When the resistance was 1 MΩ or more, the forming was terminated.
【0054】以上説明した間隙部を形成する際に、素子
の電極間に三角波パルスを印加してフォーミング処理を
行っているが、素子の電極間に印加する波形は三角波に
限定することはなく、矩形波など所望の波形を用いても
よく、その波高値およびパルス幅、パルス間隔等につい
ても上述の値に限ることなく、間隙部が良好に形成され
るように、電子放出素子の抵抗値等にあわせて、適当な
値を選択する。When forming the gap described above, the forming process is performed by applying a triangular wave pulse between the electrodes of the device, but the waveform applied between the electrodes of the device is not limited to the triangular wave. A desired waveform such as a rectangular wave may be used, and the peak value, pulse width, pulse interval, and the like are not limited to the above-described values. Select an appropriate value according to.
【0055】4)次に、フォーミングが終了した素子に
活性化処理を施す。活性化処理の工程は、有機物質を含
有する雰囲気下で行うが、この雰囲気は、例えば油拡散
ポンプやロータリーポンプなどを用いて真空容器内を排
気した場合に雰囲気内に残留する有機物質を利用して形
成することができる他、イオンポンプなどにより一旦十
分に排気した真空中に適当な有機物質を導入することに
よっても得られる。このときの好ましい有機物質の圧力
は、前述の応用の形態、真空容器の形状や、有機物質の
種類などにより異なるため場合に応じ適宜設定される。4) Next, an activation process is performed on the element for which the forming has been completed. The activation process is performed in an atmosphere containing an organic substance. This atmosphere uses an organic substance remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump. In addition, it can be obtained by introducing an appropriate organic substance into a vacuum once sufficiently evacuated by an ion pump or the like. The preferable pressure of the organic substance at this time differs depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case.
【0056】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、ニトリル類、フェノール、カルボン、スルホン酸等
の有機酸類等を挙げることが出来、具体的には、メタ
ン、エタン、プロパンなどCn H2n+2で表される飽和炭
化水素、エチレン、プロピレンなどCn H2n等の組成式
で表される不飽和炭化水素、ベンゼン、トルエン、メタ
ノール、エタノール、ホルムアルデヒド、アセトアルデ
ヒド、アセトン、メチルエチルケトン、メチルアミン、
エチルアミン、フェノール、ベンゾニトリル、アセトニ
トリル、蟻酸、酢酸、プロピオン酸等が使用できる。Suitable organic substances include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, nitriles, phenols, carboxylic acids, sulfonic acids and the like. Organic acids and the like, specifically, methane, ethane, propane such as saturated hydrocarbon represented by C n H 2n +2 , ethylene, propylene represented by a composition formula such as C n H 2n Unsaturated hydrocarbons, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine,
Ethylamine, phenol, benzonitrile, acetonitrile, formic acid, acetic acid, propionic acid and the like can be used.
【0057】この処理により、雰囲気中に存在する有機
物質から、炭素が素子上に堆積し、素子電流If,放出
電流Ieが、著しく変化するようになる。By this treatment, carbon is deposited on the element from the organic substance existing in the atmosphere, and the element current If and the emission current Ie change remarkably.
【0058】なお、活性化工程の終了判定は、素子電流
Ifおよび/または放出電流Ieを測定しながら、適宜
行う。パルス幅、パルス間隔、パルス波高値などは適宜
設定することができる。The termination of the activation step is appropriately determined while measuring the device current If and / or the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like can be set as appropriate.
【0059】5)こうして作製した電子放出素子に、好
ましくは、安定化工程を行う。この工程は、真空容器内
の有機物質を排気する工程である。真空容器内の圧力
は、1〜3×10-7Torr以下が好ましく、さらに1
×10-8Torr以下が特に好ましい。真空容器内を排
気するときには、真空容器全体を加熱して、真空容器内
壁や、電子放出素子に吸着した有機物質分子を排気しや
すくするのが好ましい。このときの加熱条件は、80〜
350℃、好ましくは200℃以上でできるだけ長時間
行なうのが望ましいが、特にこの条件に限るものではな
く、真空容器の大きさや形状、電子放出素子の構成など
の諸条件により適宜選ばれる条件により行う。5) The electron-emitting device thus manufactured is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. The pressure in the vacuum vessel is preferably 1 to 3 × 10 −7 Torr or less, and more preferably 1 to 3 × 10 −7 Torr.
It is particularly preferably at most 10 × 10 −8 Torr. When the inside of the vacuum vessel is evacuated, it is preferable to heat the entire vacuum vessel so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device can be easily evacuated. The heating conditions at this time are 80 to
It is desirable to carry out the treatment at 350 ° C., preferably 200 ° C. or more for as long as possible. However, the condition is not particularly limited, and the treatment is carried out under conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. .
【0060】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。It is preferable that the atmosphere at the time of driving after the stabilization process is performed is the same as the atmosphere at the end of the stabilization process, but the present invention is not limited to this. Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics.
【0061】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流If,放出電流Ieが安定する。By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed.
As a result, the element current If and the emission current Ie are stabilized.
【0062】上述のような製造方法によって作製された
本発明を適用可能な電子放出素子の基本特性について図
3、図5を用いて説明する。図3に示した測定評価装置
により測定された放出電流Ieおよび素子電流Ifと素
子電圧Vfの典型的な例を図5に示す。なお、図5は、
放出電流Ieは素子電流Ifに比べて著しく小さいの
で、任意単位で示されており、いずれもリニアスケール
である。図5からも明らかなように、本電子放出素子は
放出電流Ieに対する三つの性質を有する。The basic characteristics of the electron-emitting device manufactured by the above-described manufacturing method to which the present invention can be applied will be described with reference to FIGS. FIG. 5 shows a typical example of the emission current Ie, the device current If, and the device voltage Vf measured by the measurement evaluation device shown in FIG. In addition, FIG.
Since the emission current Ie is significantly smaller than the device current If, the emission current Ie is shown in an arbitrary unit, and each is a linear scale. As is clear from FIG. 5, the electron-emitting device has three properties with respect to the emission current Ie.
【0063】まず第1に、本素子はある電圧(しきい値
電圧と呼ぶ、図5のVth)以上の素子電圧を印加する
と急激に放出電流Ieが増加し、一方しきい値電圧Vt
h以下では放出電流Ieがほとんど検出されない。すな
わち、放出電流Ieに対する明確なしきい値電圧Vth
を持った非線形素子である。First, when an element voltage higher than a certain voltage (called a threshold voltage, Vth in FIG. 5) is applied to the present element, the emission current Ie sharply increases, while the threshold voltage Vt
Below h, the emission current Ie is hardly detected. That is, a clear threshold voltage Vth with respect to the emission current Ie
Is a non-linear element having
【0064】第2に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【0065】第3に、アノード電極34に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。つ
まり、アノード電極34に捕捉される電荷量は、素子電
圧Vfを印加する時間により制御できる。Third, the amount of charge discharged by the anode electrode 34 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 34 can be controlled by the time during which the device voltage Vf is applied.
【0066】以上のような表面伝導型電子放出素子の特
性を用いると、入力信号に応じて電子放出特性を容易に
制御できることになる。さらに、本発明にかかわる電子
放出素子は、長時間にわたって安定かつ高輝度な電子放
出特性を有するため、多方面への応用が期待できる。When the characteristics of the surface conduction electron-emitting device described above are used, the electron emission characteristics can be easily controlled according to the input signal. Further, since the electron-emitting device according to the present invention has stable and high-luminance electron emission characteristics for a long time, application to various fields can be expected.
【0067】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明による表面伝導型電子放
出素子の複数個を基板上に配列し、例えば電子源あるい
は、画像形成装置を構成できる。An application example of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of surface conduction electron-emitting devices according to the present invention on a substrate, for example, an electron source or an image forming apparatus can be configured.
【0068】基板上の素子の配列については、例えば、
多数の電子放出素子を並列に配置し、個々の素子の両端
を配線にて結線した、電子放出素子の行を多数個配し
(行方向と呼ぶ)、この配線と直交する方向に(列方向
と呼ぶ)、該電子源の上方の空間に設置された制御電極
(グリッドと呼ぶ)により電子を制御駆動する配列形態
(はしご型という)、および次に述べるm本のX方向配
線の上にn本のY方向配線を、層間絶縁層を介して設置
し、表面伝導型電子放出素子の一対の素子電極にそれぞ
れ、X方向配線、Y方向配線を接続した配列形態が挙げ
られる。以降これを単純マトリクス配置と呼ぶ。For the arrangement of the elements on the substrate, for example,
A large number of electron-emitting devices are arranged in parallel, and both ends of each element are connected by wiring. A large number of electron-emitting device rows are arranged (referred to as a row direction). ), A control electrode (called a grid) installed in the space above the electron source to control and drive the electrons (called a ladder type), and n There is an array configuration in which the Y-directional wiring is disposed via an interlayer insulating layer, and the X-directional wiring and the Y-directional wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. Hereinafter, this is referred to as a simple matrix arrangement.
【0069】次に、この単純マトリクス配置について詳
述する。本発明にかかわる表面伝導型電子放出素子の前
述した3つの基本的特性の特徴によれば、表面伝導型電
子放出素子からの放出電子は、しきい値電圧以上では、
対向する素子電極間に印加するパルス状電圧の波高値と
巾で制御できる。一方、しきい値電圧以下では、殆ど放
出されない。この特性によれば、多数の電子放出素子を
配置した場合でも、個々の素子に、上記パルス状電圧を
適宜印加すれれば、入力信号に応じて、表面伝導型電子
放出素子を選択し、その電子放出量が制御できる事とな
る。Next, the simple matrix arrangement will be described in detail. According to the characteristics of the above-mentioned three basic characteristics of the surface conduction electron-emitting device according to the present invention, the electrons emitted from the surface conduction electron-emitting device are above the threshold voltage.
It can be controlled by the peak value and the width of the pulse voltage applied between the opposing element electrodes. On the other hand, when the voltage is equal to or lower than the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, a surface conduction electron-emitting device is selected in accordance with an input signal. The amount of electron emission can be controlled.
【0070】以下この原理に基づき構成した電子源基板
の構成について、図6を用いて説明する。配線62、6
3は、複数の電子放出素子に給電するためのものであ
る。m本のX方向配線63はDX1、DX2・・・DX
m、nのY方向配線62はDY1、DY2・・・DYn
からなり、それぞれ、多数の電子放出素子にほぼ均等な
電圧が供給されるように、材料、膜厚、配線幅等が設計
される。これらm本のX方向配線63とn本のY方向配
線62の間には、層間絶縁層64が設置され、電気的に
分離されて、マトリクス配線を構成する(このm,n
は、共に正の整数)。Hereinafter, the configuration of the electron source substrate formed based on this principle will be described with reference to FIG. Wiring 62, 6
Reference numeral 3 is for supplying power to a plurality of electron-emitting devices. DX lines DX1, DX2,... DX
DY1, DY2,... DYn
The material, the film thickness, the wiring width, and the like are designed so that substantially equal voltages are supplied to a large number of electron-emitting devices. An interlayer insulating layer 64 is provided between the m X-directional wirings 63 and the n Y-directional wirings 62 and electrically separated to form a matrix wiring (m, n).
Are both positive integers).
【0071】層間絶縁層64の形状、材料、膜厚、製法
は、配線62と配線63の交差部の電位差に耐え得るよ
うに適宜設定できるが、配線同様、印刷法により形成で
きるものが好ましく、ガラスペーストを印刷して得られ
るガラスの厚膜層が用いられる。The shape, material, film thickness, and manufacturing method of the interlayer insulating layer 64 can be appropriately set so as to withstand the potential difference at the intersection of the wiring 62 and the wiring 63. However, like the wiring, a material that can be formed by a printing method is preferable. A thick glass layer obtained by printing a glass paste is used.
【0072】図6に示した構成、すなわちマトリクス配
置の構成において、X方向配線63には、X方向に配列
した電子放出素子の行を選択するための走査信号を印加
する不図示の走査信号印加手段が接続され、Y方向配線
62には、Y方向に配列した電子放出素子の各列を入力
信号に応じて、変調するための不図示の変調信号発生手
段が接続される。In the configuration shown in FIG. 6, that is, in the configuration of the matrix arrangement, a scanning signal (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices arranged in the X direction is applied to the X-directional wiring 63. The Y-direction wiring 62 is connected to a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices arranged in the Y-direction in accordance with an input signal.
【0073】各電子放出素子に印加される駆動電圧は、
当該素子に印加される走査信号と変調信号の差電圧とし
て供給され、単純なマトリクス配線を用いて、個別の素
子を選択し、独立に駆動可能とすることができる。The driving voltage applied to each electron-emitting device is
It is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element, and individual elements can be selected using a simple matrix wiring and can be independently driven.
【0074】一方、このほかに、並列に配置した多数の
電子放出素子の個々を両端で接続し、電子放出素子の行
を多数個配し、この配線と直交する方向で、該電子放出
素子の上方に配した制御電極により、電子放出素子から
の電子を制御駆動するはしご状配置のもの等があるが、
本発明は、特にこれらの配置によって限定されるもので
はない。On the other hand, in addition to the above, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, and a large number of rows of electron-emitting devices are arranged. There is a ladder-like arrangement in which electrons from the electron-emitting device are controlled and driven by a control electrode arranged above,
The present invention is not particularly limited by these arrangements.
【0075】次に、以上のようにして作製した電子源基
板を用いた、表示等に用いる画像形成装置について、図
7と図8を用いて説明する。図7は、画像形成装置の基
本構成図であり、図8は蛍光膜である。Next, an image forming apparatus for display and the like using the electron source substrate manufactured as described above will be described with reference to FIGS. FIG. 7 is a basic configuration diagram of the image forming apparatus, and FIG. 8 is a fluorescent film.
【0076】図7において、71は電子放出素子を複数
配した電子源基板、72は電子源基板71を固定したリ
アプレート、77はガラス基板74の内面に蛍光膜75
とメタルバック76等が形成されたフェースプレートで
あり、73は支持枠である。リアプレート72、支持枠
73およびフェースプレート77をフリットガラス等を
塗布し、大気中あるいは、窒素中で加熱焼成すること
で、封着して、外囲器79を構成する。ここで、フリッ
トガラスは、基板の熱膨張率にあわせたものを用いる
と、剥がれや基板の変形、割れ等を生じにくくなるため
好ましい。In FIG. 7, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 72, a rear plate on which the electron source substrate 71 is fixed; 77, a fluorescent film 75 on the inner surface of a glass substrate 74;
And a face plate on which a metal back 76 and the like are formed, and 73 is a support frame. The rear plate 72, the support frame 73, and the face plate 77 are sealed by applying a frit glass or the like and heating and firing in air or nitrogen to form an envelope 79. Here, it is preferable that the frit glass be used in accordance with the coefficient of thermal expansion of the substrate because peeling, deformation, cracking, and the like of the substrate hardly occur.
【0077】外囲器79は、上述の如く、フェースプレ
ート77、支持枠73、リアプレート72で構成した
が、リアプレート72は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート72は不要であり、基板7
1に直接支持枠73を封着し、フェースプレート77、
支持枠73、基板71で外囲器79を構成しても良い。The envelope 79 includes the face plate 77, the support frame 73, and the rear plate 72 as described above. However, since the rear plate 72 is provided mainly for the purpose of reinforcing the strength of the substrate 71, If the substrate itself has sufficient strength, the separate rear plate 72 is unnecessary, and
1, a support frame 73 is directly sealed, and a face plate 77,
The envelope 79 may be constituted by the support frame 73 and the substrate 71.
【0078】一方、フェースプレート77、リアプレー
ト72間に、スペーサーとよばれる不図示の支持体を設
置することにより、大気圧に対して十分な強度をもつ外
囲器79を構成することもできる。On the other hand, by providing a support (not shown) called a spacer between the face plate 77 and the rear plate 72, an envelope 79 having sufficient strength against atmospheric pressure can be formed. .
【0079】図8は、蛍光膜である。蛍光膜75は、モ
ノクロームの場合は蛍光体のみから成るが、カラーの蛍
光膜の場合は、蛍光体の配列によりブラックストライプ
あるいはブラックマトリクスなどと呼ばれる黒色導電材
81と蛍光体82とで構成される。ブラックストライ
プ、ブラックマトリクスが設けられる目的は、カラー表
示の場合必要となる3原色蛍光体の、各蛍光体82間の
塗り分け部を黒くすることで混色等を目立たなくするこ
とと、蛍光膜75における外光反射によるコントラスト
の低下を抑制することにある。ブラックストライプ等の
黒色導電材81の材料としては、通常良く用いられてい
る黒鉛を主成分とする材料だけでなく、導電性があり、
光の透過および反射が少ない材料であればこれに限るも
のではない。FIG. 8 shows a fluorescent film. The fluorescent film 75 is composed of only a phosphor in the case of a monochrome, but is composed of a black conductive material 81 called a black stripe or a black matrix and a phosphor 82 depending on the arrangement of the phosphor in the case of a color fluorescent film. . The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 82 of the three primary color phosphors necessary for the color display black so that the color mixture and the like become inconspicuous. In suppressing a decrease in contrast due to reflection of external light. As a material of the black conductive material 81 such as a black stripe, not only a material mainly containing graphite, which is often used, but also a conductive material,
The material is not limited to this as long as the material transmits and reflects less light.
【0080】ガラス基板74に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が用いられる。The method of applying the phosphor on the glass substrate 74 is not limited to monochrome or color, but a precipitation method, a printing method, or the like is used.
【0081】また、蛍光膜75の内面側には通常メタル
バック76が設けられる。メタルバック76の目的は、
蛍光体82の発光のうち内面側への光をフェースプレー
ト77側へ鏡面反射させることにより輝度を向上させる
こと、電子ビーム加速電圧を印加するための電極として
作用させること、外囲器79内で発生した負イオンの衝
突によるダメージからの蛍光体82の保護等である。メ
タルバック76は、蛍光膜75作製後、蛍光膜75の内
面側表面の平滑化処理(通常フィルミングと呼ばれる)
を行い、その後Alを真空蒸着等を用いて堆積させるこ
とで作製できる。A metal back 76 is usually provided on the inner side of the fluorescent film 75. The purpose of the metal back 76 is
Improving the brightness by mirror-reflecting the light toward the inner surface side of the light emitted from the phosphor 82 toward the face plate 77 side, acting as an electrode for applying an electron beam accelerating voltage, This is to protect the phosphor 82 from damage caused by the collision of the generated negative ions. After the fluorescent film 75 is formed, the metal back 76 is subjected to a smoothing treatment of the inner surface of the fluorescent film 75 (usually called filming).
And then depositing Al using vacuum evaporation or the like.
【0082】フェースプレート77には、更に蛍光膜7
5の導電性を高めるため、蛍光膜75の外面側に透明電
極(不図示)を設けてもよい。The face plate 77 further includes a fluorescent film 7.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 75 in order to increase the conductivity of the fluorescent film 75.
【0083】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行なう必要がある。When the above-mentioned sealing is performed, in the case of color, the phosphors of each color must correspond to the electron-emitting devices, so that it is necessary to perform sufficient alignment.
【0084】外囲器79は、不図示の排気管を通じ、1
×10-7Torr程度の真空度にした後、封止がおこな
われる。また、外囲器79の封止後の真空度を維持する
ために、ゲッター処理を行なう場合もある。これは、外
囲器79の封止を行う直前あるいは封止後に、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器79内の
所定の位置(不図示)に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターは通常Ba等が
主成分であり、該蒸着膜の吸着作用により、たとえば1
×10-5ないしは1×10-7Torrの真空度を維持す
るものである。The envelope 79 is connected to an exhaust pipe (not shown) to
After the degree of vacuum is set to about × 10 −7 Torr, sealing is performed. Further, a getter process may be performed in order to maintain the degree of vacuum after sealing the envelope 79. This is because the getter disposed at a predetermined position (not shown) in the envelope 79 is heated by a heating method such as resistance heating or high-frequency heating immediately before or after sealing the envelope 79. ,
This is a process for forming a deposition film. The getter is usually composed mainly of Ba or the like.
A vacuum degree of × 10 -5 or 1 × 10 -7 Torr is maintained.
【0085】以上により完成した本発明に係る画像表示
装置において、各電子放出素子には、容器外端子Dox
1ないしDoxm、Doy1ないしDoynを通じ、電
圧を印加することにより、電子放出させ、高圧端子78
を通じ、メタルバック76あるいは透明電極(不図示)
に数kV以上の高圧を印加し、電子ビームを加速し、蛍
光膜75に衝突させ、励起・発光させることで画像を表
示するものである。In the image display device according to the present invention completed as described above, each electron-emitting device is provided with an outer terminal Dox.
1 to Doxm and Doy1 to Doyn, a voltage is applied to emit electrons, and the high voltage terminal 78
Through, metal back 76 or transparent electrode (not shown)
A high voltage of several kV or more is applied to accelerate the electron beam, collide with the fluorescent film 75, and excite and emit light to display an image.
【0086】なお、以上述べた構成は、表示等に用いら
れる好適な画像形成装置を作製する上で必要な概略構成
であり、例えば各部材の材料等、詳細な部分は上述の内
容に限られるものではなく、画像装置の用途に適するよ
う適宜選択する。The configuration described above is a schematic configuration necessary for manufacturing a suitable image forming apparatus used for display and the like. For example, detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the purpose of the image device.
【0087】[0087]
【実施例】以下、実施例を挙げて、本発明をさらに詳述
する。 (実施例1)本実施例にかかわる基本的な表面伝導型電
子放出素子の構成は、図1の(a)(b)の平面図およ
び断面図と同様である。EXAMPLES Hereinafter, the present invention will be described in more detail with reference to Examples. (Embodiment 1) The basic structure of a surface conduction electron-emitting device according to this embodiment is the same as the plan view and cross-sectional view of FIGS.
【0088】本実施例にかかわる表面伝導型電子放出素
子の製造法は、基本的には図2と同様である。以下、図
1、図2を用いて、本実施例に関わる素子の基本的な構
成および製造法を説明する。The method for manufacturing the surface conduction electron-emitting device according to this embodiment is basically the same as that shown in FIG. Hereinafter, a basic configuration and a manufacturing method of the element according to the present embodiment will be described with reference to FIGS.
【0089】以下、順をおって製造方法の説明を図1お
よび図2に基づいて説明する。 工程−a 最初に、清浄化したV2 O5 −P2 O5 −Cs2 Oガラ
ス(二次電子放出効率δmax=1.6、Vmax=3
50V)基板1上に、素子電極2,3と所望の素子電極
間ギャップLとなるべきパターンをホトレジスト(RD
−2000N−41日立化成社製)で形成し、電子ビー
ム蒸着法により、厚さ5nmのTi、厚さ100nmの
Niを順次堆積した。ホトレジストパターンを有機溶剤
で溶解し、Ni/Ti堆積膜をリフトオフし、素子電極
間隔Lは3μmとし、素子電極の幅Wが300μmを有
する素子電極2,3を形成した。Hereinafter, the manufacturing method will be described in order with reference to FIGS. Step-a First, a cleaned V 2 O 5 —P 2 O 5 —Cs 2 O glass (secondary electron emission efficiency δmax = 1.6, Vmax = 3
50V) A pattern to be a gap L between the device electrodes 2 and 3 and a desired device electrode is formed on the substrate 1 by a photoresist (RD).
-2000N-41 manufactured by Hitachi Chemical Co., Ltd.), and 5 nm thick Ti and 100 nm thick Ni were sequentially deposited by electron beam evaporation. The photoresist pattern was dissolved in an organic solvent, and the Ni / Ti deposited film was lifted off to form device electrodes 2 and 3 having a device electrode interval L of 3 μm and a device electrode width W of 300 μm.
【0090】工程−b 膜厚100nmのCr膜を真空蒸着により堆積し、後述
の導電性薄膜4の形状に対応する開口を有するようにパ
ターニングし、そのうえに有機パラジウム化合物溶液
(ccp4230奥野製薬(株)社製)をスピンナーに
より回転塗布、300℃で12分間の加熱焼成処理をし
た。また、こうして形成された主元素としてPdよりな
る微粒子からなる導電性薄膜4の膜厚は10nm、シー
ト抵抗Rsは2×104 Ω/□であった。なお、ここで
述べる微粒子膜とは、前述したように、複数の微粒子が
集合した膜である。Step-b: A Cr film having a thickness of 100 nm is deposited by vacuum evaporation, patterned so as to have an opening corresponding to the shape of the conductive thin film 4 described later, and then an organic palladium compound solution (ccp4230 Okuno Pharmaceutical Co., Ltd.) Co., Ltd.) was spin-coated with a spinner and baked at 300 ° C. for 12 minutes. The conductive thin film 4 formed of fine particles of Pd as the main element thus formed had a thickness of 10 nm and a sheet resistance Rs of 2 × 10 4 Ω / □. Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated as described above.
【0091】工程−c Cr膜および焼成後の導電性薄膜4を酸エッチャントに
よりエッチングして所望のパターンの導電性薄膜4を形
成した。以上の工程により、基体1上に、素子電極2,
3および導電性薄膜4を形成した。Step-c The Cr film and the baked conductive thin film 4 were etched with an acid etchant to form a conductive thin film 4 having a desired pattern. Through the above steps, the device electrodes 2 and 2
3 and a conductive thin film 4 were formed.
【0092】工程−d 次に、この基体1を図3の測定評価装置に設置し、真空
ポンプにて排気し、1×10-8Torrの真空度に達し
た後、素子に素子電圧Vfを印加するための電源31に
より、素子電極2,3間に電圧を印加し、フォーミング
処理を行なった。フォーミング処理の電圧波形は図4の
(b)に示したものである。Step-d Next, the substrate 1 was set in the measurement / evaluation apparatus shown in FIG. 3, evacuated by a vacuum pump, and after reaching a degree of vacuum of 1 × 10 −8 Torr, an element voltage Vf was applied to the element. A voltage was applied between the device electrodes 2 and 3 by a power supply 31 for application, and a forming process was performed. The voltage waveform of the forming process is that shown in FIG.
【0093】図4の(b)中、T1びT2は電圧波形の
パルス幅とパルス間隔であり、本実施例ではT1を1m
sec、T2を10msecとし、矩形波の波高値は
0.1Vステップで昇圧し、フォーミング処理を行なっ
た。また、フォーミング処理中は、同時に、0.1Vの
電圧で、フォーミング用パルスの間に抵抗測定パルスを
挿入し、抵抗を測定した。なおフォーミング処理の終了
は、抵抗測定パルスでの測定値が、約1MΩ以上になっ
た時とし、同時に、素子への電圧の印加を終了した。In FIG. 4B, T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 m.
sec, T2 was set to 10 msec, and the peak value of the rectangular wave was stepped up in steps of 0.1 V to perform a forming process. During the forming process, a resistance measuring pulse was simultaneously inserted between the forming pulses at a voltage of 0.1 V to measure the resistance. The forming process was terminated when the value measured by the resistance measurement pulse became about 1 MΩ or more, and at the same time, the application of the voltage to the element was terminated.
【0094】工程−e 続いて、活性化工程を行なうために、ベンゾニトリルを
スローリークバルブを通して真空装置内に導入し、1.
0×10-6Torrを維持した。次にフォーミング処理
した素子に、図9に示した波形で波高値を14Vで活性
化処理をした。すなわち、測定評価装置内で、素子電流
Ifを測定しながら、素子電極間にパルス電圧を印加し
た。約30分でIf値がほぼ飽和したため、通電を停止
し、スローリークバルブを閉め、活性化処理を終了し
た。Step-e Subsequently, in order to perform the activation step, benzonitrile was introduced into the vacuum apparatus through a slow leak valve.
0 × 10 −6 Torr was maintained. Next, the element subjected to the forming treatment was activated at a peak value of 14 V with the waveform shown in FIG. That is, a pulse voltage was applied between the device electrodes while measuring the device current If in the measurement and evaluation device. Since the If value was substantially saturated in about 30 minutes, the energization was stopped, the slow leak valve was closed, and the activation process was terminated.
【0095】工程−f 続いて、安定化工程を行なった。真空装置および電子放
出素子をヒーターにより加熱して約250℃に維持しな
がら真空装置内の排気を続けた。20時間後、ヒーター
による加熱をやめ、室温に戻したところ真空装置内の圧
力は5×10-1 0 Torr程度に達した。Step-f Subsequently, a stabilizing step was performed. While the vacuum device and the electron-emitting device were heated by the heater and maintained at about 250 ° C., the evacuation of the vacuum device was continued. After 20 hours, stopped heating by the heater, the pressure in the vacuum chamber was returned to room temperature was reached about 5 × 10 -1 0 Torr.
【0096】続いて、電子放出特性の測定を行なった。
アノード電極34と電子放出素子の間の距離Hを4mm
とし、高圧電源33によりアノード電極34に10kV
の電位を与えた。この状態で、電源31を用いて素子電
極2、3の間に波高値14Vの矩形パルス電圧を印加し
て、電流計30および電流計32により、本実施例の素
子および比較例の素子の素子電流Ifおよび放出電流I
eをそれぞれ測定した。Subsequently, the electron emission characteristics were measured.
The distance H between the anode electrode 34 and the electron-emitting device is 4 mm
10 kV to the anode electrode 34 by the high voltage power supply 33.
Was applied. In this state, a rectangular pulse voltage having a peak value of 14 V is applied between the device electrodes 2 and 3 using the power supply 31, and the current of the device of the present example and the device of the comparative example are measured by the ammeter 30 and the ammeter 32. Current If and emission current I
e were measured respectively.
【0097】なお、測定中、基体1の露出した表面の電
位を表面電位計で測定したところ、数分間で300V以
上の電位上昇が見られた。During the measurement, when the potential of the exposed surface of the substrate 1 was measured with a surface voltmeter, a potential rise of 300 V or more was observed in several minutes.
【0098】本実施例の素子の電子放出特性は、素子電
流If=4.0mA、放出電流Ie=25.3μA、電
子放出効率η(=Ie/If)=0.63%であり、長
時間駆動し続けたが、特に放電等は発生せず、良好な特
性を維持した。The electron emission characteristics of the device of this example are as follows: device current If = 4.0 mA, emission current Ie = 25.3 μA, electron emission efficiency η (= Ie / If) = 0.63%. Although driving was continued, discharge did not occur in particular, and good characteristics were maintained.
【0099】(比較例1)本比較例では、基体1として
石英ガラス(二次電子放出効率δmax=2.1、Vm
ax=400V)基板を用いた他は、実施例1と同様の
構成であり、同様の製造法により電子放出素子を作製し
たものである。本比較例の素子を、実施例1と同様に電
子放出特性の測定を行なった。Comparative Example 1 In this comparative example, quartz glass (secondary electron emission efficiency δmax = 2.1, Vm
ax = 400 V) Except for using the substrate, the configuration is the same as that of Example 1, and the electron-emitting device is manufactured by the same manufacturing method. The electron emission characteristics of the device of this comparative example were measured in the same manner as in Example 1.
【0100】アノード電極34と電子放出素子の間の距
離Hを4mmとし、高圧電源33によりアノード電極3
4に10kVの電位を与えた。この状態で、電源31を
用いて素子電極2,3の間に波高値14Vの矩形パルス
電圧を印加して、電流計30および電流計32により、
本実施例の素子および比較例の素子の素子電流Ifおよ
び放出電流Ieをそれぞれ測定した。The distance H between the anode 34 and the electron-emitting device was 4 mm, and the anode 3
4 was given a potential of 10 kV. In this state, a rectangular pulse voltage having a peak value of 14 V is applied between the element electrodes 2 and 3 using the power supply 31, and the ammeter 30 and the ammeter 32
The device current If and the emission current Ie of the device of this example and the device of the comparative example were measured.
【0101】なお、測定中、基体1の露出した表面の電
位を表面電位計で測定したところ、数分間で300V以
上の電位上昇が見られた。During the measurement, when the potential of the exposed surface of the substrate 1 was measured with a surface voltmeter, a potential rise of 300 V or more was observed in several minutes.
【0102】本実施例の素子の電子放出特性は、素子電
流If=4.0mA、放出電流Ie=24.0μA、電
子放出効率η(=Ie/If)=0.60%であった
が、駆動し始めて数分間の後、放電が発生し、素子特性
が大きく劣化した。The electron emission characteristics of the device of this example were as follows: device current If = 4.0 mA, emission current Ie = 24.0 μA, and electron emission efficiency η (= Ie / If) = 0.60%. Several minutes after the start of driving, discharge occurred, and the device characteristics were greatly deteriorated.
【0103】(実施例2)本実施例は、多数の表面伝導
電子放出素子を単純マトリクス配置した画像形成装置の
例である。電子源基板の一部を図10に示す。また、図
中のA−A’断面図を図11に示す。但し図10、図1
1で、同じ記号を示したものは、同じものを示す。ここ
で1は基体、63は図6のDXmに対応するX方向配線
(上配線とも呼ぶ)、62は図6のDYn対応するY方
向配線(下配線とも呼ぶ)、4は導電性薄膜、2,3は
素子電極、5は間隙部、64は層間絶縁層である。Embodiment 2 This embodiment is an example of an image forming apparatus in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix. FIG. 10 shows a part of the electron source substrate. FIG. 11 is a cross-sectional view taken along the line AA ′ in the figure. However, FIG. 10, FIG.
The same symbol in 1 indicates the same item. Here, 1 is a substrate, 63 is an X-direction wiring (also referred to as an upper wiring) corresponding to DXm in FIG. 6, 62 is a Y-direction wiring (also referred to as a lower wiring) corresponding to DYn in FIG. , 3 are device electrodes, 5 is a gap, and 64 is an interlayer insulating layer.
【0104】次に製造方法を図12および13により工
程順に具体的に説明する。 工程−a 清浄化したV2 O5 −P2 O5 −Cs2 Oガラス(二次
電子放出効率δmax=1.6、Vmax=350V)
基体1上に、スパッタ法により厚さ5nmのTi、厚さ
50nmのPtを順次堆積する。その後、素子電極2,
3のパターンをフォトレジストで形成し、ドライエッチ
ング処理によって素子電極2,3のパターン以外のPt
/Ti堆積層を除去し、最後にフォトレジストパターン
を除去して、素子電極2,3を形成する(図12の
(a))。Next, the manufacturing method will be described specifically with reference to FIGS. Step-a Cleaned V 2 O 5 —P 2 O 5 —Cs 2 O glass (secondary electron emission efficiency δmax = 1.6, Vmax = 350 V)
Ti having a thickness of 5 nm and Pt having a thickness of 50 nm are sequentially deposited on the substrate 1 by a sputtering method. Then, the device electrodes 2,
3 is formed of photoresist, and Pt other than the pattern of the device electrodes 2 and 3 is formed by dry etching.
The / Ti deposited layer is removed, and finally the photoresist pattern is removed to form device electrodes 2 and 3 (FIG. 12A).
【0105】工程−b 素子電極2,3を形成した基体1上に、スクリーン印刷
により、配線62のパターンをAgペーストを用いて形
成し、乾燥後、500℃で焼成し、Agからなる所望の
形状の配線62を形成する(図12の(b))。Step-b On the substrate 1 on which the device electrodes 2 and 3 have been formed, a pattern of the wiring 62 is formed by using an Ag paste by screen printing, dried, baked at 500 ° C., and made of a desired Ag material. A wiring 62 having a shape is formed (FIG. 12B).
【0106】工程−c 次に層間絶縁層64のパターンを、スクリーン印刷によ
り、ガラスペーストを用いて形成し、乾燥後、500℃
で焼成する。十分な絶縁性を得るために、再度、ガラス
ペーストを印刷、乾燥、焼成を繰り返して、ガラスから
なる所望の形状の層間絶縁層64を形成する(図12の
(c))。Step-c Next, a pattern of the interlayer insulating layer 64 is formed by screen printing using a glass paste.
Baking. In order to obtain sufficient insulating properties, printing, drying, and firing of the glass paste are repeated again to form an interlayer insulating layer 64 of a desired shape made of glass (FIG. 12C).
【0107】工程−d 層間絶縁層64を形成した部位において下配線62と交
差するように、上配線63のパターンを、スクリーン印
刷により、Agペーストを用いて形成し、乾燥後、50
0℃で焼成し、Agからなる所望の形状の上配線63を
形成する(図13の(a))。以上の工程により、素子
電極2,3が配線62,63によってマトリクス状に結
線された、基板が形成できる。Step-d The pattern of the upper wiring 63 is formed by screen printing using an Ag paste so as to intersect with the lower wiring 62 at the portion where the interlayer insulating layer 64 is formed.
Baking is performed at 0 ° C. to form an upper wiring 63 having a desired shape made of Ag (FIG. 13A). Through the above steps, a substrate in which the element electrodes 2 and 3 are connected in a matrix by the wirings 62 and 63 can be formed.
【0108】工程−e 次に、導電性薄膜4を素子電極2,3のギャップ間にま
たがるように形成する。導電性薄膜4の形成は、有機パ
ラジウム溶液をインクジェット法により所望の位置に塗
布し、350℃で30分間の加熱焼成処理をする。こう
してPdOを主成分とする微粒子からなり、膜厚は約1
0nmの導電性薄膜4を得る(図13の(b))。以上
の工程a〜eにより基体1上に下配線62、層間絶縁層
64、上配線63、素子電極2,3および導電性薄膜4
を形成し、電子源基板を作製した。Step-e Next, the conductive thin film 4 is formed so as to extend between the gaps between the device electrodes 2 and 3. The conductive thin film 4 is formed by applying an organic palladium solution to a desired position by an inkjet method, and performing a heating and baking treatment at 350 ° C. for 30 minutes. Thus, it is composed of fine particles mainly composed of PdO, and has a film thickness of about 1
A conductive thin film 4 having a thickness of 0 nm is obtained (FIG. 13B). Through the above steps a to e, the lower wiring 62, the interlayer insulating layer 64, the upper wiring 63, the device electrodes 2, 3 and the conductive thin film 4 are formed on the base 1.
Was formed to produce an electron source substrate.
【0109】以下に、本実施例の電子源基板を用いて、
画像形成装置を構成した例を、図7と図1を用いて説明
する。以上のようにして作製した電子源基板71をリア
プレート72上に固定した後、電子源基板71の5mm
上方に、フェースプレート77(ガラス基板74の内面
に蛍光膜75とメタルバック76が形成されて構成され
る)を支持枠73を介し配置し、フェースプレート7
7、支持枠73、リアプレート72の接合部にフリット
ガラスを塗布し、大気中で400℃で30分焼成するこ
とで封着した。Hereinafter, using the electron source substrate of this embodiment,
An example in which the image forming apparatus is configured will be described with reference to FIGS. After fixing the electron source substrate 71 manufactured as described above on the rear plate 72, the electron source substrate 71
A face plate 77 (formed by forming a fluorescent film 75 and a metal back 76 on the inner surface of a glass substrate 74) is disposed above a support frame 73, and the face plate 77
7. A frit glass was applied to the joint between the support frame 73 and the rear plate 72, and was baked at 400 ° C. for 30 minutes in the air to seal.
【0110】蛍光膜75は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜75を作製した。ブ
ラックストライプの材料として通常良く用いられている
黒鉛を主成分とする材料を用いた。ガラス基板74に蛍
光体を塗布する方法はスラリー法を用いた。The fluorescent film 75 is composed of only a phosphor in the case of monochrome, but in this embodiment, the phosphor is formed in a stripe shape, a black stripe is formed first, and each color phosphor is applied to the gap. The fluorescent film 75 was manufactured. As the material for the black stripe, a material mainly containing graphite, which is generally used, was used. A slurry method was used to apply the phosphor onto the glass substrate 74.
【0111】また、蛍光膜75の内面側には通常メタル
バック76が設けられる。メタルバックは、蛍光膜75
作製後、蛍光膜75の内面側表面の平滑化処理(通常フ
ィルミングと呼ばれる)を行い、その後、Alを真空蒸
着することで作製した。Further, a metal back 76 is usually provided on the inner surface side of the fluorescent film 75. The metal back is the fluorescent film 75
After the fabrication, the inner surface of the fluorescent film 75 was subjected to a smoothing treatment (usually called filming), and then the Al film was fabricated by vacuum evaporation.
【0112】フェースプレート77には、更に蛍光膜7
5の電気等の伝導率を高めるため、蛍光膜75の外面側
に透明電極(不図示)が設けられる場合もあるが、本実
施例では、メタルバックのみで十分な伝導率が得られた
ので省略した。The face plate 77 is further provided with a fluorescent film 7.
In some cases, a transparent electrode (not shown) is provided on the outer surface of the fluorescent film 75 in order to increase the conductivity of electricity 5 and the like. However, in this embodiment, a sufficient conductivity was obtained only with the metal back. Omitted.
【0113】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。At the time of performing the above-mentioned sealing, in the case of color, since the phosphors of each color must correspond to the electron-emitting devices, sufficient alignment was performed.
【0114】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dox1ない
しDoxmとDoy1ないしDoynを通じ素子電極
2,3に電圧を印加し、導電性薄膜4をフォーミング処
理した。フォーミング処理の電圧波形は、図3の(b)
と同様である。The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, external terminals Dox1 to Doxm and Doy1 to Doyn. A voltage was applied to the device electrodes 2 and 3 through the process to form the conductive thin film 4. The voltage waveform of the forming process is shown in FIG.
Is the same as
【0115】本実施例ではT1を1msec、T2を1
0msecとし、約1×10-5Torrの真空雰囲気下
で行った。In this embodiment, T1 is 1 msec, and T2 is 1
The process was performed at 0 msec in a vacuum atmosphere of about 1 × 10 −5 Torr.
【0116】その後、一旦、真空ポンプにて排気しなが
ら、ガラス容器全体を200℃で2時間加熱した。この
とき、PdOを主成分とする導電性薄膜4は熱還元さ
れ、Pdを主成分とする膜となった。Thereafter, the entire glass container was heated at 200 ° C. for 2 hours while evacuating with a vacuum pump. At this time, the conductive thin film 4 containing PdO as a main component was thermally reduced to become a film containing Pd as a main component.
【0117】次に、パネル内の圧力が10-8Torr台
に達するまで排気を続けた後、パネルの排気管より、全
圧が1×10-6Torrとなるように有機物質をパネル
内に導入し、維持した。容器外端子Dox1ないしDo
xmとDoy1ないしDoynを通じ素子電極2,3間
に、15Vの波高値のパルス電圧を印加し、活性化処理
を行った。このように、フォーミング、活性化処理を行
ない、間隙部5を形成した(図13の(c))。Next, the exhaust was continued until the pressure in the panel reached the level of 10 -8 Torr, and then the organic substance was injected into the panel from the exhaust pipe of the panel so that the total pressure became 1 × 10 -6 Torr. Introduced and maintained. Outer container terminal Dox1 to Do
A pulse voltage having a peak value of 15 V was applied between the device electrodes 2 and 3 through xm and Doy1 to Doyn to perform an activation process. In this manner, the gap 5 was formed by performing the forming and the activation processing (FIG. 13C).
【0118】次に10-6Torr程度の圧力まで排気
し、不図示の排気管をガスバーナーで熱することで溶着
し外囲器の封止を行った。Next, the gas was evacuated to a pressure of about 10 −6 Torr, and an exhaust pipe (not shown) was heated by a gas burner to be welded to seal the envelope.
【0119】最後に封止後の圧力を維持するために、高
周波加熱法でゲッター処理を行った。Finally, in order to maintain the pressure after sealing, gettering was performed by a high-frequency heating method.
【0120】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子Dox1
ないしDoxm,Doy1ないしDoynを通じ、走査
信号および変調信号を不図示の信号発生手段よりそれぞ
れ印加することにより、電子放出させ、高圧端子78を
通じ、メタルバック76、あるいは透明電極(不図示)
に10kVの高圧を印加し、電子ビームを加速し、蛍光
膜75に衝突させ、励起・発光させることで画像を表示
した。In the image display device of the present invention completed as described above, each of the electron-emitting devices has an external terminal Dox1.
A scanning signal and a modulation signal are applied from a signal generating means (not shown) through Doxm, Doy1 to Doyn, respectively, to emit electrons, and a metal back 76 or a transparent electrode (not shown) through a high voltage terminal 78.
, A high voltage of 10 kV was applied to accelerate the electron beam, collided with the fluorescent film 75, and excited and emitted light to display an image.
【0121】本実施例における画像表示装置は、テレビ
ジョンとして十分満足できる輝度で良好な画像を長時間
にわたって安定に表示することができた。The image display device of this example was able to stably display a good image with sufficient luminance for a long time as a television.
【0122】[0122]
【発明の効果】以上説明した様に、本発明によれば、基
体として二次電子放出係数が2以下と小さい材料を用い
たため、高いVaを印加しても放電等の影響が無く、安
定な電子放出電流を長時間にわたり取り出すことが可能
な電子放出素子を提供できる。As described above, according to the present invention, since a material having a secondary electron emission coefficient as small as 2 or less is used as a substrate, even if a high Va is applied, there is no influence of discharge or the like, and a stable An electron-emitting device capable of extracting an electron-emitting current for a long time can be provided.
【0123】さらには、入力信号に応じて電子を放出す
る電子源基板においては、本発明の電子放出素子を、基
板上に複数個配置して電子源を構成することにより、ま
た、個々の素子の両端を配線に接続した電子放出素子の
行を複数もち、更に、入力信号を変調するための変調手
段を有している配置法、あるいは、基板に、互いに電気
的に絶縁されたm本のX方向配線とn本のY方向配線と
の各交差部位において、電子放出素子の一対の素子電極
をX方向金属配線およびY方向金属配線に各々接続し、
電子放出素子をマトリクス状に配列した配置とする電子
源基板とすることで、各電子放出素子が、良好な電子放
出特性を長時間にわたり保持し得る電子源を提供でき
る。Further, in an electron source substrate that emits electrons in response to an input signal, a plurality of electron-emitting devices of the present invention are arranged on the substrate to constitute an electron source. Has a plurality of rows of electron-emitting devices whose both ends are connected to a wiring, and further has a modulation method for modulating an input signal, or m substrates electrically insulated from each other on a substrate. At each intersection of the X-direction wiring and the n Y-direction wirings, a pair of device electrodes of the electron-emitting device are connected to the X-direction metal wiring and the Y-direction metal wiring, respectively.
By using an electron source substrate in which the electron-emitting devices are arranged in a matrix, it is possible to provide an electron source in which each electron-emitting device can maintain good electron-emitting characteristics for a long time.
【0124】また、本発明の画像形成装置においては、
画像形成部材と本発明の電子源基板より構成され、入力
信号に基づいて画像を形成するため、電子放出特性の安
定性と寿命の向上がなされ、例えば蛍光体を画像形成部
材とする画像形成装置においては、高品位な画像形成装
置が実現できる。In the image forming apparatus of the present invention,
An image forming apparatus comprising an image forming member and the electron source substrate of the present invention, and forms an image based on an input signal, so that the stability of electron emission characteristics and the life can be improved. For example, an image forming apparatus using a phosphor as an image forming member In, a high-quality image forming apparatus can be realized.
【図1】 本発明に係る基本的な表面伝導型電子放出素
子の構成を示す図である。FIG. 1 is a diagram showing a configuration of a basic surface conduction electron-emitting device according to the present invention.
【図2】 本発明に係る表面伝導型電子放出素子の基本
的な製造方法を説明するための図である。FIG. 2 is a view for explaining a basic method of manufacturing a surface conduction electron-emitting device according to the present invention.
【図3】 本発明に係る表面伝導型電子放出素子の特性
評価に用いる測定評価装置の図である。FIG. 3 is a diagram of a measurement and evaluation apparatus used for evaluating characteristics of the surface conduction electron-emitting device according to the present invention.
【図4】 本発明に係るフォーミング処理における電圧
波形の一例を示す図である。FIG. 4 is a diagram showing an example of a voltage waveform in a forming process according to the present invention.
【図5】 本発明に係る表面伝導型電子放出素子の放出
電流、素子電流、および素子電圧の関係の典型例を示す
図である。FIG. 5 is a diagram showing a typical example of the relationship among the emission current, the device current, and the device voltage of the surface conduction electron-emitting device according to the present invention.
【図6】 本発明に係る電子源基板の構成を示す図であ
る。FIG. 6 is a diagram showing a configuration of an electron source substrate according to the present invention.
【図7】 本発明に係る画像形成装置の基本構成を示す
図である。FIG. 7 is a diagram illustrating a basic configuration of an image forming apparatus according to the present invention.
【図8】 図7の画像形成装置に用いられる蛍光膜を示
す図である。FIG. 8 is a diagram illustrating a fluorescent film used in the image forming apparatus of FIG. 7;
【図9】 本発明に好適な活性化パルスの形状である。FIG. 9 shows an activation pulse shape suitable for the present invention.
【図10】 本発明の実施例2の電子源の構成の一部を
示す図である。FIG. 10 is a diagram illustrating a part of a configuration of an electron source according to a second embodiment of the present invention.
【図11】 図10のA−A′断面図である。11 is a sectional view taken along the line AA 'of FIG.
【図12】 本発明の実施例2の電子源の製造工程を説
明するための図である。FIG. 12 is a diagram for explaining a manufacturing process of the electron source according to the second embodiment of the present invention.
【図13】 本発明の実施例2の電子源の製造工程を説
明するための図である。FIG. 13 is a view illustrating a manufacturing process of the electron source according to the second embodiment of the present invention.
【図14】 従来の表面伝導電子放出素子の構成を示す
図。FIG. 14 is a diagram showing a configuration of a conventional surface conduction electron-emitting device.
1:基体、2,3:素子電極、4:導電性薄膜、5:間
隙部、30:素子電極2,3間の導電性薄膜を流れる素
子電流Ifを測定するための電流計、31:電子放出素
子に素子電圧Vfを印加するための電源、32:素子の
電子放出部より放出される放出電流Ieを測定するため
の電流計、33:アノード電極34に電圧を印加するた
めの高圧電源、34:アノード電極、62:Y方向配
線、63:X方向配線、64:層間絶縁層、71:電子
源基板、72:リアプレート、73:支持枠、74:フ
ェースプレート用ガラス基板、75:蛍光膜、76:メ
タルバック、77:フェースプレート、78:高圧端
子、79:外囲器、81:黒色導電材、82:蛍光体。1: Base, 2, 3: element electrode, 4: conductive thin film, 5: gap, 30: ammeter for measuring element current If flowing through conductive thin film between element electrodes 2, 3; 31: electron A power supply for applying an element voltage Vf to the emission element; an ammeter for measuring an emission current Ie emitted from an electron emission portion of the element; a high-voltage power supply for applying a voltage to an anode electrode; 34: anode electrode, 62: Y direction wiring, 63: X direction wiring, 64: interlayer insulating layer, 71: electron source substrate, 72: rear plate, 73: support frame, 74: face plate glass substrate, 75: fluorescent light Film: 76: metal back, 77: face plate, 78: high voltage terminal, 79: envelope, 81: black conductive material, 82: phosphor.
フロントページの続き (72)発明者 宮崎 和也 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 (72)発明者 丸山 朋子 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 Fターム(参考) 5C036 EE01 EE09 EF01 EF06 EF09 EG02 EG12 EH21 Continuing on the front page (72) Inventor Kazuya Miyazaki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Tomoko Maruyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. F term (reference) 5C036 EE01 EE09 EF01 EF06 EF09 EG02 EG12 EH21
Claims (7)
一対の素子電極と、該素子電極と接続し間隙部を含む導
電性薄膜と、を有する電子放出素子であって、該基体の
二次電子放出効率の最大値が2以下であることを特徴と
する電子放出素子。An electron-emitting device comprising: a base; a pair of opposing element electrodes formed on the base; and a conductive thin film connected to the element electrode and including a gap. An electron-emitting device having a maximum secondary electron emission efficiency of 2 or less.
出素子であることを特徴とする請求項1に記載の電子放
出素子。2. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
たは2に記載の電子放出素子。3. The electron-emitting device according to claim 1, wherein the substrate is a glass substrate.
基板であって、請求項1〜3のいずれかに記載の電子放
出素子を、基体上に複数個配置したことを特徴とした電
子源基板。4. An electron source substrate for emitting electrons according to an input signal, wherein a plurality of the electron-emitting devices according to claim 1 are arranged on a substrate. Source board.
し、個々の素子の両端を金属配線に接続した電子放出素
子の行を複数もち、更に、前記入力信号の変調手段を有
することを特徴とする請求項4に記載の電子源基板。5. The method according to claim 1, further comprising: arranging a plurality of the electron-emitting devices in parallel, having a plurality of rows of the electron-emitting devices each having both ends connected to a metal wiring, and further comprising a means for modulating the input signal. The electron source substrate according to claim 4, wherein
金属配線とn本のY方向金属配線との各交差部位におい
て、前記電子放出素子の一対の素子電極を前記X方向金
属配線およびY方向金属配線に各々接続し、前記電子放
出素子をマトリクス状に配列したことを特徴とする請求
項5に記載の電子源基板。6. A pair of element electrodes of said electron-emitting device are connected to said X-direction metal wiring and said X-direction metal wiring at respective intersections of m X-direction metal wirings and n Y-direction metal wirings electrically insulated from each other. 6. The electron source substrate according to claim 5, wherein the electron emission devices are connected to a Y-direction metal wiring, and the electron-emitting devices are arranged in a matrix.
装置であって、少なくとも、画像形成部材と請求項4か
ら6のいずれかに記載の電子源基板より構成されたこと
を特徴とする画像形成装置。7. An apparatus for forming an image based on an input signal, wherein the apparatus comprises at least an image forming member and the electron source substrate according to any one of claims 4 to 6. Forming equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4552999A JP2000243232A (en) | 1999-02-23 | 1999-02-23 | Electron emitting element, electron source substrate, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4552999A JP2000243232A (en) | 1999-02-23 | 1999-02-23 | Electron emitting element, electron source substrate, and image forming apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243232A true JP2000243232A (en) | 2000-09-08 |
Family
ID=12721946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4552999A Pending JP2000243232A (en) | 1999-02-23 | 1999-02-23 | Electron emitting element, electron source substrate, and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243232A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2020670A3 (en) * | 2007-07-31 | 2010-03-31 | Canon Kabushiki Kaisha | Conductive film, electron emitting device and image display apparatus |
-
1999
- 1999-02-23 JP JP4552999A patent/JP2000243232A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2020670A3 (en) * | 2007-07-31 | 2010-03-31 | Canon Kabushiki Kaisha | Conductive film, electron emitting device and image display apparatus |
| US8080931B2 (en) | 2007-07-31 | 2011-12-20 | Canon Kabushiki Kaisha | Conductive film, electron emitting device and image display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000155555A (en) | Method of driving an electron-emitting device, method of driving an electron source using the electron-emitting device, and method of driving an image forming apparatus using the electron source | |
| JP3423661B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3595744B2 (en) | Electron emitting element, electron source and image forming apparatus | |
| JP2000243327A (en) | Electron source substrate, method of manufacturing the same, and image forming apparatus using electron source substrate | |
| JP2000195415A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP3689683B2 (en) | Electron emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP3372759B2 (en) | Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus | |
| JP2000243232A (en) | Electron emitting element, electron source substrate, and image forming apparatus | |
| JP3320363B2 (en) | Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device | |
| JPH09293448A (en) | Electron emitting device, electron source, and image forming apparatus | |
| JP2000243236A (en) | Electron emitting element, electron source substrate and image forming apparatus | |
| JP3639738B2 (en) | Electron emitting element, electron source using the electron emitting element, image forming apparatus using the electron source, and display apparatus using the image forming apparatus | |
| JP2000082384A (en) | Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device | |
| JPH10188854A (en) | Image forming apparatus and method of manufacturing the same | |
| JP3063004B1 (en) | Method of manufacturing electron-emitting device and image forming apparatus | |
| JP2000195417A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP3548431B2 (en) | Electron source and image forming apparatus using the electron source | |
| JP3703255B2 (en) | Electron emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof | |
| JP2884496B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2000251790A (en) | Electron source and holding device, method of manufacturing electron source, and image forming apparatus | |
| JPH11283493A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2000251795A (en) | Image forming device | |
| JP2000243230A (en) | Electron source substrate, method of manufacturing the same, and image forming apparatus using electron source substrate | |
| JPH09330676A (en) | Electron emitting device, electron source, and image forming apparatus | |
| JP2000021290A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof |