JP2002372944A - Display device - Google Patents

Display device

Info

Publication number
JP2002372944A
JP2002372944A JP2001182963A JP2001182963A JP2002372944A JP 2002372944 A JP2002372944 A JP 2002372944A JP 2001182963 A JP2001182963 A JP 2001182963A JP 2001182963 A JP2001182963 A JP 2001182963A JP 2002372944 A JP2002372944 A JP 2002372944A
Authority
JP
Japan
Prior art keywords
direction wiring
frame
column
row
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001182963A
Other languages
Japanese (ja)
Inventor
Kazunori Katakura
一典 片倉
Kazuhiko Murayama
和彦 村山
Tadashi Aoki
正 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001182963A priority Critical patent/JP2002372944A/en
Publication of JP2002372944A publication Critical patent/JP2002372944A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display device with which uniform and high quality display can be realized even at the tip part of a display section. SOLUTION: A column direction wiring detecting means provided in a modulation signal applying circuit 107 detects the amount of current which flows in single or a plurality of column direction wirings of display section 102 tip parts. A frame modulation signal applying circuit 108 applies voltage to frame column direction wiring in accordance with the detection result.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の電子放出素
子を2次元平面上にマトリクス状に配列した電子源を使
用する画像形成方法及び装置に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an image forming method and apparatus using an electron source in which a plurality of electron-emitting devices are arranged in a matrix on a two-dimensional plane.

【0002】[0002]

【従来の技術】近年、薄型の大画面表示装置の研究開発
が盛んに行われている。本願発明者らは薄型大画面表示
装置として、冷陰極を電子源に用いた研究を行ってい
る。
2. Description of the Related Art In recent years, research and development of thin large-screen display devices have been actively conducted. The present inventors are conducting research using a cold cathode as an electron source as a thin large-screen display device.

【0003】従来から、電子放出素子として熱陰極素子
と冷陰極素子の2種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子(以下FE型と記す)や、金属/絶縁層/金属型放出
素子(以下MIM型と記す)などが知られている。
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. .

【0004】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio Eng.ElectronPhys., 10, 1290, (1
965)や、後述する他の例が知られている。
[0004] As the surface conduction type emission element, for example, M.
I. Elinson, Radio Eng. ElectronPhys., 10, 1290, (1
965) and other examples described below.

【0005】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)
等によるSnO2薄膜を用いたものの他に、Au薄膜に
よるもの[G. Dittmer:“Thin Solid Films”, 9, 317
(1972)]や、In23/SnO2薄膜によるもの[M. Hartw
ell and C. G. Fonstad:“IEEE Trans. ED Conf.”, 5
19 (1975)]や、カーボン薄膜によるもの[荒木久 他:
真空、第26巻、第1号、22(1983)]等が報告
されている。
[0005] The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, the above-mentioned Elinson is used.
In addition to those using a SnO 2 thin film according to E. et al., Those using an Au thin film [G. Dittmer: “Thin Solid Films”, 9, 317
(1972)] and those based on In 2 O 3 / SnO 2 thin films [M. Hartw
ell and CG Fonstad: “IEEE Trans. ED Conf.”, 5
19 (1975)], and those using carbon thin films [Hisashi Araki et al .:
Vacuum, Vol. 26, No. 1, 22 (1983)] and the like.

【0006】これらの表面伝導型放出素子の素子構成の
典型的な例として、図23に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、3001は基板
で、3004はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜3004は図示のよう
にH字形の平面形状に形成されている。この導電性薄膜
3004に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部3005が形成され
る。図中の間隔Lは、0.5〜1[mm],幅Wは、
0.1[mm]に設定されている。なお、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 23 shows a plan view of the device by M. Hartwell et al. Described above. In the figure, reference numeral 3001 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by applying an energization process called energization forming to be described later to the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and the width W is
It is set to 0.1 [mm]. For convenience of illustration, the electron-emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic shape, and the position and shape of the actual electron-emitting portion are faithfully represented. Not necessarily.

【0007】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜3004に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部3005を形成す
るのが一般的であった。即ち、通電フォーミングとは、
通電により電子放出部を形成するものであり、例えば前
記導電性薄膜3004の両端に一定の直流電圧、もしく
は、例えば1V/分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜30
04を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部3005を形成する
ことである。なお、局所的に破壊もしくは変形もしくは
変質した導電性薄膜3004の一部には亀裂が発生す
る。この通電フォーミング後に導電性薄膜3004に適
宜の電圧を印加した場合には、前記亀裂付近において電
子放出が行われる。
In the above-described surface conduction electron-emitting device, such as the device by M. Hartwell et al., Before the electron emission, an electron emission portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming. Was common. That is, energization forming is
An electron-emitting portion is formed by energization. For example, a constant DC voltage or a DC voltage that increases at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004 and energized. And the conductive thin film 30
04 is locally destroyed or deformed or altered,
This is to form the electron-emitting portion 3005 in a state of being electrically high in resistance. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0008】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because of its simple structure and easy manufacture. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.

【0009】FE型の例としては、例えば、W. P. Dyke
& W. W. Dolan, “Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、C. A. Spindt,“Phy
sical properties of thin-film field emission catho
des with molybdeniumcones”, J. Appl. Phys., 47, 5
248 (1976)などが知られている。
As an example of the FE type, for example, WP Dyke
& WW Dolan, “Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956), CA Spindt, “Phy
sical properties of thin-film field emission catho
des with molybdeniumcones ”, J. Appl. Phys., 47, 5
248 (1976).

【0010】このFE型の素子構成の典型的な例とし
て、図24に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、3010は基板で、3011は
導電材料よりなるエミッタ配線、3012はエミッタコ
ーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。また、FE型の他の素子構成として、図24
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。
FIG. 24 is a cross-sectional view of a device by CA Spindt et al. As a typical example of the FE type device configuration. In the figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012. As another element configuration of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the substrate plane instead of the laminated structure as described above.

【0011】また、MIM型の例としては、例えば、C.
A. Mead,“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このMIM型の素子構成の典型的な例を図25に示す。
同図は断面図であり、図において、3020は基板で、
3021は金属よりなる下電極、3022は厚さ100
オングストローム程度の薄い絶縁層、3023は厚さ8
0〜300オングストローム程度の金属よりなる上電極
である。MIM型においては、上電極3023と下電極
3021の間に適宜の電圧を印加することにより、上電
極3023の表面より電子放出を起こさせるものであ
る。
Examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961) and the like are known.
FIG. 25 shows a typical example of this MIM type element configuration.
The figure is a cross-sectional view, in which 3020 is a substrate,
3021 is a lower electrode made of metal, 3022 is a thickness of 100
An insulating layer as thin as about Å, and 3023 has a thickness of 8
The upper electrode is made of a metal of about 0 to 300 angstroms. In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.

【0012】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。
The above-described cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the response speed is slow because the hot cathode element operates by heating the heater,
In the case of a cold cathode device, there is also an advantage that the response speed is high. For this reason, research for applying the cold cathode device has been actively conducted.

【0013】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭64−313
32において開示されるように、多数の素子を配列して
駆動するための方法が研究されている。
For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among the cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed at 32, methods for arranging and driving a large number of elements are being investigated.

【0014】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。
With respect to applications of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources have been studied.

【0015】特に、画像表示装置への応用としては、例
えば本出願人によるUSP5,066,883や特開平
2−257551や特開平4−28137において開示
されているように、表面伝導型放出素子と電子の照射に
より発光する蛍光体とを組み合わせて用いた画像表示装
置が研究されている。表面伝導型放出素子と蛍光体とを
組み合わせて用いた画像表示装置は、従来の他の方式の
画像表示装置よりも優れた特性が期待されている。例え
ば、近年普及してきた液晶表示装置と比較しても、自発
光型であるためバックライトを必要としない点や、視野
角が広い点が優れていると言える。
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551, and JP-A-4-28137 by the present applicant, a surface conduction type emission device is used. An image display device using a combination of a phosphor that emits light upon irradiation with electrons has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.

【0016】また、FE型素子を多数個並べて駆動する
方法は、例えば本出願人によるUSP4,904,89
5に開示されている。また、FE型を画像表示装置に応
用した例として、R. Meyerらにより報告された平板型表
示装置が知られている。[R.Meyer:“Recent Developmen
t on Microtips Display at LETI”,Tech.Digest of 4
th Int. Vacuum Microelectronics Conf., Nagahama, p
p. 6-9 (1991)]。
A method of arranging and driving a large number of FE elements is disclosed in, for example, US Pat. No. 4,904,89 by the present applicant.
5 is disclosed. As an example of applying the FE type to an image display device, a flat panel display device reported by R. Meyer et al. Is known. [R.Meyer: “Recent Developmen
t on Microtips Display at LETI ”, Tech.Digest of 4
th Int.Vacuum Microelectronics Conf., Nagahama, p
p. 6-9 (1991)].

【0017】また、MIM型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平3−5
5738に開示されている。
An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
5738.

【0018】発明者らは、上記従来技術に記載したもの
をはじめとして、さまざまな材料、製法、構造の冷陰極
素子を試みてきた。さらに、多数の冷陰極素子を配列し
たマルチ電子源、並びにこのマルチ電子源を応用した画
像表示装置について研究を行ってきた。
The inventors have tried cold cathode devices of various materials, manufacturing methods and structures, including those described in the above prior art. Further, research has been conducted on a multi-electron source in which a large number of cold cathode devices are arranged, and on an image display device using the multi-electron source.

【0019】本願発明者らは、例えば図22に示す電気
的な配線方法によるマルチ電子源を試みてきた。即ち、
冷陰極素子を2次元的に多数個配列し、これらの素子を
図示のようにマトリクス状に配線したマルチ電子源であ
る。
The present inventors have tried a multi-electron source by an electrical wiring method shown in FIG. 22, for example. That is,
This is a multi-electron source in which a large number of cold cathode devices are two-dimensionally arranged, and these devices are wired in a matrix as shown in the figure.

【0020】図中、4001は冷陰極素子を模式的に示
し、4002は行方向配線、4003は列方向配線を示
している。行方向配線4002及び列方向配線4003
は、実際には有限の電気抵抗を有するものであるが、図
においては配線抵抗4004及び4005として示され
ている。上述のような配線方法を単純マトリクス配線と
呼ぶ。なお、図示の便宜上、6×6のマトリクスで示し
ているが、マトリクスの規模はむろんこれに限ったわけ
ではなく、例えば画像表示装置用のマルチ電子源の場合
には、所望の画像表示を行うのに足りるだけの素子を配
列し配線するものである。
In the figure, 4001 schematically shows a cold cathode element, 4002 shows a wiring in a row direction, and 4003 shows a wiring in a column direction. Row direction wiring 4002 and column direction wiring 4003
Actually have a finite electric resistance, but are shown as wiring resistances 4004 and 4005 in the figure. The above-described wiring method is called simple matrix wiring. Note that, for convenience of illustration, the matrix is shown as a 6 × 6 matrix, but the size of the matrix is not limited to this. For example, in the case of a multi-electron source for an image display device, a desired image is displayed. In this case, only enough elements are arranged and wired.

【0021】冷陰極素子を単純マトリクス配線したマル
チ電子源においては、所望の電子を出力させるため、行
方向配線4002及び列方向配線4003に適宜の電気
信号を印加する。例えば、マトリクスの中の任意の1行
の冷陰極素子を駆動するには、選択する行の行方向配線
4002には選択電圧Vsを印加し、同時に非選択の行
の行方向配線4002には非選択電圧Vnsを印加す
る。これと同期して列方向配線4003に電子を出力す
るための駆動電圧Veを印加する。この方法によれば、
配線抵抗4004及び4005による電圧降下を無視す
れば、選択する行の冷陰極素子には電圧(Ve−Vs)
が印加され、また非選択行の冷陰極素子には電圧(Ve
−Vns)が印加される。これら電圧Ve,Vs,Vn
sを適宜の大きさの値にすれば、選択する行の冷陰極素
子だけから所望の強度の電子が出力されるはずであり、
また列方向配線の各々に異なる駆動電圧Veを印加すれ
ば、選択する行の素子の各々から異なる強度の電子が出
力されるはずである。また、駆動電圧Veを印加する時
間の長さを変えれば、電子が出力される時間の長さも変
えることができるはずである。ここで、選択時の素子印
加電圧(Ve−Vs)を以下Vfと呼ぶ。さらに単純マ
トリクス配線したマルチ電子源から電子を得る別の手法
として、列方向配線に駆動電圧Veを印加するための電
圧源を接続するのではなく、所望の電子を出力するのに
必要な電流を供給するための電流源を接続して駆動する
方法もある。ここで、電子源に流れる電流を以下素子電
流Ifと呼び、放出される電子量を放出電流Ieと呼
ぶ。
In a multi-electron source in which cold cathode elements are arranged in a simple matrix wiring, appropriate electric signals are applied to the row wiring 4002 and the column wiring 4003 in order to output desired electrons. For example, in order to drive an arbitrary one row of the cold cathode elements in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and the non-selected state is applied to the row direction wiring 4002 of the non-selected row. A selection voltage Vns is applied. In synchronization with this, a drive voltage Ve for outputting electrons is applied to the column wiring 4003. According to this method,
If the voltage drop due to the wiring resistances 4004 and 4005 is ignored, the voltage (Ve−Vs) is applied to the cold cathode element of the selected row.
Is applied, and the voltage (Ve
-Vns). These voltages Ve, Vs, Vn
If s is set to an appropriate value, electrons of a desired intensity should be output only from the cold cathode elements in the selected row,
If a different drive voltage Ve is applied to each of the column wirings, electrons of different intensities should be output from each of the elements in the selected row. Further, if the length of time during which the drive voltage Ve is applied is changed, the length of time during which electrons are output should be changed. Here, the element applied voltage (Ve-Vs) at the time of selection is hereinafter referred to as Vf. Further, as another method of obtaining electrons from a multi-electron source with a simple matrix wiring, instead of connecting a voltage source for applying a drive voltage Ve to a column-directional wiring, a current required to output desired electrons is obtained. There is also a method of connecting and driving a current source for supply. Here, the current flowing through the electron source is hereinafter referred to as an element current If, and the amount of emitted electrons is referred to as an emission current Ie.

【0022】従って、冷陰極素子を単純マトリクス配線
したマルチ電子源はいろいろな応用可能性があり、例え
ば画像情報に応じた電気信号を適宜印加すれば、画像表
示装置用の電子源として好適に用いることができる。
Therefore, a multi-electron source in which cold cathode devices are arranged in a simple matrix wiring has various applications. For example, if an electric signal corresponding to image information is appropriately applied, it is suitably used as an electron source for an image display device. be able to.

【0023】[0023]

【発明が解決しようとする課題】しかしながら、マトリ
クス状に配列された複数の電子放出素子を列方向及び行
方向配線に接続すると以下に述べる問題が発生してい
た。
However, when a plurality of electron-emitting devices arranged in a matrix are connected to the column and row wirings, the following problems have occurred.

【0024】図26(a)に示すようにこの伝送線路を
平行に複数本配置した場合に一斉に電圧を印加すると、
図26(b)に示すように伝送線路群の両端部のインピ
ーダンスが減少し、電流量が増加することが一般に知ら
れている(端部効果)。特に高周波領域においてその傾
向は著しい。また、2枚の平行な導体の間の電位分布
は、中央部が一様に分布しているのに対し端部では電気
力線が外側に歪むことも知られている。
When a plurality of transmission lines are arranged in parallel as shown in FIG.
As shown in FIG. 26B, it is generally known that the impedance at both ends of the transmission line group decreases and the amount of current increases (end effect). In particular, the tendency is remarkable in a high frequency region. It is also known that the potential distribution between two parallel conductors is uniformly distributed at the center, while lines of electric force are distorted outward at the ends.

【0025】一方、従来の表示装置では電子放出素子が
マトリクス状に配置されており、また列方向及び行方向
の配線は各々平行に複数本配置されている。このため所
望の量の電子を放出するのに必要な電流が平行に並んだ
配線上に同時に同方向に流れるケースが生じる。
On the other hand, in a conventional display device, electron-emitting devices are arranged in a matrix, and a plurality of wirings in a column direction and a row direction are arranged in parallel. For this reason, there is a case where a current required to emit a desired amount of electrons flows simultaneously in the same direction on the wirings arranged in parallel.

【0026】この際に表示部の両端では(1)端部効果
が生じることから所望の電流値が注入できず所望の量の
電子放出が行えないこと(2)電気力線が一様でないこ
とから蛍光体への放出電子の照射が意図した位置からず
れること、などの理由から表示むらとなっていた。
At this time, at the both ends of the display unit, (1) a desired current value cannot be injected and a desired amount of electrons cannot be emitted because an end effect occurs. (2) Electric lines of electric force are not uniform. Irradiation of emitted electrons from the phosphor to the phosphor deviates from the intended position, and the display is uneven.

【0027】これらの課題に対し、マトリクス状に配し
た電子放出素子の周囲に電極を配することについて特開
平9−27270号公報に開示されている。これによれ
ば表示むらを緩和する効果はあるが、単に電極を配した
だけでは表示部の周囲に電極を配するエリアを広く取る
必要があり、表示装置としてのデザイン性を損なうばか
りではなく、表示部以外のスペースを多く必要とし装置
の小型化の妨げになる。
Japanese Patent Application Laid-Open No. 9-27270 discloses an arrangement in which electrodes are arranged around electron-emitting devices arranged in a matrix. According to this, there is an effect of alleviating display unevenness, but merely arranging the electrodes requires a wide area for arranging the electrodes around the display unit, which not only impairs the design as a display device, A large space other than the display unit is required, which hinders miniaturization of the device.

【0028】また、表示部の周囲に電極を配して駆動す
る液晶表示装置が特公平2−30022号公報や特公平
4−23275号公報に開示されている。しかし、これ
らは電子放出素子については言及しておらず、表示部外
周の表示素子を駆動して表示部外部の外観を整えるもの
であり、表示部内部の表示素子の特性を補正するもので
はない。
Further, a liquid crystal display device driven by arranging electrodes around a display section is disclosed in Japanese Patent Publication No. 2-30022 and Japanese Patent Publication No. 4-23275. However, these documents do not refer to the electron-emitting device, and drive the display element on the outer periphery of the display unit to adjust the appearance of the display unit, and do not correct the characteristics of the display element inside the display unit. .

【0029】本発明は上記従来技術に鑑みてなされたも
ので、その目的とするところは、表示部端部においても
均一な画質である画像表示装置を提供することにある。
The present invention has been made in view of the above prior art, and an object of the present invention is to provide an image display device having uniform image quality even at the end of the display section.

【0030】[0030]

【課題を解決するための手段】上記目的を達成するため
に本発明にかかる表示装置にあっては、マトリクス状に
配列された複数の電子放出素子と、該複数の電子放出素
子に接続された行方向配線及び列方向配線と、前記行方
向配線の少なくとも一つを選択して電圧を印加する行方
向配線駆動手段と、前記列方向配線に画像信号に応じて
電圧を印加する列方向配線駆動手段と、前記行方向配線
及び前記列方向配線からなる表示部の周囲に設けられた
枠列方向配線と、前記列方向配線駆動手段と独立して前
記枠列方向配線に電圧を印加し表示部端部の電気力線の
歪みを緩和することが可能な枠列方向配線駆動手段と、
を有することを特徴とする。
In order to achieve the above object, a display device according to the present invention comprises a plurality of electron-emitting devices arranged in a matrix and a plurality of electron-emitting devices connected to the plurality of electron-emitting devices. Row direction wiring and column direction wiring, row direction wiring driving means for selecting at least one of the row direction wirings and applying a voltage, and column direction wiring driving for applying a voltage to the column direction wiring in accordance with an image signal Means, a frame column direction wiring provided around a display section comprising the row direction wiring and the column direction wiring, and a display section for applying a voltage to the frame column direction wiring independently of the column direction wiring driving means. Frame row direction wiring driving means capable of relaxing the distortion of the line of electric force at the end,
It is characterized by having.

【0031】前記行方向配線及び前記列方向配線からな
る表示部の周囲に設けられた枠行方向配線と、前記行方
向配線駆動手段と独立して前記枠行方向配線に電圧を印
加し表示部端部の電気力線の歪みを緩和することが可能
な枠行方向配線駆動手段と、を有するとよい。
A frame row direction wiring provided around a display section comprising the row direction wiring and the column direction wiring, and a voltage applied to the frame row direction wiring independently of the row direction wiring driving means. And a frame row direction wiring driving means capable of alleviating distortion of the electric lines of force at the ends.

【0032】表示部端部の1又は複数の列方向配線に流
れる電流量を検出する列方向配線検出手段と、該列方向
配線検出手段による検出結果に応じて前記枠列方向配線
駆動手段を制御する枠列方向配線制御手段と、を有する
とよい。
A column direction wiring detecting means for detecting an amount of current flowing through one or a plurality of column direction wirings at an end of the display portion, and the frame column direction wiring driving means is controlled in accordance with a detection result by the column direction wiring detecting means. And a frame column direction wiring control means.

【0033】前記枠列方向配線制御手段は、前記列方向
配線検出手段により検出した複数の電流量と、記憶され
ている複数の係数とから算出される電流量を前記枠列方
向配線に流すように前記枠列方向配線駆動手段を制御す
ることがよい。
The frame column direction wiring control means causes a current amount calculated from a plurality of current amounts detected by the column direction wiring detection means and a plurality of stored coefficients to flow through the frame column direction wiring. Preferably, the frame column direction wiring driving means is controlled.

【0034】表示部端部の1又は複数の列方向配線に流
れる電流量を検出する列方向配線検出手段と、該列方向
配線検出手段による検出結果に応じて枠行方向配線駆動
手段を制御する枠行方向配線制御手段と、を有するとよ
い。
A column direction wiring detecting means for detecting an amount of current flowing through one or a plurality of column direction wirings at an end of the display section, and a frame row direction wiring driving means are controlled in accordance with a detection result by the column direction wiring detecting means. And frame row direction wiring control means.

【0035】表示部端部の1又は複数の列方向配線に印
加される信号波形を検出する信号波形検出手段と、該信
号波形検出手段による検出結果に応じて枠列方向配線駆
動手段を制御する枠列方向配線制御手段と、を有しても
よい。
Signal waveform detecting means for detecting a signal waveform applied to one or a plurality of column wirings at the end of the display unit, and controlling the frame column wiring driving means in accordance with the detection result by the signal waveform detecting means. And frame column direction wiring control means.

【0036】表示部端部の1又は複数の列方向配線に流
れる電流波形の高周波成分を検出する高周波成分検出手
段と、該高周波成分検出手段による検出結果に応じて枠
列方向配線駆動手段を制御する枠列方向配線制御手段
と、を有してもよい。
A high-frequency component detecting means for detecting a high-frequency component of a current waveform flowing through one or a plurality of column-direction wirings at an end portion of the display unit, and a frame-column-direction wiring driving means are controlled in accordance with a detection result by the high-frequency component detecting means. Frame column direction wiring control means.

【0037】前記高周波成分検出手段により検出する高
周波成分は、1MHz以上であるとよい。
The high frequency component detected by the high frequency component detecting means is preferably 1 MHz or more.

【0038】前記枠行方向配線駆動手段は、前記行方向
配線駆動手段が走査非選択時に行方向配線に印加する信
号波形と同じ波形を前記枠行方向配線に印加するとよ
い。
It is preferable that the frame row direction wiring driving means applies the same waveform to the frame row direction wiring as the signal waveform applied to the row direction wiring by the row direction wiring driving means when scanning is not selected.

【0039】前記電子放出素子は、表面伝導型電子放出
素子であるとよい。
The electron-emitting device is preferably a surface conduction electron-emitting device.

【0040】前記枠列方向配線又は前記枠行方向配線
は、前記電子放出素子が接続されていないとよい。
It is preferable that the electron emission elements are not connected to the frame column direction wiring or the frame row direction wiring.

【0041】[0041]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。
Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. However, the dimensions of the components described in this embodiment,
The material, shape, relative arrangement, and the like are not intended to limit the scope of the present invention only to them unless otherwise specified.

【0042】図1は本発明の実施の形態に係る表示装置
の回路構成を示す。同図において、101はリアプレー
ト、102は表示部、103は枠部、105は行方向配
線駆動手段である走査信号印加回路、106は枠行方向
配線駆動手段である枠走査信号印加回路、107は列方
向配線駆動手段である変調信号印加回路、108は枠列
方向配線駆動手段である枠変調信号印加回路、109は
高圧電源発生部、110は行方向配線制御手段である走
査信号制御回路、111は枠行方向配線制御手段である
枠走査信号制御回路、112は列方向配線制御手段であ
る変調信号制御回路、113は枠列方向配線制御手段で
ある枠変調信号制御回路、114は駆動制御回路、11
5はグラフィックコントローラである。また104はフ
ェイスプレート、109は高圧電源発生部である。
FIG. 1 shows a circuit configuration of a display device according to an embodiment of the present invention. In the figure, 101 is a rear plate, 102 is a display section, 103 is a frame section, 105 is a scanning signal applying circuit as row direction wiring driving means, 106 is a frame scanning signal applying circuit as frame row direction wiring driving means, 107 Is a modulation signal application circuit which is a column direction wiring driving means, 108 is a frame modulation signal application circuit which is a frame column direction wiring driving means, 109 is a high voltage power generation unit, 110 is a scanning signal control circuit which is a row direction wiring control means, 111 is a frame scanning signal control circuit which is a frame row direction wiring control means, 112 is a modulation signal control circuit which is a column direction wiring control means, 113 is a frame modulation signal control circuit which is a frame column direction wiring control means, and 114 is drive control Circuit, 11
5 is a graphic controller. Reference numeral 104 denotes a face plate, and 109 denotes a high-voltage power generation unit.

【0043】グラフィックコントローラ115から送ら
れるデータは駆動制御回路114を通して走査信号制御
回路110と枠走査信号制御回路111と変調信号制御
回路112と枠変調信号制御回路113に入り、それぞ
れアドレスデータと、表示データに変換される。そして
アドレスデータに従って走査信号印加回路105が走査
信号を発生し、リアプレート101の行方向配線電極2
01(図2参照)に印加する。また表示データに従って
変調信号印加回路107が変調信号を発生し、リアプレ
ート101の列方向配線電極203(図2参照)に印加
する。
The data sent from the graphic controller 115 enters the scanning signal control circuit 110, the frame scanning signal control circuit 111, the modulation signal control circuit 112, and the frame modulation signal control circuit 113 through the drive control circuit 114, where the address data and the display data are displayed. Converted to data. Then, the scanning signal applying circuit 105 generates a scanning signal according to the address data, and the row direction wiring electrode 2 on the rear plate 101 is generated.
01 (see FIG. 2). Further, the modulation signal application circuit 107 generates a modulation signal according to the display data, and applies the modulation signal to the column direction wiring electrode 203 (see FIG. 2) of the rear plate 101.

【0044】さらに、枠走査信号制御回路111が出力
するアドレスデータに従って、枠走査信号印加回路10
6は枠走査信号を発生しリアプレート101の枠行方向
配線電極202(図2参照)に印加する。また、端部の
表示データを参照して枠変調信号制御回路113が枠部
のデータを発生し、枠変調信号印加回路108が枠変調
信号を発生し、リアプレート101の枠列方向配線電極
204(図2参照)に印加する。変調信号印加回路10
7の内部(不図示)には、電流量検出と回路保護の役割
を兼ねた抵抗があり、この両端の電圧を測定することで
列方向配線203に注入される電流量を検出する列方向
配線検出手段を有している。なお、前記列方向配線検出
手段は必ずしも変調信号印加回路107内部に設けられ
ていなくても良く、適宜表示装置に別個に配置しても良
い。
Further, according to the address data output from the frame scanning signal control circuit 111, the frame scanning signal applying circuit 10
6 generates a frame scanning signal and applies it to the frame row direction wiring electrode 202 of the rear plate 101 (see FIG. 2). The frame modulation signal control circuit 113 generates frame data with reference to the display data at the end, the frame modulation signal application circuit 108 generates a frame modulation signal, and the frame row direction wiring electrodes 204 on the rear plate 101. (See FIG. 2). Modulation signal application circuit 10
Inside (not shown) of FIG. 7, there is a resistor which also serves as a current amount detection and a circuit protection, and measures the voltage at both ends to detect the amount of current injected into the column direction wiring 203. It has detection means. Note that the column direction wiring detection means does not necessarily need to be provided inside the modulation signal application circuit 107, and may be separately provided in a display device as appropriate.

【0045】これにより、検出した列方向配線に流れる
電流量に応じて、例えば電気力線の歪みを検出すること
が可能となる。
This makes it possible to detect, for example, distortion of the lines of electric force in accordance with the detected amount of current flowing through the column wiring.

【0046】図2はリアプレート101の電極パターン
構成を示す。同図において、行方向には行方向配線電極
201とその両端に枠行方向配線電極202があり、各
電極が同一形状で一方向に並んで配置されている。列方
向には列方向配線電極203とその両端に枠列方向配線
電極204があり、各電極が同一形状で一方向に並んで
配置されている。
FIG. 2 shows an electrode pattern configuration of the rear plate 101. In the drawing, a row direction wiring electrode 201 and frame row direction wiring electrodes 202 are provided at both ends in the row direction, and the electrodes are arranged in the same shape in one direction. In the column direction, there are column direction wiring electrodes 203 and frame column direction wiring electrodes 204 at both ends thereof. Each electrode is arranged in one direction in the same shape.

【0047】また、行方向及び列方向の電極が垂直もし
くは垂直に近い関係となる方向に並んで配置されており
マトリクス電極を形成している。また、行方向配線電極
201と列方向配線電極203の交点に後述する表面伝
導型放出素子が配置され表示部102を形成している。
The electrodes in the row and column directions are arranged side by side in a direction that is perpendicular or nearly perpendicular to each other to form a matrix electrode. Further, a surface conduction electron-emitting device, which will be described later, is arranged at the intersection of the row direction wiring electrode 201 and the column direction wiring electrode 203 to form the display unit 102.

【0048】図20に表示部102の拡大図を示す。一
方、枠部103には、プロセス時間を短縮するため、ま
た不必要な電子の放出を抑えるため、表面伝導型放出素
子を配置していない。
FIG. 20 is an enlarged view of the display section 102. On the other hand, the frame portion 103 is not provided with a surface conduction electron-emitting device in order to reduce the processing time and suppress unnecessary emission of electrons.

【0049】図3は表示部102の部分的な断面図であ
る。同図(a)は行方向配線電極201沿いの断面、同
図(b)は列方向配線電極203沿いの断面を示す。同
図において、301はアルミ板、302はガラス基板、
203は列方向配線電極、303は絶縁層、201は行
方向配線電極、304は蛍光体、305はアノード電極
である。1mm厚のアルミ板301の上に3mm厚のガ
ラス基板302があり、その上に厚さ15μm、幅70
μmの列方向配線電極203が210μm空けて280
μmピッチで並んでいる。その上に厚さ30μmの絶縁
層があり、さらにその上に厚さ15μm、幅350μm
の行方向配線電極201が490μm空けて840μm
ピッチで列方向配線電極203と垂直方向に並んでい
る。そして約2mmの真空を挟み蛍光体304とアノー
ド電極305からなるフェイスプレート104が配置さ
れている。
FIG. 3 is a partial cross-sectional view of the display unit 102. 2A shows a cross section along the row direction wiring electrode 201, and FIG. 2B shows a cross section along the column direction wiring electrode 203. In the figure, 301 is an aluminum plate, 302 is a glass substrate,
203 is a column direction wiring electrode, 303 is an insulating layer, 201 is a row direction wiring electrode, 304 is a phosphor, and 305 is an anode electrode. A glass substrate 302 having a thickness of 3 mm is provided on an aluminum plate 301 having a thickness of 1 mm.
280 μm column-directional wiring electrodes 203 spaced 210 μm apart
They are arranged at a pitch of μm. There is an insulating layer having a thickness of 30 μm thereon, and further thereon a thickness of 15 μm and a width of 350 μm
Row direction wiring electrodes 201 are 840 μm apart by 490 μm
They are arranged at a pitch in the vertical direction with the column direction wiring electrodes 203. The face plate 104 including the phosphor 304 and the anode electrode 305 is arranged with a vacuum of about 2 mm therebetween.

【0050】図4(a)は本実施の形態に用いた駆動波
形の走査信号波形である。同図において、波形Aは行方
向配線電極201の走査選択波形であり約30μsの走
査選択期間中−7Vの電圧を印加する。波形Bは走査非
選択波形であり約30μsの走査選択期間中+7Vの電
圧を印加する。波形C、Dは行方向の枠電極の202の
走査非選択波形であり、隣接している行電極が走査選択
されているときは+7Vから+7.5V(波形C)、非
選択のときは+7V(波形D)の電圧を印加する。表示
データにより走査電極に流れ込む電流量が異なるからで
ある。
FIG. 4A shows the scanning signal waveform of the driving waveform used in the present embodiment. In the figure, a waveform A is a scanning selection waveform of the row wiring electrode 201, and a voltage of -7 V is applied during a scanning selection period of about 30 μs. The waveform B is a scanning non-selection waveform, and a voltage of +7 V is applied during a scanning selection period of about 30 μs. Waveforms C and D are scanning non-selection waveforms of the frame electrode 202 in the row direction, from +7 V to +7.5 V (waveform C) when an adjacent row electrode is selected for scanning, and +7 V when not selected. (Waveform D) is applied. This is because the amount of current flowing into the scanning electrode differs depending on the display data.

【0051】図4(b)は行方向配線電極を480本、
その両端に枠行方向配線電極をそれぞれ1本配置したと
きのタイミングチャートである。同図に於いてS1〜4
80は行方向配線電極に印加する走査信号、WS1,W
S2は枠行方向配線電極に印加する枠走査信号を示して
いる。この時1フレームは行方向配線電極の480本を
順次選択する1/480デューティで構成する。
FIG. 4B shows 480 row-directional wiring electrodes.
It is a timing chart when one frame row direction wiring electrode is arranged at each end. In FIG.
Reference numeral 80 denotes a scanning signal to be applied to the row direction wiring electrode, WS1, W
S2 indicates a frame scanning signal applied to the frame row direction wiring electrode. At this time, one frame is configured with a 1/480 duty for sequentially selecting 480 row-directional wiring electrodes.

【0052】なお、本実施の形態では図3に示す電極配
置であることから、隣接している行電極が走査選択され
ているときは、枠走査信号電圧を前述の変調信号印加回
路107から与えられる電流データを参照して変えてい
る。これは列方向配線電極に流れる電流のほとんどは走
査選択されている行方向配線電極に流れ込むため、電流
データを参照することで隣接している行電極に流れる電
流量が予測できるので、この電流量に応じて電気力線の
歪みを緩和するように、枠走査信号電圧を調整してい
る。
In this embodiment, since the electrodes are arranged as shown in FIG. 3, when the adjacent row electrodes are selected for scanning, the frame scanning signal voltage is supplied from the modulation signal applying circuit 107 described above. With reference to the current data obtained. This is because most of the current flowing through the column-directional wiring electrodes flows into the row-directional wiring electrodes that are selected for scanning. Therefore, by referring to the current data, the amount of current flowing through the adjacent row electrodes can be predicted. , The frame scanning signal voltage is adjusted so as to reduce the distortion of the lines of electric force.

【0053】また隣接している行電極が非選択のときに
は、ほとんど電流が流れないので印加する電圧を走査非
選択のときの電圧+7Vと同じ設定にしている。
When an adjacent row electrode is not selected, almost no current flows. Therefore, the applied voltage is set to be the same as the voltage +7 V when scanning is not selected.

【0054】しかし、行方向配線電極201の配置間隔
が広い場合や表面伝導型放出素子とアノード電極との間
隔が広い場合には、電気力線の歪み度合いに対する印加
電圧の寄与が比較的少なくなるので、本実施の形態とは
別の駆動方式として、常に走査非選択のときの電圧+7
Vを加えるシンプルな構成にしてコストダウンを計って
もよい。
However, when the spacing between the row direction wiring electrodes 201 is large or when the spacing between the surface conduction electron-emitting device and the anode electrode is large, the contribution of the applied voltage to the degree of distortion of the lines of electric force is relatively small. Therefore, as a driving method different from that of the present embodiment, a voltage of +7 when scanning is not always selected is used.
The cost may be reduced by using a simple configuration in which V is added.

【0055】図5は本実施の形態に用いた駆動波形の変
調信号波形である。本実施の形態では立ち上がりを同期
してパルス幅変調することで階調表示をする。同図にお
いて、波形Aは列方向配線電極203の変調信号波形で
あり100%の階調表示をするときの波形である。走査
選択期間中+7Vの電圧を印加する。波形Bは列方向配
線電極203の変調信号波形であり50%の階調表示を
するときの波形である。グラフィックコントローラに画
質調整機能(不図示)を目的として内蔵されるγテーブ
ルによって定められた期間+7Vの電圧を印加する。波
形Cは列方向配線電極203の変調信号波形であり0%
の階調表示をするときの波形である。走査選択期間中+
0Vの電圧を印加する。
FIG. 5 shows a modulation signal waveform of a driving waveform used in the present embodiment. In the present embodiment, gradation display is performed by performing pulse width modulation in synchronization with rising. In the figure, a waveform A is a modulation signal waveform of the column-direction wiring electrode 203 and is a waveform at the time of performing 100% gradation display. A voltage of +7 V is applied during the scanning selection period. A waveform B is a waveform of a modulation signal of the column-direction wiring electrode 203, and is a waveform when a 50% gradation display is performed. A voltage of +7 V is applied to the graphic controller for a period determined by a built-in γ table for the purpose of an image quality adjustment function (not shown). The waveform C is a modulation signal waveform of the column-direction wiring electrode 203 and is 0%.
7 is a waveform when a gray scale display is performed. During the scanning selection period +
A voltage of 0 V is applied.

【0056】枠列方向配線電極204には近傍の列方向
配線電極203に流れる電流値を参照した波形が印加さ
れる。図6に示す様に枠列方向配線電極に近い列方向配
線電極d1,d2,d3,d4・・・に流れる電流量を
順にi1,i2,i3,i4・・・とし、それぞれに係
数k1,k2,k3,k4・・・を用意する。この係数
k1,k2,k3,k4・・・らは導体・絶縁体の物理
形状と物性から電磁界解析の手法により算出できるもの
で、枠列方向配線電極と各々の列方向配線電極との空間
的な距離が支配的なパラメーターである。
A waveform is applied to the frame column direction wiring electrode 204 with reference to the value of the current flowing through the neighboring column direction wiring electrode 203. As shown in FIG. 6, the amounts of current flowing through the column wiring electrodes d1, d2, d3, d4... Close to the frame column wiring electrodes are denoted by i1, i2, i3, i4. k2, k3, k4... are prepared. These coefficients k1, k2, k3, k4... Can be calculated from the physical shape and physical properties of the conductors and insulators by an electromagnetic field analysis technique, and the space between the frame column direction wiring electrodes and each column direction wiring electrode. Distance is the dominant parameter.

【0057】本実施の形態では図3に示す電極配置であ
ることからk1=1,k2=0.3,k3=0.1,k
4=0.04と設定しそれ以降の項は無視した。即ちk
1×i1+k2×i2+k3×i3+k4×i4で計算
される電流量を表示部内とは逆方向に流すよう枠変調信
号波形を印加する。枠変調信号Aと枠電極に近い列電極
d1,d2,d3,d4に印加する変調信号B,C,
D,Eの様子を図7に示す。このとき変調信号Bは10
0%の階調信号、変調信号Cは50%の階調信号,変調
信号Dは80%の階調信号、変調信号Eは30%の階調
信号を信号の立ち上がりを同期してパルス幅変調したも
のである。また、もう片方の枠列方向配線電極について
も同様の手法で波形を印加する。
In this embodiment, since the electrodes are arranged as shown in FIG. 3, k1 = 1, k2 = 0.3, k3 = 0.1, k
4 was set to 0.04, and the terms after that were ignored. That is, k
A frame modulation signal waveform is applied so that a current amount calculated by 1 × i1 + k2 × i2 + k3 × i3 + k4 × i4 flows in a direction opposite to that in the display unit. A frame modulation signal A and modulation signals B, C, and C applied to column electrodes d1, d2, d3, and d4 close to the frame electrode.
D and E are shown in FIG. At this time, the modulation signal B is 10
A 0% gradation signal, a modulation signal C is a 50% gradation signal, a modulation signal D is an 80% gradation signal, and a modulation signal E is a 30% gradation signal. It was done. A waveform is applied to the other frame row direction wiring electrode in the same manner.

【0058】なお、列方向配線電極に流れる電流量を直
接検出すると大掛かりな回路構成になるので、例えば、
信号波形検出手段により各列方向配線電極に加える変調
信号波形を検出、参照することで電流量i1,i2,i
3,i4をあらかじめ予測し、枠変調信号制御回路11
3等の制御に基づき枠変調信号印加回路108により枠
変調信号を作成してもよい。
If the amount of current flowing through the column-direction wiring electrode is directly detected, a large-scale circuit configuration is obtained.
By detecting and referring to the modulation signal waveform applied to each column direction wiring electrode by the signal waveform detection means, the current amount i1, i2, i
3 and i4 are predicted in advance, and the frame modulation signal control circuit 11
The frame modulation signal may be generated by the frame modulation signal application circuit 108 based on the control of 3 or the like.

【0059】一水平走査期間(1H)と走査信号と変調
信号の関係を図8に示す。Sは走査選択信号、NSは走
査非選択信号、WSは隣接している行電極が走査選択さ
れていないときの枠走査信号、D1、D2は変調信号、
WDは枠変調信号である。
FIG. 8 shows the relationship between one horizontal scanning period (1H), the scanning signal, and the modulation signal. S is a scanning selection signal, NS is a scanning non-selection signal, WS is a frame scanning signal when an adjacent row electrode is not selected for scanning, D1 and D2 are modulation signals,
WD is a frame modulation signal.

【0060】一水平走査期間が開始したとほぼ同時に走
査選択信号が立ち上がる。そののち、所定FPの時間を
おいて変調信号が一斉に開始する。そして、すべての変
調信号が終了したのち、所定の時間BPをおいて走査選
択信号が立ち下り、一水平走査期間が完結する。
The scanning selection signal rises almost simultaneously with the start of one horizontal scanning period. Then, after a predetermined FP time, the modulation signals start all at once. After the completion of all the modulation signals, the scanning selection signal falls at a predetermined time BP, and one horizontal scanning period is completed.

【0061】図9は本実施の形態に用いた別の駆動波形
の変調信号波形である。同図において、波形Aは列方向
配線電極203の表示部102の変調信号波形であり1
00%の階調表示をするときの波形である。走査選択期
間中+7Vの電圧を印加する。波形Bは列方向配線電極
203の表示部102の変調信号波形であり50%の階
調表示をするときの波形である。走査選択期間中、グラ
フィックコントローラに画質調整機能(不図示)を目的
として内蔵されるγテーブルによって定められた+5.
5Vの電圧を印加する。波形Cは列方向配線電極203
の表示部102の変調信号波形であり0%の階調表示を
するときの波形である。走査選択期間中+0Vの電圧を
印加する。
FIG. 9 shows a modulation signal waveform of another drive waveform used in the present embodiment. In the figure, a waveform A is a modulated signal waveform of the display unit 102 of the column-direction wiring electrode 203,
This is a waveform when a gradation display of 00% is performed. A voltage of +7 V is applied during the scanning selection period. A waveform B is a modulation signal waveform of the display section 102 of the column wiring electrode 203, and is a waveform when a 50% gradation display is performed. During the scanning selection period, +5. Determined by the γ table built in the graphic controller for the purpose of adjusting the image quality (not shown).
A voltage of 5 V is applied. The waveform C is the column-direction wiring electrode 203
Is a modulation signal waveform of the display section 102, and is a waveform at the time of displaying 0% gradation. A voltage of +0 V is applied during the scanning selection period.

【0062】このような振幅変調の場合、変調信号印加
期間が一定なので、予想される電流波形にあらかじめフ
ーリエ変換及び逆変換を行うことで、例えば、変調信号
印加回路107の内部(不図示)には、電流量検出と回
路保護の役割を兼ねた抵抗があり、この両端の電圧を測
定することで列方向配線203に注入される電流量を検
出する列方向配線検出手段を有しているが、この電流量
を微分し一定量以上の電流の時間変化を検出する高周波
成分検出手段により端部効果の顕著な1MHz以上の高
周波成分のみを分離し、かかる高周波成分を参照した枠
駆動波形を生成することもできる。これにより全域を参
照した場合より振幅量を抑えた枠駆動波形が実現でき
る。この様子を図10に示す。このとき、高周波側の上
限は処理速度の許す限り大きくとることが望ましいが本
実施の形態では100MHzを上限とした。
In the case of such amplitude modulation, since the modulation signal application period is constant, the expected current waveform is subjected to a Fourier transform and an inverse transform in advance, so that, for example, the inside (not shown) of the modulation signal application circuit 107 can be obtained. Has a resistance which serves both as a current detection and a circuit protection, and has a column wiring detection means for detecting the amount of current injected into the column wiring 203 by measuring the voltage at both ends of the resistance. The high frequency component detecting means for differentiating this current amount and detecting the time change of the current exceeding a certain amount separates only the high frequency component of 1 MHz or more in which the end effect is remarkable, and generates a frame drive waveform referring to the high frequency component. You can also. As a result, a frame drive waveform with a smaller amplitude than when the entire region is referred to can be realized. This is shown in FIG. At this time, it is desirable to set the upper limit on the high frequency side as large as the processing speed allows, but in the present embodiment, the upper limit is set to 100 MHz.

【0063】(本実施の形態の表面伝導型放出素子の製
法及び用途説明)図11は、本実施の形態に係る表示パ
ネル1000の外観斜視図であり、その内部構造を示す
ために表示パネル1000の1部を切り欠いて示してい
る。
FIG. 11 is an external perspective view of a display panel 1000 according to the present embodiment. FIG. 11 is a perspective view showing the internal structure of the display panel 1000 according to the present embodiment. Is cut out and shown.

【0064】図中、1005はリアプレート、1006
は側壁、1007はフェイスプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、例えばフリットガ
ラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、400℃〜500℃で10分以上焼成することによ
り封着を達成した。気密容器内部を真空に排気する方法
については後述する。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling the airtight container, it is necessary to seal the joints of the members in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and 400 g is applied in the air or in a nitrogen atmosphere. Sealing was achieved by baking for 10 minutes or more at 500C to 500C. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0065】リアプレート1005には、基板1001
が固定されているが、この基板1001上には表面伝導
型放出素子1002がN×M個形成されている(ここで
N,Mは2以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、N=300
0,M=1000以上の数を設定することが望ましい。
本実施の形態においては、N=3072,M=1024
とした)。前記N×M個の表面伝導型放出素子1002
は、M本の行方向配線1003とN本の列方向配線10
04により単純マトリクス配線されている。前記100
1〜1004によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Are fixed, but N × M surface-conduction emission devices 1002 are formed on the substrate 1001 (where N and M are positive integers of 2 or more, and the desired number of display pixels) For example, in a display device for displaying high-definition television, N = 300.
It is desirable to set 0, M = 1000 or more.
In the present embodiment, N = 3072, M = 1024
And). The N × M surface conduction electron-emitting devices 1002
Are M row-directional wirings 1003 and N column-directional wirings 10
04 is a simple matrix wiring. 100
The portion constituted by 1 to 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described later in detail.

【0066】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子源の基板1001を固定
する構成としたが、マルチ電子源の基板1001が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板1001自体を用いて
もよい。
In this embodiment, the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the hermetic container. However, when the substrate 1001 of the multi-electron source has a sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.

【0067】また、フェイスプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態の
表示パネル1000はカラー表示用であるため、蛍光膜
1008の部分にはCRTの分野で用いられる赤
(R)、緑(G)、青(B)の3原色の蛍光体が塗り分
けられている。各色の蛍光体は、例えば図12(A)に
示すようにストライプ状に塗り分けられ、各色の蛍光体
のストライプの間には黒色の導電体1010が設けてあ
る。この黒色の導電体1010を設ける目的は、電子の
照射位置に多少のずれがあっても表示色にずれが生じな
いようにするためや、外光の反射を防止して表示コント
ラストの低下を防ぐため、さらには電子による蛍光膜の
チャージアップを防止するためなどである。黒色の導電
体1010には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いてもよ
い。
On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the display panel 1000 of this embodiment is for color display, phosphors of three primary colors of red (R), green (G), and blue (B) used in the field of CRT are provided on the fluorescent film 1008. It is painted separately. The phosphor of each color is separately applied in a stripe shape as shown in FIG. 12A, for example, and a black conductor 1010 is provided between the stripes of the phosphor of each color. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if the electron irradiation position is slightly shifted, or to prevent the reflection of external light to prevent the reduction of the display contrast. This is to prevent charge-up of the fluorescent film by electrons. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0068】また、3原色の蛍光体の塗り分け方は図1
2(A)に示したストライプ状の配列に限られるもので
はなく、例えば図12(B)に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜1008に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。
FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 2A, and may be, for example, a delta arrangement as shown in FIG. 12B or another arrangement. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【0069】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。このメタルバック1009を設けた目的
は、蛍光膜1008が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜1
008を保護するため、電子を加速する電圧を印加する
ための電極として作用させるため、蛍光膜1008を励
起した電子の導電路として作用させるためなどである。
このメタルバック1009は、蛍光膜1008をフェイ
スプレート基板1007上に形成した後、蛍光膜表面を
平滑化処理し、その上にアルミニウムを真空蒸着する方
法により形成した。なお、蛍光膜1008に低電圧用の
蛍光体材料を用いた場合には、メタルバック1009は
用いない。
A metal back 1009 known in the CRT field is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 1008 so that the fluorescent film 1
In order to protect 008, to act as an electrode for applying a voltage for accelerating electrons, to act as a conductive path for excited electrons in the fluorescent film 1008, and the like.
This metal back 1009 was formed by forming a fluorescent film 1008 on a face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing aluminum thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0070】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェイスプレート基板1007と蛍光膜1008との間
に、例えばITOを材料とする透明電極を設けてもよ
い。
Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.

【0071】また、Dx1〜DxM及びDy1〜DyN及びHv
は、当該表示パネル1000と不図示の電気回路とを電
気的に接続するために設けた気密構造の電気接続用端子
である。Dx1〜DxMはマルチ電子源の行方向配線100
3と、Dy1〜DyNはマルチ電子源の列方向配線1004
と、Hvはフェイスプレートのメタルバック1009と
それぞれ電気的に接続している。
Further, Dx1 to DxM, Dy1 to DyN and Hv
Is a terminal for electric connection of an airtight structure provided for electrically connecting the display panel 1000 and an electric circuit (not shown). Dx1 to DxM are the row direction wirings 100 of the multi-electron source.
3 and Dy1 to DyN are column direction wirings 1004 of the multi-electron source.
And Hv are electrically connected to the metal back 1009 of the face plate, respectively.

【0072】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10-7[torr]程度の真
空度まで排気する。その後、排気管を封止するが、気密
容器内の真空度を維持するために、封止の直前あるいは
封止後に気密容器内の所定の位置にゲッター膜(不図
示)を形成する。ゲッター膜とは、例えばBaを主成分
とするゲッター材料をヒータもしくは高周波加熱により
加熱し蒸着して形成した膜であり、該ゲッター膜の吸着
作用により気密容器内は1×10-5ないしは1×10-7
[torr]の真空度に維持される。
In order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is evacuated to a degree of vacuum of about 10 -7 [torr]. Exhaust until Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 or 1 × by the adsorption action of the getter film. 10 -7
It is maintained at a vacuum of [torr].

【0073】以上、本発明の実施の形態の表示パネル1
000の基本構成と製法を説明した。
As described above, the display panel 1 according to the embodiment of the present invention
000 has been described.

【0074】次に、この実施の形態の表示パネル100
0に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。しかしながら、本願発明者らは、表面伝
導型放出素子の中では、電子放出部もしくはその周辺部
を微粒子膜から形成したものが電子放出特性に優れ、し
かも製造が容易に行えることを見出している。従って、
高輝度で大画面の画像表示装置のマルチ電子源に用いる
には、最も好適であると言える。そこで、上記実施の形
態の表示パネルにおいては、電子放出部もしくはその周
辺部を微粒子膜から形成した表面伝導型放出素子を用い
た。
Next, the display panel 100 of this embodiment is described.
A method for manufacturing the multi-electron source used for the first embodiment will be described.
The multi-electron source used for the image display device of the present embodiment is
There is no limitation on the material, shape, or manufacturing method of the surface conduction electron-emitting device as long as it is an electron source in which the surface conduction electron-emitting devices are arranged in a simple matrix. However, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore,
It can be said that this is most suitable for use in a multi-electron source of a high-brightness, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used.

【0075】そこで、まず好適な表面伝導型放出素子に
ついて基本的な構成と製法及び特性を説明し、その後で
多数の素子を単純マトリクス配線したマルチ電子源の構
造について述べる。
The basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which many devices are arranged in a simple matrix will be described.

【0076】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Type Emission Device) A typical configuration of a surface conduction type emission device in which an electron emission portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Kinds are given.

【0077】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図13に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)及び断面
図(b)である。図中、1101は基板、1102と1
103は素子電極、1104は導電性薄膜、1105は
通電フォーミング処理により形成した電子放出部、11
13は通電活性化処理により形成した薄膜である。
(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 13 is a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1
103, a device electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Reference numeral 13 denotes a thin film formed by the activation process.

【0078】基板1101としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に、例えばSiO2を材料とする絶縁層を
積層した基板などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 on the above various substrates. Can be used.

【0079】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。例えば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn23−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、例え
ば真空蒸着などの製膜技術とフォトリソグラフィ、エッ
チングなどのパターニング技術を組み合わせて用いれば
容易に形成できるが、それ以外の方法(例えば印刷技
術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material such as Ag or the like, an alloy of these metals, a metal oxide such as In 2 O 3 —SnO 2 , or a semiconductor such as polysilicon may be appropriately selected and used. . An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed using other methods (for example, printing technique). I can't wait.

【0080】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さdについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. However, for application to a display device, it is preferable that the electrode spacing L be more than a few micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.

【0081】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0082】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは10オングストロ
ームから200オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極1102ある
いは1103と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数オン
グストロームから数千オングストロームの範囲の中で設
定するが、なかでも好ましいのは10オングストローム
から500オングストロームの間である。
The particle size of the fine particles used in the fine particle film is in the range of several angstroms to several thousand angstroms, and particularly preferably in the range of 10 angstroms to 200 angstroms.
Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, conditions necessary for good electrical connection to the element electrode 1102 or 1103, conditions necessary for good energization forming described later, and electric resistance of the fine particle film itself to an appropriate value described later. Necessary conditions, etc. Specifically, it is set within a range of several Angstroms to several thousand Angstroms, and a preferable range is between 10 Angstroms and 500 Angstroms.

【0083】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Pd,Pt,Ru,Ag,A
u,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
2,In23,PbO,Sb23などをはじめとする
酸化物や、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4などをはじめとする硼化物や、TiC,Zr
C,HfC,TaC,SiC,WCなどをはじめとする
炭化物や、TiN,ZrN,HfN,などをはじめとす
る窒化物や、Si,Ge,などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, and A.
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB
4, borides, including such GdB 4 and, TiC, Zr
Carbides such as C, HfC, TaC, SiC, WC, etc .; nitrides such as TiN, ZrN, HfN, etc .; semiconductors such as Si, Ge, etc .; and carbon. Are appropriately selected from these.

【0084】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
102から107[オーム/□]の範囲に含まれるよう設
定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included from 10 2 in the range of 10 7 ohms / □].

【0085】なお、導電性薄膜1104と素子電極11
02及び1103とは、電気的に良好に接続されるのが
望ましいため、互いの一部が重なりあうような構造をと
っている。その重なり方は、図13の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
02 and 1103 are desirably electrically connected favorably, and therefore have a structure in which a part of each overlaps. In the example of FIG. 13, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom, but in some cases, the substrate, the conductive thin film, and the device electrode are stacked in the order of the bottom. I can't wait.

【0086】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜1104に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図13においては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104.
Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0087】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105及びその近
傍を被覆している。薄膜1113は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0088】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。なお、実際の薄膜1113
の位置や形状を精密に図示するのは困難なため、図13
においては模式的に示した。また、平面図(a)におい
ては、薄膜1113の一部を除去した素子を図示した。
The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred. The actual thin film 1113
It is difficult to accurately illustrate the position and shape of
Is schematically shown. In addition, in the plan view (a), an element in which a part of the thin film 1113 is removed is illustrated.

【0089】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
即ち、基板1101には青板ガラスを用い、素子電極1
102と1103にはNi薄膜を用いた。素子電極の厚
さdは1000[オングストローム]、電極間隔Lは2
[マイクロメータ]とした。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.
That is, blue glass is used for the substrate 1101, and the element electrode 1 is used.
Ni thin films were used for 102 and 1103. The thickness d of the device electrode is 1000 [angstrom], and the electrode interval L is 2
[Micrometer].

【0090】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
As a main material of the fine particle film, Pd or P
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0091】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図14(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図13と同一である。
Next, a description will be given of a method of manufacturing a suitable flat surface conduction electron-emitting device. FIGS. 14A to 14D
Is a cross-sectional view for explaining a manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0092】(1)まず、図14(a)に示すように、
基板1101上に素子電極1102及び1103を形成
する。これら電極を形成するにあたっては、あらかじめ
基板1101を洗剤、純水、有機溶剤を用いて十分に洗
浄後、素子電極の材料を堆積させる(堆積する方法とし
ては、例えば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい)。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
(1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed over a substrate 1101. In forming these electrodes, the substrate 1101 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and then the material of the device electrode is deposited (for example, a deposition method such as an evaporation method or a sputtering method). Vacuum film forming technology may be used). Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and a pair of device electrodes (1102 and 1102) shown in FIG.
Form 3).

【0093】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。この導電性薄膜1104
を形成するにあたっては、まず前記(a)の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である(具体的には、本実施
の形態では主要元素としてPdを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外の例えばスピンナー法やスプレー法を用いても
よい)。
(2) Next, a conductive thin film 1104 is formed as shown in FIG. This conductive thin film 1104
In forming (1), first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organic metal solution is a solution of an organic metal compound containing, as a main element, a material of fine particles used for a conductive thin film (specifically, in this embodiment, Pd was used as a main element. In the embodiment, a dipping method is used as a coating method.
For example, a spinner method or a spray method may be used.

【0094】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
As a method of forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in the present embodiment, for example, a vacuum deposition method, a sputtering method, or a chemical vapor deposition method In some cases, a deposition method or the like is used.

【0095】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。
(3) Next, as shown in FIG. 10C, the forming electrodes 1110 and 1112 are supplied from the forming power supply 1110.
The electron emitting portion 1105 is formed by applying an appropriate voltage during the period 03 and performing the energization forming process.

【0096】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜1104に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分(即ち、電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
This energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film and to appropriately break, deform, or alter a part of the conductive thin film 1104 to obtain a structure suitable for emitting electrons. This is the process of changing.
A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0097】通電方法をより詳しく説明するために、図
15に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅T1の三角波パルスをパルス間隔T2で連続的に印
加した。その際には、三角波パルスの波高値Vpfを、
順次昇圧した。また、電子放出部1105の形成状況を
モニタするためのモニタパルスPmを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計1
111で計測した。
FIG. 15 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse is
The pressure was increased sequentially. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.

【0098】実施の形態においては、例えば10-5[to
rr]程度の真空雰囲気下において、例えばパルス幅T1
を1[ミリ秒]、パルス間隔T2を10[ミリ秒]と
し、波高値Vpfを1パルスごとに0.1[V]ずつ昇
圧した。そして、三角波を5パルス印加するたびに1回
の割合で、モニタパルスPmを挿入した。フォーミング
処理に悪影響を及ぼすことがないように、モニタパルス
の電圧Vpmは0.1[V]に設定した。そして、素子
電極1102と1103の間の電気抵抗が1×10
6[オーム]になった段階、即ちモニタパルス印加時に
電流計1111で計測される電流が1×10-7[A]以
下になった段階で、フォーミング処理にかかわる通電を
終了した。
In the embodiment, for example, 10 −5 [to
rr], a pulse width T1
Was set to 1 [millisecond], the pulse interval T2 was set to 10 [millisecond], and the peak value Vpf was increased by 0.1 [V] for each pulse. Then, a monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. The electric resistance between the device electrodes 1102 and 1103 is 1 × 10
When the current reached 6 [ohms], that is, when the current measured by the ammeter 1111 at the time of application of the monitor pulse became 1 × 10 −7 [A] or less, the energization related to the forming process was terminated.

【0099】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0100】(4)次に、図14(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
1105に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
(図においては、炭素もしくは炭素化合物よりなる堆積
物を薄膜1113として模式的に示した)。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には100倍以上に
増加させることができる。
(4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
Improve electron emission characteristics. This energization activation process
This is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof.
(In the figure, a deposit made of carbon or a carbon compound is schematically shown as a thin film 1113). Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【0101】具体的には、10-4ないし10-5[torr]
の範囲内の真空雰囲気中で、電圧パルスを定期的に印加
することにより、真空雰囲気中に存在する有機化合物を
起源とする炭素もしくは炭素化合物を堆積させる。薄膜
1113は、単結晶グラファイト、多結晶グラファイ
ト、非晶質カーボン、のいずれかか、もしくはその混合
物であり、膜厚は500[オングストローム]以下、よ
り好ましくは300[オングストローム]以下である。
Specifically, 10 -4 to 10 -5 [torr]
By applying a voltage pulse periodically in a vacuum atmosphere within the range of above, carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The thin film 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, more preferably 300 Å or less.

【0102】通電方法をより詳しく説明するために、図
16(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は、1[ミリ秒],パルス間隔T
4は10[ミリ秒]とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。
FIG. 16A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T
4 is 10 [milliseconds]. The above-mentioned energization conditions are as follows:
This is a preferable condition for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.

【0103】図14(d)に示す1114は、該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115及び電流
計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる)。活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニタし、活性化用電源111
2の動作を制御する。電流計1116で計測された放出
電流Ieの一例を図16(b)に示す。活性化用電源1
112からパルス電圧を印加しはじめると、時間の経過
とともに放出電流Ieは増加するが、やがて飽和してほ
とんど増加しなくなる。このように、放出電流Ieがほ
ぼ飽和した時点で活性化用電源1112からの電圧印加
を停止し、通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 14D denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device. The anode electrode 1114 is connected to a DC high-voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated in the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as). While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and the activation power supply 111
2 is controlled. FIG. 16B shows an example of the emission current Ie measured by the ammeter 1116. Power supply for activation 1
When the pulse voltage starts to be applied from 112, the emission current Ie increases with the passage of time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0104】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.

【0105】以上のようにして、図14(e)に示す平
面型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 14E was manufactured.

【0106】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。
(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which the electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction type emission device. The configuration of the element will be described.

【0107】図17は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の12
01は基板、1202と1203は素子電極、1206
は段差形成部材、1204は微粒子膜を用いた導電性薄
膜、1205は通電フォーミング処理により形成した電
子放出部、1213は通電活性化処理により形成した薄
膜、である。
FIG. 17 is a schematic cross-sectional view for explaining a vertical basic structure of the present embodiment.
01 is a substrate, 1202 and 1203 are device electrodes, 1206
Denotes a step forming member, 1204 denotes a conductive thin film using a fine particle film, 1205 denotes an electron emitting portion formed by an energization forming process, and 1213 denotes a thin film formed by an energization activation process.

【0108】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。従
って、前記図13の平面型における素子電極間隔Lは、
垂直型においては段差形成部材1206の段差高Lsと
して設定される。なお、基板1201、素子電極120
2及び1203、微粒子膜を用いた導電性薄膜120
4、については、前記平面型の説明中に列挙した材料を
同様に用いることが可能である。また、段差形成部材1
206には、例えばSiO2のような電気的に絶縁性の
材料を用いる。
The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
In the vertical type, the height is set as the step height Ls of the step forming member 1206. Note that the substrate 1201, the element electrode 120
2 and 1203, conductive thin film 120 using fine particle film
For 4, the materials listed in the description of the planar type can be used in the same manner. Step forming member 1
For 206, an electrically insulating material such as SiO 2 is used, for example.

【0109】次に、垂直型の表面伝導型放出素子の製法
について説明する。図18(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図17
と同一である。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 18A to 18F are cross-sectional views for explaining a manufacturing process.
Is the same as

【0110】(1)まず、図18(a)に示すように、
基板1201上に素子電極1203を形成する。
(1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.

【0111】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばSiO2 をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。
(2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO2 by sputtering.
For example, another film formation method such as a vacuum evaporation method or a printing method may be used.

【0112】(3)次に、同図(c)に示すように、絶
縁層の上に素子電極1202を形成する。
(3) Next, as shown in FIG. 13C, an element electrode 1202 is formed on the insulating layer.

【0113】(4)次に、同図(d)に示すように、絶
縁層の一部を、例えばエッチング法を用いて除去し、素
子電極1203を露出させる。
(4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【0114】(5)次に、同図(e)に示すように、微
粒子膜を用いた導電性薄膜1204を形成する。形成す
るには、前記平面型の場合と同じく、例えば塗布法など
の成膜技術を用いればよい。
(5) Next, as shown in FIG. 11E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, a film forming technique such as a coating method may be used.

【0115】(6)次に、前記平面型の場合と同じく、
通電フォーミング処理を行い、電子放出部を形成する
(図14(c)を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい)。
(6) Next, as in the case of the flat type,
An electron emitting portion is formed by performing the energization forming process (the same process as the planar energization forming process described with reference to FIG. 14C may be performed).

【0116】(7)次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる(図14(d)を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い)。
(7) Next, as in the case of the flat type,
An energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron-emitting portion (the same process as the planar energization activation process described with reference to FIG. 14D may be performed).

【0117】以上のようにして、図18(f)に示す垂
直型の表面伝導型放出素子を製造した。
As described above, the vertical surface conduction electron-emitting device shown in FIG. 18F was manufactured.

【0118】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emission Device Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.

【0119】図19に、本実施の形態の表示装置に用い
た素子の(放出電流Ie)対(素子印加電圧Vf)特性、
及び(素子電流If)対(素子印加電圧Vf)特性の典型
的な例を示す。なお、放出電流Ieは素子電流Ifに比べ
て著しく小さく、同一尺度で図示するのが困難であるう
え、これらの特性は素子の大きさや形状等の設計パラメ
ータを変更することにより変化するものであるため、2
本のグラフは各々任意単位で図示した。
FIG. 19 shows (emission current Ie) versus (element applied voltage Vf) characteristics of the element used in the display device of this embodiment.
And typical examples of (device current If) versus (device applied voltage Vf) characteristics. Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show the same current on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, 2
The graphs in the book are shown in arbitrary units.

【0120】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0121】第一に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。即ち、放
出電流Ieに関して、明確な閾値電圧Vthを持った非線
形素子である。
First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0122】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
Size can be controlled.

【0123】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time for applying the voltage Vf. Can control.

【0124】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第一の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の素子には所望の発光輝度に応じて閾値電圧Vth以上の
電圧を適宜印加し、非選択状態の素子には閾値電圧Vth
未満の電圧を印加する。駆動する素子を順次切り替えて
ゆくことにより、表示画面を順次走査して表示を行うこ
とが可能である。
Because of the above characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element under driving according to the desired light emission luminance, and the threshold voltage Vth is applied to the element in the non-selected state.
Apply less than voltage. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0125】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

【0126】(多数素子を単純マトリクス配線したマル
チ電子源の構造)次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。
(Structure of a Multi-Electron Source in which Many Devices are Wiring in a Simple Matrix) Next, the structure of a multi-electron source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0127】図20に示すのは、前記図11の表示パネ
ル1000に用いたマルチ電子源の平面図である。基板
1001上には、前記図13で示したものと同様な表面
伝導型放出素子が配列され、これらの素子は行方向配線
電極1003と列方向配線電極1004により単純マト
リクス状に配線されている。行方向配線電極1003と
列方向配線電極1004の交差する部分には、電極間に
絶縁層(不図示)が形成されており、電気的な絶縁が保
たれている。
FIG. 20 is a plan view of the multi-electron source used for the display panel 1000 shown in FIG. On the substrate 1001, surface conduction type emission elements similar to those shown in FIG. 13 are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0128】図20のA−A’に沿った断面を図21に
示す。
FIG. 21 shows a cross section taken along the line AA ′ of FIG.

【0129】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、及び表面伝
導型放出素子の素子電極と導電性薄膜を形成した後、行
方向配線電極1003及び列方向配線電極1004を介
して各素子に給電して通電フォーミング処理と通電活性
化処理を行うことにより製造した。
The multi-electron source having such a structure is as follows.
After the row direction wiring electrode 1003, the column direction wiring electrode 1004, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film are formed in advance on the substrate, the row direction wiring electrode 1003 and the column are formed. The device was manufactured by supplying power to each element via the directional wiring electrode 1004 and performing an energization forming process and an energization activation process.

【0130】[0130]

【発明の効果】以上説明したように本発明によれば、枠
駆動を行うことにより端部効果を抑え電気力線の歪みを
軽減することで、表示部端部においても均一な画質を提
供することができた。
As described above, according to the present invention, by performing the frame driving, the edge effect is suppressed and the distortion of the lines of electric force is reduced, thereby providing a uniform image quality even at the edge of the display unit. I was able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表示装置の構成を示すブロック図であ
る。
FIG. 1 is a block diagram illustrating a configuration of a display device of the present invention.

【図2】本発明のリアプレートの配線を示す模式図であ
る。
FIG. 2 is a schematic diagram showing wiring of a rear plate according to the present invention.

【図3】本発明のリアプレート及びフェイスプレートの
部分的な断面図である。
FIG. 3 is a partial sectional view of a rear plate and a face plate of the present invention.

【図4】本発明に用いた駆動波形を示す図である。FIG. 4 is a diagram showing a driving waveform used in the present invention.

【図5】本発明に用いた駆動波形を示す図である。FIG. 5 is a diagram showing a driving waveform used in the present invention.

【図6】本発明のリアプレートの部分的な配線を示す模
式図である。
FIG. 6 is a schematic diagram showing partial wiring of a rear plate according to the present invention.

【図7】本発明に用いた駆動波形を示す図である。FIG. 7 is a diagram showing a driving waveform used in the present invention.

【図8】本発明に用いた駆動波形を示す図である。FIG. 8 is a diagram showing a driving waveform used in the present invention.

【図9】本発明に用いた別の駆動波形を示す図である。FIG. 9 is a diagram showing another driving waveform used in the present invention.

【図10】本発明に用いた別の駆動波形を示す図であ
る。
FIG. 10 is a diagram showing another driving waveform used in the present invention.

【図11】本実施の形態の表示装置の表示パネルの一部
を切り欠いて示した斜視図である。
FIG. 11 is a perspective view of a display panel of the present embodiment, in which a part of a display panel is cut away.

【図12】本実施の形態の表示パネルのフェイスプレー
トの蛍光体配列を例示した平面図である。
FIG. 12 is a plan view illustrating a phosphor array of a face plate of the display panel of the present embodiment.

【図13】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図(a)、断面図(b)である。
FIGS. 13A and 13B are a plan view and a cross-sectional view, respectively, of a planar surface conduction electron-emitting device used in the present embodiment.

【図14】本実施の形態の平面型表面伝導型放出素子の
製造工程を示す断面図である。
FIG. 14 is a cross-sectional view showing a step of manufacturing the planar surface conduction electron-emitting device of the present embodiment.

【図15】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 15 is a diagram showing an applied voltage waveform during the energization forming process.

【図16】通電活性化処理の際の印加電圧波形(a)、
放出電流Ieの変化(b)を示す図である。
FIG. 16 shows an applied voltage waveform (a) in the energization activation process;
It is a figure showing change (b) of emission current Ie.

【図17】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。
FIG. 17 is a sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.

【図18】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 18 is a cross-sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device.

【図19】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。
FIG. 19 is a graph showing typical characteristics of the surface conduction electron-emitting device used in the present embodiment.

【図20】本実施の形態で用いたマルチ電子源の基板の
一部平面図である。
FIG. 20 is a partial plan view of a substrate of the multi-electron source used in the present embodiment.

【図21】本実施の形態で用いた図20のマルチ電子源
の基板のA−A’断面図である。
21 is a cross-sectional view of the substrate of the multi-electron source of FIG. 20 taken along the line AA ′ used in the present embodiment.

【図22】本実施の形態の電子放出素子の配線方法を説
明する図である。
FIG. 22 is a diagram illustrating a wiring method of the electron-emitting device according to the present embodiment.

【図23】従来知られた表面伝導型放出素子の一例を示
す平面図である。
FIG. 23 is a plan view showing an example of a conventionally known surface conduction electron-emitting device.

【図24】従来知られたFE素子の一例を示す断面図で
ある。
FIG. 24 is a cross-sectional view showing an example of a conventionally known FE element.

【図25】従来知られたMIM型素子の一例を示す図で
ある。
FIG. 25 is a diagram showing an example of a conventionally known MIM type device.

【図26】端部効果を説明するための模式図である。FIG. 26 is a schematic diagram for explaining an end effect.

【符号の説明】[Explanation of symbols]

101 リアプレート 102 表示部 103 枠部 104 フェイスプレート 105 走査信号印加回路 106 枠走査信号印加回路 107 変調信号印加回路 108 枠変調信号印加回路 109 高圧電源発生部 110 走査信号制御回路 111 枠走査信号制御回路 112 変調信号制御回路 113 枠変調信号制御回路 114 駆動制御回路 115 グラフィックコントローラ 201 行方向配線電極 202 枠行方向配線電極 203 列方向配線電極 204 枠列方向配線電極 DESCRIPTION OF SYMBOLS 101 Rear plate 102 Display part 103 Frame part 104 Face plate 105 Scan signal application circuit 106 Frame scan signal application circuit 107 Modulation signal application circuit 108 Frame modulation signal application circuit 109 High voltage power supply generator 110 Scan signal control circuit 111 Frame scan signal control circuit 112 Modulation signal control circuit 113 Frame modulation signal control circuit 114 Drive control circuit 115 Graphic controller 201 Row direction wiring electrode 202 Frame row direction wiring electrode 203 Column direction wiring electrode 204 Frame column direction wiring electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/68 H04N 5/68 B (72)発明者 青木 正 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C036 EE04 EF01 EF06 EF09 EG48 EH26 5C058 AA18 BA02 BA06 5C080 AA08 BB05 DD05 EE32 FF12 JJ02 JJ04 JJ06 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04N 5/68 H04N 5/68 B (72) Inventor Tadashi Aoki 3-30-2 Shimomaruko, Ota-ku, Tokyo F term (reference) in Canon Inc. 5C036 EE04 EF01 EF06 EF09 EG48 EH26 5C058 AA18 BA02 BA06 5C080 AA08 BB05 DD05 EE32 FF12 JJ02 JJ04 JJ04 JJ06

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】マトリクス状に配列された複数の電子放出
素子と、 該複数の電子放出素子に接続された行方向配線及び列方
向配線と、 前記行方向配線の少なくとも一つを選択して電圧を印加
する行方向配線駆動手段と、 前記列方向配線に画像信号に応じて電圧を印加する列方
向配線駆動手段と、 前記行方向配線及び前記列方向配線からなる表示部の周
囲に設けられた枠列方向配線と、 前記列方向配線駆動手段と独立して前記枠列方向配線に
電圧を印加し表示部端部の電気力線の歪みを緩和するこ
とが可能な枠列方向配線駆動手段と、を有することを特
徴とする表示装置。
A plurality of electron-emitting devices arranged in a matrix; a row wiring and a column wiring connected to the plurality of electron-emitting devices; and a voltage selected by selecting at least one of the row wirings. A row-direction wiring driving unit that applies a voltage to the column-direction wiring according to an image signal, and a column-direction wiring driving unit that is provided around a display unit including the row-direction wiring and the column-direction wiring. Frame column direction wiring; frame column direction wiring driving means capable of applying a voltage to the frame column direction wiring independently of the column direction wiring driving means to reduce distortion of electric lines of force at the end of the display unit; A display device comprising:
【請求項2】前記行方向配線及び前記列方向配線からな
る表示部の周囲に設けられた枠行方向配線と、 前記行方向配線駆動手段と独立して前記枠行方向配線に
電圧を印加し表示部端部の電気力線の歪みを緩和するこ
とが可能な枠行方向配線駆動手段と、を有することを特
徴とする請求項1に記載の表示装置。
2. A voltage is applied to a frame row direction wiring provided around a display section comprising the row direction wiring and the column direction wiring, and a voltage is applied to the frame row direction wiring independently of the row direction wiring driving means. 2. The display device according to claim 1, further comprising: a frame row direction wiring driving unit that can reduce distortion of lines of electric force at an end of the display unit. 3.
【請求項3】表示部端部の1又は複数の列方向配線に流
れる電流量を検出する列方向配線検出手段と、 該列方向配線検出手段による検出結果に応じて前記枠列
方向配線駆動手段を制御する枠列方向配線制御手段と、
を有することを特徴とする請求項1または2に記載の表
示装置。
3. A column direction wiring detecting means for detecting an amount of current flowing through one or a plurality of column direction wirings at an end portion of a display portion, and said frame column direction wiring driving means according to a detection result by said column direction wiring detecting means. Column direction wiring control means for controlling
The display device according to claim 1, further comprising:
【請求項4】前記枠列方向配線制御手段は、前記列方向
配線検出手段により検出した複数の電流量と、記憶され
ている複数の係数とから算出される電流量を前記枠列方
向配線に流すように前記枠列方向配線駆動手段を制御す
ることを特徴とする請求項3に記載の表示装置。
4. The frame column direction wiring control means transmits a current amount calculated from a plurality of current amounts detected by the column direction wiring detection unit and a plurality of stored coefficients to the frame column direction wiring. The display device according to claim 3, wherein the frame row direction wiring driving unit is controlled to flow.
【請求項5】表示部端部の1又は複数の列方向配線に流
れる電流量を検出する列方向配線検出手段と、 該列方向配線検出手段による検出結果に応じて枠行方向
配線駆動手段を制御する枠行方向配線制御手段と、を有
することを特徴とする請求項1または2に記載の表示装
置。
5. A column-direction wiring detecting means for detecting an amount of current flowing through one or a plurality of column-direction wirings at an end portion of a display unit, and a frame-row-direction wiring driving means according to a detection result by the column-direction wiring detecting means. 3. The display device according to claim 1, further comprising: a frame row direction wiring control unit for controlling.
【請求項6】表示部端部の1又は複数の列方向配線に印
加される信号波形を検出する信号波形検出手段と、 該信号波形検出手段による検出結果に応じて枠列方向配
線駆動手段を制御する枠列方向配線制御手段と、を有す
ることを特徴とする請求項1または2に記載の表示装
置。
6. A signal waveform detecting means for detecting a signal waveform applied to one or a plurality of column wirings at an end of a display unit, and a frame column wiring driving means in accordance with a detection result by the signal waveform detecting means. The display device according to claim 1, further comprising: a frame column direction wiring control unit for controlling.
【請求項7】表示部端部の1又は複数の列方向配線に流
れる電流波形の高周波成分を検出する高周波成分検出手
段と、 該高周波成分検出手段による検出結果に応じて枠列方向
配線駆動手段を制御する枠列方向配線制御手段と、を有
することを特徴とする請求項1または2に記載の表示装
置。
7. A high-frequency component detecting means for detecting a high-frequency component of a current waveform flowing in one or a plurality of column-direction wirings at an end of the display unit, and a frame-row-direction wiring driving means according to a detection result by the high-frequency component detecting means. 3. The display device according to claim 1, further comprising: a frame column direction wiring control unit configured to control the display.
【請求項8】前記高周波成分検出手段により検出する高
周波成分は、1MHz以上であることを特徴とする請求
項7に記載の表示装置。
8. The display device according to claim 7, wherein a high-frequency component detected by said high-frequency component detecting means is 1 MHz or more.
【請求項9】前記枠行方向配線駆動手段は、前記行方向
配線駆動手段が走査非選択時に行方向配線に印加する信
号波形と同じ波形を前記枠行方向配線に印加することを
特徴とする請求項2乃至8のいずれか1項に記載の表示
装置。
9. The frame row direction wiring driving means applies the same waveform to the frame row direction wiring as the signal waveform applied to the row direction wiring when the row direction wiring driving means does not select scanning. The display device according to claim 2.
【請求項10】前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項1乃至9のいずれ
か1項に記載の表示装置
10. The display device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
【請求項11】前記枠列方向配線又は前記枠行方向配線
は、前記電子放出素子が接続されていないことを特徴と
する請求項1乃至10のいずれか1項に記載の表示装
置。
11. The display device according to claim 1, wherein the frame column direction wiring or the frame row direction wiring is not connected to the electron-emitting device.
JP2001182963A 2001-06-18 2001-06-18 Display device Withdrawn JP2002372944A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001182963A JP2002372944A (en) 2001-06-18 2001-06-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001182963A JP2002372944A (en) 2001-06-18 2001-06-18 Display device

Publications (1)

Publication Number Publication Date
JP2002372944A true JP2002372944A (en) 2002-12-26

Family

ID=19022973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001182963A Withdrawn JP2002372944A (en) 2001-06-18 2001-06-18 Display device

Country Status (1)

Country Link
JP (1) JP2002372944A (en)

Similar Documents

Publication Publication Date Title
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JPH11288249A (en) Method and device for forming image
JP2000242208A (en) Image display device, electron beam generating device, and driving device for multi-electron beam source
JPH10334833A (en) Image-forming device
JP3087847B1 (en) Method and apparatus for manufacturing electron source and method for manufacturing image forming apparatus
JPH10301527A (en) Electron source and image forming device and its drive method
JP3332703B2 (en) Image forming device
JP3387714B2 (en) Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus
JP3679642B2 (en) Image forming apparatus
JP2000250471A (en) Driving device and method for multiple electron source and image forming device
JPH11317152A (en) Electron beam device, image display device, and manufacture of electron beam device
US6638128B1 (en) Apparatus and method for manufacturing electron source, and method of manufacturing image-forming apparatus
JP2002372944A (en) Display device
JP3162968B2 (en) Electron source and driving method thereof, image forming apparatus using the same, and manufacturing method thereof
JPH11185654A (en) Display board and image display device with display board
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JP2000251709A (en) Image forming device
JPH11288245A (en) Method and device for picture display
JPH11317183A (en) Image display device
JPH10284284A (en) Antistatic film and display device
JP3450563B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP2000098968A (en) Method and device for forming image
JP2000331599A (en) Manufacture of electron source, manufacturing device therefor, and voltage impressing circuit
JPH09231920A (en) Electron generating device and image displaying device using the same
JP2000251672A (en) Electron source, manufacturing device of the electron source, manufacture of the electron source and image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902