JP2003109488A - Electron emission element, electron source, and image forming device - Google Patents

Electron emission element, electron source, and image forming device

Info

Publication number
JP2003109488A
JP2003109488A JP2001304604A JP2001304604A JP2003109488A JP 2003109488 A JP2003109488 A JP 2003109488A JP 2001304604 A JP2001304604 A JP 2001304604A JP 2001304604 A JP2001304604 A JP 2001304604A JP 2003109488 A JP2003109488 A JP 2003109488A
Authority
JP
Japan
Prior art keywords
electron
emitting device
insulating layer
cathode electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001304604A
Other languages
Japanese (ja)
Inventor
Daisuke Sasakuri
大助 笹栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001304604A priority Critical patent/JP2003109488A/en
Publication of JP2003109488A publication Critical patent/JP2003109488A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element, an electron source, an image display device, and an image forming device capable of forming a converged electron beam with high definition writing capability, at higher response and itself produced easily, and facilitating the manufacture. SOLUTION: This electron emission element is so formed that a cathode electrode 2, a first insulating layer 4, a second insulating layer 5, and a gate electrode 6 are stacked on a substrate 1, and is provided with a plurality of through holes 7 formed from the gate electrode 6 to the first insulating layer 4 and the second insulating layer 5, transports electron from the cathode electrode 2 toward an electron emission layer 3 disposed on the cathode electrode 2, and emits the electron from the electron emission layer 3. This device is characterized in that the thickness of the first insulating layer 4 and the second insulating layer 5 is thinner than the distance between the cathode electrode 2 and the gate electrode 6, at least, in the whole part or a part of an opening region 9 where the through hole 7 are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電圧を印加するこ
とによって電子放出を行う電子放出素子、電子源及び画
像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device that emits electrons by applying a voltage, an electron source and an image forming apparatus.

【0002】[0002]

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子と冷陰極電子放出素子の2種類のものが
知られている。冷陰極電子放出素子には電界放出型(以
下、「FE型」という。)、金属/絶縁層/金属型(以
下、「MIM型」という。)や表面伝導型電子放出素子
等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are a thermoelectron-emitting device and a cold cathode electron-emitting device. The cold cathode electron emission device includes a field emission type (hereinafter referred to as “FE type”), a metal / insulating layer / metal type (hereinafter referred to as “MIM type”), a surface conduction type electron emission device, and the like.

【0003】FE型の例としてはW.P.Dyke&
W.W.Dolan,”FieldEmissio
n”,Advance in Electron Ph
ysics,8,89(1956)或いはC.A.Sp
indt,”PHYSICALProperties
of thin−film field emissi
on cathodes with molybden
ium cones”,J.Appl.Phys.,4
7,5248(1976)等に開示されたものが知られ
ている。
As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Field Emissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956) or C.I. A. Sp
indt, "PHYSICAL Properties"
of thin-film field emissi
on cathodes with mollybden
ium cones ”, J. Appl. Phys., 4
The one disclosed in 7, 5248 (1976) is known.

【0004】MIM型の例としてはC.A.Mea
d,”Operation of Tunnel−Em
ission Devices”,J.Apply.P
hys.,32,646(1961)等に開示されたも
のが知られている。
An example of the MIM type is C.I. A. Mea
d, "Operation of Tunnel-Em
"Ission Devices", J. Apply. P
hys. , 32,646 (1961) and the like are known.

【0005】また、最近の例では、Toshiaki,
Kusunoki”Fluctuation−free
electron emission from n
on−formed metal−insulator
−metal(MIM)cathodes Fabri
cated by low current Anod
ic oxidation”,Jpn.J.Appl.
Phys.vol.32(1993)pp.L169
5,Mutsumi suzuki etal”An
MIM−Cathode Array for Cat
hode luminescent Display
s”,IDW’96,(1996)pp.529等が研
究されている。
Further, in a recent example, Toshiaki,
Kusunoki "Fluctuation-free"
electron emission from n
on-formed metal-insulator
-Metal (MIM) cathodes Fabri
cated by low current Anod
ic oxidation ", Jpn. J. Appl.
Phys. vol. 32 (1993) pp. L169
5, Mutsumi Suzuki et al "An
MIM-Cathode Array for Cat
hode luminescent display
s ", IDW'96, (1996) pp. 529 and the like have been studied.

【0006】表面伝導型の例としては、エリンソンの報
告(M.I.Elinson Radio Eng.E
lectron Phys.,10(1965))に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリソンの報告に
記載のSnO2薄膜を用いたもの、Au薄膜を用いたも
の、(G.Dittmer.Thin Solid F
ilms,9,317(1972))、In23/Sn
2薄膜によるもの(M.Hartwell and
C.G.Fonstad,IEEE Trans.ED
Conf.,519(1983))等が報告されてい
る。
[0006] As an example of the surface conduction type, as reported by Elinson (MI Elinson Radio Eng. E.
electron Phys. , 10 (1965)) and the like. In this surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel to the film surface. It utilizes the phenomenon. As the surface conduction type element, one using the SnO 2 thin film described in Ellison's report, one using an Au thin film, (G. Dittmer. Thin Solid F
ilms, 9, 317 (1972)), In 2 O 3 / Sn
O 2 thin film (M. Hartwell and
C. G. Fonstad, IEEE Trans. ED
Conf. , 519 (1983)) and the like have been reported.

【0007】[0007]

【発明が解決しようとする課題】ところで、画像形成装
置では、電子放出素子に対向して配置された蛍光体(陽
極電極)に、電子放出素子から放出した電子を衝突、発
光させることにより蛍光体を発光させるが、高精細な画
像形成装置では、電子軌道の収束、電子放出素子サイズ
の小型化、駆動電圧の低電圧かならびに信頼性の高い電
子放出素子の製造方法が必要であった。
In the image forming apparatus, the phosphor (anode electrode) arranged facing the electron-emitting device is made to collide with the electron emitted from the electron-emitting device so that the phosphor emits the light. However, in a high-definition image forming apparatus, it is necessary to converge an electron orbit, reduce the size of an electron-emitting device, reduce a driving voltage, and have a highly reliable method of manufacturing an electron-emitting device.

【0008】FE型電子放出素子では、図16に示すよ
うに、Spindt型が広く知られているが、電子放出
部の先端が先鋭な構造をしているため、電子ビームの収
束が困難で、高精細な画像形成装置を実現することが困
難であった。図16は、従来の電子放出素子を示す模式
図である。
In the FE type electron emitting device, as shown in FIG. 16, the Spindt type is widely known, but since the tip of the electron emitting portion has a sharp tip structure, it is difficult to converge the electron beam. It has been difficult to realize a high definition image forming apparatus. FIG. 16 is a schematic diagram showing a conventional electron-emitting device.

【0009】また、Spindt型電子放出素子におい
て、電子ビームを収束させるための収束電極を設ける素
子構造も提案されているが、素子構造や製造方法の複雑
さ等の問題があった。
In addition, in the Spindt type electron-emitting device, an element structure in which a focusing electrode for focusing the electron beam is provided has been proposed, but there are problems such as the complexity of the element structure and the manufacturing method.

【0010】これに対し、例えばUS6204597に
記載されている電子放出素子では、図17、図18に示
すように、ゲート電極とカソード電極の間の絶縁層を異
なる2層で積層し、それらの絶縁層の比誘電率(ε)を
変化させることで電子ビームの収束を行う素子構造が提
案されている。図17及び図18は、従来の電子放出素
子を示す模式図である。
On the other hand, in the electron-emitting device described in US Pat. No. 6,204,597, as shown in FIGS. 17 and 18, two insulating layers between the gate electrode and the cathode electrode are laminated, and the insulating layers are separated. An element structure has been proposed in which the electron beam is converged by changing the relative permittivity (ε) of the layer. 17 and 18 are schematic views showing a conventional electron-emitting device.

【0011】この場合、各々の絶縁層の比誘電率の比及
び厚さで電位分布が決定するが、例えば、比誘電率の比
を4と設計した場合、一方にSiO2(ε=4)を用い
ると、他方をε=16にする必要があり、比誘電率の大
きな材料が必要となる。この結果、ゲート電極−カソー
ド電極間の寄生容量が大きくなり、素子の応答速度が急
激に悪化する。また、2種類の絶縁材料を選択する必要
があるため、材料の制限や素子製造工程への不適応など
が発生する。
In this case, the potential distribution is determined by the relative permittivity ratio and the thickness of each insulating layer. For example, when the relative permittivity ratio is designed to be 4, SiO 2 (ε = 4) on one side. When it is used, it is necessary to set ε = 16 on the other side, and a material having a large relative dielectric constant is required. As a result, the parasitic capacitance between the gate electrode and the cathode electrode is increased, and the response speed of the device is rapidly deteriorated. Further, since it is necessary to select two kinds of insulating materials, there are restrictions on the materials and non-adaptation to the element manufacturing process.

【0012】また、US5404070等では、図19
や図20に示すように、寄生容量を低減する目的で、ゲ
ート電極−カソード電極間の絶縁層を除去する構成が提
案されているが、例えば図19ではビームの広がりが問
題となり、図20の構成ではゲート電極直下から放出さ
れた電子がゲート電極に吸収され、電子放出効率の低
下、消費電力の増加の要因となり、高精細な画像形成装
置の実現が困難であった。図19及び図20は、従来の
電子放出素子を示す模式図である。
In US Pat. No. 5,404,070, etc., FIG.
As shown in FIG. 20 and FIG. 20, there has been proposed a structure in which the insulating layer between the gate electrode and the cathode electrode is removed for the purpose of reducing the parasitic capacitance. For example, in FIG. In the structure, the electrons emitted from directly under the gate electrode are absorbed by the gate electrode, which causes a decrease in electron emission efficiency and an increase in power consumption, and it is difficult to realize a high-definition image forming apparatus. 19 and 20 are schematic diagrams showing a conventional electron-emitting device.

【0013】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、集束
した電子ビームを形成し、高精細で高速応答が可能で、
作成の容易な電子放出素子、電子源及び画像形成装置を
提供することにある。
The present invention has been made in order to solve the above-mentioned problems of the prior art. The object of the present invention is to form a focused electron beam, which enables high-definition and high-speed response.
An object of the present invention is to provide an electron-emitting device, an electron source and an image forming apparatus which can be easily manufactured.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電子放出素子は、基板上に配置された
カソード電極と、該カソード電極上に配置され、複数の
開口を有する絶縁層と、該絶縁層上に配置され、各々が
前記絶縁層の複数の開口上に配置された複数の貫通孔を
有するゲート電極と、少なくとも前記絶縁層の開口内に
位置する前記カソード電極上に配置された電子放出層と
を有する電子放出素子であって、前記絶縁層に配置され
た複数の開口における前記ゲート電極側の端部と、前記
ゲート電極に配置された複数の開口における前記カソー
ド電極側の端部との間が空隙であることを特徴とする。
In order to achieve the above object, an electron-emitting device according to the present invention comprises a cathode electrode arranged on a substrate and an insulating member arranged on the cathode electrode and having a plurality of openings. A layer, a gate electrode disposed on the insulating layer, the gate electrode having a plurality of through holes disposed on the plurality of openings of the insulating layer, and at least the cathode electrode located in the opening of the insulating layer. An electron-emitting device having an electron-emitting layer arranged, wherein the gate electrode side end of the plurality of openings arranged in the insulating layer and the cathode electrode in the plurality of openings arranged in the gate electrode. It is characterized in that there is a gap between the side end.

【0015】また、本発明に係る電子放出素子は、前記
ゲート電極の、前記複数の開口が配置されている領域よ
りも外側の領域において、前記絶縁層と前記ゲート電極
とが接続されてなることを特徴とする。
Further, in the electron-emitting device according to the present invention, the insulating layer and the gate electrode are connected to each other in a region of the gate electrode outside a region where the plurality of openings are arranged. Is characterized by.

【0016】また、本発明に係る電子放出素子は、前記
電子放出層は、前記カソード電極と前記絶縁層との間に
配置されることを特徴とする。
Further, the electron emitting device according to the present invention is characterized in that the electron emitting layer is disposed between the cathode electrode and the insulating layer.

【0017】さらに、本発明に係る電子源は、複数の電
子放出素子が配列された電子源であって、前記電子放出
素子が上記電子放出素子であることを特徴とする。
Further, the electron source according to the present invention is an electron source in which a plurality of electron emitting devices are arranged, and the electron emitting device is the electron emitting device.

【0018】さらに、本発明に係る画像形成装置は、電
子源と蛍光体とを有する画像形成装置であって、前記電
子源が上記電子源であることを特徴とする。
Further, the image forming apparatus according to the present invention is an image forming apparatus having an electron source and a phosphor, and the electron source is the electron source.

【0019】さらに、本発明に係る電子放出素子は、基
板上に配置されたカソード電極と該カソード電極上に配
置された絶縁層と、該絶縁層上に配置されたゲート電極
と、前記ゲート電極から少なくとも前記絶縁層にまで亘
り形成された複数の貫通孔と、少なくとも前記貫通孔内
に位置する前記カソード電極上に配置された電子放出層
と、を有する電子放出素子であって、少なくとも前記貫
通孔の形成された開口領域の全部又は一部において、前
記絶縁層の厚さが前記カソード電極と前記ゲート電極間
の距離よりも薄いことを特徴とする。
Further, in the electron-emitting device according to the present invention, the cathode electrode arranged on the substrate, the insulating layer arranged on the cathode electrode, the gate electrode arranged on the insulating layer, and the gate electrode. To at least the insulating layer and a plurality of through holes, and an electron emitting layer disposed on the cathode electrode located at least in the through hole, which is at least the through hole. The thickness of the insulating layer is smaller than the distance between the cathode electrode and the gate electrode in all or a part of the opening region where the hole is formed.

【0020】また、本発明に係る電子放出素子は、前記
電子放出層が、前記カソード電極と前記絶縁層の間に積
層されていることを特徴とする。
Further, the electron-emitting device according to the present invention is characterized in that the electron-emitting layer is laminated between the cathode electrode and the insulating layer.

【0021】また、本発明に係る電子放出素子は、前記
電子放出層が、前記貫通孔内にだけ配されていることを
特徴とする。
Further, the electron-emitting device according to the present invention is characterized in that the electron-emitting layer is arranged only in the through hole.

【0022】また、本発明に係る電子放出素子は、前記
電子放出層が、電子を放出する領域では前記カソード電
極と直接接続されていて、電子を放出しない領域では前
記絶縁層を介して前記カソード電極と接続されているこ
とを特徴とする。
Further, in the electron-emitting device according to the present invention, the electron-emitting layer is directly connected to the cathode electrode in a region where electrons are emitted, and the cathode is provided through the insulating layer in a region where electrons are not emitted. It is characterized in that it is connected to electrodes.

【0023】また、本発明に係る電子放出素子は、前記
貫通孔に接する部分のカソード電極面が、他の部分のカ
ソード電極面よりも下側にあることを特徴とする。
Further, the electron-emitting device according to the present invention is characterized in that the cathode electrode surface of the portion in contact with the through hole is below the cathode electrode surface of the other portion.

【0024】また、本発明に係る電子放出素子は、前記
カソード電極と前記ゲート電極の間に、一定の間隔で前
記カソード電極と前記ゲート電極の間の距離と同じ厚さ
の絶縁層が配されていることを特徴とする。
Further, in the electron-emitting device according to the present invention, an insulating layer having the same thickness as the distance between the cathode electrode and the gate electrode is arranged at a constant interval between the cathode electrode and the gate electrode. It is characterized by

【0025】また、本発明に係る電子放出素子は、前記
電子放出層が、炭素を主成分とすることを特徴とする。
The electron-emitting device according to the present invention is characterized in that the electron-emitting layer contains carbon as a main component.

【0026】また、本発明に係る電子放出素子は、前記
電子放出層が、正の数値のバンドギャップを有すること
を特徴とする。
Further, the electron-emitting device according to the present invention is characterized in that the electron-emitting layer has a positive bandgap.

【0027】また、本発明に係る電子放出素子は、前記
電子放出層は、ダイヤモンドライクカーボン膜またはア
モルファスカーボン膜であることを特徴とする。
The electron-emitting device according to the present invention is characterized in that the electron-emitting layer is a diamond-like carbon film or an amorphous carbon film.

【0028】また、本発明に係る電子放出素子は、前記
電子放出層が、前記カソード電極と触媒性導電層を介し
て接続され、前記電子放出層が炭素を主成分とし、且
つ、その先端が円錐形状若しくは角錐形状をなすことを
特徴とする。
Further, in the electron-emitting device according to the present invention, the electron-emitting layer is connected to the cathode electrode through the catalytic conductive layer, the electron-emitting layer contains carbon as a main component, and the tip thereof is It is characterized by having a conical shape or a pyramidal shape.

【0029】また、本発明に係る電子放出素子は、基板
上にカソード電極とゲート電極とが積層されるととも
に、前記カソード電極とゲート電極との間に第1の絶縁
層と第2の絶縁層とが積層され、前記ゲート電極から少
なくとも前記絶縁層に亘り形成された複数の貫通孔を有
し、前記カソード電極から該カソード電極上に配された
電子放出層に向けて電子を輸送し該電子放出層から電子
を放出する電子放出素子であって、少なくとも前記貫通
孔の形成された開口領域の全部又は一部において、前記
第2の絶縁層が形成されていないことを特徴とする。
Further, in the electron-emitting device according to the present invention, the cathode electrode and the gate electrode are laminated on the substrate, and the first insulating layer and the second insulating layer are provided between the cathode electrode and the gate electrode. And has a plurality of through holes formed from the gate electrode to at least the insulating layer, and transports electrons from the cathode electrode to an electron emission layer arranged on the cathode electrode. An electron-emitting device that emits electrons from an emission layer, characterized in that the second insulating layer is not formed at least in all or part of an opening region in which the through hole is formed.

【0030】さらに、本発明に係る電子源は、上記電子
放出素子を複数個配置されてなることを特徴とする。
Further, the electron source according to the present invention is characterized in that a plurality of the above-mentioned electron-emitting devices are arranged.

【0031】また、本発明に係る電子源は、前記複数の
電子放出素子がマトリクス配線されてなることを特徴と
する。
The electron source according to the present invention is characterized in that the plurality of electron-emitting devices are arranged in matrix.

【0032】さらに、本発明に係る画像形成装置は、上
記電子放出素子から放出された電子を補足するアノード
電極と、該アノード電極に配設され画像を形成する画像
形成部材とを有することを特徴とする。
Further, the image forming apparatus according to the present invention has an anode electrode for capturing electrons emitted from the electron-emitting device, and an image forming member arranged on the anode electrode for forming an image. And

【0033】また、本発明に係る画像形成装置は、前記
画像形成部材は、蛍光体であることを特徴とする。
The image forming apparatus according to the present invention is characterized in that the image forming member is a phosphor.

【0034】ここで、開口領域とは、電子放出素子にお
いて貫通孔が形成された部分のことをいい、電子放出素
子の表面のみならず、電子放出素子の内部の領域まで含
む。
Here, the opening region means a portion where the through hole is formed in the electron-emitting device, and includes not only the surface of the electron-emitting device but also the region inside the electron-emitting device.

【0035】また、貫通孔とは、内部に絶縁層や電極が
存在しない部分をいうが、貫通孔内部にのみ電子放出層
が形成されている場合は、この電子放出層を取り除いた
部分も含めて貫通孔となる。
The through-hole means a portion in which the insulating layer and the electrode do not exist inside. However, when the electron-emitting layer is formed only inside the through-hole, the portion including the electron-emitting layer is removed. To become a through hole.

【0036】[0036]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施形態を例示的に詳しく説明する。ただし、
この実施形態に記載されている構成部品の寸法、材質、
形状、その相対配置などは、特に特定的な記載がない限
りは、この発明の範囲をそれらのみに限定する趣旨のも
のではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be illustratively described in detail below with reference to the drawings. However,
The dimensions, materials, and components of the components described in this embodiment
The shape and the relative arrangement thereof are not intended to limit the scope of the present invention thereto unless otherwise specified.

【0037】また、以下の図面において、前述の従来技
術の説明で用いた図面に記載された部材、及び既述の図
面に記載された部材と同様の部材には同じ番号を付す。
また、以下に説明する本発明に係る電子放出素子の実施
形態の説明は、本発明に係る電子源及び画像形成装置の
実施形態の説明を兼ねる。
Further, in the following drawings, the same reference numerals are given to the members described in the drawings used in the above description of the prior art and the members similar to the members described in the above-mentioned drawings.
Further, the description of the embodiment of the electron-emitting device according to the present invention described below also serves as the description of the embodiment of the electron source and the image forming apparatus according to the present invention.

【0038】図1乃至図3は、本発明による電子放出素
子の一実施形態の構造及び製造方法の一例と、本発明の
電子放出素子の原理的な説明を示す模式図である。
1 to 3 are schematic views showing an example of a structure and a manufacturing method of an embodiment of an electron-emitting device according to the present invention and a principle explanation of the electron-emitting device according to the present invention.

【0039】まず、図1から図3を参照して、本発明の
実施形態に係わる電子放出素子の全体構成及び製造方法
について説明する。
First, with reference to FIGS. 1 to 3, the overall structure and manufacturing method of an electron-emitting device according to an embodiment of the present invention will be described.

【0040】図1は、本発明の実施形態に係わる電子放
出素子の模式図((a)は模式的断面図、(b)は模式
的平面図)であり、図2は、本発明の電子放出素子の駆
動の一例を示し、電圧を印加可能な状態に配線した場合
における電子放出素子の模式図である。また、図3は本
発明の実施形態に係わる電子放出素子の製造工程図であ
る。
FIG. 1 is a schematic view ((a) is a schematic sectional view, (b) is a schematic plan view) of an electron-emitting device according to an embodiment of the present invention, and FIG. FIG. 9 is a schematic diagram of an electron-emitting device when an example of driving the emission device is shown and wiring is performed in a state in which a voltage can be applied. 3A to 3D are manufacturing process diagrams of the electron-emitting device according to the embodiment of the present invention.

【0041】本実施形態にかかる電子放出素子は、概
略、基板1上に配置されるカソード電極2と、電子放出
層3と、第一の絶縁層4と、第二の絶縁層5と、ゲート
電極6と、貫通孔7と、貫通孔7が形成された領域であ
る開口領域9とこれらに対向して配置されるアノード電
極8(図2)と、から構成される。
The electron-emitting device according to this embodiment is roughly composed of a cathode electrode 2 arranged on a substrate 1, an electron-emitting layer 3, a first insulating layer 4, a second insulating layer 5, and a gate. It is composed of an electrode 6, a through hole 7, an opening region 9 in which the through hole 7 is formed, and an anode electrode 8 (FIG. 2) arranged so as to face these.

【0042】本発明の電子放出素子の製造方法の一例を
説明すると、予め、その表面を十分に洗浄した、石英ガ
ラス、Na等の不純物含有量を減少させたガラス、青板
ガラス及びシリコン基板等にスパッタ法等によりSiO
2を積層した積層体、アルミナ等のセラミックスの絶縁
性の基板1上にカソード電極2を形成する。
An example of the method of manufacturing the electron-emitting device of the present invention will be described. The surface of the device is thoroughly cleaned in advance, such as quartz glass, glass with a reduced content of impurities such as Na, soda-lime glass, and silicon substrate. SiO by sputtering method
The cathode electrode 2 is formed on an insulating substrate 1 made of a laminated body of 2 and ceramics such as alumina.

【0043】前記カソード電極2は一般的に導電性を有
しており、蒸着法、スパッタ法等の一般的真空成膜技
術、フォトリソグラフィー技術により形成される。
The cathode electrode 2 is generally conductive and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique.

【0044】カソード電極2の材料は、例えば、Be、
Mg、Ti、Zr、Hf、V、Nb、Mo、W、Al、
Cu、Ni、Cr、Au、Pt、Pd等の金属または合
金材料、TiC、ZrC、HfC、TaC、SiC、W
C等の炭化物、HfB2、ZrB2、LaB6、CeB6
YB4、GdB4等の硼化物、TiN、ZrN、HfN等
の窒化物、Si、Ge等の半導体、カーボン等から適宜
選択される。
The material of the cathode electrode 2 is, for example, Be,
Mg, Ti, Zr, Hf, V, Nb, Mo, W, Al,
Metal or alloy material such as Cu, Ni, Cr, Au, Pt, Pd, TiC, ZrC, HfC, TaC, SiC, W
Carbides such as C, HfB 2 , ZrB 2 , LaB 6 , CeB 6 ,
YB 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, a semiconductor such as Ge, is appropriately selected from carbon.

【0045】前記カソード電極2の厚さとしては、数十
nmから数百μmの範囲で設定され、好ましくは数百n
mから数μmの範囲で選択される。
The thickness of the cathode electrode 2 is set in the range of several tens of nm to several hundreds of μm, preferably several hundreds of n.
It is selected in the range of m to several μm.

【0046】次に、前記カソード電極2に続いて電子放
出層3を堆積する。更に、前記電子放出層3上に、第一
の絶縁層4を堆積する。該第一の絶縁層4は、スパッタ
法等の一般的な真空成膜法等で形成され、その厚さとし
ては、数nmから数μmの範囲で設定され、好ましくは
数十nmから数百nmの範囲から選択される。
Next, an electron emission layer 3 is deposited subsequent to the cathode electrode 2. Further, a first insulating layer 4 is deposited on the electron emission layer 3. The first insulating layer 4 is formed by a general vacuum film forming method such as a sputtering method, and the thickness thereof is set in the range of several nm to several μm, preferably several tens nm to several hundreds. selected from the nm range.

【0047】次に、前記第一の絶縁層4上に、第二の絶
縁層5を堆積する。該第二の絶縁層5は、スパッタ法等
の一般的な真空成膜法等で形成され、その厚さとして
は、数nmから数μmの範囲で設定され、好ましくは数
十nmから数百nmの範囲から選択される。選択される
材料は、前記第一の絶縁層4とは異なる材料から選択さ
れる。
Next, a second insulating layer 5 is deposited on the first insulating layer 4. The second insulating layer 5 is formed by a general vacuum film forming method such as a sputtering method, and the thickness thereof is set in the range of several nm to several μm, preferably several tens nm to several hundreds. selected from the nm range. The material selected is selected from the materials different from those of the first insulating layer 4.

【0048】更に、前記第二の絶縁層5上にゲート電極
6を堆積する。該ゲート電極6は、前記カソード電極2
と同様に導電性を有しており、蒸着法、スパッタ法等の
一般的真空成膜技術、フォトリソグラフィー技術により
形成される。前記ゲート電極6の材料は、例えば、B
e、Mg、Ti、Zr、Hf、V、Nb、Mo、W、A
l、Cu、Ni、Cr、Au、Pt、Pd等の金属また
は合金材料、TiC、ZrC、HfC、TaC、Si
C、WC等の炭化物、HfB2、ZrB2、LaB6、C
eB6、YB4、GdB4等の硼化物、TiN、ZrN、
HfN等の窒化物、Si、Ge等の半導体、カーボン等
から適宜選択される。
Further, a gate electrode 6 is deposited on the second insulating layer 5. The gate electrode 6 is the cathode electrode 2
It has electrical conductivity like the above, and is formed by a general vacuum film forming technique such as a vapor deposition method and a sputtering method, and a photolithography technique. The material of the gate electrode 6 is, for example, B
e, Mg, Ti, Zr, Hf, V, Nb, Mo, W, A
1, metal such as Cu, Ni, Cr, Au, Pt, Pd, or alloy material, TiC, ZrC, HfC, TaC, Si
Carbides such as C and WC, HfB 2 , ZrB 2 , LaB 6 , C
borides such as eB 6 , YB 4 , GdB 4 , TiN, ZrN,
It is appropriately selected from nitrides such as HfN, semiconductors such as Si and Ge, and carbon.

【0049】前記ゲート電極6の厚さとしては、数十n
mから数μmの範囲で設定され、好ましくは数十nmか
ら数百nm程度の範囲で選択される。
The thickness of the gate electrode 6 is several tens of n.
It is set in the range of m to several μm, and is preferably selected in the range of several tens nm to several hundreds nm.

【0050】次に、フォトリソグラフィー技術により、
前記第一の絶縁層4、第二の絶縁層5、ゲート電極6の
一部が前記基板1からエッチング工程により取り除か
れ、前記電子放出層3が露出するように貫通孔7が形成
される。本エッチング工程は、前記電子放出層3上で停
止しても良いし、前記電子放出層3の一部がエッチング
されて停止しても良い。
Next, by the photolithography technique,
A part of the first insulating layer 4, the second insulating layer 5 and the gate electrode 6 is removed from the substrate 1 by an etching process, and a through hole 7 is formed so that the electron emission layer 3 is exposed. This etching process may be stopped on the electron emission layer 3 or may be stopped after a part of the electron emission layer 3 is etched.

【0051】本工程で形成される貫通孔7は、ホール
型、スリット型等が挙げられ、必要なビーム形状や駆動
電圧等により適切な形状が選択される。
The through hole 7 formed in this step may be a hole type, a slit type or the like, and an appropriate shape is selected depending on the required beam shape, driving voltage and the like.

【0052】貫通孔のサイズは、必要なビームサイズ、
駆動電圧等により最適な領域から選択され、そのサイズ
は数nmから数十μmの範囲から選択される。
The size of the through hole depends on the required beam size,
The size is selected from the optimum range depending on the driving voltage and the like, and the size thereof is selected from the range of several nm to several tens μm.

【0053】次に、前記複数の貫通孔7を包含する領域
において、前記第二の絶縁層5を更に除去するエッチン
グ工程を行う。本工程は、前記第一の絶縁層4はエッチ
ングせずに、前記第二の絶縁層5のみを除去する条件が
必要である。
Next, an etching process is performed to further remove the second insulating layer 5 in the region including the plurality of through holes 7. This step requires a condition that only the second insulating layer 5 is removed without etching the first insulating layer 4.

【0054】例えば、フッ酸溶液等の溶液を用いたエッ
チング工程等が挙げられるが、その他にも、プラズマを
用いて等方的にエッチングできる条件を選択しても良
い。また、前記ゲート電極を開口する工程において、エ
ッチング条件を最適に設定することで、上述のゲート電
極の開口工程において、絶縁層の側壁エッチング工程を
省略することもできる。
For example, an etching step using a solution such as a hydrofluoric acid solution may be mentioned, but in addition to this, conditions under which isotropic etching can be performed using plasma may be selected. Further, by setting the etching conditions optimally in the step of opening the gate electrode, it is possible to omit the sidewall etching step of the insulating layer in the step of opening the gate electrode described above.

【0055】ここで、高精細な電子放出素子を実現する
場合、電子ビームを制御しビーム収束できる素子構造が
必要であるが、従来技術の電子放出素子では、電子放出
素子から電子を放出するように素子に電圧を印加し駆動
すると、電子放出部近傍に形成される電界により、一部
の電子がその電界にしたがって進行し電子ビームの収束
が困難であった。
Here, in order to realize a high-definition electron-emitting device, an element structure capable of controlling an electron beam and converging the beam is necessary. When a voltage was applied to the device to drive the device, some of the electrons proceeded according to the electric field due to the electric field formed in the vicinity of the electron emitting portion, and it was difficult to converge the electron beam.

【0056】本発明は、上記の課題を解決し、高精細電
子放出素子を実現するものである。以下、本発明の電子
放出素子について、電子放出の機構を図4及を用いて詳
細に説明する。図4は、本発明の電子放出素子の実施形
態の電子軌道を示す図である。
The present invention solves the above problems and realizes a high-definition electron-emitting device. The electron emission mechanism of the electron-emitting device of the present invention will be described in detail below with reference to FIGS. FIG. 4 is a diagram showing electron trajectories of an embodiment of the electron-emitting device of the present invention.

【0057】図4は、本発明の電子放出素子を実際に駆
動している場合に、電子が真空中に放出されている状態
を示している。
FIG. 4 shows a state in which electrons are emitted in a vacuum when the electron-emitting device of the present invention is actually driven.

【0058】本発明の電子放出素子においては、図4に
示すように、貫通孔7近傍において領域αが存在する。
In the electron-emitting device of the present invention, as shown in FIG. 4, a region α exists near the through hole 7.

【0059】この領域αは、比誘電率(ε0)が1の真
空層と1よりも大きな比誘電率(ε1)を持つ第一の絶
縁層4が積層された構成になっている領域である。
This region α is a region in which a vacuum layer having a relative permittivity (ε0) of 1 and a first insulating layer 4 having a relative permittivity (ε1) larger than 1 are laminated. .

【0060】電気的な特性から、電位分布は比誘電率の
小さな領域に偏って電位が形成されるため、真空領域に
等電位面が密集する。その結果、貫通孔7内には、前記
電子放出層3直上の領域βには下に凸の電位面が形成さ
れ、電子放出層3から放出された電子は一方向に収束さ
れる。
Due to the electrical characteristics, the potential distribution is biased to a region having a small relative permittivity, so that the equipotential surface is dense in the vacuum region. As a result, a downwardly convex potential surface is formed in the region β directly above the electron emission layer 3 in the through hole 7, and the electrons emitted from the electron emission layer 3 are converged in one direction.

【0061】電子ビームの収束効果は、上述の理由か
ら、前記第一の絶縁層4の比誘電率(ε1)と真空の比
誘電率(ε0=1)との比(ε1/ε0)で最適値を設
計でき、例えば、第一の絶縁層4としてSiO2を用い
た場合、その比は(ε1/ε0=4)となる。
For the above-mentioned reason, the electron beam converging effect is optimum at the ratio (ε1 / ε0) of the relative permittivity (ε1) of the first insulating layer 4 and the relative permittivity of vacuum (ε0 = 1). The value can be designed. For example, when SiO 2 is used as the first insulating layer 4, the ratio is (ε1 / ε0 = 4).

【0062】この結果、図5(a)に示すように、本発
明の電子放出素子を実際に駆動した場合の電子ビームの
大きさを示したものである。図5は、本発明の電子放出
素子の実施形態の電子ビーム及び入力信号と出力信号の
結果を示す図である。
As a result, as shown in FIG. 5A, the size of the electron beam when the electron-emitting device of the present invention is actually driven is shown. FIG. 5 is a diagram showing a result of an electron beam and an input signal and an output signal of the embodiment of the electron emitting device of the present invention.

【0063】一方、図17や図18に示す従来の2層の
絶縁層を積層した素子構造においては、上述と同様のビ
ーム収束効果を得ようとした場合、前記第二の絶縁層5
としてSiO2(ε2=4)を用いると、前記第一の絶
縁層4として比誘電率が(ε1=16)の絶縁材料を選
択する必要がある。
On the other hand, in the conventional device structure in which two insulating layers are laminated as shown in FIGS. 17 and 18, when the same beam converging effect as described above is to be obtained, the second insulating layer 5 is used.
When SiO 2 (ε2 = 4) is used as the insulating material, it is necessary to select an insulating material having a relative dielectric constant (ε1 = 16) as the first insulating layer 4.

【0064】この結果、図5(b)に示すように、従来
の二層の絶縁層構造においては、寄生容量の増大にとる
信号遅延が発生し、高精細な電子放出素子が実現できな
い。
As a result, as shown in FIG. 5B, in the conventional two-layer insulating layer structure, signal delay occurs due to an increase in parasitic capacitance, and a high-definition electron-emitting device cannot be realized.

【0065】本発明の電子放出素子においては、図6に
示すように、前記電子放出層3が前記カソード電極2と
前記第一の絶縁層4の両方に跨っている構成でも良い。
図6は、本発明の電子放出素子の実施形態の構成の一例
を示す図である。
In the electron emitting device of the present invention, as shown in FIG. 6, the electron emitting layer 3 may extend over both the cathode electrode 2 and the first insulating layer 4.
FIG. 6 is a diagram showing an example of the configuration of the embodiment of the electron-emitting device of the present invention.

【0066】本素子構成の場合、製造方法としては、前
記貫通孔7を形成し、前記第二の絶縁層5を除去した後
に、前記電子放出層3を成膜する工程が可能となる。
In the case of this element structure, as a manufacturing method, the step of forming the through hole 7 and removing the second insulating layer 5 and then forming the electron emitting layer 3 can be performed.

【0067】この場合、前記第一の絶縁層4上の前記電
子放出層3には、前記カソード電極2から電子が輸送さ
れないため電子が真空中に放出されることはない。これ
は、図20の前記電子放出層3の全面から電子が放出す
る素子構造と比較すると、前記ゲート電極6に衝突する
電子を抑制することができ、電子放出効率を向上でき
る。
In this case, since electrons are not transported from the cathode electrode 2 to the electron emission layer 3 on the first insulating layer 4, no electrons are emitted into the vacuum. Compared with the device structure in which electrons are emitted from the entire surface of the electron emission layer 3 in FIG. 20, electrons colliding with the gate electrode 6 can be suppressed and electron emission efficiency can be improved.

【0068】更に、図7、図8に示すように、前記カソ
ード電極を前記貫通孔領域において一部分掘り込んだ構
造にすると、電子放出部において、より高い電子の収束
効果が得られ高精細な電子放出素子が実現できる。図7
は、本発明の電子放出素子の実施形態の構成の一例を示
す図であり、図8は、図7に示す素子構造の電子放出素
子の駆動の様子を示す図である。
Further, as shown in FIGS. 7 and 8, when the cathode electrode is partially dug in the through hole region, a higher electron converging effect is obtained in the electron emitting portion, and a high-definition electron is obtained. An emission element can be realized. Figure 7
FIG. 8 is a diagram showing an example of the configuration of the embodiment of the electron-emitting device of the present invention, and FIG. 8 is a diagram showing how the electron-emitting device having the device structure shown in FIG. 7 is driven.

【0069】また、図9に示すように貫通孔7近傍以外
の絶縁層5の厚さを厚くすることで、寄生容量をより低
減でき高速応答が可能となる。図9は、本発明の電子放
出素子の実施形態の構成の一例を示す図である。
Further, as shown in FIG. 9, by increasing the thickness of the insulating layer 5 other than the vicinity of the through hole 7, the parasitic capacitance can be further reduced and a high speed response can be realized. FIG. 9 is a diagram showing an example of the configuration of the embodiment of the electron-emitting device of the present invention.

【0070】また、図10に示すように、ある一定の間
隔で、前記カソード電極と前記ゲート電極の間を、前記
第二の絶縁層5で支持することで、素子強度を向上でき
る。図10は、本発明の電子放出素子の実施形態の構成
の一例を示す図である。
Further, as shown in FIG. 10, the device strength can be improved by supporting the second insulating layer 5 between the cathode electrode and the gate electrode at a constant interval. FIG. 10 is a diagram showing an example of the configuration of the embodiment of the electron-emitting device of the present invention.

【0071】更に、図11に示すように、前記電子放出
層3を針状な材料を用いることで、駆動電圧の低減が可
能となる。図11は、本発明の電子放出素子の実施形態
の構成の一例を示す図である。
Further, as shown in FIG. 11, by using a needle-shaped material for the electron emission layer 3, the driving voltage can be reduced. FIG. 11 is a diagram showing an example of the configuration of the embodiment of the electron-emitting device of the present invention.

【0072】本発明の電子放出素子においては、一般的
な導体、半導体であればよいが、低電界電子放出材料と
知られるダイヤモンドやダイヤモンドライクカーボン、
アモルファスカーボン等が望ましい。
In the electron-emitting device of the present invention, a general conductor or semiconductor may be used, but diamond or diamond-like carbon, which is known as a low field electron-emitting material,
Amorphous carbon or the like is desirable.

【0073】さらに、図11のようにカーボンナノチュ
ーブやグラファイトナノファイバー等の、先端の先鋭な
材料を電子放出層として用いる場合、前記カーボンナノ
チューブやグラファイトナノファイバーが成長するよう
に、不図示の触媒性導電層を配置し、該触媒性導電層上
に選択的に前記カーボンナノチューブやグラファイトナ
ノファイバー等の、先端の先鋭な材料を電子放出層とす
る構造等がある。ここでいう先端の先鋭な構造とは、そ
の先端が円錐形状であったり、角錐形状である場合もあ
る。
Further, when a material having a sharp tip such as carbon nanotubes or graphite nanofibers is used as the electron emission layer as shown in FIG. 11, the carbon nanotubes or graphite nanofibers are not shown to have a catalytic property so as to grow. There is a structure in which a conductive layer is arranged, and a material having a sharp tip such as the carbon nanotube or graphite nanofiber is selectively used as the electron emission layer on the catalytic conductive layer. The sharp structure of the tip here may be a cone shape or a pyramid shape.

【0074】次に、画像形成装置に用いた例について説
明する。図12は、本発明の電子放出素子の実施形態を
マトリクス状に配置した模式図である。
Next, an example used in the image forming apparatus will be described. FIG. 12 is a schematic diagram in which the embodiments of the electron-emitting device of the present invention are arranged in a matrix.

【0075】また、本発明の適用可能な電子放出素子を
複数配して得られる画像形成装置について、図13を用
いて説明する。図13において1111は電子源基体、
1112はX方向配線、1113はY方向配線である。
1114は本発明の電子放出素子である。図13は、本
発明の電子放出素子の実施形態を用いて、画像形成装置
を形成した模式図である。
An image forming apparatus obtained by arranging a plurality of electron-emitting devices to which the present invention is applicable will be described with reference to FIG. In FIG. 13, 1111 is an electron source substrate,
Reference numeral 1112 is an X-direction wiring, and 1113 is a Y-direction wiring.
Reference numeral 1114 is the electron-emitting device of the present invention. FIG. 13 is a schematic diagram in which an image forming apparatus is formed by using the embodiment of the electron emitting device of the present invention.

【0076】また、図13において、1121はリアプ
レート、1122は側壁、1127は外囲器である。
In FIG. 13, reference numeral 1121 is a rear plate, 1122 is a side wall, and 1127 is an envelope.

【0077】図13においてm本のX方向配線1112
はDX1,DX2,・・,DXmからなり、蒸着法にて
形成された厚さ約1μm、幅300μmのアルミニウム
系配線材料で構成されている。配線の材料、膜厚、巾
は、適宜設計される。Y方向配線1113は厚さ0.5
μm、幅100μm,DY1,DY2..DYnのn本
の配線よりなり,X方向配線1112と同様に形成され
る。
In FIG. 13, m X-direction wirings 1112 are provided.
, DXm, and are made of an aluminum-based wiring material having a thickness of about 1 μm and a width of 300 μm formed by a vapor deposition method. The wiring material, film thickness, and width are appropriately designed. The Y-direction wiring 1113 has a thickness of 0.5.
μm, width 100 μm, DY1, DY2. . It is composed of n DYn wirings and is formed similarly to the X-direction wiring 1112.

【0078】これらm本のX方向配線1112とn本の
Y方向配線1113との間には、不図示の厚さ約1μm
の層間絶縁層が設けられており、両者を電気的に分離し
ている(m,nは,共に正の整数)。
Between the m X-direction wirings 1112 and the n Y-direction wirings 1113, a thickness not shown is about 1 μm.
Is provided to electrically separate the two (m and n are both positive integers).

【0079】不図示の層間絶縁層は、スパッタ法等を用
いて形成された絶縁層である。例えば、X方向配線11
12を形成した電子源基体1111の全面或は一部に所
望の形状で形成され、特に、X方向配線1112とY方
向配線1113の交差部の電位差に耐え得るように、膜
厚、材料、製法が、適宜設定される。X方向配線111
2とY方向配線1113は、それぞれ外部端子として引
き出されている。
The interlayer insulating layer (not shown) is an insulating layer formed by a sputtering method or the like. For example, the X-direction wiring 11
12 is formed on the entire surface or a part of the electron source substrate 1111 in a desired shape, and in particular, the film thickness, material and manufacturing method are set so as to withstand the potential difference at the intersection of the X-direction wiring 1112 and the Y-direction wiring 1113. Is set appropriately. X-direction wiring 111
2 and the Y-direction wiring 1113 are drawn out as external terminals.

【0080】本発明の電子放出素子1114を構成する
一対の電極(不図示)は、m本のX方向配線1112と
n本のY方向配線1113によって電気的に接続されて
いる。
A pair of electrodes (not shown) constituting the electron-emitting device 1114 of the present invention are electrically connected by m X-direction wirings 1112 and n Y-direction wirings 1113.

【0081】X方向配線1112には、X方向に配列し
た本発明の電子放出素子1114の行を、選択するため
の走査信号を印加する不図示の走査信号印加手段が接続
される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting the row of the electron-emitting devices 1114 of the present invention arranged in the X direction is connected to the X-direction wiring 1112.

【0082】一方、Y方向配線1113には、Y方向に
配列した本発明の電子放出素子1114の各列を入力信
号に応じて、変調するための不図示の変調信号発生手段
が接続される。
On the other hand, the Y-direction wiring 1113 is connected to a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 1114 of the present invention arranged in the Y-direction according to an input signal.

【0083】各電子放出素子に印加される駆動電圧は、
当該素子に印加される走査信号と変調信号の差電圧とし
て供給される。本発明においてはY方向配線は高電位、
X方向配線は低電位になるように接続された。このよう
に接続することで、ビームの収束効果が得られる。
The drive voltage applied to each electron-emitting device is
It is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element. In the present invention, the Y-direction wiring has a high potential,
The X-direction wiring was connected so as to have a low potential. By connecting in this way, a beam converging effect can be obtained.

【0084】上記構成によれば、単純なマトリクス配線
を用いて、個別の素子を選択し、独立に駆動可能とする
ことができる。
According to the above arrangement, individual elements can be selected and driven independently by using simple matrix wiring.

【0085】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置の表示パネルを形成するこ
とができる。
It is possible to form a display panel of an image forming apparatus configured by using an electron source having such a simple matrix arrangement.

【0086】尚、本発明の電子放出素子を用いた画像形
成装置では、放出した電子軌道を考慮して素子上部に蛍
光体をアライメントして配置する。
In the image forming apparatus using the electron-emitting device of the present invention, the phosphor is aligned and arranged above the device in consideration of the emitted electron orbit.

【0087】本件のパネルに使用した蛍光膜について図
14を参照して説明する。図14は、本発明の画像形成
装置に用いた蛍光体の一例を示す模式図である。カラー
の蛍光膜の場合は、蛍光体の配列により図14(a)示
すブラックストライプあるいは図14(b)に示すブラ
ックマトリクスなどと呼ばれる黒色導電材141と蛍光
体142とから構成した。
The fluorescent film used in the panel of the present case will be described with reference to FIG. FIG. 14 is a schematic diagram showing an example of the phosphor used in the image forming apparatus of the present invention. In the case of a color fluorescent film, it is composed of a black conductive material 141 called a black stripe shown in FIG. 14A or a black matrix shown in FIG.

【0088】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体142間の塗り分け部を黒くすること
で混色等を目立たなくし、蛍光体142における外光反
射によるコントラストの低下を抑制した。
In the case of color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 142 of the three primary color phosphors necessary to be black so as to make the color mixture inconspicuous and to prevent the external color of the phosphors 142. The reduction in contrast due to light reflection was suppressed.

【0089】ブラックストライプの材料としては、本実
施形態では通常用いられている黒鉛を主成分とする材料
用いた。
As the material for the black stripe, a material containing graphite as a main component, which is usually used in this embodiment, was used.

【0090】図13において基板1123上の蛍光膜1
124の内面側には、通常メタルバック1125が設け
られる。
In FIG. 13, the fluorescent film 1 on the substrate 1123
A metal back 1125 is usually provided on the inner surface side of 124.

【0091】メタルバック1125は、蛍光膜作製後、
蛍光膜の内面側表面の平滑化処理(通常、「フィルミン
グ」と呼ばれる。)を行い、その後Alを真空蒸着等を
用いて堆積させることで作られた。
The metal back 1125 is formed after the fluorescent film is formed.
The inner surface of the fluorescent film was smoothed (usually called “filming”), and then Al was deposited by vacuum deposition or the like.

【0092】フェースプレート1126には、更に蛍光
膜1124の導電性を高めるため、蛍光膜1124の外
面側に透明電極(不図示)を設けた。
On the face plate 1126, a transparent electrode (not shown) is provided on the outer surface side of the fluorescent film 1124 in order to further increase the conductivity of the fluorescent film 1124.

【0093】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。本実施形態では電子
源の真上に対応する蛍光体が配置された。
When the above-mentioned sealing is performed, in the case of color, it is necessary to associate each color phosphor with the electron-emitting device.
Sufficient alignment is essential. In the present embodiment, the corresponding phosphor is arranged directly above the electron source.

【0094】次に、本発明の画像形成装置の走査回路に
ついて図15を参照して説明する。図15は、本発明の
電子放出素子を用いて、画像形成装置を形成した模式図
である。
Next, the scanning circuit of the image forming apparatus of the present invention will be described with reference to FIG. FIG. 15 is a schematic view of an image forming apparatus formed by using the electron-emitting device of the present invention.

【0095】同回路は、内部にM個のスイッチング素子
を備えたもので(図中、S1乃至Smで模式的に示して
いる)ある。
The circuit is provided with M switching elements therein (schematically shown by S1 to Sm in the figure).

【0096】各スイッチング素子は、直流電圧源Vxの
出力電圧もしくは0[V](グランドレベル)のいずれ
か一方を選択し、表示パネル1301の端子Dx1乃至
Dxmと電気的に接続される。
Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and is electrically connected to the terminals Dx1 to Dxm of the display panel 1301.

【0097】S1乃至Smの各スイッチング素子130
2は、制御回路1303が出力する制御信号Tscan
に基づいて動作するものであり、例えばFETのような
スイッチング素子を組み合わせることにより構成するこ
とができる。
Each switching element 130 of S1 to Sm
2 is a control signal Tscan output from the control circuit 1303
), And can be configured by combining switching elements such as FETs.

【0098】直流電圧源Vxは、本例の場合には本発明
の電子電子放出素子の特性(電子放出しきい値電圧)に
基づき走査されていない素子に印加される駆動電圧が電
子放出しきい値電圧以下となるような一定電圧を出力す
るよう設定されている。
In the case of the present example, the DC voltage source Vx has a driving voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the electron-emitter element of the present invention, and the electron emission threshold value is applied. It is set to output a constant voltage that is less than or equal to the value voltage.

【0099】制御回路1303は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。
The control circuit 1303 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside.

【0100】制御回路1303は、同期信号分離回路1
306より送られる同期信号Tsyncに基づいて、各
部に対してTscanおよびTsftおよびTmryの
各制御信号を発生する。
The control circuit 1303 uses the sync signal separation circuit 1
Based on the synchronization signal Tsync sent from 306, control signals Tscan, Tsft, and Tmry are generated for each unit.

【0101】同期信号分離回路1306は、外部から入
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。
The sync signal separation circuit 1306 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured.

【0102】同期信号分離回路1306により分離され
た同期信号は、垂直同期信号と水平同期信号より成る
が、ここでは説明の便宜上Tsync信号として図示し
た。前記テレビ信号から分離された画像の輝度信号成分
は便宜上DATA信号と表した。該DATA信号はシフ
トレジスタ1304に入力される。
The sync signal separated by the sync signal separation circuit 1306 is composed of a vertical sync signal and a horizontal sync signal, but it is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 1304.

【0103】シフトレジスタ1304は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1303より送られる制御信号Tsftに基づ
いて動作する(即ち、制御信号Tsftは、シフトレジ
スタ1304のシフトクロックであるということもでき
る。)。
The shift register 1304 is for serially / parallel-converting the DATA signals serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 1303. The control signal Tsft can be said to be the shift clock of the shift register 1304.

【0104】シリアル/パラレル変換された画像1ライ
ン分(電子放出素子N素子分の駆動データに相当)のデ
ータは、Id1乃至IdnのN個の並列信号として前記
シフトレジスタ1304より出力される。
The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 1304 as N parallel signals Id1 to Idn.

【0105】ラインメモリ1305は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1303より送られる制御信号Tmryに
従って適宜Id1乃至Idnの内容を記憶する。記憶さ
れた内容は、Id’1乃至Id’nとして出力され、変
調信号発生器1307に入力される。
The line memory 1305 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal Tmry sent from the control circuit 1303. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 1307.

【0106】変調信号発生器1307は、画像データI
d’1乃至Id’nの各々に応じて本発明の電子電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Dox1、Doynを通じて表示
パネル1301内の本発明の電子放出素子に印加され
る。
The modulation signal generator 1307 outputs the image data I
a signal source for appropriately driving and modulating each of the electron-electron emitting devices of the present invention according to each of d′ 1 to Id′n,
The output signal is applied to the electron-emitting device of the present invention in the display panel 1301 through the terminals Dox1 and Doyn.

【0107】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
Therefore, electron emission occurs only when a voltage higher than Vth is applied.

【0108】電子放出しきい値以上の電圧に対しては、
素子への印加電圧の変化に応じて放出電流も変化する。
For voltages above the electron emission threshold,
The emission current also changes according to the change in the voltage applied to the element.

【0109】このことから、本素子にパルス状の電圧を
印加する場合、例えば電子放出閾値以下の電圧を印加し
ても電子放出は生じないが、電子放出閾値以上の電圧を
印加する場合には電子ビームが出力される。
From this, when a pulsed voltage is applied to this device, for example, no electron emission occurs even if a voltage below the electron emission threshold is applied, but when a voltage above the electron emission threshold is applied. An electron beam is output.

【0110】その際、パルスの波高値Vmを変化させる
事により出力電子ビームの強度を制御することが可能で
ある。
At this time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm.

【0111】また、パルスの幅Pwを変化させることに
より出力される電子ビームの電荷の総量を制御する事が
可能である。
Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the electron beam output.

【0112】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted.

【0113】電圧変調方式を実施するに際しては、変調
信号発生器1307として、一定長さの電圧パルスを発
生し、入力されるデータに応じて適宜パルスの波高値を
変調するような電圧変調方式の回路を用いることができ
る。
When carrying out the voltage modulation method, the modulation signal generator 1307 is a voltage modulation method that generates a voltage pulse of a constant length and appropriately modulates the peak value of the pulse according to the input data. A circuit can be used.

【0114】パルス幅変調方式を実施するに際しては、
変調信号発生器1307として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
When implementing the pulse width modulation method,
As the modulation signal generator 1307, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data.

【0115】シフトレジスタやラインメモリは、デジタ
ル信号式あるいはアナログ信号式のものを採用できる。
画像信号のシリアル/パラレル変換や記憶が所定の速度
で行なわれれば良いからである。
As the shift register and the line memory, a digital signal type or an analog signal type can be adopted.
This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0116】デジタル信号式を用いる場合には、同期信
号分離回路1306の出力信号DATAをデジタル信号
化する必要があるが、これには同期信号分離回路130
6の出力部にA/D変換器を設ければ良い。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 1306 into a digital signal.
An A / D converter may be provided at the output section of 6.

【0117】これに関連してラインメモリ1305の出
力信号がデジタル信号かアナログ信号かにより、変調信
号発生器1307に用いられる回路が若干異なったもの
となる。
In relation to this, the circuit used for the modulation signal generator 1307 is slightly different depending on whether the output signal of the line memory 1305 is a digital signal or an analog signal.

【0118】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器1307には、例えばD/A変
換回路を用い、必要に応じて増幅回路などを付加する。
That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used for the modulation signal generator 1307, and an amplification circuit or the like is added if necessary.

【0119】パルス幅変調方式の場合、変調信号発生器
1307には、例えば高速の発振器および発振器の出力
する波数を計数する計数器(カウンタ)及び計数器の出
力値と前記メモリの出力値を比較する比較器(コンパレ
ータ)を組み合せた回路を用いる。
In the case of the pulse width modulation method, the modulation signal generator 1307 compares, for example, a high-speed oscillator and a counter for counting the number of waves output by the oscillator and the output value of the counter with the output value of the memory. A circuit is used that is a combination of comparators.

【0120】必要に応じて、比較器の出力するパルス幅
変調された変調信号を本発明の電子電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。
If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the electron-electron-emitting device of the present invention can be added.

【0121】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1307には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 1307 can adopt an amplifier circuit using an operational amplifier, for example, and a level shift circuit or the like can be added if necessary.

【0122】パルス幅変調方式の場合には、例えば、電
圧制御型発振回路(VCO)を採用でき、必要に応じて
本発明の電子電子放出素子の駆動電圧まで電圧増幅する
ための増幅器を付加することもできる。
In the case of the pulse width modulation method, for example, a voltage control type oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron electron-emitting device of the present invention is added if necessary. You can also

【0123】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。
The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention.

【0124】入力信号については、NTSC方式を挙げ
たが入力信号はこれに限られるものではなく、PAL,
SECAM方式など他、これよりも、多数の走査線から
なるTV信号(例えば、MUSE方式をはじめとする高
品位TV)方式をも採用できる。
As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and PAL,
In addition to the SECAM system and the like, a TV signal (for example, a high-definition TV including the MUSE system) system including a large number of scanning lines can be adopted.

【0125】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。
Further, in addition to the display device, it can also be used as an image forming device as an optical printer constituted by using a photosensitive drum or the like.

【0126】[0126]

【実施例】以下、本発明の実施例について、さらに詳細
に説明する。 (実施例1)図1に本実施例により作製した電子放出素
子の断面図、および平面図の一例を、図3に本発明の電
子放出素子の製造方法の一例を示した。以下に、本実施
例の電子放出素子の製造工程を詳細に説明する。
EXAMPLES Examples of the present invention will be described in more detail below. (Embodiment 1) FIG. 1 shows an example of a sectional view and a plan view of an electron-emitting device manufactured according to this embodiment, and FIG. 3 shows an example of a method for manufacturing an electron-emitting device of the present invention. The manufacturing process of the electron-emitting device of this embodiment will be described in detail below.

【0127】基板1に石英を用い、十分洗浄を行った
後、スパッタ法によりカソード電極2として厚さ300
nmのTiを堆積した後、電子放出層3としてCVD法
を用いてダイヤモンドライクカーボン膜を80nm堆積
した。
Quartz was used for the substrate 1, and after sufficient cleaning, a cathode electrode 2 having a thickness of 300 was formed by sputtering.
After depositing Ti with a thickness of nm, a diamond-like carbon film was deposited with a thickness of 80 nm as the electron emission layer 3 by the CVD method.

【0128】次に、ダイヤモンドライクカーボン膜上に
第一の絶縁層4としてSiNxをCVD法により100
nm堆積し、続いて第二の絶縁層5としてSiO2を3
00nm堆積し、更に、ゲート電極6として、スパッタ
法でTaを100nm堆積した。
Next, SiNx is deposited as a first insulating layer 4 on the diamond-like carbon film by a CVD method to a thickness of 100.
nm deposition, followed by 3 SiO 2 as a second insulating layer 5.
Then, the gate electrode 6 was deposited to a thickness of 100 nm by the sputtering method.

【0129】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとRIEによるドライエッチングに
より、ゲート電極6に104個のφ0.5μmの貫通孔
を形成し、続いて、SiO2、SiNxを順にRIEに
よりエッチングし、電子放出層3上で停止した。この
後、バッファードフッ酸を用いてSiO2をエッチング
し、貫通孔7を包含する領域のSiO2を除去した。
In the laminated substrate formed as described above, 104 through holes of φ0.5 μm are formed in the gate electrode 6 by dry etching by photolithography and RIE, and then SiO 2 and SiNx are sequentially formed by RIE. Etching was carried out and stopped on the electron emission layer 3. Then, SiO 2 was etched using buffered hydrofluoric acid to remove the SiO 2 in the region including the through hole 7.

【0130】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極6とカソード電極
2間に15Vのパルス電圧を、電子放出素子上部に、1
mmの距離を隔てて5kVの電圧を印加した蛍光体を配
置した。
The electron-emitting device manufactured as described above is placed in a vacuum container, and a pulse voltage of 15 V is applied between the gate electrode 6 and the cathode electrode 2 to the upper part of the electron-emitting device.
Phosphors to which a voltage of 5 kV was applied were arranged at a distance of mm.

【0131】その結果、38μmに収束した電子ビーム
が得られた。
As a result, an electron beam converged to 38 μm was obtained.

【0132】(実施例2)基板にガラスを用い、十分洗
浄を行った後、スパッタ法によりカソード電極として厚
さ300nmのTiを堆積した後、第一の絶縁層として
SiNxをCVD法により100nm堆積し、続いて第
二の絶縁層としてSiO2を300nm堆積し、更に、
ゲート電極として、スパッタ法でTaを100nm堆積
した。
(Example 2) Using glass as a substrate, thoroughly washing, and then depositing Ti with a thickness of 300 nm as a cathode electrode by a sputtering method, and then depositing SiNx as a first insulating layer with a thickness of 100 nm by a CVD method Then, SiO 2 is deposited to a thickness of 300 nm as a second insulating layer, and further,
As a gate electrode, Ta was deposited to a thickness of 100 nm by a sputtering method.

【0133】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとRIEによるドライエッチングに
より、ゲート電極に104個のφ0.5μmの貫通孔を
形成し、続いて、SiO2、SiNxを順にRIEによ
りエッチングし、カソード電極2上で停止した。ここで
のエッチング工程は、カソード電極を50nm凹状に掘
り込んだ時点で停止した。
On the laminated substrate formed as described above, 104 φ0.5 μm through holes were formed in the gate electrode by dry etching by photolithography and RIE, and then SiO 2 and SiNx were sequentially formed by RIE. Etched and stopped on cathode electrode 2. The etching process here was stopped when the cathode electrode was dug in a concave shape of 50 nm.

【0134】この後、バッファードフッ酸を用いてSi
2をエッチングし、貫通孔を包含する領域のSiO2
除去した。
After that, buffered hydrofluoric acid was used to remove Si.
O 2 was etched to remove SiO 2 in the area including the through holes.

【0135】次に、電子放出層として、ダイヤモンドラ
イクカーボン膜をカソード電極上にのみ堆積し、真空容
器内で電子放出特性を評価した。
Next, as an electron emission layer, a diamond-like carbon film was deposited only on the cathode electrode, and the electron emission characteristics were evaluated in a vacuum container.

【0136】その結果、34μmに収束した電子ビーム
が得られた。
As a result, an electron beam focused to 34 μm was obtained.

【0137】(実施例3)実施例2と同様の積層基板上
を用いて、電子放出層としてダイヤモンドライクカーボ
ンをカソード電極、第一の絶縁層を覆うように堆積し、
真空容器内で電放出特性を評価した。
Example 3 Using the same laminated substrate as in Example 2, diamond-like carbon was deposited as an electron emission layer so as to cover the cathode electrode and the first insulating layer,
The electron emission characteristics were evaluated in a vacuum container.

【0138】その結果、34μmの電子ビームが得られ
るとともに、第一の絶縁層上のダイヤモンドライクカー
ボンからは電子放出せずに、高効率が実現できた。
As a result, an electron beam of 34 μm was obtained, and high efficiency could be realized without emitting electrons from diamond-like carbon on the first insulating layer.

【0139】(実施例4)本実施例は、図11に示され
る電子放出素子の構成について説明する。基板1にガラ
スを用い、十分洗浄を行った後、スパッタ法によりカソ
ード電極2として厚さ300nmのTiを堆積した後、
第一の絶縁層4としてSiNxをCVD法により100
nm堆積し、続いて第二の絶縁層5としてSiO2を3
00nm堆積し、更に、ゲート電極6として、スパッタ
法でTaを100nm堆積した。
Example 4 In this example, the structure of the electron-emitting device shown in FIG. 11 will be described. After using glass for the substrate 1 and performing sufficient cleaning, after depositing Ti with a thickness of 300 nm as the cathode electrode 2 by the sputtering method,
The first insulating layer 4 is made of SiNx 100 by the CVD method.
nm deposition, followed by 3 SiO 2 as a second insulating layer 5.
Then, the gate electrode 6 was deposited to a thickness of 100 nm by the sputtering method.

【0140】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとRIEによるドライエッチングに
より、ゲート電極6に104個のφ0.5μmの貫通孔
7を形成し、続いて、SiO2、SiNxを順にRIE
によりエッチングし、カソード電極2上で停止した。こ
の後、バッファードフッ酸を用いてSiO2をエッチン
グし、貫通孔7を包含する領域のSiO2を除去した。
On the laminated substrate formed as described above, 104 through holes 7 of φ0.5 μm are formed in the gate electrode 6 by dry etching by photolithography and RIE, and then SiO 2 and SiNx are sequentially formed. RIE
Etched by and stopped on the cathode electrode 2. Then, SiO 2 was etched using buffered hydrofluoric acid to remove the SiO 2 in the region including the through hole 7.

【0141】次に、上述の積層基板のカソード電極2表
面に、触媒として8nmのPdOを堆積した後、CVD
法を用いてカーボンナノチューブを成長させ、真空容器
内で評価した。
Next, after depositing 8 nm of PdO as a catalyst on the surface of the cathode electrode 2 of the above-mentioned laminated substrate, CVD is performed.
Carbon nanotubes were grown using the method and evaluated in a vacuum vessel.

【0142】その結果、ゲート電極6とカソード電極2
間の電圧が12Vと低電圧化でき、38μmに収束した
電子ビームが得られた。
As a result, the gate electrode 6 and the cathode electrode 2
The voltage between them was reduced to 12 V, and an electron beam converged to 38 μm was obtained.

【0143】(実施例5)実施例3と同様の貫通孔が形
成された積層基板に、電子放出層として他結晶ダイヤモ
ンド膜を成膜した。
(Embodiment 5) Another crystal diamond film was formed as an electron emission layer on a laminated substrate in which the same through holes as in Embodiment 3 were formed.

【0144】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極とカソード電極間
に14Vのパルス電圧を、電子放出素子上部に、1mm
の距離を隔てて5kVの電圧を印加した蛍光体を配置し
た。
The electron-emitting device manufactured as described above was placed in a vacuum container, and a pulse voltage of 14 V was applied between the gate electrode and the cathode electrode by 1 mm above the electron-emitting device.
Phosphors to which a voltage of 5 kV was applied were arranged at a distance of.

【0145】その結果、38μmに収束した電子ビーム
が得られた。また、電子放出層としてアモルファスカー
ボン膜を用いることでも、収束した電子ビームが得られ
る。
As a result, an electron beam converged to 38 μm was obtained. A converged electron beam can also be obtained by using an amorphous carbon film as the electron emission layer.

【0146】(実施例6)本実施例では、図10に示さ
れる電子放出素子の構成について説明する。基板1に石
英を用い、十分洗浄を行った後、スパッタ法によりカソ
ード電極2として厚さ300nmのTiを堆積した後、
電子放出層3としてCVD法を用いてダイヤモンドライ
クカーボン膜を80nm堆積した。
(Embodiment 6) In this embodiment, the structure of the electron-emitting device shown in FIG. 10 will be described. After using quartz for the substrate 1 and performing sufficient cleaning, after depositing Ti with a thickness of 300 nm as the cathode electrode 2 by the sputtering method,
As the electron emission layer 3, a diamond-like carbon film having a thickness of 80 nm was deposited by using the CVD method.

【0147】次に、ダイヤモンドライクカーボン膜上に
第一の絶縁層4としてSiNxをCVD法により100
nm堆積し、続いて第二の絶縁層5としてSiO2を3
00nm堆積し、更に、ゲート電極6として、スパッタ
法でTaを100nm堆積した。
Next, 100 nm of SiNx was deposited as a first insulating layer 4 on the diamond-like carbon film by the CVD method.
nm deposition, followed by 3 SiO 2 as a second insulating layer 5.
Then, the gate electrode 6 was deposited to a thickness of 100 nm by the sputtering method.

【0148】上述のようにして形成した積層基板に、フ
ォトリソグラフィーとRIEによるドライエッチングに
より、ゲート電極6に104個のφ0.5μmの貫通孔
7を形成した。
On the laminated substrate formed as described above, 104 φ0.5 μm through holes 7 were formed in the gate electrode 6 by dry etching by photolithography and RIE.

【0149】ただし、ここでは、先述の104個の貫通
孔群を5μm離して3領域形成した。続いて、Si
2、SiNxを順にRIEによりエッチングし、電子
放出層3上で停止した。
However, in this case, the above-mentioned 104 through-hole groups were separated by 5 μm to form three regions. Then, Si
O 2 and SiNx were sequentially etched by RIE and stopped on the electron emission layer 3.

【0150】この後、バッファードフッ酸を用いてSi
2をエッチングし、貫通孔7を包含する領域のSiO2
を除去した。この結果、貫通孔群と貫通孔群の間のSi
2層は除去されないまま残り、素子の強度が増加し
た。
After that, buffered hydrofluoric acid was used to remove Si.
O 2 is etched to form SiO 2 in a region including the through hole 7.
Was removed. As a result, Si between the through holes
The O 2 layer remained unremoved, increasing the strength of the device.

【0151】以上のようにして製造した電子放出素子
を、真空容器内に配置し、ゲート電極6とカソード電極
2間に15Vのパルス電圧を、電子放出素子上部に、1
mmの距離を隔てて5kVの電圧を印加した蛍光体を配
置した。
The electron-emitting device manufactured as described above is placed in a vacuum container, and a pulse voltage of 15 V is applied between the gate electrode 6 and the cathode electrode 2 to the upper part of the electron-emitting device.
Phosphors to which a voltage of 5 kV was applied were arranged at a distance of mm.

【0152】その結果、50μmに収束した電子ビーム
が得られた。
As a result, an electron beam converged to 50 μm was obtained.

【0153】(実施例7)実施例1〜5において、基板
としてN型シリコン基板を用いても同様の結果が得られ
る。
(Embodiment 7) In Embodiments 1 to 5, the same result is obtained even if an N-type silicon substrate is used as the substrate.

【0154】(実施例8)実施例1から実施例7の素子
を個々に用い、100×100のMTX状に配置してな
る画像形成装置を製造した。一例として、実施例1の素
子を用いた場合について説明する。
(Embodiment 8) An image forming apparatus in which the elements of Embodiments 1 to 7 were individually used and arranged in a 100 × 100 MTX pattern was manufactured. As an example, the case of using the element of Example 1 will be described.

【0155】配線は、図12のようにX配線をカソード
電極2にY配線をゲート電極5にそれぞれ接続して行っ
た。電子放出素子は、104個の貫通孔を一画素とし、
横30μm、縦100μmのピッチで配置した。素子上
部には1mmに距離を隔てた位置に蛍光体をアライメン
トして配置した。蛍光体には5kVの電圧を印加した。
Wiring was performed by connecting the X wiring to the cathode electrode 2 and the Y wiring to the gate electrode 5 as shown in FIG. The electron-emitting device has 104 through holes as one pixel,
It was arranged at a pitch of 30 μm in width and 100 μm in length. Phosphors were aligned and arranged on the upper part of the element at positions separated by 1 mm. A voltage of 5 kV was applied to the phosphor.

【0156】入力信号は、図13に示すような回路を用
いて駆動した。この結果、高精細な画像形成装置が形成
できた。
The input signal was driven by using a circuit as shown in FIG. As a result, a high-definition image forming apparatus could be formed.

【0157】[0157]

【発明の効果】以上説明したように、本発明によれば、
基板上に配置したカソード電極、電子放出層、絶縁層、
ゲート電極とを備え、前記絶縁層の厚さが、前記カソー
ド電極と前記ゲート電極の間の距離よりも薄い構造とす
ることで、電子放出層近傍の電位分布を変化させること
ができ、電子軌道を収束できる。
As described above, according to the present invention,
A cathode electrode, an electron emission layer, an insulating layer arranged on the substrate,
A gate electrode and a structure in which the thickness of the insulating layer is thinner than the distance between the cathode electrode and the gate electrode makes it possible to change the potential distribution in the vicinity of the electron emission layer, and Can converge.

【0158】また、上記構成からなる電子放出素子を適
用することにより、電子源及び画像形成装置の高性能化
が図られるようになる。
By applying the electron-emitting device having the above structure, the electron source and the image forming apparatus can be improved in performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態に係わる電子放出素子の模式
図である。
FIG. 1 is a schematic diagram of an electron-emitting device according to an embodiment of the present invention.

【図2】本発明の電子放出素子の駆動の一例を示す図で
ある。
FIG. 2 is a diagram showing an example of driving an electron-emitting device of the present invention.

【図3】本発明の実施形態に係わる電子放出素子の製造
工程図である。
FIG. 3 is a manufacturing process diagram of the electron-emitting device according to the embodiment of the present invention.

【図4】本発明の電子放出素子の実施形態の電子軌道を
示す図である。
FIG. 4 is a diagram showing electron trajectories of an embodiment of an electron-emitting device of the present invention.

【図5】本発明の電子放出素子の実施形態の電子ビーム
及び入力信号と出力信号の結果を示す図である。
FIG. 5 is a diagram showing a result of an electron beam and an input signal and an output signal of the embodiment of the electron emitting device of the present invention.

【図6】本発明の電子放出素子の実施形態の構成の一例
を示す図である。
FIG. 6 is a diagram showing an example of a configuration of an embodiment of an electron-emitting device of the present invention.

【図7】本発明の電子放出素子の実施形態の構成の一例
を示す図である。
FIG. 7 is a diagram showing an example of a configuration of an embodiment of an electron-emitting device of the present invention.

【図8】図7に示す素子構造の電子放出素子の駆動の様
子を示す図である。
FIG. 8 is a diagram showing how an electron-emitting device having the device structure shown in FIG. 7 is driven.

【図9】本発明の電子放出素子の実施形態の構成の一例
を示す図である。
FIG. 9 is a diagram showing an example of a configuration of an embodiment of an electron-emitting device of the present invention.

【図10】本発明の電子放出素子の実施形態の構成の一
例を示す図である。
FIG. 10 is a diagram showing an example of a configuration of an embodiment of an electron-emitting device of the present invention.

【図11】本発明の電子放出素子の実施形態の構成の一
例を示す図である。
FIG. 11 is a diagram showing an example of a configuration of an embodiment of an electron-emitting device of the present invention.

【図12】本発明の電子放出素子の実施形態を、マトリ
クス状に配置した模式図である。
FIG. 12 is a schematic view in which embodiments of the electron-emitting device of the present invention are arranged in a matrix.

【図13】本発明の電子放出素子の実施形態を用いて、
画像形成装置を形成した模式図である。
FIG. 13 is a diagram showing an embodiment of the electron-emitting device of the present invention,
It is a schematic diagram which formed the image forming apparatus.

【図14】本発明の画像形成装置に用いた蛍光体の一例
を示す模式図である。
FIG. 14 is a schematic diagram showing an example of a phosphor used in the image forming apparatus of the present invention.

【図15】本発明の電子放出素子を用いて、画像形成装
置を形成した模式図である。
FIG. 15 is a schematic diagram in which an image forming apparatus is formed by using the electron-emitting device of the present invention.

【図16】従来の電子放出素子を示す模式図である。FIG. 16 is a schematic view showing a conventional electron-emitting device.

【図17】従来の電子放出素子を示す模式図である。FIG. 17 is a schematic view showing a conventional electron-emitting device.

【図18】従来の電子放出素子を示す模式図である。FIG. 18 is a schematic view showing a conventional electron-emitting device.

【図19】従来の電子放出素子を示す模式図である。FIG. 19 is a schematic view showing a conventional electron-emitting device.

【図20】従来の電子放出素子を示す模式図である。FIG. 20 is a schematic view showing a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 カソード電極 3 電子放出層 4 第一の絶縁層 5 第二の絶縁層 6 ゲート電極 7 貫通孔 8 アノード電極(蛍光体) 9 開口領域 141 黒色導電材 142 蛍光体 1111 電子源基体 1112 X方向配線 1113 Y方向配線 1114 電子放出素子 1121 リアプレート 1122 側壁 1123 基板 1124 蛍光膜 1125 メタルバック 1126 フェースプレート 1127 外囲器 1301 表示パネル 1302 スイッチング素子 1303 制御回路 1304 シフトレジスタ 1305 ラインメモリ 1306 同期信号分離回路 1307 変調信号発生器 1 substrate 2 cathode electrode 3 Electron emission layer 4 First insulating layer 5 Second insulating layer 6 Gate electrode 7 through holes 8 Anode electrode (phosphor) 9 Opening area 141 black conductive material 142 phosphor 1111 Electron source substrate 1112 X-direction wiring 1113 Y-direction wiring 1114 Electron-emitting device 1121 rear plate 1122 side wall 1123 substrate 1124 fluorescent film 1125 metal back 1126 Face plate 1127 envelope 1301 display panel 1302 switching element 1303 control circuit 1304 shift register 1305 line memory 1306 Sync signal separation circuit 1307 Modulation signal generator

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 基板上に配置されたカソード電極と、該
カソード電極上に配置され、複数の開口を有する絶縁層
と、該絶縁層上に配置され、各々が前記絶縁層の複数の
開口上に配置された複数の貫通孔を有するゲート電極
と、少なくとも前記絶縁層の開口内に位置する前記カソ
ード電極上に配置された電子放出層とを有する電子放出
素子であって、 前記絶縁層に配置された複数の開口における前記ゲート
電極側の端部と、前記ゲート電極に配置された複数の開
口における前記カソード電極側の端部との間が空隙であ
ることを特徴とする電子放出素子。
1. A cathode electrode arranged on a substrate, an insulating layer arranged on the cathode electrode and having a plurality of openings, and arranged on the insulating layer, each on a plurality of openings of the insulating layer. An electron-emitting device having a gate electrode having a plurality of through-holes arranged in the insulating layer, and an electron-emitting layer arranged at least on the cathode electrode located in the opening of the insulating layer, wherein the electron-emitting device is arranged in the insulating layer. An electron-emitting device characterized in that a gap is formed between the end of the plurality of openings formed on the side of the gate electrode and the end of the plurality of openings arranged on the gate electrode on the side of the cathode electrode.
【請求項2】 前記ゲート電極の、前記複数の開口が配
置されている領域よりも外側の領域において、前記絶縁
層と前記ゲート電極とが接続されてなることを特徴とす
る請求項1に記載の電子放出素子。
2. The insulating layer and the gate electrode are connected to each other in a region of the gate electrode outside a region in which the plurality of openings are arranged. Electron-emitting device.
【請求項3】 前記電子放出層は、前記カソード電極と
前記絶縁層との間に配置されることを特徴とする請求項
1に記載の電子放出素子。
3. The electron-emitting device according to claim 1, wherein the electron-emitting layer is disposed between the cathode electrode and the insulating layer.
【請求項4】 複数の電子放出素子が配列された電子源
であって、前記電子放出素子が請求項1又は2に記載の
電子放出素子であることを特徴とする電子源。
4. An electron source in which a plurality of electron-emitting devices are arranged, wherein the electron-emitting device is the electron-emitting device according to claim 1 or 2.
【請求項5】 電子源と蛍光体とを有する画像形成装置
であって、前記電子源が請求項4に記載の電子源である
ことを特徴とする画像形成装置。
5. An image forming apparatus having an electron source and a phosphor, wherein the electron source is the electron source according to claim 4.
【請求項6】 基板上に配置されたカソード電極と該カ
ソード電極上に配置された絶縁層と、該絶縁層上に配置
されたゲート電極と、前記ゲート電極から少なくとも前
記絶縁層にまで亘り形成された複数の貫通孔と、少なく
とも前記貫通孔内に位置する前記カソード電極上に配置
された電子放出層と、を有する電子放出素子であって、 少なくとも前記貫通孔の形成された開口領域の全部又は
一部において、前記絶縁層の厚さが前記カソード電極と
前記ゲート電極間の距離よりも薄いことを特徴とする電
子放出素子。
6. A cathode electrode arranged on a substrate, an insulating layer arranged on the cathode electrode, a gate electrode arranged on the insulating layer, and formed from the gate electrode to at least the insulating layer. An electron emission layer having a plurality of through holes formed therein, and an electron emission layer disposed on the cathode electrode located at least in the through hole, wherein at least the entire opening region in which the through holes are formed. Alternatively, in part, the thickness of the insulating layer is thinner than the distance between the cathode electrode and the gate electrode.
【請求項7】 前記電子放出層が、前記カソード電極と
前記絶縁層の間に積層されていることを特徴とする請求
項6に記載の電子放出素子。
7. The electron-emitting device according to claim 6, wherein the electron-emitting layer is laminated between the cathode electrode and the insulating layer.
【請求項8】 前記電子放出層が、前記貫通孔内にだけ
配されていることを特徴とする請求項6又は7に記載の
電子放出素子。
8. The electron emitting device according to claim 6, wherein the electron emitting layer is provided only in the through hole.
【請求項9】 前記電子放出層が、電子を放出する領域
では前記カソード電極と直接接続されていて、電子を放
出しない領域では前記絶縁層を介して前記カソード電極
と接続されていることを特徴とする請求項6に記載の電
子放出素子。
9. The electron emission layer is directly connected to the cathode electrode in a region that emits electrons, and is connected to the cathode electrode through the insulating layer in a region that does not emit electrons. The electron-emitting device according to claim 6.
【請求項10】 前記貫通孔に接する部分のカソード電
極面が、他の部分のカソード電極面よりも下側にあるこ
とを特徴とする請求項6から9のいずれか1項に記載の
電子放出素子。
10. The electron emission according to claim 6, wherein the cathode electrode surface of the portion in contact with the through hole is lower than the cathode electrode surface of the other portion. element.
【請求項11】 前記カソード電極と前記ゲート電極の
間に、一定の間隔で前記カソード電極と前記ゲート電極
の間の距離と同じ厚さの絶縁層が配されていることを特
徴とする請求項6から10のいずれか1項に記載の電子
放出素子。
11. The insulating layer having the same thickness as the distance between the cathode electrode and the gate electrode is arranged at a constant interval between the cathode electrode and the gate electrode. The electron-emitting device according to any one of 6 to 10.
【請求項12】 前記電子放出層が、炭素を主成分とす
ることを特徴とする請求項6から11のいずれか1項に
記載の電子放出素子。
12. The electron emitting device according to claim 6, wherein the electron emitting layer contains carbon as a main component.
【請求項13】 前記電子放出層が、正の数値のバンド
ギャップを有することを特徴とする請求項6から11の
いずれか1項に記載の電子放出素子。
13. The electron-emitting device according to claim 6, wherein the electron-emitting layer has a positive bandgap.
【請求項14】 前記電子放出層は、ダイヤモンドライ
クカーボン膜またはアモルファスカーボン膜であること
を特徴とする請求項6から13のいずれか1項に記載の
電子放出素子。
14. The electron-emitting device according to claim 6, wherein the electron-emitting layer is a diamond-like carbon film or an amorphous carbon film.
【請求項15】 前記電子放出層が、前記カソード電極
と触媒性導電層を介して接続され、前記電子放出層が炭
素を主成分とし、且つ、その先端が円錐形状若しくは角
錐形状をなすことを特徴とする請求項6から14のいず
れか1項に記載の電子放出素子。
15. The electron emission layer is connected to the cathode electrode via a catalytic conductive layer, the electron emission layer contains carbon as a main component, and its tip has a conical shape or a pyramidal shape. The electron-emitting device according to any one of claims 6 to 14, which is characterized.
【請求項16】 基板上にカソード電極とゲート電極と
が積層されるとともに、前記カソード電極とゲート電極
との間に第1の絶縁層と第2の絶縁層とが積層され、前
記ゲート電極から少なくとも前記絶縁層に亘り形成され
た複数の貫通孔を有し、前記カソード電極から該カソー
ド電極上に配された電子放出層に向けて電子を輸送し該
電子放出層から電子を放出する電子放出素子であって、 少なくとも前記貫通孔の形成された開口領域の全部又は
一部において、前記第2の絶縁層が形成されていないこ
とを特徴とする電子放出素子。
16. A cathode electrode and a gate electrode are laminated on a substrate, and a first insulating layer and a second insulating layer are laminated between the cathode electrode and the gate electrode. Electron emission having a plurality of through holes formed at least over the insulating layer, transporting electrons from the cathode electrode toward the electron emission layer arranged on the cathode electrode and emitting electrons from the electron emission layer An electron-emitting device, wherein the second insulating layer is not formed in at least all or part of the opening region in which the through hole is formed.
【請求項17】 請求項6から16のうちいずれか1項
に記載の電子放出素子を複数個配置されてなることを特
徴とする電子源。
17. An electron source comprising a plurality of electron-emitting devices according to claim 6 arranged therein.
【請求項18】 前記複数の電子放出素子がマトリクス
配線されてなることを特徴とする請求項17に記載の電
子源。
18. The electron source according to claim 17, wherein the plurality of electron-emitting devices are arranged in matrix.
【請求項19】 請求項6から16のうちいずれか1項
に記載の電子放出素子から放出された電子を補足するア
ノード電極と、 該アノード電極に配設され画像を形成する画像形成部材
とを有することを特徴とする画像形成装置。
19. An anode electrode for supplementing electrons emitted from the electron-emitting device according to claim 6, and an image forming member arranged on the anode electrode for forming an image. An image forming apparatus having.
【請求項20】 前記画像形成部材は、蛍光体であるこ
とを特徴とする請求項19記載の画像形成装置。
20. The image forming apparatus according to claim 19, wherein the image forming member is a phosphor.
JP2001304604A 2001-09-28 2001-09-28 Electron emission element, electron source, and image forming device Withdrawn JP2003109488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001304604A JP2003109488A (en) 2001-09-28 2001-09-28 Electron emission element, electron source, and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304604A JP2003109488A (en) 2001-09-28 2001-09-28 Electron emission element, electron source, and image forming device

Publications (1)

Publication Number Publication Date
JP2003109488A true JP2003109488A (en) 2003-04-11

Family

ID=19124500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304604A Withdrawn JP2003109488A (en) 2001-09-28 2001-09-28 Electron emission element, electron source, and image forming device

Country Status (1)

Country Link
JP (1) JP2003109488A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052931A (en) * 2005-08-15 2007-03-01 Sony Corp Cathode panel for cold-cathode field electron emission display device, as well as, cold cathode field electron emission display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052931A (en) * 2005-08-15 2007-03-01 Sony Corp Cathode panel for cold-cathode field electron emission display device, as well as, cold cathode field electron emission display device

Similar Documents

Publication Publication Date Title
JP3774682B2 (en) Electron emitting device, electron source, and image forming apparatus
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
KR100431211B1 (en) Electron-emitting device, electron-emitting apparatus, image display apparatus, and light-emitting apparatus
JP4741764B2 (en) Electron emitter
US7012362B2 (en) Electron-emitting devices, electron sources, and image-forming apparatus
JP2001167693A (en) Electron emission element, electron source and image forming device and method of fabricating electron emission element
US6583582B2 (en) Method of driving electron source and image-forming apparatus and method of manufacturing electron source and image-forming apparatus
JP4086753B2 (en) Image forming apparatus and drive control method thereof
JP3927865B2 (en) Electron source driving apparatus and driving method, and image forming apparatus driving method
JP3689656B2 (en) Electron emitting device, electron source, and image forming apparatus
JP2003016913A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP4810010B2 (en) Electron emitter
JP2003109488A (en) Electron emission element, electron source, and image forming device
JP2003016907A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP4593816B2 (en) Electron emitting device, image forming apparatus, and method of manufacturing electron emitting device
JP2002184301A (en) Electron emitting element and its driving method, and electron source and image forming device
JP2002100279A (en) Electron emission element, driving method thereof, electron source, and image forming device
JP2003092056A (en) Electron emitting element, electron source and image forming device
JP2001167694A (en) Electron emission element, electron source and image forming device and method of fabricating the electron emission element
JP2003016912A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2001312959A (en) Electron emission element, electron source and image- forming device
JP2003016906A (en) Electron emitting element, electron source and image forming device
JP2003016909A (en) Electron emitting element, electron source and image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202