JP2001167694A - Electron emission element, electron source and image forming device and method of fabricating the electron emission element - Google Patents

Electron emission element, electron source and image forming device and method of fabricating the electron emission element

Info

Publication number
JP2001167694A
JP2001167694A JP34942299A JP34942299A JP2001167694A JP 2001167694 A JP2001167694 A JP 2001167694A JP 34942299 A JP34942299 A JP 34942299A JP 34942299 A JP34942299 A JP 34942299A JP 2001167694 A JP2001167694 A JP 2001167694A
Authority
JP
Japan
Prior art keywords
electrode
electron
emitting device
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34942299A
Other languages
Japanese (ja)
Inventor
Shinichi Kawate
信一 河手
Takeo Tsukamoto
健夫 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34942299A priority Critical patent/JP2001167694A/en
Publication of JP2001167694A publication Critical patent/JP2001167694A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element, realizing an improvement in electron orbit binding and electron emission efficiency and also realizing in an inhibition of a potential drop of an upper electrode. SOLUTION: The electron emission element includes a convex structure, which has an insulating layer 3 on a substrate 1 and a high potential electrode 4 extended from the upper surface portion to the sidewall of the insulating layer 3; a low potential electrode 2; and paired electron emission portions 5a and 5b formed on the sidewall of the convex structure while intervening a gap G therebetween. The high potential electrode 4 has a buried electrode 4b having a more thick thickness than that of an upper electrode 4b on the sidewall of the convex structure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子放出素子、及び
これを用いた電子源及び画像表示装置と、電子放出素子
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source and an image display device using the same, and a method of manufacturing the electron-emitting device.

【0002】[0002]

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子と冷陰極電子放出素子の2種類のものが
知られている。冷陰極電子放出素子には電界放出型(以
下、「FE型」という。)、金属/絶縁層/金属型(以
下、「MIM型」という。)や表面伝導型電子放出素子
等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices, a thermionic electron-emitting device and a cold cathode electron-emitting device, are known. The cold cathode electron emitting device includes a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron emitting device, and the like.

【0003】FE型の例としてはW.P.Dyke&
W.W.Dolan,"FieldEmission",
Advance in Electron Physi
cs,8,89(1956)あるいはC.A.Spin
dt,PHYSICALProperties of
thin−film field emission
cathodes with molybdenium
cones",J.Appl.Phys.,47,5
248(1976)等に開示されたものが知られてい
る。
As an example of the FE type, W. P. Dyke &
W. W. Dolan, "FieldEmission",
Advance in Electron Physi
cs, 8, 89 (1956) or C.I. A. Spin
dt, PHYSICAL PROperties of
thin-film field emission
cathodes with molebdenium
cones ", J. Appl. Phys., 47, 5
248 (1976) and the like are known.

【0004】MIM型の例としてはC.A.Mead,
“Operation of Tunnel−Emis
sion DevIces“,J.Apply.Phy
s.,32,646(1961)等に開示されたものが
知られている。
As an example of the MIM type, C.I. A. Mead,
“Operation of Tunnel-Emis
sion Devices ", J. Apply. Phys.
s. , 32, 646 (1961).

【0005】また、最近の例では、Toshiaki.
Kusunoki,“Fluctuation−fre
e electron emission from
non−formed metal−insulato
r−metal(MIM)cathodes Fabr
icated by low current Ano
dic oxidation",Jpn.J.App
l.Phys.vol.32(1993)pp.L16
95,Mutsumi suzuki etal“An
MIM−Cathode Array for Ca
thode luminescent Display
s",IDW'96,(1996)pp.529等が研究
されている。
In a recent example, Toshiaki.
Kusunoki, “Fractation-fre
e electron emission from
non-formed metal-insulato
r-metal (MIM) cathodes Fabr
icated by low current Ano
dic oxidation ", Jpn. J. App.
l. Phys. vol. 32 (1993) pp. L16
95, Mutsumi suzuki et al "An
MIM-Cathode Array for Ca
side luminescent display
s ", IDW'96, (1996) pp. 529 and the like have been studied.

【0006】表面伝導型の例としては、特開平8−26
4112号公報、特開平3−20941号公報、特開平
9−82214号公報、特開平7−235256号公報
等がある。
An example of the surface conduction type is disclosed in JP-A-8-26.
No. 4,112, JP-A-3-20941, JP-A-9-82214, JP-A-7-235256, and the like.

【0007】[0007]

【発明が解決しようとする課題】画像表示装置において
は、近年、より高精細な解像度が要求されている。
In recent years, higher resolution has been required for image display devices.

【0008】従って、このような電子放出素子において
は、電子の軌道をより正確に制御してより高精細なビー
ムを得ること、及び、軌道制御に関わる効率の低下を防
ぐことが、技術開発上の課題となっている。
Therefore, in such an electron-emitting device, it is necessary to control the trajectory of electrons more precisely to obtain a higher-definition beam, and to prevent a decrease in efficiency related to trajectory control in technical development. Has become an issue.

【0009】高精細なビーム径を得るための従来技術と
しては、例えばFE型電子放出素子では、特開平7−6
714号公報に開示されているように、電子放出電極、
電子引き出し電極の他に、電子を収束させるための電極
を放出部上部に配置し、電子軌道を収束する手法や、特
開平9−63461号公報に開示されているように、収
束電極を電子放出部と同一平面上に配置した構造等が提
案されているが、作製方法の複雑さや、素子面積の増
加、後に述べる電子放出効率の低下等が問題であった。
As a conventional technique for obtaining a high-definition beam diameter, for example, Japanese Patent Application Laid-Open No.
No. 714, an electron emission electrode,
In addition to the electron extraction electrode, an electrode for converging electrons is arranged above the emission section to converge the electron trajectory, or as disclosed in Japanese Patent Application Laid-Open No. 9-63461, the converging electrode is used to emit electrons. Although a structure or the like arranged on the same plane as the part has been proposed, there have been problems with the complexity of the manufacturing method, an increase in the element area, a decrease in the electron emission efficiency described later, and the like.

【0010】本発明は、上記のような従来技術の問題を
解決するためになされたものであって、その目的とする
所は、電子軌道の収束と電子放出効率の向上とを実現
し、上部電極の電圧降下の抑制を実現した電子放出素子
を提供することにある。また、この電子放出素子を用い
た電子源及び画像形成装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art. It is an object of the present invention to realize convergence of electron orbits and improvement of electron emission efficiency. An object of the present invention is to provide an electron-emitting device that can suppress a voltage drop of an electrode. Another object of the present invention is to provide an electron source and an image forming apparatus using the electron-emitting device.

【0011】[0011]

【課題を解決するための手殴】上記目的を達成するため
に本発明にあっては、基板上に、絶縁層と該絶縁層の上
面部から側壁部に到達するように配置される第1の電極
を有する凸型構造部と、第2の電極とを備え、前記凸型
構造部の側壁部に、対となるように間隙を有し配置さ
れ、それぞれ前記第1の電極または第2の電極に接続す
る電子放出部を備えた電子放出素子において、前記第1
の電極は、前記凸型構造部の側壁部における膜厚よりも
厚い膜厚を有する部位を有することを特徴とする電子放
出素子。
In order to achieve the above object, according to the present invention, there is provided an insulating layer and a first layer disposed on the substrate so as to reach the side wall from the upper surface of the insulating layer. A convex structure portion having a first electrode and a second electrode, and disposed on the side wall portion of the convex structure portion so as to form a pair so as to form a pair, and the first electrode or the second electrode is respectively provided. An electron-emitting device comprising an electron-emitting portion connected to an electrode, wherein the first
Wherein the electrode has a portion having a thickness greater than the thickness of the side wall of the convex structure.

【0012】前記第1の電極の厚い膜厚を有する部位
は、前記絶縁層に埋め込まれていることも好適である。
[0012] It is also preferable that the thick portion of the first electrode is buried in the insulating layer.

【0013】前記対となる電子放出部の間の間隙の幅を
D、前記第1の電極の凸型構造部の側壁部における電子
放出部の上下端間の距離をT1とした時に、T1<20
0Dであることも好適である。
When the width of the gap between the pair of electron emitting portions is D, and the distance between the upper and lower ends of the electron emitting portion on the side wall of the convex structure of the first electrode is T1, T1 < 20
0D is also suitable.

【0014】第1の電極の上方に設けられて電子を捕捉
する陽極を備え、前記第1の電極の幅をW、前記基板上
面から前記陽極までの距離をH、前記第1の電極と第2
の電極の問の印加電圧をVf、前記第2の電極と陽極の
間の印加電圧をVaとした時に、前記幅Wが、HVf/
(円周率π×Va)の1/2倍以上、15倍以下とされ
ていることも好適である。
An anode is provided above the first electrode for capturing electrons. The width of the first electrode is W, the distance from the upper surface of the substrate to the anode is H, and the first electrode and the first electrode are connected to each other. 2
When the applied voltage between the electrodes is Vf and the applied voltage between the second electrode and the anode is Va, the width W becomes HVf /
It is also preferable that the ratio is set to be equal to or more than 1/2 times and equal to or less than 15 times of (circumference π × Va).

【0015】前記基板の平面の鉛直上方から見て、前記
第1の電極と第2の電極の重なり部がないことも好適で
ある。
It is also preferable that there is no overlapping portion between the first electrode and the second electrode when viewed from vertically above the plane of the substrate.

【0016】電子源にあっては、基板上に、上記記載の
電子放出素子の複数を配置したことを特徴とする。
In the electron source, a plurality of the above-described electron-emitting devices are arranged on a substrate.

【0017】画像形成装置にあっては、上記記載の電子
源と、蛍光体とを有し、前記電子源からの放出電子を対
向する前記蛍光体に照射することにより画像を形成する
ことを特徴とする。
An image forming apparatus has the above-described electron source and a phosphor, and forms an image by irradiating the emitted phosphor from the electron source to the opposing phosphor. And

【0018】また、基板上に、絶縁層と該絶縁層の上面
部から側壁部に到達するように配置される第1の電極を
有する凸型構造部と、第2の電極とを備え、前記凸型構
造部の側壁部に、対となるように間隙を有し配置され、
それぞれ前記第1の電極または第2の電極に接続する電
子放出部を備えた電子放出素子の製造方法において、前
記絶縁層により第2の電極から隔てられた凹部を形成す
る工程と、前記凹部に第1の電極の厚い膜厚を有する部
位となる埋め込み電極を製膜形成する工程と、前記絶縁
層及び埋め込み電極の上に該絶縁層の側壁部に到達する
第1の電極の上部電極を製膜形成する工程と、を有する
ことを特徴とする。
In addition, a convex structure having an insulating layer, a first electrode disposed so as to reach a side wall from an upper surface of the insulating layer, and a second electrode is provided on the substrate; On the side wall portion of the convex structure portion, arranged with a gap so as to form a pair,
A method of manufacturing an electron-emitting device having an electron-emitting portion connected to the first electrode or the second electrode, wherein a step of forming a recess separated from the second electrode by the insulating layer; Forming a buried electrode to be a portion having a large thickness of the first electrode; and forming an upper electrode of the first electrode reaching the side wall of the insulating layer on the insulating layer and the buried electrode. Forming a film.

【0019】[0019]

【発明の実施の形態】本発明の特徴的な構成及び作用に
関する説明の前に、凸型構造部を有する電子放出素子の
前提となる技術と、電子の運動について説明を行なう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Prior to the description of the characteristic structure and operation of the present invention, a description will be given of a technique which is a premise of an electron-emitting device having a convex structure and a movement of electrons.

【0020】nmオーダーの間隙を置いて対向する一対
の電極から構成される電子放出素子の上方に距離Hを隔
てて陽極を構成したときに、一対の電極のうち高電位が
印加される電極と低電位が印加される電極間の電位差を
をVfとし、低電位電極と陽極との間に印加されている
電圧Vaを印加する構成において、SID 98Dig
est、Okuda,et.al(p185〜p18
8)によると、この素子にVfを印加すると低電位電極
の先端から対向する高電位電極に向かって電子が放出さ
れ、電子が高電位電極の先端部で等方的に散乱すること
が分かっている。
When an anode is formed at a distance H above an electron-emitting device composed of a pair of electrodes facing each other with a gap on the order of nm, an electrode to which a high potential is applied is selected from the pair of electrodes. In a configuration in which the potential difference between the electrodes to which the low potential is applied is Vf and the voltage Va applied between the low potential electrode and the anode is applied, the SID 98Dig
est, Okuda, et. al (p185 to p18
According to 8), when Vf is applied to this element, electrons are emitted from the tip of the low potential electrode toward the opposite high potential electrode, and the electrons are isotropically scattered at the tip of the high potential electrode. I have.

【0021】高電位電極から放出された電子の多くは高
電位電極で数回の弾性散乱(多重散乱)が繰り返され、
特徴距離Xsを越えた電子が陽極に到達する。
Most of the electrons emitted from the high potential electrode are repeatedly elastically scattered (multiple scattering) several times by the high potential electrode.
Electrons exceeding the characteristic distance Xs reach the anode.

【0022】ここでXsはHVf/(πVa)にほぼ等
しく、例えばVa=10(KV),Vf=15(V),
H=2(mm)では約1μm程度である。
Here, Xs is substantially equal to HVf / (πVa), for example, Va = 10 (KV), Vf = 15 (V),
When H = 2 (mm), it is about 1 μm.

【0023】効率は多重散乱による電子が特徴距離Xs
を越えるまでの間に、多重散乱によって高電位電極に一
部吸収されることによる電子数の減少に支配されてい
る。
The efficiency is such that the electrons due to multiple scattering have the characteristic distance Xs
In the meantime, the number of electrons is governed by a decrease in the number of electrons due to partial absorption by the high potential electrode due to multiple scattering.

【0024】数十eV程度の電子の散乱に伴い散乱され
る割合βについては(明らかでない部分もあるが)、一
回につき0.1から0.5程度と見積もられている。
It is estimated that the ratio β which is scattered by the electron scattering of about several tens eV (although there is a part which is not clear) is about 0.1 to 0.5 each time.

【0025】このような散乱機構で、βが1以下である
ことから、真空中に取り出される電子の量はべき乗で減
少していくことが分かる。
Since β is equal to or less than 1 in such a scattering mechanism, it can be seen that the amount of electrons taken out in vacuum decreases by a power.

【0026】この後、真空に取り出された電子は陽極と
素子との間に形成された電位の影響を受けた軌道を描い
て陽極に到達する。
Thereafter, the electrons extracted in a vacuum reach the anode along a trajectory affected by the potential formed between the anode and the element.

【0027】本発明はこの散乱による電子の高電位電極
(第1の電極)への散乱の回数(落下の回数)を減少す
るだけでなく、さらに放出された電子が電極の配置と電
位を反映した電位分布の影響を受けて軌道を変える収束
作用を受け、陽極に到達するように単純な構成で実現さ
れるように鋭意検討されたものである。
According to the present invention, not only the number of times of the scattering of electrons to the high potential electrode (the first electrode) due to the scattering (the number of times of drop) is reduced, but also the emitted electrons reflect the arrangement and the potential of the electrodes. The convergence effect of changing the trajectory under the influence of the applied potential distribution has been earnestly studied so as to be realized with a simple configuration so as to reach the anode.

【0028】以上から、多重散乱による電子数の減少を
防ぐ、すなわち効率の低下を防ぐためには、間隙位置か
ら高電位電極(第1の電極)の上部までの距離を出来る
だけ小さい値になるように構成することで、多重散乱に
よる電子数の減少を防ぐことが可能となる。従って、高
電位電極を極力薄く構成し、間隙位置を極力高電位電極
に近づけることで、効率の低下を防ぐことが可能とな
る。
From the above, in order to prevent a decrease in the number of electrons due to multiple scattering, that is, to prevent a decrease in efficiency, the distance from the gap position to the upper portion of the high potential electrode (first electrode) should be as small as possible. With this configuration, it is possible to prevent a decrease in the number of electrons due to multiple scattering. Therefore, it is possible to prevent a decrease in efficiency by configuring the high-potential electrode as thin as possible and making the gap position as close as possible to the high-potential electrode.

【0029】しかしながら、高電位電極(第1の電極)
の膜厚が薄くなり過ぎると、電気抵抗が上昇し、駆動電
圧を印加した際に、電源より遠いほど、より大きな電圧
降下を生じるので、電子放出の特性が場所により異なっ
てしまう場合があるために、本発明では、間隙を有する
側壁部の高電位電極の膜厚を薄くして、多重散乱による
電子数の減少を防ぐとともに、間隙を有する側壁部以外
の前記高電位電極の膜厚を厚くして、電気抵抗の上昇を
押え、場所による電子放出の特性バラツキを抑えること
ができる。
However, a high-potential electrode (first electrode)
If the film thickness is too thin, the electric resistance increases, and when a drive voltage is applied, a greater voltage drop occurs farther from the power supply, so that the characteristics of electron emission may vary from place to place. In the present invention, the thickness of the high-potential electrode on the side wall portion having the gap is reduced to prevent a decrease in the number of electrons due to multiple scattering, and the thickness of the high-potential electrode other than the side wall portion having the gap is increased. As a result, it is possible to suppress an increase in the electric resistance and suppress a variation in the characteristic of electron emission depending on a place.

【0030】以下に図面を用いて、本発明の特徴的な構
成について述べる。
The characteristic structure of the present invention will be described below with reference to the drawings.

【0031】はじめに、本発明の電子放出素子101の
一例の構成を図面を用いて説明する。図1(a)は本発
明の電子放出素子101の断面構成説明図、図1(b)
は上面図である。図1において、1は基板、2は低電位
電極(第2の電極)、3は絶縁層、4は高電位電極(第
1の電極)であり、4aは高電位電極4の端部側の一部
である上部電極、4bは絶縁層3内に埋め込まれ、厚い
膜厚の部位となる高電位電極4の基部側の一部である埋
め込み電極である。
First, the configuration of an example of the electron-emitting device 101 of the present invention will be described with reference to the drawings. FIG. 1A is an explanatory view of a cross-sectional configuration of an electron-emitting device 101 of the present invention, and FIG.
Is a top view. In FIG. 1, reference numeral 1 denotes a substrate, 2 denotes a low-potential electrode (second electrode), 3 denotes an insulating layer, 4 denotes a high-potential electrode (first electrode), and 4a denotes an end of the high-potential electrode 4. The upper electrode 4b, which is a part, is a buried electrode that is buried in the insulating layer 3 and is a part of the base side of the high-potential electrode 4 that is a part having a large thickness.

【0032】5aは上部電極4aに電気的に接続された
電子放出部、5bは低電位電極2に電気的に接続された
電子放出部である。
Reference numeral 5a denotes an electron emission portion electrically connected to the upper electrode 4a, and 5b denotes an electron emission portion electrically connected to the low potential electrode 2.

【0033】図1(b)に示すように、高電位電極4の
上部電極4aの幅はW、長さはL1であり、電子放出部
5a、5bの長さはL2である。次に、本発明の電子放
出素子101を真空容器内で上方に電子を捕捉する陽極
を設けた場合について、図2を用いて説明する。
As shown in FIG. 1B, the width of the upper electrode 4a of the high-potential electrode 4 is W, the length is L1, and the length of the electron-emitting portions 5a and 5b is L2. Next, a case where the electron-emitting device 101 of the present invention is provided with an anode for capturing electrons in the upper part in a vacuum vessel will be described with reference to FIG.

【0034】図2において、21は陽極、22は真空容
器、Vfは高電位電極4と低電位電極2の間に印加され
る電圧、Ifはこの時流れる素子電流、Vaは低電位電
極2と陽極21との間に印加されている電圧、Ieは電
子放出電流である。Hは低電位電極2と陽極21との間
の距離である。
In FIG. 2, 21 is an anode, 22 is a vacuum vessel, Vf is a voltage applied between the high-potential electrode 4 and the low-potential electrode 2, If is a device current flowing at this time, and Va is a voltage applied to the low-potential electrode 2. The voltage applied between the anode 21 and Ie is an electron emission current. H is the distance between the low potential electrode 2 and the anode 21.

【0035】このような配置において電子の放出部(図
2のS1部)を拡大したものが図3である。図3におい
て、Dは高電位電極4と低電位電極2との間の間隙Gの
距離、T1は高電位電極4の上部電極4aを含む高電位
領域HETの側壁部5a1の上下間の距離である。
FIG. 3 is an enlarged view of an electron emitting portion (S1 portion in FIG. 2) in such an arrangement. 3, D is the distance of the gap G between the high-potential electrode 4 and the low-potential electrode 2, and T1 is the distance between the top and bottom of the side wall 5a1 of the high-potential region HET including the upper electrode 4a of the high-potential electrode 4. is there.

【0036】ここで高電位電極4とは、上部電極4a、
埋め込み電極4b、及び電子放出部5aを含む電気的に
高電位側に接続された全ての電極、すなわち高電位領域
HETの意味であり、低電位領域LETは、同様に低電
位電極2と電子放出部5bを含む全ての電極を意味する
(以下、適宜、高電位電極4を上部電極4a自体、ある
いは高電位領域HETの意味で使用し、低電位電極2を
低電位電極2自体、あるいは低電位領域LETの意味で
使用する)。
Here, the high potential electrode 4 refers to the upper electrode 4a,
All the electrodes including the buried electrode 4b and the electron emission portion 5a electrically connected to the high potential side, that is, the high potential region HET, and the low potential region LET is similarly connected to the low potential electrode 2 and the electron emission portion. Means all electrodes including the portion 5b (hereinafter, the high potential electrode 4 is used as the upper electrode 4a itself or the high potential region HET, and the low potential electrode 2 is used as the low potential electrode 2 itself or the low potential electrode, as appropriate. Used in the meaning of the area LET).

【0037】この素子にVfを印加すると、図3におけ
る低電位電極2の先端(電子放出部5bの先端)から対
向する高電位電極4(電子放出部5aの下端)に、電子
31が放出され、電子が高電位電極4の先端部で再び電
子が等方的に散乱する。高電位電極4から放出された電
子32の多くは、前述の通り、高電位電極4(電子放出
部5a)で数回の弾性散乱(多重散乱)が繰り返され
る。
When Vf is applied to this element, electrons 31 are emitted from the tip of the low potential electrode 2 (the tip of the electron emitting portion 5b) to the opposing high potential electrode 4 (the lower end of the electron emitting portion 5a) in FIG. The electrons are isotropically scattered again at the tip of the high potential electrode 4. As described above, many of the electrons 32 emitted from the high-potential electrode 4 are repeatedly subjected to elastic scattering (multiple scattering) several times by the high-potential electrode 4 (electron emitting portion 5a).

【0038】この時、高電位電極4を含む高電位領域H
ETの側壁部5a1の上下端間の距離T1を前述の特徴
距離Xsょりも出来るだけ小さい値になるように構成す
ることで多重散乱による電子数の減少を防ぐことが可能
となる。
At this time, the high-potential region H including the high-potential electrode 4
By configuring the distance T1 between the upper and lower ends of the side wall 5a1 of the ET such that the characteristic distance Xs is as small as possible, it is possible to prevent a decrease in the number of electrons due to multiple scattering.

【0039】ここで、散乱した電子の飛行距離は、最大
で間隙Gの幅Dの200倍と見積もられている。従っ
て、電子の散乱を抑制するために少なくとも、T1<2
00Dとすることが必要である。Dは数nmであるか
ら、5nmの場合には少なくとも、Tl<1μmとする
ことが必要となる。
Here, the flying distance of the scattered electrons is estimated to be at most 200 times the width D of the gap G. Therefore, in order to suppress the scattering of electrons, at least T1 <2
00D is required. Since D is several nm, it is necessary to set at least Tl <1 μm in the case of 5 nm.

【0040】以上の説明から、高電位電極4の上部電極
4aを極力薄く構成することで、効率の低下を極力防ぐ
ことが可能となる。
As described above, by making the upper electrode 4a of the high-potential electrode 4 as thin as possible, it is possible to prevent the efficiency from decreasing as much as possible.

【0041】しかしながら、上部電極4aの膜厚が薄く
なり過ぎると、電気抵抗が上昇し、駆動電圧を印加した
際に、電源(電圧印加部)より遠いほど、より大きな電
圧降下を生じるので、側壁部5a1に対応する位置の上
部電極4aの厚さは薄くして、電気抵抗の上昇を抑える
ために、図1(b)に示すように、厚い膜厚を有する部
位となる埋め込み電極4bを形成して上部電極4aの一
部とすることにより、多重散乱による電子数の減少を防
ぐとともに、電気抵抗の上昇を押え、場所による電子放
出の特性バラツキを押えることができる。
However, if the film thickness of the upper electrode 4a is too thin, the electric resistance increases, and when a drive voltage is applied, a greater voltage drop occurs farther from the power supply (voltage application unit). The thickness of the upper electrode 4a at the position corresponding to the portion 5a1 is reduced, and as shown in FIG. 1B, a buried electrode 4b serving as a portion having a large film thickness is formed to suppress an increase in electric resistance. By forming a part of the upper electrode 4a, a decrease in the number of electrons due to multiple scattering can be prevented, an increase in electric resistance can be suppressed, and a variation in electron emission characteristics depending on the location can be suppressed.

【0042】また、図1(b)に示すように、高電位電
極4と低電位電極2は、上方から見て重なりの無い構造
にすることにより、重なる場合に比べて、両電極間の絶
縁耐圧が高く、静電容量が小さいという利点がある。
As shown in FIG. 1 (b), the high potential electrode 4 and the low potential electrode 2 have a structure in which there is no overlap when viewed from above. There are advantages of high withstand voltage and small capacitance.

【0043】絶縁層がSiO2の場合に、耐圧は106
/cm程度であるから、15Vで駆動する場合に、両電
極を150nm以上離れるように、高電位電極4の埋め
込み電極4bを絶縁層3に埋め込めば、耐圧を確保でき
る。
When the insulating layer is SiO 2 , the breakdown voltage is 10 6 V
/ Cm, the driving voltage can be secured by embedding the buried electrode 4b of the high-potential electrode 4 in the insulating layer 3 so that both electrodes are separated by 150 nm or more when driven at 15V.

【0044】図2及び図3に示された図のような構成と
すると、上部電極4aの幅WとH,Vf,Vaに応じ
て、主に収束に関わる特徴的な電位分布が形成され、電
子はこの電位の影響を受けて軌道(放出された電子3
2)を変えて陽極21に達する。
With the configuration shown in FIGS. 2 and 3, a characteristic potential distribution mainly related to convergence is formed according to the width W and H, Vf, Va of the upper electrode 4a. The electrons are affected by this potential and their orbits (emitted electrons 3
2) is changed to reach the anode 21.

【0045】本発明の電子放出素子101によるとビー
ムの収束が、大きく変化するのはX方向のビーム径Dx
であり、Y方向のビーム径Dyはあまり変化しない。こ
れは電子放出素子101がY方向に伸びた直線形状を持
つためであり、このためX方向には電子の軌道を曲げる
電位が形成されるが、Y方向には曲げる電位が形成され
ず、どこを切っても同じ電位が形成されていることによ
る。
According to the electron-emitting device 101 of the present invention, the convergence of the beam largely changes because of the beam diameter Dx in the X direction.
And the beam diameter Dy in the Y direction does not change much. This is because the electron-emitting device 101 has a linear shape extending in the Y direction. Therefore, a potential for bending the electron trajectory is formed in the X direction, but no bending potential is formed in the Y direction. This is because the same potential is formed even when the current is cut off.

【0046】陽極21に到達した電子のビーム径が小さ
くなる条件はVf,Va,Hをパラメータとして電位の
数値計算を行うことで、上部電極4aの幅Wが求められ
る。
The condition that the beam diameter of the electrons reaching the anode 21 is reduced is such that the width W of the upper electrode 4a is obtained by performing a numerical calculation of the potential using Vf, Va, and H as parameters.

【0047】図4に示す上部電極4aの幅Wとビーム径
及び効率の関係から、おおよそ上部電極4aの幅WがX
sの1/2倍以上15倍以下の大きさを持つときに、小
ビーム径及び高効率が達せられる。
From the relationship between the width W of the upper electrode 4a and the beam diameter and efficiency shown in FIG.
A small beam diameter and high efficiency can be achieved when having a size of 以上 to 15 times s.

【0048】以下本発明に係る電子放出素子101の実
施態様の一例を説明する。
Hereinafter, an example of an embodiment of the electron-emitting device 101 according to the present invention will be described.

【0049】図1において、絶縁性の基板1としては、
その表面を十分に洗浄した、石英ガラス、Na等の不純
物含有量を減少させ、Kなどに一部置換したガラス、青
板ガラス及びシリコン基板等にスパッタ法等によりSi
2を積層した積層体、アルミナ等のセラミックスの絶
縁性基板が挙げられる。
In FIG. 1, the insulating substrate 1 includes:
Quartz glass, whose surface has been sufficiently cleaned, reduced the content of impurities such as Na, and partially substituted with K, etc., blue plate glass, silicon substrate, etc., by sputtering or the like.
Examples include a laminate in which O 2 is laminated, and an insulating substrate made of ceramics such as alumina.

【0050】低電位電極2は導電性を有しており、蒸着
法、スパッタ法等の一般的真空成膜技術、フォトリソグ
ラフィー技術により形成される。材料は、例えば、B
e、Mg、Ti、Zr、Hf、V、Nb、Ta、Mo、
W、Al、Cu、Ni、Cr、Au、Pt、Pd等の金
属または合金材料から適宜選択される。低電位電極2の
厚さとしては、数十nmから数mmの範囲で設定され
る。
The low potential electrode 2 has conductivity, and is formed by a general vacuum film forming technique such as a vapor deposition method and a sputtering method, and a photolithography technique. The material is, for example, B
e, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo,
It is appropriately selected from metals or alloy materials such as W, Al, Cu, Ni, Cr, Au, Pt, and Pd. The thickness of the low potential electrode 2 is set in a range from several tens of nm to several mm.

【0051】絶縁層3は、スパッタ法等の一般的な真空
成膜法、熱酸化法、陽極酸化法等で形成され、その厚さ
としては、数nmから数十μmの範囲で設定され、好ま
しくは数十nmから数数μmの範囲から選択される。望
ましい材料としてはSiO2、SiN、A123、Ca
F、などの高電界に絶えられる耐圧の高い材料が望まし
い。
The insulating layer 3 is formed by a general vacuum film forming method such as a sputtering method, a thermal oxidation method, an anodic oxidation method or the like, and its thickness is set in a range from several nm to several tens μm. Preferably, it is selected from the range of several tens nm to several μm. Desirable materials include SiO 2 , SiN, Al 2 O 3 , Ca
It is desirable to use a material having a high withstand voltage that can be cut off by a high electric field, such as F.

【0052】高電位電極4の上部電極4a及び埋め込ま
れた埋め込み電極4bは、低電位電極2と同様の候補か
ら適宜選択され、低電位電極2と同一材料でも異種材料
でも良い。また、高電位電極4の上部電極4a及び埋め
込み電極4bは同一材料でも異種材料でも良い。
The upper electrode 4a of the high-potential electrode 4 and the buried electrode 4b are appropriately selected from the same candidates as those of the low-potential electrode 2, and may be the same material as the low-potential electrode 2 or a different material. The upper electrode 4a and the buried electrode 4b of the high potential electrode 4 may be made of the same material or different materials.

【0053】高電位電極の上部電極4aは、電子が衝突
し、衝撃があるために、好ましくは耐熱性材料が望まし
く、その厚さは、前述のように薄いほど好ましいが、制
御可能な現実的薄さは、数nmである。
The upper electrode 4a of the high-potential electrode is preferably made of a heat-resistant material because electrons collide and cause an impact, and the thickness is preferably as thin as described above. The thickness is several nm.

【0054】埋め込み電極4bとしては、数nmから数
μmの範囲で設定され、低抵抗の配線用金属材料が好ま
しい。
The buried electrode 4b is set in the range of several nm to several μm, and is preferably a low-resistance metal material for wiring.

【0055】電子放出部5a,5bはスパッタ法等の一
般的な真空成膜法、熱酸化法、陽極酸化法等で形成され
る場合と前述した活性化によって形成される場合があ
る。
The electron emitting portions 5a and 5b may be formed by a general vacuum film forming method such as a sputtering method, a thermal oxidation method, an anodic oxidation method, or the like, or may be formed by the above-described activation.

【0056】前者の場合は低電位電極2の材料と同一材
料でも異種材料でも良く、好ましくはW,Ta,Mo,
等の耐熱性の材料、あるいはTiC、ZrC、HfC、
TaC、SiC、WC等の炭化物、HfB2、ZrB2
LaB6、CeB6、YB4、GdB4等の硼化物、Ti
N、ZrN、HfN等の窒化物、Si、Ge等の半導
体、有機高分子材料、アモルファスカーボン、グラファ
イト、ダイヤモンドライクカーボン、ダイヤモンドを分
散した炭素及び炭素化合物等などが良い。
In the former case, the same material as the material of the low potential electrode 2 or a different material may be used. Preferably, W, Ta, Mo,
Heat-resistant materials such as TiC, ZrC, HfC,
Carbides such as TaC, SiC and WC, HfB 2 , ZrB 2 ,
Borides such as LaB 6 , CeB 6 , YB 4 and GdB 4 , Ti
Nitride such as N, ZrN, HfN, etc., semiconductors such as Si, Ge, etc., organic polymer materials, amorphous carbon, graphite, diamond-like carbon, carbon and carbon compounds in which diamond is dispersed, and the like are preferable.

【0057】一方後者の場合は活性化工程と呼ばれる工
程により形成される。この工程の前には前述したフォー
ミング工程が一般的に用いられる。
On the other hand, the latter case is formed by a step called an activation step. Prior to this step, the above-described forming step is generally used.

【0058】この工程では炭素および炭素化合物が前記
電子放出部5a,5bとして形成される。炭素及び炭素
化合物とは、例えばグラファイト(いわゆるHOP
G',PG(GC)を包含する、HOPGはほば完全な
グラファイトの結晶構造、PGは結晶粒が20nm程度
で結晶構造がやや乱れたもの、GCは結晶粒が2nm程
度になり結晶構造の乱れがさらに大きくなったものを指
す。)、非晶質炭素(アモルファス炭素及び、アモルフ
ァス炭素と前記グラファイトの微結晶の混合物を指す)
であり、その膜厚は、50nm以下の範囲とするのが好
ましく、30nm以下の範囲とすることがより好まし
い。
In this step, carbon and a carbon compound are formed as the electron emission portions 5a and 5b. Carbon and carbon compounds include, for example, graphite (so-called HOP
HOPG including G ′, PG (GC) has a crystal structure of almost perfect graphite, PG has a crystal grain of about 20 nm and has a slightly disordered crystal structure, and GC has a crystal grain of about 2 nm and has a crystal structure of about 2 nm. Refers to things that have become even more disruptive. ), Amorphous carbon (refers to amorphous carbon and a mixture of amorphous carbon and the aforementioned microcrystals of graphite)
The thickness is preferably in the range of 50 nm or less, more preferably in the range of 30 nm or less.

【0059】本発明を適用可能な電子放出素子101の
応用例について以下に述べる。本発明を適用可能な電子
放出素子101の複数個を基板上に配列し、例えば電子
源あるいは、画像形成装置が構成できる。
An application example of the electron-emitting device 101 to which the present invention can be applied will be described below. By arranging a plurality of electron-emitting devices 101 to which the present invention can be applied on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0060】以下、図5を用いて、本発明を適用した電
子放出素子の複数個を基体上に配列した電子源基板につ
いて説明する。図5において51は電子源基体、52は
X方向配線、53はY方向配線である。54は本発明を
適用した電子放出素子(電子放出素子101と同様の構
成のもの)、55は結線である。
Hereinafter, an electron source substrate in which a plurality of electron-emitting devices to which the present invention is applied is arranged on a substrate will be described with reference to FIG. In FIG. 5, reference numeral 51 denotes an electron source base, 52 denotes an X-direction wiring, and 53 denotes a Y-direction wiring. Reference numeral denotes an electron-emitting device to which the present invention is applied (having the same configuration as the electron-emitting device 101), and reference numeral 55 denotes a connection.

【0061】複数配置したことに伴う素子の容量が増大
すると、図5に示すマトリクス配線においては、パルス
幅変調に伴う短いパルスを加えると、素子の持つ容量成
分により波形がなまり、期待した階調が取れないなどの
問題が生じる。
When the capacitance of the elements increases due to the arrangement of a plurality of elements, when a short pulse accompanying the pulse width modulation is applied to the matrix wiring shown in FIG. There are problems such as inability to remove.

【0062】このため図6に示したように電子放出素子
54のすぐ側部に、厚い層間絶縁層61を配し、電子放
出部(電子放出素子54)以外での容量成分の増加を低
減する構造を採用した。62は上部電極4aに結線され
る上部配線である。尚、図6(a)は上面図であり、図
6(b)は断面構成図である。
For this reason, as shown in FIG. 6, a thick interlayer insulating layer 61 is arranged immediately on the side of the electron-emitting device 54 to reduce an increase in capacitance component other than the electron-emitting portion (electron-emitting device 54). Adopted structure. Reference numeral 62 denotes an upper wiring connected to the upper electrode 4a. FIG. 6A is a top view, and FIG. 6B is a cross-sectional configuration diagram.

【0063】図5においてm本のX方向配線52はDX
1,DX2,・・・DXmからなり,蒸着法にて形成さ
れた厚さ約1μm、幅300μmのアルミニウム系配線
材料で構成されている。配線の材料、膜厚、巾は、適宜
設計される。
In FIG. 5, m X-direction wirings 52 are DX
, DX2,... DXm, and is formed of an aluminum-based wiring material having a thickness of about 1 μm and a width of 300 μm formed by a vapor deposition method. The material, thickness, and width of the wiring are appropriately designed.

【0064】Y方向配線53は厚さ0.5μm、幅10
0μm,DY1,DY2・・・DYnのn本の配線より
なり,X方向配線52と同様に形成される。これらm本
のX方向配線52とn本のY方向配線53との間には、
不図示の厚さ約1μmの層間絶縁層が設けられており、
両者を電気的に分離している(m,nは,共に正の整
数)。
The Y-direction wiring 53 has a thickness of 0.5 μm and a width of 10 μm.
... DYn, and are formed in the same manner as the X-direction wiring 52. Between these m X-directional wirings 52 and n Y-directional wirings 53,
An interlayer insulating layer (not shown) having a thickness of about 1 μm is provided.
Both are electrically separated (m and n are both positive integers).

【0065】不図示の層間絶縁層は,スパッタ法等を用
いて形成された絶縁層である。例えば、X方向配線52
を形成した電子源基体51の全面或は一部に所望の形状
で形成され特に,X方向配線52とY方向配線53の交
差部の電位差に耐え得るように,膜厚,材料,製法が,
適宜設定される。X方向配線52とY方向配線53は,
それぞれ外部端子として引き出されている。
An interlayer insulating layer (not shown) is an insulating layer formed by using a sputtering method or the like. For example, the X-direction wiring 52
Are formed in a desired shape on the entire surface or a part of the electron source substrate 51 on which the X-direction wiring 52 and the Y-direction wiring 53 are formed.
It is set appropriately. The X direction wiring 52 and the Y direction wiring 53
Each is drawn out as an external terminal.

【0066】本発明の電子放出素子54を構成する一対
の電極(不図示)は、m本のX方向配線52とn本のY
方向配線53と導電性金属等からなる結線55によって
電気的に接続されている。
A pair of electrodes (not shown) constituting the electron-emitting device 54 of the present invention are composed of m X-directional wires 52 and n Y wires.
The directional wiring 53 is electrically connected to a connection 55 made of a conductive metal or the like.

【0067】X方向配線52には、X方向に配列した電
子放出素子54の行を、選択するための走査信号を印加
する不図示の走査信号印加手投が接続される。一方、Y
方向配線53には、Y方向に配列した電子放出素子54
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手投が接続される。
The X-direction wiring 52 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 54 arranged in the X-direction. On the other hand, Y
Electron emitting elements 54 arranged in the Y direction
Are connected to a modulation signal generator (not shown) for modulating each of the columns according to the input signal.

【0068】各電子放出素子54に印加される駆動電圧
は、当該素子に印加される走査信号と変調信号の差電圧
として供給される。本発明においてはY方向配線53は
高電位、X方向配線52は低電位になるように接続され
た。このように接続することで、本発明の特徴である、
ビームの収束効果が得られた。
The driving voltage applied to each electron-emitting device 54 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device. In the present invention, the Y-direction wiring 53 is connected to a high potential and the X-direction wiring 52 is connected to a low potential. By connecting in this way, the feature of the present invention is:
The beam convergence effect was obtained.

【0069】上記構成においては、単純なマトリクス配
線を用いて、個別の電子放出素子54を選択し、独立に
駆動可能とすることができる。
In the above configuration, individual electron-emitting devices 54 can be selected and driven independently using simple matrix wiring.

【0070】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置700について、図7を用
いて説明する。図7は、ガラス材料としてソーダライム
ガラスを用いた画像形成装置の表示パネルを示す図であ
る。
An image forming apparatus 700 configured using such an electron source having a simple matrix arrangement will be described with reference to FIG. FIG. 7 is a diagram illustrating a display panel of an image forming apparatus using soda lime glass as a glass material.

【0071】図7において、711は電子放出素子54
を複数配した電子源基体、721は電子源基体711を
固定したリアプレート、726はガラス基体723の内
面に蛍光膜724とメタルバック725等が形成された
フェースプレートである。
In FIG. 7, reference numeral 711 denotes the electron-emitting device 54.
, 721 is a rear plate to which the electron source substrate 711 is fixed, and 726 is a face plate in which a fluorescent film 724 and a metal back 725 are formed on the inner surface of a glass substrate 723.

【0072】722は支持枠であり、該支持枠722に
はリアプレート721、フェースプレート726がフリ
ットガラス等を用いて接続されている。728は外囲器
であり、真空中で、450度の温度雰囲気で10分焼成
することで、封着して構成される。
Reference numeral 722 denotes a support frame, and a rear plate 721 and a face plate 726 are connected to the support frame 722 using frit glass or the like. Reference numeral 728 denotes an envelope which is sealed in a vacuum by firing at 450 ° C. for 10 minutes.

【0073】714は、電子放出部に相当する。71
2、713は、本発明の電子放出素子の一対の素子電極
と接続されたX方向配線及びY方向配線である。
Reference numeral 714 corresponds to an electron emitting portion. 71
Numerals 2 and 713 are an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the electron-emitting device of the present invention.

【0074】外囲器727は、上述の如く、フェースプ
レート726、支持枠722、リアプレート721で構
成される。一方、フェースープレート726、リアプレ
ート721間に、スベーサーとよばれる不図示の支持体
を設置することにより、大気圧に対して十分な強度をも
つように構成した。
The envelope 727 includes the face plate 726, the support frame 722, and the rear plate 721 as described above. On the other hand, a supporter (not shown) called a spacer is provided between the face-plate 726 and the rear plate 721 so as to have sufficient strength against atmospheric pressure.

【0075】尚、本発明の電子放出素子を用いた画像形
成装置700では、放出した電子軌道を考慮して素子上
部に蛍光体をアライメントして配置する。
In the image forming apparatus 700 using the electron-emitting device according to the present invention, the phosphor is arranged above the device in alignment in consideration of the emitted electron trajectory.

【0076】図8は、本件のパネルに使用した蛍光膜を
示す模式図である。
FIG. 8 is a schematic diagram showing the fluorescent film used for the panel of the present invention.

【0077】カラーの蛍光膜の場合は、蛍光体の配列に
より図8(a)に示すブラックストライプあるいは図8
(b)に示すブラックマトリクスなどと呼ばれる黒色導
電材821と蛍光体822とから構成した。
In the case of a color fluorescent film, the black stripe shown in FIG.
It was composed of a black conductive material 821 called a black matrix or the like shown in FIG.

【0078】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体822間の塗り分け部を黒くすること
で混色等を目立たなくし、蛍光膜における外光反射によ
るコントラストの低下を抑制した。
The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 822 of the necessary three primary color phosphors black in color display so that color mixing and the like become inconspicuous. A decrease in contrast due to reflection was suppressed.

【0079】ブラックストライプの材料としては、本実
施例では通常用いられている黒鉛を主成分とする材料用
いた。
As a material for the black stripe, a material mainly containing graphite, which is generally used in the present embodiment, was used.

【0080】図7において蛍光膜724の内面側には、
通常メタルバック725が設けられる。メタルバック7
25は、蛍光膜724作製後、蛍光膜724の内面側表
面の平滑化処理(通常、「フィルミング」と呼ばれ
る。)を行い、その後Alを真空蒸着等を用いて堆積さ
せることで作られた。
In FIG. 7, on the inner surface side of the fluorescent film 724,
Usually, a metal back 725 is provided. Metal back 7
No. 25 is manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film 724 after the formation of the fluorescent film 724, and then depositing Al using vacuum evaporation or the like. .

【0081】フェースプレート726には、更に蛍光膜
724の導電性を高めるため、蛍光膜724の外面側に
透明電極(不図示)を設けた。
The face plate 726 is provided with a transparent electrode (not shown) on the outer surface of the fluorescent film 724 in order to further enhance the conductivity of the fluorescent film 724.

【0082】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。本実施例では電子源
の真上に対応する蛍光体が配置された。
When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to an electron-emitting device.
Sufficient alignment is essential. In this embodiment, the corresponding phosphor is disposed right above the electron source.

【0083】走査回路図9について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中,S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0(V)(グランドレベル)のいずれか一方を選択し、
表示パネル901の端子Dx1ないしDxmと電気的に
接続される。S1乃至Smの各スイッチング素子は、制
御回路903が出力する制御信号Tscanに基づいて
動作するものであり、例えばFETのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。
Scan Circuit FIG. 9 will be described. This circuit includes M switching elements inside (in the figure, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 (V) (ground level),
The display panel 901 is electrically connected to terminals Dx1 to Dxm. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 903, and can be configured by combining switching elements such as FETs, for example.

【0084】直流電圧源Vxは、本例の場合には本発明
の電子放出素子の特性(電子放出しきい値電圧)に基づ
き走査されていない素子に印加される駆動電圧が電子放
出しきい値電圧以下となるような一定電圧を出力するよ
う設定されている。
In the case of the present embodiment, the DC voltage source Vx uses a drive voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the electron emission element of the present invention. It is set to output a constant voltage that is equal to or lower than the voltage.

【0085】制御回路903は、外部より人力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路903は、同期
信号分離回路906より送られる同期信号Tsyncに
基づいて、各部に対してTscanおよびTsftおよ
びTmryの各制御信号を発生する。
The control circuit 903 has a function of coordinating the operation of each unit so that an appropriate display is performed based on an image signal manually input from the outside. The control circuit 903 generates control signals Tscan, Tsft, and Tmry for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 906.

【0086】同期信号分離回路906は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。
The synchronizing signal separating circuit 906 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured.

【0087】同期信号分離回路906により分離された
同期信号は、垂直同期信号と水平同期信号より成るが、
ここでは説明の便宜上Tsync信号として図示した。
前記テレビ信号から分離された画像の輝度信号成分は便
宜上DATA信号と表わした。
The synchronization signal separated by the synchronization signal separation circuit 906 comprises a vertical synchronization signal and a horizontal synchronization signal.
Here, it is illustrated as a Tsync signal for convenience of explanation.
The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience.

【0088】該DATA信号はシフトレジスタ904は
時系列適にシリアルに入力される前記DATA信号を、
画像の1ライン毎にシリアル/パラレル変換するための
もので、前記制御回路903より送られる制御信号Ts
ftに基づいて動作する(即ち、制御信号Tsftは,
シフトレジスタ904のシフトクロックであるというこ
ともできる。)。
The DATA signal is input to the shift register 904 in a time-series manner.
A control signal Ts sent from the control circuit 903 for serial / parallel conversion for each line of an image.
ft (ie, the control signal Tsft is
It can also be said that it is a shift clock of the shift register 904. ).

【0089】シリアル/パラレル変換された画像1ライ
ン分(電子放出素子N素子分の駆動データに相当)のデ
ータは、Id1乃至IdnのN個の並列信号として前記
シフトレジスタ904より出力される。
The data for one line of the image that has been subjected to the serial / parallel conversion (corresponding to the drive data for the N-electron emitting elements) is output from the shift register 904 as N parallel signals Id1 to Idn.

【0090】ラインメモリ905は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路903より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、I'd1乃至I'dnとして出力され、変調信
号発生器907に入力される。
The line memory 905 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 903. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 907.

【0091】変調信号発生器907は、画像データI'
d1乃至I'dnの各々に応じて本発明の電子放出素子
の各々を適切に駆動変調する為の信号源であり、その出
力信号は、端子Doy1乃至Doynを通じて表示パネ
ル901内の本発明の電子放出素子に印加される。
The modulation signal generator 907 outputs the image data I ′
The signal source is a signal source for appropriately driving and modulating each of the electron-emitting devices of the present invention according to each of d1 to I'dn, and the output signal thereof is supplied to the display panel 901 through terminals Doy1 to Doyn. Applied to the emitting element.

【0092】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage higher than Vth is applied.

【0093】電子放出しきい値以上の電圧に対しては、
素子への印加電圧の変化に応じて放出電流も変化する。
このことから、本素子にパルス状の電圧を印加する場
合、例えば電子放出しきい値以下の電圧を印加しても電
子放出は生じないが、電子放出しきい値以上の電圧を印
加する場合には電子ビームが出力される。
For voltages above the electron emission threshold,
The emission current also changes according to the change in the voltage applied to the device.
Therefore, when a pulse-like voltage is applied to the device, for example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied. Outputs an electron beam.

【0094】その際、パルスの波高値Vmを変化させる
事により出力電子ビームの強度を制御することが可能で
ある。また、パルスの幅Pwを変化させることにより出
力される電子ビームの電荷の総量を制御する事が可能で
ある。
At this time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0095】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器907として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When performing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 907. be able to.

【0096】パルス幅変調方式を実施するに際しては、
変調信号発生器907として、一定の波高値の電子パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
When implementing the pulse width modulation method,
As the modulation signal generator 907, a pulse width modulation circuit that generates an electron pulse having a constant peak value and appropriately modulates the width of a voltage pulse according to input data can be used.

【0097】シフトレジスタ904やラインメモリ90
5は、デジタル信号式あるいはアナログ信号式のものを
採用できる。画像信号のシリアル/パラレル変換や記憶
が所定の速度で行なわれれば良いからである。
The shift register 904 and the line memory 90
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0098】デジタル信号式を用いる場合には、同期信
号分離回路906の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路906の
出力部にA/D変換器を設ければ良い。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 906 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 906. Just do it.

【0099】これに関連してラインメモリ905の出力
信号がデジタル信号かアナログ信号かにより、変調信号
発生器907に用いられる回路が若干異なったものとな
る。
In connection with this, the circuit used for the modulation signal generator 907 is slightly different depending on whether the output signal of the line memory 905 is a digital signal or an analog signal.

【0100】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器907には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器907には、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)及び計数器の出力値と前記メモリ
の出力値を比較する比較器(コンパレータ)を組み合せ
た回路を用いる。
That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 907, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 907 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used.

【0101】必要に応じて、比較器の出力するパルス幅
変調された変調信号を本発明の電子放出素子の駆動電圧
にまで電圧増幅するための増幅器を付加することもでき
る。
If necessary, an amplifier for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the driving voltage of the electron-emitting device of the present invention can be added.

【0102】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器907には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。
In the case of the voltage modulation system using an analog signal, the modulation signal generator 907 can employ an amplifier circuit using, for example, an operational amplifier, and can add a level shift circuit and the like as needed.

【0103】パルス幅変調方式の場合には、例えば、電
圧制御型発振回路(VCO)を採用でき、必要に応じて
本発明の電子放出素子の駆動電圧まで電圧増幅するため
の増幅器を付加することもできる。
In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device of the present invention can be added as necessary. Can also.

【0104】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL,SECAM方式など他、
これよりも、多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system has been described, but the input signal is not limited to this, and PAL, SECAM system, etc.
A TV signal composed of a large number of scanning lines (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【0105】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
The image forming apparatus of the present invention can be used not only as a display device for a television broadcast, a display device such as a video conference system or a computer, but also as an image forming device as an optical printer using a photosensitive drum or the like. Can be used.

【0106】[0106]

【実施例】以下、本発明の実施例を詳細に説明する。Embodiments of the present invention will be described below in detail.

【0107】(実施例1)図1に実施例として本発明を
適用し作製した電子放出素子101の断面図、および平
面図の一例を、図10に本発明の電子放出素子の製造方
法の一例を示した。以下に、本実施例の電子放出素子1
01の製造工程を詳細に説明する。
Example 1 FIG. 1 shows an example of a sectional view and a plan view of an electron-emitting device 101 manufactured by applying the present invention as an example, and FIG. 10 shows an example of a method for manufacturing an electron-emitting device of the present invention. showed that. Hereinafter, the electron-emitting device 1 of this embodiment will be described.
No. 01 will be described in detail.

【0108】(工程1)基板1に石英を用い、十分洗浄
を行った後、スパッタ法により、低電位電極2に用いる
ための厚さ300nmのAlを堆積した(図10
(a))。
(Step 1) After sufficient cleaning was performed using quartz for the substrate 1, 300 nm thick Al to be used for the low potential electrode 2 was deposited by sputtering (FIG. 10).
(A)).

【0109】その後、フォトリソグラフイー工程で、不
図示のフォトレジスト塗布、フォトマスクパターン路
光、現像し、マスクパターンを転写した。その後、パタ
ーニングしたフォトレジストをマスクとして、Al膜を
ウェットエッチングして、パターンニングした(図10
(b))。
Then, in a photolithography step, a photoresist pattern (not shown), photomask pattern light, development, and a mask pattern were transferred. Thereafter, using the patterned photoresist as a mask, the Al film was wet-etched and patterned (FIG. 10).
(B)).

【0110】フォトレジストを残したまま、スパッタ法
により絶縁層3として厚さ350nmのSi02を堆積
した。フォトレジストを剥離して、リフトオフにより、
絶縁層3をパターンニングした(図10(c))。
With the photoresist remaining, SiO 2 having a thickness of 350 nm was deposited as the insulating layer 3 by sputtering. Remove the photoresist and lift off
The insulating layer 3 was patterned (FIG. 10C).

【0111】絶縁層3(SiO2)の幅は10μm、A
l膜表面からの高さは50nmである。以下、フォトリ
ソグラフイー工程、成膜、エッチング、リフトオフ等に
よる薄膜のパターンニングを単にパターンニングと称す
る。
The width of the insulating layer 3 (SiO 2 ) is 10 μm,
The height from the film surface is 50 nm. Hereinafter, patterning of a thin film by a photolithography process, film formation, etching, lift-off, or the like is simply referred to as patterning.

【0112】続いて、絶縁層3に埋め込み電極用の深さ
350nm、幅5μmの溝をパターンニングし(図10
(d))、溝に埋め込み電極4bとしてTaをパターン
ニングした(図10(e))。従って埋め込み電極の断
面積は、0.35μm×5μm=1.75μm2とな
る。
Subsequently, a groove having a depth of 350 nm and a width of 5 μm for an embedded electrode is patterned in the insulating layer 3 (FIG. 10).
(D)) The groove was patterned with Ta as an embedded electrode 4b (FIG. 10 (e)). Therefore, the cross-sectional area of the embedded electrode is 0.35 μm × 5 μm = 1.75 μm 2 .

【0113】次に、上部電極4aとして厚さ5nm、幅
10μmのTaをパターンニングした(図10
(f))。断面積は、0.005μm×10μm=0.
05μm2となる。
Next, Ta having a thickness of 5 nm and a width of 10 μm was patterned as the upper electrode 4a (FIG. 10).
(F)). The cross-sectional area is 0.005 μm × 10 μm = 0.
05 μm 2 .

【0114】以上より、上部電極4a及び埋め込み電極
4bの構成からなり、4aのみの構成の場合と比較し
て、断面積が(1.75+0.05)/0.05=36
倍となるために、電圧印加時の抵抗低下は1/36とな
り、電圧降下も小さくなる。
As described above, the sectional area is (1.75 + 0.05) /0.05=36 as compared with the case of only the structure including the upper electrode 4a and the buried electrode 4b.
Therefore, the resistance drop at the time of voltage application becomes 1/36, and the voltage drop becomes small.

【0115】尚、絶縁層3(Si02)の耐圧は106
/cm程度であるから、15Vで駆動する場合に、上下
電極を150nm以上離れるように、埋め込み電極4b
を絶縁層3に埋め込めば、耐圧を確保できるが、本実施
例では、2.5μm離れているので、耐圧の問題はな
い。
[0115] Incidentally, the withstand voltage of the insulating layer 3 (Si0 2) is 10 6 V
/ Cm, so that when driving at 15V, the embedded electrode 4b is separated from the upper and lower electrodes by 150 nm or more.
Is embedded in the insulating layer 3, the withstand voltage can be ensured. However, in this embodiment, there is no problem with the withstand voltage since the distance is 2.5 μm.

【0116】(工程2)次に、図10(g)に示すよう
に、2nmのPt−Pd導電性薄膜(電子放出部5a,
5bとなるもの)を前記高電位電極4の一辺に堆積し
た。この時、Pt−Pdの堆積した長さL2は30μm
とした。前記Pt−Pd導電性薄膜は、フォトリソグラ
フィー技術を用いて、高電位電極片側をレジストでマス
クしスパッタ法で選択的に堆積した。
(Step 2) Next, as shown in FIG. 10 (g), a Pt-Pd conductive thin film of 2 nm (electron emitting portion 5a,
5b) was deposited on one side of the high potential electrode 4. At this time, the length L2 where Pt-Pd was deposited was 30 μm.
And The Pt-Pd conductive thin film was selectively deposited by a sputtering method using a photolithography technique, masking one side of the high-potential electrode with a resist.

【0117】本実施例では、Pt−Pdの堆積により、
微粒子膜を形成しているが、同様に高抵抗膜を形成して
も良い。このような微粒子膜もしくは高抵抗膜に用いる
材料としては、Pd,Ru,Ag,Au,Ti,In,
Cu,Cr,Fe,Zn,Sn,Ta,W,Pd,等の
金属、PdO,SnO2,In23・PbO,Sb
2 3,等の酸化物、HfB2、ZrB2、LaB6、Ce
6、YB4、GdB4等の硼化物、TiC,ZrC,H
fC,TaC,SiC,WC等の炭化物、TiN,Zr
N,HfN等の窒化物、Si,Ge等の半導体、カーボ
ン、AgMg,NiCu,Pb,Sn等であり、その抵
抗値は、103〜107Ω/□のシート抵抗値を示す。
In the present embodiment, the deposition of Pt-Pd
Although a fine particle film is formed, a high resistance film is also formed
Is also good. Used for such fine particle film or high resistance film
Materials include Pd, Ru, Ag, Au, Ti, In,
Cu, Cr, Fe, Zn, Sn, Ta, W, Pd, etc.
Metal, PdO, SnOTwo, InTwoOThree・ PbO, Sb
TwoO ThreeOxides such as, HfBTwo, ZrBTwo, LaB6, Ce
B6, YBFour, GdBFourBorides such as TiC, ZrC, H
carbides such as fC, TaC, SiC, WC, TiN, Zr
Nitride such as N and HfN, semiconductor such as Si and Ge,
, AgMg, NiCu, Pb, Sn, etc.
The resistance value is 10Three-107Indicates the sheet resistance value of Ω / □.

【0118】(工程3)次に、図10(h)に示すよう
に、低電位電極2及び高電位電極4に15Vのパルス電
圧(ON時間:1msec/OFF時間:9msec)
を印加し、前記Pt−Pd導電性薄膜に通電し、フォー
ミング工程により電子放出部5a,5bとなるように間
隙Gを形成した。フオーミングは、上下電極間の抵抗が
10MΩとなった時点で終了した。
(Step 3) Next, as shown in FIG. 10 (h), a pulse voltage of 15 V is applied to the low potential electrode 2 and the high potential electrode 4 (ON time: 1 msec / OFF time: 9 msec).
Was applied to the Pt-Pd conductive thin film, and a gap G was formed by the forming process so as to become the electron-emitting portions 5a and 5b. Forming was terminated when the resistance between the upper and lower electrodes reached 10 MΩ.

【0119】(工程4)次に、BN(ベンゾニトリ
ル),2×10-6Torr雰囲気中で前記上下電極2,
4に前記フォーミング工程と同様のパルス電圧を印加
し、間隙Gの亀裂間に炭素を生成した。前記活性化工程
は、亀裂間に流れる電流が飽和した時点で終了した。こ
の結果、t−Pd導電性薄膜を堆積した領域にのみ間隙
Gが形成できた。
(Step 4) Next, the upper and lower electrodes 2 and 3 were placed in an atmosphere of BN (benzonitrile) and 2 × 10 −6 Torr.
The same pulse voltage as in the forming step was applied to No. 4 to generate carbon between the cracks in the gap G. The activation step was completed when the current flowing between the cracks was saturated. As a result, the gap G was formed only in the region where the t-Pd conductive thin film was deposited.

【0120】以上のようにして作製した電子放出素子1
01を、図2のように真空容器に配置し、アノード電極
である陽極21として蛍光体を塗布した電極を用いて、
駆動した。駆動電圧は、Vf=15V、Va=10k
V、電子放出素子101と陽極21との距離HをH=2
mmとした。
The electron-emitting device 1 manufactured as described above
01 is placed in a vacuum container as shown in FIG. 2, and an electrode coated with a phosphor is used as an anode 21 as an anode electrode.
Driven. The driving voltage is Vf = 15V, Va = 10k
V, the distance H between the electron-emitting device 101 and the anode 21 is H = 2
mm.

【0121】その結果本発明は、埋め込み電極4bを用
いない場合と比較すると、電圧降下が押えられて、素子
特性の位置によるバラツキがなくなり、よりビーム径の
収束した電子ビームが得られ、電子放出素子の効率もよ
り高くなった。
As a result, according to the present invention, as compared with the case where the buried electrode 4b is not used, the voltage drop is suppressed, the variation due to the position of the element characteristics is eliminated, and an electron beam with a more converged beam diameter is obtained. The efficiency of the device was also higher.

【0122】(実施例2)実施例1と同様の工程で、埋
め込み電極4bにTaの代りに、Alを用いて、その他
は実施例1と同様にして、電子放出素子を作成した。本
実施例では、抵抗率が12.5μΩ・CmのTaの代り
に、2.5μΩ・CmのAlを用いたので、埋め込み配
線の抵抗率が1/5となり、電圧降下をより抑えること
ができたので、さらに特性のバラツキのない電子放出素
子を得ることができた。
(Example 2) An electron-emitting device was produced in the same process as in Example 1, except that Al was used for the buried electrode 4b instead of Ta, and the other conditions were the same as in Example 1. In the present embodiment, since Al having a resistivity of 2.5 μΩ · Cm is used in place of Ta having a resistivity of 12.5 μΩ · Cm, the resistivity of the embedded wiring is reduced to 、, and the voltage drop can be further suppressed. Therefore, it was possible to obtain an electron-emitting device having no variation in characteristics.

【0123】なお、実施例1,2では、埋め込み電極4
bを基板1の表面まで埋め込んで形成したが、適宜絶縁
層の途中までの深さで埋め込んだり、基板1を更に掘っ
てより深く埋め込むことも可能である。
In the first and second embodiments, the embedded electrode 4
Although b is formed by burying the surface of the substrate 1, it is also possible to bury the insulating layer at a certain depth in the insulating layer or to dig the substrate 1 further to bury it deeper.

【0124】また、埋め込みではなく、上部電極4aの
側壁部5a1以外の部分で、電子軌道に影響を与えない
範囲で、上方に厚く形成しても同様の効果が得られる。
The same effect can be obtained by forming the upper electrode 4a thicker in a portion other than the side wall portion 5a1 of the upper electrode 4a without affecting the electron trajectory.

【0125】また、本発明は凸型側壁の片側のみに電子
放出部を有する場合や、側壁の近傍に電子放出素子を有
する場合にも適用可能である。
The present invention is also applicable to a case where an electron emitting portion is provided only on one side of a convex side wall, or a case where an electron emitting element is provided near a side wall.

【0126】(実施例3)本発明を適用した電子放出素
子101を用いて、電子源基体及び画像形成装置を作製
した。一例として、実施例1の電子放出素子で作製した
場合について示す。この場合の電子放出素子54は、図
6に示すように、電子放出に関係する高電位電極4以外
の領域の絶縁層を層間絶縁層61のように1μmと厚く
SiO2で形成して、規制容量を低減し、マトリクス駆
動中に発生する信号遅延を防止した。
Example 3 An electron source substrate and an image forming apparatus were manufactured using the electron-emitting device 101 to which the present invention was applied. As an example, a case where the device is manufactured using the electron-emitting device of Example 1 will be described. In this case, as shown in FIG. 6, in the electron-emitting device 54, the insulating layer in a region other than the high-potential electrode 4 related to the electron emission is formed of SiO 2 as thick as 1 μm like the interlayer insulating layer 61 and regulated. The capacity has been reduced to prevent signal delays that occur during matrix driving.

【0127】さらに、配線抵抗による電圧降下を押える
ために上部電極4aに接続する上部配線62は500n
mと厚くAlで形成した。なお、上部電極4aと上部配
線62は、図6(a)の破線で示した重なりの部分で接
続されている。
Further, the upper wiring 62 connected to the upper electrode 4a for suppressing the voltage drop due to the wiring resistance is 500 n
It was formed of Al as thick as m. Note that the upper electrode 4a and the upper wiring 62 are connected to each other at an overlapping portion indicated by a broken line in FIG.

【0128】図5に示すように、この素子を10×10
のマトリックス状に配置した。配線は、X側を高電位電
極4にY側を低電位電極2に接続した。素子は、横15
0μm、縦300μmのピッチで配置し、電子源基体5
1を完成させた。
As shown in FIG. 5, this device was 10 × 10
Were arranged in a matrix. The wiring was connected to the high potential electrode 4 on the X side and to the low potential electrode 2 on the Y side. The element is horizontal 15
0 μm and a vertical pitch of 300 μm.
1 was completed.

【0129】この電子源基体51を用いて、図7に示す
画像形成装置700を作製した。ここで、素子上部には
3mmに距離を隔てた位置に、蛍光体をアライメントし
て配置した。Vf=15V、Va=10kVで駆動した
ところ、高精細で表示のバラツキのない画像形成装置が
形成できた。
Using the electron source substrate 51, an image forming apparatus 700 shown in FIG. 7 was manufactured. Here, the phosphor was arranged at a position 3 mm away from the upper part of the element, with alignment. When driven at Vf = 15 V and Va = 10 kV, an image forming apparatus with high definition and no display variation could be formed.

【0130】[0130]

【発明の効果】上記のように説明された本発明による
と、電子軌道を収束でき、高効率化も同時に実現できる
電子放出素子が得られる。また、第1の電極の凸型構造
部の側壁部における電極の膜厚は薄く形成され、多重散
乱による電子数の減少を防ぐとともに、側壁部以外の上
部電極の膜厚を厚くすることにより、電気抵抗の上昇を
押え、場所による電子放出の特性バラツキを抑えること
が可能となる。
According to the present invention described above, an electron-emitting device which can converge the electron trajectory and can realize high efficiency at the same time is obtained. Further, the thickness of the electrode on the side wall portion of the convex structure portion of the first electrode is formed to be thin to prevent a decrease in the number of electrons due to multiple scattering, and by increasing the thickness of the upper electrode other than the side wall portion, It is possible to suppress an increase in electric resistance and suppress variations in electron emission characteristics depending on the location.

【0131】また、本発明による電子放出素子を用いる
と、高精細な電子源及び画像形成装置が実現可能とな
る。
Further, by using the electron-emitting device according to the present invention, a high-definition electron source and an image forming apparatus can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a)は電子放出素子の断面構成を示し、
図1(b)は上面を示す図である。
FIG. 1A shows a cross-sectional configuration of an electron-emitting device.
FIG. 1B is a diagram showing the upper surface.

【図2】電子放出素子の真空容器内の配置状態と駆動状
態を示す模式図である。
FIG. 2 is a schematic diagram showing an arrangement state and a driving state of an electron-emitting device in a vacuum vessel.

【図3】電子放出素子と電子軌道を説明する図である。FIG. 3 is a diagram illustrating an electron-emitting device and an electron trajectory.

【図4】上部電極の幅Wとビーム径、効率の特性を示す
図である。
FIG. 4 is a diagram illustrating characteristics of a width W of an upper electrode, a beam diameter, and efficiency.

【図5】電子放出素子を用いてマトリクス状に配置した
電子源を示す図である。
FIG. 5 is a diagram showing electron sources arranged in a matrix using electron-emitting devices.

【図6】マトリクス状に配置するための電子放出素子の
構成を示す図である。
FIG. 6 is a diagram showing a configuration of an electron-emitting device to be arranged in a matrix.

【図7】マトリクス状に配置した電子放出素子を有する
電子源を用いた画像形成装置を示す図である。
FIG. 7 is a diagram illustrating an image forming apparatus using an electron source having electron-emitting devices arranged in a matrix.

【図8】画像形成装置に用いた蛍光体を示す図である。FIG. 8 is a diagram illustrating a phosphor used in the image forming apparatus.

【図9】画像形成装置において、像を形成する際に必要
な周辺回路を含めた構成の模式図である。
FIG. 9 is a schematic diagram of a configuration including peripheral circuits necessary for forming an image in the image forming apparatus.

【図10】電子放出素子の製造方法の一例を示す図であ
る。
FIG. 10 is a diagram illustrating an example of a method for manufacturing an electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 低電位電極 3 絶縁層 4 高電位電極 4a 上部電極 4b 埋め込み電極 5a,5b 電子放出部 21 陽極 22 真空容器 31,32 電子 51 電子源基体 52 X方向配線 53 Y方向配線 54 電子放出素子 55 結線 61 層間絶縁層 62 上部配線 DESCRIPTION OF SYMBOLS 1 Substrate 2 Low potential electrode 3 Insulating layer 4 High potential electrode 4a Upper electrode 4b Embedded electrode 5a, 5b Electron emission part 21 Anode 22 Vacuum container 31, 32 Electron 51 Electron source substrate 52 X direction wiring 53 Y direction wiring 54 Electron emitting element 55 connection 61 interlayer insulating layer 62 upper wiring

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、絶縁層と該絶縁層の上面部か
ら側壁部に到達するように配置される第1の電極を有す
る凸型構造部と、第2の電極とを備え、 前記凸型構造部の側壁部に、対となるように間隙を有し
配置され、それぞれ前記第1の電極または第2の電極に
接続する電子放出部を備えた電子放出素子において、 前記第1の電極は、前記凸型構造部の側壁部における膜
厚よりも厚い膜厚を有する部位を有することを特徴とす
る電子放出素子。
1. A convex structure having an insulating layer, a first electrode disposed so as to reach a side wall from an upper surface of the insulating layer, and a second electrode, wherein the second electrode is provided on the substrate. In the electron-emitting device, which is provided on the side wall portion of the convex structure portion with a gap so as to form a pair and has an electron-emitting portion connected to the first electrode or the second electrode, respectively, The electron-emitting device according to claim 1, wherein the electrode has a portion having a thickness greater than a thickness of a sidewall portion of the convex structure.
【請求項2】 前記第1の電極の厚い膜厚を有する部位
は、前記絶縁層に埋め込まれていることを特徴とする請
求項1に記載の電子放出素子。
2. The electron-emitting device according to claim 1, wherein a portion of the first electrode having a large thickness is buried in the insulating layer.
【請求項3】 前記対となる電子放出部の間の間隙の幅
をD、前記第1の電極の凸型構造部の側壁部における電
子放出部の上下端間の距離をT1とした時に、T1<2
00Dであることを特徴とする請求項1または2に記載
の電子放出素子。
3. When the width of the gap between the pair of electron emitting portions is D, and the distance between the upper and lower ends of the electron emitting portion on the side wall portion of the convex structure portion of the first electrode is T1, T1 <2
The electron-emitting device according to claim 1, wherein the electron-emitting device is 00D.
【請求項4】 第1の電極の上方に設けられて電子を捕
捉する陽極を備え、 前記第1の電極の幅をW、 前記基板上面から前記陽極までの距離をH、 前記第1の電極と第2の電極の問の印加電圧をVf、 前記第2の電極と陽極の間の印加電圧をVaとした時
に、 前記幅Wが、HVf/(円周率π×Va)の1/2倍以
上、15倍以下とされていることを特徴とする請求項1
乃至3のいずれか1項に記載の電子放出素子。
4. An anode provided above the first electrode to capture electrons, wherein the width of the first electrode is W, the distance from the top surface of the substrate to the anode is H, the first electrode When the applied voltage between the second electrode and the second electrode is Vf, and the applied voltage between the second electrode and the anode is Va, the width W is の of HVf / (ππ × Va). 2. The method according to claim 1, wherein the value is not less than twice and not more than 15 times.
4. The electron-emitting device according to any one of claims 1 to 3.
【請求項5】 前記基板の平面の鉛直上方から見て、前
記第1の電極と第2の電極の重なり部がないことを特徴
とする請求項1乃至4のいずれか1項に記載の電子放出
素子。
5. The electron according to claim 1, wherein there is no overlapping portion between the first electrode and the second electrode when viewed from vertically above a plane of the substrate. Emission element.
【請求項6】 基板上に、請求項1乃至5のいずれか1
項に記載の電子放出素子の複数を配置したことを特徴と
する電子源。
6. The method according to claim 1, wherein the substrate is provided on a substrate.
13. An electron source, comprising a plurality of the electron-emitting devices described in the above section.
【請求項7】 請求項6に記載の電子源と、蛍光体とを
有し、前記電子源からの放出電子を対向する前記蛍光体
に照射することにより画像を形成することを特徴とする
画像形成装置。
7. An image, comprising: the electron source according to claim 6; and a phosphor, wherein an image is formed by irradiating electrons emitted from the electron source to the opposing phosphor. Forming equipment.
【請求項8】 基板上に、絶縁層と該絶縁層の上面部か
ら側壁部に到達するように配置される第1の電極を有す
る凸型構造部と、第2の電極とを備え、 前記凸型構造部の側壁部に、対となるように間隙を有し
配置され、それぞれ前記第1の電極または第2の電極に
接続する電子放出部を備えた電子放出素子の製造方法に
おいて、 前記絶縁層により第2の電極から隔てられた凹部を形成
する工程と、 前記凹部に第1の電極の厚い膜厚を有する部位となる埋
め込み電極を製膜形成する工程と、 前記絶縁層及び埋め込み電極の上に該絶縁層の側壁部に
到達する第1の電極の上部電極を製膜形成する工程と、 を有することを特徴とする電子放出素子の製造方法。
8. A convex structure portion having an insulating layer, a first electrode disposed to reach a side wall portion from an upper surface portion of the insulating layer, and a second electrode, the second electrode being provided on the substrate; A method for manufacturing an electron-emitting device, comprising: an electron-emitting portion disposed on a side wall portion of a convex structure portion with a gap so as to form a pair and connected to the first electrode or the second electrode, respectively. A step of forming a recess separated from the second electrode by an insulating layer; a step of forming a buried electrode to be a portion having a large thickness of the first electrode in the recess; a step of forming the buried electrode in the recess; Forming a film of an upper electrode of the first electrode reaching the side wall of the insulating layer on the substrate.
JP34942299A 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating the electron emission element Withdrawn JP2001167694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34942299A JP2001167694A (en) 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating the electron emission element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34942299A JP2001167694A (en) 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating the electron emission element

Publications (1)

Publication Number Publication Date
JP2001167694A true JP2001167694A (en) 2001-06-22

Family

ID=18403645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34942299A Withdrawn JP2001167694A (en) 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating the electron emission element

Country Status (1)

Country Link
JP (1) JP2001167694A (en)

Similar Documents

Publication Publication Date Title
JP3774682B2 (en) Electron emitting device, electron source, and image forming apparatus
JP4741764B2 (en) Electron emitter
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
EP1032020A2 (en) Electron-emitting apparatus and image-forming apparatus
JP4298156B2 (en) Electron emission apparatus and image forming apparatus
US6583582B2 (en) Method of driving electron source and image-forming apparatus and method of manufacturing electron source and image-forming apparatus
JP4086753B2 (en) Image forming apparatus and drive control method thereof
JP2002093307A (en) Electron emission device and manufacturing method of the same, electron source and image forming apparatus
JP2002163976A (en) Electron emission element, electron source and image forming device
JP2003016913A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2003016907A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2001167694A (en) Electron emission element, electron source and image forming device and method of fabricating the electron emission element
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP2003016916A (en) Electron emitting element, electron source and image forming device
JP2002100279A (en) Electron emission element, driving method thereof, electron source, and image forming device
JP3313905B2 (en) Method of manufacturing image forming apparatus
JP3226442B2 (en) Image forming device
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2003092056A (en) Electron emitting element, electron source and image forming device
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP2003016919A (en) Electron emitting element, electron source, electron source assembly, and image forming device
JP2001273849A (en) Electron emitting element, electron source, image forming device, and manufacturing method for electron emitting element
JP2003016910A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2002124176A (en) Electron-emitting element, electron source and image forming device
JP2001297690A (en) Electron source and image-forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306