JP2003016910A - Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element - Google Patents

Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element

Info

Publication number
JP2003016910A
JP2003016910A JP2001200135A JP2001200135A JP2003016910A JP 2003016910 A JP2003016910 A JP 2003016910A JP 2001200135 A JP2001200135 A JP 2001200135A JP 2001200135 A JP2001200135 A JP 2001200135A JP 2003016910 A JP2003016910 A JP 2003016910A
Authority
JP
Japan
Prior art keywords
electron
emitting
opening
cathode electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001200135A
Other languages
Japanese (ja)
Inventor
Michiyo Nishimura
三千代 西村
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP2001200135A priority Critical patent/JP2003016910A/en
Publication of JP2003016910A publication Critical patent/JP2003016910A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electron emitting element stabilized in electron emitting characteristic while realizing a further reduction in electron beam diameter, a manufacturing method thereof, and an electron source and image forming device with good and fine image quality equipped with this electron emitting element. SOLUTION: In this electron emitting element, a cathode electrode 2 comprises an opening communicating with opening of a gate electrode 4 and an insulating layer 3. The opening of the cathode electrode 2 is formed larger than the opening of the gate electrode 4, and has a substantially flat bottom face. An electron emission layer 5 is provided on the bottom face so as to be smaller than the opening of the cathode electrode 2, and lower than the boundary between the cathode electrode 2 and the insulating layer 3 laminated on the cathode electrode 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子及び
その製造方法に関するものであり、さらに、それを使用
した電子源及び画像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device and a method for manufacturing the same, and further to an electron source and an image forming apparatus using the same.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FE型と称する)、金属/絶縁層/
金属型(以下、MIM型と称する)や、表面伝導型電子
放出素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known. The cold cathode electron source is a field emission type (hereinafter referred to as FE type), metal / insulating layer /
There are a metal type (hereinafter referred to as MIM type), a surface conduction electron-emitting device, and the like.

【0003】FE型の例としてはW.P.Dyke &
W.W.Dolan,“Field Emissio
n”,Advance in Electron Ph
ysics,8,89 (1956) あるいは、C.
A.Spindt,“PHYSICAL Proper
ties ofthin−film field em
ission cathodes with moly
bdenium cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Field Emissio"
n ", Advance in Electron Ph
ysics, 8, 89 (1956) or C.I.
A. Spindt, “PHYSICAL Proper
ties of thin-film field em
ision cathodes with molly
bdenium cones ", J. Appl. Phy
s. , 47, 5248 (1976) and the like are known.

【0004】MIM型の例としてはC.A.Mead,
“Operation of Tunnel−Emis
sion Devices”,J.Apply.Phy
s.,32,646(1961)等に開示されたものが
知られている。
An example of the MIM type is C.I. A. Mead,
"Operation of Tunnel-Emis
sion Devices ", J. Apply. Phy
s. , 32,646 (1961) and the like are known.

【0005】また、最近の例では、Toshiaki.
Kusunoki,“Fluctuation−fre
e electron emission from
non−formed metal−insulato
r−metal(MIM)cathodes Fabr
icated by low current Ano
dic oxidation”,Jpn.J.App
l.Phys.vol.32(1993)pp.L16
95,Mutsumi suzuki etal“An
MIM−Cathode Array for Ca
thode luminescent Display
s”,IDW´96,(1996)pp.529等が研
究されている。
In a recent example, Toshiaki.
Kusunoki, "Fluctuation-fre
e electron emission from
non-formed metal-insulato
r-metal (MIM) cathodes Fabr
icated by low current Ano
dic oxidation ”, Jpn. J. App
l. Phys. vol. 32 (1993) pp. L16
95, Mutsumi Suzuki et al "An
MIM-Cathode Array for Ca
theode luminescent display
s ", IDW'96, (1996) pp. 529 and the like have been studied.

【0006】表面伝導型の例としては、エリンソンの報
告(M.I.Elinson Radio Eng.E
lectron Phys.,10(1965))に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のSnO2薄膜を用いたもの、Au薄膜を用いた
もの、(G.Dittmer.Thin Solid
Films,9,317(1972))、In23/S
nO2薄膜によるもの(M.Hartwell and
C.G.Fonstad,IEEETrans.ED
Conf.,519(1983))等が報告されてい
る。
[0006] As an example of the surface conduction type, as reported by Elinson (MI Elinson Radio Eng. E.
electron Phys. , 10 (1965)) and the like. In this surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel to the film surface. It utilizes the phenomenon. As the surface conduction type element, one using the SnO 2 thin film described in the above-mentioned report of Erinson, one using an Au thin film, (G. Dittmer. Thin Solid
Films, 9, 317 (1972)), In 2 O 3 / S
nO 2 thin film (M. Hartwell and
C. G. Fonstad, IEEE Trans. ED
Conf. , 519 (1983)) and the like have been reported.

【0007】ここで、電子放出素子を画像形成装置に応
用するには、蛍光体を十分な輝度で発光させる放出電流
が必要である。また、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求される。そして製造し易いという事が重要で
ある。
Here, in order to apply the electron-emitting device to the image forming apparatus, an emission current for causing the phosphor to emit light with sufficient brightness is required. Further, in order to improve the definition of the display, it is required that the diameter of the electron beam with which the phosphor is irradiated is small. And it is important to be easy to manufacture.

【0008】従来のFE型の例としてSpindt型の
電子放出素子がある。Spindt型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、FE素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。
An example of the conventional FE type is a Spindt type electron-emitting device. In the Spindt type, a microchip is generally formed as an emission point, and electrons are emitted from the tip of the microchip. When the emission current density is increased to cause the phosphor to emit light, the electron emission part is thermally destroyed. Will be induced and the life of the FE element will be limited. Further, the electrons emitted from the tip tend to spread due to the electric field formed by the gate electrode, and there is a drawback that the beam diameter cannot be reduced.

【0009】このようなFE素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。
In order to overcome such drawbacks of the FE element, various examples have been proposed as individual solutions.

【0010】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。これは放
出された電子ビームを収束電極の負電位により絞るのが
一般的だが、製造工程が複雑となり、製造コストの増大
を招く。
As an example of preventing the spread of the electron beam, there is an example in which a focusing electrode is arranged above the electron emitting portion. In this method, the emitted electron beam is generally focused by the negative potential of the focusing electrode, but the manufacturing process is complicated and the manufacturing cost is increased.

【0011】電子ビーム径を小さくする別の例として
は、Spindt型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平8−096703号公
報、特開平8−096704号公報に開示されたものが
ある。
Another example of reducing the electron beam diameter is a method of forming no microchip, such as the Spindt type. For example, there are those disclosed in JP-A-8-096703 and JP-A-8-096704.

【0012】これは、孔内に配置した薄膜から電子放出
を行なわせるため、電子放出面上に平坦な等電位面が形
成され電子ビームの広がりが小さくなるという利点があ
る。
This has the advantage that since a thin film arranged in the hole emits electrons, a flat equipotential surface is formed on the electron emission surface and the spread of the electron beam is reduced.

【0013】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。
Further, by using a low work function constituent material as the electron emitting material, electrons can be emitted without forming a microchip, and a low driving voltage can be achieved. There is also an advantage that the manufacturing method is relatively simple.

【0014】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。
Further, since the electron emission is performed on the surface,
The electric field is not concentrated, the chip is not broken, and the life is long.

【0015】さらに電子ビーム径を小さく、駆動電圧を
低く抑える方法として、カソード電極の形状を改善する
手法を用いた例がある。たとえば、特開平8−1156
54号公報、特開平8−293244号公報、特開平1
0−125215号公報、特開2000−67736号
公報、US5473218号などに開示されたものがあ
る。
Further, as a method of reducing the electron beam diameter and suppressing the driving voltage, there is an example using a method of improving the shape of the cathode electrode. For example, JP-A-8-1156
54, JP-A-8-293244, JP-A-1
There are those disclosed in 0-125215, JP 2000-67736 A, US 5473218 and the like.

【0016】図12に特開平8−115654号公報に
開示された例を示す。これは、電子放出面が、電子放出
機体絶縁層側の面より微細孔内で深い位置に存在する構
成である。
FIG. 12 shows an example disclosed in Japanese Patent Laid-Open No. 8-115654. This is a configuration in which the electron emission surface is located deeper in the fine holes than the surface on the electron emission body insulating layer side.

【0017】図12では、基板131上にカソード電極
層132、絶縁層133、ゲート電極層134で構成さ
れ、微細孔136内に、電子放出材135が配置されて
いる。
In FIG. 12, a cathode electrode layer 132, an insulating layer 133, and a gate electrode layer 134 are formed on a substrate 131, and an electron emitting material 135 is arranged in a fine hole 136.

【0018】電子放出材135は、絶縁層133の界面
より深い位置となるために、カソード電極132が掘り
込まれている。
Since the electron-emitting material 135 is located at a position deeper than the interface of the insulating layer 133, the cathode electrode 132 is dug.

【0019】さらに、図13に特開平10−12521
5号公報に開示された例を示す。本構成も電子放出層を
カソード電極の内部に形成する一手法である。
Further, in FIG. 13, Japanese Unexamined Patent Publication No. 10-12521.
An example disclosed in Japanese Patent Publication No. 5 is shown. This structure is also a method of forming the electron emission layer inside the cathode electrode.

【0020】[0020]

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。
However, in the case of the above-mentioned prior art, the following problems have occurred.

【0021】図12に示すような構造の場合には、カソ
ード電極と電子放出材との段差距離が、電子放出層表面
に加わる電界に大きく依存している。つまり、段差を正
確に制御できなければ、所望な電子放出特性を得ること
ができなかった。
In the case of the structure shown in FIG. 12, the step distance between the cathode electrode and the electron emitting material largely depends on the electric field applied to the surface of the electron emitting layer. That is, unless the step can be accurately controlled, the desired electron emission characteristic cannot be obtained.

【0022】また、図13に示す構成において、電子放
出材を段差部分に形成する場合には、段差部分から放出
される電子は孔内で横方向に放出される場合に必ずし
も、ビーム径は小さくならず、注意が必要である。
Further, in the structure shown in FIG. 13, when the electron emitting material is formed in the step portion, the beam diameter is not necessarily small when the electrons emitted from the step portion are emitted laterally in the hole. No, you need to be careful.

【0023】さらに、孔内のカソード電極面にのみ電子
放出材が存在するのが適当であるが、作製方法によって
は、孔内の側壁部に残留する場合も考えられる。
Further, it is suitable that the electron emitting material is present only on the cathode electrode surface in the hole, but it may be left on the side wall portion in the hole depending on the manufacturing method.

【0024】このように側壁部に残留する電子放出材
は、電子放出の妨げとなったり、あるいは、カソード電
極とゲート電極間の絶縁性を低減させる要因となる場合
がある。特に、電子放出材が導電性である場合、カソー
ド電極とゲート電極間を流れるリーク電流となり、電子
放出効率を低下させる要因となり問題である。
Thus, the electron emitting material remaining on the side wall may interfere with electron emission or may be a factor of reducing the insulating property between the cathode electrode and the gate electrode. In particular, when the electron emitting material is conductive, it causes a leak current flowing between the cathode electrode and the gate electrode, which causes a problem of reducing electron emitting efficiency.

【0025】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径のさらなる小径化を実現させ、電子放出特性を
安定化させた電子放出素子、その製造方法、及びこの電
子放出素子を備えた、画質が良好で高精細な電子源及び
画像形成装置を提供することにある。
The present invention has been made in order to solve the above-mentioned problems of the prior art, and an object of the present invention is to realize a further smaller electron beam diameter and stabilize the electron emission characteristics. An object of the present invention is to provide a high-definition electron source with good image quality and an image forming apparatus, which is provided with an element, a manufacturing method thereof, and this electron-emitting device.

【0026】[0026]

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、基板上に配置されるカソード電極
と、開口部を有し、前記カソード電極上に配置される絶
縁層と、前記絶縁層の開口部と連通する開口部を有し、
該絶縁層上に配置されるゲート電極と、前記カソード電
極と電気的に接続された電子放出材と、を備えた電子放
出素子において、前記カソード電極は、前記ゲート電極
及び絶縁層の開口部と連通する開口部を備え、前記カソ
ード電極の開口部は、前記ゲート電極の開口部よりも大
きく設けられるとともに、略平坦状の底面を有し、前記
電子放出材は、前記底面上に、前記カソード電極と該カ
ソード電極上に積層される前記絶縁層との境界より低く
設けられ、前記電子放出材の大きさは、前記ゲート電極
の開口部の大きさと略同一、又は該ゲート電極の開口部
の大きさよりも小さいことを特徴とする。
In order to achieve the above object, in the present invention, a cathode electrode disposed on a substrate, and an insulating layer having an opening and disposed on the cathode electrode are provided. , Having an opening communicating with the opening of the insulating layer,
In an electron-emitting device including a gate electrode arranged on the insulating layer and an electron-emitting material electrically connected to the cathode electrode, the cathode electrode has an opening in the gate electrode and the insulating layer. The cathode electrode has a communicating opening, the opening of the cathode electrode is larger than the opening of the gate electrode, and has a substantially flat bottom surface. It is provided lower than the boundary between the electrode and the insulating layer laminated on the cathode electrode, and the size of the electron-emitting material is approximately the same as the size of the opening of the gate electrode, or the size of the opening of the gate electrode. It is characterized by being smaller than the size.

【0027】前記カソード電極の開口径と前記電子放出
材の大きさとの差の距離の半分(d1)は、該カソード
電極と該カソード電極上に積層される前記絶縁層との境
界から該電子放出材の表面の高さ(t1)と、ほぼ等し
いかそれ以上であることも好適である。
The half (d1) of the difference between the opening diameter of the cathode electrode and the size of the electron emitting material is the electron emission from the boundary between the cathode electrode and the insulating layer laminated on the cathode electrode. It is also preferable that the height (t1) of the surface of the material is substantially equal to or more than that.

【0028】前記絶縁層の開口部の大きさは、前記カソ
ード電極の開口部の大きさよりも小さいことも好適であ
る。
It is also preferable that the size of the opening of the insulating layer is smaller than the size of the opening of the cathode electrode.

【0029】前記電子放出材は、略平坦な膜であること
も好適である。
It is also preferable that the electron emitting material is a substantially flat film.

【0030】前記電子放出材は、低仕事関数を有する炭
素又は炭素化合物を含むことも好適である。
It is also preferable that the electron emitting material contains carbon or a carbon compound having a low work function.

【0031】前記炭素又は炭素化合物とは、ダイヤモン
ド又は、ダイヤモンドライクカーボンを含むことも好適
である。
The carbon or carbon compound preferably contains diamond or diamond-like carbon.

【0032】上記記載の電子放出素子を複数個接続した
電子源であって、前記ゲート電極がゲート電極配線に接
続され、前記カソード電極がカソード電極配線に、マト
リクス配線したことを特徴とする電子源。
An electron source in which a plurality of the electron-emitting devices described above are connected, wherein the gate electrode is connected to a gate electrode wiring, and the cathode electrode is connected to a cathode electrode wiring in a matrix wiring. .

【0033】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出された電子によって画像を形成
する画像形成部材とを備えることを特徴とする。
An image forming apparatus is characterized by including the electron source described above and an image forming member that forms an image by the electrons emitted from the electron source.

【0034】前記画像形成部材は、電子の衝突によって
発光する蛍光体であることも好適である。
It is also preferable that the image forming member is a phosphor that emits light by collision of electrons.

【0035】基板上に配置されるカソード電極と、開口
部を有し、前記カソード電極上に配置される絶縁層と、
前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気
的に接続された電子放出材と、を備えた電子放出素子の
製造方法において、前記ゲート電極の開口部と前記絶縁
層の開口部を形成した後、該絶縁層の開口部に露出した
前記カソード電極をサイドエッチングして該カソード電
極に開口部を形成する工程を含むことを特徴とする。
A cathode electrode disposed on the substrate, an insulating layer having an opening and disposed on the cathode electrode,
Manufacture of an electron-emitting device including a gate electrode having an opening communicating with the opening of the insulating layer and disposed on the insulating layer, and an electron-emitting material electrically connected to the cathode electrode. The method includes the step of forming an opening in the cathode electrode by side-etching the cathode electrode exposed in the opening in the insulating layer after forming the opening in the gate electrode and the opening in the insulating layer. It is characterized by

【0036】基板上に配置されるカソード電極と、開口
部を有し、前記カソード電極上に配置される絶縁層と、
前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気
的に接続された電子放出材と、を備えた電子放出素子の
製造方法において、前記ゲート電極の開口部と前記絶縁
層の開口部を形成した後、該絶縁層の開口部に露出した
前記カソード電極を変質させる工程と、前記カソード電
極のうち変質した領域を除去して該カソード電極に開口
部を形成する工程と、を含むことを特徴とする。
A cathode electrode disposed on the substrate, an insulating layer having an opening and disposed on the cathode electrode,
Manufacture of an electron-emitting device including a gate electrode having an opening communicating with the opening of the insulating layer and disposed on the insulating layer, and an electron-emitting material electrically connected to the cathode electrode. In the method, after forming the opening of the gate electrode and the opening of the insulating layer, modifying the cathode electrode exposed in the opening of the insulating layer; and removing the modified region of the cathode electrode. And forming an opening in the cathode electrode.

【0037】[0037]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。また、カソード、ゲート、アノード
電極に印加される電圧、駆動波形等の条件も特に特定な
記載がない限りはそれらのみに限定する趣旨のものでは
ない。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be illustratively described in detail below with reference to the drawings. However, the dimensions of the components described in this embodiment,
Unless otherwise specified, the material, the shape, the relative arrangement, and the like are not intended to limit the scope of the present invention thereto. Further, the conditions such as the voltage applied to the cathode, the gate, the anode electrode, the driving waveform, etc. are not limited to these unless otherwise specified.

【0038】図1〜4を参照して本発明の実施の形態に
係る電子放出素子について説明する。
An electron-emitting device according to an embodiment of the present invention will be described with reference to FIGS.

【0039】図1,図2は本発明の実施の形態に係る電
子放出素子を示す模式図であり、図1(a)は平面図、
図1(b)は(a)におけるA−A’の断面図、図2
は、図1に示す駆動状態での電子放出素子の詳細図であ
る。なお、説明の便宜上、平面図においても、部材毎に
ハッチングを施している。
1 and 2 are schematic views showing an electron-emitting device according to an embodiment of the present invention, FIG. 1 (a) is a plan view,
1B is a sectional view taken along line AA ′ in FIG.
FIG. 2 is a detailed view of the electron-emitting device in the driving state shown in FIG. For convenience of description, each member is hatched in the plan view as well.

【0040】本実施の形態に係る電子放出素子は、概
略、基板1と、基板1上に積層されるカソード電極2
と、カソード電極2上に積層される絶縁層3と、絶縁層
3上に積層される第1及び第2のゲート電極4a,4b
と、電子放出材としての電子放出層5と、から構成され
る。
The electron-emitting device according to this embodiment is roughly composed of a substrate 1 and a cathode electrode 2 laminated on the substrate 1.
An insulating layer 3 stacked on the cathode electrode 2, and first and second gate electrodes 4a and 4b stacked on the insulating layer 3.
And an electron emitting layer 5 as an electron emitting material.

【0041】カソード電極2とゲート電極4間には駆動
電圧Vgが電源6により与えられる。
A drive voltage Vg is applied from the power supply 6 between the cathode electrode 2 and the gate electrode 4.

【0042】7は電子放出素子の上方にHだけはなれて
配置されたアノード電極であり、アノード電圧Vaが高
圧電源8により与えられる。アノード電極−素子間距離
Hの素子の位置とは通常はカソード電極2の位置を基準
とすればいい。
Reference numeral 7 denotes an anode electrode which is arranged above the electron-emitting device so as to be separated by H, and an anode voltage Va is supplied from a high voltage power source 8. The position of the element at the distance H between the anode electrode and the element may be normally based on the position of the cathode electrode 2.

【0043】アノード電極7では電子が捕捉され、電子
放出電流Ieが検出される。
Electrons are trapped at the anode electrode 7 and the electron emission current Ie is detected.

【0044】ここで、絶縁層3,ゲート電極4は円形の
開口部を有している。
Here, the insulating layer 3 and the gate electrode 4 have a circular opening.

【0045】ゲート電極4の開口径(基板1に平行とな
る方向の幅)はw1である。
The opening diameter of the gate electrode 4 (width in the direction parallel to the substrate 1) is w1.

【0046】カソード電極2は、ゲート電極4より大き
な開口径w3を有しており、厚みの一部が除去されて形
成される。
The cathode electrode 2 has an opening diameter w3 larger than that of the gate electrode 4, and is formed by removing a part of its thickness.

【0047】電子放出膜5は、カソード電極2の開口部
の平坦状の底面に、その開口部の開口径w3よりも小さ
く設けられ、ゲート電極4の開口部と略同一か若干小さ
い径であるw2の径で形成されている。
The electron emission film 5 is provided on the flat bottom surface of the opening of the cathode electrode 2 smaller than the opening diameter w3 of the opening, and has a diameter substantially the same as or slightly smaller than the opening of the gate electrode 4. It is formed with a diameter of w2.

【0048】すなわち、電子放出膜5はカソード電極2
の側壁から離れて形成され、カソード電極2の側壁から
電子放出膜5の端までの距離はd1である。また、電子
放出膜5の表面は、カソード電極2―絶縁層3の境界面
よりt1だけ深部に(低く)形成される。
That is, the electron emission film 5 is the cathode electrode 2
The distance from the side wall of the cathode electrode 2 to the end of the electron emission film 5 is d1. The surface of the electron emission film 5 is formed deeper (lower) by t1 than the boundary surface between the cathode electrode 2 and the insulating layer 3.

【0049】絶縁層3は、ゲート電極3の開口径w1と
同一でも、カソード電極2の開口径w3と同一でも小さ
くても大きくてもよい。
The insulating layer 3 may be the same as the opening diameter w1 of the gate electrode 3 or the opening diameter w3 of the cathode electrode 2 and may be smaller or larger.

【0050】図2中の破線はこの素子を駆動させた場合
の等電位面を示した。駆動条件により等電位面の形状は
異なるが、本実施の形態における一般的な駆動条件での
等電位面である。
The broken line in FIG. 2 shows the equipotential surface when this element is driven. The shape of the equipotential surface differs depending on the driving conditions, but it is the equipotential surface under the general driving conditions in the present embodiment.

【0051】電子放出膜5の直上部には、凹型の等電位
面となるが、ゲート電極の開口付近では凸型となる。し
たがって、孔の中央に有した電子放出部では略まっすぐ
な電子軌道となるが、孔の周辺部に有した電子放出部で
は、電子軌道が曲げられて、アノード電極7に到達す
る。
Immediately above the electron emission film 5 is a concave equipotential surface, but is convex near the opening of the gate electrode. Therefore, the electron emitting portion provided in the center of the hole has a substantially straight electron trajectory, but in the electron emitting portion provided in the peripheral portion of the hole, the electron trajectory is bent and reaches the anode electrode 7.

【0052】アノード電極に到達する電子のビーム径
は、放出部すべての電子を総合したビームとなり、Pの
径となる。
The beam diameter of the electrons that reach the anode electrode is the total beam of electrons of all the emission parts, and is the diameter of P.

【0053】本実施の形態の電子放出素子は、このよう
に構成されるので、電子ビーム径をより小さくすること
ができる。また、電子放出膜5は、カソード電極2の側
壁からd1の距離をとって設けられることにより、開口
部の側壁に付着することがなく、リーク電流を低減させ
ることができる。
Since the electron-emitting device of this embodiment is constructed in this way, the electron beam diameter can be made smaller. Further, since the electron emission film 5 is provided at a distance of d1 from the side wall of the cathode electrode 2, the electron emission film 5 does not adhere to the side wall of the opening and the leak current can be reduced.

【0054】図3は幅t1と電子ビーム径Pを示す一例
の図である。
FIG. 3 is an example of the width t1 and the electron beam diameter P.

【0055】d1=0は、図12で示した従来の電子放
出素子の場合となる。
D1 = 0 corresponds to the case of the conventional electron-emitting device shown in FIG.

【0056】図12の構成では、特定のt1においてビ
ーム径の極小値を持つ。これは、t1が極小値より大き
くなると、周辺部の電子は中央部より反対側に大きく離
れてしまうからである。
In the configuration of FIG. 12, the beam diameter has a minimum value at a specific t1. This is because when t1 becomes larger than the minimum value, the electrons in the peripheral portion are largely separated from the central portion on the opposite side.

【0057】一方、本実施の形態による電子放出素子の
特性をd1>0として図3に重ねて示した。
On the other hand, the characteristics of the electron-emitting device according to this embodiment are shown in FIG. 3 with d1> 0.

【0058】本実施の形態においても、特定のt1にお
いてビーム径の極小値を持つのは同じである。しかしな
がら、極小値を有するt1が大きくなっている。また、
さらに、特定のビーム径Pmin以下とするためのt1
の範囲を矢印で示した。本実施の形態における電子放出
素子では、t1の範囲が大きくなっている。
Also in this embodiment, it is the same that the beam diameter has a minimum value at a specific t1. However, t1 having the minimum value is large. Also,
Further, t1 for making the beam diameter Pmin or less smaller than a specific value
The range is indicated by an arrow. In the electron-emitting device according to the present embodiment, the range of t1 is large.

【0059】したがって、最適なビーム径を得るための
t1の範囲を大きくとることができるので、ビーム径の
ばらつきを少なくすることができ、結果として、電子放
出素子の作製にあっては、最適なビーム径を容易に得る
ことができ、また、精度の良い作製が可能となる。
Therefore, since the range of t1 for obtaining the optimum beam diameter can be set large, it is possible to reduce the variation of the beam diameter, and as a result, it is possible to make an optimum choice in the production of the electron-emitting device. The beam diameter can be easily obtained, and the production can be performed with high accuracy.

【0060】また、一般に、ビーム径のマージンはd1
>t1とすることでそのマージンが広くなる。
In general, the beam diameter margin is d1.
By setting> t1, the margin becomes wider.

【0061】また、最小のビーム径となる条件は、開口
形状(特に開口部の縦横比)、材料、駆動電圧にも依存
するが、d1≒t1である場合が一般的である。
The condition for the minimum beam diameter depends on the aperture shape (especially the aspect ratio of the aperture), the material, and the drive voltage, but is generally d1≈t1.

【0062】図4は、図1で示す本発明の実施の形態に
係る電子放出素子を作製する方法の一例を説明する図で
ある。
FIG. 4 is a diagram illustrating an example of a method for manufacturing the electron-emitting device according to the embodiment of the present invention shown in FIG.

【0063】以下、図4を参照して、本発明の実施の形
態に係る電子放出素子の製造方法の一例を説明する。
An example of a method of manufacturing the electron-emitting device according to the embodiment of the present invention will be described below with reference to FIG.

【0064】図4(a)に示すように、予め、その表面
を十分に洗浄した、石英ガラス、Na等の不純物含有量
を減少させたガラス、青板ガラス、シリコン基板、ある
いは、シリコン基板等にスパッタ法等によりSiO2
積層した積層体、アルミナ等セラミックスの絶縁性基
板、いずれか一つを基板1として用い、基板1上にカソ
ード電極2を積層する。
As shown in FIG. 4 (a), the surface of the quartz glass, the glass with a reduced content of impurities such as Na, the soda lime glass, the silicon substrate, the silicon substrate, or the like, whose surface has been thoroughly washed beforehand, is used. The cathode electrode 2 is laminated on the substrate 1 using either one of a laminated body of SiO 2 laminated by a sputtering method or an insulating substrate made of ceramics such as alumina.

【0065】カソード電極2は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。カソード電
極2の材料は、例えば、Be,Mg,Ti,Zr,H
f,V,Nb,Ta,Mo,W,Al,Cu,Ni,C
r,Au,Pt,Pd等の金属または合金材料、Ti
C,ZrC,HfC,TaC,SiC,WC等の炭化
物、HfB2,ZrB2,LaB6,CeB6、YB4,G
dB4等の硼化物、TiN,ZrN,HfN等の窒化
物、Si,Ge等の半導体、有機高分子材料、アモルフ
ァスカーボン,グラファイト,ダイヤモンドライクカー
ボン,ダイヤモンドを分散した炭素及び炭素化合物等か
ら適宜選択される。カソード電極2の厚さとしては、数
十nmから数mmの範囲で設定され、好ましくは数百n
mから数μmの範囲で選択される。
The cathode electrode 2 is generally conductive and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique. The material of the cathode electrode 2 is, for example, Be, Mg, Ti, Zr, H
f, V, Nb, Ta, Mo, W, Al, Cu, Ni, C
Metal or alloy material such as r, Au, Pt, Pd, Ti
Carbides such as C, ZrC, HfC, TaC, SiC, and WC, HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , and G
Suitable selection from borides such as dB 4 , nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, organic polymer materials, amorphous carbon, graphite, diamond-like carbon, diamond-dispersed carbon and carbon compounds. To be done. The thickness of the cathode electrode 2 is set in the range of several tens nm to several mm, preferably several hundreds n.
It is selected in the range of m to several μm.

【0066】また、絶縁性シリコン基板の一部をドーピ
ングして導電性としてカソード電極2としてもよい。
Alternatively, the cathode electrode 2 may be made conductive by doping a part of the insulating silicon substrate.

【0067】また、カソード電極2は組成の違う多層構
成にしてもよい。
The cathode electrode 2 may have a multi-layer structure having different compositions.

【0068】次に、カソード電極2に続いて絶縁層3、
ゲート電極4を堆積する。
Next, following the cathode electrode 2, the insulating layer 3,
The gate electrode 4 is deposited.

【0069】絶縁層3は、スパッタ法等の一般的な真空
成膜法、CVD法、真空蒸着法で形成され、その厚さと
しては、数nmから数μmの範囲で設定され、好ましく
は数十nmから数百nmの範囲から選択される。望まし
い材料としてはSiO2,SiN,Al23,CaFな
どの高電界に絶えられる耐圧の高い材料が望ましい。
The insulating layer 3 is formed by a general vacuum film forming method such as a sputtering method, a CVD method, or a vacuum vapor deposition method, and the thickness thereof is set within the range of several nm to several μm, preferably several layers. It is selected from the range of 10 nm to several hundred nm. As a desirable material, a material having a high withstand voltage such as SiO 2 , SiN, Al 2 O 3 , and CaF that can withstand a high electric field is desirable.

【0070】ゲート電極4は、カソード電極2と同様に
導電性を有しており、蒸着法、スパッタ法等の一般的真
空成膜技術、フォトリソグラフィー技術により形成され
る。ゲート電極4の材料は、例えば、Be,Mg,T
i,Zr,Hf,V,Nb,Ta,Mo,W,Al,C
u,Ni,Cr,Au,Pt,Pd等の金属または合金
材料、TiC,ZrC,HfC,TaC,SiC,WC
等の炭化物、HfB2,ZrB2,LaB6,CeB6、Y
4,GdB4等の硼化物、TiN,ZrN,HfN等の
窒化物、Si,Ge等の半導体、有機高分子材料等から
適宜選択される。
The gate electrode 4 has conductivity like the cathode electrode 2, and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique. The material of the gate electrode 4 is, for example, Be, Mg, T
i, Zr, Hf, V, Nb, Ta, Mo, W, Al, C
Metal or alloy material such as u, Ni, Cr, Au, Pt, Pd, TiC, ZrC, HfC, TaC, SiC, WC
Carbides such as HfB 2 , ZrB 2 , LaB 6 , CeB 6 , Y
B 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, a semiconductor such as Ge, are appropriately selected from organic polymeric material.

【0071】次に、図4(b)に示すように、開口部を
作製する。
Next, as shown in FIG. 4B, an opening is formed.

【0072】そのために、フォトリソグラフィー技術に
よりマスクパターン41を形成する。
Therefore, the mask pattern 41 is formed by the photolithography technique.

【0073】次に、図4(c)に示すように、マスクパ
ターン41を利用して、絶縁層3,ゲート電極4の一部
を基板上から取り除かれた開口部を有した積層構造が形
成される。
Next, as shown in FIG. 4C, using the mask pattern 41, a laminated structure having an opening portion in which a part of the insulating layer 3 and the gate electrode 4 is removed from the substrate is formed. To be done.

【0074】開口部の作製は、ゲート電極、絶縁層の材
料、厚さにより、ドライエッチング法、ウエットエッチ
ング法などが適宜選択される。
For forming the opening, a dry etching method, a wet etching method or the like is appropriately selected depending on the materials and thicknesses of the gate electrode and the insulating layer.

【0075】次に、カソード電極の開口部を作製する。Next, the opening of the cathode electrode is prepared.

【0076】図4(d)に示すように、図4(c)の開
口部を利用してカソード電極2の一部をすでに形成した
開口部より大きな幅で変質させる。具体的な方法として
は、Siの酸化によりSiO2にする。
As shown in FIG. 4D, a part of the cathode electrode 2 is altered with a width larger than that of the already formed opening by utilizing the opening of FIG. 4C. As a specific method, Si is oxidized into SiO 2 .

【0077】次に図4(e)に示すように、(d)変質
部を除去する。ここでは、SiO2のウエットエッチン
グとしたため、絶縁層3の一部もとり除かれた。
Next, as shown in FIG. 4E, (d) the altered portion is removed. Here, since SiO 2 was wet-etched, part of the insulating layer 3 was also removed.

【0078】図4(d),(e)を同時に行うその他の
方法も考えられる。
Other methods of simultaneously performing the steps of FIGS. 4D and 4E are also conceivable.

【0079】例えば、積層された2種金属のエッチング
特性の違いを利用して、上層の金属のみ除去し、また、
オーバーエッチによるサイドエッチングを利用する方法
がある。
For example, by utilizing the difference in the etching characteristics of the laminated two kinds of metals, only the metal in the upper layer is removed, and
There is a method of utilizing side etching by overetching.

【0080】次に、図4(f)に示すように、全面に電
子放出層5を堆積する。
Next, as shown in FIG. 4F, the electron emission layer 5 is deposited on the entire surface.

【0081】電子放出層5は蒸着法、スパッタ法、プラ
ズマCVD法等の一般的成膜技術などで形成される。電
子放出層5の材料は、低仕事関数の材料を選択するのが
好ましい。例えば、アモルファスカーボン,グラファイ
ト,ダイヤモンドライクカーボン,ダイヤモンドを分散
した炭素及び炭素化合物等から適宜選択される。好まし
くはより仕事関数の低いダイヤモンド薄膜、ダイヤモン
ドライクカーボン等が良い。電子放出層5の膜厚として
は、数nmから数百nmの範囲で設定され、好ましくは
数nmから数十nmの範囲で選択される。
The electron emission layer 5 is formed by a general film forming technique such as a vapor deposition method, a sputtering method and a plasma CVD method. As the material of the electron emission layer 5, it is preferable to select a material having a low work function. For example, it is appropriately selected from amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and carbon compounds. A diamond thin film having a lower work function, diamond-like carbon, etc. are preferable. The film thickness of the electron emission layer 5 is set in the range of several nm to several hundred nm, and preferably selected in the range of several nm to several tens nm.

【0082】これらの電子放出膜5から電子を放出させ
るのに必要な電界としては、できるだけ低くできれば、
駆動電圧をさげられる。〜1×107V/m以下であれ
ば、駆動電圧は十数V程度に低減でき好ましい。
The electric field required to emit electrons from these electron emitting films 5 should be as low as possible.
The drive voltage can be reduced. When it is ˜1 × 10 7 V / m or less, the driving voltage can be reduced to about a dozen V, which is preferable.

【0083】次に、図4(g)のようにマスクパターン
41を剥離して図1で示すような素子が完成する。
Next, the mask pattern 41 is peeled off as shown in FIG. 4G to complete the device shown in FIG.

【0084】ゲート電極4の開口部の大きさw1は、ビ
ーム径の大きさを大きく左右する因子であり、重要であ
る。好ましくは、数100nmから数十μmである。さ
らに好ましくは、100nmから1μmである。
The size w1 of the opening of the gate electrode 4 is a factor that greatly affects the size of the beam diameter, and is important. The thickness is preferably several 100 nm to several tens of μm. More preferably, it is 100 nm to 1 μm.

【0085】さらには、本実施の形態の電子放出素子は
積層を繰り返した非常に単純な構成であり、製造プロセ
スが容易であり、歩留まり良く製造できる。
Furthermore, the electron-emitting device of this embodiment has a very simple structure in which lamination is repeated, the manufacturing process is easy, and the electron-emitting device can be manufactured with high yield.

【0086】本発明を適用した電子放出素子の応用例に
ついて以下に述べる。本実施の形態の電子放出素子の複
数個を基体上に配列し、例えば電子源、あるいは画像形
成装置が構成できる。
Application examples of the electron-emitting device to which the present invention is applied will be described below. By arranging a plurality of electron-emitting devices of this embodiment on a substrate, for example, an electron source or an image forming apparatus can be constructed.

【0087】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をX方向及
びY方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、X方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Y方向の配線に共通に接続した単純マトリクス
配置がある。
Various arrangements of electron-emitting devices are adopted. As an example, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction, and the same column is used. There is a simple matrix arrangement in which the other of the electrodes of the plurality of electron-emitting devices arranged in the above is commonly connected to the wiring in the Y direction.

【0088】以下、単純マトリクス配置について詳述す
る。
The simple matrix arrangement will be described in detail below.

【0089】図5,図6において、51,61は電子源
基体、52,62はX方向配線、53,63はY方向配
線である。64は本実施の形態の電子放出素子である。
In FIGS. 5 and 6, 51 and 61 are electron source substrates, 52 and 62 are X-direction wirings, and 53 and 63 are Y-direction wirings. 64 is an electron-emitting device of the present embodiment.

【0090】m本のX方向配線62は、Dx1,Dx
2,…Dxmからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Y
方向配線63は、Dy1,Dy2,…Dynのn本の配
線よりなり、X方向配線62と同様に形成される。これ
らm本のX方向配線62とn本のY方向配線63との間
には、層間絶縁層(不図示)が設けられており、両者を
電気的に分離している(m,nは、共に正の整数)。
The m number of X-direction wirings 62 are Dx1 and Dx.
2, ... Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed. Y
The directional wiring 63 is composed of n wirings Dy1, Dy2, ... Dyn, and is formed similarly to the X-directional wiring 62. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 62 and the n Y-direction wirings 63 to electrically separate the two (m and n are: Both are positive integers).

【0091】層間絶縁層(不図示)は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたSiO2等で構
成される。例えば、X方向配線62を形成した基体61
の全面或いは一部に所望の形状で形成され、特に、X方
向配線62とY方向配線63の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。X方向
配線62とY方向配線63は、それぞれ外部端子として
引き出されている。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum evaporation method, a printing method, a sputtering method or the like. For example, the base 61 on which the X-direction wiring 62 is formed
Is formed in a desired shape on the entire surface or a part thereof, and in particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 62 and the Y-direction wiring 63. The X-direction wiring 62 and the Y-direction wiring 63 are drawn out as external terminals.

【0092】電子放出素子64を構成するm本のX方向
配線62は、カソード電極2をかねる場合もあり、n本
のY方向配線63は、ゲート電極4をかねる場合があ
り、層間絶縁層は絶縁層3をかねる場合がある。
The m X-direction wirings 62 forming the electron-emitting device 64 may also serve as the cathode electrode 2, the n Y-direction wirings 63 may serve as the gate electrode 4, and the interlayer insulating layer is The insulating layer 3 may also serve as the insulating layer 3.

【0093】X方向配線62には、X方向に配列した電
子放出素子64の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Y
方向配線63には、Y方向に配列した電子放出素子64
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting the row of the electron-emitting devices 64 arranged in the X direction is connected to the X-direction wiring 62. On the other hand, Y
The directional wiring 63 includes the electron-emitting devices 64 arranged in the Y direction.
A modulation signal generating means (not shown) is connected to modulate each column according to the input signal. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0094】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図7を用い
て説明する。図7は、画像形成装置の表示パネルの一例
を示す模式図である。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring. An image forming apparatus configured by using an electron source having such a simple matrix arrangement will be described with reference to FIG. FIG. 7 is a schematic diagram showing an example of a display panel of the image forming apparatus.

【0095】図7において、71は電子放出素子、81
は電子放出素子を複数配した電子源基板、91は電子源
基板81を固定したリアプレート、96はガラス基体9
3の内面に蛍光膜94とメタルバック95等が形成され
たフェースプレートである。92は、支持枠であり、該
支持枠92には、リアプレート91、フェースプレート
96がフリットガラスなどを用いて接続される。
In FIG. 7, 71 is an electron-emitting device and 81
Is an electron source substrate on which a plurality of electron-emitting devices are arranged, 91 is a rear plate to which the electron source substrate 81 is fixed, and 96 is a glass substrate 9
3 is a face plate having a fluorescent film 94, a metal back 95, and the like formed on the inner surface thereof. Reference numeral 92 is a support frame, and the rear plate 91 and the face plate 96 are connected to the support frame 92 by using frit glass or the like.

【0096】外囲器(パネル)98は、上述の如く、フ
ェースプレート96、支持枠92、リアプレート91で
構成される。リアプレート91は主に基板81の強度を
補強する目的で設けられるため、基板81自体で十分な
強度を持つ場合は別体のリアプレート91は不要とする
ことができ、基板81とリアプレート91が一体構成の
部材であっても構わない。
The envelope (panel) 98 is composed of the face plate 96, the support frame 92, and the rear plate 91 as described above. Since the rear plate 91 is provided mainly for the purpose of reinforcing the strength of the substrate 81, when the substrate 81 itself has sufficient strength, the separate rear plate 91 can be omitted, and the substrate 81 and the rear plate 91 can be omitted. May be a unitary member.

【0097】支持枠92の蛍光膜94とメタルバック9
5とをその内側表面に配置したフェースプレート96と
リアプレート91と支持枠92とが接合する接着面にフ
リットガラスを塗布し、フェースプレート96と支持枠
92とリアプレート91とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。
Fluorescent film 94 of support frame 92 and metal back 9
Frit glass is applied to the bonding surface where the face plate 96 having the inner surface 5 and the rear plate 91 and the support frame 92 are joined, and the face plate 96, the support frame 92, and the rear plate 91 are placed at predetermined positions. , Fix, heat and bake to seal.

【0098】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。
The heating means for firing and sealing can be various ones such as lamp heating using an infrared lamp and a hot plate, but is not limited to these.

【0099】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。
The adhesive material for heat-bonding the plurality of members constituting the envelope is not limited to frit glass, and various adhesives can be used as long as they can form a sufficient vacuum atmosphere after the sealing step. Materials can be adopted.

【0100】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。
The above-mentioned envelope is one embodiment of the present invention, and is not limited, and various types can be adopted.

【0101】他の例として、基板81に直接支持枠92
を封着し、フェースプレート96、支持枠92及び基板
81で外囲器98を構成しても良い。また、フェースプ
レート96、リアプレート91間に、スペーサーとよば
れる不図示の支持体を設置することにより、大気圧に対
して十分な強度をもつ外囲器98を構成することもでき
る。
As another example, the support frame 92 is directly attached to the substrate 81.
The face plate 96, the support frame 92, and the substrate 81 may be sealed to form an envelope 98. Further, by installing a support body (not shown) called a spacer between the face plate 96 and the rear plate 91, it is possible to configure the envelope 98 having sufficient strength against atmospheric pressure.

【0102】また、図8にフェースプレート96に形成
された蛍光膜94を模式図で示す。蛍光膜94は、モノ
クロームの場合は蛍光体85のみから構成することがで
きる。カラーの蛍光膜の場合は、蛍光体の配列により図
8(a)に示すブラックストライプあるいは図8(b)
に示すブラックマトリクスなどと呼ばれる黒色導電材8
6と蛍光体85とから構成することができる。
Further, FIG. 8 schematically shows the fluorescent film 94 formed on the face plate 96. In the case of monochrome, the phosphor film 94 can be composed of only the phosphor 85. In the case of a color fluorescent film, the black stripe shown in FIG. 8A or the black stripe shown in FIG.
Black conductive material 8 called black matrix etc.
6 and the phosphor 85.

【0103】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体85間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜94における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。
The purpose of providing the black stripes and the black matrix is to make the color mixture display inconspicuous by blackening the separately applied portions between the respective phosphors 85 of the three primary color phosphors, which are required for color display. This is to suppress the decrease in contrast due to external light reflection at 94. As the material of the black stripe, in addition to a commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used.

【0104】ガラス基板93に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜94の内面側には、通常メタルバ
ック95が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート9
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光膜94を保護すること等である。メ
タルバック95は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理(通常、「フィルミング」と呼ばれる。)
を行い、その後Alを真空蒸着等を用いて堆積させるこ
とで作製できる。
As a method for applying the fluorescent substance to the glass substrate 93, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. A metal back 95 is usually provided on the inner surface side of the fluorescent film 94. The purpose of providing a metal back is
Of the light emitted from the phosphor, the light to the inner surface side
To improve the brightness by mirror-reflecting to the 6 side, to act as an electrode for applying an electron beam acceleration voltage, and to protect the fluorescent film 94 from damage due to collision of negative ions generated in the envelope. Etc. The metal back 95 is subjected to a smoothing process (generally called “filming”) on the inner surface of the fluorescent film after the fluorescent film is produced.
And then depositing Al using vacuum deposition or the like.

【0105】フェースプレート96には、更に蛍光膜9
4の導電性を高めるため、蛍光膜94の外面側に透明電
極(不図示)を設けてもよい。
The face plate 96 is further provided with a fluorescent film 9
In order to improve the conductivity of No. 4, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 94.

【0106】本実施の形態においては、電子放出素子7
1の直上に電子ビームが到達するため、電子放出素子7
1の直上に蛍光膜94が配置されるように、位置あわせ
されて構成される。
In this embodiment, the electron-emitting device 7
Since the electron beam reaches just above 1, the electron-emitting device 7
1, the fluorescent film 94 is aligned and configured so as to be arranged immediately above.

【0107】次に、封着工程を施した外囲器(パネル)
を封止する真空封止工程について説明する。
Next, an enclosure (panel) which has been subjected to a sealing step.
The vacuum sealing step of sealing the will be described.

【0108】真空封止工程は、外囲器(パネル)98を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
(不図示)を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器98の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。これは、外囲器98
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器98内の所定
の位置(不図示)に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ba等が主成
分であり、該蒸着膜の吸着作用により、外囲器98内の
雰囲気を維持するものである。
In the vacuum sealing step, the envelope (panel) 98 is heated and kept at 80 to 250 ° C., and exhausted through an exhaust pipe (not shown) by an exhaust device such as an ion pump or a sorption pump. Then, after the atmosphere is made sufficiently low in organic substances, the exhaust pipe is heated by a burner to melt and seal. A getter process may be performed to maintain the pressure after the envelope 98 is sealed. This is the envelope 98
Immediately before or after the sealing of (1), by heating using resistance heating, high frequency heating, or the like, the getter arranged at a predetermined position (not shown) in the envelope 98 is heated to form a vapor deposition film. Processing. The getter usually has Ba or the like as a main component, and maintains the atmosphere in the envelope 98 by the adsorption action of the deposited film.

【0109】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Dox1〜Doxm、Do
y1〜Doynを介して電圧を印加することにより、電
子放出が生ずる。
In the image forming apparatus constructed by using the electron source of the simple matrix arrangement manufactured by the above process, the external terminals Dox1 to Doxm, Do are attached to each electron-emitting device.
Electrons are emitted by applying a voltage via y1 to Doyn.

【0110】高圧端子97を介してメタルバック95、
あるいは透明電極(不図示)に高圧を印加し、電子ビー
ムを加速する。
Metal back 95 through high voltage terminal 97,
Alternatively, a high voltage is applied to the transparent electrode (not shown) to accelerate the electron beam.

【0111】加速された電子は、蛍光膜94に衝突し、
発光が生じて画像が形成される。
The accelerated electrons collide with the fluorescent film 94,
Light emission occurs and an image is formed.

【0112】図9はNTSC方式のテレビ信号に応じて
表示を行うための駆動回路の一例を示すブロック図を示
した。
FIG. 9 is a block diagram showing an example of a drive circuit for displaying according to an NTSC television signal.

【0113】走査回路1302は、内部にM個のスイッ
チング素子を備えたもので(図中,S1ないしSmで模
式的に示している)ある。各スイッチング素子は、直流
電圧源Vxの出力電圧もしくは0(V)(グランドレベ
ル)のいずれか一方を選択し、表示パネル1301の端
子Dox1ないしDoxmと電気的に接続される。
The scanning circuit 1302 has M switching elements therein (indicated by S1 to Sm in the figure). Each switching element selects either the output voltage of the DC voltage source Vx or 0 (V) (ground level) and is electrically connected to the terminals Dox1 to Doxm of the display panel 1301.

【0114】S1乃至Smの各スイッチング素子は、制
御回路1303が出力する制御信号Tscanに基づい
て動作するものであり、例えばFETのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。
Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 1303, and can be formed by combining switching elements such as FETs.

【0115】直流電圧源Vxは、電子放出素子の特性に
基づき設定されている。
The DC voltage source Vx is set based on the characteristics of the electron-emitting device.

【0116】制御回路1303は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路1303は、
同期信号分離回路1306より送られる同期信号Tsy
ncに基づいて、各部に対してTscanおよびTsf
tおよびTmryの各制御信号を発生する。
The control circuit 1303 has a function of matching the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. The control circuit 1303
Sync signal Tsy sent from sync signal separation circuit 1306
Tscan and Tsf for each part based on nc
Generate t and Tmry control signals.

【0117】同期信号分離回路1306は、外部から入
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路1306により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上DATA信号
と表した。該DATA信号はシフトレジスタ1304に
入力される。
The sync signal separation circuit 1306 is a circuit for separating a sync signal component and a luminance signal component from an NTSC system television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 1306 includes a vertical sync signal and a horizontal sync signal, but it is shown here as a Tsync signal for convenience of description. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 1304.

【0118】シフトレジスタ1304は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1303より送られる制御信号Tsftに基づ
いて動作する(即ち、制御信号Tsftは,シフトレジ
スタ1304のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1乃至IdnのN個の並列信号として前記シフ
トレジスタ1304より出力される。
The shift register 1304 is for serially / parallel converting the DATA signals serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 1303. It can be said that the control signal Tsft is the shift clock of the shift register 1304. The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 1304 as N parallel signals Id1 to Idn.

【0119】ラインメモリ1305は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1303より送られる制御信号Tmryに
従って適宜Id1乃至Idnの内容を記憶する。記憶さ
れた内容は、Id’1乃至Id’nとして出力され、変
調信号発生器1307に入力される。
The line memory 1305 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal Tmry sent from the control circuit 1303. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 1307.

【0120】変調信号発生器1307は、画像データI
d’1乃至Id’nの各々に応じて本実施の形態の電子
放出素子の各々を適切に駆動変調する為の信号源であ
り、その出力信号は、端子Doy1乃至Doynを通じ
て表示パネル1301内の本実施の形態の電子放出素子
に印加される。
The modulation signal generator 1307 outputs the image data I
It is a signal source for appropriately driving and modulating each of the electron-emitting devices of the present embodiment in accordance with each of d′ 1 to Id′n, and its output signal is output from the terminals Doy1 to Doyn in the display panel 1301. It is applied to the electron-emitting device of this embodiment.

【0121】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
When a pulsed voltage is applied to this element,
For example, no electron emission occurs even if a voltage below the electron emission threshold is applied, but an electron beam is output when a voltage above the electron emission threshold is applied. At that time, the peak value V of the pulse
It is possible to control the intensity of the output electron beam by changing m. Further, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.

【0122】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1307として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When implementing the voltage modulation method, a circuit of the voltage modulation method is used as the modulation signal generator 1307, which generates a voltage pulse of a fixed length and appropriately modulates the peak value of the pulse according to the input data. be able to.

【0123】パルス幅変調方式を実施するに際しては、
変調信号発生器1307として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
In carrying out the pulse width modulation method,
As the modulation signal generator 1307, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data.

【0124】シフトレジスタ1304やラインメモリ1
305は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 1304 and the line memory 1
A digital signal type or an analog signal type can be used as the 305. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0125】デジタル信号式を用いる場合には、同期信
号分離回路1306の出力信号DATAをデジタル信号
化する必要があるが、これには1306の出力部にA/
D変換器を設ければ良い。これに関連してラインメモリ
1305の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器1307に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器1307には、例えば
D/A変換回路を用い、必要に応じて増幅回路などを付
加する。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 1306 into a digital signal.
A D converter may be provided. In connection with this, the circuit used for the modulation signal generator 1307 is slightly different depending on whether the output signal of the line memory 1305 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used for the modulation signal generator 1307, and an amplification circuit or the like is added if necessary.

【0126】パルス幅変調方式の場合、変調信号発生器
1307には、例えば高速の発振器および発振器の出力
する波数を計数する計数器(カウンタ)及び計数器の出
力値と前記メモリの出力値を比較する比較器(コンパレ
ータ)を組み合せた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を本実施の形
態の電子放出素子の駆動電圧にまで電圧増幅するための
増幅器を付加することもできる。
In the case of the pulse width modulation method, the modulation signal generator 1307 compares, for example, a high-speed oscillator and a counter for counting the number of waves output by the oscillator and the output value of the counter with the output value of the memory. A circuit is used that is a combination of comparators. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the electron-emitting device of this embodiment can be added.

【0127】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1307には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VCO)
を採用でき、必要に応じて本実施の形態の電子放出素子
の駆動電圧まで電圧増幅するための増幅器を付加するこ
ともできる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 1307 can employ an amplifier circuit using, for example, an operational amplifier, and a level shift circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage control type oscillation circuit (VCO)
Can be adopted, and an amplifier for voltage amplification up to the driving voltage of the electron-emitting device of the present embodiment can be added if necessary.

【0128】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL,SECAM方式など他、
これよりも、多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and the PAL, SECAM system, etc.
More than this, TV signals (eg,
High-definition TV) systems such as the MUSE system can also be adopted.

【0129】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。
Further, in addition to the display device, it can be used as an image forming device as an optical printer constituted by using a photosensitive drum or the like.

【0130】[0130]

【実施例】以下、本発明の実施例を詳細に説明する。EXAMPLES Examples of the present invention will be described in detail below.

【0131】[実施例1]図1,4を用いて本発明の実
施例1に係る電子放出素子及びその製造方法の一例につ
いて説明する。
[Embodiment 1] An example of an electron-emitting device and a method of manufacturing the same according to Embodiment 1 of the present invention will be described with reference to FIGS.

【0132】(工程1)まず、図4(a)に示すよう
に、基板1にノンドープのSi基板を用いた。十分洗浄
を行った後、カソード電極2として部分的にリンをドー
プして、n+Si領域を形成した。
(Step 1) First, as shown in FIG. 4A, a non-doped Si substrate was used as the substrate 1. After thorough washing, phosphorus was partially doped as the cathode electrode 2 to form an n + Si region.

【0133】次に、絶縁層3として厚さ500nmのS
iO2、ゲート電極4として厚さ100nmのPtをこ
の順で堆積した。
Next, as the insulating layer 3, S having a thickness of 500 nm is formed.
iO 2 and Pt having a thickness of 100 nm as the gate electrode 4 were deposited in this order.

【0134】(工程2)さらに、図4(b)に示すよう
に、フォトリソグラフィー法を利用してSiNのマスク
パターン41を形成した。
(Step 2) Further, as shown in FIG. 4B, a SiN mask pattern 41 was formed by using a photolithography method.

【0135】(工程3)図4(c)に示すように、マス
クパターン41をマスクとして、Ptのゲート電極4を
Arプラズマエッチングで、絶縁層3をCF4ガスを用
いてそれぞれドライエッチングし、カソード電極2で停
止させ、幅w1が1μmの開口部を形成した。
(Step 3) As shown in FIG. 4C, the Pt gate electrode 4 is dry-etched by Ar plasma etching and the insulating layer 3 is dry-etched by CF 4 gas using the mask pattern 41 as a mask. Stopping at the cathode electrode 2, an opening having a width w1 of 1 μm was formed.

【0136】(工程4)さらに、図4(d)に示すよう
に、カソード電極2の開口部を熱酸化した。酸化領域4
2深さは、温度と時間で制御し、深さの違う素子を複数
作成した。また、このとき、カソードのサイドも深さと
同じだけ酸化された。
(Step 4) Further, as shown in FIG. 4D, the opening of the cathode electrode 2 was thermally oxidized. Oxidized region 4
2 Depth was controlled by temperature and time, and multiple elements with different depths were created. At this time, the cathode side was also oxidized by the same depth.

【0137】(工程5)続いて、図4(e)に示すよう
に、ウエットエッチングにより、(d)の酸化領域をエ
ッチングした。このとき、開口部分の絶縁層3のSiO
2もエッチングされた。
(Step 5) Subsequently, as shown in FIG. 4E, the oxidized region of FIG. 4D was etched by wet etching. At this time, the SiO 2 of the insulating layer 3 in the opening portion
2 was also etched.

【0138】(工程6)続いて図4(f)に示すよう
に、プラズマCVD法でダイヤモンドライクカーボンの
電子放出層5を全面に50nm程度堆積した。反応ガス
はCH4ガスを用いた。
(Step 6) Subsequently, as shown in FIG. 4F, an electron emission layer 5 of diamond-like carbon was deposited on the entire surface by about 50 nm by the plasma CVD method. CH 4 gas was used as the reaction gas.

【0139】(工程7)図4(g)に示すように、マス
クパターン41を完全に除去し、本実施例の電子放出素
子を完成させた。
(Step 7) As shown in FIG. 4G, the mask pattern 41 was completely removed, and the electron-emitting device of this example was completed.

【0140】以上のようにして作製した複数の電子放出
素子を、図2のように、H=2mmとして配置した。V
a=10kV、Vg=20Vとした。
A plurality of electron-emitting devices manufactured as described above were arranged with H = 2 mm as shown in FIG. V
a = 10 kV and Vg = 20 V.

【0141】ここで、アノード電極7として蛍光体を塗
布した電極を用い、電子ビームのサイズを観察した。こ
こで言う電子ビームサイズとは、発光した蛍光体でのピ
ーク輝度の10%の領域までのサイズとした。
Here, an electrode coated with a phosphor was used as the anode electrode 7, and the size of the electron beam was observed. The electron beam size referred to here is the size up to a region of 10% of the peak luminance of the phosphor that has emitted light.

【0142】その結果を表1に示す。The results are shown in Table 1.

【0143】[0143]

【表1】 [Table 1]

【0144】本作製方法では、d1とt1が両者とも増
加する。図3で示したグラフより、d1が大きくなると
最適なt1もともに増えるから、この場合は、最適なビ
ーム径の作製マージンをより広くすることができてい
る。
In this manufacturing method, both d1 and t1 increase. As can be seen from the graph shown in FIG. 3, when d1 increases, the optimum t1 also increases. Therefore, in this case, the manufacturing margin of the optimum beam diameter can be made wider.

【0145】また、本作製方法の電子放出素子では、絶
縁層の開口部がゲート電極より広いために、電子放出層
が絶縁層の側壁に付着することがなく、リーク電流がな
い電子放出素子が形成できた。
Further, in the electron-emitting device of the present manufacturing method, since the opening of the insulating layer is wider than the gate electrode, the electron-emitting layer does not adhere to the side wall of the insulating layer and there is no leakage current. I was able to form.

【0146】[実施例2]図10に本発明の実施例2を
示す。本実施例は、図3のグラフの電子放出素子を示す
ための実施例である。図11には、本素子の製造方法を
示した。以下、製造方法について説明する。
[Second Embodiment] FIG. 10 shows a second embodiment of the present invention. This example is an example for showing the electron-emitting device shown in the graph of FIG. FIG. 11 shows a method for manufacturing this element. The manufacturing method will be described below.

【0147】(工程1)まず、図11(a)に示すよう
に、基板1に石英ガラス基板を用いた。十分洗浄を行っ
た後、カソード電極2aとして、厚さ800nmのTa
を、続いてカソード電極2bとして厚さ100nmのA
lを形成したものを実施例2−1、厚さ150nmのA
lを形成したものを実施例2−2、厚さ200nmのA
lを形成したものを実施例2−3とした。さらに、カソ
ード電極2bを積層しないものを比較例とした。
(Step 1) First, as shown in FIG. 11A, a quartz glass substrate was used as the substrate 1. After sufficiently washing, as the cathode electrode 2a, Ta having a thickness of 800 nm is used.
As a cathode electrode 2b having a thickness of 100 nm
In Example 2-1, a film having a thickness of 1 is formed with A having a thickness of 150 nm.
Example 2-2 in which 1 is formed is 200 nm thick A
What formed 1 was made into Example 2-3. Further, a comparative example was one in which the cathode electrode 2b was not laminated.

【0148】次に、絶縁層3として厚さ500nmのS
iO2、ゲート電極4として厚さ100nmのTaをこ
の順で堆積した。
Next, as the insulating layer 3, S having a thickness of 500 nm is formed.
iO 2 and Ta having a thickness of 100 nm were deposited in this order as the gate electrode 4.

【0149】(工程2)さらに、図11(b)に示すよ
うに、フォトリソグラフィー法を利用してSiNのマス
クパターン41を形成した。
(Step 2) Further, as shown in FIG. 11B, a mask pattern 41 of SiN was formed by using a photolithography method.

【0150】(工程3)図11(c)に示すように、マ
スクパターン41をマスクとして、Taのゲート電極
4、絶縁層3をCF4ガスを用いてそれぞれドライエッ
チングし、カソード電極2bで停止させ、幅w1が1μ
mの開口部を形成した。
(Step 3) As shown in FIG. 11C, the gate electrode 4 of Ta and the insulating layer 3 are dry-etched with CF 4 gas using the mask pattern 41 as a mask, and stopped at the cathode electrode 2b. And the width w1 is 1μ
m openings were formed.

【0151】(工程3’)比較例では、さらにカソード
電極2aも引き続いて、CF4ガスを用いてドライエッ
チングした。エッチング時間を制御して、複数の素子を
作製した。
(Step 3 ') In the comparative example, the cathode electrode 2a was further dry-etched subsequently using CF 4 gas. A plurality of devices were manufactured by controlling the etching time.

【0152】(工程4)さらに、図11(d)に示すよ
うに、燐酸によるウエットエッチングにより、開口部の
Alをエッチングした。エッチング時間を制御し、サイ
ドエッチング量の違う複数の素子を作成した。
(Step 4) Further, as shown in FIG. 11D, Al in the opening was etched by wet etching with phosphoric acid. By controlling the etching time, multiple devices with different side etching amounts were created.

【0153】(工程5)続いて図11(e)に示すよう
に、プラズマCVD法でダイヤモンドライクカーボンの
電子放出層5を全面に50nm程度堆積した。反応ガス
はCH4ガスを用いた。
(Step 5) Subsequently, as shown in FIG. 11E, an electron emission layer 5 of diamond-like carbon was deposited on the entire surface by plasma CVD to a thickness of about 50 nm. CH 4 gas was used as the reaction gas.

【0154】(工程6)図11(f)に示すように、マ
スクパターン41を完全に除去し、本実施例2の電子放
出素子を完成させた。
(Step 6) As shown in FIG. 11F, the mask pattern 41 was completely removed to complete the electron-emitting device of the second embodiment.

【0155】以上のようにして作製した電子放出素子
を、図1のように、H=2mmとして配置した。Va=
10kV、Vg=20Vとした。
The electron-emitting device manufactured as described above was arranged with H = 2 mm as shown in FIG. Va =
It was set to 10 kV and Vg = 20V.

【0156】本実施例の結果を、表2に、比較例を表3
に示す。
The results of this example are shown in Table 2, and the comparative example is shown in Table 3.
Shown in.

【0157】[0157]

【表2】 [Table 2]

【0158】[0158]

【表3】 [Table 3]

【0159】本結果を整理すると、図3で示したグラフ
のような特性が得られた。
When the results are summarized, the characteristics shown in the graph of FIG. 3 are obtained.

【0160】比較例の素子では、最小のPを得るために
は、t1は40nm前後となる。それに比較して本実施
例による本実施の形態に係る電子放出素子では、最小の
Pを得るためには、t1は100nm以上でよく、作製
方法の選択が可能となる。
In the device of the comparative example, t1 is about 40 nm in order to obtain the minimum P. On the other hand, in the electron-emitting device according to the present embodiment according to the present embodiment, t1 may be 100 nm or more in order to obtain the minimum P, and the manufacturing method can be selected.

【0161】本実施例では、t1は成膜時に設定できる
ので100nmの制御は比較的に容易である。また、本
実施例では、d1は、エッチング時間で設定でき、その
値も100nm以上となる。
In this embodiment, t1 can be set at the time of film formation, so that the control of 100 nm is relatively easy. Further, in this embodiment, d1 can be set by the etching time, and the value thereof is 100 nm or more.

【0162】そのため、本作製方法でも、作製マージン
が広がっている。
Therefore, even in this manufacturing method, the manufacturing margin is widened.

【0163】また、本実施例の構成では、絶縁層の側壁
に電子放出材が付着することはあったが、カソード電極
の開口部を広くすることで、リーク電流は低減できてい
た。
Further, in the structure of this embodiment, although the electron emitting material sometimes adhered to the side wall of the insulating layer, the leak current could be reduced by widening the opening of the cathode electrode.

【0164】以上実施例1〜3で示したが、一般的に
は、d1≒t1でビーム径が最小となり、さらに作製マ
ージンはd1>t1側で広くなっていることがわかっ
た。
As shown in Examples 1 to 3 above, it is generally found that the beam diameter becomes the minimum when d1≈t1 and the fabrication margin becomes wider on the side of d1> t1.

【0165】[実施例3]実施例1の電子放出素子を図
5で示すような、複数の微細孔を有した電子放出素子を
1画素として、図6で示す電子源として、図7,図8で
示した画像形成装置として表示を行った。その結果、電
子放出特性のそろった電子源が形成でき、高精細な画像
表示を行うことができた。
[Embodiment 3] An electron-emitting device of Example 1 shown in FIG. 5 is used as an electron-emitting device having a plurality of fine holes as one pixel. The image was displayed as the image forming apparatus shown in FIG. As a result, an electron source with uniform electron emission characteristics could be formed, and high-definition image display could be performed.

【0166】[0166]

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径のさらなる小径化を実現させるとともに、
ビーム径のばらつきを少なくすることができる精度の良
い製造が可能であり、製造プロセスが容易であって、低
電圧で高効率で安定した電子放出が可能な電子放出素子
を提供することが可能となる。
As described above, according to the present invention,
In addition to realizing a smaller electron beam diameter,
It is possible to provide an electron-emitting device that can be manufactured with high accuracy and can reduce variations in beam diameter, that has a simple manufacturing process, and that can stably emit electrons with high efficiency at a low voltage. Become.

【0167】また、本発明による電子放出素子を用いる
と、画質が良好で高精細であって、性能の優れた電子源
及び画像形成装置が実現可能となる。
By using the electron-emitting device according to the present invention, it is possible to realize an electron source and an image forming apparatus which have good image quality, high definition, and excellent performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態に係る電子放出素子の構成
を示す図である。
FIG. 1 is a diagram showing a configuration of an electron-emitting device according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る電子放出素子の電子
軌道を示す図である。
FIG. 2 is a diagram showing electron trajectories of the electron-emitting device according to the embodiment of the present invention.

【図3】本発明の実施の形態に係る電子放出素子におけ
る作製マージンを説明するための図である。
FIG. 3 is a diagram for explaining a manufacturing margin in the electron-emitting device according to the embodiment of the present invention.

【図4】本発明の実施の形態に係る電子放出素子の製造
方法の一例を示す図である。
FIG. 4 is a diagram showing an example of a method for manufacturing the electron-emitting device according to the embodiment of the present invention.

【図5】本発明の実施の形態に係る電子源の一例を示す
図である。
FIG. 5 is a diagram showing an example of an electron source according to an embodiment of the present invention.

【図6】本発明の実施の形態に係る単純マトリクス配置
の電子源を示す概略構成図である。
FIG. 6 is a schematic configuration diagram showing an electron source having a simple matrix arrangement according to an embodiment of the present invention.

【図7】本発明を適用可能な単純マトリクス配置の電子
源を用いた画像形成装置を示す概略構成図である。
FIG. 7 is a schematic configuration diagram showing an image forming apparatus using an electron source of a simple matrix arrangement to which the present invention can be applied.

【図8】本発明を適用可能な画像形成装置における蛍光
膜を示す図である。
FIG. 8 is a diagram showing a fluorescent film in an image forming apparatus to which the present invention can be applied.

【図9】本発明の実施の形態に係る画像形成装置の駆動
回路を示すブロック図である。
FIG. 9 is a block diagram showing a drive circuit of the image forming apparatus according to the embodiment of the present invention.

【図10】本発明の実施例2を示す図である。FIG. 10 is a diagram showing a second embodiment of the present invention.

【図11】本発明の実施例2の製造方法を示す図であ
る。
FIG. 11 is a diagram showing a manufacturing method according to the second embodiment of the present invention.

【図12】従来の電子放出素子を模式的に示した図であ
る。
FIG. 12 is a diagram schematically showing a conventional electron-emitting device.

【図13】従来の電子放出素子を模式的に示した図であ
る。
FIG. 13 is a diagram schematically showing a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 カソード電極 3 絶縁層 4 ゲート電極 5 電子放出層 6 駆動電源 7 アノード電極 8 高圧電源 41 マスクパターン 61,81 電子源基板 62 X方向配線 63 Y方向配線 64,71 電子放出素子 85 蛍光体 86 黒色導電材 91 リアプレート 92 支持枠 93 ガラス基体 94 蛍光膜 95 メタルバック 96 フェースプレート 98 外囲器 1 substrate 2 cathode electrode 3 insulating layers 4 gate electrode 5 Electron emission layer 6 drive power supply 7 Anode electrode 8 high voltage power supply 41 mask pattern 61,81 electron source substrate 62 X-direction wiring 63 Y direction wiring 64,71 electron-emitting device 85 phosphor 86 Black conductive material 91 Rear plate 92 Support frame 93 glass substrate 94 Fluorescent film 95 metal back 96 face plate 98 envelope

Claims (11)

    【特許請求の範囲】[Claims]
  1. 【請求項1】基板上に配置されるカソード電極と、 開口部を有し、前記カソード電極上に配置される絶縁層
    と、 前記絶縁層の開口部と連通する開口部を有し、該絶縁層
    上に配置されるゲート電極と、 前記カソード電極と電気的に接続された電子放出材と、 を備えた電子放出素子において、 前記カソード電極は、前記ゲート電極及び絶縁層の開口
    部と連通する開口部を備え、 前記カソード電極の開口部は、前記ゲート電極の開口部
    よりも大きく設けられるとともに、略平坦状の底面を有
    し、 前記電子放出材は、前記底面上に、前記カソード電極と
    該カソード電極上に積層される前記絶縁層との境界より
    低く設けられ、 前記電子放出材の大きさは、前記ゲート電極の開口部の
    大きさと略同一、又は該ゲート電極の開口部の大きさよ
    りも小さいことを特徴とする電子放出素子。
    1. A cathode electrode arranged on a substrate, an opening, an insulating layer arranged on the cathode electrode, and an opening communicating with the opening of the insulating layer. In an electron-emitting device including a gate electrode disposed on a layer and an electron-emitting material electrically connected to the cathode electrode, the cathode electrode communicates with the gate electrode and the opening of the insulating layer. An opening is provided, the opening of the cathode electrode is provided larger than the opening of the gate electrode, and has a substantially flat bottom surface, and the electron-emitting material is provided on the bottom surface with the cathode electrode. It is provided lower than the boundary with the insulating layer laminated on the cathode electrode, and the size of the electron-emitting material is substantially the same as the size of the opening of the gate electrode, or is larger than the size of the opening of the gate electrode. Is also small The electron-emitting device, characterized in that.
  2. 【請求項2】前記カソード電極の開口径と前記電子放出
    材の大きさとの差の距離の半分(d1)は、該カソード
    電極と該カソード電極上に積層される前記絶縁層との境
    界から該電子放出材の表面の高さ(t1)と、ほぼ等し
    いかそれ以上であることを特徴とする請求項1に記載の
    電子放出素子。
    2. The half (d1) of the difference between the opening diameter of the cathode electrode and the size of the electron-emitting material is calculated from the boundary between the cathode electrode and the insulating layer laminated on the cathode electrode. The electron-emitting device according to claim 1, wherein the height (t1) of the surface of the electron-emitting material is substantially equal to or more than the height.
  3. 【請求項3】前記絶縁層の開口部の大きさは、前記カソ
    ード電極の開口部の大きさよりも小さいことを特徴とす
    る請求項1又は2に記載の電子放出素子。
    3. The electron-emitting device according to claim 1, wherein the size of the opening of the insulating layer is smaller than the size of the opening of the cathode electrode.
  4. 【請求項4】前記電子放出材は、略平坦な膜であること
    を特徴とする請求項1,2又は3に記載の電子放出素
    子。
    4. The electron-emitting device according to claim 1, wherein the electron-emitting material is a substantially flat film.
  5. 【請求項5】前記電子放出材は、低仕事関数を有する炭
    素又は炭素化合物を含むことを特徴とする請求項1乃至
    4のいずれか1項に記載の電子放出素子。
    5. The electron emitting device according to claim 1, wherein the electron emitting material contains carbon or a carbon compound having a low work function.
  6. 【請求項6】前記炭素又は炭素化合物とは、ダイヤモン
    ド又は、ダイヤモンドライクカーボンを含むことを特徴
    とする請求項5に記載の電子放出素子。
    6. The electron-emitting device according to claim 5, wherein the carbon or carbon compound includes diamond or diamond-like carbon.
  7. 【請求項7】請求項1乃至6のいずれか1項に記載の電
    子放出素子を複数個接続した電子源であって、前記ゲー
    ト電極がゲート電極配線に接続され、前記カソード電極
    がカソード電極配線に、マトリクス配線したことを特徴
    とする電子源。
    7. An electron source comprising a plurality of electron-emitting devices according to claim 1, wherein the gate electrode is connected to a gate electrode wiring and the cathode electrode is a cathode electrode wiring. An electron source characterized by matrix wiring.
  8. 【請求項8】請求項7に記載の電子源と、該電子源から
    放出された電子によって画像を形成する画像形成部材と
    を備えることを特徴とする画像形成装置。
    8. An image forming apparatus, comprising: the electron source according to claim 7; and an image forming member that forms an image by electrons emitted from the electron source.
  9. 【請求項9】前記画像形成部材は、電子の衝突によって
    発光する蛍光体であることを特徴とする請求項8に記載
    の画像形成装置。
    9. The image forming apparatus according to claim 8, wherein the image forming member is a phosphor that emits light by collision of electrons.
  10. 【請求項10】基板上に配置されるカソード電極と、 開口部を有し、前記カソード電極上に配置される絶縁層
    と、 前記絶縁層の開口部と連通する開口部を有し、該絶縁層
    上に配置されるゲート電極と、 前記カソード電極と電気的に接続された電子放出材と、 を備えた電子放出素子の製造方法において、 前記ゲート電極の開口部と前記絶縁層の開口部を形成し
    た後、該絶縁層の開口部に露出した前記カソード電極を
    サイドエッチングして該カソード電極に開口部を形成す
    る工程を含むことを特徴とする電子放出素子の製造方
    法。
    10. A cathode electrode arranged on a substrate, an opening, an insulating layer arranged on the cathode electrode, and an opening communicating with the opening of the insulating layer, A method of manufacturing an electron-emitting device comprising: a gate electrode disposed on a layer; and an electron-emitting material electrically connected to the cathode electrode, wherein an opening of the gate electrode and an opening of the insulating layer are formed. A method of manufacturing an electron-emitting device, comprising a step of side-etching the cathode electrode exposed in the opening of the insulating layer to form the opening in the cathode electrode after the formation.
  11. 【請求項11】基板上に配置されるカソード電極と、 開口部を有し、前記カソード電極上に配置される絶縁層
    と、 前記絶縁層の開口部と連通する開口部を有し、該絶縁層
    上に配置されるゲート電極と、 前記カソード電極と電気的に接続された電子放出材と、 を備えた電子放出素子の製造方法において、 前記ゲート電極の開口部と前記絶縁層の開口部を形成し
    た後、該絶縁層の開口部に露出した前記カソード電極を
    変質させる工程と、 前記カソード電極のうち変質した領域を除去して該カソ
    ード電極に開口部を形成する工程と、 を含むことを特徴とする電子放出素子の製造方法。
    11. A cathode electrode arranged on a substrate, an opening, an insulating layer arranged on the cathode electrode, and an opening communicating with the opening of the insulating layer. A method of manufacturing an electron-emitting device comprising: a gate electrode disposed on a layer; and an electron-emitting material electrically connected to the cathode electrode, wherein an opening of the gate electrode and an opening of the insulating layer are formed. After the formation, the step of modifying the cathode electrode exposed in the opening of the insulating layer, and the step of removing the modified region of the cathode electrode to form the opening in the cathode electrode are included. A method of manufacturing an electron-emitting device having the characteristics.
JP2001200135A 2001-06-29 2001-06-29 Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element Withdrawn JP2003016910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001200135A JP2003016910A (en) 2001-06-29 2001-06-29 Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001200135A JP2003016910A (en) 2001-06-29 2001-06-29 Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element

Publications (1)

Publication Number Publication Date
JP2003016910A true JP2003016910A (en) 2003-01-17

Family

ID=19037309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200135A Withdrawn JP2003016910A (en) 2001-06-29 2001-06-29 Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element

Country Status (1)

Country Link
JP (1) JP2003016910A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486015B2 (en) 2004-05-29 2009-02-03 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof
US7504768B2 (en) 2004-05-22 2009-03-17 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504768B2 (en) 2004-05-22 2009-03-17 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof
US7486015B2 (en) 2004-05-29 2009-02-03 Samsung Sdi Co., Ltd. Field emission display (FED) and method of manufacture thereof

Similar Documents

Publication Publication Date Title
JP3423511B2 (en) Image forming apparatus and getter material activation method
JP3305166B2 (en) Electron beam equipment
US6624589B2 (en) Electron emitting device, electron source, and image forming apparatus
US6534911B1 (en) Electron beam device
US7276843B2 (en) Electron-emitting device with electron blocking layer, electron source, and image-forming apparatus
US7682213B2 (en) Method of manufacturing an electron emitting device by terminating a surface of a carbon film with hydrogen
KR100220357B1 (en) Image forming device and the manufacturing method thereof
KR100356242B1 (en) Image forming apparatus and method of manufacturing the same
US7297039B2 (en) Method of manufacturing image forming apparatus
US6517399B1 (en) Method of manufacturing spacer, method of manufacturing image forming apparatus using spacer, and apparatus for manufacturing spacer
US7583015B2 (en) Electron-emitting device, electron-emitting apparatus, electron source, image display device and information display/reproduction apparatus
KR100424032B1 (en) Electron-emitting device, electron source and image-forming apparatus
JP4886184B2 (en) Image display device
EP1032020A2 (en) Electron-emitting apparatus and image-forming apparatus
KR100367245B1 (en) Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source
US6225749B1 (en) Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
KR100395602B1 (en) Manufacture method for electron-emitting device, electron source, and image-forming apparatus
KR100188979B1 (en) Electron beam apparatus and method of driving the same
US20080122336A1 (en) Electron-Emitting Device, Electron Source Using the Same, Image Display Apparatus, and Information Displaying and Reproducing Apparatus
EP0869530B1 (en) Electron apparatus using electron-emitting device and image forming apparatus
KR100340649B1 (en) Image forming apparatus
KR100491078B1 (en) Method of driving electron-emitting device and electron source, driving circuit for electron source and image-forming apparatus, image-forming apparatus, and method of manufacturing image-forming apparatus
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
US6717340B2 (en) Electron-emitting device and image-forming apparatus
US7601043B2 (en) Method of manufacturing microholes in a cathode substrate of a field emission display using anodic oxidation

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902