JP2002124176A - Electron-emitting element, electron source and image forming device - Google Patents

Electron-emitting element, electron source and image forming device

Info

Publication number
JP2002124176A
JP2002124176A JP2000313440A JP2000313440A JP2002124176A JP 2002124176 A JP2002124176 A JP 2002124176A JP 2000313440 A JP2000313440 A JP 2000313440A JP 2000313440 A JP2000313440 A JP 2000313440A JP 2002124176 A JP2002124176 A JP 2002124176A
Authority
JP
Japan
Prior art keywords
electron
emitting device
gate electrode
cathode electrode
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000313440A
Other languages
Japanese (ja)
Inventor
Michiyo Nishimura
三千代 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000313440A priority Critical patent/JP2002124176A/en
Publication of JP2002124176A publication Critical patent/JP2002124176A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electron-emitting element having a still smaller electron beam diameter realized, and an electron source as well as an image forming device with a good color quality and high resolution equipped with the electron- emitting element. SOLUTION: A side wall laminated with at least an insulation layer 3 and gate electrodes 4a, 4b is provided facing an electron-emitting film 5, with regions partially different heights (t1, t2).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、及
び該素子を複数配置した電子源、及び該電子源を用いて
構成した画像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a plurality of such devices, and an image forming apparatus using the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FE型と称する)、金属/絶縁層/
金属型(以下、MIM型と称する)や、表面伝導型電子
放出素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. Field emission type (hereinafter referred to as FE type) cold metal electron sources, metal / insulating layer /
There are a metal type (hereinafter, referred to as an MIM type) and a surface conduction electron-emitting device.

【0003】FE型の例としてはW.P.Dyke &
W.W.Dolan,“Field Emissio
n”,Advance in Electron Ph
ysics,8,89 (1956) あるいはC.
A.Spindt,“PHYSICAL Proper
ties ofthin−film field em
ission cathodes with moly
bdenium cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Field Emissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956) or C.I.
A. Spindt, “PHYSICAL Proper
ties ofthin-film field em
issue cathodes with molly
bdenium cones ", J. Appl. Phys.
s. , 47, 5248 (1976).

【0004】MIM型の例としてはC.A.Mead,
“Operation of Tunnel−Emis
sion Devices”,J.Apply.Phy
s.,32,646(1961)等に開示されたものが
知られている。
As an example of the MIM type, C.I. A. Mead,
“Operation of Tunnel-Emis
site Devices, ”J. Apply. Phys.
s. , 32, 646 (1961).

【0005】また、最近の例では、Toshiaki.
Kusunoki,“Fluctuation−fre
e electron emission from
non−formed metal−insulato
r−metal(MIM)cathodes Fabr
icated by low current Ano
dic oxidation”,Jpn.J.App
l.Phys.vol.32(1993)pp.L16
95,Mutsumi suzuki etal“An
MIM−Cathode Array for Ca
thode luminescent Display
s”,IDW’96,(1996)pp.529等が研
究されている。
In a recent example, Toshiaki.
Kusunoki, “Fractation-fre
e electron emission from
non-formed metal-insulato
r-metal (MIM) cathodes Fabr
icated by low current Ano
dic oxidation ", Jpn. J. App.
l. Phys. vol. 32 (1993) pp. L16
95, Mutsumi suzuki et al "An
MIM-Cathode Array for Ca
side luminescent display
s ", IDW'96, (1996) pp. 529 and the like have been studied.

【0006】表面伝導型の例としては、エリンソンの報
告(M.I.Elinson Radio Eng.E
lectron Phys.,10(1965))に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のSnO2薄膜を用いたもの、Au薄膜を用いた
もの、(G.Dittmer.Thin Solid
Films,9,317(1972))、In23/S
nO2薄膜によるもの(M.Hartwell and
C.G.Fonstad,IEEETrans.ED
Conf.,519(1983))等が報告されてい
る。
[0006] As an example of the surface conduction type, a report by Elinson (MI Elinson Radio Eng. E) is available.
electron Phys. , 10 (1965)), and the surface conduction type electron-emitting device emits electrons when a current flows through a small-area thin film formed on a substrate in parallel with the film surface. It utilizes the phenomenon. Examples of the surface conduction type device include a device using an SnO 2 thin film, a device using an Au thin film described in the above-mentioned report of Elinson, and (G. Dittmer. Thin Solid).
Films, 9, 317 (1972)), In 2 O 3 / S
nO 2 thin film (M. Hartwell and
C. G. FIG. Fonstad, IEEE Trans. ED
Conf. , 519 (1983)).

【0007】そして、電子放出素子を画像形成装置に応
用するには、蛍光体を十分な輝度で発光させる放出電流
が必要である。また、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求される。そして製造し易いという事が重要で
ある。
[0007] In order to apply the electron-emitting device to an image forming apparatus, an emission current for causing the phosphor to emit light with sufficient luminance is required. Further, in order to increase the definition of the display, it is required that the diameter of the electron beam applied to the phosphor be small. And it is important that it is easy to manufacture.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。
However, in the case of the above-described prior art, the following problems have occurred.

【0009】従来MIM型は、下部電極と上部電極の間
に絶縁体を配置し、両電極間に電圧を印加して電子を取
り出す構造である。内部電界方向と放出される電子の方
向が一致し、かつ放出面での電位分布に歪みがないため
に、小さい電子ビーム径が実現できるが、絶縁層と上部
電極で電子の散乱が起こるために効率が悪いのが一般的
である。
The conventional MIM type has a structure in which an insulator is arranged between a lower electrode and an upper electrode, and a voltage is applied between both electrodes to extract electrons. The direction of the internal electric field matches the direction of the emitted electrons, and there is no distortion in the potential distribution on the emitting surface.Thus, a small electron beam diameter can be achieved.However, since the scattering of electrons occurs between the insulating layer and the upper electrode, It is generally inefficient.

【0010】従来のFE型の例としてSpindt型の
電子放出素子がある。Spindt型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、FE素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。
A Spindt type electron-emitting device is an example of a conventional FE type. In the Spindt type, a microchip is generally formed as an emission point and electrons are emitted from the tip thereof. When the emission current density is increased to emit light from the phosphor, thermal destruction of the electron emission portion is caused. And the life of the FE element is limited. Further, the electrons emitted from the tip tend to spread due to the electric field formed by the gate electrode, and thus have a disadvantage that the beam diameter cannot be reduced.

【0011】このようなFE素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。
In order to overcome such disadvantages of the FE element, various examples have been proposed as individual solutions.

【0012】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。これは放
出された電子ビームを収束電極の負電位により絞るのが
一般的だが、製造工程が複雑となり、製造コストの増大
を招く。
As an example of preventing the spread of the electron beam, there is an example in which a focusing electrode is arranged above the electron emitting portion. In this case, the emitted electron beam is generally narrowed by the negative potential of the focusing electrode. However, the manufacturing process is complicated and the manufacturing cost is increased.

【0013】電子ビーム径を小さくする別の例として
は、Spindt型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平8−096703号公
報、特開平8−096704号公報に記載されたものが
ある。特開平8−096704号の電子放出素子を図1
5に示した。
As another example of reducing the electron beam diameter, there is a method of not forming a microchip such as a Spindt type. For example, there are those described in JP-A-8-096903 and JP-A-8-096904. FIG. 1 shows an electron-emitting device disclosed in Japanese Patent Application Laid-Open No. 8-097044.
5 is shown.

【0014】これは孔内に配置した薄膜から電子放出を
行なわせるため、電子放出面上に平坦な等電位面が形成
され電子ビームの広がりが小さくなるという利点があ
る。
This has the advantage that a flat equipotential surface is formed on the electron emission surface and the spread of the electron beam is reduced, since electrons are emitted from the thin film disposed in the hole.

【0015】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。
Further, by using a material having a low work function as an electron-emitting substance, electrons can be emitted without forming a microchip, and a low driving voltage can be achieved. Another advantage is that the manufacturing method is relatively simple.

【0016】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。
Further, since the electron emission is performed on the surface,
The electric field is not concentrated, the chip is not broken, and the life is long.

【0017】このような構造では、一般に電子放出膜を
取り囲むように微細孔の上部にゲート電極が配置される
が、微細孔のサイズは、ビームサイズにかかわるもので
あり、そのサイズは数μmからそれ以下に小さくするの
が一般的である。そのような微細孔の作製は、孔が小さ
くなるほど難しくなる。
In such a structure, generally, a gate electrode is arranged above the fine hole so as to surround the electron emission film. The size of the fine hole is related to the beam size, and the size is several μm to several μm. It is common to make it smaller. The production of such micropores becomes more difficult as the pores become smaller.

【0018】また、このような構造でさらに素子構造を
工夫したものとして、特開平8−115654号、特開
平8−293244号、特開平10−125215号、
US547328号などがある。
In addition, Japanese Patent Application Laid-Open Nos. Hei 8-115654, Hei 8-293244, Hei 10-125215, and
U.S. Pat. No. 5,473,328.

【0019】また、同様な構造で、さらにビームを収束
するために工夫した例として、特開平11−32930
8号がある。これは、ゲート電極内にフォーカシング電
極を設けたものである。
Japanese Patent Application Laid-Open No. H11-32930 discloses an example in which a similar structure is used to further converge a beam.
There is No. 8. This is one in which a focusing electrode is provided inside the gate electrode.

【0020】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径のさらなる小径化を実現させた電子放出素子、
及びこの電子放出素子を備えた、画質が良好で高精細な
電子源及び画像形成装置を提供することにある。
The present invention has been made to solve the above-mentioned problems of the prior art, and an object of the present invention is to provide an electron-emitting device which realizes a further smaller electron beam diameter.
Another object of the present invention is to provide a high-definition electron source and an image forming apparatus having good image quality and including the electron-emitting device.

【0021】[0021]

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、基板上に配置されたカソード電極
と、絶縁層を介して前記カソード電極上に積層されるゲ
ート電極と、前記カソード電極と電気的に接続された電
子放出膜と、を備えた電子放出素子において、前記電子
放出膜に面して少なくとも前記絶縁層と前記ゲート電極
とで積層される側壁を有し、該側壁は、部分的に高さの
異なる領域を備えることを特徴とする。
In order to achieve the above object, according to the present invention, there is provided a cathode electrode disposed on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, An electron-emitting device electrically connected to the cathode electrode; and an electron-emitting device including: a side wall that is stacked with at least the insulating layer and the gate electrode facing the electron-emitting film; The side wall is characterized by comprising regions having different heights partially.

【0022】前記部分的に高さの異なる領域において、
前記ゲート電極の厚さが部分的に異なっていることも好
適である。
In the above-mentioned regions having different heights,
It is also preferable that the thickness of the gate electrode is partially different.

【0023】前記部分的に高さの異なる領域において、
前記絶縁層の厚さが部分的に異なっていることも好適で
ある。
In the regions where the heights are partially different,
It is also preferable that the thickness of the insulating layer is partially different.

【0024】前記部分的に高さの異なる領域において、
前記カソード電極の厚さが部分的に異なっていることも
好適である。
In the above-mentioned areas having different heights,
It is also preferable that the thickness of the cathode electrode is partially different.

【0025】前記側壁は、略直線状に設けられることも
好適である。
It is preferable that the side wall is provided substantially linearly.

【0026】前記側壁により囲まれて前記カソード電極
の一部領域を露出せしめ、かつ、内部に前記電子放出膜
を有する開口部を備えることも好適である。
It is also preferable that a part of the cathode electrode is exposed by being surrounded by the side wall and an opening having the electron emission film therein is provided.

【0027】基板上に配置されたカソード電極と、絶縁
層を介して前記カソード電極上に積層されるゲート電極
と、前記絶縁層と前記ゲート電極とを貫通し前記カソー
ド電極の一部領域を露出せしめる開口部と、前記開口部
内に設けられ、前記カソード電極と電気的に接続された
電子放出膜と、を備えた電子放出素子において、前記開
口部に面して少なくとも前記絶縁層と前記ゲート電極と
で積層される側壁を有し、該側壁は、部分的に高さの異
なる領域を備えることを特徴とする。
A cathode electrode disposed on the substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and a part of the cathode electrode exposed through the insulating layer and the gate electrode. An electron-emitting device provided in the opening and an electron-emitting film provided in the opening and electrically connected to the cathode electrode, wherein at least the insulating layer and the gate electrode face the opening; And a side wall, which is characterized in that the side wall includes regions having partially different heights.

【0028】前記開口部は略スリット状であって、該略
スリット状の一方の長辺をなす側壁の高さと、他方の長
辺をなす側壁の高さとは異なっていることも好適であ
る。
Preferably, the opening has a substantially slit shape, and the height of the side wall forming one long side of the substantially slit shape is different from the height of the side wall forming the other long side.

【0029】前記開口部は略リング状に設けられ、該略
リング状の開口部の内径側に配置される側壁の高さが、
該略リング状の開口部の外径側に配置される側壁の高さ
より小さいことも好適である。
The opening is provided in a substantially ring shape, and the height of the side wall disposed on the inner diameter side of the substantially ring-shaped opening is
It is also preferable that the height be smaller than the height of the side wall disposed on the outer diameter side of the substantially ring-shaped opening.

【0030】前記略リング状の前記開口部内に設けられ
た前記電子放出膜から放出される電子であって、該電子
放出膜の周上において対向するそれぞれの位置から放出
される電子が、該開口部の略中央の上方に略一致して到
達するように該開口部の内径の長さを定めることも好適
である。
The electrons emitted from the electron-emitting film provided in the substantially ring-shaped opening, and emitted from opposing positions on the periphery of the electron-emitting film, It is also preferable to determine the length of the inner diameter of the opening so that the opening reaches substantially above the center of the portion.

【0031】前記電子放出膜が、低仕事関数を有するダ
イヤモンド、ダイヤモンドライクカーボンであることも
好適である。
It is also preferable that the electron emission film is diamond or diamond-like carbon having a low work function.

【0032】上記記載の電子放出素子を複数個接続した
電子源であって、前記ゲート電極がゲート電極配線に接
続され、前記カソード電極がカソード配線に、マトリク
ス配線したことを特徴とする。
An electron source comprising a plurality of the above-described electron-emitting devices, wherein the gate electrode is connected to a gate electrode wiring, and the cathode electrode is connected to a cathode wiring in a matrix wiring.

【0033】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出された電子によって画像を形成
する画像形成部材とを備えることを特徴とする。
An image forming apparatus includes the above-described electron source, and an image forming member that forms an image using electrons emitted from the electron source.

【0034】前記画像成部材は、電子の衝突によって発
光する蛍光体であることも好適である。
It is also preferable that the image forming member is a phosphor which emits light by collision of electrons.

【0035】[0035]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。
Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. However, the dimensions of the components described in this embodiment,
The materials, shapes, relative arrangements, and the like are not intended to limit the scope of the present invention only to them unless otherwise specified.

【0036】図1は本発明の電子放出素子を示す模式図
であり、図1(a)は断面図、図1(b)は平面図であ
る。
FIG. 1 is a schematic view showing an electron-emitting device according to the present invention. FIG. 1 (a) is a sectional view, and FIG. 1 (b) is a plan view.

【0037】図1において、1は基板、2はカソード電
極、3は絶縁層、4a、4bはゲート電極であり、5は
電子放出膜である。
In FIG. 1, 1 is a substrate, 2 is a cathode electrode, 3 is an insulating layer, 4a and 4b are gate electrodes, and 5 is an electron emission film.

【0038】電子放出膜5は、w1の幅、L1の長さの
ストライプ状に形成されている。
The electron emission film 5 is formed in a stripe shape having a width of w1 and a length of L1.

【0039】電子放出膜5が設けられる開口部としての
スリットの中央部から片側にのみ、さらに第1のゲート
電極4aに第2のゲート4bが積層されている。したが
って、本素子では、片側は絶縁層3と第1のゲート電極
4aが高さt1で側壁を、またもう片側は、絶縁層3と
第1のゲート電極4a、第2のゲート電極4bが高さt
2で側壁を構成している。
A second gate 4b is laminated on the first gate electrode 4a only on one side from the center of the slit as an opening where the electron emission film 5 is provided. Therefore, in the present device, on one side, the insulating layer 3 and the first gate electrode 4a have a height t1 on the side wall, and on the other side, the insulating layer 3, the first gate electrode 4a, and the second gate electrode 4b have a high height. T
2 constitutes a side wall.

【0040】カソード電極2とゲート電極4間には駆動
電圧Vgが電源6により与えられる。
A drive voltage Vg is applied between the cathode electrode 2 and the gate electrode 4 by a power supply 6.

【0041】7は電子放出素子の上方にHだけはなれて
配置されたアノード電極であり、アノード電圧Vaが高
圧電源8により与えられる。アノード電極−素子間距離
Hの素子の位置とは通常はカソード電極2の位置を基準
とすればいい。
Reference numeral 7 denotes an anode electrode which is arranged above the electron-emitting device with only H separated therefrom. An anode voltage Va is supplied from a high-voltage power supply 8. The position of the element at the distance H between the anode electrode and the element may be usually based on the position of the cathode electrode 2.

【0042】アノード電極7では電子が捕捉され、電子
放出電流Ieが検出される。
At the anode electrode 7, electrons are captured, and an electron emission current Ie is detected.

【0043】図2はこの素子を駆動させた場合の等電位
面と電子ビーム軌道の一例の図である。
FIG. 2 is a diagram showing an example of an equipotential surface and an electron beam trajectory when this element is driven.

【0044】電子放出膜5の直上部には、スリットに対
してほぼ対称な等電位面となるが、ゲート電極付近では
等電位面も非対称となる。これにより、図2のように電
子軌道が曲げられる。より影響をうけるのは第2のゲー
ト電極4bを積層した側の軌道である。
Immediately above the electron emission film 5, an equipotential surface is substantially symmetrical with respect to the slit, but the equipotential surface is also asymmetric near the gate electrode. Thereby, the electron orbit is bent as shown in FIG. The trajectory on the side where the second gate electrode 4b is stacked is more affected.

【0045】図3は高さt2/t1と電子ビーム径を示
す一例の図である。
FIG. 3 is a diagram showing an example of the height t2 / t1 and the electron beam diameter.

【0046】図2に示す電子軌道からわかるように、本
発明に示すように側壁高さを非対称にすることでビーム
径は縮まるが、さらに大きくしすぎると不都合もおこ
る。
As can be seen from the electron orbits shown in FIG. 2, the beam diameter is reduced by making the side wall height asymmetrical as shown in the present invention.

【0047】その1例としては、ゲート電極に衝突する
電子の影響であり、衝突電子が増えると、その一部の電
子が散乱され、その結果としてビーム径は大きくなる。
One example is the effect of electrons colliding with the gate electrode. When the number of colliding electrons increases, some of the electrons are scattered, and as a result, the beam diameter increases.

【0048】本発明の電子放出素子では、電子放出層5
がほぼ平坦に構成されているために、電子放出層5とア
ノード電極7の間に比較的歪みが少なく平坦な電界が形
成されているために、電子ビームの広がりが比較的に小
さいのが特徴であり、極度の非対称性は望まれない。
In the electron-emitting device of the present invention, the electron-emitting layer 5
Is formed substantially flat, a relatively small distortion is formed between the electron emission layer 5 and the anode electrode 7, and the spread of the electron beam is relatively small. And no extreme asymmetry is desired.

【0049】また、電子放出層5の材料として、低仕事
関数の材料を選択することで、素子駆動電圧を低くでき
る。
Further, by selecting a material having a low work function as the material of the electron emission layer 5, the device driving voltage can be reduced.

【0050】図4は、図1で示す本発明の電子放出素子
を作製する方法の一例を説明する図である。
FIG. 4 is a view for explaining an example of a method for manufacturing the electron-emitting device of the present invention shown in FIG.

【0051】以下、図4を参照して、本発明の電子放出
素子の製造方法の一例を説明する。
Hereinafter, an example of a method for manufacturing an electron-emitting device according to the present invention will be described with reference to FIG.

【0052】図4(a)に示すように、予め、その表面
を十分に洗浄した、石英ガラス、Na等の不純物含有量
を減少させたガラス、青板ガラス、シリコン基板等にス
パッタ法等によりSiO2を積層した積層体、アルミナ
等セラミックスの絶縁性基板のうち、いずれか一つを基
板1として用い、基板1上にカソード電極2を積層す
る。
As shown in FIG. 4 (a), a quartz glass, a glass having a reduced content of impurities such as Na, a blue plate glass, a silicon substrate or the like is coated with SiO 2 by sputtering, etc. The cathode electrode 2 is laminated on the substrate 1 by using any one of the laminated body obtained by laminating 2 and the insulating substrate made of ceramic such as alumina.

【0053】カソード電極2は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。カソード電
極2の材料は、例えば、Be,Mg,Ti,Zr,H
f,V,Nb,Ta,Mo,W,Al,Cu,Ni,C
r,Au,Pt,Pd等の金属または合金材料、Ti
C,ZrC,HfC,TaC,SiC,WC等の炭化
物、HfB2,ZrB2,LaB6,CeB6、YB4,G
dB4等の硼化物、TiN,ZrN,HfN等の窒化
物、Si,Ge等の半導体、有機高分子材料、アモルフ
ァスカーボン,グラファイト,ダイヤモンドライクカー
ボン,ダイヤモンドを分散した炭素及び炭素化合物等か
ら適宜選択される。カソード電極2の厚さとしては、数
十nmから数mmの範囲で設定され、好ましくは数百n
mから数μmの範囲で選択される。
The cathode electrode 2 generally has conductivity, and is formed by a general vacuum film forming technique such as an evaporation method or a sputtering method, or a photolithography technique. The material of the cathode electrode 2 is, for example, Be, Mg, Ti, Zr, H
f, V, Nb, Ta, Mo, W, Al, Cu, Ni, C
metal or alloy material such as r, Au, Pt, Pd, Ti
Carbides such as C, ZrC, HfC, TaC, SiC, WC, etc., HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
dB boride such as 4, appropriately selected TiN, ZrN, nitrides such as HfN, Si, a semiconductor such as Ge, an organic polymer material, amorphous carbon, graphite, diamond-like carbon, diamond from dispersed carbon and carbon compounds etc. Is done. The thickness of the cathode electrode 2 is set in the range of several tens nm to several mm, and preferably several hundred n.
It is selected in the range of m to several μm.

【0054】次に、カソード電極2に続いて絶縁層3、
第1のゲート電極4aを堆積する。
Next, following the cathode electrode 2, the insulating layer 3,
A first gate electrode 4a is deposited.

【0055】絶縁層3は、スパッタ法、CVD法、真空
蒸着法等の一般的な真空成膜技術で形成され、その厚さ
としては、数nmから数μmの範囲で設定され、好まし
くは数十nmから数百nmの範囲から選択される。望ま
しい材料としてはSiO2,SiN,Al23,CaF
などの高電界に絶えられる耐圧の高い材料が望ましい。
The insulating layer 3 is formed by a general vacuum film forming technique such as a sputtering method, a CVD method and a vacuum evaporation method, and its thickness is set in a range from several nm to several μm, preferably It is selected from the range of tens nm to several hundred nm. Desirable materials include SiO 2 , SiN, Al 2 O 3 , CaF
For example, a material having a high withstand voltage that can be cut off by a high electric field, such as a high electric field, is desirable.

【0056】ゲート電極4aは、カソード電極2と同様
に導電性を有しており、蒸着法、スパッタ法等の一般的
真空成膜技術、フォトリソグラフィー技術により形成さ
れる。ゲート電極4aの材料は、例えば、Be,Mg,
Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,
Cu,Ni,Cr,Au,Pt,Pd等の金属または合
金材料、TiC,ZrC,HfC,TaC,SiC,W
C等の炭化物、HfB 2,ZrB2,LaB6,CeB6
YB4,GdB4等の硼化物、TiN,ZrN,HfN等
の窒化物、Si,Ge等の半導体、有機高分子材料等か
ら適宜選択される。
The gate electrode 4a is similar to the cathode electrode 2.
Has conductivity and is commonly used for vapor deposition, sputtering, etc.
Formed by vacuum deposition technology and photolithography technology
It is. The material of the gate electrode 4a is, for example, Be, Mg,
Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al,
Metals such as Cu, Ni, Cr, Au, Pt, Pd
Gold material, TiC, ZrC, HfC, TaC, SiC, W
Carbides such as C, HfB Two, ZrBTwo, LaB6, CeB6,
YBFour, GdBFourBoride such as TiN, ZrN, HfN, etc.
Nitrides, semiconductors such as Si and Ge, organic polymer materials, etc.
Selected as appropriate.

【0057】次に、図4(b)に示すように、部分的に
第2のゲート電極4bを作製する。
Next, as shown in FIG. 4B, a second gate electrode 4b is partially formed.

【0058】なお、第2のゲート電極4bは、4aと同
一材料でも異種材料でも良く、また、同一形成方法でも
異種方法でも良い。
The second gate electrode 4b may be made of the same material or different material as 4a, and may be formed by the same method or different method.

【0059】次に、図4(c)に示すように、フォトリ
ソグラフィー技術によりマスクパターン41を形成す
る。
Next, as shown in FIG. 4C, a mask pattern 41 is formed by photolithography.

【0060】さらに、図4(d)に示すように、各層
3,4a、4bの一部がカソード電極2上から取り除か
れた、積層構造が形成される。ただし、本エッチング工
程は、カソード電極2上で停止しても良いし、カソード
電極2の一部がエッチングされても良い。
Further, as shown in FIG. 4D, a laminated structure is formed in which a part of each of the layers 3, 4a, 4b is removed from the cathode electrode 2. However, this etching step may be stopped on the cathode electrode 2 or a part of the cathode electrode 2 may be etched.

【0061】ただし、カソード電極2自体が図4(b)
の段差形状を反映して、段差にエッチングされることを
回避しなくてはいけない。
However, the cathode electrode 2 itself is shown in FIG.
It is necessary to avoid being etched by the step reflecting the step shape of the above.

【0062】そのために、エッチング工程はそれぞれの
各層2、3,4の材料に応じて、エッチング方法を選択
する必要がある。
For this purpose, it is necessary to select an etching method in the etching step according to the material of each of the layers 2, 3, and 4.

【0063】次に、図4(e)に示すように、全面に電
子放出層5を堆積する。
Next, as shown in FIG. 4E, an electron emission layer 5 is deposited on the entire surface.

【0064】電子放出層5は蒸着法、スパッタ法、プラ
ズマCVD法等の一般的成膜技術などで形成される。電
子放出層5の材料は、低仕事関数の材料を選択するのが
好ましい。例えば、アモルファスカーボン,グラファイ
ト,ダイヤモンドライクカーボン,ダイヤモンドを分散
した炭素及び炭素化合物等から適宜選択される。好まし
くはより仕事関数の低いダイヤモンド薄膜、ダイヤモン
ドライクカーボン等が良い。電子放出層5の膜厚として
は、数nmから数百nmの範囲で設定され、好ましくは
数nmから数十nmの範囲で選択される。
The electron emission layer 5 is formed by a general film forming technique such as a vapor deposition method, a sputtering method, a plasma CVD method and the like. It is preferable to select a material having a low work function for the material of the electron emission layer 5. For example, it is appropriately selected from amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and a carbon compound. Preferably, a diamond thin film, diamond-like carbon, or the like having a lower work function is used. The thickness of the electron emission layer 5 is set in the range of several nm to several hundred nm, and is preferably selected in the range of several nm to several tens nm.

【0065】これらの電子放出膜5から電子を放出させ
るのに必要な電界としては、できるだけ低くできれば、
駆動電圧をさげられる。〜5×105 V/m以下であ
れば、駆動電圧は十数V程度に低減でき好ましい。
The electric field required to emit electrons from these electron emission films 5 should be as low as possible.
Drive voltage can be reduced. If it is not more than 5 × 10 5 V / m, the driving voltage can be reduced to about several tens of V, which is preferable.

【0066】次に、図4(f)のようにマスクパターン
41を剥離して図1で示すような素子が完成する。
Next, as shown in FIG. 4F, the mask pattern 41 is peeled off to complete the device as shown in FIG.

【0067】側壁の高さの差としては、数十nmから数
十μmの範囲で設定され、好ましくは数百nm程度であ
り、図3で示したように、ビーム径の最小値となる条件
が選択される。
The difference between the heights of the side walls is set in the range of several tens of nm to several tens of μm, and preferably about several hundreds of nm. As shown in FIG. Is selected.

【0068】この場合、非対称とした方向、すなわちx
方向のビーム径が小さくなる。
In this case, the asymmetric direction, ie, x
The beam diameter in the direction becomes smaller.

【0069】側壁の断面は、ゲート電極、絶縁層、カソ
ード電極の側壁位置が必ずしも一致していなくてもいい
が、極度な傾き、あるいは、第2のゲート電極位置が大
きく後退した場合には、本発明の効果が小さくなる。
In the cross section of the side wall, the positions of the side walls of the gate electrode, the insulating layer, and the cathode electrode do not necessarily have to coincide with each other. However, in the case where the inclination is extremely large or the position of the second gate electrode is largely retreated, The effect of the present invention is reduced.

【0070】本発明の効果を得るためには、絶縁層、お
よびゲート電極の側壁位置は、略一致し、また側壁は基
板1に対して略垂直になっているのが望ましい。
In order to obtain the effect of the present invention, it is desirable that the side wall positions of the insulating layer and the gate electrode substantially coincide with each other, and that the side wall is substantially perpendicular to the substrate 1.

【0071】スリットの径w1は、素子の電子放出特性
に大きく依存する因子であり、素子を構成する材料の特
性、特に電子放出層の仕事関数や膜厚、素子の駆動電
圧、その時に必要とする電子放出ビームの形状により適
宜設定される。通常、w1は数百nmから数十μmの範
囲から選択される。
The diameter w1 of the slit is a factor which largely depends on the electron emission characteristics of the device. The characteristics of the material constituting the device, particularly the work function and the film thickness of the electron emission layer, the driving voltage of the device, It is set appropriately according to the shape of the electron emission beam to be emitted. Usually, w1 is selected from the range of several hundred nm to several tens of μm.

【0072】スリットの平面形状は特に定められるもの
ではない。ただし、素子の構成上、矩形状、リング状が
最も好ましい場合とがある。
The planar shape of the slit is not particularly limited. However, in some cases, a rectangular shape or a ring shape is most preferable in terms of the structure of the element.

【0073】スリットの長さL1は、電子放出量に依存
する因子であり適宜設定される。
The length L1 of the slit is a factor that depends on the amount of emitted electrons and is set as appropriate.

【0074】さらに、カソード電極2のパターンニング
後、電子放出層5を全面に形成し、エッチング工程で、
電子放出層5の上面でエッチングを停止させる場合もあ
り、また、ダイヤモンド薄膜、またはダイヤモンドライ
クカーボン等を所望の場所に選択的に堆積する場合もあ
る。
Further, after patterning of the cathode electrode 2, an electron emitting layer 5 is formed on the entire surface, and in an etching step,
Etching may be stopped on the upper surface of the electron emission layer 5, or a diamond thin film, diamond-like carbon, or the like may be selectively deposited at a desired location.

【0075】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まり良く製造できる。
Further, the device of the present invention has a very simple structure in which lamination is repeated, the manufacturing process is easy, and the device can be manufactured with a high yield.

【0076】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明の電子放出素子の複数個
を基体上に配列し、例えば電子源、あるいは画像形成装
置が構成できる。
An application example of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of the electron-emitting devices of the present invention on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0077】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をX方向及
びY方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、X方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Y方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。
Various arrangements of electron-emitting devices are employed. As an example, a plurality of electron-emitting devices are arranged in a matrix in the X direction and the Y direction, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction, and the same column is connected. There is a simple matrix arrangement in which the other of the electrodes of the plurality of electron-emitting devices arranged in the above is commonly connected to the wiring in the Y direction. Hereinafter, the simple matrix arrangement will be described in detail.

【0078】図5、図6において、51、61は電子源
基体、52、62はX方向配線、53、63はY方向配
線である。64は本発明の電子放出素子である。
5 and 6, reference numerals 51 and 61 denote electron source substrates, 52 and 62 denote X-direction wirings, and 53 and 63 denote Y-direction wirings. Reference numeral 64 denotes an electron-emitting device of the present invention.

【0079】m本のX方向配線62は、Dx1,Dx
2,…Dxmからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Y
方向配線63は、Dy1,Dy2,…Dynのn本の配
線よりなり、X方向配線62と同様に形成される。これ
らm本のX方向配線62とn本のY方向配線63との間
には、層間絶縁層(不図示)が設けられており、両者を
電気的に分離している(m,nは、共に正の整数)。
The m X-direction wirings 62 are Dx1, Dx
2,... Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness, and width of the wiring are appropriately designed. Y
The direction wiring 63 is composed of n wirings Dy1, Dy2,... Dyn, and is formed similarly to the X-direction wiring 62. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 62 and the n Y-directional wirings 63, and electrically separates them (m and n are: Both are positive integers).

【0080】層間絶縁層(不図示)は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたSiO2等で構
成される。例えば、X方向配線62を形成した基体61
の全面或いは一部に所望の形状で形成され、特に、X方
向配線62とY方向配線63の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。X方向
配線62とY方向配線63は、それぞれ外部端子として
引き出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, the base 61 on which the X-direction wiring 62 is formed
Is formed in a desired shape on the entire surface or a part thereof. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-directional wiring 62 and the Y-directional wiring 63. The X-direction wiring 62 and the Y-direction wiring 63 are led out as external terminals.

【0081】電子放出素子64を構成するm本のX方向
配線62は、カソード電極2をかねる場合もあり、n本
のY方向配線63は、ゲート電極4をかねる場合があ
り、層間絶縁層は絶縁層3をかねる場合がある。
The m X-directional wires 62 constituting the electron-emitting device 64 may function as the cathode electrode 2, the n Y-directional wires 63 may function as the gate electrode 4, and the interlayer insulating layer may be In some cases, the insulating layer 3 may be used.

【0082】X方向配線62には、X方向に配列した電
子放出素子64の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Y
方向配線63には、Y方向に配列した電子放出素子64
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。
The X-direction wiring 62 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 64 arranged in the X-direction. On the other hand, Y
The direction wiring 63 has electron emitting elements 64 arranged in the Y direction.
(Not shown) for modulating each of the columns according to the input signal. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0083】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図7を用い
て説明する。図7は、画像形成装置の表示パネルの一例
を示す模式図である。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring. An image forming apparatus configured using such an electron source having a simple matrix arrangement will be described with reference to FIG. FIG. 7 is a schematic diagram illustrating an example of a display panel of the image forming apparatus.

【0084】図7において、71は電子放出素子、81
は電子放出素子を複数配した電子源基板、91は電子源
基板81を固定したリアプレート、96はガラス基体9
3の内面に蛍光膜94とメタルバック95等が形成され
たフェースプレートである。92は、支持枠であり、該
支持枠92には、リアプレート91、フェースプレート
96がフリットガラスなどを用いて接続される。
In FIG. 7, reference numeral 71 denotes an electron-emitting device;
Denotes an electron source substrate on which a plurality of electron-emitting devices are arranged, 91 denotes a rear plate on which the electron source substrate 81 is fixed, and 96 denotes a glass substrate.
3 is a face plate in which a fluorescent film 94 and a metal back 95 are formed on the inner surface. Reference numeral 92 denotes a support frame, and a rear plate 91 and a face plate 96 are connected to the support frame 92 using frit glass or the like.

【0085】外囲器(パネル)98は、上述の如く、フ
ェースープレート96、支持枠92、リアプレート91
で構成される。リアプレート91は主に基板81の強度
を補強する目的で設けられるため、基板81自体で十分
な強度を持つ場合は別体のリアプレート91は不要とす
ることができ、基板81とリアプレート91が一体構成
の部材であっても構わない。
As described above, the envelope (panel) 98 includes the face-plate 96, the support frame 92, and the rear plate 91.
It consists of. Since the rear plate 91 is provided mainly for the purpose of reinforcing the strength of the substrate 81, if the substrate 81 itself has sufficient strength, the separate rear plate 91 can be omitted. May be an integral member.

【0086】支持枠92の蛍光膜94とメタルバック9
5とをその内側表面に配置したフェースプレート96と
リアプレート91と支持枠92とが接合する接着面にフ
リットガラスを塗布し、フェースプレート96と支持枠
92とリアプレート91とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。
The fluorescent film 94 of the support frame 92 and the metal back 9
5 is disposed on the inner surface thereof, frit glass is applied to an adhesive surface where the face plate 96, the rear plate 91, and the support frame 92 are joined, and the face plate 96, the support frame 92, and the rear plate 91 are moved to a predetermined position. , Fix, heat, bake and seal.

【0087】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。
The heating means for firing and sealing can employ various means such as lamp heating using an infrared lamp or the like and a hot plate, but is not limited thereto.

【0088】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。
Further, the adhesive material for heating and bonding the plurality of members constituting the envelope is not limited to frit glass, but may be any material that can form a sufficient vacuum atmosphere after the sealing step. Materials can be adopted.

【0089】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。
The above-described envelope is an embodiment of the present invention, and is not limited, and various types can be adopted.

【0090】他の例として、基板81に直接支持枠92
を封着し、フェースプレート96、支持枠92及び基体
81で外囲器98を構成しても良い。また、フェースー
プレート96、リアプレート91間に、スペーサーとよ
ばれる不図示の支持体を設置することにより、大気圧に
対して十分な強度をもつ外囲器98を構成することもで
きる。
As another example, the support frame 92 is directly mounted on the substrate 81.
And the envelope 98 may be constituted by the face plate 96, the support frame 92, and the base 81. Further, by providing a support (not shown) called a spacer between the face plate 96 and the rear plate 91, an envelope 98 having sufficient strength against atmospheric pressure can be formed.

【0091】また、図8にフェースープレート96に形
成された蛍光膜94を模式図で示す。蛍光膜94は、モ
ノクロームの場合は蛍光体85のみから構成することが
できる。カラーの蛍光膜の場合は、ブラックストライ
プ、ブラックマトリクスなどと呼ばれる黒色導電材86
と蛍光体85とから構成することができる。
FIG. 8 is a schematic diagram showing the fluorescent film 94 formed on the face plate 96. The fluorescent film 94 can be composed of only the phosphor 85 in the case of monochrome. In the case of a color fluorescent film, a black conductive material 86 called a black stripe, a black matrix, or the like is used.
And the phosphor 85.

【0092】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体85間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜94における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。
The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 85 of the necessary three primary color phosphors black in color display so that color mixing and the like are inconspicuous. The object of the present invention is to suppress a decrease in contrast caused by external light reflection at 94. As a material for the black stripe, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0093】ガラス基板93に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜94の内面側には、通常メタルバ
ック95が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート9
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光膜94を保護すること等である。メ
タルバック95は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理(通常、「フィルミング」と呼ばれる)を
行い、その後Alを真空蒸着等を用いて堆積させること
で作製できる。
The method of applying the phosphor on the glass substrate 93 can employ a precipitation method, a printing method, or the like irrespective of monochrome or color. Usually, a metal back 95 is provided on the inner surface side of the fluorescent film 94. The purpose of providing a metal back is
Light emitted to the inner surface side of the light emitted from the phosphor is transferred to the face plate 9.
Improving the brightness by specular reflection to the 6th side, acting as an electrode for applying an electron beam accelerating voltage, and protecting the fluorescent film 94 from damage due to the collision of negative ions generated in the envelope. And so on. The metal back 95 can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.

【0094】フェースプレート96には、更に蛍光膜9
4の導電性を高めるため、蛍光膜94の外面側に透明電
極(不図示)を設けてもよい。
The face plate 96 is further provided with a fluorescent film 9.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 94 in order to increase the conductivity of No. 4.

【0095】本発明においては、電子放出素子71の直
上に電子ビームが到達するため、電子放出素子71の直
上に蛍光膜94が配置されるように、位置あわせされて
構成される。
In the present invention, since the electron beam reaches directly above the electron-emitting device 71, the electron beam is positioned and arranged so that the fluorescent film 94 is disposed immediately above the electron-emitting device 71.

【0096】次に、封着工程を施した外囲器(パネル)
を封止する真空封止工程について説明する。
Next, the envelope (panel) subjected to the sealing step
Next, a vacuum sealing step for sealing is described.

【0097】真空封止工程は、外囲器(パネル)98を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
(不図示)を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器98の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。これは、外囲器98
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器98内の所定
の位置(不図示)に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ba等が主成
分であり、該蒸着膜の吸着作用により、外囲器98内の
雰囲気を維持するものである。
In the vacuum sealing step, the envelope (panel) 98 is heated and maintained at 80 to 250 ° C., and exhausted through an exhaust pipe (not shown) of an exhaust device such as an ion pump and a sorption pump. Then, after the atmosphere is made sufficiently low in organic substances, the exhaust pipe is heated with a burner to be dissolved and sealed. To maintain the pressure after the envelope 98 is sealed, a getter process may be performed. This is the envelope 98
Immediately before or after sealing, a getter disposed at a predetermined position (not shown) in the envelope 98 is heated by heating using resistance heating, high-frequency heating, or the like, to form a vapor-deposited film. Processing. The getter is usually composed mainly of Ba or the like, and maintains the atmosphere in the envelope 98 by the adsorption action of the deposited film.

【0098】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Dx1〜Dxm、Dy1〜
Dynを介して電圧を印加することにより、電子放出が
生ずる。
The image forming apparatus constructed by using the electron sources of the simple matrix arrangement manufactured by the above-described processes has the structure in which each of the electron-emitting devices has external terminals Dx1 to Dxm and Dy1 to Dx1 to Dx1.
By applying a voltage via Dyn, electron emission occurs.

【0099】高圧端子97を介してメタルバック95、
あるいは透明電極(不図示)に高圧を印加し、電子ビー
ムを加速する。
The metal back 95 via the high voltage terminal 97,
Alternatively, a high voltage is applied to a transparent electrode (not shown) to accelerate the electron beam.

【0100】加速された電子は、蛍光膜94に衝突し、
発光が生じて画像が形成される。
The accelerated electrons collide with the fluorescent film 94,
Light emission occurs to form an image.

【0101】図9はNTSC方式のテレビ信号に応じて
表示を行うための駆動回路の一例を示すブロック図であ
る。
FIG. 9 is a block diagram showing an example of a driving circuit for performing display according to an NTSC television signal.

【0102】走査回路1302は、内部にM個のスイッ
チング素子を備えたもので(図中、S1ないしSmで模
式的に示している)ある。各スイッチング素子は、直流
電圧源Vxの出力電圧もしくは0(V)(グランドレベ
ル)のいずれか一方を選択し、表示パネル1301の端
子Dox1ないしDoxmと電気的に接続される。S1
乃至Smの各スイッチング素子は、制御回路1303が
出力する制御信号Tscanに基づいて動作するもので
あり、例えばFETのようなスイッチング素子を組み合
わせることにより構成することができる。
The scanning circuit 1302 includes M switching elements inside (in the drawing, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 (V) (ground level), and is electrically connected to the terminals Dox1 to Doxm of the display panel 1301. S1
Each of the switching elements Sm to Sm operates based on the control signal Tscan output from the control circuit 1303, and can be configured by combining switching elements such as FETs.

【0103】直流電圧源Vxは、電子放出素子の特性に
基づき設定されている。
The DC voltage source Vx is set based on the characteristics of the electron-emitting device.

【0104】制御回路1303は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路1303は、
同期信号分離回路1306より送られる同期信号Tsy
ncに基づいて、各部に対してTscanおよびTsf
tおよびTmryの各制御信号を発生する。
The control circuit 1303 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 1303
The synchronization signal Tsy sent from the synchronization signal separation circuit 1306
Tscan and Tsf for each part based on nc
The control signals t and Tmry are generated.

【0105】同期信号分離回路1306は、外部から入
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路1306により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上DATA信号
と表した。該DATA信号はシフトレジスタ1304に
入力される。
A synchronization signal separation circuit 1306 is a circuit for separating a synchronization signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 1306 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 1304.

【0106】シフトレジスタ1304は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1303より送られる制御信号Tsftに基づ
いて動作する(即ち、制御信号Tsftは,シフトレジ
スタ1304のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1乃至IdnのN個の並列信号として前記シフ
トレジスタ1304より出力される。
A shift register 1304 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 1303. (Ie, the control signal Tsft can be said to be a shift clock of the shift register 1304). The data of one line of the serial / parallel-converted image (corresponding to drive data for N electron-emitting devices) is output from the shift register 1304 as N parallel signals Id1 to Idn.

【0107】ラインメモリ1305は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1303より送られる制御信号Tmryに
従って適宜Id1乃至Idnの内容を記憶する。記憶さ
れた内容は、Id’1乃至Id’nとして出力され、変
調信号発生器1307に入力される。
The line memory 1305 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 1303. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 1307.

【0108】変調信号発生器1307は、画像データI
d’1乃至Id’nの各々に応じて本発明の電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Doy1乃至Doynを通じて表示パ
ネル1301内の本発明の電子放出素子に印加される。
Modulation signal generator 1307 outputs image data I
A signal source for appropriately driving and modulating each of the electron-emitting devices of the present invention according to each of d'1 to Id'n, and an output signal of the signal source is provided in the display panel 1301 through the terminals Doy1 to Doyn. Are applied to the electron-emitting devices.

【0109】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
When a pulse-like voltage is applied to this element,
For example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied, an electron beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0110】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1307として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When performing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 1307. be able to.

【0111】パルス幅変調方式を実施するに際しては、
変調信号発生器1307として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
When implementing the pulse width modulation method,
As the modulation signal generator 1307, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data can be used.

【0112】シフトレジスタ1304やラインメモリ1
305は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 1304 and the line memory 1
305 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0113】デジタル信号式を用いる場合には、同期信
号分離回路1306の出力信号DATAをデジタル信号
化する必要があるが、これには1306の出力部にA/
D変換器を設ければ良い。これに関連してラインメモリ
1305の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器1307に用いられる回路が若干
異なったものとなる。
When the digital signal type is used, the output signal DATA of the synchronization signal separation circuit 1306 needs to be converted into a digital signal.
What is necessary is just to provide a D converter. In this connection, the circuit used for the modulation signal generator 1307 is slightly different depending on whether the output signal of the line memory 1305 is a digital signal or an analog signal.

【0114】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器1307には、例えばD/A変
換回路を用い、必要に応じて増幅回路などを付加する。
パルス幅変調方式の場合、変調信号発生器1307に
は、例えば高速の発振器および発振器の出力する波数を
計数する計数器(カウンタ)及び計数器の出力値と前記
メモリの出力値を比較する比較器(コンパレータ)を組
み合せた回路を用いる。必要に応じて、比較器の出力す
るパルス幅変調された変調信号を本発明の電子電子放出
素子の駆動電圧にまで電圧増幅するための増幅器を付加
することもできる。
That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 1307, and an amplification circuit and the like are added as necessary.
In the case of the pulse width modulation method, the modulation signal generator 1307 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated signal output from the comparator to the driving voltage of the electron-emitting device of the present invention can be added.

【0115】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1307には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VCO)
を採用でき、必要に応じて本発明の電子電子放出素子の
駆動電圧まで電圧増幅するための増幅器を付加すること
もできる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 1307 can employ, for example, an amplifier circuit using an operational amplifier or the like, and can add a level shift circuit or the like as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VCO)
And, if necessary, an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device of the present invention can be added.

【0116】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL,SECAM方式など他、
これよりも、多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system has been described, but the input signal is not limited to this, and PAL, SECAM system, etc.
A TV signal composed of a large number of scanning lines (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【0117】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。
In addition to the display device, the present invention can also be used as an image forming apparatus as an optical printer constituted by using a photosensitive drum or the like.

【0118】[0118]

【実施例】以下、本発明の実施例を詳細に説明する。Embodiments of the present invention will be described below in detail.

【0119】[実施例1]図1に本発明の実施例1を示
す。また、図4にその製造方法の一例を示した。以下
に、製造方法について説明する。
[Embodiment 1] FIG. 1 shows Embodiment 1 of the present invention. FIG. 4 shows an example of the manufacturing method. Hereinafter, the manufacturing method will be described.

【0120】(工程1)まず、図4(a)に示すよう
に、基板1に石英を用い、十分洗浄を行った後、スパッ
タ法によりカソード電極2として厚さ800nmのAl
を形成した。
(Step 1) First, as shown in FIG. 4A, the substrate 1 is made of quartz and sufficiently washed, and then a 800 nm thick Al is formed as the cathode electrode 2 by sputtering.
Was formed.

【0121】次に、絶縁層3として厚さ600nmのS
iO2、ゲート電極4aとして厚さ100nmのTaを
この順で堆積した。
Next, a 600 nm thick S
iO 2 and 100 nm thick Ta were deposited in this order as the gate electrode 4a.

【0122】(工程2)さらに、図4(b)に示すよう
に、ゲート電極4bとして厚さ300nmのTaをマス
クパターンを介して、部分的に形成した。
(Step 2) Further, as shown in FIG. 4B, a 300 nm-thick Ta was partially formed as a gate electrode 4b via a mask pattern.

【0123】(工程3)次に、図4(c)に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン41を形成した。
(Step 3) Next, as shown in FIG. 4 (c), spin coating of a positive photoresist (AZ1500 / manufactured by Clariant), photomask pattern exposure and development by photolithography The pattern 41 was formed.

【0124】(工程4)図4(d)に示すように、マス
クパターン41をマスクとして、Taのゲート電極4
a、4b及び絶縁層3をCF4ガスを用いてそれぞれド
ライエッチングし、カソード電極2で停止させ、幅w1
が1μm、幅L1が100μmの開口を形成した。
(Step 4) As shown in FIG. 4D, using the mask pattern 41 as a mask, the gate electrode 4 of Ta
a, 4b and the insulating layer 3 are each dry-etched using CF 4 gas, stopped at the cathode electrode 2 and the width w1
Formed an opening having a width of 1 μm and a width L1 of 100 μm.

【0125】(工程5)続いて図4(e)に示すよう
に、プラズマCVD法でダイヤモンドライクカーボンの
電子放出層5を全面に100nm程度堆積した。反応ガ
スはCH4ガスを用いた。
(Step 5) Subsequently, as shown in FIG. 4E, an electron emission layer 5 of diamond-like carbon was deposited on the entire surface to a thickness of about 100 nm by a plasma CVD method. The reaction gas used was CH 4 gas.

【0126】(工程6)図4(f)に示すように、マス
クパターン41を完全に除去し、本実施例1の電子放出
素子を完成させた。
(Step 6) As shown in FIG. 4F, the mask pattern 41 was completely removed to complete the electron-emitting device of the first embodiment.

【0127】側壁の高さt1は500nm、t2は80
0nmとなった。
The height t1 of the side wall is 500 nm, and t2 is 80
It became 0 nm.

【0128】以上のようにして作製した電子放出素子
を、図1のように、H=2mmとして配置した。Va=
10kV、Vg=15Vとした。
The electron-emitting devices manufactured as described above were arranged with H = 2 mm as shown in FIG. Va =
10 kV and Vg = 15 V.

【0129】ここで、比較例1として、第2ゲート電極
4bを積層せず、第1ゲート電極のみで形成し、側壁高
さが対称な素子を作製し、同時に駆動を行った。
Here, as Comparative Example 1, an element having a symmetrical side wall height was fabricated by forming only the first gate electrode without laminating the second gate electrode 4b, and simultaneously driving.

【0130】ここで、アノード電極7として蛍光体を塗
布した電極を用い、電子ビームのサイズを観察した。こ
こで言う電子ビームサイズとは、発光した蛍光体でのピ
ーク輝度の10%の領域までのサイズとした。
Here, the size of the electron beam was observed using an electrode coated with a phosphor as the anode electrode 7. The electron beam size referred to here is a size up to a region of 10% of the peak luminance of the emitted phosphor.

【0131】その結果、比較例1ではビーム形状は対
称、本実施例ではビーム形状はx方向に非対称となった
が、ビーム径は、比較例1で(x×y)=150μm×
220μm、本実施例で130μm×220μmとな
り、ビーム径はy方向に縮まった。
As a result, in Comparative Example 1, the beam shape was symmetric, and in this embodiment, the beam shape was asymmetric in the x direction. However, in Comparative Example 1, the beam diameter was (x × y) = 150 μm ×
220 μm, and 130 μm × 220 μm in the present embodiment, and the beam diameter was reduced in the y direction.

【0132】[実施例2]図10に本発明の実施例2を
示す。
[Embodiment 2] FIG. 10 shows Embodiment 2 of the present invention.

【0133】本実施例では、カソード電極が2層で構成
され、側壁の一部がカソード電極でも形成され、側壁の
カソード電極の上面より下方に電子放出膜5が形成され
る。本実施例では、電子軌道が実施例1と異なる。
In this embodiment, the cathode electrode is composed of two layers, a part of the side wall is also formed of the cathode electrode, and the electron emission film 5 is formed below the upper surface of the cathode electrode on the side wall. In the present embodiment, the electron orbit is different from that of the first embodiment.

【0134】以下に、作製方法を説明する。Hereinafter, a manufacturing method will be described.

【0135】(工程1)まず、図4(a)に示すよう
に、基板1に石英を用い、十分洗浄を行った後、スパッ
タ法によりカソード電極2aとして厚さ500nmのA
l、カソード電極2bとして厚さ150nmのTaを形
成した。
(Step 1) First, as shown in FIG. 4A, a substrate 1 is made of quartz and sufficiently cleaned, and then a 500 nm thick A is formed as a cathode electrode 2a by sputtering.
1. Ta having a thickness of 150 nm was formed as the cathode electrode 2b.

【0136】次に、絶縁層3として厚さ500nmのS
iO2、ゲート電極4aとして厚さ100nmのTaを
この順で堆積した。
Next, a 500 nm thick S
iO 2 and 100 nm thick Ta were deposited in this order as the gate electrode 4a.

【0137】(工程2)さらに、図4(b)に示すよう
に、ゲート電極4aとして厚さ300nmのTaをマス
クパターンを介して、部分的に形成した。
(Step 2) Further, as shown in FIG. 4B, a 300 nm-thick Ta was partially formed as a gate electrode 4a via a mask pattern.

【0138】(工程3)次に、図4(c)に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン41を形成した。
(Step 3) Next, as shown in FIG. 4C, spin coating of a positive photoresist (AZ1500 / manufactured by Clariant), photomask pattern exposure, and development by photolithography The pattern 41 was formed.

【0139】(工程4)図4(d)に示すように、マス
クパターン41をマスクとして、Taのゲート電極4
a、4b、絶縁層3、およびカソード電極2をCF4
スを用いてそれぞれドライエッチングし、図10に示す
ようにカソード電極2aで停止させ、幅w1が1μm、
幅L1が100μmの開口を形成した。
(Step 4) As shown in FIG. 4D, the gate electrode 4 of Ta is
a, 4b, the insulating layer 3, and the cathode electrode 2 were each dry-etched using CF 4 gas and stopped at the cathode electrode 2a as shown in FIG.
An opening having a width L1 of 100 μm was formed.

【0140】(工程5)続いて図4(e)に示すよう
に、プラズマCVD法でダイヤモンドライクカーボンの
電子放出層5を全面に100nm程度堆積した。反応ガ
スはCH4ガスを用いた。
(Step 5) Subsequently, as shown in FIG. 4E, an electron emission layer 5 of diamond-like carbon was deposited on the entire surface to a thickness of about 100 nm by a plasma CVD method. The reaction gas used was CH 4 gas.

【0141】(工程6)図4(f)に示すように、マス
クパターン41を完全に除去し、本実施例1の電子放出
素子を完成させた。
(Step 6) As shown in FIG. 4F, the mask pattern 41 was completely removed to complete the electron-emitting device of Example 1.

【0142】側壁の高さt1は650nm、t2は95
0nmとなった。
The height t1 of the side wall is 650 nm, and t2 is 95
It became 0 nm.

【0143】以上のようにして作製した電子放出素子
を、実施例1と同様に、H=2mmとして配置した。V
a=10kV、Vg=15Vとした。
The electron-emitting devices manufactured as described above were arranged with H = 2 mm, as in Example 1. V
a = 10 kV and Vg = 15 V.

【0144】ここで、比較例2として、第2ゲート電極
4bを積層せず、第1ゲート電極のみで形成した、高さ
が対称な素子も同時に駆動を行った。
Here, as Comparative Example 2, an element having only a first gate electrode without a second gate electrode 4b and having a symmetrical height was simultaneously driven.

【0145】その結果、比較例2ではビーム形状は対
称、本実施例ではビーム形状は非対称となったが、ビー
ム径は、比較例2で130μm×220μm、本実施例
で110μm×220μmとなり、ビーム径が縮まっ
た。
As a result, the beam shape in Comparative Example 2 was symmetric and the beam shape in this example was asymmetric, but the beam diameter was 130 μm × 220 μm in Comparative Example 2 and 110 μm × 220 μm in this Example. The diameter has shrunk.

【0146】本実施例が実施例1よりビーム径が小さい
のは、電子軌道が異なるためである。本実施例の軌道
は、電子放出膜5が側壁のカソード電極2より低くなっ
ているため、その形状を反映して、電子放出膜5の直上
の等電位面は、下に凹となる。このため、電子放出膜の
中央より左側から放出される電子は右側に、電子放出膜
の中央より右側から放出される電子は左側に、開口の上
部で交差して、アノード電極7に到達する。この交差の
影響で、若干であるが、ビーム径は小さくなる。
The beam diameter of the present embodiment is smaller than that of the first embodiment because the electron trajectory is different. In the trajectory of the present embodiment, since the electron emission film 5 is lower than the cathode electrode 2 on the side wall, the equipotential surface immediately above the electron emission film 5 is concave downward, reflecting its shape. For this reason, electrons emitted from the left side of the center of the electron emission film reach the right side, and electrons emitted from the right side of the center of the electron emission film cross the upper side of the opening to reach the anode electrode 7. Due to the influence of this intersection, the beam diameter is slightly reduced.

【0147】[実施例3]図11に本発明の実施例3を
示す。図11(a)は断面図、図11(b)は平面図で
ある。
[Embodiment 3] FIG. 11 shows Embodiment 3 of the present invention. FIG. 11A is a sectional view, and FIG. 11B is a plan view.

【0148】本実施例は実施例2の電子放出素子を有効
に利用する配置例であり、リング状の電子放出膜が構成
されている。作製方法は実施例2と同様なので省略す
る。なお、リングの内側の側壁が低く、リングの外側の
側壁が高く構成されている。
This embodiment is an arrangement example in which the electron-emitting device of Embodiment 2 is effectively used, and a ring-shaped electron-emitting film is formed. Since the manufacturing method is the same as that of the second embodiment, the description is omitted. The inner side wall of the ring is low and the outer side wall of the ring is high.

【0149】リング内のゲート電極4aは、リングの一
部に形成された接続部分でリング外側のゲート電極4a
に接続されている。この接続部は、リング内と同じ構成
になっていても、別構成になっていてもよい。接続方向
は、1カ所でもそれ以上でもよいが、本実施例の構造で
は、その構造部分がリングに比較して大きいと電子軌道
に影響するので、できるだけ小さいのが望まれる。
The gate electrode 4a inside the ring is connected to the gate electrode 4a outside the ring at a connection portion formed in a part of the ring.
It is connected to the. This connecting portion may have the same configuration as that in the ring, or may have a different configuration. The connection direction may be one or more. However, in the structure of the present embodiment, if the structure portion is larger than the ring, the electron trajectory is affected.

【0150】また、接続部はコンタクトホールを介し
て、側壁より下部で接続してもよい。
Further, the connection portion may be connected below the side wall via a contact hole.

【0151】本実施例では、t1、t2は実施例2と同
様の構成であるから、リング状になっていても断面図で
示される電子軌道は実施例2とほぼ同様である。
In this embodiment, since t1 and t2 have the same configuration as in the second embodiment, the electron trajectory shown in the cross-sectional view is almost the same as that in the second embodiment even if it has a ring shape.

【0152】ここでは、リング内側のゲート電極の内径
w2が重要となる。すなわち、リングの片側から放出さ
れる電子軌道と、もう片側からの電子軌道がアノード電
極7で一致するようなw2の径を選べば、リング状であ
っても実施例2と同様の電子ビーム径として、ビームの
広がりを抑えることができる。
Here, the inner diameter w2 of the gate electrode inside the ring is important. That is, if the diameter of w2 is selected so that the electron trajectory emitted from one side of the ring coincides with the electron trajectory from the other side at the anode electrode 7, the same electron beam diameter as that of the second embodiment can be obtained even in a ring shape. As a result, the spread of the beam can be suppressed.

【0153】本実施例では、w2を50μmとしたとこ
ろ、110μm×110μmとなった。これは、x方向
に関しては、実施例2と同様の径であり、また、リング
状としたことで、y方向に関してもx方向と同様のビー
ム径にすることができる。また、ビーム径偏りがなくな
った。
In the present embodiment, when w2 was set to 50 μm, it became 110 μm × 110 μm. This is the same diameter as that of the second embodiment in the x direction, and the same beam diameter in the y direction as in the x direction can be obtained by making the ring shape. In addition, the beam diameter deviation has been eliminated.

【0154】[実施例4]図12に本発明の実施例4を
示す。
Fourth Embodiment FIG. 12 shows a fourth embodiment of the present invention.

【0155】本実施例は電子放出膜の構造の変形例であ
る。
This embodiment is a modification of the structure of the electron emission film.

【0156】以下に、作製方法を示す。ただし、実施例
1と同じである工程は、説明を省略する。
Hereinafter, a manufacturing method will be described. However, the description of the same steps as those in the first embodiment will be omitted.

【0157】(工程1−1)まず、基板1に石英を用
い、十分洗浄を行った後、スパッタ法により第1のカソ
ード電極2aとして厚さ500nmのWを形成した。
(Step 1-1) First, the substrate 1 was sufficiently cleaned using quartz, and then W having a thickness of 500 nm was formed as the first cathode electrode 2a by a sputtering method.

【0158】(工程1−2)プラズマCVD法でダイヤ
モンドライクカーボンの電子放出層5を全面に100n
m程度堆積した。反応ガスはCH4ガスを用いた。
(Step 1-2) The electron emission layer 5 of diamond-like carbon was formed on the entire surface by plasma CVD to a thickness of 100 nm.
m. The reaction gas used was CH 4 gas.

【0159】(工程1−3)次に、第2のカソード電極
2bとして厚さ50nmのTaを、絶縁層3として厚さ
500nmのSiO2、ゲート電極4aとして厚さ10
0nmのTaをこの順で堆積した。
(Step 1-3) Next, 50 nm thick Ta is used as the second cathode electrode 2b, 500 nm thick SiO 2 is used as the insulating layer 3, and 10 nm thick is used as the gate electrode 4a.
0 nm of Ta was deposited in this order.

【0160】(工程2)さらに、ゲート電極4bとして
厚さ300nmのTaをマスクパターンを介して、部分
的に形成した。
(Step 2) Further, Ta having a thickness of 300 nm was partially formed as a gate electrode 4b via a mask pattern.

【0161】(工程3)次に、図4(c)に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン41を形成した。
(Step 3) Next, as shown in FIG. 4 (c), spin coating of a positive type photoresist (AZ1500 / manufactured by Clariant) and photomask pattern are exposed and developed by photolithography. The pattern 41 was formed.

【0162】(工程4)図4(d)に示すように、マス
クパターン41をマスクとして、Taのゲート電極4a
4b、絶縁層3、カソード電極2bをCF4ガスを用い
てそれぞれドライエッチングし、幅w1が0.5μm、
幅L1が100μmの開口を形成した。
(Step 4) As shown in FIG. 4D, using the mask pattern 41 as a mask, the Ta gate electrode 4a
4b, the insulating layer 3, and the cathode electrode 2b are each dry-etched using CF 4 gas to have a width w1 of 0.5 μm,
An opening having a width L1 of 100 μm was formed.

【0163】(工程6)図4(f)に示すように、マス
クパターン41を完全に除去し、本実施例の電子放出素
子を完成させた。
(Step 6) As shown in FIG. 4F, the mask pattern 41 was completely removed to complete the electron-emitting device of this embodiment.

【0164】側壁の高さt1は500nm、t2は80
0nmとなった。
The height t1 of the side wall is 500 nm, and t2 is 80
It became 0 nm.

【0165】以上のようにして作製した電子放出素子
を、実施例1と同様に、H=2mmとして配置した。V
a=10kV、Vg=15Vとした。
The electron-emitting devices manufactured as described above were arranged with H = 2 mm as in Example 1. V
a = 10 kV and Vg = 15 V.

【0166】本素子では、カソード電極2aと2bを大
体同電位になるように、素子近傍で電気的に接続するこ
とが必要である。
In this device, it is necessary to electrically connect the cathode electrodes 2a and 2b in the vicinity of the device so that they have substantially the same potential.

【0167】駆動を行った結果、ビーム径は80μm×
180μmとなった。本素子は、基本的な構成(t1、
t2)はほぼ同じある。また、w1を小さくしたことで
全体のビーム径が小さくなった。
As a result of driving, the beam diameter was 80 μm ×
It was 180 μm. This element has a basic configuration (t1,
t2) is almost the same. In addition, the overall beam diameter was reduced by reducing w1.

【0168】[実施例5]図13に本発明の実施例5を
示す。
[Embodiment 5] FIG. 13 shows Embodiment 5 of the present invention.

【0169】本実施例は絶縁層の厚さを異ならせて側壁
を非対称とする例である。
This embodiment is an example in which the thickness of the insulating layer is varied to make the side wall asymmetric.

【0170】作製方法は、実施例2の工程で積層構造を
絶縁層3a、3bとし、エッチングの順序を入れ替える
ことでことで作製できる。
The manufacturing method can be made by changing the laminated structure to the insulating layers 3a and 3b in the process of the second embodiment and changing the order of etching.

【0171】本構成では、絶縁層厚さを非対称とするこ
とで、図13中に等電位面で示したように電子放出膜近
傍の電界も非対称となる。
In this configuration, by making the thickness of the insulating layer asymmetric, the electric field near the electron emission film also becomes asymmetric as shown by the equipotential surface in FIG.

【0172】そのために駆動条件によっては、電子放出
領域が偏り、その結果さらにビーム径が小さくなくこと
も期待できる。
For this reason, depending on the driving conditions, the electron emission region is biased, and as a result, it is expected that the beam diameter is not small.

【0173】[実施例6]図14に本発明の実施例6を
示す。
[Embodiment 6] FIG. 14 shows a sixth embodiment of the present invention.

【0174】本実施例はカソード電極の厚さを異ならせ
て側壁を非対称とする例である。
This embodiment is an example in which the thickness of the cathode electrode is varied to make the side wall asymmetric.

【0175】作製方法は、実施例2の工程で積層構造を
カソード電極2a、2bとし、エッチングの順序を入れ
替えることでことで作製できる。
The manufacturing method can be manufactured by changing the laminated structure to the cathode electrodes 2a and 2b in the process of Embodiment 2 and changing the order of etching.

【0176】本構成でも、実施例5と同様に図13中に
電子放出膜近傍の電界も非対称となる。
Also in this configuration, the electric field near the electron emission film in FIG. 13 is asymmetric as in the fifth embodiment.

【0177】そのために駆動条件によっては、電子放出
領域が偏り、その結果さらにビーム径が小さくなくこと
も期待できる。
For this reason, depending on the driving conditions, the electron emission region is biased, and as a result, it can be expected that the beam diameter is not small.

【0178】[実施例7]実施例1から6の電子放出素
子で画像形成装置を作製した。一例として、実施例2の
素子で作製した場合について示す。図5(a)は本実施
例の素子を上から見たときの構成図、図5(b)は図5
(a)のA−A線での断面図である。この場合の電子放
出素子は、図5(a)に示すように、各素子の中央部に
電子ビームがくるように、側壁の位置をずらして構成し
た。
Example 7 An image forming apparatus was manufactured using the electron-emitting devices of Examples 1 to 6. As an example, a case where the device is manufactured using the element of Example 2 will be described. FIG. 5A is a configuration diagram of the device of this embodiment when viewed from above, and FIG.
It is sectional drawing in the AA of (a). In this case, as shown in FIG. 5A, the electron-emitting devices were configured such that the position of the side wall was shifted so that the electron beam came to the center of each device.

【0179】実施例2の素子を10×10のMTX状に
配置した。素子は、横150μm、縦250μmのピッ
チで配置した。素子上部には2mmに距離を隔てた位置
に蛍光体を配置した。蛍光体には10kVの電圧を印加
した。また、駆動電圧はVg=15Vとした。この結
果、高精細な画像形成装置が形成できた。
The devices of Example 2 were arranged in a 10 × 10 MTX shape. The devices were arranged at a pitch of 150 μm horizontally and 250 μm vertically. Phosphors were arranged at a distance of 2 mm above the device. A voltage of 10 kV was applied to the phosphor. The drive voltage was Vg = 15V. As a result, a high-definition image forming apparatus was formed.

【0180】[0180]

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径のさらなる小径化を実現させるとともに、
製造プロセスが容易で、低電圧で高効率な電子放出が可
能な電子放出素子を提供することができる。
As described above, according to the present invention,
In addition to realizing a smaller electron beam diameter,
It is possible to provide an electron-emitting device that can be easily manufactured and can emit electrons with high efficiency at a low voltage.

【0181】また、本発明による電子放出素子を用いる
と、画質が良好で高精細であり、性能の優れた電子源及
び画像形成装置を提供することが可能となる。
Further, when the electron-emitting device according to the present invention is used, it is possible to provide an electron source and an image forming apparatus having good image quality, high definition, and excellent performance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る電子放出素子の概略
構成を示す図である。
FIG. 1 is a diagram showing a schematic configuration of an electron-emitting device according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る電子放出素子の電子
軌道を示す図である。
FIG. 2 is a diagram showing electron trajectories of the electron-emitting device according to the embodiment of the present invention.

【図3】本発明の実施の形態に係る電子放出素子を説明
する図である。
FIG. 3 is a diagram illustrating an electron-emitting device according to an embodiment of the present invention.

【図4】本発明の実施の形態に係る電子放出素子の製造
方法の一例を示す図である。
FIG. 4 is a diagram illustrating an example of a method for manufacturing an electron-emitting device according to an embodiment of the present invention.

【図5】本発明の実施の形態に係る電子源の一例を示す
図である。
FIG. 5 is a diagram showing an example of an electron source according to the embodiment of the present invention.

【図6】単純マトリクス配置の電子源を示す概略構成図
である。
FIG. 6 is a schematic configuration diagram showing an electron source in a simple matrix arrangement.

【図7】単純マトリクス配置の電子源を用いた画像形成
装置を示す概略構成図である。
FIG. 7 is a schematic configuration diagram illustrating an image forming apparatus using an electron source having a simple matrix arrangement.

【図8】本発明の実施の形態に係る画像形成装置におけ
る蛍光膜を示す図である。
FIG. 8 is a diagram showing a fluorescent film in the image forming apparatus according to the embodiment of the present invention.

【図9】本発明の実施の形態に係る画像形成装置の駆動
回路を示すブロック図である。
FIG. 9 is a block diagram showing a driving circuit of the image forming apparatus according to the embodiment of the present invention.

【図10】本発明の実施例2を示す図である。FIG. 10 is a diagram showing a second embodiment of the present invention.

【図11】本発明の実施例3を示す図である。FIG. 11 is a diagram showing a third embodiment of the present invention.

【図12】本発明の実施例4を示す図である。FIG. 12 is a diagram showing a fourth embodiment of the present invention.

【図13】本発明の実施例5を示す図である。FIG. 13 is a diagram showing a fifth embodiment of the present invention.

【図14】本発明の実施例6を示す図である。FIG. 14 is a diagram showing a sixth embodiment of the present invention.

【図15】従来の電子放出素子を模式的に示した図であ
る。
FIG. 15 is a diagram schematically showing a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 カソード電極 3 絶縁層 4 ゲート電極 5 電子放出層 6 駆動電源 7 アノード電極 8 高圧電源 41 マスクパターン 61、81 電子源基板 62 X方向配線 63 Y方向配線 64 電子放出素子 85 蛍光体 86 黒色導電材 91 リアプレート 92 支持枠 93 ガラス基体 94 蛍光膜 95 メタルバック 96 フェースプレート 98 外囲器 DESCRIPTION OF SYMBOLS 1 Substrate 2 Cathode electrode 3 Insulating layer 4 Gate electrode 5 Electron emission layer 6 Driving power supply 7 Anode electrode 8 High voltage power supply 41 Mask pattern 61, 81 Electron source substrate 62 X direction wiring 63 Y direction wiring 64 Electron emitting element 85 Phosphor 86 Black Conductive material 91 Rear plate 92 Support frame 93 Glass substrate 94 Fluorescent film 95 Metal back 96 Face plate 98 Envelope

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】基板上に配置されたカソード電極と、 絶縁層を介して前記カソード電極上に積層されるゲート
電極と、 前記カソード電極と電気的に接続された電子放出膜と、 を備えた電子放出素子において、 前記電子放出膜に面して少なくとも前記絶縁層と前記ゲ
ート電極とで積層される側壁を有し、該側壁は、部分的
に高さの異なる領域を備えることを特徴とする電子放出
素子。
1. A cathode electrode disposed on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and an electron emission film electrically connected to the cathode electrode. In the electron-emitting device, the device has a sidewall facing the electron-emitting film, the sidewall being stacked at least with the insulating layer and the gate electrode, and the sidewall has regions partially different in height. Electron-emitting device.
【請求項2】前記部分的に高さの異なる領域において、
前記ゲート電極の厚さが部分的に異なっていることを特
徴とする請求項1に記載の電子放出素子。
2. The method according to claim 1, wherein in the areas having different heights,
2. The electron-emitting device according to claim 1, wherein the thickness of the gate electrode is partially different.
【請求項3】前記部分的に高さの異なる領域において、
前記絶縁層の厚さが部分的に異なっていることを特徴と
する請求項1または2に記載の電子放出素子。
3. In the partially different height regions,
3. The electron-emitting device according to claim 1, wherein the thickness of the insulating layer is partially different.
【請求項4】前記部分的に高さの異なる領域において、
前記カソード電極の厚さが部分的に異なっていることを
特徴とする請求項1,2または3に記載の電子放出素
子。
4. The method according to claim 1, wherein in the regions having different heights,
4. The electron-emitting device according to claim 1, wherein the thickness of the cathode electrode is partially different.
【請求項5】前記側壁は、略直線状に設けられることを
特徴とする1乃至4のいずれか1項に記載の電子放出素
子。
5. The electron-emitting device according to claim 1, wherein said side wall is provided substantially linearly.
【請求項6】前記側壁により囲まれて前記カソード電極
の一部領域を露出せしめ、かつ、内部に前記電子放出膜
を有する開口部を備えることを特徴とする請求項1乃至
5のいずれか1項に記載の電子放出素子。
6. The device according to claim 1, further comprising an opening which exposes a part of the cathode electrode surrounded by the side wall and has the electron emission film therein. An electron-emitting device according to item 13.
【請求項7】基板上に配置されたカソード電極と、 絶縁層を介して前記カソード電極上に積層されるゲート
電極と、 前記絶縁層と前記ゲート電極とを貫通し前記カソード電
極の一部領域を露出せしめる開口部と、 前記開口部内に設けられ、前記カソード電極と電気的に
接続された電子放出膜と、 を備えた電子放出素子において、 前記開口部に面して少なくとも前記絶縁層と前記ゲート
電極とで積層される側壁を有し、該側壁は、部分的に高
さの異なる領域を備えることを特徴とする電子放出素
子。
7. A cathode electrode disposed on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and a partial region of the cathode electrode passing through the insulating layer and the gate electrode. And an electron emission film provided in the opening and electrically connected to the cathode electrode, wherein at least the insulating layer and the insulating layer face the opening. An electron-emitting device comprising a side wall laminated with a gate electrode, wherein the side wall includes regions having partially different heights.
【請求項8】前記開口部は略スリット状であって、該略
スリット状の一方の長辺をなす側壁の高さと、他方の長
辺をなす側壁の高さとは異なっていることを特徴とする
請求項6または7に記載の電子放出素子。
8. An opening having a substantially slit shape, wherein the height of a side wall forming one long side of the substantially slit shape is different from the height of a side wall forming the other long side. The electron-emitting device according to claim 6, wherein:
【請求項9】前記開口部は略リング状に設けられ、該略
リング状の開口部の内径側に配置される側壁の高さが、
該略リング状の開口部の外径側に配置される側壁の高さ
より小さいことを特徴とする請求項6または7に記載の
電子放出素子。
9. The opening is provided in a substantially ring shape, and the height of a side wall disposed on the inner diameter side of the substantially ring shaped opening is:
The electron-emitting device according to claim 6, wherein the height is smaller than a height of a side wall arranged on an outer diameter side of the substantially ring-shaped opening.
【請求項10】前記略リング状の前記開口部内に設けら
れた前記電子放出膜から放出される電子であって、該電
子放出膜の周上において対向するそれぞれの位置から放
出される電子が、該開口部の略中央の上方に略一致して
到達するように該開口部の内径の長さを定めることを特
徴とする請求項9に記載の電子放出素子。
10. Electrons emitted from the electron-emitting film provided in the substantially ring-shaped opening, and emitted from respective opposing positions on the periphery of the electron-emitting film, 10. The electron-emitting device according to claim 9, wherein the length of the inner diameter of the opening is determined so as to substantially coincide with and reach above the center of the opening.
【請求項11】前記電子放出膜が、低仕事関数を有する
ダイヤモンド、ダイヤモンドライクカーボンであること
を特徴とする請求項1乃至10のいずれか1項に記載の
電子放出素子。
11. The electron-emitting device according to claim 1, wherein said electron-emitting film is made of diamond or diamond-like carbon having a low work function.
【請求項12】請求項1乃至11のいずれか1項に記載
の電子放出素子を複数個接続した電子源であって、前記
ゲート電極がゲート電極配線に接続され、前記カソード
電極がカソード配線に、マトリクス配線したことを特徴
とする電子源。
12. An electron source comprising a plurality of the electron-emitting devices according to claim 1, wherein the gate electrode is connected to a gate electrode wiring, and the cathode electrode is connected to a cathode wiring. An electron source characterized by being wired in a matrix.
【請求項13】請求項12に記載の電子源と、該電子源
から放出された電子によって画像を形成する画像形成部
材とを備えることを特徴とする画像形成装置。
13. An image forming apparatus, comprising: the electron source according to claim 12; and an image forming member that forms an image by using electrons emitted from the electron source.
【請求項14】前記画像成部材は、電子の衝突によって
発光する蛍光体であることを特徴とする請求項13に記
載の画像形成装置。
14. An image forming apparatus according to claim 13, wherein said image forming member is a phosphor which emits light by collision of electrons.
JP2000313440A 2000-10-13 2000-10-13 Electron-emitting element, electron source and image forming device Withdrawn JP2002124176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000313440A JP2002124176A (en) 2000-10-13 2000-10-13 Electron-emitting element, electron source and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000313440A JP2002124176A (en) 2000-10-13 2000-10-13 Electron-emitting element, electron source and image forming device

Publications (1)

Publication Number Publication Date
JP2002124176A true JP2002124176A (en) 2002-04-26

Family

ID=18792857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000313440A Withdrawn JP2002124176A (en) 2000-10-13 2000-10-13 Electron-emitting element, electron source and image forming device

Country Status (1)

Country Link
JP (1) JP2002124176A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166643A (en) * 2003-11-29 2005-06-23 Samsung Sdi Co Ltd Electron emission element and its manufacturing method
JP2007141759A (en) * 2005-11-22 2007-06-07 Nippon Hoso Kyokai <Nhk> Cold-cathode array, and cold-cathode display using this

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166643A (en) * 2003-11-29 2005-06-23 Samsung Sdi Co Ltd Electron emission element and its manufacturing method
JP2007141759A (en) * 2005-11-22 2007-06-07 Nippon Hoso Kyokai <Nhk> Cold-cathode array, and cold-cathode display using this

Similar Documents

Publication Publication Date Title
JP4741764B2 (en) Electron emitter
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
US6867537B2 (en) Image-forming apparatus having vent tube and getter
JP2003086082A (en) Electron emission element, electron source, and image forming device
JP2000311587A (en) Electron emitting device and image forming device
JP2001229809A (en) Electron emitter and image forming device
JP3689656B2 (en) Electron emitting device, electron source, and image forming apparatus
JP4810010B2 (en) Electron emitter
JP2003016907A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2002124176A (en) Electron-emitting element, electron source and image forming device
JP2003016919A (en) Electron emitting element, electron source, electron source assembly, and image forming device
JP2003092056A (en) Electron emitting element, electron source and image forming device
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3372732B2 (en) Image forming device
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JP2003016910A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2002184301A (en) Electron emitting element and its driving method, and electron source and image forming device
JP3408065B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0883579A (en) Image forming device and its manufacture
JP3397468B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP2002100279A (en) Electron emission element, driving method thereof, electron source, and image forming device
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP3313905B2 (en) Method of manufacturing image forming apparatus
JP2001297690A (en) Electron source and image-forming device
JP2003016915A (en) Electron source, electron source assembly, image forming device and manufacturing method of electron source

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108