JP2003016909A - Electron emitting element, electron source and image forming device - Google Patents

Electron emitting element, electron source and image forming device

Info

Publication number
JP2003016909A
JP2003016909A JP2001200128A JP2001200128A JP2003016909A JP 2003016909 A JP2003016909 A JP 2003016909A JP 2001200128 A JP2001200128 A JP 2001200128A JP 2001200128 A JP2001200128 A JP 2001200128A JP 2003016909 A JP2003016909 A JP 2003016909A
Authority
JP
Japan
Prior art keywords
electron
layer
insulating layer
conductive layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001200128A
Other languages
Japanese (ja)
Inventor
Takeshi Ichikawa
武史 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001200128A priority Critical patent/JP2003016909A/en
Publication of JP2003016909A publication Critical patent/JP2003016909A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a field emission type electron emitting element with a small electron beam diameter and a large electron emitting area capable of performing an efficient electron emission at a low voltage and being manufactured by an easy process, an electron source and an image forming device. SOLUTION: This electron emitting element comprises an insulating layer put between a first electrode layer and a second electrode layer and a minute opening (through-hole), and this element emits electrons by application of voltage between the electrodes. In this element, the lower opening area of the insulating layer is smaller than the upper opening area thereof, and a substantially flat area is present between the both. The upper opening area of the insulating layer is larger than the opening area of the second electrode layer. The electron emitting surface of an electron emitting material is arranged in a position lower than the flat area of the insulating film within the opening part of the insulating layer. According to such a structure, since the equipotential surface of the electron emitting element surface can be formed into a recessed shape, an efficient electron emission can be performed at a low voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、電
子源、及び画像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source, and an image forming apparatus.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FE型と称する)、金属/絶縁層/
金属型(以下、MIM型と称する)や、表面伝導型電子
放出素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known. The cold cathode electron source is a field emission type (hereinafter referred to as FE type), metal / insulating layer /
There are a metal type (hereinafter referred to as MIM type), a surface conduction electron-emitting device, and the like.

【0003】[0003]

【発明が解決しようとする課題】電子放出素子を画像形
成装置に応用するには、蛍光体を十分な輝度で発光させ
る放出電流が必要であり、低消費電力化のために駆動電
圧は小さいこと及び、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求される。そして製造し易いという事が重要で
ある。こういう観点から画像形成装置には主に冷陰極電
子源が開発されている。しかしながら,以下の点でまだ
課題があり,上記の要求に十分に満足できる画像形成装
置は作成できていない。
In order to apply the electron-emitting device to the image forming apparatus, an emission current for causing the phosphor to emit light with sufficient brightness is required, and the driving voltage is small to reduce power consumption. Also, in order to increase the definition of the display, it is required that the diameter of the electron beam with which the phosphor is irradiated is small. And it is important to be easy to manufacture. From such a viewpoint, a cold cathode electron source has been mainly developed for the image forming apparatus. However, there are still problems in the following points, and an image forming apparatus that can sufficiently satisfy the above requirements has not been created.

【0004】MIM型は、下部電極(カソード電極層)
と上部電極(ゲート電極層)の間に絶縁層を配置し、両
電極間に電圧を印加して電子を取り出す構造である。内
部電界方向と放出される電子の方向が一致し、かつ放出
面での電位分布に歪みがないために、小さい電子ビーム
径が実現できるが、絶縁層3と上部電極2で電子の散乱
が起こるために効率が悪いのが一般的であり,低消費電
力化にはあまり好ましくない。
The MIM type is a lower electrode (cathode electrode layer)
In this structure, an insulating layer is arranged between the upper electrode and the upper electrode (gate electrode layer), and a voltage is applied between both electrodes to extract electrons. Since the direction of the internal electric field coincides with the direction of emitted electrons and the potential distribution on the emission surface is not distorted, a small electron beam diameter can be realized, but electron scattering occurs at the insulating layer 3 and the upper electrode 2. Therefore, it is generally inefficient, which is not very desirable for low power consumption.

【0005】従来のFE型の例としてSpindt型の
電子放出素子を図16に示す。図16において、1は基
板、4はカソード電極層(低電位電極)、3は絶縁層、
2はゲート電極層(高電位電極)、5はマイクロチッ
プ、6は等電位面である。曲率rを有するマイクロチッ
プ5とゲート電極層2間にバイアスすると、マイクロチ
ップ5先端から電子が放出されアノードに向かう。放出
電子の量は、ゲート電極層2とマイクロチップ5先端の
距離d、ゲート電圧Vg及び放出部材料の仕事関数によ
り決定される。つまり、ゲート電極層2とマイクロチッ
プ5間距離dを制御よく作製する事が素子の性能を決定
する要素となる。
FIG. 16 shows a Spindt type electron-emitting device as an example of a conventional FE type. In FIG. 16, 1 is a substrate, 4 is a cathode electrode layer (low potential electrode), 3 is an insulating layer,
Reference numeral 2 is a gate electrode layer (high potential electrode), 5 is a microchip, and 6 is an equipotential surface. When a bias is applied between the microchip 5 having the curvature r and the gate electrode layer 2, electrons are emitted from the tip of the microchip 5 toward the anode. The amount of emitted electrons is determined by the distance d between the gate electrode layer 2 and the tip of the microchip 5, the gate voltage Vg, and the work function of the emitting material. That is, it is a factor that determines the performance of the device that the distance d between the gate electrode layer 2 and the microchip 5 is well controlled.

【0006】Spindt型の電子放出素子の一般的な
製造工程を図17に示す。この図に沿って製造工程を説
明すると、まず、ガラス等からなる基板1上に、Nb等
からなるカソード電極層4、SiO2等からなる絶縁層
3、Nb等からなるゲート電極層2をこの順に積層す
る。その後反応性イオンエッチング法により、ゲート電
極層2及び絶縁層3を貫通する円形の微細孔を形成する
(図17(a))。
FIG. 17 shows a general manufacturing process of a Spindt type electron-emitting device. The manufacturing process will be described with reference to this figure. First, a cathode electrode layer 4 made of Nb or the like, an insulating layer 3 made of SiO 2 or the like and a gate electrode layer 2 made of Nb or the like are formed on a substrate 1 made of glass or the like. Stack in order. After that, a circular fine hole penetrating the gate electrode layer 2 and the insulating layer 3 is formed by the reactive ion etching method (FIG. 17A).

【0007】その後、アルミニウム等からなる犠牲層7
をゲート電極層2上に斜方蒸着等により成膜する(図1
7(b))。
After that, the sacrificial layer 7 made of aluminum or the like is used.
Is formed on the gate electrode layer 2 by oblique vapor deposition or the like (see FIG. 1).
7 (b)).

【0008】このようにして形成した構造に、真空蒸着
法によりモリブデン等のマイクロチップ材料8を堆積す
る。ここで犠牲層上の堆積物が堆積の進行とともに微細
孔を塞いでいき、微細孔内にマイクロチップ5が円錐状
に形成される(図17(c))。
A microchip material 8 such as molybdenum is deposited on the structure thus formed by a vacuum vapor deposition method. Here, the deposit on the sacrificial layer blocks the fine holes as the deposition progresses, and the microchips 5 are formed in a conical shape in the fine holes (FIG. 17C).

【0009】最後に犠牲層7を溶解する事により、マイ
クロチップ材料8をリフトオフして、素子を完成させる
(図17(d))。
Finally, the sacrifice layer 7 is melted to lift off the microchip material 8 to complete the device (FIG. 17D).

【0010】しかし、このような製造方法では距離dを
再現よく制御する事が困難であり、素子ごとに放出電流
量のバラツキが生じる。また、リフトオフの際に生じた
金属片等がマイクロチップ5とゲート電極層2を短絡
し、駆動時にマイクロチップ5とゲート電極層2間に電
圧を印加すると短絡部で熱が発生し、短絡部及びその周
囲の破壊が起こる。このため有効な放出領域が減少して
しまう。上記のような素子ごとによるバラツキは例えば
画像形成装置として応用した場合に、輝度ムラを引き起
こし、非常に目障りな物となる。
However, in such a manufacturing method, it is difficult to control the distance d with good reproducibility, and the amount of emission current varies from device to device. Further, a metal piece or the like generated during lift-off short-circuits the microchip 5 and the gate electrode layer 2, and when a voltage is applied between the microchip 5 and the gate electrode layer 2 during driving, heat is generated at the short-circuited portion, and the short-circuited portion is generated. And destruction of the surrounding area occurs. This reduces the effective emission area. The variation due to each element as described above causes unevenness in brightness when applied as an image forming apparatus, for example, and is very annoying.

【0011】さらに、この例では、1放出点から電子が
放出されるために、蛍光体を発光させるために放出電流
密度を大きくすると、電子放出部の熱的な破壊を誘起
し、FE素子の寿命を制限することになる。また、真空
中に存在するイオンがマイクロチップ先端を集中的にス
パッタし素子の寿命を縮める事もある。
Further, in this example, since electrons are emitted from one emission point, if the emission current density is increased in order to cause the phosphor to emit light, thermal destruction of the electron emission portion is induced and the FE element It will limit the lifespan. In addition, the ions existing in a vacuum may sputter the tip of the microchip intensively to shorten the life of the device.

【0012】なお、真空中に放出された電子は等電位面
と直行して進行するが、図16のような構成では、等電
位面6はマイクロチップ5に沿って孔内に形成される事
になる。このためマイクロチップ5先端から放出された
電子は広がる傾向がある。放出された電子の一部はゲー
ト電極層2に吸収され、アノードに到達する電子量が減
少する。ゲート電極層2に吸収される電子量は、距離d
を小さくすると増大する傾向にある。
Although the electrons emitted into the vacuum proceed directly to the equipotential surface, the equipotential surface 6 is formed in the hole along the microchip 5 in the structure shown in FIG. become. Therefore, the electrons emitted from the tip of the microchip 5 tend to spread. A part of the emitted electrons is absorbed by the gate electrode layer 2 and the amount of electrons reaching the anode is reduced. The amount of electrons absorbed in the gate electrode layer 2 is the distance d
It tends to increase with decreasing.

【0013】このようなFE素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。
In order to overcome such drawbacks of the FE element, various examples have been proposed as individual solutions.

【0014】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極9を配置した例がある。図18
は収束電極付きFE型素子の構成図である。この例では
放出された電子ビームを収束電極9の負電位により絞っ
ているが、この例では上記のような製造工程よりもさら
に複雑な工程が必要となり、製造コストの増大を招く。
As an example of preventing the spread of the electron beam, there is an example in which the focusing electrode 9 is arranged above the electron emitting portion. FIG.
FIG. 4 is a configuration diagram of an FE type element with a focusing electrode. In this example, the emitted electron beam is focused by the negative potential of the converging electrode 9, but in this example, a more complicated process than the above-described manufacturing process is required, resulting in an increase in manufacturing cost.

【0015】収束電極を配置せずに電子ビーム径を小さ
くする例としては、Spindt型のようなマイクロチ
ップを形成しない方法がある。たとえば、特開平8−0
96703号公報、特開平8−096704号公報、特
開平8−264109号公報に記載されたものがある。
As an example of reducing the electron beam diameter without disposing the converging electrode, there is a method of forming no microchip such as the Spindt type. For example, JP-A-8-0
There are those described in JP-A 96703, JP-A-8-096704, and JP-A 8-264109.

【0016】これは孔内に配置した薄膜から電子放出を
行なわせるため、電子放出面上に平坦な等電位面が形成
され電子ビームの広がりが小さくなるという利点があ
る。
This has the advantage that a flat equipotential surface is formed on the electron emission surface and the spread of the electron beam is reduced because electrons are emitted from the thin film arranged in the hole.

【0017】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。
Further, by using a constituent material having a low work function as an electron emitting substance, electrons can be emitted without forming a microchip, and a low driving voltage can be achieved. There is also an advantage that the manufacturing method is relatively simple.

【0018】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。しかし、これらの例では孔周辺には、孔深さと
ゲート電極層間距離に相関した電位分布が形成され、こ
のためスピント型程ではないが、やはり放出された電子
は広がる傾向にあり、放出された電子の一部はゲート電
極層に吸収もしくは散乱されるという問題は解決されて
いない。
Further, since the electron emission is performed on the surface,
The electric field is not concentrated, the chip is not broken, and the life is long. However, in these examples, a potential distribution that is correlated with the hole depth and the distance between the gate electrode layers is formed around the hole. Therefore, although not as in the Spindt type, the emitted electrons also tend to spread and the emitted electrons are emitted. The problem that some of the electrons are absorbed or scattered by the gate electrode layer has not been solved.

【0019】電子放出効率を向上させる例としては特開
平8−115654号公報記載のものがあり、絶縁層の
面よりも深い位置に電子放出材料を形成しているが、こ
の方法では駆動電圧がかかりにくくなり駆動電圧が上昇
するという課題や、作成方法が難しいという課題があ
る。
An example of improving the electron emission efficiency is described in Japanese Patent Laid-Open No. 8-115654, in which the electron emitting material is formed at a position deeper than the surface of the insulating layer. There are problems that it is difficult to apply and drive voltage rises, and that the manufacturing method is difficult.

【0020】さらには、特開2000−156147公
報記載では、開口部を上電極ゲート、絶縁層、下電極
(電子放出層)として、それらの開口面積が底面に向か
って連続的、または不連続的に減少させ、ビーム収束を
行うという提案があるが、高精細化してくるとさらにビ
ーム収束を行う必要性が出る。
Further, in JP-A-2000-156147, the opening is used as an upper electrode gate, an insulating layer, and a lower electrode (electron emission layer), and the area of the opening is continuous or discontinuous toward the bottom surface. Although there is a proposal to reduce the beam to converge the beam, it becomes necessary to converge the beam as the resolution becomes higher.

【0021】また、米国特許第6204597号公報に
おいては、絶縁層を2層にして下側の絶縁層の誘電率を
上側の絶縁層の誘電率よりも大きくして,ビーム収束を
行う提案がなされている。
Further, in US Pat. No. 6,204,597, it is proposed that the number of insulating layers is two and the dielectric constant of the lower insulating layer is made larger than that of the upper insulating layer to perform beam focusing. ing.

【0022】電子放出素子を画像形成装置として応用し
た例を図20に示す。ゲート電極層2のラインとカソー
ド電極層4のラインがマトリクス状に配列され、両ライ
ンの交差部に電子放出素子14が配置され、情報信号に
応じて、選択された交差部にある電子放出素子14から
電子が放出され、アノード12の電圧により加速されて
蛍光体13に入射する。いわゆる3極デバイスである。
FIG. 20 shows an example in which the electron-emitting device is applied as an image forming apparatus. The lines of the gate electrode layer 2 and the lines of the cathode electrode layer 4 are arranged in a matrix, and the electron-emitting devices 14 are arranged at the intersections of both lines, and the electron-emitting devices at the intersections selected according to the information signal. Electrons are emitted from 14, are accelerated by the voltage of the anode 12, and enter the phosphor 13. This is a so-called tripolar device.

【0023】以上のようなディスプレイ等の画像形成装
置への応用を電界放出型電子放出素子で考えた場合に
は、(1)電子ビーム径が小さい、(2)電子放出面積
が大きい、(3)低電圧で高効率な電子放出が可能、
(4)製造プロセスが容易である事、が必要であるが、
従来の電子放出素子ではこれらを同時に満たす事は困難
であった。
When the application to the image forming apparatus such as the display as described above is considered by the field emission type electron emitting device, (1) the electron beam diameter is small, (2) the electron emitting area is large, and (3) ) Efficient electron emission at low voltage is possible,
(4) It is necessary that the manufacturing process be easy,
It is difficult for the conventional electron-emitting device to satisfy these at the same time.

【0024】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径が小さく、電子放出面積が大きく、低電圧で高
効率な電子放出が可能で、製造プロセスが容易な電界放
出型の電子放出素子、電子源、及び画像形成装置を提供
することにある。
The present invention has been made in order to solve the above-mentioned problems of the prior art. The object of the present invention is to provide a small electron beam diameter, a large electron emission area, and a high efficiency electron emission at a low voltage. An object of the present invention is to provide a field emission type electron-emitting device, an electron source, and an image forming apparatus which are capable of and easy to manufacture.

【0025】[0025]

【課題を解決するための手段】上記目的を達成するため
に本発明では、以下の構成を採用する。
In order to achieve the above object, the present invention adopts the following configurations.

【0026】絶縁性の基板上に形成された第1の導電層
と、該第1の導電層上に積層形成された絶縁層と、該絶
縁層上に積層形成された第2の導電層と、該第1の導電
層上に前記絶縁層から前記第2の導電層に亘り貫通形成
された貫通孔と、電子放出材料を含んで、且つ、該貫通
孔内における前記第1の導電層上に積層形成された電子
放出層と、を備え、前記第1の導電層と前記第2の導電
層との間に電圧が印加されることで、前記電子放出層か
ら電子を放出する電子放出素子であって、前記貫通孔
は、前記絶縁層を貫通する部分において前記第1の導電
層側に向かって開孔する開孔端の孔面積が、前記第2の
導電層側に向かって開口する開孔端の孔面積よりも小さ
く形成され、且つ、両開孔端の中間に孔面積が不連続に
変化する部位を有し、前記絶縁層の前記第1の導電層側
に向かって開孔する開孔端の孔面積と前記第2の導電層
の開口面積がほぼ等しいことを特徴とする。
A first conductive layer formed on an insulating substrate, an insulating layer laminated on the first conductive layer, and a second conductive layer laminated on the insulating layer. A through hole formed on the first conductive layer from the insulating layer to the second conductive layer, and an electron emitting material, and on the first conductive layer in the through hole. And an electron-emitting layer formed on the second conductive layer, the electron-emitting device emitting electrons from the electron-emitting layer by applying a voltage between the first conductive layer and the second conductive layer. The hole area of the through hole, which is opened toward the first conductive layer side in the portion penetrating the insulating layer, is open toward the second conductive layer side. It is formed smaller than the hole area at the open end, and has a part in the middle of both open ends where the hole area changes discontinuously. The opening area of the first toward the conductive layer side with the open area of apertures end in opening the second conductive layer of the insulating layer is equal to or substantially equal.

【0027】なお、前記貫通孔は、前記絶縁層を貫通す
る部分において前記第1の導電層側に向かって開孔する
開孔端の孔面積が、前記第2の導電層側に向かって開口
する開孔端の孔面積よりも小さく形成され、且つ、両開
孔端の中間に孔面積が不連続に変化する部位を有する構
成としては、例えば、当該絶縁層の上部の開口(孔)面
積よりも下部の開口(孔)面積を小さく形成し、且つ、
その間におおよそ平坦な領域を存在せしめるようにすれ
ばよい。
The through hole has a hole area at the end of the opening that opens toward the first conductive layer in the portion that penetrates through the insulating layer and opens toward the second conductive layer. The opening area of the upper part of the insulating layer is, for example, a structure in which the hole area is formed smaller than the hole area of the open hole end and the hole area changes discontinuously in the middle of both open hole ends. Smaller opening (hole) area than the lower part, and
An approximately flat area may be allowed to exist between them.

【0028】このように絶縁層を不連続に形成すること
で、誘電率の不連続な状態が電子放出素子の周囲に形成
でき、下層の第1の導電層と上層の第2の導電層との間
に歪みが少なく凹型の電位分布が形成されるようにな
る。このため、真空中に放出された電子はそのままアノ
ードに向かい、電子ビームの広がりが小さくなり、必然
的に電子ビーム径が小さくなる。また、前記絶縁層の前
記第1の導電層側に向かって開孔する開孔端の孔面積と
前記第2の導電層の開口面積がほぼ等しくすることで、
縦方向に所望の電位分布が形成され第1の電極層と上層
の第2の電極層で決まる駆動電圧も低減することが容易
となり、低電圧駆動が可能となる。さらに、放出された
電子は凹型の電位分布に沿って進むため,周囲の壁に散
乱することなく、電子ビームの広がりを設計どおりに抑
制することができるようになる。
By forming the insulating layer discontinuously in this way, a discontinuous dielectric constant can be formed around the electron-emitting device, and the lower first conductive layer and the upper second conductive layer can be formed. During this period, there is little distortion and a concave potential distribution is formed. For this reason, the electrons emitted into the vacuum directly go to the anode, the spread of the electron beam becomes small, and the electron beam diameter inevitably becomes small. Further, by making the hole area of the opening end of the insulating layer that opens toward the first conductive layer side and the opening area of the second conductive layer substantially equal,
A desired potential distribution is formed in the vertical direction, and the driving voltage determined by the first electrode layer and the upper second electrode layer can be easily reduced, and low voltage driving can be performed. Furthermore, since the emitted electrons travel along the concave potential distribution, the spread of the electron beam can be suppressed as designed without being scattered by the surrounding walls.

【0029】さらに、アノードに向かう電子の軌道を妨
げる障害物および、障害となるような電位が存在してい
ないのために、放出電子のほぼ全てが電子放出電流とな
る。
Further, almost all of the emitted electrons become electron emission currents because there is no obstacle that obstructs the trajectory of electrons toward the anode and no potential that obstructs them.

【0030】従って、高効率な電子放出が可能となる。Therefore, highly efficient electron emission is possible.

【0031】さらに、上記のように概ね所定部材の積層
を繰り返すのみによる単純な構成によって上記作用を得
ることができ、製造プロセスが容易化や製造コストの低
減も図られるようになる。
Further, the above-described action can be obtained with a simple structure in which the predetermined members are simply laminated as described above, and the manufacturing process can be facilitated and the manufacturing cost can be reduced.

【0032】このため、電子放出面積の大きなディスプ
レイ等の画像形成装置への応用も可能となる。
Therefore, it can be applied to an image forming apparatus such as a display having a large electron emission area.

【0033】また、前記貫通孔は、前記絶縁層を貫通す
る部分において前記第2の導電層側に向かって開口する
開孔端の孔面積が、前記第2の導電層を貫通する部分の
孔面積よりも大きく形成されているのが好ましい。
Further, in the through hole, the hole area of the opening end that opens toward the second conductive layer in the portion that penetrates the insulating layer is the hole of the portion that penetrates the second conductive layer. It is preferably formed larger than the area.

【0034】また、前記貫通孔内に臨んで電子を放出す
る前記電子放出層の面は、前記絶縁層を貫通する部分で
あって、且つ、前記孔面積が不連続に変化する部位(若
しくは前記平坦な領域)よりも前記第1の導電層側に存
在するのが好ましい。
The surface of the electron emission layer that faces the inside of the through hole and emits electrons is a portion that penetrates the insulating layer, and a portion where the hole area changes discontinuously (or It is preferably present on the first conductive layer side rather than a flat region).

【0035】このような構成によれば、S電子ビームの
収束効果が更に高まり、しかも電子放出面積の拡大や、
真空中に存在するイオン衝撃に対する耐久性の向上を図
ることができるようになる。
According to this structure, the effect of converging the S electron beam is further enhanced, and the electron emission area is increased,
It is possible to improve the durability against ion bombardment existing in a vacuum.

【0036】また、前記絶縁層は、複数の絶縁性材料が
積層されてなるのが好ましい。
The insulating layer is preferably formed by laminating a plurality of insulating materials.

【0037】さらに、これら複数の絶縁性材料は、個々
に異なるプロセスで形成されるものであるのが好まし
い。
Further, it is preferable that the plurality of insulating materials are formed by different processes.

【0038】また、前記絶縁層をなす複数の絶縁性材料
のうち前記第1の導電層側に最も近接する層をなす絶縁
性材料は、シリコン窒化物を含むのが好ましい。
The insulating material forming the layer closest to the first conductive layer side among the plurality of insulating materials forming the insulating layer preferably contains silicon nitride.

【0039】ここで、前記貫通孔の孔面は、略円形や矩
形であってもよい。
Here, the hole surface of the through hole may be substantially circular or rectangular.

【0040】また、前記貫通孔の孔面は、ライン形状を
なしていてもよい。
The hole surface of the through hole may have a line shape.

【0041】また、他の発明は、電子を放出する機能を
有する電子源が、上記各構成を備えた電子放出素子を複
数個配して形成されたものであることを特徴とする。
Another aspect of the present invention is characterized in that an electron source having a function of emitting electrons is formed by arranging a plurality of electron-emitting devices having the above-mentioned configurations.

【0042】また、前記複数の電子放出素子は、マトリ
クス配線されてなるのが好ましい。
Further, it is preferable that the plurality of electron-emitting devices are arranged in matrix.

【0043】また、他の発明は、画像形成を行う機能を
有する画像形成装置が、上記構成を備えた電子源と、該
電子源から放出された電子によって画像を形成する画像
形成部材とを備えることを特徴とする。
According to another aspect of the invention, an image forming apparatus having a function of forming an image includes an electron source having the above structure, and an image forming member for forming an image by the electrons emitted from the electron source. It is characterized by

【0044】また、前記画像形成部材は、電子の衝突に
よって発光する蛍光体であるのが好ましい。
Further, it is preferable that the image forming member is a phosphor that emits light by collision of electrons.

【0045】このような構成によれば、電界放出型電子
放出素子を応用した電子源や画像形成装置は高性能化が
図られるようになる。
With this structure, the electron source and the image forming apparatus to which the field emission type electron-emitting device is applied can be improved in performance.

【0046】[0046]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be illustratively described in detail below with reference to the drawings. However, the dimensions of the components described in this embodiment,
Unless otherwise specified, the material, the shape, the relative arrangement, and the like are not intended to limit the scope of the present invention thereto.

【0047】図1は本発明の最も基本的な構成の電子放
出素子を示す断面的模式図であり、図2の平面図におけ
るA−A’線での断面図である。また、図3はこの素子
を駆動させた時の様子を示す等電位線を含む模式図であ
る。
FIG. 1 is a schematic sectional view showing an electron-emitting device having the most basic structure of the present invention, which is a sectional view taken along the line AA 'in the plan view of FIG. Further, FIG. 3 is a schematic diagram including equipotential lines showing a state when this element is driven.

【0048】図1及び図2において、1は基板、42は
第2の電極層、43は第1の絶縁層、44は第1の電極
層、45は第2の絶縁層である。17は電子放出層であ
る。ここで、第2の電極層42は電子が放出されない層
であり、第1の電極層44とは異なる導電材料を示す
が、同じ材料であっても問題はない。また第1の絶縁層
と第2の絶縁層も異なる材料で示しているが同じ材料で
あっても問題はない。
In FIGS. 1 and 2, 1 is a substrate, 42 is a second electrode layer, 43 is a first insulating layer, 44 is a first electrode layer, and 45 is a second insulating layer. Reference numeral 17 is an electron emission layer. Here, the second electrode layer 42 is a layer from which electrons are not emitted and shows a conductive material different from that of the first electrode layer 44, but the same material does not pose any problem. Although the first insulating layer and the second insulating layer are made of different materials, there is no problem even if they are made of the same material.

【0049】また、W1は第1の電極層の幅でありW2
は第2の電極層の幅、W3は孔の径である。D1は第2
の電極層の厚さ、D2は絶縁層43の厚さ、D3はアノ
ード12と低電位電極の間の距離,D4は第1の電極層
の厚さ、D5は電子放出材料17の厚さ、D6は第2の
絶縁層の厚さである。
W1 is the width of the first electrode layer and W2 is
Is the width of the second electrode layer, and W3 is the diameter of the hole. D1 is the second
Of the electrode layer, D2 is the thickness of the insulating layer 43, D3 is the distance between the anode 12 and the low potential electrode, D4 is the thickness of the first electrode layer, D5 is the thickness of the electron emission material 17, D6 is the thickness of the second insulating layer.

【0050】図3においてVgは、第2の電極層と第1
の電極層(電子放出層17も含む)の間に印加される電
圧、Vaは第1の電極層とアノード12間に印加されて
いる電圧、Ieは電子放出電流である。EhはVgによ
り形成される電界である。6は等電位面である。
In FIG. 3, Vg is the second electrode layer and the first electrode layer.
Is a voltage applied between the electrode layers (including the electron emission layer 17), Va is a voltage applied between the first electrode layer and the anode 12, and Ie is an electron emission current. Eh is an electric field formed by Vg. 6 is an equipotential surface.

【0051】素子を駆動させるためにVg,Vaを印加
すると、電界Ehが形成され、Vg,D2、D5,D6
やW3、形状,絶縁層の誘電率等により孔内部の等電位
面6の形状が定められる。孔の外では主にD3とVaに
よりほぼ平行な等電位面となる本発明の形状によると,
図3に示すように等電位面が電子放出素子表面で凹型に
形成される。これは,主に、第2の絶縁膜とその上部の
真空層の境界の不連続性による効果であり,孔の外側で
平行な等電位面が,第1及び2の絶縁層及び電子放出素
子形状により,等電位面が持ち上がり等電位面が形成さ
れる。ここで、第2の絶縁層(誘電率1以上)から真空
(誘電率1)に出る境界で等電位面は下側に押さえつけ
られるために、その部分で等電位面は下に曲がり,結果
として電子放出素子表面では等電位面は凹型にくびれた
形となる。
When Vg and Va are applied to drive the element, an electric field Eh is formed and Vg, D2, D5 and D6 are applied.
The shape of the equipotential surface 6 inside the hole is determined by W3, W3, shape, dielectric constant of the insulating layer, and the like. According to the shape of the present invention, which is an equipotential surface substantially parallel to D3 and Va outside the hole,
As shown in FIG. 3, the equipotential surface is formed in a concave shape on the surface of the electron-emitting device. This is mainly due to the discontinuity of the boundary between the second insulating film and the vacuum layer above the second insulating film, and the equipotential surfaces parallel to each other outside the hole have the first and second insulating layers and the electron-emitting device. Depending on the shape, the equipotential surface is lifted and an equipotential surface is formed. Here, since the equipotential surface is pressed downward at the boundary where the second insulating layer (dielectric constant of 1 or more) enters the vacuum (dielectric constant 1), the equipotential surface bends downward at that portion, and as a result, On the surface of the electron-emitting device, the equipotential surface has a concave shape.

【0052】図4に本発明の素子から放出された電子の
軌道を孔の中においてSimulationした結果を
示す。特開平08−96704の従来例での軌道を比較
の意味で図4(b)に示す。(b)では等電位面は上に
凸の形になっており,真空に放出された電子は外側に軌
道を取り、電子放出素子の周囲から放出した電子は第2
の絶縁膜もしくは第2の電極層に衝突散乱し、電子の軌
道は大きく広がる。さらに,散乱されない電子において
も外側に軌道が広がるため,ビーム径は大きくなる。そ
れに対し,本実施形態の(a)においては,凹型の等電
位面により,電子放出素子周囲から放出された場合でも
第1及び第2の絶縁膜及び第2の電極層に衝突,散乱す
ることなく孔の外に出ることができる。孔から出ると、
あとはY方向がVaにより加速され蛍光板に衝突する。
ビーム広がりに影響するX方向は孔から出たときのX方
向の初速度Vxの等速度運動で近似できる。ビーム径を
小さくするのは,散乱成分をなくすこと,及びVxを小
さくすることが重要で、本発明の実施形態では無散乱、
低Vxが実現できる。その他ビームサイズは電界Ehの
増加、Vaの低下に伴い広がる傾向にあり、これらのパ
ラメータは、電子放出素子の使用用途に好適な値を選択
する設計事項となる。
FIG. 4 shows the result of simulation of the orbits of electrons emitted from the device of the present invention in the holes. FIG. 4B shows the trajectory in the conventional example of Japanese Patent Laid-Open No. 08-96704 for comparison. In (b), the equipotential surface has a convex shape, the electrons emitted into the vacuum take an outer orbit, and the electrons emitted from the periphery of the electron-emitting device are the second electrons.
Collisions and scattering with the insulating film or the second electrode layer of, and the orbit of the electron spreads greatly. In addition, the orbits of the unscattered electrons spread outward, so the beam diameter increases. On the other hand, in (a) of the present embodiment, the concave equipotential surface causes the first and second insulating films and the second electrode layer to collide and scatter even when emitted from around the electron-emitting device. Can go out of the hole without. When coming out of the hole,
After that, the Y direction is accelerated by Va and collides with the fluorescent plate.
The X direction that affects the beam spread can be approximated by a uniform velocity motion of the initial velocity Vx in the X direction when the beam exits the hole. In order to reduce the beam diameter, it is important to eliminate scattered components and to reduce Vx. In the embodiment of the present invention, no scattering occurs.
Low Vx can be realized. The beam size tends to expand as the electric field Eh increases and Va decreases, and these parameters are design items for selecting values suitable for the intended use of the electron-emitting device.

【0053】本発明の素子では、上記説明したように無
散乱で電子を取り出すことが可能でこのため、放出電子
のほぼ全てがIeとなり、低電圧でも非常に効率が良
い。またここでは等電位面が凹型になる例で示したが、
凸型でもそれが小さければ効果はある。
In the device of the present invention, as described above, electrons can be taken out without scattering, so that almost all the emitted electrons are Ie, and the efficiency is very good even at low voltage. Also, here, an example in which the equipotential surface is concave is shown.
Even if it is convex, it is effective if it is small.

【0054】また、本発明の素子上の電子放出面積は電
子放出層17表面全体であり、電子放出面積が広いため
に真空中に存在するイオン衝撃に対して耐久性が良い。
Further, the electron emission area on the device of the present invention is the entire surface of the electron emission layer 17, and since the electron emission area is large, the electron emission layer 17 has good durability against ion bombardment existing in a vacuum.

【0055】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まり良く製造できる。(製造方法は後述す
る)。またここでは、第2の電極層の開口(孔)面積よ
りも上層の絶縁層の開口(孔)面積が小さい例で示して
いるが、両開口面積が同じであっても効果はある。また
放出材料の膜表面の高さが第1の絶縁層の高さ、即ち、
絶縁層の平坦な部分より低い例で示したが同じであって
も構わない。これらの設計事項には特に限定されない。
ただし、放出材料の膜表面の高さが絶縁層の平坦な部分
より高くなると効果は少なくなる。
Furthermore, the device of the present invention has a very simple structure in which lamination is repeated, the manufacturing process is easy, and the device can be manufactured with a high yield. (The manufacturing method will be described later). Also, here, an example is shown in which the opening (hole) area of the upper insulating layer is smaller than the opening (hole) area of the second electrode layer, but the same effect is obtained even if both opening areas are the same. Further, the height of the film surface of the emitting material is the height of the first insulating layer, that is,
The example shown is lower than the flat portion of the insulating layer, but the same may be used. These design items are not particularly limited.
However, when the height of the film surface of the emitting material is higher than that of the flat portion of the insulating layer, the effect is reduced.

【0056】以上説明した本発明の電子放出素子につい
て、更に詳細に説明する。
The electron-emitting device of the present invention described above will be described in more detail.

【0057】図5を参照して、本発明の実施の形態に係
る電子放出素子の製造方法の一例を説明する。この製造
方法に限定されないことは言うまでも無い。特に、構造
の違いによる堆積順序,エッチング方法に関しては実施
例においても別途説明する。
An example of a method of manufacturing the electron-emitting device according to the embodiment of the present invention will be described with reference to FIG. It goes without saying that the manufacturing method is not limited to this. In particular, the deposition order and etching method due to the difference in structure will be separately described in the embodiments.

【0058】まず予め、その表面を十分に洗浄した、石
英ガラス、Na等の不純物含有量を減少させたガラス、
青板ガラス、シリコン基板等にスパッタ法等によりSi
2を積層した積層体、アルミナ等セラミックスの絶縁
性基板のうち、いずれか一つを基板1として用い、基板
1上に第1の電極層44を積層する。
First, the surface of which is thoroughly washed in advance, quartz glass, glass in which the content of impurities such as Na is reduced,
Si on blue plate glass, silicon substrate, etc. by sputtering
Any one of a laminated body in which O 2 is laminated and an insulating substrate made of ceramics such as alumina is used as the substrate 1, and the first electrode layer 44 is laminated on the substrate 1.

【0059】第1の電極層44は一般的に導電性を有し
ており、蒸着法、スパッタ法等の一般的真空成膜技術に
より形成される。第1の電極層44の材料は、例えば、
Be,Mg,Ti,Zr,Hf,V,Nb,Ta,M
o,W,Al,Cu,Ni,Cr,Au,Pt,Pd等
の金属または合金材料、TiC,ZrC,HfC,Ta
C,SiC,WC等の炭化物、HfB,ZrB,L
aB,CeB,YB ,GdB等の硼化物、Ti
N,ZrN,HfN等の窒化物、Si,Ge等の半導
体、有機高分子材料、アモルファスカーボン、グラファ
イト、ダイヤモンドライクカーボン、ダイヤモンドを分
散した炭素及び炭素化合物等から適宜選択される。第1
の電極層44の厚さとしては、数十nmから数mmの範
囲で設定され、好ましくは数百nmから数μmの範囲で
選択される。第1の電極層として、導電性のある放出材
料を使用しても構わない。
The first electrode layer 44 is generally conductive.
Are available for general vacuum film forming techniques such as vapor deposition and sputtering.
Formed by. The material of the first electrode layer 44 is, for example,
Be, Mg, Ti, Zr, Hf, V, Nb, Ta, M
o, W, Al, Cu, Ni, Cr, Au, Pt, Pd, etc.
Metal or alloy material, TiC, ZrC, HfC, Ta
Carbides such as C, SiC, WC, HfBTwo, ZrBTwo, L
aB6, CeB6, YB Four, GdBFourBoride, etc., Ti
N, ZrN, HfN and other nitrides, Si, Ge and other semiconductors
Body, organic polymer material, amorphous carbon, grapher
Ito, diamond-like carbon and diamond
It is appropriately selected from dispersed carbon and carbon compounds. First
The thickness of the electrode layer 44 is in the range of several tens nm to several mm.
Is set within the range of, preferably in the range of several hundred nm to several μm.
To be selected. Conductive emitting material as the first electrode layer
You may use the fee.

【0060】ついで図5(a)に示すように第1の電極
層44に続いて第1の電極層44上に電子放出素子17
を堆積する。電子放出層17は蒸着法、スパッタ法、C
VD法等の一般的真空成膜技術、フォトリソグラフィー
技術により形成される。電子放出層17の材料は、例え
ば、アモルファスカーボン、グラファイト、ダイヤモン
ドライクカーボン、ダイヤモンドを分散した炭素及び炭
素化合物等から適宜選択される。好ましくは仕事関数の
低いダイヤモンド薄膜、ダイヤモンドライクカーボン等
が良い。電子放出層17の膜厚としては、数nmから数
百nmの範囲で設定され、好ましくは数nmから数十n
mの範囲で選択される。第1の電極層と積層した後まと
めてフォトリソグラフィー、エッチング工程を行っても
よい(図5(b))。また、ここで電子放出層17を堆
積せずに、孔を形成した後に第1の電極層上に、電子放
出層17として、ダイヤモンド薄膜、またはダイヤモン
ドライクカーボン等を選択的に堆積する場合もある。つ
いで、第2の絶縁層45及び第1の絶縁層43を堆積す
る。絶縁層43、45は、スパッタ法等の一般的な真空
成膜法、CVD法、真空蒸着法等で形成され、その厚さ
としては、数nmから数μmの範囲で設定され、好まし
くは数十nmから数百nmの範囲から選択される。望ま
しい材料としてはSiO2,SiN,Al23,Ca
F,アンドープダイヤモンドなどの高電界に絶えられる
耐圧の高い材料が望ましい。
Then, as shown in FIG. 5A, the electron-emitting device 17 is formed on the first electrode layer 44 and then on the first electrode layer 44.
Deposit. The electron emission layer 17 is formed by vapor deposition, sputtering, C
It is formed by a general vacuum film forming technique such as a VD method or a photolithography technique. The material of the electron emission layer 17 is appropriately selected from, for example, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and carbon compounds. A diamond thin film having a low work function, diamond-like carbon, etc. are preferable. The thickness of the electron emission layer 17 is set in the range of several nm to several hundred nm, preferably several nm to several tens n.
It is selected in the range of m. After laminating with the first electrode layer, photolithography and etching steps may be collectively performed (FIG. 5B). In some cases, the electron emission layer 17 is not deposited here, and after forming the holes, a diamond thin film, diamond-like carbon, or the like is selectively deposited as the electron emission layer 17 on the first electrode layer. . Then, the second insulating layer 45 and the first insulating layer 43 are deposited. The insulating layers 43 and 45 are formed by a general vacuum film forming method such as a sputtering method, a CVD method, a vacuum vapor deposition method, or the like, and the thickness thereof is set in the range of several nm to several μm, preferably several It is selected from the range of 10 nm to several hundred nm. Preferred materials include SiO 2 , SiN, Al 2 O 3 , Ca
A material having a high breakdown voltage that can withstand a high electric field, such as F or undoped diamond, is desirable.

【0061】更に、絶縁層43に続き第2の電極層42
を堆積する。第2の電極層42は、第1の電極層44と
同様に導電性を有しており、蒸着法、スパッタ法等の一
般的真空成膜技術等により形成される。第2の電極層2
の材料は、例えば、Be,Mg,Ti,Zr,Hf,
V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,
Au,Pt,Pd等の金属または合金材料、TiC,Z
rC,HfC,TaC,SiC,WC等の炭化物、Hf
2,ZrB2,LaB6,CeB6,YB4,GdB4等の
硼化物、TiN,ZrN,HfN等の窒化物、Si,G
e等の半導体、有機高分子材料等から適宜選択される。
第2の電極層2の厚さとしては、数nmから数μmの範
囲で設定され、好ましくは数nmから数百nmの範囲で
選択される。
Further, following the insulating layer 43, the second electrode layer 42
Deposit. The second electrode layer 42 has conductivity like the first electrode layer 44, and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method. Second electrode layer 2
The material is, for example, Be, Mg, Ti, Zr, Hf,
V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr,
Metal or alloy material such as Au, Pt, Pd, TiC, Z
Carbides such as rC, HfC, TaC, SiC, WC, Hf
Borides such as B 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 and GdB 4 , nitrides such as TiN, ZrN and HfN, Si and G
It is appropriately selected from semiconductors such as e and organic polymer materials.
The thickness of the second electrode layer 2 is set in the range of several nm to several μm, and is preferably selected in the range of several nm to several hundred nm.

【0062】なお、電極42,44は、同一材料でも異
種材料でも良く、また、同一形成方法でも異種方法でも
良い。
The electrodes 42 and 44 may be made of the same material or different materials, and may be formed by the same method or different methods.

【0063】次に、図5(c)に示すように、フォトリ
ソグラフィー技術により孔パターン16を形成する。
Next, as shown in FIG. 5C, the hole pattern 16 is formed by the photolithography technique.

【0064】そして、図5(d)に示すように、第1の
絶縁層を例えばウエットエッチングで選択的に一部分除
去し素子が完成する。第1の絶縁層をSiO2、第2の
絶縁層をSiNで形成した例では例えばバッファードフ
ッ酸等が使用される。材料の組み合わせで適宜選択す
る、エッチング工程は平滑かつ垂直なエッチング面が望
ましく、それぞれの各層43,44,45及び17の材
料に応じて、エッチング方法を選択すれば良い。上述し
たが、最後に、第1の電極層44上に電子放出層17を
選択堆積する場合もある。特に限定されないのは言うま
でもない。
Then, as shown in FIG. 5D, the first insulating layer is selectively partially removed by, for example, wet etching to complete the device. In the example in which the first insulating layer is made of SiO 2 and the second insulating layer is made of SiN, for example, buffered hydrofluoric acid or the like is used. The etching process, which is appropriately selected depending on the combination of materials, is preferably a smooth and vertical etching surface. The etching method may be selected according to the material of each of the layers 43, 44, 45 and 17. As described above, finally, the electron emission layer 17 may be selectively deposited on the first electrode layer 44. It goes without saying that there is no particular limitation.

【0065】第1の電極層(電子放出層17も含む)の
幅W1は、素子を構成する材料や抵抗値、電子放出材料
の仕事関数と駆動電圧、必要とする電子放出ビームの形
状により適宜設定される。通常、W1は数百nmから数
百μmの範囲から選択される。第2の電極層の幅W2
は、素子を構成する材料や抵抗値、電子放出素子の配置
により適宜設定される。通常、W2は数百nmから数百
μmの範囲から選択される。また図6に示すように上記
孔を複数個並べて1画素を形成することもできる。孔の
径W3は素子を構成する材料や抵抗値、電子放出素子の
材料の仕事関数と駆動電圧、必要とする電子放出ビーム
の形状により適宜設定される。通常、W3は数百nmか
ら数十μmの範囲から選択される。本発明はビーム径を
より小さくすることに大きな効果があり,W1−W3が
小さくなるほどその効果が大きくなるため好ましくは数
μm以下である。D2,D5、D6はそれぞれ、第1の
絶縁層43、電子放出材料17および、第2の絶縁層4
5の厚さであり、電位分布に大きく影響する。これも設
計事項であり、W3らと共に最適設計されることが好ま
しい。通常それぞれ、数百nmから数十μmの範囲から
選択されるが、好ましくは数μm以下である。
The width W1 of the first electrode layer (including the electron emission layer 17) is appropriately determined according to the material and resistance of the device, the work function and driving voltage of the electron emission material, and the required shape of the electron emission beam. Is set. Usually, W1 is selected from the range of several hundred nm to several hundred μm. Width W2 of the second electrode layer
Is appropriately set depending on the material forming the device, the resistance value, and the arrangement of the electron-emitting devices. Usually, W2 is selected from the range of several hundred nm to several hundred μm. Further, as shown in FIG. 6, a plurality of the holes may be arranged to form one pixel. The diameter W3 of the hole is appropriately set according to the material and resistance of the element, the work function and drive voltage of the material of the electron-emitting device, and the required shape of the electron-emitting beam. Usually, W3 is selected from the range of several hundred nm to several tens of μm. The present invention has a great effect in making the beam diameter smaller, and the smaller the value of W1-W3, the greater the effect. D2, D5, and D6 are the first insulating layer 43, the electron-emitting material 17, and the second insulating layer 4, respectively.
The thickness is 5 and has a great influence on the potential distribution. This is also a design matter, and it is preferable that it is optimally designed together with W3 and others. Usually, each is selected from the range of several hundreds nm to several tens of μm, but preferably several μm or less.

【0066】本発明を適用した電子放出素子の応用例に
ついて以下に述べる。本発明の電子放出素子の複数個を
基体上に配列し、例えば電子源、あるいは画像形成装置
が構成できる。
An application example of the electron-emitting device to which the present invention is applied will be described below. By arranging a plurality of electron-emitting devices of the present invention on a substrate, for example, an electron source or an image forming apparatus can be constructed.

【0067】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をX方向及
びY方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、X方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Y方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。
Various arrangements of electron-emitting devices are adopted. As an example, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction, and the same column is used. There is a simple matrix arrangement in which the other of the electrodes of the plurality of electron-emitting devices arranged in the above is commonly connected to the wiring in the Y direction. The simple matrix arrangement will be described in detail below.

【0068】以下、本発明にかかる電子放出素子を複数
配して得られる電子源について、図7を用いて説明す
る。図7において、91は電子源基体、92はX方向配
線、93はY方向配線である。94は本発明の電子放出
素子である。
An electron source obtained by arranging a plurality of electron-emitting devices according to the present invention will be described below with reference to FIG. In FIG. 7, 91 is an electron source substrate, 92 is an X-direction wiring, and 93 is a Y-direction wiring. Reference numeral 94 is an electron-emitting device of the present invention.

【0069】m本のX方向配線92は、Dx1,Dx
2,…Dxmからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Y
方向配線93は、Dy1,Dy2,…Dynのn本の配
線よりなり、X方向配線92と同様に形成される。これ
らm本のX方向配線92とn本のY方向配線93との間
には、不図示の層間絶縁層が設けられており、両者を電
気的に分離している(m,nは、共に正の整数)。
The m X-direction wirings 92 are Dx1 and Dx.
2, ... Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed. Y
The directional wiring 93 is composed of n wirings Dy1, Dy2, ... Dyn, and is formed similarly to the X-directional wiring 92. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 92 and the n Y-direction wirings 93 to electrically separate the two (m and n are both Positive integer).

【0070】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線92を形成した基体91の
全面或いは一部に所望の形状で形成され、特に、X方向
配線92とY方向配線93の交差部の電位差に耐え得る
ように、膜厚、材料、製法が適宜設定される。X方向配
線92とY方向配線93は、それぞれ外部端子として引
き出されている。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like. For example, it is formed in a desired shape on the entire surface or a part of the base 91 on which the X-direction wiring 92 is formed, and in particular, the film thickness and material are set so as to withstand the potential difference at the intersection of the X-direction wiring 92 and the Y-direction wiring 93. The manufacturing method is set appropriately. The X-direction wiring 92 and the Y-direction wiring 93 are drawn out as external terminals.

【0071】電子放出素子94を構成する一対の電極
(不図示)は、m本のX方向配線92とn本のY方向配
線93と導電性金属等からなる結線によって電気的に接
続されている。
A pair of electrodes (not shown) constituting the electron-emitting device 94 are electrically connected to each other by m wires in the X direction 92, n wires in the Y direction 93 and a wire made of a conductive metal or the like. .

【0072】X方向配線92とY方向配線93を構成す
る材料、結線を構成する材料及び一対の素子電極を構成
する材料は、その構成元素の一部あるいは全部が同一で
あっても、またそれぞれ異なってもよい。これら材料
は、例えば前述の素子電極(電極42,44)の材料よ
り適宜選択される。素子電極を構成する材料と配線材料
が同一である場合には、素子電極に接続した配線は素子
電極ということもできる。
The material forming the X-direction wiring 92 and the Y-direction wiring 93, the material forming the wire connection, and the material forming the pair of element electrodes may be the same or may be the same as some or all of the constituent elements. May be different. These materials are appropriately selected, for example, from the materials of the device electrodes (electrodes 42 and 44) described above. When the material forming the element electrode and the wiring material are the same, the wiring connected to the element electrode can also be referred to as an element electrode.

【0073】X方向配線92には、X方向に配列した電
子放出素子94の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Y
方向配線93には、Y方向に配列した電子放出素子94
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting the row of the electron-emitting devices 94 arranged in the X direction is connected to the X-direction wiring 92. On the other hand, Y
The directional wirings 93 include electron-emitting devices 94 arranged in the Y direction.
A modulation signal generating means (not shown) is connected to modulate each column according to the input signal. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0074】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図8を用い
て説明する。図8は、画像形成装置の表示パネルの一例
を示す模式図である。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring. An image forming apparatus configured by using an electron source having such a simple matrix arrangement will be described with reference to FIG. FIG. 8 is a schematic diagram showing an example of a display panel of the image forming apparatus.

【0075】図8において、91は電子放出素子を複数
配した電子源基体、101は電子源基体91を固定した
リアプレート、106はガラス基体103の内面に画像
形成部材である蛍光体としての蛍光膜104とメタルバ
ック105等が形成されたフェースプレートである。1
02は支持枠であり、支持枠102には、リアプレート
101、フェースプレート106がフリットガラス等を
用いて接続されている。107は外囲器であり、例えば
大気中あるいは、窒素中で、400〜500度の温度範
囲で10分以上焼成することで、封着して構成される。
In FIG. 8, 91 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 101 is a rear plate on which the electron source substrate 91 is fixed, and 106 is a fluorescent substance as a fluorescent material which is an image forming member on the inner surface of the glass substrate 103. The face plate is formed with the film 104, the metal back 105, and the like. 1
Reference numeral 02 denotes a support frame, and the rear plate 101 and the face plate 106 are connected to the support frame 102 by using frit glass or the like. Reference numeral 107 denotes an envelope, which is sealed and formed by baking in an atmosphere or nitrogen in a temperature range of 400 to 500 ° C. for 10 minutes or more.

【0076】94は、図1における電子放出素子に相当
する。92,93は、電子放出素子の一対の素子電極4
2,44と接続されたX方向配線及びY方向配線であ
る。
Reference numeral 94 corresponds to the electron-emitting device in FIG. 92 and 93 are a pair of device electrodes 4 of the electron-emitting device.
The X-direction wiring and the Y-direction wiring are connected to the wirings 2, 44.

【0077】外囲器107は、上述の如く、フェースプ
レート106、支持枠102、リアプレート101で構
成される。リアプレート101は主に基体91の強度を
補強する目的で設けられるため、基体91自体で十分な
強度を持つ場合は別体のリアプレート101は不要とす
ることができる。即ち、基体91に直接支持枠102を
封着し、フェースプレート106、支持枠102及び基
体91で外囲器107を構成しても良い。一方、フェー
スプレート106、リアプレート101間に、スペーサ
ーとよばれる不図示の支持体を設置することにより、大
気圧に対して十分な強度をもつ外囲器107を構成する
こともできる。
The envelope 107 is composed of the face plate 106, the support frame 102, and the rear plate 101 as described above. Since the rear plate 101 is provided mainly for the purpose of reinforcing the strength of the base body 91, when the base body 91 itself has sufficient strength, the separate rear plate 101 can be omitted. That is, the support frame 102 may be directly sealed to the base 91, and the face plate 106, the support frame 102, and the base 91 may constitute the envelope 107. On the other hand, by installing a support member (not shown) called a spacer between the face plate 106 and the rear plate 101, it is possible to configure the envelope 107 having sufficient strength against atmospheric pressure.

【0078】なお、本発明の電子放出素子を用いた画像
形成装置では、放出した電子軌道を考慮して電子放出素
子94上部に蛍光体(蛍光膜104)をアライメントし
て配置する。図9は、本件のパネルに使用した蛍光膜1
04を示す模式図である。カラーの蛍光膜の場合は、蛍
光体の配列により図9(a)に示すブラックストライプ
あるいは図9(b)に示すブラックマトリクスなどと呼
ばれる黒色導電材111と蛍光体112とから構成し
た。
In the image forming apparatus using the electron-emitting device of the present invention, the phosphor (fluorescent film 104) is aligned and arranged above the electron-emitting device 94 in consideration of the emitted electron trajectory. Fig. 9 shows the fluorescent film 1 used in the panel of the present case.
It is a schematic diagram which shows 04. In the case of a color fluorescent film, it is composed of a black conductive material 111 called a black stripe shown in FIG. 9A or a black matrix shown in FIG.

【0079】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体112間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜における外光
反射によるコントラストの低下を抑制することにある。
ブラックストライプの材料としては、通常用いられてい
る黒鉛を主成分とする材料の他、導電性があり、光の透
過及び反射が少ない材料を用いることができる。
In the case of color display, the purpose of providing the black stripes and the black matrix is to make the color-separated portions between the phosphors 112 of the three primary color phosphors black so as to make the color mixture inconspicuous, and to make the phosphor film It is to suppress the decrease in contrast due to the reflection of external light.
As the material of the black stripe, in addition to a commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used.

【0080】ガラス基板103に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜104の内面側には、通常メタル
バック105が設けられる。メタルバックを設ける目的
は、蛍光体の発光のうち内面側への光をフェースプレー
ト106側へ鏡面反射させることにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージから蛍光体104を保護すること等であ
る。メタルバック105は、蛍光膜作製後、蛍光膜の内
面側表面の平滑化処理(通常、「フィルミング」と呼ば
れる。)を行い、その後Alを真空蒸着等を用いて堆積
させることで作製できる。
As a method for applying the phosphor to the glass substrate 103, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. A metal back 105 is usually provided on the inner surface side of the fluorescent film 104. The purpose of providing the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor to the face plate 106 side, and to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor 104 from damage due to collision of negative ions generated in the envelope. The metal back 105 can be manufactured by performing a smoothing process (generally called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum deposition or the like.

【0081】フェースプレート106には、更に蛍光膜
104の導電性を高めるため、蛍光膜104の外面側に
透明電極(不図示)を設けてもよい。
On the face plate 106, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 104 in order to further enhance the conductivity of the fluorescent film 104.

【0082】本発明においては、電子放出素子94の直
上に電子ビームが到達するため、電子放出素子94の直
上に蛍光膜104が配置されるように、位置あわせされ
て構成される。
In the present invention, since the electron beam reaches right above the electron-emitting device 94, the fluorescent film 104 is positioned and arranged directly above the electron-emitting device 94.

【0083】次に、封着工程を施した外囲器(パネル)
を封止する真空封止工程について説明する。
Next, the envelope (panel) which has been subjected to the sealing step.
The vacuum sealing step of sealing the will be described.

【0084】真空封止工程は、外囲器(パネル)107
を加熱して、80〜250℃に保持しながら、イオンポ
ンプ、ソープションポンプなどの排気装置によりの排気
管(不図示)を通じて排気し、有機物質の十分少ない雰
囲気にした後、排気管をバーナーで熱して溶解させて封
じきる。外囲器107の封止後の圧力を維持するため
に、ゲッター処理を行なうこともできる。これは、外囲
器107の封止を行う直前あるいは封止後に、抵抗加熱
あるいは高周波加熱等を用いた加熱により、外囲器10
7内の所定の位置(不図示)に配置されたゲッターを加
熱し、蒸着膜を形成する処理である。ゲッターは通常B
a等が主成分であり、該蒸着膜の吸着作用により、外囲
器107内の雰囲気を維持するものである。
In the vacuum sealing process, the envelope (panel) 107 is used.
While heating at 80 to 250 ° C, the gas is exhausted through an exhaust pipe (not shown) by an exhaust device such as an ion pump or a sorption pump to create an atmosphere with a sufficiently small amount of organic substances, and then the exhaust pipe is burned. Heat to melt and seal. A getter process may be performed in order to maintain the pressure after the envelope 107 is sealed. This is done by heating using resistance heating, high frequency heating, or the like immediately before or after sealing the envelope 107, and thus the envelope 10 is sealed.
In this process, a getter placed at a predetermined position (not shown) in 7 is heated to form a vapor deposition film. Getter is usually B
The main component is a, etc., and the atmosphere inside the envelope 107 is maintained by the adsorption action of the vapor deposition film.

【0085】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Dx1〜Dxm、Dy1〜
Dynを介して電圧を印加することにより、電子放出が
生ずる。Vaは高圧端子113を介してメタルバック1
05、あるいは透明電極(不図示)に高圧を印加し、電
子ビームを加速する。
In the image forming apparatus constructed by using the electron source of the simple matrix arrangement manufactured by the above steps, the external terminals Dx1 to Dxm, Dy1 to Dy1 to each electron emitting element are formed.
By applying a voltage via Dyn, electron emission occurs. Va is the metal back 1 via the high voltage terminal 113.
05 or a high voltage is applied to a transparent electrode (not shown) to accelerate the electron beam.

【0086】加速された電子は、蛍光膜112に衝突
し、発光が生じて画像が形成される。
The accelerated electrons collide with the fluorescent film 112 and emit light to form an image.

【0087】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図10を用いて説明する。図10において、
121は画像表示表示パネル、122は走査回路、12
3は制御回路、124はシフトレジスタである。125
はラインメモリ、126は同期信号分離回路、127は
変調信号発生器、VxおよびVaは直流電圧源である。
Next, a configuration example of a drive circuit for performing television display based on an NTSC television signal on a display panel constructed by using an electron source having a simple matrix arrangement will be described with reference to FIG. . In FIG.
121 is an image display panel, 122 is a scanning circuit, 12
3 is a control circuit, and 124 is a shift register. 125
Is a line memory, 126 is a synchronizing signal separation circuit, 127 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0088】表示パネル121は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源、即ち、M 行N 列の行列状にマトリクス配線され
た電子放出素子群を一行(N素子)ずつ順次駆動する為
の走査信号が印加される。
The display panel 121 has terminals Dox1 to Dox1.
oxm, terminals Doy1 to Doyn, and high-voltage terminal Hv
It is connected to an external electric circuit via. Terminal Dox1
To Doxm, a scanning signal for sequentially driving an electron source provided in the display panel, that is, an electron-emitting device group matrix-wired in a matrix of M rows and N columns row by row (N elements) is applied. To be done.

【0089】端子Dy1乃至Dynには、前記走査信号
により選択された一行の電子放出素子の各素子の出力電
子ビームを制御する為の変調信号が印加される。高圧端
子Hvには、直流電圧源Vaより、例えば10K[V]
の直流電圧が供給されるが、これは電子放出素子から放
出される電子ビームに蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。
A modulation signal for controlling the output electron beam of each element of the electron-emitting devices in one row selected by the scanning signal is applied to the terminals Dy1 to Dyn. The high-voltage terminal Hv receives, for example, 10 K [V] from the DC voltage source Va.
Is supplied, which is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam emitted from the electron-emitting device.

【0090】走査回路122について説明する。同回路
は、内部にM 個のスイッチング素子を備えたもので
(図中,S1ないしSmで模式的に示している)ある。
各スイッチング素子は、直流電圧源Vxの出力電圧もし
くは0[V](グランドレベル)のいずれか一方を選択
し、表示パネル121の端子Dx1ないしDxmと電気
的に接続される。S1乃至Smの各スイッチング素子
は、制御回路123が出力する制御信号Tscanに基
づいて動作するものであり、例えばFETのようなスイ
ッチング素子を組み合わせることにより構成することが
できる。
The scanning circuit 122 will be described. This circuit is provided with M switching elements inside (schematically shown by S1 to Sm in the figure).
Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level) and is electrically connected to the terminals Dx1 to Dxm of the display panel 121. Each of the switching elements S1 to Sm operates based on the control signal Tscan output by the control circuit 123, and can be configured by combining switching elements such as FETs.

【0091】直流電圧源Vxは、本例の場合に電子放出
素子の特性(電子放出しきい値電圧)に基づき走査され
ていない素子に印加される駆動電圧が電子放出しきい値
電圧以下となるような一定電圧を出力するよう設定され
ている。
In the case of the DC voltage source Vx, the drive voltage applied to the non-scanned elements based on the characteristics (electron emission threshold voltage) of the electron emitting element in this example is equal to or lower than the electron emission threshold voltage. It is set to output such a constant voltage.

【0092】制御回路123は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路123は、同期
信号分離回路126より送られる同期信号Tsyncに
基づいて、各部に対してTscanおよびTsftおよ
びTmryの各制御信号を発生する。
The control circuit 123 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The control circuit 123 generates control signals Tscan, Tsft, and Tmry for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 126.

【0093】同期信号分離回路126は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路126により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Tsync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は便宜上DATA信号と表
した。該DATA信号はシフトレジスタ124に入力さ
れる。
The synchronizing signal separation circuit 126 is a circuit for separating the synchronizing signal component and the luminance signal component from the NTSC system television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 126 is composed of a vertical sync signal and a horizontal sync signal, but is shown here as a Tsync signal for convenience of description. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. The DATA signal is input to the shift register 124.

【0094】シフトレジスタ124は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路123より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは,シフトレジスタ
124のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1乃至IdnのN個の並列信号として前記シフ
トレジスタ124より出力される。
The shift register 124 is for serial / parallel conversion of the DATA signals serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 123. The control signal Tsft can be said to be the shift clock of the shift register 124. The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 124 as N parallel signals Id1 to Idn.

【0095】ラインメモリ125は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路123より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、I’d1乃至I’dnとして出力され、変調
信号発生器127に入力される。
The line memory 125 is a storage device for storing the data for one line of the image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal Tmry sent from the control circuit 123. The stored contents are output as I′d1 to I′dn and input to the modulation signal generator 127.

【0096】変調信号発生器127は、画像データI’
d1乃至I’dnの各々に応じて電子放出素子の各々を
適切に駆動変調する為の信号源であり、その出力信号
は、端子Doy1乃至Doynを通じて表示パネル12
1内の電子放出素子に印加される。
The modulation signal generator 127 outputs the image data I ′.
The display panel 12 is a signal source for appropriately driving and modulating each of the electron-emitting devices according to each of d1 to I′dn, and the output signal thereof is supplied through the terminals Doy1 to Doyn.
1 is applied to the electron-emitting device.

【0097】前述したように、本発明にかかる電子放出
素子は、放出電流Ieに対して以下の基本特性を有して
いる。即ち、電子放出には明確なしきい値電圧Vthが
あり、Vth以上の電圧を印加された時のみ電子放出が
生じる。電子放出しきい値以上の電圧に対しては、素子
への印加電圧の変化に応じて放出電流も変化する。この
ことから、本素子に電圧を印加する場合、例えば電子放
出閾値以下の電圧を印加しても電子放出は生じないが、
電子放出閾値以上の電圧を印加する場合には電子ビーム
が出力される。その際、印加電圧Vfを変化させる事に
より出力電子ビームの強度を制御することが可能であ
る。また、本素子にパルス電圧を印加する場合、パルス
の高さPhを変化させる事により電子ビーム強度を、パ
ルスの幅Pwを変化させることにより出力される電子ビ
ームの電荷の総量を制御する事が可能である。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. From this, when a voltage is applied to this element, for example, electron emission does not occur even if a voltage below the electron emission threshold is applied,
When a voltage higher than the electron emission threshold is applied, an electron beam is output. At that time, the intensity of the output electron beam can be controlled by changing the applied voltage Vf. When a pulse voltage is applied to this element, the electron beam intensity can be controlled by changing the pulse height Ph, and the total amount of electric charge of the electron beam output can be controlled by changing the pulse width Pw. It is possible.

【0098】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器127として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
Therefore, as the method of modulating the electron-emitting device according to the input signal, the voltage modulation method, the pulse width modulation method or the like can be adopted. When carrying out the voltage modulation method, as the modulation signal generator 127, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and appropriately modulates the peak value of the pulse according to the input data is used. be able to.

【0099】パルス幅変調方式を実施するに際しては、
変調信号発生器127として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
When implementing the pulse width modulation method,
As the modulation signal generator 127, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to the input data.

【0100】シフトレジスタ124やラインメモリ12
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 124 and the line memory 12
The digital signal type 5 and the analog signal type 5 can be adopted. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0101】デジタル信号式を用いる場合には、同期信
号分離回路126の出力信号DATAをデジタル信号化
する必要があるが、これには126の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ12
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器127に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器127には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器127には、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)及び計数器の出力値と前記メモリ
の出力値を比較する比較器(コンパレータ)を組み合せ
た回路を用いる。必要に応じて、比較器の出力するパル
ス幅変調された変調信号を電子放出素子の駆動電圧にま
で電圧増幅するための増幅器を付加することもできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 126 into a digital signal, which may be provided with an A / D converter at the output portion of 126. In connection with this, the line memory 12
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for the modulation signal generator 127 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used for the modulation signal generator 127, and an amplification circuit or the like is added if necessary. In the case of the pulse width modulation method, the modulation signal generator 127 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. A circuit that combines (comparators) is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the driving voltage of the electron-emitting device can be added.

【0102】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器127には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VCO)を
採用でき、必要に応じて電子放出素子の駆動電圧まで電
圧増幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 127 may be an amplifier circuit using an operational amplifier, for example, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a voltage control type oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added if necessary.

【0103】このような構成をとり得る画像表示装置に
おいては、各電子放出素子に、容器外端子Dox1乃至
Doxm、Doy1乃至Doynを介して電圧を印加す
ることにより、電子放出が生ずる。高圧端子Hvを介し
てメタルバック215、あるいは透明電極(不図示)に
高圧を印加し、電子ビームを加速する。加速された電子
は、蛍光膜214に衝突し、発光が生じて画像が形成さ
れる。
In the image display device having such a structure, electrons are emitted by applying a voltage to each electron-emitting device through the terminals Dox1 to Doxm and Doy1 to Doyn outside the container. A high voltage is applied to the metal back 215 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 214 and emit light to form an image.

【0104】ここで説明した画像形成装置の構成は、本
発明を適用可能な画像形成装置の一例であり、本発明の
技術思想に基づいて種々の変形が可能である。入力信号
については、NTSC方式を挙げたが入力信号はこれに
限られるものではなく、PAL,SECAM 方式など
他、これよりも、多数の走査線からなるTV信号(例え
ば、MUSE方式をはじめとする高品位TV)方式をも
採用できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system has been mentioned, but the input signal is not limited to this, and the PAL, SECAM system, etc., and a TV signal composed of a larger number of scanning lines (for example, the MUSE system, etc.). High-definition TV) system can also be adopted.

【0105】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
The image forming apparatus of the present invention may be used as a display apparatus for television broadcasting, a display apparatus such as a TV conference system or a computer, and also as an image forming apparatus as an optical printer constituted by using a photosensitive drum or the like. Can be used.

【0106】[0106]

【実施例】以下、本発明の実施例を詳細に説明する。EXAMPLES Examples of the present invention will be described in detail below.

【0107】[実施例1]図11に本実施例により作製
した電子放出素子の断面図を製造方法の一例をあわせて
示した。以下に、本実施例の電子放出素子の製造工程を
詳細に説明する。
[Embodiment 1] FIG. 11 shows a sectional view of an electron-emitting device manufactured according to this embodiment together with an example of a manufacturing method. The manufacturing process of the electron-emitting device of this embodiment will be described in detail below.

【0108】(工程1)まず、図11(a)に示すよう
に、基板1に石英を用い、十分洗浄を行った後、スパッ
タ法により第1の電極層44として厚さ500nmのT
i及び電子放出材料17を100nm堆積させた。電子
放出材料はCVD法により低抵抗のダイヤモンド膜を含
むダイヤモンドライクカーボンで、反応ガスはCH4と
H2の混合ガス及び酸素を用いた。
(Step 1) First, as shown in FIG. 11A, after using quartz for the substrate 1 and performing sufficient cleaning, a T electrode having a thickness of 500 nm is formed as a first electrode layer 44 by a sputtering method.
i and the electron emission material 17 were deposited to 100 nm. The electron emitting material was diamond-like carbon containing a low resistance diamond film by the CVD method, and the reaction gas was a mixed gas of CH4 and H2 and oxygen.

【0109】(工程2)次に、図11(b)に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、電子放
出材料とTi電極層をCF4系のガスでそれぞれドライ
エッチングした。
(Step 2) Next, as shown in FIG. 11 (b), spin coating of a positive photoresist (AZ1500 / Clariant) and a photomask pattern are exposed by photolithography, developed, and subjected to electron irradiation. The emission material and the Ti electrode layer were dry-etched with CF4 gas.

【0110】(工程3)図11(c)に示すように、絶
縁層43として厚さ1000nmのSiO、第2の電極
層2として厚さ100nmのTaをこの順で堆積し、次
いで工程2のフォトリソグラフィーと同様にパターニン
グし、孔をドライエッチングで形成した。このとき絶縁
分離も同様に行うため2回のフォトリソグラフィー&エ
ッチング工程を通した。
(Step 3) As shown in FIG. 11C, a SiO 2 layer having a thickness of 1000 nm is deposited as the insulating layer 43, and a Ta layer having a thickness of 100 nm is deposited as the second electrode layer 2 in this order. Patterning was performed as in photolithography, and holes were formed by dry etching. At this time, the insulation separation is performed in the same manner, so that the photolithography and etching process is performed twice.

【0111】(工程4)図11(d)に示すように、ウ
エットエッチングで43のSiOをエッチングした後に
P−CVD法によりさらに300nmのSiOを成膜し
た。
(Step 4) As shown in FIG. 11D, SiO of 43 was etched by wet etching, and then SiO of 300 nm was further formed by the P-CVD method.

【0112】(工程5)さらに図11(e)に示すよう
に、第2の電極層であるTi電極をマスクにドライエッ
チングによりP−CVD法により作成したSiO膜をエ
ッチングした。
(Step 5) Further, as shown in FIG. 11E, the SiO film formed by the P-CVD method was dry-etched by using the Ti electrode as the second electrode layer as a mask.

【0113】以上のようにして作製した電子放出素子
を、図3のように配置して、駆動した。駆動電圧は、V
g=20V、Va=5kV、第2電極は0Vであり、電
子放出素子も0Vである。電子放出素子とアノード12
との距離D3を1mmとした。ここで、アノード12と
して蛍光体を塗布した電極を用い、電子ビームのサイズ
を観察した。ここで言う電子ビームサイズとは、発光し
た蛍光体のピーク輝度の10%の領域までのサイズとし
た。その結果、ビーム径300μmとなった。ここで
は、図2に示すように電子放出部をほぼ円形の孔で記述
しているが特に限定されず,例えば図12の平面図に示
すように,ライン状に形成しても構わない。断面形状は
孔の場合と同様である。この時も同様な効果が得られ,
ビーム径は小さくできた。作成方法はパターニング形状
を変えるだけで,全く同様である。ラインパターンを複
数並べることも可能で放出面積は大きくとることが可能
となる。
The electron-emitting device manufactured as described above was arranged and driven as shown in FIG. Drive voltage is V
g = 20V, Va = 5kV, the second electrode is 0V, and the electron-emitting device is also 0V. Electron emitting device and anode 12
The distance D3 between and is 1 mm. Here, using an electrode coated with a phosphor as the anode 12, the size of the electron beam was observed. The electron beam size referred to here is the size up to a region of 10% of the peak luminance of the phosphor that has emitted light. As a result, the beam diameter was 300 μm. Here, the electron emitting portion is described as a substantially circular hole as shown in FIG. 2, but it is not particularly limited, and may be formed in a line shape as shown in the plan view of FIG. 12, for example. The sectional shape is the same as that of the hole. At this time, the same effect is obtained,
The beam diameter could be reduced. The creation method is exactly the same except that the patterning shape is changed. It is possible to arrange a plurality of line patterns, and a large emission area can be obtained.

【0114】[実施例2]実施例2として、絶縁層が複
数で別プロセスで形成する例の構成及び作成方法につい
て述べる。
[Embodiment 2] As Embodiment 2, the structure and method of forming an insulating layer having a plurality of layers by a different process will be described.

【0115】図5に本発明の電子放出素子の製造方法の
一例を示す。以下に、本実施例の電子放出素子の製造工
程を詳細に説明する。
FIG. 5 shows an example of a method of manufacturing the electron-emitting device of the present invention. The manufacturing process of the electron-emitting device of this embodiment will be described in detail below.

【0116】(工程1)まず、図5(a)に示すよう
に、基板1に石英を用い、十分洗浄を行った後、スパッ
タ法により第1の電極層44として厚さ500nmのT
i、CVD法により低抵抗のダイヤモンド膜を含むダイ
ヤモンドライクカーボンの電子放出層17を第1の電極
層44上に100nm程度堆積した。反応ガスはCH
とHの混合ガスを用いた。
(Step 1) First, as shown in FIG. 5A, after using quartz for the substrate 1 and performing sufficient cleaning, a T electrode having a thickness of 500 nm is formed as a first electrode layer 44 by a sputtering method.
i, an electron emission layer 17 of diamond-like carbon containing a low resistance diamond film was deposited on the first electrode layer 44 by about 100 nm by the CVD method. Reaction gas is CH 4
And a mixed gas of H 2 was used.

【0117】(工程2)次に、図5(b)に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、電子放
出層をO2でドライエッチングした後にTi電極層をC
F4系のガスでそれぞれドライエッチングした。
(Step 2) Next, as shown in FIG. 5B, the spin coating of a positive photoresist (AZ1500 / Clariant) and the photomask pattern are exposed and developed by photolithography. After the emission layer was dry-etched with O 2 , the Ti electrode layer was replaced with C
Dry etching was performed using an F4 gas.

【0118】(工程3)第2の絶縁層45として厚さ5
00nmのSiNを、プラズマCVD法で作成した後、
第1の絶縁層43として厚さ500nmのSiOをプラ
ズマCVD法で作成した。ついで第2の電極層2として
厚さ100nmのTaをスパッタ法にて堆積した。次い
で工程2のフォトリソグラフィーと同様にパターニング
し、孔をドライエッチングで形成した。図5(c)この
とき絶縁分離も同様に行うため2回のフォトリソグラフ
ィー&エッチング工程を通した。
(Step 3) The thickness of the second insulating layer 45 is 5
After creating 00 nm SiN by plasma CVD method,
As the first insulating layer 43, SiO with a thickness of 500 nm was formed by a plasma CVD method. Then, Ta having a thickness of 100 nm was deposited as the second electrode layer 2 by a sputtering method. Next, patterning was performed in the same manner as in the photolithography of step 2, and holes were formed by dry etching. FIG. 5 (c) At this time, since the insulation separation is performed in the same manner, the photolithography & etching process is performed twice.

【0119】(工程4)図5(d)に示すようにバッフ
ァードフッ酸により第1の絶縁層をおよそ500nmサ
イドエッチングした。
(Step 4) As shown in FIG. 5D, the first insulating layer was side-etched by buffered hydrofluoric acid for about 500 nm.

【0120】以上のようにして作製した電子放出素子
を、図3のようにVaを配置して、駆動した。駆動電圧
は、Vg=20V、Va=5kV、電子放出素子とアノ
ード12との距離D3を1mmとした。ここで、アノー
ド12として蛍光体を塗布した電極を用い、電子ビーム
のサイズを観察した。ここで言う電子ビームサイズと
は、発光した蛍光体のピーク輝度の10%の領域までの
サイズとした。その結果、ビーム径200μmとなっ
た。
The electron-emitting device manufactured as described above was driven with Va arranged as shown in FIG. The driving voltage was Vg = 20 V, Va = 5 kV, and the distance D3 between the electron-emitting device and the anode 12 was 1 mm. Here, using an electrode coated with a phosphor as the anode 12, the size of the electron beam was observed. The electron beam size referred to here is the size up to a region of 10% of the peak luminance of the phosphor that has emitted light. As a result, the beam diameter was 200 μm.

【0121】ここでは、図2に示すように電子放出部を
ほぼ円形の孔で記述しているが特に限定されず、例えば
図12の平面図に示すように,ライン状に形成しても構
わない。断面形状は孔の場合と同様である。この時も同
様な効果が得られ、ビーム径は小さくできた。作成方法
はパターニング形状を変えるだけで、全く同様である。
ラインパターンを複数並べることも可能で放出面積は大
きくとることが可能となる。さらに実施形態で述べたよ
うに、それぞれ各種材料に大きく限定されることはな
い。
Here, the electron emitting portion is described as a substantially circular hole as shown in FIG. 2, but it is not particularly limited, and may be formed in a line shape as shown in the plan view of FIG. 12, for example. Absent. The sectional shape is the same as that of the hole. At this time, the same effect was obtained and the beam diameter could be reduced. The manufacturing method is exactly the same except that the patterning shape is changed.
It is possible to arrange a plurality of line patterns, and a large emission area can be obtained. Further, as described in the embodiment, each material is not limited to various materials.

【0122】[実施例3]実施例3として、図13を用
いて絶縁層を複数の層構成で、かつ電子放出材料が開口
以外にも存在する例で説明する。これは1実施例であ
り、実施例1,2との組み合わせも特に限定されない
し、電子放出材料が開口以外にも存在する例と絶縁層が
複数ある例がそろわなくても何ら問題がないことは言う
までもない。図16では第2の絶縁層45としてSi
N,第1の絶縁層43としてSiO、そして、第3の絶
縁層50としてSiNを用いた。実施例1−2で記述し
たようにこれらの材料は特に限定されない。またここで
は、絶縁層1の開口面積が最も広く真中の絶縁層3、最
下層の絶縁層2の順に開口が狭くなっている例である
が、真中の絶縁層3の開口面積が最も小さくなっても構
わない。このような構成においても凹型の等電位面が形
成され電子ビーム径は小さくなる。さらには図14に示
すように上層の絶縁層がテーパー上で徐々に開口面積が
変化していても、途中に平坦な領域が存在すれば構わな
い。作成状況により、多少の傾斜、凹凸は特に問題にな
らない。上記実施例で示したような同様な効果が得られ
る。
[Third Embodiment] A third embodiment will be described with reference to FIG. 13 as an example in which the insulating layer has a plurality of layers and the electron-emitting material is present in addition to the openings. This is one embodiment, and the combination with the first and second embodiments is not particularly limited, and there is no problem even if the example in which the electron emitting material is present other than the opening and the example in which the plurality of insulating layers are not provided are not provided. Needless to say. In FIG. 16, Si is used as the second insulating layer 45.
N, SiO was used as the first insulating layer 43, and SiN was used as the third insulating layer 50. These materials are not particularly limited as described in Example 1-2. Further, here, an example is shown in which the opening area of the insulating layer 1 is the largest and the opening becomes narrower in the order of the middle insulating layer 3 and the lowermost insulating layer 2, but the opening area of the middle insulating layer 3 is the smallest. It doesn't matter. Even in such a structure, a concave equipotential surface is formed and the electron beam diameter is reduced. Furthermore, as shown in FIG. 14, even if the opening area of the upper insulating layer is gradually changed on the taper, it suffices that a flat region exists in the middle. Depending on the preparation situation, some inclination or unevenness does not matter. Similar effects as those shown in the above embodiment can be obtained.

【0123】さらに図15に示すように第1の導電層が
掘り込まれている場合も同様に効果があり、かつ、第2
の絶縁膜上からの電子放出は抑えられることから,最後
に電子放出膜を形成でき,アライメント等の問題も無く
プロセス的にも容易に形成できる。
Further, when the first conductive layer is dug in as shown in FIG. 15, the same effect is obtained, and the second conductive layer is formed.
Since the electron emission from the above insulating film is suppressed, the electron emitting film can be finally formed, and it can be easily formed in terms of process without any problems such as alignment.

【0124】[実施例4]実施例1〜3の電子放出素子
で画像形成装置を作製した。一例として、実施例1の素
子で作製した場合について示す。
[Example 4] An image forming apparatus was produced using the electron-emitting devices of Examples 1 to 3. As an example, a case where the device of Example 1 is used is shown.

【0125】実施例1の素子を320×240のMTX
状に配置した。配線は、図8のようにX側を第2の電極
層にY側を第1の電極層に接続した。素子は、横300
μm、縦300μmのピッチで配置した。素子上部には
蛍光体を配置した。この結果、マトリクス駆動が可能で
高精細な画像形成装置が形成できた。
The device of Example 1 was replaced with 320 × 240 MTX.
Arranged in a shape. As for the wiring, as shown in FIG. 8, the X side was connected to the second electrode layer and the Y side was connected to the first electrode layer. Element is horizontal 300
The pitch was 300 μm and the pitch was 300 μm. A phosphor was placed on the top of the device. As a result, it is possible to form a high-definition image forming apparatus that is capable of matrix driving.

【0126】[0126]

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径が小さく、電子放出面積が大きく、低電圧
で高効率な電子放出が可能で、製造プロセスが容易な電
子放出素子を提供できる。
As described above, according to the present invention,
It is possible to provide an electron-emitting device having a small electron beam diameter, a large electron emission area, highly efficient electron emission at a low voltage, and an easy manufacturing process.

【0127】また、このような電子放出素子を電子源や
画像形成装置に適用することにより、電子源及び画像形
成装置の高性能化を図ることができるようになる。
By applying such an electron-emitting device to an electron source and an image forming apparatus, it is possible to improve the performance of the electron source and the image forming apparatus.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電子放出素子の構成を示す断面図
である。
FIG. 1 is a cross-sectional view showing a structure of an electron-emitting device according to the present invention.

【図2】本発明に係る電子放出素子の構成を示す平面図
である。
FIG. 2 is a plan view showing a configuration of an electron-emitting device according to the present invention.

【図3】本発明に係る電子放出素子を駆動させた様子を
示す図である。
FIG. 3 is a diagram showing a state where an electron-emitting device according to the present invention is driven.

【図4】本発明に係る電子放出素子の電子軌道を示す図
である。
FIG. 4 is a diagram showing electron trajectories of an electron-emitting device according to the present invention.

【図5】本発明に係る電子放出素子の製造方法の一例を
示す図である。
FIG. 5 is a diagram showing an example of a method for manufacturing an electron-emitting device according to the present invention.

【図6】本発明に係る電子放出素子の構成を示す平面図
である。
FIG. 6 is a plan view showing a configuration of an electron-emitting device according to the present invention.

【図7】本発明に係る単純マトリクス配置の電子源を示
す概略構成図である。
FIG. 7 is a schematic configuration diagram showing an electron source having a simple matrix arrangement according to the present invention.

【図8】本発明に係る単純マトリクス配置の電子源を用
いた画像形成装置を示す概略構成図である。
FIG. 8 is a schematic configuration diagram showing an image forming apparatus using an electron source having a simple matrix arrangement according to the present invention.

【図9】本発明に係る画像形成装置における蛍光膜を示
す図である。
FIG. 9 is a diagram showing a fluorescent film in the image forming apparatus according to the present invention.

【図10】本発明に係る単純マトリクス配置の電子源を
用いた画像形成装置のブロック図である。
FIG. 10 is a block diagram of an image forming apparatus using an electron source having a simple matrix arrangement according to the present invention.

【図11】実施例1に係る電子放出素子の製造方法の一
例を示す図である。
FIG. 11 is a diagram showing an example of a method for manufacturing the electron-emitting device according to the first embodiment.

【図12】本発明に係る電子放出素子を示す平面図であ
る。
FIG. 12 is a plan view showing an electron-emitting device according to the present invention.

【図13】本発明に係る電子放出素子の構成を示す断面
図である。
FIG. 13 is a cross-sectional view showing the structure of an electron-emitting device according to the present invention.

【図14】本発明に係る電子放出素子の構成を示す断面
図である。
FIG. 14 is a sectional view showing a structure of an electron-emitting device according to the present invention.

【図15】本発明に係る電子放出素子の構成を示す断面
図である。
FIG. 15 is a cross-sectional view showing the structure of an electron-emitting device according to the present invention.

【図16】従来のSpindt型電子放出素子の一例を
模式的に示す断面図である。
FIG. 16 is a sectional view schematically showing an example of a conventional Spindt-type electron-emitting device.

【図17】従来のSpindt型電子放出素子の製造方
法の一例を示す図である。
FIG. 17 is a diagram showing an example of a method of manufacturing a conventional Spindt-type electron-emitting device.

【図18】従来の収束電極付きSpindt型電子放出
素子の一例を模式的に示す断面図である。
FIG. 18 is a sectional view schematically showing an example of a conventional Spindt-type electron-emitting device with a focusing electrode.

【図19】従来の電子放出素子を用いた3極構成による
画像形成装置の一例を模式的に示す図である。
FIG. 19 is a diagram schematically showing an example of an image forming apparatus having a three-pole structure using a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 ゲート電極 3 絶縁層 4 カソード電極 5 マイクロチップ 6 等電位面 7 犠牲層 8 マイクロチップ材料 9 収束電極 14,17 電子放出素子 12 アノード 13,112 蛍光体 42 第2の電極層(第2の導電層) 43 第1の絶縁層 44 第1の電極層(第1の導電層) 45 第2の絶縁層 91 電子源基板 92 X方向配線 93 Y方向配線 94 電子放出素子 101 リアプレート 102 支持枠 103 ガラス基体 104 蛍光膜 105 メタルバック 106 フェースプレート 107 外囲器 111 黒色導電材 113 高圧端子 21 画像表示パネル 22 走査回路 23 制御回路 124 シフトレジスタ 125 ラインメモリ 126 同期信号分離回路 127 変調信号発生器 1 substrate 2 Gate electrode 3 insulating layers 4 cathode electrode 5 microchips 6 equipotential surface 7 Sacrifice layer 8 Microchip material 9 Focusing electrode 14,17 Electron emitting device 12 Anode 13,112 phosphor 42 second electrode layer (second conductive layer) 43 First insulating layer 44 First Electrode Layer (First Conductive Layer) 45 Second insulating layer 91 electron source substrate 92 X-direction wiring 93 Y direction wiring 94 Electron emitting device 101 rear plate 102 support frame 103 glass substrate 104 fluorescent film 105 metal back 106 face plate 107 envelope 111 Black conductive material 113 high voltage terminal 21 Image display panel 22 Scan circuit 23 Control circuit 124 shift register 125 line memory 126 Synchronous signal separation circuit 127 Modulation signal generator

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】絶縁性の基板の表面上に形成された第1の
導電層と、 該第1の導電層上に積層形成された絶縁層と、 該絶縁層上に積層形成された第2の導電層と、 該第1の導電層上に前記絶縁層から前記第2の導電層に
亘り貫通形成された貫通孔と、 該貫通孔内における前記第1の導電層上に積層形成され
た電子放出層と、 を備え、 前記第1の導電層と前記第2の導電層との間に電圧が印
加されることで、前記電子放出層から電子を放出する電
子放出素子であって、 前記貫通孔は、前記絶縁層を貫通する部分において前記
第1の導電層側に向かって開孔する開孔端の孔面積が、
前記第2の導電層側に向かって開孔する開孔端の孔面積
よりも小さく形成され、且つ、前記絶縁層の前記第1の
導電層側に向かって開孔する開孔端の孔面積と、前記第
2の導電層の開孔面積とがほぼ等しいことを特徴とする
電子放出素子。
1. A first conductive layer formed on the surface of an insulating substrate, an insulating layer laminated on the first conductive layer, and a second laminated layer formed on the insulating layer. A conductive layer, a through hole penetratingly formed on the first conductive layer from the insulating layer to the second conductive layer, and laminated on the first conductive layer in the through hole. An electron-emitting layer, comprising: an electron-emitting layer, wherein a voltage is applied between the first conductive layer and the second conductive layer to emit electrons from the electron-emitting layer. The through hole has a hole area of an opening end that is opened toward the first conductive layer side in a portion that penetrates the insulating layer,
The hole area of the hole end formed to be smaller than the hole area of the hole end that opens toward the second conductive layer side and that opens toward the first conductive layer side of the insulating layer. And an opening area of the second conductive layer are substantially equal to each other.
【請求項2】前記絶縁層は、前記貫通孔内において、前
記基板表面と実質的に平行な表面を有することを特徴と
する請求項1に記載の電子放出素子。
2. The electron-emitting device according to claim 1, wherein the insulating layer has a surface in the through hole that is substantially parallel to the surface of the substrate.
【請求項3】前記貫通孔内に配置された前記電子放出層
の面は、前記絶縁層の前記基板表面と実質的に平行な表
面よりも前記第1の導電層側に存在することを特徴とす
る請求項2記載の電子放出素子。
3. The surface of the electron emission layer disposed in the through hole is located closer to the first conductive layer than the surface of the insulating layer substantially parallel to the surface of the substrate. The electron-emitting device according to claim 2.
【請求項4】前記貫通孔内に配置された前記第1の導電
層の表面が、前記絶縁層に覆われた前記第1の導電層の
表面と前記絶縁層との界面よりも前記基板表面に近く配
置されることを特徴とする請求項1〜3のうち何れか1
項に記載の電子放出素子。
4. The surface of the first conductive layer disposed in the through hole is the surface of the substrate rather than the interface between the surface of the first conductive layer covered with the insulating layer and the insulating layer. It is arranged close to the vehicle.
An electron-emitting device according to item.
【請求項5】前記絶縁層は、複数の絶縁性材料が積層さ
れてなることを特徴とする請求項1〜4のうち何れか1
項に記載の電子放出素子。
5. The insulating layer is formed by laminating a plurality of insulating materials.
An electron-emitting device according to item.
【請求項6】前記絶縁層をなす複数の絶縁性材料のうち
前記第1の導電層側に最も近接する層をなす絶縁性材料
は、シリコン窒化物を含むことを特徴とする請求項5記
載の電子放出素子。
6. The insulating material forming a layer closest to the first conductive layer side among the plurality of insulating materials forming the insulating layer includes silicon nitride. Electron-emitting device.
【請求項7】前記貫通孔の孔面が略円形であることを特
徴とする請求項1〜6のうち何れか1項に記載の電子放
出素子。
7. The electron-emitting device according to claim 1, wherein the through hole has a substantially circular hole surface.
【請求項8】前記貫通孔の孔面がライン形状をなすこと
を特徴とする請求項1〜6のうち何れか1項に記載の電
子放出素子。
8. The electron-emitting device according to claim 1, wherein a hole surface of the through hole has a line shape.
【請求項9】請求項1〜8のうち何れか1項に記載の電
子放出素子を複数個配して形成された電子源。
9. An electron source formed by arranging a plurality of electron-emitting devices according to any one of claims 1-8.
【請求項10】前記複数の電子放出素子がマトリクス配
線されてなることを特徴とする請求項9記載の電子源。
10. The electron source according to claim 9, wherein the plurality of electron-emitting devices are arranged in matrix.
【請求項11】請求項9又は10記載の電子源と、該電
子源から放出された電子によって画像を形成する画像形
成部材とを備えることを特徴とする画像形成装置。
11. An image forming apparatus, comprising: the electron source according to claim 9; and an image forming member that forms an image by electrons emitted from the electron source.
【請求項12】前記画像形成部材は、電子の衝突によっ
て発光する蛍光体であることを特徴とする請求項11に
記載の画像形成装置。
12. The image forming apparatus according to claim 11, wherein the image forming member is a phosphor that emits light by collision of electrons.
【請求項13】基板表面上に配置された第1の導電層
と、該第1の導電層上に配置され開口を有する絶縁層
と、該絶縁層上に配置され、前記絶縁層の開口と連通す
る開口を有する第2の絶縁層と、前記絶縁層の開口内に
位置し、前記第1の導電層上に配置された電子放出層と
を有する電子放出素子であって、 前記絶縁層側の端部に位置する前記第2の導電層の開口
の面積と、前記第1の導電層側の端部に位置する前記絶
縁層の開口の面積とが実質的に等しいことを特徴とする
電子放出素子。
13. A first conductive layer arranged on the surface of a substrate, an insulating layer arranged on the first conductive layer and having an opening, and an opening of the insulating layer arranged on the insulating layer. An electron-emitting device having a second insulating layer having an opening communicating therewith and an electron-emitting layer located in the opening of the insulating layer and arranged on the first conductive layer, wherein the insulating layer side The area of the opening of the second conductive layer located at the end of the second conductive layer and the area of the opening of the insulating layer located at the end on the side of the first conductive layer are substantially equal to each other. Emissive element.
【請求項14】前記開口内に位置する前記絶縁層の表面
の一部は、前記基板表面と実質的に平行な領域を有する
ことを特徴とする請求項13に記載の電子放出素子。
14. The electron-emitting device according to claim 13, wherein a part of the surface of the insulating layer located in the opening has a region substantially parallel to the surface of the substrate.
【請求項15】前記絶縁層の開口内に配置された前記電
子放出層の表面は、前記開口内に位置する前記絶縁層の
前記基板表面と実質的に平行な領域よりも前記第1の導
電層側に存在することを特徴とする請求項14記載の電
子放出素子。
15. The surface of the electron emission layer disposed in the opening of the insulating layer is located at the first conductive region more than a region of the insulating layer located in the opening substantially parallel to the substrate surface. 15. The electron-emitting device according to claim 14, which is present on the layer side.
JP2001200128A 2001-06-29 2001-06-29 Electron emitting element, electron source and image forming device Withdrawn JP2003016909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001200128A JP2003016909A (en) 2001-06-29 2001-06-29 Electron emitting element, electron source and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001200128A JP2003016909A (en) 2001-06-29 2001-06-29 Electron emitting element, electron source and image forming device

Publications (1)

Publication Number Publication Date
JP2003016909A true JP2003016909A (en) 2003-01-17

Family

ID=19037304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200128A Withdrawn JP2003016909A (en) 2001-06-29 2001-06-29 Electron emitting element, electron source and image forming device

Country Status (1)

Country Link
JP (1) JP2003016909A (en)

Similar Documents

Publication Publication Date Title
JP4741764B2 (en) Electron emitter
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
KR100435018B1 (en) Electron beam device
KR100542927B1 (en) Electron-emitting device, electron source and image-forming apparatus
JP2000311587A (en) Electron emitting device and image forming device
US6278233B1 (en) Image forming apparatus with spacer
JP2000285801A (en) Manufacture of electron emission element, electron source using electron emission element, and image formation device
JP4298156B2 (en) Electron emission apparatus and image forming apparatus
JP3689656B2 (en) Electron emitting device, electron source, and image forming apparatus
US20020003401A1 (en) Image forming apparatus for forming image by electron irradiation
JP2002093307A (en) Electron emission device and manufacturing method of the same, electron source and image forming apparatus
JP4810010B2 (en) Electron emitter
JP2003016907A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2003016913A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2003016909A (en) Electron emitting element, electron source and image forming device
JP2003092056A (en) Electron emitting element, electron source and image forming device
US7994701B2 (en) Electron-emitting device, electron source, image display apparatus, and manufacturing method of electron-emitting device
JP2003016919A (en) Electron emitting element, electron source, electron source assembly, and image forming device
JP2003016910A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2002124176A (en) Electron-emitting element, electron source and image forming device
JP2002100279A (en) Electron emission element, driving method thereof, electron source, and image forming device
JP2003109492A (en) Manufacturing method of electron emission element, electron source, and image forming device
JP2003016906A (en) Electron emitting element, electron source and image forming device
JP2003016908A (en) Electron emitting element, electron source and image forming device
JP2003109489A (en) Electron emission element, electron source, and image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902