JP2001167693A - Electron emission element, electron source and image forming device and method of fabricating electron emission element - Google Patents

Electron emission element, electron source and image forming device and method of fabricating electron emission element

Info

Publication number
JP2001167693A
JP2001167693A JP34941999A JP34941999A JP2001167693A JP 2001167693 A JP2001167693 A JP 2001167693A JP 34941999 A JP34941999 A JP 34941999A JP 34941999 A JP34941999 A JP 34941999A JP 2001167693 A JP2001167693 A JP 2001167693A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
electron
emission
layer
insulating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34941999A
Other languages
Japanese (ja)
Inventor
Shin Kitamura
伸 北村
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element having a high electron emission efficiency and a simple and easy structure, an electron source and an image forming device each having the electron emission element, and a method of fabricating the electron emission device. SOLUTION: A high potential electrode 5A is installed on a sidewall of an insulating layer 3C, and a low potential electrode 5B is installed on a sidewall of an insulating layer 3A. A recess portion 6 is formed in such a manner that the sidewall of the insulating layer 3B formed between the insulating layer 3A and the insulating layer 3C is receded inwardly from the sidewall of the high potential electrode layer 4 and the sidewalls of the insulating layers 3B and 3C. Between the high potential electrode 5A and the low potential electrode 5B, there is formed a gap serving as an electron emission portion.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、電子を放出するための電子放出素子、および電子放出素子を備えた電子源、および電子源を備えた画像形成装置、および電子放出素子の製造方法に関するものである。 The present invention relates to an electron-emitting device for emitting electrons, and an electron source having an electron emitting device, and an image forming apparatus having an electron source, and method for manufacturing the electron-emitting devices it is.

【0002】 [0002]

【従来の技術】従来、電子放出素子としては、大別して熱電子放出素子と冷陰極電子放出素子の2種類のものが知られている。 Conventionally, as the electron-emitting device, one of two types of thermionic emission devices and cold cathode electron-emitting devices are known roughly classified into. 冷陰極電子放出素子には電界放出型(以下、「FE型」という。)、金属/絶縁層/金属型(以下、「MIM型」という。)や表面伝導型電子放出素子等がある。 The field emission type cold cathode electron emission element (hereinafter. Referred to as "FE type"), metal / insulating layer / metal type (hereinafter, referred to as. "MIM type") is or surface conduction electron-emitting devices or the like.

【0003】FE型の例としては、W. [0003] Examples of FE type, W. P. P. Dyke Dyke
& W. & W. W. W. Dolan,”Field Emissi Dolan, "Field Emissi
on”,Advance in Electron P on ", Advance in Electron P
hysics,8,89(1956)あるいはC. hysics, 8,89 (1956) or C. A. A.
Spindt,”PHYSICAL Properti Spindt, "PHYSICAL Properti
es of thin−film field emi es of thin-film field emi
ssion cathodes with molyb ssion cathodes with molyb
denium cones”,J.Appl.Phy denium cones ", J.Appl.Phy
s. s. ,47,5248(1976)等に開示されたものが知られている。 , It is known those disclosed in 47,5248 (1976) or the like.

【0004】MIM型の例としては、C. [0004] As an example of the MIM type, C. A. A. Mea Mea
d,”Operation of Tunnel−Em d, "Operation of Tunnel-Em
ission Devices,”J. Apply. ission Devices, "J. Apply.
Phys. Phys. ,32,646(1961)等に開示されたものが知られている。 , It is known those disclosed in 32,646 (1961) and the like.

【0005】また、最近の例では、Toshiaki. [0005] In addition, a recent example, Toshiaki.
Kusunoki,”Fluctuation−fre Kusunoki, "Fluctuation-fre
e electron emission from e electron emission from
non−formed metal−insulato non-formed metal-insulato
r−metal(MIM)cathodes Fabr r-metal (MIM) cathodes Fabr
icated by low current Ano icated by low current Ano
dic oxidation”,Jpn.J.App dic oxidation ", Jpn.J.App
l. l. Phys. Phys. vol. vol. 32(1993)pp. 32 (1993) pp. L16 L16
95, Mutsumi suzuki etal ” 95, Mutsumi suzuki etal "
An MIM−Cathode Array for An MIM-Cathode Array for
Cathodeluminescent Displa Cathodeluminescent Displa
ys”,IDW'96,(1996)pp.529等が研究されている。 ys ", IDW'96, have been studied (1996) pp.529 and the like.

【0006】表面伝導型の例としては、エリンソンの報告(M.I.Elinson Radio Eng.E [0006] Examples of surface conduction type, Ellingson of the report (M.I.Elinson Radio Eng.E
lectron Phys. lectron Phys. ,10(1965))に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。 , 10 (1965)) There are such as those described in, this surface conduction electron-emitting device, a small-area thin film formed on a substrate, by passing a current parallel to the film surface, resulting electron emission advantage of the phenomenon.

【0007】表面伝導型素子では、前記のエリソンの報告に記載のSnO 2薄膜を用いたもの、Au薄膜を用いたもの、(G.Dittmer.Thin Solid [0007] In the surface conduction type element, those using a thin film of SnO 2 according to the Ellison reports those using Au thin film, (G.Dittmer.Thin Solid
Films,9,317(1972))、In 23 Films, 9,317 (1972)), In 2 O 3 /
SnO 2薄膜によるもの(M.Hartwell an By SnO 2 film (M.Hartwell an
d C. d C. G. G. Fonstad,IEEE Trans. Fonstad, IEEE Trans.
ED Conf. ED Conf. ,519(1983))等が報告されている。 , 519 (1983)) and the like have been reported.

【0008】特開平9−82214号公開公報には、表面伝導型電子放出素子の電子放出効率を向上させた例が報告されている。 [0008] JP-A-9-82214 publication, examples with improved electron emission efficiency of the surface conduction electron-emitting device have been reported.

【0009】ここで、効率とは、表面伝導型電子放出素子の一対の対向する素子電極に電圧を印加したときに流れる電流(以降素子電流Ifと呼ぶ)と、これに対する真空中に放出される電流(以降電子放出電流Ieと呼ぶ)との電流比をさす。 [0009] Here, efficiency refers to the current flowing when a voltage is applied to the pair of opposite element electrodes of the surface conduction electron-emitting device (hereinafter referred to as device current the If), are emitted into the vacuum to this It refers to the current ratio between the current (hereinafter referred to as the electron emission current Ie).

【0010】図14を用いてこの例について説明する。 [0010] This example will be described with reference to FIG. 14.
同図において、141は基板、142は電子放出部、1 In the figure, 141 is a substrate, 142 is an electron emitting portion, 1
43は導電性膜、144は陰極側素子電極、145は陽極側素子電極、146は間隙、147は電界補正電極である。 43 the conductive layer, 144 is a cathode-side device electrode, 145 is side device electrode, 146 gap, 147 is a field correction electrode.

【0011】表面伝導型電子放出素子においては、放出された電子が低電位電極と高電位電極で形成される電場内を運動するように構成されており、高電位電極上の電場の特異点によってアノード電極に到達する電子の割合、すなわち電子放出効率が左右される。 [0011] In the surface conduction electron-emitting device is emitted electrons are configured to move within the electric field formed by the low potential electrode and the high potential electrode, the singularity of the electric field on the high potential electrode electronic proportion of which reach the anode electrode, i.e. an electron emission efficiency is affected.

【0012】本例では、この電子放出効率を改善するために、低電位電極の外側に電界補正電極147を設置している。 [0012] In this example, in order to improve the electron emission efficiency, it is installed an electric field correcting electrode 147 to the outside of the low potential electrode.

【0013】これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性薄膜を予め「通電フォーミング」と呼ばれる通電処理によって電子放出部を形成するのが一般的であった。 [0013] In these surface conduction electron-emitting devices, to form the electron emission portion were common by energization process previously referred to as "energization forming" a conductive thin film before performing electron emission.

【0014】この通電フォーミングとは、前述した導電性薄膜の両側に電圧を印加して通電を行い、導電性薄膜を局部的に破壊、変形もしくは変質させて、電気的に高抵抗な状態の電子放出部を形成することである。 [0014] and the energization forming is performed energized by applying a voltage to both sides of the conductive thin film described above, the conductive thin film locally destroy, to deform or altered, electrically high resistance state electronic it is to form a discharge portion. なお、 It should be noted that,
電子放出部は導電性薄膜の一部に微小間隙が発生しており、その間隙付近から電子放出が行われる。 Electron emission portion is very small gap is generated in part of the conductive thin film, electrons are emitted from the vicinity of the gap.

【0015】ここで、素子によって間隙の位置が異なると、電子放出特性がバラついてしまうという問題かある。 [0015] Here, the position of the gap varies depending elements, there are a problem that the electron emission characteristics become varies.

【0016】この問題を解決する手段として、電子放出部である間隙位置を制御するという目的で、通電フォーミングを行なわずに間隙を形成した例として、特開平1 [0016] As means for solving this problem, for the purpose of controlling the clearance position is an electron-emitting region, as an example of forming a gap without energization forming, JP-1
−105445号公開公報や特開平9−55161号公開公報に開示されたように、垂直型の表面伝導型素子が提案されている。 -105445 No. As disclosed in publication and JP-A 9-55161 Patent Publication, a vertical type surface conduction type device is proposed.

【0017】この例は、図15に示すように、基板15 [0017] This embodiment, as shown in FIG. 15, the substrate 15
1上に両素子電極152と154の間に絶縁層153を介して段差が形成されており、電極対向部に形成された絶縁層153の側端面に電子放出部155を配置している。 1 on which a step is formed through the insulating layer 153 between the two device electrodes 152 and 154 are arranged an electron emitting portion 155 on the side end surface of the insulating layer 153 formed on the electrode facing portion.

【0018】また、特開平9−330646号公開公報に開示されたように、両素子電極の間に絶縁層が挟まれた構成となっている素子もある。 Further, as disclosed in JP-A 9-330646 Patent Publication, there is also a device has a structure in which an insulating layer is sandwiched between the two device electrodes.

【0019】さらに、電子放出特性を改善するために、 [0019] In addition, in order to improve the electron emission characteristics,
「活性化」と呼ばれる処理を行うことがある。 There is possible to perform a process called "activation". すなわち、この活性化の処理は、前記電子放出部の亀裂の周辺に炭素、炭素化合物(カーボン)からなる膜を形成するものであり、この活性化処理工程には、有機物質を含む雰囲気で素子にパルス電圧を印加し、炭素、炭素化合物を亀裂周辺部に堆積させる方法がある。 That is, the process of this activation, carbon around the crack of the electron emission portion, which forms a film made of a carbon compound (carbon), this activation process, device in an atmosphere containing organic substances the pulse voltage is applied to the carbon, there is a method for depositing a carbon compound on the cracking periphery.

【0020】ここで、電子源は、上記のような電子放出素子を複数具備して構成されるものである。 [0020] Here, the electron source is intended to be constituted by a plurality equipped with electron-emitting devices as described above.

【0021】従来、多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の表面電動型電子放出素子の両端(両素子電極)を配線(共通配線)にて各々結線した行を多数行配列(梯子状配列)した電子源が挙げられる(例えば、特開昭64−31332号公開公報、特開平1−2 [0021] Conventionally, a number of surface conduction electron-emitting device as an example of the sequence formed by arranging surface conduction electron-emitting devices in parallel, the wiring ends of individual surface electric electron-emitting devices (both device electrodes) multi-row arrangement of each connection row (ladder arrangement) electron sources are mentioned in (common wiring) (e.g., JP 64-31332 Patent Publication, Hei 1-2
83749号公開公報、特開平1−257552号公開公報等)。 83749 Publication Laid No. Hei 1-257552 Publication, etc.).

【0022】また、特に表示装置等の画像形成装置においては、近年、液晶を用いた平板型表示装置がCRTに替わって普及してきたが、自発光型でないため、バックライトを持たなければならない等の問題点があり、自発光型表示装置が望まれてきた。 Further, particularly in an image forming apparatus such as a display device, recently, although flat panel display device using a liquid crystal have become popular in place of CRT, because it is not self-luminous, etc. must have a back light There are problems, has self-luminous display device is desired.

【0023】自発光型表示装置としては、表面伝導型電子放出素子を多数配列した電子源と電子源より放出される電子によって、可視光を発光させる蛍光体とを組み合わせた表示装置である画像形成装置が挙げられる(例えば、USP5066883) [0023] As the self-luminous display device, an image formed by electrons emitted from the electron source and the electron source arranged a large number of surface conduction electron-emitting device, a display device combining a phosphor which emits visible light device and the like (e.g., USP5066883)

【0024】ここで、画像形成装置に用いられる表面伝導型電子放出素子においては、効率が高く電子放出特性が安定していることが望ましい。 [0024] In the surface conduction electron-emitting device used in the image forming apparatus, it is desirable that high efficiency electron emission characteristics are stable.

【0025】これは、電子放出効率の低い電子放出素子を画像形成装置に用いると、必要な放出電流を得るために大きな素子電流Ifが必要となり、その結果、消費電力が大きくなってしまったり、配線抵抗による電圧降下が大きくなり、輝度むらが生じる原因になるからである。 [0025] This, or the use of low electron-emitting device having electron emission efficiency in an image forming apparatus, requires a large device current If in order to obtain the emission current required, as a result, power consumption has become large, voltage drop becomes large due to the wiring resistance, since cause the resulting uneven brightness.

【0026】 [0026]

【発明が解決しようとする課題】しかしながら、上記のような従来技術の場合には、下記のような問題が生じていた。 [SUMMARY OF THE INVENTION However, in the case of the prior art as described above, have arisen the following problems.

【0027】上述した従来技術に係る表面伝導型電子放出素子においては、後述するように、電子放出部から放出された電子の多くが、直接アノード電極には向かわず、高電位側の導電性薄膜または素子電極に入射してしまう。 [0027] In the surface conduction electron-emitting device according to the prior art described above, as described later, a number of electrons emitted from the electron emission portion are not directed to the direct anode electrode, a conductive thin film on the high potential side or become incident on the device electrodes.

【0028】このうち、弾性散乱されたものは再びアノードに向かうが、かなりの部分が吸収されてしまうため、電子放出効率が低くなってしまう。 [0028] Among them, but towards the anode again those elastic scattering, because is absorbed a significant portion, the electron emission efficiency becomes low.

【0029】従って、直接アノードへ向かう電子の割合を増やすことと、上記高電位側の導電性薄膜ないし、素子電極上での弾性散乱の効率を向上させることが、電子放出効率の改善の方法として考えられる。 [0029] Therefore, the increasing the proportion of electrons toward the direct anode, to no conductive thin film of the high potential side, making it possible to improve the efficiency of elastic scattering on the device electrodes, as a method for improving the electron emission efficiency Conceivable.

【0030】なお、前記特開平9−82214号公開公報に開示された技術のように補正電極を設置した素子においては、電子放出効率は向上するものの、補正電極の電位が高く駆動上問題があり、十分な解決には至っていなかった。 [0030] Note that, in installed an element correction electrode as described above is disclosed in JP-A 9-82214 Patent Publication technique, although the electron emission efficiency is improved, there is the potential high driving problem of correcting electrode , it did not reach the adequate solution.

【0031】本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、簡易な構成で電子放出効率の高い電子放出素子、およびこれを備えた電子源、およびこれを備えた画像形成装置、および電子放出素子の製造方法を提供することにある。 [0031] The present invention has been made to solve the above problems of the prior art, the electron source it is an object of high electron emission efficiency by a simple structure electron-emitting device, and with this, and an image forming apparatus having the same, and to provide a method of manufacturing an electron-emitting device.

【0032】 [0032]

【課題を解決するための手段】上記目的を達成するために本発明にあっては、第1の側壁面を有する第1の層と、前記第1の側壁面の延長面上に、その面が略一致する第2の側壁面を有する第2の層と、 前記第1の側壁面および第2の側壁面よりも内部に凹んだ位置に、その面が設けられる第3の側壁面を有し、かつ、前記第1の層と第2の層との間に設けられる第3の層と、を備えた電子放出素子であって、前記第1の側壁面上に高電位電極を設けると共に、前記第2の側壁面上に低電位電極を設け、これらの電極間の間隙を電子放出部とすることを特徴とする。 In the present invention in order to achieve the above object, there is provided a means for solving], a first layer having a first side wall surface, on an extension plane of the first side wall surface, the surface Yes There a second layer having a second side wall surface substantially coincides, the first position recessed inside than the side wall surface and the second side wall surface of the third side wall surface to which the surface is provided together with, and said first layer and a third layer provided between the second layer, an electron-emitting device comprising a, providing the high-potential electrode on the first side wall surface the low potential electrode provided on the second side wall surface, the gap between the electrodes, characterized in that the electron emission portion.

【0033】従って、低電位電極から高電位電極に向かって放出された電子は、第1の層の厚さ分しか弾性散乱を行わないため、高電位電極に吸収される割合が減ると共に、第2の側壁面の位置が凹んでいる分だけ沿面距離が増し、リーク電流を低減できる。 [0033] Therefore, electrons emitted toward the high potential electrode from the low potential electrode, because the thickness of the first layer partial only perform elastic scattering, together with the proportion that is absorbed into the high potential electrode is reduced, the creepage distance is increased by the amount of the position of the second side wall surface is recessed, the leakage current can be reduced. また、第1の層と第2の層との間に設けられる第3の層の側壁面が凹んだ位置にあるような構造(リセス構造)部に、高電位電極及び低電位電極を設けて、これらの間を電子放出部としたことで、電子放出部の位置制御を簡易な構成で容易に行うことができる。 Further, in the structure (recess structure) portion as in the third position recessed side wall surface of the layer provided between the first layer and the second layer, by providing a high potential electrode and the low potential electrode , between these that form an electron emitting portion, it is possible to easily control the position of the electron-emitting portion with a simple configuration.

【0034】基板上に積層された低電位電極層と、該低電位電極層上に積層された絶縁層と、該絶縁層上に積層された高電位電極層と、を備え、前記高電位電極は前記高電位電極層と電気的に接続され、かつ、前記低電位電極は前記低電位電極層と電気的に接続されると良い。 [0034] and the low potential electrode layer laminated on a substrate, comprising: a low stacked on potential electrode layer on the insulating layer, and the high potential electrode layer laminated on the insulating layer, and the high potential electrode it may is connected to the high potential electrode layer electrically, and the low-potential electrode is connected to the low-potential electrode layer electrically.

【0035】前記絶縁層が、前記第1の層,第2の層および第3の層から構成されると良い。 [0035] The insulating layer is the first layer, it may be composed of the second and third layers.

【0036】前記高電位電極層が前記第1の層であり、 [0036] the high-potential electrode layer is the first layer,
前記絶縁層が、前記第2の層および第3の層から構成されると良い。 The insulating layer, may be composed of the second and third layers.

【0037】前記第1の層側から第2の層側を見た場合に、前記低電位電極が前記高電位電極に取り囲まれていると良い。 [0037] When viewed second layer side from the first layer side, the good low-potential electrode is surrounded by the high potential electrode.

【0038】前記第1の層,第2の層および第3の層を貫通する貫通孔を形成することによって、この貫通孔の内周面の一部を前記第1の側壁面とすると共に、該貫通孔の内周面の他の一部を前記第2の側壁面として、これらの側壁面上にそれぞれ高電位電極および低電位電極を設けて、該低電位電極が高電位電極に取り囲まれるようにすると良い。 [0038] The first layer, by forming the second layer and the third layer through hole passing through, with a portion of the inner peripheral surface of the through hole and the first side wall surface, another part of the inner peripheral surface of the through hole as the second side wall surface, respectively on these side wall surfaces by providing a high potential electrode and the low-potential electrode, the low potential electrode is surrounded by the high potential electrode it may be so.

【0039】前記高電位電極および低電位電極は、貫通孔内周の周方向の一部にのみ設けて、該周方向の一部にのみ前記電子放出部が形成されるようにすると良い。 [0039] the high-potential electrode and the low-potential electrode is provided only on a part of circumferential direction of the through hole periphery, may be as the electron emission portion only on a part of the peripheral direction is formed.

【0040】前記高電位電極層を方形状に形成し、該高電位電極層の一対の両端側に、それぞれ電子放出部を設けると共に、前記両端側に、それぞれ低電位電極層が広がるように各層を配置すると良い。 [0040] formed in a square shape the high-potential electrode layer, a pair of opposite ends of the high potential electrode layers, with each providing the electron-emitting portion, the both end sides, each layer such that each low potential electrode layer spreads it may be disposed of.

【0041】前記高電位電極層を方形状に形成し、該高電位電極層の一対の両端のうちのいずれか片端のみに電子放出部を設けると共に、前記両端側に、それぞれ低電位電極層が広がるように各層を配置すると良い。 [0041] forming the high potential electrode layers in a square shape, provided with an electron emitting portion only in either one end of a pair of opposite ends of the high potential electrode layer, the both ends, respectively low potential electrode layer it may be disposed to each layer so as to spread.

【0042】表面伝導型の電子を放出する素子であると良い。 [0042] may is an element that emits electrons of the surface conduction type.

【0043】また、本発明の電子源にあっては、上記の電子放出素子を複数配置することを特徴とする。 [0043] Further, in the electron source of the present invention is characterized by providing a plurality of the above electron-emitting device.

【0044】前記電子放出素子がマトリクス配線されていると良い。 [0044] or when the electron-emitting devices are matrix-wired.

【0045】また、本発明の画像形成装置にあっては、 Further, in the image forming apparatus of the present invention,
上記の電子源を備えると共に、該電子源から放出された電子によって画像を形成する画像形成部材を備えることを特徴とする。 Provided with a electron source described above is characterized in that it comprises an image forming member for forming an image by electrons emitted from the electron source.

【0046】前記画像形成部材は、電子の衝突によって発光する蛍光体であると良い。 [0046] The image forming member may is a phosphor which emits light by collision of electrons.

【0047】また、本発明の電子放出素子の製造方法にあっては、第1の層,第2の層および第3の層が積層された3層構造を有し、これらの層の側壁面側に電子放出部が設けられる電子放出素子の製造方法であって、前記第3の層は、第1の層および第2の層とは異なる材料から構成すると共に、第2の層,第3の層および第1の層の順に積層する積層工程の後に、前記第2の層のみを所定量だけ選択エッチングしてリセス構造を形成する工程と、その後、リセス位置に電子放出部が形成されるように、第1の層および第2の層の側壁面にそれぞれ導電性薄膜を被覆する工程と、を備えることを特徴とする。 Further, in the method of manufacturing an electron-emitting device of the present invention, a first layer, a three-layer structure in which the second and third layers are laminated, the side wall surfaces of these layers a method of manufacturing an electron-emitting device the electron emission portion on the side are provided, the third layer, with the first and second layers are composed of different materials, the second layer, the third after the layers and a first laminating step of laminating in the order of the layers, forming a recess structure only the second layer was only selectively etched a predetermined amount, then the electron emission portion in the recess position is formed as characterized by comprising the step of coating the respective conductive thin film on the sidewall surfaces of the first and second layers, the.

【0048】前記第1の層,第2の層および第3の層は、絶縁層であると良い。 [0048] The first layer, the second layer and the third layer, may is an insulating layer.

【0049】前記第1の層は、前記導電性薄膜に電気的に接続される高電位電極層であり、前記第2の層および第3の層は、絶縁層であると良い。 [0049] The first layer is a high-potential electrode layer electrically connected to the conductive thin film, the second layer and the third layer may is an insulating layer.

【0050】 [0050]

【発明の実施の形態】以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。 Referring to DETAILED DESCRIPTION OF THE INVENTION drawings will be exemplified in detail preferred embodiments of the present invention. ただし、この実施の形態に記載されている構成部品の寸法、 However, the dimensions of the components described in this embodiment,
材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。 Material, shape, and relative arrangement, unless otherwise specifically noted, are not intended to limit the scope of the invention.

【0051】まず、本発明の実施の形態に係る電子放出素子を備えた装置の機構について説明する。 The first described mechanism of the apparatus having an electron emitting device according to an embodiment of the present invention.

【0052】本発明の効率の向上についての説明を行う前に表面伝導型電子放出素子における電子の運動について述べる。 [0052] described electron motion in the surface conduction electron-emitting device before performing the explanation of the improved efficiency of the present invention. 始めに、図16を用いて平面型の素子について説明する。 First, a description will be given planar element with reference to FIG.

【0053】電子放出素子から距離Hを隔てて陽極16 [0053] at a distance H from the electron-emitting device anode 16
3を構成したときに、素子高電位電極161と素子低電位電極162の間に印加される電圧をVfとし、素子低電位電極162と陽極(アノード)163との間に印加されている電圧Vaを印加する構成において、SID When 3 to constitute a voltage is applied between the element high potential voltage applied between the electrode 161 and the device low-potential electrode 162 and Vf, the element low potential electrode 162 and the anode (anode) 163 Va in the configuration of applying a, SID
98 Digest、Okuda,et. 98 Digest, Okuda, et. alによると、素子にはnmオーダーの間隙があり、この素子にV According to al, the element there is a gap of nm order, V to this element
fを印加すると低電位電極の先端から対向する高電位電極に向かって電子が放出され、電子が高電位電極の先端部で電子が等方的に散乱することが分かっている。 The application of f electrons toward the high potential electrode opposing the tip of the low potential electrode is released electrons an electron at the tip of the high potential electrode is found to be scattered isotropically.

【0054】同図において、164は駆動電圧Vfと等しい等電位面、165はVfよりも高い等電位面である。 [0054] In the figure, 164 is an equipotential surface is equal to the driving voltage Vf, 165 is a high equipotential surface than Vf.

【0055】電子放出部周辺にこのような電位分布があるために、放出された電子の多くは高電位電極上で数回の弾性散乱(多重散乱)が繰り返され、特徴距離Xsを越えた電子が陽極163に到達する。 [0055] the peripheral electron-emitting portion to have such potential distributions, many of the emitted electrons several elastic scattering on the high potential electrode (multiple scattering) is repeated, electrons beyond the characteristic distance Xs but to reach the anode 163.

【0056】ここで、Xs=HVf/(πVa)であり、例えばVa=10[KV],Vf=15[V],H [0056] Here, an Xs = HVf / (πVa), for example, Va = 10 [KV], Vf = 15 [V], H
=2[mm]では、Xsは、約1μm程度である。 = In 2 [mm], Xs is approximately 1 [mu] m.

【0057】効率は、多重散乱による電子がXsを越えるまでの間、多重散乱によって高電位電極に一部吸収されることによる電子数の減少に支配されている。 [0057] efficiency, until beyond the electrons by multiple scattering Xs, are dominated by decreasing the number of electrons by being partially absorbed to the high potential electrode by multiple scattering.

【0058】数十eV程度の電子の散乱に伴い散乱される割合βについては明らかでないが、一回につき0.1 [0058] is not clear about the rate β that is scattered due to the scattering of electrons on the order of several tens of eV, at a time 0.1
から0.5程度と見積もられている。 It is estimated that about 0.5 from.

【0059】このような散乱機構で、βが1以下であることから、真空中に取り出される電子の量はべき乗で減少していくことが分かる。 [0059] In such a scattering mechanism, since β is 1 or less, the amount of electrons being removed in a vacuum it is understood that decreases in power.

【0060】そこで、効率を向上させるには、Xs内において電子が高電位電極に散乱されないような構成にする必要がある。 [0060] Therefore, in order to improve the efficiency, it is necessary to that electrons are not scattered to the high potential electrode configurations within the Xs.

【0061】次に、図17を用いて、本発明の実施の形態に係る電子放出素子における電子の運動について説明する。 Next, with reference to FIG. 17, a description will be given of an electronic motion in an electron-emitting device according to an embodiment of the present invention.

【0062】図示のように、素子電極間に段差を設け、 [0062] As shown, a step is provided between the element electrodes,
その段差側壁に電子放出部を配置すると、低電位電極1 Placing an electron emitting portion on the stepped side walls, a low potential electrode 1
72から放出された電子は、平面型の場合と同様に、高電位電極171上で多重散乱を繰り返すが、高電位電極層の上面においては、散乱しようとした電子が、高電位電極171に衝突されずにそのまま陽極(アノード)1 The electrons emitted from the 72, similar to the case of the flat, is repeated multiple scattering on the high potential electrode 171, the upper surface of the high-potential electrode layer, electrons, collide with the high potential electrode 171 attempts to scatter as it is the anode to Sarezu (anode) 1
73に向かう。 Toward the 73.

【0063】なお、図中、174は駆動電圧Vfと等しい等電位面、175はVfよりも高い等電位面である。 [0063] In the figure, 174 is an equipotential surface is equal to the driving voltage Vf, 175 is a high equipotential surface than Vf.

【0064】このため、高電位電極171の端部の位置から高電位電極171の層の上部までの長さ(図中T [0064] Therefore, the length (in the figure T from the position of the end of the high potential electrode 171 to the top of the layer of the high potential electrode 171
1)を前述の特徴距離Xsよりも出来るだけ小さい値になるように構成することで、多重散乱による効率の減少を防ぐことが可能となる。 1) The by configured to be smaller by a value can than the characteristic distance Xs of the foregoing, it is possible to prevent a reduction in efficiency due to multiple scattering.

【0065】本発明は、散乱により高電位電極に吸収されてしまう電子を減少させて、効率を向上させるという目的を達成するために、電子放出部である間隙と高電位電極の位置制御を、単純な構成で実現されるように鋭意検討されたものである。 [0065] The present invention reduces the electrons is absorbed by the high potential electrode due to scattering, in order to achieve the object of improving the efficiency, the position control of the gap and the high potential electrode which is an electron-emitting region, those which are intensively studied as realized with a simple structure.

【0066】次に、効率向上を可能とした本実施の形態に係る電子放出素子の構成等について述べる。 Next, there will be described a configuration and the like of the electron-emitting device according to this embodiment which enables increased efficiency.

【0067】図1(a)は本発明の実施の形態に係る電子放出素子の平面的模式図であり、図1(b)は図1 [0067] Figure 1 (a) is a planar schematic view of an electron emission device according to an embodiment of the present invention, FIG. 1 (b) Figure 1
(a)におけるA−A線での断面図である。 It is a sectional view taken along the line A-A in (a). また、図2 In addition, FIG. 2
はこの素子を駆動させた様子を示す模式図である。 Is a schematic view showing a state of driving the device.

【0068】図1中、2は低電位電極層、3A,3B, [0068] In FIG. 1, the second low-potential electrode layer, 3A, 3B,
3Cは絶縁層、4は高電位電極層であり、5Aは高電位電極層4に電気的に接続された導電性材料で形成された高電位電極であり、絶縁層3Cの側壁面(第1の側壁面)上に設けられており、5Bは低電位電極層2に電気的に接続された導電性材料で形成された低電位電極であり、絶縁層3Aの側壁面(第2の側壁面)上に設けられており、6は段差側壁において絶縁層3Bの側壁面(第3の側壁面)を高電位電極層4の側壁面及び絶縁層3 3C is an insulating layer, 4 is a high-potential electrode layer, 5A is a high-potential electrode formed of a conductive material is electrically connected to the high potential electrode layer 4, the side wall surface of the insulating layer 3C (first provided on the side wall surface) of, 5B is a low potential electrode formed of a conductive material which is electrically connected to the low potential electrode layer 2, the side wall surface of the insulating layer 3A (second side wall surface ) provided on, 6 is a side wall surface and the insulating layer 3 of the side wall surface of the insulating layer 3B in the step side wall (third side wall surface) high potential electrode layer 4
B,3Cの側壁面に比べて内部に凹むように後退させたリセス部、7は電子放出部となる間隙である。 B, recessed portion is retracted so as to be recessed inside than the side wall surface of the 3C, 7 is a gap serving as an electron emission portion. なお、図1の構成の場合には、絶縁層3Aが第2の層に相当し、 In the case of the configuration of FIG. 1, the insulating layer 3A corresponds to the second layer,
絶縁層3Bが第3の層に相当し、絶縁層3Cが第1の層に相当する。 Insulating layer 3B corresponds to a third layer, the insulating layer 3C corresponds to the first layer.

【0069】また、図2において、Vfは素子高電位電極と素子低電位電極の間に印加される電圧、Ifはこの時流れる素子電流、Vaは素子低電位電極と陽極(アノード)8の間に印加されている電圧、Ieは電子放出電流である。 [0069] Further, in FIG. 2, Vf is a voltage applied between the element high potential electrode and the device low potential electrode, If the device current flowing at this time, Va is between the element low potential electrode and the anode (anode) 8 voltage applied to, Ie is an electron emission current.

【0070】このような配置において、電子の放出部の拡大模式図を図3に示す。 [0070] shown in such an arrangement, the enlarged schematic view of the electron emission portion in Fig. 図3において、Dは高電位電極5Aと低電位電極5Bとの間の間隙距離、T1は間隙7の高電位電極5Aの端部位置から高電位電極層4の上部までの距離、T2は間隙7の低電位電極5Bの端部位置から低電位電極層2の表面までの間の距離である。 In FIG. 3, D is the gap distance between the high potential electrode 5A and the low potential electrode 5B, T1 is the distance from the end position of the high potential electrode 5A gap 7 to the top of the high potential electrode layer 4, T2 is a gap from the end position of the low potential electrode 5B of 7 is the distance between to the surface of the low potential electrode layer 2.

【0071】なお、高電位電極とは、広い意味では、高電位電極層4と導電性材料から形成された高電位電極5 [0071] Note that the high potential electrode, in a broad sense, the high potential electrode 5 formed from the high-potential electrode layer 4 and the conductive material
Aを含む電気的に高電位側に接続された全ての電極を意味するものであり、同様に、低電位電極とは、広い意味では、低電位電極層2と導電性材料から形成された低電位電極5Bを含む電気的に低電位側に接続された全ての電極を意味するものである。 It is intended to mean any electrode which is electrically connected to the high potential side including A, Similarly, the low and the low potential electrode, in a broad sense, which is formed from the low-potential electrode layer 2 and the conductive material it is intended to mean any electrode which is electrically connected to the low potential side including the potential electrode 5B.

【0072】この素子にVfを印加すると、図3における低電位電極5Bの先端から対向する高電位電極5Aに電子31が放出され、放出された電子31は、高電位電極5Aの先端部で再び等方的に散乱する。 [0072] Upon application of Vf to the device, electrons 31 are emitted to the high potential electrode 5A facing the tip of the low potential electrode 5B in FIG. 3, the electron 31 emitted again at the tip of the high potential electrode 5A isotropically scattered.

【0073】高電位電極5Aで散乱された電子32の多くは、前述の通り、高電位電極5Aで数回の弾性散乱(多重散乱)が繰り返されるが、高電位電極層4の上部では電子が散乱できずに陽極側に飛び出す。 [0073] Many of the high potential electrode 5A electrons 32 scattered by, as described above, the number of times of elastic scattering in the high potential electrode 5A (multiple scattering) is repeated, the electrons in the upper part of the high potential electrode layer 4 pops out on the anode side can not be scattered.

【0074】散乱した電子の飛行距離は、最大で間隙幅Dの200倍程度、または前述の特徴距離Xsと見積もられており、T1を間隙幅Dの200倍または特徴距離Xsよりもできるだけ小さくする事で陽極側に向かう電子を増加させる事ができる。 [0074] flight distance of the scattered electrons, 200 times the gap width D at the maximum, or are estimated with the aforementioned characteristic distance Xs, as small as possible than 200-fold or characteristic distance Xs of the gap width D of T1 it can increase the electrons towards the anode side to that with.

【0075】これまで説明したように、多重散乱に関わるパラメータとしてT1が重要である。 [0075] As has been described, T1 is an important parameter related to multiple scattering.

【0076】図18はT1と効率との関係を示す図であり、同図において、縦軸は効率(Ie/If)、横軸はlogT1である。 [0076] Figure 18 is a diagram showing the relation between T1 and efficiency, in the figure, the vertical axis represents efficiency (Ie / If), the horizontal axis is LogT1.

【0077】これによると、T1が大きくなるに伴い効率が低下していき、間隙位置が低電位電極層近くなると、より効率の低下が顕著となっている事がわかる。 [0077] According to this, will reduce efficiency due to T1 increases, the clearance position is close low potential electrode layer, it is understood that more reduction in efficiency is remarkable.

【0078】素子構造を、上記のように、低電位電極層上に絶縁層と高電位電極層が積層された段差構造にし、 [0078] The device structure, as described above, the step structure in which the insulating layer and the high potential electrode layer laminated on the low-potential electrode layer,
段差側壁に間隙を配置すると、T1は高電位電極層の膜厚と、段差側壁の間隙位置とで定義される。 Placing a gap stepped sidewalls, T1 is defined by the thickness of the high potential electrode layer, and the clearance position of the step side wall.

【0079】高電位電極層の膜厚は寄生抵抗を考慮し、 [0079] The film thickness of the high-potential electrode layer is the parasitic resistance,
駆動電圧によって適宜選択され、本実施の形態の構成では、通常の薄膜堆積技術により容易に制御可能である。 Is appropriately selected by the driving voltage, in the configuration of the present embodiment, it can be easily controlled by conventional thin film deposition techniques.
さらに、本実施の形態では絶縁層側壁にリセスを形成する事により、間隙位置を高電位電極直下にする事が可能である。 Further, in this embodiment by forming a recess in an insulating layer sidewall, it is possible to the clearance position directly below the high potential electrode.

【0080】このようにして、T1の制御が可能であり、高効率な電子放出素子が提供できる。 [0080] In this way, it is possible to control the T1, highly efficient electron emitting device can be provided.

【0081】以上述べた本発明の実施の形態に係る電子放出素子について、更に詳細に説明する。 [0081] The electron-emitting device according to an embodiment of the above mentioned present invention will be described in detail.

【0082】図4を参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。 [0082] With reference to FIG. 4, an example of a method of manufacturing an electron-emitting device according to an embodiment of the present invention. 図4は、 Figure 4,
本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。 The manufacturing process of the electron-emitting device according to an embodiment of the present invention is a schematic diagram showing the order.

【0083】まず、予め、その表面を十分に洗浄した、 [0083] First of all, in advance, was washing the surface sufficiently,
石英ガラス,Na等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板等にスパッタ法等によってSiO 2を積層した積層体,アルミナ等のセラミックス等の絶縁性の基板1上に低電位電極層2を積層する。 Quartz glass, glass having a reduced content of impurities such as Na, blue plate glass and a laminate obtained by laminating SiO 2 by sputtering or the like on a silicon substrate or the like, a low potential on the substrate 1 of insulating ceramics such as alumina the electrode layer 2 is laminated.

【0084】ここで、低電位電極層2は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成されるものである。 [0084] Here, the low potential electrode layer 2 generally has conductivity, an evaporation method, a general vacuum film forming technique such as sputtering, is that formed by photolithography.

【0085】低電位電極層2の材料は、例えば、Be, [0085] The low potential electrode layer 2 material is, for example, Be,
Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W,
Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,Si Al, Cu, Ni, Cr, Au, Pt, metal or alloy material such as Pd, TiC, ZrC, HfC, TaC, Si
C,WC等の炭化物、HfB C, and WC, etc., HfB 2 ,ZrB 2 ,LaB 6 ,C 2, ZrB 2, LaB 6, C
eB 6 ,YB 4 ,GdB 4等の硼化物、TiN,ZrN, eB 6, YB 4, GdB borides such as 4, TiN, ZrN,
HfN等の窒化物、Si,Ge等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が適宜選択される。 Nitrides such as HfN, Si, a semiconductor such as Ge, an organic polymer material, amorphous carbon, graphite, diamond-like carbon, diamond carbon and carbon compounds were dispersed, and the like are selected appropriately.

【0086】また、低電位電極層2の厚さとしては、数十nmから数mmの範囲で設定され、好ましくは数百n [0086] The thickness of the low potential electrode layer 2 is set in a range of a few mm from a few tens of nm, preferably several hundred n
mから数μmの範囲で選択される。 It is selected from the range of a few μm from m.

【0087】次に、低電位電極層2に続いて絶縁層3A [0087] Next, the insulating layer 3A Following the low potential electrode layer 2
を堆積する。 Depositing a. ここで、絶縁層3Aは、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成され、 Here, the insulating layer 3A, the general vacuum deposition method such as sputtering, CVD method, is formed by a vacuum deposition method,
その厚さとしては、数nmから数十μmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。 As the thickness is set in a range of several tens of μm from several nm, it is preferably selected in the range of several tens nm to several hundred nm.

【0088】続いて、絶縁層3A上に後にリセス部分となる絶縁層3Bをスパッタ法等の一般的な真空成膜法、 [0088] Then, a general vacuum film formation method such as sputtering an insulating layer 3B which is a later recessed portion on the insulating layer 3A,
CVD法、真空蒸着法で形成する。 CVD method to form a vacuum deposition method. その厚さとしては、 As the thickness,
数nmから100nmの範囲で設定され、好ましくは数nmから30nmの範囲から選択される。 Is set in a range of several nm to 100 nm, it is preferably selected from a range of several nm to 30 nm.

【0089】更に、絶縁層3Bに続いて絶縁層3Cを堆積する。 [0089] Further, depositing an insulating layer 3C Following insulating layer 3B. 絶縁層3Cは、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成され、その厚さとしては、数nmから100nmの範囲で設定され、好ましくは数nmから30nmの範囲で選択される。 Insulating layer 3C, the general vacuum deposition method such as sputtering, CVD method, is formed by a vacuum deposition method so as to have a thickness set in a range of several nm to 100 nm, preferably from several nm 30 nm of It may be selected from the range.

【0090】なお、上記の絶縁層3Bは絶縁層3Aと3 [0090] Note that the insulating layer 3B is an insulating layer 3A and 3
Cに対し、あるエッチャントにより選択的にエッチングできる材料を適宜選択し、絶縁層3Aと3Bは、例えばSiO 2等絶縁性材料で構成する事がてき、絶縁層3B To C, and selecting a material can be selectively etched by a certain etchant appropriate, insulating layer 3A and 3B, for example text be constituted of SiO 2 or the like insulating material, the insulating layer 3B
は例えばSi 34や、リン濃度の高いPSG、ホウ素濃度の高いBSG膜等で構成する事ができる。 It can will be composed of, for example, Si 3 N 4 and a high phosphorus concentration PSG, high boron concentration BSG film.

【0091】更に、前記絶縁層3Cに続き高電位電極層4を堆積する。 [0091] Further, to deposit high-potential electrode layer 4 Following the insulating layer 3C.

【0092】この高電位電極層4は、前記低電位電極層2と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。 [0092] The high potential electrode layer 4, the has conductivity similarly to the low potential electrode layer 2, an evaporation method, a general vacuum film forming technique such as sputtering, is formed by photolithography.

【0093】高電位電極層4の材料は、例えば、Be, [0093] The material of the high potential electrode layer 4, for example, Be,
Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W,
Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,Si Al, Cu, Ni, Cr, Au, Pt, metal or alloy material such as Pd, TiC, ZrC, HfC, TaC, Si
C,WC等の炭化物、HfB C, and WC, etc., HfB 2 ,ZrB 2 ,LaB 6 ,C 2, ZrB 2, LaB 6, C
eB 6 ,YB 4 ,GdB 4等の硼化物、TiN,ZrN, eB 6, YB 4, GdB borides such as 4, TiN, ZrN,
HfN等の窒化物、Si,Ge等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。 Nitrides such as HfN, Si, a semiconductor such as Ge, an organic polymer material, amorphous carbon, graphite, diamond-like carbon, is suitably selected from carbon and carbon compounds were dispersed diamond like.

【0094】高電位電極層4の厚さとしては、数十nm [0094] The thickness of the high-potential electrode layer 4, a few tens of nm
から数mmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。 Is set in the range of several mm, it is preferably selected in the range of several tens nm to several hundred nm.

【0095】低電位電極層2及び高電位電極層4は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、高電位電極層4は低電位電極層2 [0095] low potential electrode layer 2 and the high potential electrode layer 4 may be of different materials in the same material, or may be heterologous way even in the same forming method but the high potential electrode layer 4 is low potential electrode layer 2
に比べてその膜厚が薄い範囲で設定される場合があり、 May the film thickness is set in a thin range as compared with,
低抵抗材料が望ましい。 Low-resistance material is desirable.

【0096】これまでの製造工程で製造された様子を図4(a)に示している。 [0096] The hitherto state produced by the production process of that shown in Figure 4 (a).

【0097】次に、フォトリソグラフィー技術により、 [0097] Next, by photolithography,
堆積膜である絶縁層3A,3B,3C及び高電位電極層4の一部が基板1から取り除かれた段差構造が形成される。 The deposited film is a dielectric layer 3A, 3B, a portion of 3C and the high potential electrode layer 4 is stepped structure that has been removed from the substrate 1 is formed. ただし、本エッチング工程は、低電位電極層2の上面まで停止しても良いし、低電位電極層2の一部がエッチングされても良い。 However, the etching process may be stopped until the upper surface of the low potential electrode layer 2, a portion of the low potential electrode layer 2 may be etched.

【0098】ここで、低電位電極層2が下部電極、高電位電極層4が上部電極となる。 [0098] Here, the low potential electrode layer 2 is a lower electrode, a high potential electrode layer 4 serving as the upper electrode.

【0099】素子電極長さL1(図1(a)参照)は、 [0099] device electrode length L1 (see FIG. 1 (a)),
素子を構成する材料や抵抗値、電子放出素子の配置により適宜設定される。 Materials and the resistance value constituting the device is appropriately set by the arrangement of the electron-emitting device. 通常は、数μmから数百μmの範囲から選択される。 Normally, it is selected from the range of several μm several hundred μm of.

【0100】上述した段差の形成手法としては、フォトレジストのスピンコーティング、マスクパターンの露光及び現像を行い、ウェットエッチングもしくはドライエッチングで絶縁層3A,3B,3C及び高電位電極層4 [0100] As the forming method of the step described above, the spin coating of photoresist, exposure and development of a mask pattern, the insulating layer 3A by wet etching or dry etching, 3B, 3C and the high potential electrode layer 4
の一部が取り除かれる。 Part of it is removed.

【0101】このエッチング工程においては、平滑かつ垂直なエッチング面が望ましく、それぞれの電極及び絶縁層の材料に応じて、エッチング方法を選択すれば良い。 [0102] In this etching process, a smooth and vertical etching surface is desirable, depending on the material of the respective electrodes and the insulating layer may be selected etching method.

【0102】これまでの製造工程で製造された様子を図4(b)に示している。 [0102] The hitherto state produced by the production process of that shown in Figure 4 (b).

【0103】続いてウェットエッチング等により段差側壁にリセス構造6を形成する。 [0103] Subsequently to form a recess structure 6 on the step side wall by wet etching or the like.

【0104】エッチング方法として、例えば、高電位電極層4の材料としてTa、絶縁層3A,3Cの材料としてSiO 2 、絶縁層3Bの材料としてPSG(リン濃度10%)を選択し、エッチャントとしてHF(48 [0104] As the etching method, for example, select a Ta as the material of the high-potential electrode layer 4, the insulating layer 3A, SiO 2 as the material of the 3C, PSG as a material of the insulating layer 3B (phosphorus concentration 10%), HF as an etchant (48
%):NH 4 F(40%)=1:10の割合の溶液を純水で1%に希釈した物を用いてエッチングすると、絶縁層3Bが選択的にエッチングされ段差側壁から絶縁層3 %): NH 4 F (when etched with a 40%) = 1:10 solution of the proportion of those diluted to 1% with pure water, insulating layer 3 from the stepped sidewall insulating layer 3B is selectively etched
Bのみが後退し、リセス構造が形成される。 Only B is retracted, the recess structure is formed.

【0105】これまでの製造工程で製造された様子を図4(c)に示している。 [0105] This is shown to state produced in the manufacturing process of FIG. 4 (c).

【0106】なお、この製造工程の他例としては、高電位電極層4にTa等を、絶縁層3A,3CにSiO2、 [0106] As another example of the manufacturing process, the Ta or the like to the high potential electrode layer 4, the insulating layer 3A, the 3C SiO2,
絶縁層3BにSi 34を選択し、熱リン酸でエッチングするなど、エッチャントと高電位電極層4、絶縁層3 Select Si 3 N 4 insulating layer 3B, such as etching with hot phosphoric acid etchant and the high potential electrode layer 4, the insulating layer 3
A,3B及び3Cの材料を適宜選択することができる。 A, it can be appropriately selected 3B and 3C of the material.

【0107】このリセス構造があるために、後にこの部分に電子放出部が形成される事になる。 [0107] Because of this recess structure, would later be the electron emitting portion is formed in this portion. また、絶縁層3 In addition, the insulating layer 3
Bを後退させる事により、沿面距離が長くなるため、駆動時に両電極間に流れるリーク電流を減少させ、電子放出効率を増加させる効果もある。 By retracting the B, since the creepage distance becomes long, reducing the leakage current flowing when driving between the two electrodes, the effect of increasing the electron emission efficiency.

【0108】絶縁層3Bが後退して形成されるリセスの深さとしては、深ければ深いほどリーク電流減少効果が期待できるが、絶縁層3Bの上層が崩れ落ちる事のない程度に、絶縁層3Bの厚さ等により適宜設定される。 [0108] The depth of the recess insulating layer 3B is formed by receding, but deeper leakage current reduction effect can be expected if deeper, to the extent it without the crumbling the upper layer of the insulating layer 3B, the insulating layer 3B It is appropriately set by the thickness or the like.

【0109】なお、図4では絶縁層を3層構造にして、 [0109] Incidentally, in FIG. 4 the insulating layer in three-layer structure,
その中間層を窪ませて、リセス構造を作製しているが、 By depressing the intermediate layer, but to prepare a recess structure,
後述する図10に示すように、絶縁層を2層構造にして上部電極層直下にリセス構造を作製することもできる。 As shown in FIG. 10 to be described later, it is also possible to produce a recess structure directly below the upper electrode layer and the insulating layer a two-layer structure.

【0110】また、リセスは、段差を形成するエッチング段階で同時に形成する事もできる。 [0110] Further, the recess may also be formed simultaneously with etching step of forming a step.

【0111】次に、リセス部6を有する段差側壁に低電位電極層2から高電位電極層4まで導電性薄膜5を被覆させる。 [0111] Next, to coat the conductive thin film 5 from the low potential electrode layer 2 to the high-potential electrode layer 4 on the step side wall having a recessed portion 6. ここで側壁のリセス部6があるために、導電性薄膜5に電子放出部となるべき間隙7が形成される。 Here, because of the recessed portion 6 of the sidewall, the gap 7 to be the electron-emitting portion on a conductive thin film 5 is formed.

【0112】この導電性薄膜5に用いる材料としては、 [0112] As a material used for the conductive thin film 5,
Pt,Ru,Ag,Au,Ti,In,Cu,Cr,F Pt, Ru, Ag, Au, Ti, In, Cu, Cr, F
e,Zn,Sn,Ta,W,Pd等の金属や、カーボン、LaB 6 、HfC等の仕事関数の低い物質であり、 e, Zn, Sn, Ta, W, or a metal such as Pd, carbon, a substance having a low work function, such as LaB 6, HfC,
その膜厚は導電性を確保するために材料のもつ比抵抗にもよるが、少なくとも10nm以上にする事が好ましい。 Its thickness depends on a material having resistivity in order to ensure conductivity, it is preferable that at least 10nm or more.

【0113】また、段差側壁に導電性薄膜5を被覆させた後、前述の通電フォーミングにより間隙7を形成する場合には、導電性薄膜5の材料としては比較的高抵抗であるPdO,SnO 2 ,In 23 ,PbO,Sb 23等の酸化物、HfB 2 ,ZrB 2 ,LaB 6 ,CeB 6 ,YB [0113] Also, after coating a conductive thin film 5 in step sidewall, in the case of forming the gap 7 by energization forming described above, as the material of the conductive thin film 5 is relatively high resistivity PdO, SnO 2 , in 2 O 3, PbO, oxides such as Sb 2 O 3, HfB 2, ZrB 2, LaB 6, CeB 6, YB
4 ,GdB 4等の硼化物、TiC,ZrC,HfC,Ta 4, GdB boride such as 4, TiC, ZrC, HfC, Ta
C,SiC,WC等の炭化物、TiN,ZrN,FfN C, SiC, and WC, etc., TiN, ZrN, FfN
等の窒化物、Si,Ge等の半導体、カーボン、AgM Nitrides etc., Si, such as Ge semiconductor, carbon, AgM
g,NiCu,Pb,Sn等が用いられ、その抵抗値は、10 3 〜10 7 Ω/□のシート抵抗値を示す。 g, NiCu, Pb, Sn or the like is used, the resistance value indicates a 10 3 ~10 7 Ω / □ sheet resistance of.

【0114】なお、その膜厚はフォーミングにより亀裂を形成しやすいように数nmと薄く設定する必要がある。 [0114] Note that the thickness has to be set as thin as several nm to be easy to form cracks by forming.

【0115】前記導電性薄膜(もしくは高抵抗膜)5の成膜法は、フォトリソグラフィー,斜方蒸着,スパッタ法等から適宜選択される。 [0115] The conductive thin film (or a high-resistance film) 5 film forming method is photolithography, oblique evaporation is appropriately selected from a sputtering method, or the like. 例えば、絶縁層3Bの膜厚を薄く(数十nm程)設定している場合には、斜方蒸着法が有利であり、段差側壁に対して斜め上方向から前記導電性薄膜(もしくは高抵抗膜)5を蒸着する事で、段差側壁に一様に膜付けし、リセス部分に間隙7を形成する事ができる。 For example, (about several tens of nm) reducing the thickness of the insulating layer 3B in if configured, oblique evaporation method is advantageously, the conductive thin film obliquely from above relative to step sidewall (or high resistance film) 5 by depositing, uniformly attached film on the step side wall, it is possible to form the gap 7 in the recess portion.

【0116】これまでの製造工程で製造された様子を図4(d)に示している。 [0116] The hitherto state produced by the production process of that shown in FIG. 4 (d).

【0117】前記導電性薄膜(もしくは高抵抗膜)5を堆積する領域の長さL2(図1(a)参照)は、前記高電位電極長L1と同じ長さもしくは、短い長さで設定され、電子放出長,素子構成,素子の配置により適宜選択される。 [0117] length of the region of depositing the conductive thin film (or a high-resistance film) 5 L2 (see FIG. 1 (a)), as long as the high-potential electrode length L1 or is set in a short length the electron emission length, device configuration, is appropriately selected according to the arrangement of the elements.

【0118】次に、低電位電極層2及び高電位電極層4 [0118] Next, the low potential electrode layer 2 and the high potential electrode layer 4
にパルス電圧を印加し、導電性薄膜(もしくは高抵抗膜)5に通電し、リセス部6に間隙7が形成されている事を確認する。 The pulse voltage is applied, by energizing the conductive thin film (or a high-resistance film) 5, to confirm that the gap 7 in the recess portion 6 is formed.

【0119】導電性薄膜(もしくは高抵抗膜)5に間隙7が形成されていなかった場合には、この段階でリセス部6に間隙7が形成される(図4(e)参照)。 [0119] When the conductive thin film (or a high-resistance film) 5 in the gap 7 is not formed, the gap 7 is formed in the recessed portion 6 at this stage (see FIG. 4 (e)).

【0120】さらに、本発明の実施の形態に係る電子放出素子では、電子放出部を形成する際に、有機材料の存在下で、低電位電極層2及び高電位電極層4に電圧を印加することによって、電子放出領域に炭素を生成し電子放出点を形成する活性化と呼ばれる工程を行う場合がある。 [0120] Further, in the electron-emitting device according to an embodiment of the present invention, when forming the electron emission portion, in the presence of an organic material, a voltage is applied to the low-potential electrode layer 2 and the high potential electrode layer 4 it allows some cases by a step called activation for forming the electron emission points generated carbon to the electron-emitting region.

【0121】本行程で生成する炭素とは、例えばグラファイトや非晶質カーボンである。 [0121] The carbon produced in this process, such as graphite or amorphous carbon.

【0122】ここで、グラファイトとは、いわゆるHO [0122] Here, the graphite, so-called HO
PG,PG,GCを包含するものであり、HOPGはほぼ完全なグラファイトの結晶構造、PGは結晶粒が2. PG, PG, is intended to encompass GC, and the crystal structure of HOPG is almost perfect graphite, PG has crystal grains 2.
0×10 -8 m程度で結晶構造がやや乱れたもの、GCは結晶粒が2.0×10 -9 m程度になり結晶構造の乱れが更に大きくなったものを指す。 0 × 10 -8 degree m which the crystal structure is slightly disturbed, GC refers to what disorder of the crystal structure becomes about crystal grains 2.0 × 10 -9 m becomes larger.

【0123】また、非晶質カーボンとは、アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指すものである。 [0123] Further, the amorphous carbon, amorphous carbon and is intended to refer to a mixture of fine crystals of amorphous carbon and the graphite.

【0124】本行程で用いる真空処理装置について図5 [0124] The vacuum processing apparatus used in this process 5
を用いて説明する。 It will be described with reference to.

【0125】図5において、55は真空容器であり、5 [0125] In FIG. 5, 55 is a vacuum vessel, 5
6は排気ポンプであり、57は電子放出素子の段差の側壁において、炭素を生成する際に用いられる有機ガスの有機ガス供給源である。 6 is an exhaust pump, 57 in the side wall of the step of the electron-emitting device, an organic gas source of organic gas used in generating the carbon.

【0126】真空容器55内には本発明の実施の形態に係る素子が配置されている。 [0126] The vacuum vessel 55 within the device according to the embodiment of the present invention is disposed. 即ち、1は基板、2は低電位電極層(下部電極)、3は絶縁層、4は高電位電極層(上部電極)、5は導電性薄膜(もしくは高抵抗膜)、 That is, 1 denotes a substrate, 2 is a low potential electrode layer (lower electrode), 3 denotes an insulating layer, the high potential electrode layer (upper electrode) 4, 5 conductive thin film (or a high-resistance film),
7は電子放出部となる間隙、51は電子放出素子に素子電圧Vfを印加するための電源、50は低電位電極層2 7 is an electron emission portion gap, a power supply for applying a device voltage Vf to the electron-emitting devices 51, 50 is low potential electrode layer 2
と高電位電極層4との間を流れる素子電流Ifを測定するための電流計、54は素子より放出される電流を補足するためのアノード電極である。 And an ammeter for measuring a device current If flowing between the high potential electrode layer 4, 54 is an anode electrode to supplement the current emitted from the device.

【0127】また、53はアノード電極54に電圧を印加するための高電圧源、52は電子放出素子より放出される放出電流を測定するための電流計である。 [0127] In addition, 53 high-voltage source for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current emitted from the electron-emitting devices.

【0128】一例として、アノード電極の電圧を0〜1 [0128] As an example, the voltage of the anode electrode 0-1
0kVの範囲として、アノード電極と電子放出素子との距離Hを100μm〜8mmの範囲として測定を行うことができる。 As the range of 0 kV, it is possible to measure the distance H between the anode electrode and the electron-emitting device as a range of 100Myuemu~8mm.

【0129】真空容器55内には、不図示の真空計等の真空雰囲気下での測定に必要な機器が設けられていて、 [0129] The vacuum chamber 55 inside, have equipment provided required for measurement under a vacuum atmosphere in the vacuum gauge (not shown) or the like,
所望の真空雰囲気下での測定評価を行えるようになっている。 And able to perform the measurement and evaluation under a desired vacuum atmosphere.

【0130】また、排気ポンプ56は、ターボポンプ, [0130] In addition, the exhaust pump 56, turbo pump,
ロータリーポンプからなる通常の高真空装置系と、更にイオンポンプ等からなる超高真空装置系とにより構成されている。 Normal and high vacuum system comprising an rotary pump, is constituted by the ultra-high vacuum system further comprising an ion pump or the like.

【0131】以上の構成により、真空容器55に基板1 [0131] With the above structure, the substrate 1 in the vacuum chamber 55
を配置して、その後排気して、真空雰囲気にした後に、 The arranged, and then evacuated, after the vacuum atmosphere,
有機ガス供給源57より有機ガスを真空容器55に導入し、有機物質のガスを含有する雰囲気下で、低電位電極層2及び高電位電極層4に電圧を印加する。 The organic gas from the organic gas supply source 57 is introduced into a vacuum chamber 55, in an atmosphere containing a gas of an organic substance, a voltage is applied to the low-potential electrode layer 2 and the high potential electrode layer 4.

【0132】電圧変形は、パルス波形で繰り返し印加される。 [0132] Voltage variations are repeatedly applied with a pulse waveform. これには、パルス波高値を定電圧としたパルスを連続的に印加する方法や、パルス波高値を増加させながら、電圧パルスを印加する方法がある。 To this, the pulse peak value and a method for continuously applying pulses with a constant voltage, while increasing the pulse peak value, there is a method of applying a voltage pulse.

【0133】ここで、炭素を生成する際の好ましい有機物質のガス分圧は、炭素の形態,真空容器の形状や有機物質の種類等により異なるが、場合に応じて適宜設定される。 [0133] Here, the gas partial pressure of the preferred organic materials in generating carbon in the form of carbon varies depending on the kind of the vacuum vessel of the shape and organic material is appropriately set depending on the case.

【0134】適当な有機物質としては、アルカン,アルケンの脂肪族炭化水素類,芳香族炭化水素類,アルコール類,アルデヒド類,ケトン類,アミン類、フェノール,カルボン,スルホン酸等の有機酸類等で、具体的には、メタン,エタン,プロパン等のC n2n+2で表される飽和炭化水素、エチレン,プロピレン等のC n2n等の組成式で表される不飽和炭化水素の他、ベンゼン,トルエン,メタノール,エタノール,ホルムアルデヒド, [0134] Suitable organic substances are alkanes, aliphatic hydrocarbons such alkenes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenol, carvone, in such organic acids such as sulfonic acid , specifically, methane, ethane, other C n H 2n + 2 represented by saturated hydrocarbons, unsaturated hydrocarbons represented by the composition formula such as C n H 2n such as ethylene and propylene, such as propane , benzene, toluene, methanol, ethanol, formaldehyde,
アセトアルデヒド,アセトン,メチルエチルケトン,メチルアミン,エチルアミン,フェノール,蟻酸,酢酸, Acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid,
プロピオン酸等が使用できる。 Such as acetic acid and propionic acid can be used.

【0135】この炭素生成行程により、低電位電極層2 [0135] The carbon formation process, the low potential electrode layer 2
と高電位電極層4との間、もしくはリセス部に形成された間際の間に、雰囲気中に存在する有機物質から炭素を堆積して、低電圧で電子放出が可能な形状を形成する。 And between a high-potential electrode layer 4 or between the verge formed in the recess portion, and depositing carbon from organic substances existing in the atmosphere to form capable of electron emission at a low voltage shape.

【0136】さらに、この活性化工程の後に、安定化工程と呼ばれる処理を行う場合がある。 [0136] Further, after the activation step, there is a case where a process called stabilization step.

【0137】本工程は、真空容器内の有機物質を排気する工程で、その真空容器内の圧力は、1.3×10 -5 [0137] This step is a step of exhausting the organic substance in the vacuum chamber, the pressure in the vacuum vessel, 1.3 × 10 -5 P
a以下が好ましく、さらに1.3×10 -6 Pa以下が特に好ましい。 The following are preferred a, further and particularly preferably 1.3 × 10 -6 Pa.

【0138】ここで、真空容器内を排気する場合は、装置から発生するオイル等が混入し、素子特性に影響を与えないように、ソープションポンプ、イオンポンプ等のオイルを用いない真空排気系が好ましい。 [0138] Here, when evacuating the vacuum container, contaminated with oil or the like generated from the apparatus, so as not to affect the device characteristics, sorption pump, an evacuation system using no oil such as ion pump It is preferred.

【0139】さらに、真空容器を排気する場合は、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。 [0139] Further, when evacuating the vacuum container, by heating the entire vacuum container, and the inner wall of the vacuum vessel, it is preferable to easily exhaust organic substance molecules adsorbed to the electron-emitting device. この時の加熱温度は、80℃から200℃で5時間以上が望ましいが、特にこの条件に限るものではなく、 The heating temperature at this time is more than 5 hours is preferable at 200 ° C. from 80 ° C., it is not particularly limited to this condition,
真空容器の大きさ、形状、電子放出素子の構成等により適宜選択される。 The size of the vacuum vessel, the shape is appropriately selected by configuration of the electron-emitting device.

【0140】本発明の実施の形態に係る電子放出素子を適用可能な応用例について、以下に述べる。 [0140] The applicable applications an electron-emitting device according to an embodiment of the present invention, described below. すなわち、 That is,
本発明の実施の形態に係る電子放出素子を基体上に複数個配列し、例えば電子源あるいは、画像形成装置を構成することができる。 The electron-emitting device according to an embodiment of the present invention a plurality arranged on a substrate, for example, an electron source or, it is possible to configure the image forming apparatus.

【0141】電子放出素子の配列については、種々のものを採用できる。 [0141] The arrangement of the electron-emitting device can employ various ones.

【0142】一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)で、この電子放出素子の上方に配した制御電極(グリッドとも呼ぶ)により、電子放出素子からの電子を制御駆動するはしご状配置のものがある。 [0142] As an example, the individual number of electron-emitting devices arranged in parallel and connected at both ends, a large number arranged a row of the electron-emitting devices (referred to as row direction) and the direction (column direction perpendicular to the wire in called), the control electrode arranged above the electron-emitting device (also referred to as a grid), there is a ladder-like arrangement to drive and control the electrons from the electron-emitting device.

【0143】また、これとは別に、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続するものが挙げられる。 [0143] Further, Separately, arranged plurality of electron-emitting devices in a matrix in the X and Y directions, one of the electrodes of the plurality of electron-emitting devices arranged on the same line, in the X-direction wiring connected commonly to the other electrode of the plurality of electron-emitting devices on a same column are those commonly connected to the Y-direction wiring.

【0144】このようにマトリクス配線されているものは、所謂単純マトリクス配置である。 [0144] What is thus matrix wiring is a so-called simple matrix arrangement. まず単純マトリクス配置について以下に詳述する。 First, the simple matrix arrangement will be described in detail below.

【0145】本発明の実施の形態に係る表面伝導型電子放出素子においては、表面伝導型電子放出素子からの放出電子は、しきい値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と巾で制御できる。 [0145] In the surface conduction electron-emitting device according to an embodiment of the present invention, electrons emitted from the surface conduction electron-emitting device is a threshold voltage or higher, the pulse voltage applied to the opposite device electrodes It can be controlled by the wave height and the width of.

【0146】一方、しきい値電圧以下では、殆ど放出されない。 [0146] On the other hand, in the threshold voltage or less it is hardly released. この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子に、パルス状電圧を適宜印加すれば、入力信号に応じて、表面伝導型電子放出素子を選択して電子放出量を制御できる。 According to this characteristic, even in case of disposing a large number of electron-emitting devices, the individual devices, and properly applying the pulsed voltage, in response to an input signal, the electron emission by selecting the surface conduction electron-emitting devices You can control the amount.

【0147】以下、この原理に基づき、本発明の実施の形態に係る電子放出素子を複数配して得られる電子源および電子源を備えた画像形成装置について、図6を用いて説明する。 [0147] Hereinafter, based on this principle, an image forming apparatus having a plurality placed in the electron source and the electron source obtained by the electron-emitting device according to an embodiment of the present invention will be described with reference to FIG.

【0148】図6において、61は電子源基体、62はX方向配線、63はY方向配線であり、また、64は本発明の実施の形態に係る表面伝導型電子放出素子、65 [0148] In FIG. 6, the electron source substrate 61, 62 is X-direction wiring, 63 is a Y-direction wiring, also, the surface conduction electron-emitting device according to the embodiment of 64 the present invention, 65
は結線である。 It is a connection.

【0149】m本のX方向配線62は、DX 1 ,DX 2 [0149] m X-directional wirings 62, DX 1, DX 2,
…DX mからなり、真空蒸着法,印刷法,スパッタ法等を用いて形成された導電性金属等で構成することができる。 ... consists DX m, a vacuum evaporation method, printing method, it can be composed of a formed conductive metal or the like by sputtering or the like. 配線の材料、膜厚、巾は、適宜設計される。 Material of the wiring, film thickness, width are appropriately designed.

【0150】Y方向配線63は、DY 1 ,DY 2 ,…DY [0150] Y-direction wiring 63, DY 1, DY 2, ... DY
nのn本の配線よりなり、X方向配線62と同様に形成される。 consists n wirings of n, is formed in the same manner as the X-direction wiring 62. これらm本のX方向配線62とn本のY方向配線63との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。 Between the X-direction wirings 62 and n Y-directional wirings 63 of the m lines, and interlayer insulation layer (not shown) is provided, and electrically separate them (m, n are both Positive integer).

【0151】不図示の層間絶縁層は、真空蒸着法,印刷法,スパッタ法等を用いて形成されたSiO 2等で構成される。 [0151] The interlayer insulating layer (not shown), a vacuum vapor deposition method, a printing method, and a SiO 2 or the like formed by sputtering or the like. 例えば、X方向配線62を形成した電子源基体61の全面或は一部に所望の形状で形成され、特に、X For example, is formed in a desired shape on the entire surface or a portion of the electron source substrate 61 forming the X-direction wiring 62, in particular, X
方向配線62とY方向配線63の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。 As withstand the potential difference between the intersections of the directional wiring 62 and the Y-directional wiring 63, the thickness, material, manufacturing method is set as appropriate. X
方向配線62とY方向配線63は、それぞれ外部端子として引き出されている。 Direction wiring 62 and Y-direction wirings 63 is drawn out to form an external terminal.

【0152】表面伝導型電子放出素子64を構成する一対の電極(不図示)は、m本のX方向配線62とn本のY方向配線63と導電性金属等からなる結線65によって電気的に接続されている。 [0152] pair of electrodes of the surface conduction electron-emitting device 64 (not shown), electrically by X-direction wirings 62 and n Y-directional wirings 63 and the connection 65 made of a conductive metal such m the It is connected.

【0153】配線62と配線63を構成する材料、結線65を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。 [0153] Materials constituting the wiring 62 and the wiring 63, the material constituting the material and the pair of device electrodes of the wiring 65, a part or all of the constituent elements are the same, also different from each other good. これら材料は、例えば前述の素子電極の材料より適宜選択される。 These materials may be appropriately selected from materials of the aforementioned device electrode.

【0154】素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。 [0154] If the material and the wiring material constituting the element electrodes are the same, wiring connected to the element electrode can also be referred to as device electrodes.

【0155】X方向配線62には、X方向に配列した表面伝導型電子放出素子64の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。 [0155] in the X-direction wiring 62 applies a scanning signal for selecting a row of surface conduction electron-emitting devices 64 arranged in the X direction, the scanning signal applying means (not shown) is connected. 一方、Y方向配線63には、Y方向に配列した表面伝導型電子放出素子64の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。 On the other hand, the Y-direction wiring 63, for modulating each column of surface conduction electron-emitting devices 64 arranged in the Y direction in response to an input signal, a modulation signal generation means (not shown) is connected.

【0156】各電子放出素子に印加される駆動電圧は、 [0156] The drive voltage applied to each electron-emitting device,
当該素子に印加される走査信号と変調信号の差電圧として供給される。 It is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0157】上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。 [0157] In the above structure, using the simple matrix wiring, to select an individual element, it can be possible independently driven.

【0158】このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図7を用いて説明する。 [0158] The image forming apparatus constructed using an electron source having a simple matrix arrangement will be described with reference to FIG. 図7は画像形成装置の表示パネルの一例を示す模式図である。 Figure 7 is a schematic diagram showing an example of a display panel of the image forming apparatus.

【0159】図7において、61は電子放出素子を複数配した電子源基体、71は電子源基体61を固定したリアプレート、76はガラス基体73の内面に画像形成部材としての蛍光体である蛍光膜74とメタルバック75 [0159] In FIG. 7, 61 is a phosphor as an electron emission electron source substrate element arranging a plurality of rear plates fixing the electron source substrate 61 71, the image forming member on the inner surface of the glass substrate 73 is 76 fluorescent film 74 and a metal back 75
等が形成されたフェースプレートである。 Etc. a face plate that is formed.

【0160】また、72は支持枠であり、この支持枠7 [0160] In addition, 72 is a support frame, the support frame 7
2には、リアプレート71、フェースプレート76がフリットガラス等を用いて接続されている。 The 2, rear plate 71, face plate 76 are connected using frit glass or the like. 77は外囲器であり、例えば大気中あるいは、窒素中で、400〜5 77 is a envelope, for example in air or in nitrogen, 400-5
00度の温度範囲で10分以上焼成することで、封着して構成される。 00 degrees by baking 10 minutes or more in a temperature range, constituted by sealing.

【0161】また、64は、図1における電子放出素子に相当するものであり、62,63は、表面伝導型電子放出素子の一対の素子電極と接続されたX方向配線及びY方向配線である。 [0161] Also, 64 is equivalent to the electron-emitting device in FIG. 1, 62 and 63 is the X-direction wiring and Y-direction wiring connected to the pair of device electrodes of the surface conduction electron-emitting devices .

【0162】外囲器77は、上述の如く、フェースプレート76、支持枠72、リアプレート71で構成される。 [0162] The envelope 77, as described above, the face plate 76, supporting frame 72, and the rear plate 71. ここで、リアプレート71は主に基体61の強度を補強する目的で設けられるため、基体61自体で十分な強度を持つ場合には、別体のリアプレート71は不要とすることができる。 Since rear plate 71 is provided mainly for reinforcing the substrate 61, if they have sufficient strength in the substrate 61 itself, the rear plate 71 separate can be eliminated.

【0163】即ち、基体61に直接支持枠72を封着し、フェースプレート76,支持枠72及び基体61で外囲器77を構成しても良い。 [0163] That is, to seal the direct support frame 72 to the substrate 61, the face plate 76 may be configured to envelope 77 by the supporting frame 72 and the substrate 61. 一方、フェースプレート76とリアプレート71との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器77を構成することもできる。 On the other hand, between the face plate 76 and the rear plate 71, by placing a support (not shown) called a spacer may be configured to envelope 77 with sufficient strength against the atmospheric pressure.

【0164】尚、本発明の実施の形態に係る電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して、素子上部に蛍光体をアライメントして配置する。 [0164] In the image forming apparatus using an electron-emitting device according to an embodiment of the present invention, in consideration of the emission electrons orbit, placing and aligning the phosphor element top.

【0165】図8は、本件のパネルに使用した蛍光膜を示す模式図である。 [0165] Figure 8 is a schematic diagram illustrating a fluorescent film used in the present panel. カラーの蛍光膜の場合は、蛍光体の配列により図8(a)に示すブラックストライプあるいは図8(b)に示すブラックマトリクスなどと呼ばれる黒色導電材81と蛍光体82とから構成すると良い。 For fluorescent film of a color, may consist of black conductive material 81 and a phosphor 82 which are referred to, such as a black matrix shown in black stripes or 8 shown in FIG. 8 (a) (b) and the arrangement of the phosphor.

【0166】次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図9を用いて説明する。 [0166] Next, the display panel constructed using the electron source of simple matrix arrangement, a configuration example of a driving circuit for performing television display based on NTSC television signals will be described with reference to FIG. 9 .

【0167】図9において、91は画像表示パネル、9 [0167] In FIG. 9, 91 image display panel, 9
2は走査回路、93は制御回路、94はシフトレジスタである。 2 scanning circuit, 93 is a control circuit, 94 is a shift register. 95はラインメモリ、96は同期信号分離回路、97は変調信号発生器、VxおよびVaは直流電圧源である。 95 a line memory, 96 is a synchronization signal separating circuit, 97 is a modulation signal generator, Vx and Va are DC voltage sources.

【0168】表示パネル91は、端子Dox1乃至Do [0168] The display panel 91, the terminal Dox1 to Do
xm、端子Doy1乃至Doyn、及び高圧端子Hvを介して外部の電気回路と接続している。 xm, connected to an external electric circuit via terminals Doy1 through Doyn, and the high voltage terminal Hv.

【0169】端子Dox 1乃至Dox mには、表示パネル内に設けられている電子源、即ち、M行N列の行列状にマトリクス配線された表面伝導型電子放出素子群を一行(N素子)ずつ順次駆動する為の走査信号が印加される。 [0169] The terminal Dox 1 through Dox m, the electron source provided in the display panel, i.e., M rows and N columns of matrix to a matrix wiring surface conduction electron-emitting device group one line (N elements) scanning signal for sequentially driving each is applied.

【0170】一方、端子Doy 1乃至Doy nには、走査信号により選択された一行の表面伝導型電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。 [0170] On the other hand, the terminal Doy 1 through Doy n, the modulation signal for controlling the output electron beam of each of the surface conduction electron-emitting devices of a row selected by the scanning signal is applied.

【0171】高圧端子Hvには、直流電圧源Vaより、 [0171] The high-voltage terminal Hv, the DC voltage source Va,
例えば10[kV]の直流電圧が供給されるが、これは表面伝導型電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。 For example, a DC voltage of 10 [kV] is supplied, which is an acceleration voltage for imparting sufficient energy for exciting the phosphor to the electron beam emitted from the surface conduction electron-emitting device.

【0172】次に、走査回路92について説明する。 [0172] Next, a description will be given scanning circuit 92. 同回路は、内部にM個のスイッチング素子を備えたもので(図中、S 1乃至S mで模式的に示している)ある。 This circuit is a that comprises M switching devices inside (in the figure, is schematically shown in S 1 to S m) it is.

【0173】各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル91の端子Dx 1ないしD [0173] Each switching element, the output voltage or 0 [V] of the DC voltage source Vx selects either the (ground level), to free terminals Dx 1 of the display panel 91 D
mと電気的に接続される。 x m and are electrically connected.

【0174】S 1乃至S mの各スイッチング素子は、制御回路93が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成することができる。 [0174] Each switching element S 1 to S m is for the control circuit 93 operates based on a control signal Tscan for outputting can be constructed by combining switching devices such as FET.

【0175】直流電圧源Vxは、本例の場合には、表面伝導型電子放出素子の特性(電子放出しきい値電圧)に基づいて、走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。 [0175] DC voltage source Vx is in the case of this example, based on the characteristics of the surface conduction electron-emitting device (electron emission threshold voltage), the drive voltage applied to devices that are not scanned electron emission are set to output a constant voltage such that the threshold voltage or less.

【0176】制御回路93は、外部より入力する画像信号に基づいて適切な表示が行なわれるような各部の動作を整合させる機能を有する。 [0176] The control circuit 93 has a function of matching the operation of each unit such that a suitable display is performed on the basis of an externally input image signal.

【0177】制御回路93は、同期信号分離回路96より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。 [0177] The control circuit 93 based on the synchronizing signal Tsync fed from the synchronizing signal separation circuit 96 generates each control signal of Tscan and Tsft and Tmry with respect to each part.

【0178】同期信号分離回路96は、外部から入力されるNTSC方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。 [0178] synchronizing signal separation circuit 96 is a circuit for separating a sync signal component and a luminance signal component from an NTSC TV signal input from the outside, by using a general frequency separation (filter) circuit or the like It can be configured.

【0179】同期信号分離回路96により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。 [0179] synchronizing signal separation circuit synchronizing signal separated by 96, of a vertical synchronizing signal and a horizontal synchronizing signal, shown for convenience Tsync signal described here. また、前記テレビ信号から分離された画像の輝度信号成分は便宜上DATA信号と表した。 The luminance signal component of image separated from the television signal is expressed as DATA signal for convenience. このDATA信号はシフトレジスタ94に入力される。 The DATA signal is input to the shift register 94.

【0180】シフトレジスタ94は、時系列的にシリアルに入力されるDATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、制御回路93 [0180] The shift register 94, time series manner DATA signal inputted serially, intended for serial / parallel conversion for each line of the image, the control circuit 93
より送られる制御信号Tsftに基づいて動作する(即ち、制御信号Tsftは、シフトレジスタ94のシフトクロックであるということもできる。)。 It operates on the basis of more transmitted as the control signal Tsft (i.e., the control signal Tsft can also be referred to as a shift clock for the shift register 94.).

【0181】シリアル/パラレル変換された画像1ライン分(電子放出素子N素子分の駆動データに相当)のデータは、Id 1乃至Id nのN個の並列信号としてシフトレジスタ94より出力される。 [0181] Data of the serial / parallel converted image one line (corresponding to the electron-emitting device N elements set of drive data) is output from the shift register 94 as N parallel signals Id 1 to Id n.

【0182】ラインメモリ95は、画像1ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、制御回路93より送られる制御信号Tmryに従って適宜Id 1乃至Id nの内容を記憶する。 [0182] The line memory 95 is a storage device for storing data of one line of the image only for a necessary time, to store the contents of the appropriate Id 1 to Id n in accordance with the control signal Tmry sent from the control circuit 93 .

【0183】記憶された内容は、I'd 1乃至I'd nとして出力され、変調信号発生器97に入力される。 [0183] The stored contents are output as I'd 1 to I'd n, is input to the modulation signal generator 97.

【0184】変調信号発生器97は、画像データI'd 1 [0184] Modulation signal generator 97, the image data I'd 1
乃至I'd nの各々に応じて表面伝導型電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Doy 1乃至Doy nを通じて表示パネル91 To a signal source for appropriately driving modulating each of the surface conduction electron-emitting device according to each of the I'd n, the output signal is displayed through the terminal Doy 1 through Doy n Panel 91
内の表面伝導型電子放出素子に印加される。 It applied to the surface conduction electron-emitting devices of the inner.

【0185】前述したように、本発明の実施の形態に係る電子放出素子は、放出電流Ieに対して以下の基本特性を有している。 [0185] As described above, the electron-emitting device according to the embodiment of the present invention, has the following basic characteristics with with respect to the emission current Ie.

【0186】即ち、電子放出には明確なしきい値電圧V [0186] In other words, clear the electron emission threshold voltage V
thがあり、Vth以上の電圧を印加された時のみ電子放出が生じる。 th There is, only the electron emission occurs at the time of the application of a voltage equal to or higher than Vth. 電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。 For the electron emission threshold voltage greater than, the emission current also varies according to change of the voltage applied to the element.

【0187】このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても素子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。 [0187] Therefore, when a pulse voltage is applied to the element, for example, does not occur even element released by applying a voltage below the electron emission threshold, the case of applying a voltage higher than the electron emission threshold the electron beam is output.

【0188】その際、パルスの波高値Vmを変化させる事により、出力電子ビームの強度を制御することが可能である。 [0188] At this time, by changing the peak value Vm of the pulse, it is possible to control the intensity of the output electron beam. また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。 Further, it is possible to control the total amount of electric charge of an electron beam output by changing the width Pw of the pulse.

【0189】従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。 [0189] Thus, in accordance with an input signal, as a method for modulating the electron-emitting device, a voltage modulation scheme, a pulse width modulation method or the like can be employed. 電圧変調方式を実施するに際しては、変調信号発生器97として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。 Carrying out the voltage modulation method, the modulation signal generator 97 generates a voltage pulse of a constant length, using the circuit of the voltage modulation scheme to modulate the peak value of the appropriate pulse according to the input data be able to.

【0190】パルス幅変調方式を実施するに際しては、 [0190] In the practice of the pulse width modulation method,
変調信号発生器97として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。 The modulation signal generator 97, generates a voltage pulse of a constant crest value, it is possible to use a circuit of the pulse width modulation scheme to modulate the width of the appropriate voltage pulses according to input data.

【0191】シフトレジスタ94やラインメモリ95 [0191] The shift register 94 and the line memory 95
は、デジタル信号式のものでもアナログ信号式のものでも採用できる。 It can also be employed but also of the analog signal type ones of the digital signal type. 画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。 Serial / parallel conversion and storage of image signal because it suffices performed at a predetermined speed.

【0192】デジタル信号式を用いる場合には、同期信号分離回路96の出力信号DATAをデジタル信号化する必要があるが、これには同期信号分離回路96の出力部にA/D変換器を設ければ良い。 [0192] When using the digital signal type, it is necessary to a digital signal the output signal DATA of the synchronizing signal separation circuit 96, to which is provided an A / D converter at the output of the synchronizing signal separation circuit 96 it may be Re.

【0193】これに関連してラインメモリ95の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器97に用いられる回路が若干異なったものとなる。 [0193] The output signal of the line memory 95 in this connection depending on whether the digital signal or an analog signal, and which circuit used in the modulation signal generator 97 is slightly different.

【0194】即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器97には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。 [0194] That is, if the voltage modulation method using digital signals, the modulation signal generator 97, for example, a D / A converter circuit, an amplifier circuit may additionally be necessary.

【0195】一方、パルス幅変調方式の場合、変調信号発生器97には、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合せた回路を用いる。 [0195] On the other hand, if the pulse width modulation method, the modulation signal to the generator 97, for example counter for counting the output wavenumber high speed oscillator, (counters) and counter output value and the output value of the memory using the circuit that combines a comparator for comparing.

【0196】必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。 [0196] Optionally, it is also possible to add an amplifier for voltage amplification up to the drive voltage of the output pulse width modulated signal modulated surface conduction electron-emitting devices of the comparator.

【0197】アナログ信号を用いた電圧変調方式の場合、変調信号発生器97には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。 [0197] When the voltage modulation method using analog signals, the modulation signal generator 97, for example, can be employed an amplifier circuit using an operational amplifier can also be added, such as the level shift circuit if necessary.

【0198】パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて表面伝導型電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。 [0198] In the case of the pulse width modulation scheme, for example, that an amplifier for can accept the voltage controlled oscillator (VCO), amplifying the voltage to the driving voltage of the surface conduction electron-emitting device It can also be.

【0199】このような構成をとり得る本発明の実施の形態に係る画像表示装置(図7)においては、各電子放出素子に、容器外端子Dox 1乃至Dox m 、端子Doy [0199] In the image display apparatus according to the embodiment of the present invention may take such a configuration (FIG. 7), to each electron-emitting device, vessel terminals Dox 1 to Dox m, terminal Doy
1乃至Doy nを介して電圧を印加することにより、電子放出が生ずる。 By applying a 1 to a voltage via a Doy n, electron emission occurs.

【0200】高圧端子Hvを介してメタルバック75、 [0200] the metal back 75 through the high-voltage terminal Hv,
あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。 Alternatively a high pressure is applied to the transparent electrode (not shown) to accelerate the electron beam. 加速された電子は、蛍光膜74に衝突し、発光が生じて画像が形成される。 The accelerated electrons collide with the fluorescent film 74, an image is formed by light emission occurs.

【0201】ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。 [0202] The configuration of the image forming apparatus described here is an example of an image forming apparatus of the present invention, various modifications are possible based on the technical idea of ​​the present invention.

【0202】例えば、入力信号については、NTSC方式を挙げたが入力信号はこれに限られるものではなく、 [0202] For example, the input signal is the input signal has been given the NTSC system is not limited thereto,
PAL,SECAM方式などの他、これよりも、多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。 PAL, other such SECAM system, than this, TV signal comprising a plurality of scan lines (e.g., high-definition TV including MUSE system) can be adopted a method.

【0203】また、本発明の実施の形態に係る画像形成装置は、テレビジョン放送の表示装置,テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。 [0203] The image forming apparatus according to an embodiment of the present invention, a display device of a television broadcast, other display devices such as television conference systems, computers, as an optical printer constructed using a photosensitive drum or the like it can also be used as an image forming apparatus or the like.

【0204】 [0204]

【実施例】以下、上記本発明の実施の形態に係る電子放出素子に基づく、より具体的な実施例を詳細に説明する。 EXAMPLES Hereinafter, based on the electron-emitting device according to the embodiment of the present invention, illustrating a more specific example in detail.

【0205】(実施例1)上記実施の形態の中でも参照した、図1および図4を参照して、本実施例について説明する。 [0205] (Example 1) referred among the above-mentioned embodiments, with reference to FIGS. 1 and 4, describing the present embodiment.

【0206】以下に、本実施例に係る電子放出素子の製造工程を詳細に説明する。 [0206] The following describes the manufacturing process of the electron-emitting device according to the present embodiment in detail.

【0207】(工程1)基板1に石英を用い、十分洗浄を行った後、スパッタ法により低電位電極層2として厚さ300nmのTa、絶縁層3Aとして厚さ35nmのSiO 2 、CVD法により絶縁層3Bとして厚さ10n [0207] (Step 1) using a quartz substrate 1, after thoroughly washing, by sputtering with a thickness of 300nm as a low potential electrode layer 2 Ta, the SiO 2, CVD method with a thickness of 35nm as an insulating layer 3A the thickness 10n as an insulating layer 3B
mのPSG(リン濃度10%)、スパッタ法により絶縁層3Cとして厚さ5nmのSiO 2 、高電位電極層4として厚さ25nmのTaをこの順で堆積した(図4 m of PSG (phosphosilicate 10% concentration), was SiO 2 having a thickness of 5nm as the insulating layer 3C, the thickness of 25nm of Ta as a high potential electrode layer 4 is deposited in this order by sputtering (FIG. 4
(a)に示す状態)。 The state shown in (a)).

【0208】その後、フォトリソグラフィー工程で、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、レジスタパターンを形成した。 [0208] Thereafter, by a photolithography process, a positive photoresist (AZ1500 / by Clariant Corporation) in a spin coating, a photomask pattern exposure, and developed to form a register pattern.

【0209】その後、パターニングしたフォトリソレジストをマスクとし、絶縁層3A,3B及び3C、および高電位電極層4を、CF 4ガスを用いてドライエッチングして、低電位電極層2で停止させ、長さL1が50μ [0209] Then, using a patterned photolithographic resist as a mask, the insulating layer 3A, 3B and 3C, and the high potential electrode layer 4, and dry-etched using CF 4 gas is stopped at a low potential electrode layer 2, the length the L1 is 50μ
mの段差構造を形成した(図4(b)に示す状態)。 To form a step structure of m (the state shown in Figure 4 (b)).

【0210】(工程2)次に、形成された段差部に、H [0210] (Step 2) Next, the formed step portion, H
F(48%):NH 4 F(40%)=1:10の割合の溶液を純水で1%に希釈した物をエッチング液として、 F (48%): the NH 4 F (40%) = 1:10 ratio of solution of diluted to 1% with pure water as an etchant,
5分間エッチングを施し、絶縁層3Bを選択的にエッチングして、段差側壁から50nm程絶縁層3B層を後退させ、リセス構造6を形成した(図4(c)に示す状態)。 Subjected to 5 minutes etching, selectively etching the insulating layer 3B, from the stepped side walls as 50nm to retract the insulating layer 3B layer to form a recess structure 6 (the state shown in FIG. 4 (c)).

【0211】(工程3)次に、導電性薄膜5として、2 [0211] As (Step 3) Next, the conductive thin film 5, 2
nmのカーボン膜を前記段差部の周辺にのみ堆積し、リセス部6に間隙7を形成した。 The nm of the carbon film is deposited only on the periphery of the stepped portion to form a gap 7 in the recessed portion 6. このカーボン膜は、フォトリソグラフィー技術を用いて、段差部周辺以外の部分をフォトレジストでマスクし、イオンビームスパッタ法により、段差側壁に対して斜め45度上方向から選択的に堆積した(図4(d)に示す状態)。 The carbon film, by photolithography, the portion other than the peripheral stepped portion is masked with a photoresist, by an ion beam sputtering method was selectively deposited obliquely from 45 degrees upward with respect to the stepped side walls (FIG. 4 the state shown in (d)).

【0212】(工程4)次に、低電位電極層2および高電位電極層4に15Vのパルス電圧(ON時間:1ms [0212] (Step 4) Next, the low-potential electrode layer 2 and the high potential electrode layer 4 to 15V pulse voltage (ON time: 1 ms
ec/OFF時間:9msec)を印加して、前記カーボン膜に通電し、上下電極間の抵抗が10MΩ以上である事を確認した。 ec / OFF time: 9 msec) by applying said energizing the carbon film, it was confirmed that the resistance between the upper and lower electrodes is 10MΩ or more.

【0213】今回は工程3の段階で間隙7が形成されていたが、ここで上下電極間の抵抗が10MΩ以下である場合には、10MΩ以上になるまで通電を続け、本工程で間隙7を形成する場合もある(図4(e)に示す状態)。 [0213] This is the gap 7 at the stage of step 3 has been formed, wherein when the resistance between the upper and lower electrodes is 10 M.OMEGA or less, continued energization until the above 10 M.OMEGA, the gap 7 in this step it may form (the state shown in FIG. 4 (e)).

【0214】以上のようにして作製した、電子放出部となる間隙位置が上部電極寄りである素子を、図5のように真空容器に配置し、上部電極が高電位電極層4となるように駆動した。 [0214] was prepared as described above, the element gap position is the upper electrode Towards the electron-emitting portion, placed in a vacuum chamber as shown in FIG. 5, such that the upper electrode becomes a high potential electrode layer 4 the drive was.

【0215】駆動電圧を、Vf=15V、Va=10k [0215] The drive voltage, Vf = 15V, Va = 10k
Vとし、電子放出素子とアノード電極との距離HをH= And V, and the distance H between the electron emission device and the anode electrode H =
2mmとした。 It was 2mm. その結果、効率2.3%で電子放出が得られた。 As a result, the electron emission was obtained at an efficiency of 2.3%.

【0216】(実施例2)本実施例では、絶縁層を厚く構成した場合の例を示す。 [0216] (Embodiment 2) This embodiment shows an example in which thicker the insulating layer.

【0217】(工程1)前記実施例1の工程1と同様に、高電位電極層4をTa(25nm)により、絶縁層3AをSiO 2 (5nm)により、絶縁層3BをPSG [0217] (Step 1) in the same manner as in Step 1 of Example 1, the high-potential electrode layer 4 Ta (25 nm), a SiO 2 (5 nm) an insulating layer 3A, the insulating layer 3B PSG
(10nm)により、絶縁層3CをSiO 2 (1μm) The (10 nm), an insulating layer 3C SiO 2 (1μm)
により、低電位電極層2をTa(300nm)により形成し、また、基板1を石英基板として段差構造を形成した。 Accordingly, the low potential electrode layer 2 is formed by Ta (300 nm), also to form a stepped structure of the substrate 1 as a quartz substrate. なお、絶縁層3CはCVD法により成膜した。 Note that the insulating layer 3C was formed by CVD.

【0218】(工程2)形成した段差部に、HF(48 [0218] (Step 2) forming the step portion, HF (48
%):NH 4 F(40%)=1:10の割合の溶液を純水で1%に希釈したものをエッチャントとして室温でエッチングを施し、段差側壁にリセス構造を形成した。 %): NH 4 F (40 %) = room temperature etched 1:10 rate solution as etchant diluted to 1% with pure water to form a recess structure on the stepped side walls.

【0219】(工程3)次に、前記実施例1の工程3〜 [0219] (Step 3) Next, the step 3 of Example 1
4と同様な方法で、段差部にカーボン膜を堆積し、リセス部6に間隙7を形成した。 4 a similar manner, by depositing a carbon film on the stepped portions, to form a gap 7 in the recessed portion 6.

【0220】以上のように絶縁層を厚くすることで、素子容量の低減がなされ高速応答が可能となった。 [0220] By thickening the insulating layer as described above, becomes capable of high-speed response is made to reduce the device capacitance. また、 Also,
絶縁層が薄い場合に比べて、プロセス上の欠陥(絶縁層成膜の際のピンホール発生等による電極間リークなど) As compared with when the insulating layer is thin, defects in the process (such as the inter-electrode leakage by pinholes and the like when the insulating layer forming)
が減り、歩溜りを向上することができた。 Is reduced, it is possible to improve the walking reservoir.

【0221】このように絶縁層を厚くした場合でも、電子放出部の位置制御が可能であり、作製した電子放出素子から良好な電子放出が得られた。 [0221] Even when made thick such insulating layer, a position can be controlled for electron emission portion, good electron emission is obtained from the electron-emitting device manufactured.

【0222】(実施例3)本実施例では、電子放出部である間隙部に活性化による安定化工程を施した場合の例を示す。 [0222] (Embodiment 3) This embodiment shows an example of a case of applying the stabilization process by activating the gap an electron-emitting portion.

【0223】(工程1)前記実施例1の工程1と同様に、高電位電極層4をTa(25nm)により、絶縁層3AをSiO 2 (5nm)により、絶縁層3BをPSG [0223] (Step 1) in the same manner as in Step 1 of Example 1, the high-potential electrode layer 4 Ta (25 nm), a SiO 2 (5 nm) an insulating layer 3A, the insulating layer 3B PSG
(10nm)により、絶縁層3CをSiO 2 (35n The (10 nm), an insulating layer 3C of SiO 2 (35n
m)により、低電位電極層2をTa(300nm)により形成し、また基板1を石英基板として段差構造を形成した。 The m), the low potential electrode layer 2 is formed by Ta (300 nm), also to form a step structure of the substrate 1 as a quartz substrate. なお、PSGはP濃度が10%であり、CVD法により成膜した。 Incidentally, PSG is 10% P concentration was deposited by CVD.

【0224】(工程2)形成された段差部に、HF(4 [0224] (Step 2) a step portion formed, HF (4
8%):NH 4 F(40%)=1:10の割合の溶液を純水で1%に希釈した物をエッチャントとして室温でエッチングを施し、段差側壁にリセス構造6を形成した。 8%): NH 4 F ( 40%) = room temperature etched 1:10 rate solution as etchant diluted to 1% with pure water to form a recess structure 6 on the step side wall.

【0225】(工程3)次に、前記実施例1の工程3〜 [0225] (Step 3) Next, the step 3 of Example 1
4と同様な方法で、段差部にPd膜を堆積し、リセス部6に間隙7を形成した。 4 a similar manner, a Pd film was deposited on the stepped portion to form a gap 7 in the recessed portion 6. なお、本例でも上下電極間の抵抗は10MΩ以下であり微粒子膜を堆積した段階で間隙7が形成されていた。 The resistance between the upper and lower electrodes in this example the gap 7 at the stage of depositing and fine particle film is 10MΩ or less was formed.

【0226】(工程4)次に、BN(ベンゾニトリル),2.7×10 -4 Pa雰囲気中で低電位電極層2および高電位電極層4に、前記実施例1の工程4と同様のパルス電圧を印加し、間隙間に炭素を生成した。 [0226] (Step 4) Next, BN (benzonitrile), in 2.7 × 10 -4 in Pa atmosphere low potential electrode layer 2 and the high potential electrode layer 4, the same manner as in Step 4 of Example 1 the pulse voltage was applied, while to produce carbon in the gap.

【0227】なお、活性化工程は、間隙間に流れる電流が飽和した時点で終了した。 [0227] Incidentally, the activation step, the current flowing between the gap has been completed at the time of the saturation.

【0228】以上のようにして作製した電子放出素子から良好な電子放出が得られた。 [0228] The above way good electron emission from the electron-emitting device manufactured was obtained.

【0229】(実施例4)本実施例で作製した電子放出素子の断面図を図10に示した。 [0229] The cross-sectional view of an electron emission device produced in Example 4 This example shown in FIG. 10. 平面図は実施例1と同様であり、実施例1との相違点は、絶縁層が2層構造であり、高電位電極層の直下に間隙が形成されるという点である。 Plan view is the same as in Example 1, the differences from the first embodiment, the insulating layer is a two-layer structure, is that the gap just below the high potential electrode layer is formed. なお、本例の場合には、絶縁層3Aが第2の層に相当し、絶縁層3Bが第3の層に相当し、高電位電極層4が第1の層に相当する。 Incidentally, in the case of this example, the insulating layer 3A corresponds to the second layer, the insulating layer 3B corresponds to a third layer, the high-potential electrode layer 4 corresponds to the first layer.

【0230】(工程1)前記実施例1の工程1のように、高電位電極層4をTa(25nm)により、絶縁層3BをSi 34 (10nm)により、絶縁層3AをSi [0230] (Step 1) so that the step 1 of Example 1, the high-potential electrode layer 4 Ta (25 nm), the insulating layer 3B Si 3 N 4 (10nm) , an insulating layer 3A Si
2 (40nm)により、低電位電極層2をTa(30 The O 2 (40nm), the low potential electrode layer 2 Ta (30
0nm)により形成し、また、基板1を石英基板として段差構造を形成した(Si 34はスパッタ法により形成した)。 Formed by 0 nm), also the substrate 1 to form a step structure as a quartz substrate (Si 3 N 4 was formed by sputtering).

【0231】(工程2)次に、形成された段差部に、1 [0231] (Step 2) Next, the formed stepped portions, 1
20℃に熱したH 3 PO 4によりエッチングを施し、Si Etched by H 3 PO 4 was heated to 20 ° C., Si
34で構成された3Bを選択的にエッチングし、段差側壁にリセス構造6を形成した。 The 3B comprised of 3 N 4 is selectively etched to form a recess structure 6 on the step side wall.

【0232】(工程3)次に、前記実施例1の工程3〜 [0232] (Step 3) Next, the step 3 of Example 1
4と同様に、段差部にカーボン膜5を堆積し、高電位電極層4の直下のリセス部6に間隙7を形成した。 Similar to 4, deposited carbon film 5 on the step portion to form a gap 7 in the recessed portion 6 directly under the high-potential electrode layer 4.

【0233】以上のようにして作製した電子放出素子を、実施例1と同様な条件で駆動すると、2.7%の効率で電子放出が得られた。 [0233] The thus the electron-emitting element manufactured, driving under the same conditions as in Example 1, the electron emission was obtained in 2.7% efficiency.

【0234】(実施例5)本実施例の模式的平面図を図11(a)に、模式的断面図((a)におけるAA断面)を図11(b)に示した。 [0234] The schematic plan view of Example 5 This example in FIG. 11 (a), showing schematic cross-sectional view of ((a) AA section in) in FIG. 11 (b).

【0235】(工程1)前記実施例4の工程1と同様に、高電位電極層4をTa(25nm)により、絶縁層3CをSiO 2 (5nm)により、絶縁層3BをSi 3 [0235] (Step 1) in the same manner as in Step 1 of Example 4, the high-potential electrode layer 4 Ta (25 nm), a SiO 2 (5 nm) an insulating layer 3C, an insulating layer 3B Si 3 N
4 (10nm)により、絶縁層3AをSiO 2 (35n The 4 (10 nm), an insulating layer 3A SiO 2 (35n
m)により、低電位電極層2をTa(300nm)により形成し、また、基板1を石英基板として段差構造を形成した。 The m), the low potential electrode layer 2 is formed by Ta (300 nm), also to form a stepped structure of the substrate 1 as a quartz substrate.

【0236】その後、フォトリソグラフィー、ドライエッチングにより、2μmφのホール型構造を形成した(各層を貫通する貫通孔としてのホールを形成した)。 [0236] Thereafter, photolithography, dry etching, (to form a hole of a through hole penetrating each layer) of the Hall-type structure was formed of 2Myuemufai.

【0237】(工程2)次に、前記実施例4の工程2と同様に、ホール型構造の側壁(貫通孔としてのホールの内周面)にリセス構造6を形成した。 [0237] (Step 2) Next, as in Step 2 of Example 4, to form a recess structure 6 on the side wall of the hole type structure (an inner peripheral surface of the hole as a through hole).

【0238】(工程3)次に、前記実施例1の工程3〜 [0238] (Step 3) Next, the step 3 of Example 1
4と同様に、ホール型構造の側壁にカーボン膜5を堆積し、リセス部6に間隙7を形成した。 Similar to 4, deposited carbon film 5 on the sidewall of the hole-type structure to form a gap 7 in the recessed portion 6.

【0239】以上のようにして作製した電子放出素子を、実施例1と同様な条件で駆動すると、2.3%の効率で電子放出が得られたが、本実施例における素子構成は、アノード側から(第1の層側から第2の層側)みて、低電位電極が高電位電極(高電位電極層)に囲まれているため、ホール内から放出された電子は発散する事により、実施例1と比較すると電子ビームに40%程度の広がりが見られた。 [0239] The thus the electron-emitting element manufactured, driving under the same conditions as in Example 1, but the electron emission was obtained in 2.3% efficiency, device structure of this embodiment, the anode viewed from the side (the first layer side from the second layer side), since the low potential electrode is surrounded by the high potential electrode (high potential electrode layer), the electrons emitted from the hole by a divergent, spread of about 40% to the electron beam when compared with example 1 was observed.

【0240】なお、図示の例では、ホール内周の全てに電子放出部を設ける場合の構成について示したが、これに限らず、ホール内周の周方向の一部にのみ、各電極を設けて、周方向の一部にのみ電子放出部が形成されるようにしても良い。 [0240] In the example shown, the illustrated configuration of the case of providing the electron-emitting portion for all the peripheral holes, not limited to this, only a part of the circumferential direction of the inner periphery of the hole, provided each electrode Te, it may be an electron-emitting region only a part of the circumferential direction is formed.

【0241】(実施例6)本実施例の模式的平面図を図12(a)に、模式的断面図((a)におけるAA断面)を図12(b)に示した。 [0241] The schematic plan view of Example 6 This example in FIG. 12 (a), showing schematic cross-sectional view of ((a) AA section in) in Figure 12 (b).

【0242】本実施例では、図示のように素子の高電位電極を低電位電極で挟むような構成(方形状に各層を形成し、これらの一対の両端側に、それぞれ第1の側壁面,第2の側壁面,第3の側壁面,高電位電極,低電位電極および電子放出部を設け、さらに、これらの両端側にそれぞれ低電位電極層が広がるように各層を積層させた構成)とする事(以下リッジ型と呼ぶ)で、アノード側から素子を眺めたときの電子放出部を原点とすると、 [0242] In this embodiment, each layer forming a high potential electrode of the device as shown in configuration (rectangular shape so as to sandwich at low potential electrode, these a pair of opposite ends, a first side wall surface, respectively, the second side wall surface, a third side wall surface, a high potential electrode, the low potential electrode and the electron-emitting portion is provided, further, configured as a laminate of layers each of these both ends so that the low potential electrode layer spreads) and in that it (hereinafter referred to as ridge type), when the electron-emitting portion when viewing the device from the anode side to the origin,
電子ビームが原点付近に収束するという効果がある。 There is an effect that the electron beam is converged in the vicinity of the origin.

【0243】(工程1)前記実施例4の工程1と同様に、高電位電極層4をTa(25nm)により、絶縁層3CをSiO 2 (5nm)により、絶縁層3BをSi 3 [0243] (Step 1) in the same manner as in Step 1 of Example 4, the high-potential electrode layer 4 Ta (25 nm), a SiO 2 (5 nm) an insulating layer 3C, an insulating layer 3B Si 3 N
4 (10nm)により、絶縁層3AをSiO 2 (35n The 4 (10 nm), an insulating layer 3A SiO 2 (35n
m)により、低電位電極層2をTa(300nm)により形成し、また、基板1を石英基板として段差構造を形成した。 The m), the low potential electrode layer 2 is formed by Ta (300 nm), also to form a stepped structure of the substrate 1 as a quartz substrate.

【0244】その後、フォトリソグラフィー、ドライエッチングにより、8μm幅のリッジ構造を形成した。 [0244] Thereafter, photolithography, dry etching, thereby forming a ridge structure of 8μm wide.

【0245】(工程2)次に、前記実施例4の工程2と同様に、リッジ構造の両側壁にリセス構造6を形成した。 [0245] (Step 2) Next, as in Step 2 of Example 4, to form a recess structure 6 on both side walls of the ridge structure.

【0246】(工程3)次に、前記実施例1の工程3〜 [0246] (Step 3) Next, the step 3 of Example 1
4と同様に、リッジの両側壁にカーボン膜5を堆積し、 Similar to 4, deposited carbon film 5 on both side walls of the ridge,
リセス部6に間隙7を形成した。 To form a gap 7 in the recess 6.

【0247】以上のようにして作製した電子放出素子を、実施例1と同様な条件で駆動すると、本実施例の素子構成ではアノード側からみて、高電位電極が低電位電極に囲まれているため、リッジ両側壁から放出された電子は−の電位に挟まれる事になり、実施例1と比較すると電子ビームが原点付近に観測された。 [0247] The electron emitting device manufactured as described above, when driven in the same conditions as in Example 1, the device structure of the present embodiment viewed from the anode side, the high potential electrode is surrounded by a low potential electrode Therefore, the electrons emitted from the ridge side walls - will be sandwiched potential, electron beam was observed in the vicinity of the origin when compared with example 1. しかし、効率は1.9%と若干低下した。 However, the efficiency was reduced by 1.9% slightly.

【0248】(実施例7)本実施例では、上記実施例6 [0248] (Embodiment 7) In this embodiment, the sixth embodiment
のリッジ型において、両段差の片側だけに電子放出部を形成した場合について説明する。 In the ridge type, the case where only the formation of the electron emitting portion on one side of the both steps.

【0249】(工程1)前記実施例4の工程1と同様に、高電位電極層4をTa(25nm)により、絶縁層3CをSiO 2 (5nm)により、絶縁層3BをSi 3 [0249] (Step 1) in the same manner as in Step 1 of Example 4, the high-potential electrode layer 4 Ta (25 nm), a SiO 2 (5 nm) an insulating layer 3C, an insulating layer 3B Si 3 N
4 (10nm)により、絶縁層3AをSiO 2 (35n The 4 (10 nm), an insulating layer 3A SiO 2 (35n
m)により、低電位電極層2をTa(300nm)により形成し、また、基板1を石英基板として段差構造を形成した。 The m), the low potential electrode layer 2 is formed by Ta (300 nm), also to form a stepped structure of the substrate 1 as a quartz substrate.

【0250】その後、フォトリソグラフィー、ドライエッチングにより、8μm幅のリッジ構造を形成した。 [0250] Thereafter, photolithography, dry etching, thereby forming a ridge structure of 8μm wide.

【0251】(工程2)次に、前記実施例4の工程2と同様に、リッジ構造の両側壁にリセス構造6を形成した。 [0251] (Step 2) Next, as in Step 2 of Example 4, to form a recess structure 6 on both side walls of the ridge structure.

【0252】(工程3)次に、前記実施例1の工程3〜 [0252] (Step 3) Next, the step 3 of Example 1
4と同様に、リッジ構造の片側のみにカーボン膜5を堆積し、片側のリセス部6にのみ間隙7を形成した。 Similar to 4, deposited carbon film 5 only on one side of the ridge structure to form a gap 7 only one side of the recess 6.

【0253】以上のようにして作製した電子放出素子を、実施例1と同様な条件で駆動すると、実施例5と同様に、放出された電子は−の電位に挟まれ、また、放出部がリッジ側壁の片側のみであるため、原点付近にさらに径の小さい電子ビームが観測された。 [0253] The thus the electron-emitting element manufactured, driving under the same conditions as in Example 1, in the same manner as in Example 5, emitted electrons - sandwiched potential, also release portion since only one side of the ridge side wall, a small electron beam of more diameter in the vicinity of the origin it was observed.

【0254】(実施例8)本実施例では、本発明の電子放出素子を具備した画像形成装置の一例として、上記実施例1の素子を用いて画像形成装置を作製した場合について示す。 [0254] (Embodiment 8) In this embodiment, as an example of an image forming apparatus including an electron-emitting device of the present invention, illustrating the case of manufacturing an image forming apparatus using the device of Example 1.

【0255】図13(a)は本実施例の素子を上から見たときの模式的平面図であり、図13(b)は図13 [0255] FIG. 13 (a) is a schematic plan view as viewed from above the device of the present embodiment, FIG. 13 (b) 13
(a)におけるA−A線での模式的断面図である。 It is a schematic cross-sectional view at line A-A in (a).

【0256】この場合の電子放出素子は、図に示すように、電子放出に関係する高電位電極以外の領域の絶縁層を絶縁層131のように1μmと厚く設計し、寄生容量を低減して、マトリクス駆動中に発生する信号遅延を防止した。 [0256] electron-emitting device in this case, as shown in the figure, the insulating layer in a region other than the high-potential electrode related to the electron emitting thicker design and 1μm as insulating layer 131, to reduce the parasitic capacitance , to prevent signal delay occurring during matrix driving.

【0257】このように構成された素子を10×10のMTX状に配置し、x方向配線を低電位電極にy方向配線を高電位電極に接続した。 [0257] The thus constituted element arranged in MTX-shaped 10 × 10, and connect the y-direction wirings in the x-direction wirings to the low potential electrode to the high potential electrode.

【0258】また、素子は、横150μm、縦300μ [0258] In addition, the device, next to 150μm, vertical 300μ
mのピッチで配置し、素子上部には2mmに距離を隔てた位置に蛍光体を配置した。 And arranged at a pitch of m, the element upper part is arranged a phosphor in a position at a distance to 2 mm. そして、蛍光体には10k And, 10k is the phosphor
Vの電圧を印加した。 Applying a voltage of V.

【0259】この結果、容量成分の低減効果によるマトリクス駆動が可能で高精細な画像形成装置を形成できた。 [0259] As a result, it could be formed a high-definition image forming apparatus capable of matrix driving by reducing the effect of the capacitive component.

【0260】 [0260]

【発明の効果】以上説明したように、本発明の電子放出素子およびその製造方法によって、簡易な構成で、容易に電子放出部の位置制御を行いつつ、弾性散乱の回数を減らして電子放出効率を向上させることができる。 As described above, according to the present invention, the electron-emitting device and its manufacturing method of the present invention, a simple structure, easily while performing position control of the electron emission portion, the electron emission efficiency by reducing the number of elastic scattering it is possible to improve the.

【0261】また、このように電子放出効率の向上した電子放出素子を電子源や画像形成装置に適用すれば、性能に優れた電子源及び画像形成装置を実現できる。 [0261] Further, by applying this way improved electron-emitting device of the electron emission efficiency to the electron source or an image forming apparatus can be realized an electron source and an image forming apparatus with excellent performance.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態に係る電子放出素子の模式図である。 It is a schematic view of an electron emission device according to an embodiment of the present invention; FIG.

【図2】本発明の実施の形態に係る電子放出素子を駆動させた場合の模式的断面図である。 It is a schematic cross-sectional view of the Figure 2 and the electron-emitting device according to the embodiment is driven according to the present invention.

【図3】本発明の実施の形態に係る電子放出素子の電子放出部の拡大図である。 3 is an enlarged view of an electron emission portion of the electron-emitting device according to an embodiment of the present invention.

【図4】本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。 The manufacturing process of the electron-emitting device according to an embodiment of the invention; FIG is a schematic diagram showing the order.

【図5】電子放出素子の製造工程の一つである活性化処理を行うための真空処理装置の模式図である。 5 is a schematic diagram of a vacuum processing apparatus for performing is one activation treatment of the manufacturing process of the electron-emitting device.

【図6】本発明の実施の形態に係る電子源(単純マトリクス配置)の概略構成図である。 [6] an electron source according to the embodiment of the present invention is a schematic diagram of a (simple matrix arrangement).

【図7】単純マトリクス配置の電子源を用いた本発明の実施の形態に係る画像形成装置に用いる表示パネルの概略構成図である。 7 is a schematic configuration diagram of a display panel used in the image forming apparatus according to the embodiment of the simple matrix arrangement electron source of the present invention using the.

【図8】図7の表示パネルにおける蛍光膜の模式図である。 It is a schematic view of a fluorescent film in a display panel of FIG. 8 Fig.

【図9】図7の表示パネルを駆動する駆動回路の一例を示す回路図である。 9 is a circuit diagram showing a drive circuit for driving the display panel of FIG.

【図10】本発明の実施例4に係る電子放出素子の模式的断面図である。 10 is a schematic cross-sectional view of an electron emission device according to Example 4 of the present invention.

【図11】本発明の実施例5に係る電子放出素子の模式図である。 11 is a schematic view of an electron emission device according to Example 5 of the present invention.

【図12】本発明の実施例6に係る電子放出素子の模式図である。 It is a schematic view of an electron emission device according to Example 6 of the present invention; FIG.

【図13】本発明の実施例8に係る画像形成装置を作製した際に用いた電子放出素子の模式図である。 13 is a schematic view of an electron emission device used in the case of preparing an image forming apparatus according to an eighth embodiment of the present invention.

【図14】従来技術に係る電子放出素子の模式的断面図である。 14 is a schematic cross-sectional view of an electron emission device according to the prior art.

【図15】従来技術に係る垂直型の表面伝導型素子の模式的断面図である。 15 is a schematic sectional view of a vertical type surface conduction type element according to the prior art.

【図16】平面型の表面伝導型素子の電子の軌道を示す模式図である。 16 is a schematic diagram showing the electron trajectories of the plane type surface conduction type device.

【図17】垂直型の表面伝導型素子の電子の軌道を示す模式図である。 17 is a schematic diagram showing the electron trajectories of the vertical type surface conduction type element.

【図18】電子放出効率と高電位電極に関する所定距離との関係を示す関係図である。 18 is a relationship diagram showing the relationship between the predetermined distance in the electron emission efficiency and the high potential electrode.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 基板 2 低電位電極層 3A,3B,3C 絶縁層 4 高電位電極層 5 導電性薄膜(もしくは高抵抗膜) 5A 高電位電極 5B 低電位電極 6 リセス部 7 間隙 8 陽極(アノード) 31,32 電子 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空容器 56 排気ポンプ 57 有機ガス供給源 61 電子源基体 62 X方向配線 63 Y方向配線 64 電子放出素子 65 結線 71 リアプレート 72 支持枠 73 ガラス基体 74 蛍光膜 75 メタルバック 76 フェースプレート 77 外囲器 81 黒色導電材 82 蛍光体 91 像表示パネル 92 走査回路 93 制御回路 94 シフトレジスタ 95 ラインメモリ 96 同期信号分離回路 97 変調信号発生器 131 絶縁層 161 素子高電位電極 162 素子低電位 1 substrate 2 low potential electrode layers 3A, 3B, 3C insulating layer 4 a high potential electrode layer 5 conductive thin film (or a high-resistance film) 5A high potential electrode 5B low potential electrode 6 recessed portion 7 a gap 8 anodes (anode) 31, 32 electronic 50 ammeter 51 supply 52 ammeter 53 high voltage power supply 54 anode electrode 55 vacuum chamber 56 evacuation pump 57 the organic gas supply source 61 electron source substrate 62 X-direction wirings 63 Y-direction wirings 64 electron-emitting devices 65 wired 71 rear plate 72 supporting frame 73 glass substrate 74 fluorescent film 75 metal back 76 face plate 77 enclosure 81 black conductive 82 phosphor 91 image display panel 92 scanning circuit 93 control circuit 94 shift register 95 a line memory 96 the synchronizing signal separation circuit 97 the modulation signal generator 131 insulating layer 161 element high potential electrode 162 element low potential 電極 163 陽極(アノード) 164 駆動電圧Vfと等しい等電位面 165 駆動電圧Vfよりも高い等電位面 171 高電位電極 172 低電位電極 173 陽極(アノード) 174 駆動電圧Vfと等しい等電位面 175 駆動電圧Vfよりも高い等電位面 D 間隙距離 L1 素子電極長さ L2 導電性薄膜(もしくは高抵抗膜)を堆積する領域の長さ T1 間隙の高電位電極の端部位置から高電位電極層の上部までの距離 T2 間隙の低電位電極の端部位置から低電位電極層の表面までの間の距離 Xs 特徴距離 Electrode 163 anode (anode) 164 driving voltage Vf equal to high equipotential surface 171 than equipotential surfaces 165 driving voltage Vf higher potential electrode 172 low potential electrode 173 anode (anode) 174 driving voltage Vf equal equipotential surface 175 driving voltage from the end position of the high equipotential surface D gap distance L1 device electrode length L2 conductive thin film (or a high-resistance film) length T1 gap of the high potential electrode regions of depositing than Vf to the top of the high potential electrode layer distance Xs characteristic distance between the end positions of the low potential electrode of the distance T2 gap to the surface of the low potential electrode layer

Claims (17)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】第1の側壁面を有する第1の層と、 前記第1の側壁面の延長面上に、その面が略一致する第2の側壁面を有する第2の層と、 前記第1の側壁面および第2の側壁面よりも内部に凹んだ位置に、その面が設けられる第3の側壁面を有し、かつ、前記第1の層と第2の層との間に設けられる第3の層と、を備えた電子放出素子であって、 前記第1の側壁面上に高電位電極を設けると共に、前記第2の側壁面上に低電位電極を設け、これらの電極間の間隙を電子放出部とすることを特徴とする電子放出素子。 And 1. A first layer having a first side wall surface, the first side wall surface of the extension surface, a second layer having a second side wall surface on which that surface is substantially coincident, the in a first position recessed within than the side wall surface and the second side wall surface of, a third side wall surface to which the surface is provided, and, between said first and second layers a third layer provided, an electron emitting device wherein the the first side wall surface on provided with a high-potential electrode, the low-potential electrode provided on the second side wall surface, these electrodes the electron-emitting device, characterized in that the electron emission portion of the gap between.
  2. 【請求項2】基板上に積層された低電位電極層と、 該低電位電極層上に積層された絶縁層と、 該絶縁層上に積層された高電位電極層と、を備え、 前記高電位電極は前記高電位電極層と電気的に接続され、かつ、前記低電位電極は前記低電位電極層と電気的に接続されることを特徴とする請求項1に記載の電子放出素子。 Provided 2. A low potential electrode layer laminated on a substrate, a low stacked on potential electrode layer on the insulating layer, and the high potential electrode layer laminated on the insulating layer, wherein the high potential electrode is connected to the high potential electrode layer electrically, and the electron-emitting device according to claim 1 low potential electrode, characterized in that it is connected to the low-potential electrode layer electrically.
  3. 【請求項3】前記絶縁層が、前記第1の層,第2の層および第3の層から構成されることを特徴とする請求項2 Wherein the insulating layer is, claim and said first layer, characterized in that they are composed of the second and third layers 2
    に記載の電子放出素子。 An electron-emitting device according to.
  4. 【請求項4】前記高電位電極層が前記第1の層であり、 前記絶縁層が、前記第2の層および第3の層から構成されることを特徴とする請求項2に記載の電子放出素子。 Wherein a said high potential electrode layer is the first layer, the insulating layer, electrons according to claim 2, characterized in that they are composed of the second and third layers emitting device.
  5. 【請求項5】前記第1の層側から第2の層側を見た場合に、前記低電位電極が前記高電位電極に取り囲まれていることを特徴とする請求項1または2に記載の電子放出素子。 When 5. saw second layer side from the first layer side, the low potential electrode according to claim 1 or 2, characterized in that it is surrounded by the high-potential electrode the electron-emitting device.
  6. 【請求項6】前記第1の層,第2の層および第3の層を貫通する貫通孔を形成することによって、この貫通孔の内周面の一部を前記第1の側壁面とすると共に、該貫通孔の内周面の他の一部を前記第2の側壁面として、これらの側壁面上にそれぞれ高電位電極および低電位電極を設けて、該低電位電極が高電位電極に取り囲まれるようにすることを特徴とする請求項5に記載の電子放出素子。 Wherein said first layer, by forming the second layer and the third through hole passing through the layer, to a portion of the inner peripheral surface of the through hole and the first side wall surface with, as another of the second side wall surface portions of the inner peripheral surface of the through hole, respectively on these side wall surfaces by providing a high potential electrode and the low-potential electrode, the low potential electrode to the high potential electrode the electron emission device of claim 5, characterized in that to be surrounded.
  7. 【請求項7】前記高電位電極および低電位電極は、貫通孔内周の周方向の一部にのみ設けて、該周方向の一部にのみ前記電子放出部が形成されるようにすることを特徴とする請求項6に記載の電子放出素子。 Wherein said high-potential electrode and the low-potential electrode is provided only on a part of circumferential direction of the through hole circumference and directed to the electron emission portion only on a part of the peripheral direction is formed an electron-emitting device according to claim 6, wherein.
  8. 【請求項8】前記高電位電極層を方形状に形成し、該高電位電極層の一対の両端側に、それぞれ電子放出部を設けると共に、 前記両端側に、それぞれ低電位電極層が広がるように各層を配置することを特徴とする請求項2に記載の電子放出素子。 8. A forming the high-potential electrode layer in a square shape, a pair of opposite ends of the high potential electrode layers, with each providing the electron-emitting portion, the both ends, so that each low potential electrode layer spreads the electron emission device of claim 2, wherein placing each layer.
  9. 【請求項9】前記高電位電極層を方形状に形成し、該高電位電極層の一対の両端のうちのいずれか片端のみに電子放出部を設けると共に、 前記両端側に、それぞれ低電位電極層が広がるように各層を配置することを特徴とする請求項2に記載の電子放出素子。 9. A forming the high-potential electrode layer in a square shape, only one one end of a pair of opposite ends of the high potential electrode layer provided with an electron emitting portion on to said opposite ends, respectively low potential electrode the electron emission device of claim 2, wherein placing each layer so as to spread the layer.
  10. 【請求項10】表面伝導型の電子を放出する素子であることを特徴とする請求項1〜9のいずれか一つに記載の電子放出素子。 10. An electron emitting device according to any one of claims 1 to 9, characterized in that a device that emits electrons of the surface conduction type.
  11. 【請求項11】請求項1〜10のいずれか一つに記載の電子放出素子を複数配置することを特徴とする電子源。 11. electron source, characterized by arranging a plurality of electron-emitting device according to any one of claims 1 to 10.
  12. 【請求項12】前記電子放出素子がマトリクス配線されていることを特徴とする請求項11に記載の電子源。 12. electron source according to claim 11, wherein said electron-emitting devices are matrix-wired.
  13. 【請求項13】請求項11または12に記載の電子源を備えると共に、該電子源から放出された電子によって画像を形成する画像形成部材を備えることを特徴とする画像形成装置。 13. provided with a electron source according to claim 11 or 12, an image forming apparatus comprising the image forming member for forming an image by electrons emitted from the electron source.
  14. 【請求項14】前記画像形成部材は、電子の衝突によって発光する蛍光体であることを特徴とする請求項13に記載の画像形成装置。 14. The image forming member, image forming apparatus according to claim 13 which is a phosphor which emits light by collision of electrons.
  15. 【請求項15】第1の層,第2の層および第3の層が積層された3層構造を有し、これらの層の側壁面側に電子放出部が設けられる電子放出素子の製造方法であって、 前記第3の層は、第1の層および第2の層とは異なる材料から構成すると共に、 第2の層,第3の層および第1の層の順に積層する積層工程の後に、前記第2の層のみを所定量だけ選択エッチングしてリセス構造を形成する工程と、 その後、リセス位置に電子放出部が形成されるように、 15. The first layer, a second layer and the third three-layer structure layers are laminated, the manufacturing method of the electron-emitting device the electron emission portion is provided on the side wall surface of the layers a is, the third layer, with the first and second layers are composed of different materials, a second layer, the third layer and the first laminating step of laminating in this order of layers after a step of forming a recess structure only the second layer is selectively etched by a predetermined amount, as then, the electron emission portion is formed in the recess position,
    第1の層および第2の層の側壁面にそれぞれ導電性薄膜を被覆する工程と、を備えることを特徴とする電子放出素子の製造方法。 A method of manufacturing an electron-emitting device characterized by comprising the step of coating the respective conductive thin film on the sidewall surfaces of the first and second layers, the.
  16. 【請求項16】前記第1の層,第2の層および第3の層は、絶縁層であることを特徴とする請求項15に記載の電子放出素子の製造方法。 16. The first layer, the second layer and the third layer, the manufacturing method of the electron-emitting device according to claim 15, characterized in that an insulating layer.
  17. 【請求項17】前記第1の層は、前記導電性薄膜に電気的に接続される高電位電極層であり、 前記第2の層および第3の層は、絶縁層であることを特徴とする請求項16に記載の電子放出素子の製造方法。 17. The method of claim 16, wherein the first layer is a high-potential electrode layer electrically connected to the conductive thin film, the second layer and the third layer, and characterized in that an insulating layer a method of manufacturing an electron-emitting device according to claim 16.
JP34941999A 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating electron emission element Pending JP2001167693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34941999A JP2001167693A (en) 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating electron emission element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34941999A JP2001167693A (en) 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating electron emission element

Publications (1)

Publication Number Publication Date
JP2001167693A true true JP2001167693A (en) 2001-06-22

Family

ID=18403627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34941999A Pending JP2001167693A (en) 1999-12-08 1999-12-08 Electron emission element, electron source and image forming device and method of fabricating electron emission element

Country Status (1)

Country Link
JP (1) JP2001167693A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656675B1 (en) 2005-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof
EP2109132A2 (en) 2008-04-10 2009-10-14 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2109131A2 (en) 2008-04-10 2009-10-14 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2184757A2 (en) 2008-10-22 2010-05-12 Canon Kabushiki Kaisha Light emitting apparatus and image display apparatus using the same
JP2010146915A (en) * 2008-12-19 2010-07-01 Canon Inc Method of manufacturing electron emitting element, and method of manufacturing image display device using the same
EP2219200A2 (en) * 2009-02-12 2010-08-18 Canon Kabushiki Kaisha Electron beam apparatus and image displaying apparatus using the same
US7786658B1 (en) 2009-02-06 2010-08-31 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus using the same
EP2242083A1 (en) 2009-04-15 2010-10-20 Canon Kabushiki Kaisha Electron beam device
EP2161734A3 (en) * 2008-09-03 2010-11-03 Canon Kabushiki Kaisha Electron emission device and image display panel using the same, and image display apparatus and information display apparatus
EP2251888A2 (en) 2009-05-14 2010-11-17 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
US7850502B2 (en) 2008-12-19 2010-12-14 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device and method of manufacturing image display apparatus
EP2273527A1 (en) 2009-07-08 2011-01-12 Canon Kabushiki Kaisha Electron-emitting device, electron beam apparatus using the electron-emitting device, and image display apparatus
KR101010987B1 (en) 2008-04-10 2011-01-26 캐논 가부시끼가이샤 Electron beam apparatus and image display apparatus using the same
EP2194563A3 (en) * 2008-12-02 2011-04-20 Canon Kabushiki Kaisha Method of fabricating electron-emitting device and method of manufacturing image display apparatus
US7969082B2 (en) 2008-09-09 2011-06-28 Canon Kabushiki Kaisha Electron beam apparatus
US8035294B2 (en) 2009-05-11 2011-10-11 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus therewith
US8075361B2 (en) 2008-09-09 2011-12-13 Canon Kabushiki Kaisha Electron source manufacturing method
US8106575B2 (en) 2008-10-03 2012-01-31 Canon Kabushiki Kaisha Electron beam apparatus having a recess formed in a surface of an insulating member
US8134288B2 (en) 2009-12-21 2012-03-13 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image display apparatus
US8177987B2 (en) 2008-12-19 2012-05-15 Canon Kabushiki Kaisha Method for producing electron-emitting device and method for producing image display apparatus including the same
US8378937B2 (en) 2008-11-18 2013-02-19 Canon Kabushiki Kaisha Image display apparatus

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656675B1 (en) 2005-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof
US7859184B2 (en) 2008-04-10 2010-12-28 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2109132A2 (en) 2008-04-10 2009-10-14 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
US8304975B2 (en) 2008-04-10 2012-11-06 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2109131A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
US8154184B2 (en) 2008-04-10 2012-04-10 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2287880A1 (en) 2008-04-10 2011-02-23 Canon Kabushiki Kaisha Electron-emitting device and electron source, electron beam apparatus as well as image display apparatus using the same
EP2109131A2 (en) 2008-04-10 2009-10-14 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
KR101010987B1 (en) 2008-04-10 2011-01-26 캐논 가부시끼가이샤 Electron beam apparatus and image display apparatus using the same
US7884533B2 (en) 2008-04-10 2011-02-08 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2161734A3 (en) * 2008-09-03 2010-11-03 Canon Kabushiki Kaisha Electron emission device and image display panel using the same, and image display apparatus and information display apparatus
US7969082B2 (en) 2008-09-09 2011-06-28 Canon Kabushiki Kaisha Electron beam apparatus
US8075361B2 (en) 2008-09-09 2011-12-13 Canon Kabushiki Kaisha Electron source manufacturing method
US8106575B2 (en) 2008-10-03 2012-01-31 Canon Kabushiki Kaisha Electron beam apparatus having a recess formed in a surface of an insulating member
EP2184757A2 (en) 2008-10-22 2010-05-12 Canon Kabushiki Kaisha Light emitting apparatus and image display apparatus using the same
US8378937B2 (en) 2008-11-18 2013-02-19 Canon Kabushiki Kaisha Image display apparatus
EP2194563A3 (en) * 2008-12-02 2011-04-20 Canon Kabushiki Kaisha Method of fabricating electron-emitting device and method of manufacturing image display apparatus
US8388400B2 (en) 2008-12-02 2013-03-05 Canon Kabushiki Kaisha Method of fabricating electron-emitting device and method of manufacturing image display apparatus
JP4637233B2 (en) * 2008-12-19 2011-02-23 キヤノン株式会社 Manufacturing method and a manufacturing method of an image display device using the same electron-emitting devices
US7850502B2 (en) 2008-12-19 2010-12-14 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device and method of manufacturing image display apparatus
US8177987B2 (en) 2008-12-19 2012-05-15 Canon Kabushiki Kaisha Method for producing electron-emitting device and method for producing image display apparatus including the same
JP2010146915A (en) * 2008-12-19 2010-07-01 Canon Inc Method of manufacturing electron emitting element, and method of manufacturing image display device using the same
US7786658B1 (en) 2009-02-06 2010-08-31 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus using the same
EP2219200A2 (en) * 2009-02-12 2010-08-18 Canon Kabushiki Kaisha Electron beam apparatus and image displaying apparatus using the same
US8154188B2 (en) 2009-02-12 2012-04-10 Canon Kabushiki Kaisha Electron emitting device and image displaying apparatus using the same
EP2219200A3 (en) * 2009-02-12 2011-07-27 Canon Kabushiki Kaisha Electron beam apparatus and image displaying apparatus using the same
CN101866800A (en) * 2009-04-15 2010-10-20 佳能株式会社 Electron beam device
EP2242083A1 (en) 2009-04-15 2010-10-20 Canon Kabushiki Kaisha Electron beam device
US8035294B2 (en) 2009-05-11 2011-10-11 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus therewith
US8084932B2 (en) 2009-05-14 2011-12-27 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2251888A3 (en) * 2009-05-14 2011-05-04 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2251888A2 (en) 2009-05-14 2010-11-17 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2273527A1 (en) 2009-07-08 2011-01-12 Canon Kabushiki Kaisha Electron-emitting device, electron beam apparatus using the electron-emitting device, and image display apparatus
US8134288B2 (en) 2009-12-21 2012-03-13 Canon Kabushiki Kaisha Electron-emitting device, electron source, and image display apparatus

Similar Documents

Publication Publication Date Title
US6848962B2 (en) Electron-emitting device, electron source, image-forming apparatus, and method for producing electron-emitting device and electron-emitting apparatus
US7012362B2 (en) Electron-emitting devices, electron sources, and image-forming apparatus
US6225749B1 (en) Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
US20030030367A1 (en) Image forming apparatus and method of manufacturing the same
US6296896B1 (en) Manufacturing method for electron-emitting device, electron source, and image-forming apparatus
US6184619B1 (en) Electron apparatus using electron-emitting device and image forming apparatus
US6288494B1 (en) Electron-emitting apparatus and image-forming apparatus
US6278233B1 (en) Image forming apparatus with spacer
US6803707B2 (en) Electron source having an insulating layer with metal oxide particles
US5952775A (en) Image-forming apparatus having vent tubes
US6288485B1 (en) Electron apparatus using electron-emitting device and image forming apparatus
US20030001477A1 (en) Electron-emitting device, electron source, and image-forming apparatus
US20010019247A1 (en) Electron-emitting apparatus and image-forming apparatus
US6617773B1 (en) Electron-emitting device, electron source, and image-forming apparatus
US6657368B1 (en) Electron beam device, method for producing charging-suppressing member used in the electron beam device, and image forming apparatus
US6144154A (en) Image forming apparatus for forming image by electron irradiation
US6582268B1 (en) Electron-emitting device, electron source and manufacture method for image-forming apparatus
JP2000285801A (en) Manufacture of electron emission element, electron source using electron emission element, and image formation device
US20080122336A1 (en) Electron-Emitting Device, Electron Source Using the Same, Image Display Apparatus, and Information Displaying and Reproducing Apparatus
US20050258734A1 (en) Electron-emitting device, electron-emitting apparatus, electron source, image display device and information display/reproduction apparatus
US6259422B1 (en) Method for producing image-forming apparatus
US20020070677A1 (en) Electron source forming substrate, and electron source and image display apparatus using the same
US20020036599A1 (en) Method of driving electron-emitting device, electron source, and image-forming apparatus, driving circuit for electron source and image-forming apparatus, electron source and image-forming apparatus including the driving circuit, and method of manufacturing image-forming apparatus
US20090237570A1 (en) Electron-emitting device, electron source, and image display apparatus, and method for manufacturing the same
JP2002289086A (en) Electron emitting element, electron source, image forming device and manufacturing method for electron emitting element