JP2001283719A - Electron emission element, electron source and image formation device - Google Patents

Electron emission element, electron source and image formation device

Info

Publication number
JP2001283719A
JP2001283719A JP2000094469A JP2000094469A JP2001283719A JP 2001283719 A JP2001283719 A JP 2001283719A JP 2000094469 A JP2000094469 A JP 2000094469A JP 2000094469 A JP2000094469 A JP 2000094469A JP 2001283719 A JP2001283719 A JP 2001283719A
Authority
JP
Japan
Prior art keywords
electron
electrode
emitting device
insulating layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000094469A
Other languages
Japanese (ja)
Inventor
Michiyo Nishimura
三千代 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000094469A priority Critical patent/JP2001283719A/en
Publication of JP2001283719A publication Critical patent/JP2001283719A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element capable of simultaneously realizing an improvement of an electron emission efficiency and a convergence of electron orbit and a high definition electron source and an image formation device therewith. SOLUTION: The element is arranged on a substrate and equipped with a high-voltage electrode 2 with a convex portion at a given region, an insulating layer 3 that is arranged on the high-voltage electrode 2 and positioned in the region except an upper region of the convex of the high-voltage electrode 2, and a low-voltage electrode 4 that has a distance 6 between the high-voltage electrode 2 to be positioned in a pair on the insulating layer 3 through the convex portion and is arranged on the insulating layer 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、及
び該電子放出素子を複数配置した電子源、及び該電子源
を用いて構成した画像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a plurality of the electron-emitting devices, and an image forming apparatus using the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子としては、大別して
熱電子放出素子と冷陰極電子放出素子の2種類のものが
知られている。冷陰極電子放出素子には電界放出型(以
下、「FE型」という)、金属/絶縁層/金属型(以
下、「MIM型」という)や表面伝導型電子放出素子等
がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices, a thermionic electron-emitting device and a cold cathode electron-emitting device, are known. The cold cathode electron-emitting devices include a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron-emitting device, and the like.

【0003】FE型の例としては、W.P.Dyke&
#38;W.W.Dolan,"Field
Emission",Advance in
Electron Physics,8,89(195
6) あるいは、C.A.Spindt,"P
HYSICAL Properties of thi
n−film field emission cat
hodes withmolybdenium con
es"J.Appl,Phys,.47,52
48(1976)等に開示されたものが知られている。
[0003] As an example of the FE type, W. P. Dyke &
# 38; W. Dolan, " Field
Emission ", Advance in
Electron Physics, 8, 89 (195)
6) Alternatively, C.I. A. Spindt, " P
HYSICAL Properties of thi
n-film field emission cat
hoses withmolybdenium con
es " Appl, Phys,. 47,52
48 (1976) and the like are known.

【0004】さらに、FE型の別の例として、金属等の
エッジから電子を放出させる、いわゆる、エッジエミッ
タ構造がある。
Further, as another example of the FE type, there is a so-called edge emitter structure in which electrons are emitted from an edge of a metal or the like.

【0005】MIM型の例としては、C.A.Mea
d."Operationof Tunnel
−Emission Devices",J.
Apply.Phys.,32,646(1961)等
に開示されたものが知られている。
As an example of the MIM type, C.I. A. Mea
d. " Operationof Tunnel
-Emission Devices "
Apply. Phys. , 32, 646 (1961).

【0006】また、最近の例では、Toshiaki.
Kusunoki,"Fluctuation
−free electron emission f
rom non−formed metal−insu
lator−metal(MIM)cathodes
Fabricated by low current
Anodic oxidation",Jp
n.J.Appl.Phys.vol.32(199
3)pp.L1695,Mutsumi suzuki
etal"An MIM−Cathode
Array for Cathode lumines
cent Displays",IDW ’9
6,(1996)pp.529等が研究されている。
In a recent example, Toshiaki.
Kusunoki, " Fractation
-Free electron emission f
rom non-formed metal-insu
later-metal (MIM) cathodes
Fabricated by low current
Anodic oxidation ", Jp
n. J. Appl. Phys. vol. 32 (199
3) pp. L1695, Mutsumi suzuki
et al " An MIM-Cathode
Array for Cathode lumines
cent Displays ", IDW '9
6, (1996) pp. 529 etc. have been studied.

【0007】表面伝導型の例としては、エリンソンの報
告(M.I.Elinson Radio Eng.E
lectron Phys.,10(1965))に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。
[0007] As an example of the surface conduction type, there is a report by Elinson (MI Elinson Radio Eng. E).
electron Phys. , 10 (1965)), and the surface conduction type electron-emitting device emits electrons when a current flows through a small-area thin film formed on a substrate in parallel with the film surface. It utilizes the phenomenon.

【0008】表面伝導型素子では、前記のエリンソンの
報告に記載のSnO2薄膜を用いたもの、Au薄膜を用
いたもの、(G.Dittmer.Thin Soli
dFilms.9,317(1972))、In23
SnO2薄膜によるもの(M.Hartwell an
d C.G.Fonstad,IEEE Trans.
ED Conf.,519(1983))等が報告され
ている。
[0008] As the surface conduction type device, a device using an SnO 2 thin film, a device using an Au thin film, and a device using an Au thin film described in the above-mentioned report of Elinson (G. Dittmer. Thin Soli) are used.
dFilms. 9,317 (1972)), In 2 O 3 /
According to SnO 2 thin film (M. Hartwell an)
d C.I. G. FIG. Fonstad, IEEE Trans.
ED Conf. , 519 (1983)).

【0009】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜を予め通電フ
ォーミングと呼ばれる通電処理によって電子放出部を形
成するのが一般的であった。
Heretofore, in these surface conduction electron-emitting devices, it has been general to form an electron-emitting portion on a conductive thin film in advance by an energization process called energization forming before electron emission.

【0010】即ち、通電フォーミングとは前記導電性薄
膜両端に直流電圧あるいは非常にゆっくりとした昇電圧
例えば1V/分程度を印加通電し、導電性薄膜を局所的
に破壊、変形もしくは変質せしめ、電気的に高抵抗な状
態にした電子放出部を形成することである。
That is, the energization forming is to apply a DC voltage or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive thin film and to apply an electric current to locally destroy, deform or alter the conductive thin film. The purpose is to form an electron-emitting portion in a high resistance state.

【0011】さらに真空内で有機ガスを導入し、通電を
行う活性化と呼ばれる工程により、絶縁層を隔てて対向
する導電性薄膜の先端に有機材料を堆積することでより
電子放出特性の向上した電子放出部が形成される。
Further, by a process called activation in which an organic gas is introduced in a vacuum and current is applied, an organic material is deposited on the tip of a conductive thin film opposed to the insulating film with an insulating layer interposed therebetween, thereby further improving electron emission characteristics. An electron emission portion is formed.

【0012】前記通電フォーミング処理及び活性化処理
をした表面伝導型電子放出素子は、上述導電性薄膜に電
圧を印加し、素子に電流を流すことにより、上述電子放
出部より電子を放出せしめるものである。
In the surface conduction type electron-emitting device which has been subjected to the energization forming process and the activation process, a voltage is applied to the conductive thin film and a current is caused to flow through the device so that electrons are emitted from the electron-emitting portion. is there.

【0013】従来、特に表示装置等の画像形成装置にお
いては、近年、液晶を用いた平板型表示装置がCRTに
替わって普及してきたが、自発光型でないため、バック
ライトを持たなければならない等の問題点があり、自発
光型表示装置が望まれてきた。
Conventionally, in image forming apparatuses such as display apparatuses, in recent years, flat panel display apparatuses using liquid crystal have been widely used instead of CRTs. However, since they are not self-luminous, they must have a backlight. Therefore, a self-luminous display device has been desired.

【0014】自発光型表示装置としては、表面伝導型電
子放出素子を多数配列した電子源と電子源より放出され
る電子によって、可視光を発光させる蛍光体とを組み合
わせた表示装置である画像形成装置が挙げられる(例え
ば、USP5066883)。
The self-luminous display device is an image forming device that combines an electron source in which a number of surface conduction electron-emitting devices are arranged and a phosphor that emits visible light by electrons emitted from the electron source. Devices (eg, US Pat. No. 5,066,883).

【0015】多数の表面伝導型電子放出素子を配列形成
した例としては、並列に表面伝導型電子放出素子を配列
し、個々の表面伝導型電子放出素子の両端(両素子電
極)を配線(共通配線)にて各々結線した行を多数行配
列(梯子状配列)した電子源が挙げられる(例えば、特
開昭64−31332、特開平1−283749、特開
平1−257552等)。
As an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired (common). An electron source in which a number of rows each connected by a wiring are arranged (ladder-like arrangement) (for example, JP-A-64-31332, JP-A-1-283749, JP-A-1-257552, etc.).

【0016】[0016]

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。
However, in the case of the above-described prior art, the following problems have occurred.

【0017】上記のような表面伝導型電子放出素子を用
いた平板型表示装置においては、電子ビームの陽極上で
のビーム径はVaとVfの大きさ、素子と陽極までの距
離Hでほぼ決定されることが知られている(SID98
Digest,Okuda,et,al)。従来の電子
放出素子を図16に示す。
In a flat panel display device using the above-mentioned surface conduction electron-emitting device, the beam diameter of the electron beam on the anode is substantially determined by the magnitudes of Va and Vf and the distance H between the device and the anode. (SID98
Digest, Okuda, et, al). FIG. 16 shows a conventional electron-emitting device.

【0018】図16において、311は基板、312、
313は対向する電極、314は導電性膜、315は間
隙、316はアノード電極である。
In FIG. 16, reference numeral 311 denotes a substrate, 312,
313 is a facing electrode, 314 is a conductive film, 315 is a gap, and 316 is an anode electrode.

【0019】従来例で与えた電子源においてもその径は
0.1mm程度であり、画像形成装置としては十分の解
像度を持っている。
The diameter of the electron source given in the conventional example is also about 0.1 mm, and has a sufficient resolution as an image forming apparatus.

【0020】しかしながら画像表示装置においては、近
年、より高精細な解像度が要求されている。
However, in recent years, higher resolution has been required for image display devices.

【0021】従って、本発明の解決しようとする課題
は、電子の軌道に制御してより高精細なビームを得るこ
とであり、一方軌道制御に関わる効率の低下を防ぐため
に効率の向上を実現することにある。
Therefore, the problem to be solved by the present invention is to obtain a higher-definition beam by controlling the electron trajectory, while improving the efficiency in order to prevent a decrease in the efficiency related to the trajectory control. It is in.

【0022】高精細なビーム径を得るための従来例とし
ては、例えばFE型電子放出素子では、特開平7−00
6714に開示されているように、電子放出電極、電子
陽極の他に、電子を収束させるための電極を放出部上部
に配置し、電子軌道を収束する手法や、特開平9−06
3461に開示されているように、収束電極を電子放出
部と同一平面上に配置した構造等が提案されているが、
作製方法の複雑さや、素子面積の増加、後に述べる電子
放出効率の低下等が問題であった。
A conventional example for obtaining a high-definition beam diameter is disclosed in, for example, Japanese Patent Application Laid-Open No.
As disclosed in Japanese Patent No. 6714, a technique for arranging an electron converging electrode in the upper part of the emitting part in addition to the electron emitting electrode and the electron anode to converge the electron trajectory,
As disclosed in US Pat. No. 3,461, a structure in which a focusing electrode is arranged on the same plane as an electron emitting portion has been proposed.
There have been problems such as the complexity of the manufacturing method, an increase in the element area, and a decrease in the electron emission efficiency described later.

【0023】さらに、FE型の一種として、エッジエミ
ッタ構造の電子放出素子として、USP538218
5、USP5584740があり、これらにも、収束電
極を付加する作製方法等が開示されている。
Further, US Pat. No. 5,382,218 discloses an FE type electron-emitting device having an edge emitter structure.
5, US Pat. No. 5,584,740, which discloses a manufacturing method for adding a focusing electrode and the like.

【0024】また、表面伝導型素子においては、特開平
3−20941で電子放出素子のサイズの小型化や、特
開平9−82214では高効率化の提案がなされている
が、いずれも、高精細画像形成装置の実現には不十分で
あった。さらに、収束性を増す工夫としては、特開平2
−112125がある。
As for the surface conduction type device, a reduction in the size of the electron-emitting device has been proposed in JP-A-3-20941, and a higher efficiency has been proposed in JP-A-9-82214. It was not sufficient to realize an image forming apparatus. Furthermore, as a device for increasing the convergence, Japanese Patent Laid-Open No.
-112125.

【0025】また、表面伝導型素子においては、従来よ
り、電極間の絶縁層の側壁等に間隙を有する垂直型の電
子放出素子が存在する(例えば、特開平4−13732
8)。
As the surface conduction type device, there has been a vertical type electron emission device having a gap on a side wall of an insulating layer between electrodes (see, for example, JP-A-4-13732).
8).

【0026】本従来例の一例を示す図を図17に示す。
2001は基板、2002、2003は電極、2004
は段差形成材、2005は導電性膜、2006は間隙で
ある。
FIG. 17 shows an example of this conventional example.
2001 is a substrate, 2002 and 2003 are electrodes, 2004
Is a step forming material, 2005 is a conductive film, and 2006 is a gap.

【0027】本構成は、電子放出素子のサイズの小型化
や、電子源としたときの作製プロセルを簡易化するの
に、優れた構成と考えられる。
This configuration is considered to be an excellent configuration for reducing the size of the electron-emitting device and simplifying the fabrication process when used as an electron source.

【0028】また、本件に類似の構成として特開平7−
235256等がある。しかし、いずれも、簡便な電子
放出素子の配置を目的としたものであり、何ら収束作用
を持っていない。
Further, as a configuration similar to the present case,
235256 and the like. However, all of them aim at a simple arrangement of the electron-emitting devices and do not have any convergence action.

【0029】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
放出効率の向上と電子軌道の収束を同時に実現し得る電
子放出素子及びこれを用いた高精細な電子源及び画像形
成装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art. It is an object of the present invention to provide an electron-emitting device capable of simultaneously improving the electron-emitting efficiency and converging the electron orbit and an electron-emitting device. An object of the present invention is to provide a high-definition electron source and an image forming apparatus used.

【0030】[0030]

【課題を解決するための手段】上記目的を達成するため
に本発明の電子放出素子にあっては、基板上に配置さ
れ、一部領域に凸部を有する第1の電極と、前記第1の
電極上であって、該第1の電極の凸部の上面領域以外の
領域上に配置される絶縁層と、前記絶縁層上に前記凸部
を介して対となるように前記第1の電極との間にそれぞ
れ間隙を有し、該絶縁層上に配置される第2の電極と、
を備えることを特徴とする。
According to the present invention, there is provided an electron-emitting device comprising: a first electrode disposed on a substrate and having a projection in a partial region; And an insulating layer disposed on a region other than the upper surface region of the convex portion of the first electrode, and the first layer so as to form a pair on the insulating layer via the convex portion. A second electrode having a gap between the electrodes and disposed on the insulating layer,
It is characterized by having.

【0031】前記第1の電極に前記第2の電極よりも高
い電位を印加する電圧印加手段を備えることも好適であ
る。
[0031] It is also preferable to provide a voltage applying means for applying a higher potential to the first electrode than to the second electrode.

【0032】前記第1及び第2の電極はそれぞれ第1及
び第2の導電性膜を有し、前記間隙は第1及び第2の導
電性膜間に備えられることも好適である。
It is also preferable that the first and second electrodes have first and second conductive films, respectively, and the gap is provided between the first and second conductive films.

【0033】前記第1の電極の凸部は、前記第2の電極
に挟まれる、または、囲まれるように配置されることも
好適である。
[0033] It is also preferable that the projection of the first electrode is disposed so as to be sandwiched or surrounded by the second electrode.

【0034】前記第1の電極の凸部は、該第1の電極の
凸部以外の領域上に前記絶縁層を介して配置される前記
第2の電極よりも上方に位置することも好適である。
[0034] It is also preferable that the projection of the first electrode is located above the second electrode disposed on the region other than the projection of the first electrode via the insulating layer. is there.

【0035】上記記載の電子放出素子と、該電子放出素
子の上方に設けられて電子を捕捉する陽極を備え、前記
第1の電極の凸部の上面領域の幅をW、前記電子放出素
子から前記陽極までの距離をH、前記第1の電極と第2
の電極の間の印加電圧をVf、前記陽極に印加される電
圧をVaとした時に、前記幅Wが、(H×Vf)/(円
周率π×Va)の1/2倍以上、15倍以下とされてい
ることも好適である。
An electron-emitting device as described above, and an anode provided above the electron-emitting device for capturing electrons, wherein the width of the upper surface region of the convex portion of the first electrode is W, The distance to the anode is H, the first electrode and the second
When the voltage applied between the electrodes is Vf and the voltage applied to the anode is Va, the width W is equal to or more than 1/2 times (H × Vf) / (pi π × Va), It is also preferable that the value be twice or less.

【0036】前記間隙は、前記第1の電極の凸部の上面
領域と略同一面上に配置される前記絶縁層上に設けられ
ることも好適である。
[0036] It is also preferable that the gap is provided on the insulating layer disposed substantially on the same plane as the upper surface region of the projection of the first electrode.

【0037】前記間隙は、前記第1の電極の凸部の側壁
に配置される前記絶縁層上に設けられることも好適であ
る。
It is preferable that the gap is provided on the insulating layer disposed on a side wall of the projection of the first electrode.

【0038】上記記載の電子放出素子と、該電子放出素
子の上方に設けられて電子を捕捉する陽極と、を備え、
前記第2の電極から前記陽極までの距離をH、前記第1
の電極と第2の電極の間の印加電圧をVf、前記陽極に
印加される電圧をVaとした時に、前記凸部の側壁にお
ける、前記第1の電極の前記基板と垂直方向の両端間の
長さは、(H×Vf)/(円周率π×Va)の1/2以
下であることも好適である。
An electron-emitting device as described above, and an anode provided above the electron-emitting device to capture electrons.
The distance from the second electrode to the anode is H,
When the voltage applied between the first electrode and the second electrode is Vf, and the voltage applied to the anode is Va, the side wall of the convex portion is located between both ends of the first electrode and the substrate in the vertical direction. It is also preferable that the length is not more than 1/2 of (H × Vf) / (pi π × Va).

【0039】電子放出素子を複数配置した電子源におい
て、該電子放出素子が上記記載の電子放出素子であるこ
とを特徴とする。
In an electron source having a plurality of electron-emitting devices, the electron-emitting devices are the above-described electron-emitting devices.

【0040】前記絶縁層の上方・下方にそれぞれ配置さ
れた上配線・下配線がマトリクス状に配されており、該
下配線と前記第1の電極、該上配線と前記第2の電極が
それぞれ接続されていることも好適である。
The upper wiring and the lower wiring arranged above and below the insulating layer are arranged in a matrix, and the lower wiring and the first electrode, and the upper wiring and the second electrode are respectively arranged. It is also preferable that they are connected.

【0041】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出された電子によって画像を形成
する画像形成部材とを備えたことを特徴とする。
An image forming apparatus is provided with the above-mentioned electron source and an image forming member for forming an image by the electrons emitted from the electron source.

【0042】前記画像形成部材は前記電子放出素子の直
上に配設されることも好適である。
It is also preferable that the image forming member is provided immediately above the electron-emitting device.

【0043】[0043]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状それらの相対配置などは、発明が適用される
装置の構成や各種条件により適宜変更されるべきもので
あり、この発明の範囲を以下の実施の形態に限定する趣
旨のものではない。
Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. However, the dimensions of the components described in this embodiment,
The material, the shape, and the relative arrangement thereof should be appropriately changed depending on the configuration of the apparatus to which the invention is applied and various conditions, and are not intended to limit the scope of the invention to the following embodiments.

【0044】以下、本発明について電子放出素子の機構
について説明する。図1は本発明における電子放出素子
の一例を示す図であり、それぞれ同図(a)は断面図、
同図(b)は平面図である。図2〜図4は、本発明の示
す電子放出素子の製造方法の一例を示す図である。図
5、図6は本発明における電子放出素子の効果を説明す
るための図である。
Hereinafter, the mechanism of the electron-emitting device according to the present invention will be described. FIG. 1 is a view showing an example of an electron-emitting device according to the present invention. FIG.
FIG. 1B is a plan view. 2 to 4 are views showing one example of a method for manufacturing an electron-emitting device according to the present invention. FIGS. 5 and 6 are diagrams for explaining the effect of the electron-emitting device according to the present invention.

【0045】図1において、1は基板、2は第1電極
(第1の電極)、3は絶縁層、4は第2電極(第2の電
極)、5は導電性膜(5bは第1の導電性膜、5a,5
cは第2の導電性膜)、6は間隙、7はアノード電極
(陽極)、8は第1電極と第2電極の電圧をかけるため
の電源(電圧印加手段)、9はアノード電極に電圧をか
けるための電源である。
In FIG. 1, 1 is a substrate, 2 is a first electrode (first electrode), 3 is an insulating layer, 4 is a second electrode (second electrode), 5 is a conductive film (5b is a first electrode). Conductive film of 5a, 5
c is a second conductive film), 6 is a gap, 7 is an anode electrode (anode), 8 is a power supply (voltage applying means) for applying a voltage between the first electrode and the second electrode, and 9 is a voltage applied to the anode electrode. It is a power supply to apply.

【0046】以下、図2〜図4で製造方法の一例を順次
説明する。
Hereinafter, an example of the manufacturing method will be sequentially described with reference to FIGS.

【0047】予め、その表面を充分に洗浄した、石英ガ
ラス、Na等の不純物含有量を減少させたガラス、青板
ガラス、青板ガラス及びSi基体等にスパッタ法等によ
りSiO2を積層した積層体、アルミナ等のセラミック
スの絶縁性の基板1の上に、第1電極2を積層する(図
2(a))。
A laminate obtained by laminating SiO 2 by sputtering or the like on quartz glass, glass having a reduced content of impurities such as Na, blue plate glass, blue plate glass, a Si substrate, etc. The first electrode 2 is laminated on an insulating substrate 1 made of ceramics such as alumina (FIG. 2A).

【0048】第1電極2の所望の部分にフォトリソグラ
フィー工程でレジストパターン21を形成する(図2
(b))。
A resist pattern 21 is formed in a desired portion of the first electrode 2 by a photolithography process.
(B)).

【0049】次に、エッチングにより、レジストパター
ン21に沿って第1電極上に凸部が形成される(図2
(c))。本工程は、電極材料に合わせ、適宜エッチン
グ方法を選択すれば良い。
Next, a projection is formed on the first electrode along the resist pattern 21 by etching.
(C)). In this step, an etching method may be appropriately selected in accordance with an electrode material.

【0050】レジストは、エッチング後に剥離される。The resist is peeled off after the etching.

【0051】次に、絶縁層3および第2電極4が蒸着
法、スパッタ法等の一般的な真空成膜技術で積層される
(図2(d))。
Next, the insulating layer 3 and the second electrode 4 are laminated by a general vacuum film forming technique such as an evaporation method and a sputtering method (FIG. 2D).

【0052】さらに、レジストを全面に塗布する(図2
(e))。
Further, a resist is applied to the entire surface (FIG. 2)
(E)).

【0053】その後、凸部の上底(上面領域)のみレジ
ストを除去する。本方法は、レジストの粘度等と調整し
て、上底のレジストを他の部分より薄く塗布すること
で、セルフアラインで形成できる(図2(f))。
After that, the resist is removed only at the upper bottom (upper surface region) of the projection. This method can be formed in a self-aligned manner by adjusting the viscosity of the resist, etc., and applying the upper bottom resist thinner than other portions (FIG. 2 (f)).

【0054】その後、凸部の上底に積層された第2電極
4および絶縁層3を、エッチングにより除去する(図2
(g))。
Thereafter, the second electrode 4 and the insulating layer 3 laminated on the upper bottom of the projection are removed by etching (FIG. 2).
(G)).

【0055】さらにレジストを剥離して、基本的な凸構
造の形状が形成される。凸構造の長さL1は任意である
が、放出部長さL2より大きく設計される。
The resist is further stripped to form a basic convex structure. The length L1 of the convex structure is arbitrary, but is designed to be larger than the length L2 of the emission part.

【0056】ここまでの工程では、一般的なフォトリソ
グラフィー工程とエッチング工程を使用したが、凸構造
の形成方法は、他の手法でもかまわない。
In the steps up to this point, a general photolithography step and an etching step were used, but the method of forming the convex structure may be another method.

【0057】第1電極2、および第2電極4の材料とし
ては、一般的な導体材料が用いられ、たとえば、Ni,
Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd
等の金属あるいは合金および、Pd,Au,RuO2
Pd−Ag等の金属あるいは金属酸化物とガラス等から
構成される印刷導体、In23−SnO2等の透明導電
体およびポリシリコン等の半導体材料等から適宜選択さ
れる。
As a material of the first electrode 2 and the second electrode 4, a general conductor material is used.
Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd
Metals or alloys such as Pd, Au, RuO 2 ,
It is appropriately selected from a printed conductor composed of a metal such as Pd-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 , and a semiconductor material such as polysilicon.

【0058】第1電極2、第2電極4の膜厚は、数nm
から数mmの範囲で設定される。
The thickness of the first electrode 2 and the second electrode 4 is several nm.
Is set within a range of several millimeters.

【0059】凸部に加工される第1電極2の形状は、凸
部が1方向に引き続いた構造(リッジ形状)、あるい
は、凸部が2次元に形成された構造(ピラー形状)、ま
た、その形が変形されたものなどが選択可能である。
The shape of the first electrode 2 to be processed into a convex portion may be a structure in which the convex portion continues in one direction (ridge shape), a structure in which the convex portion is formed two-dimensionally (pillar shape), or The one whose shape is deformed or the like can be selected.

【0060】凸部に加工される第1電極2の側壁は、そ
の後に積層される膜の膜質の向上のために、できるだけ
平坦であることが望ましい。また、その凸部の断面形状
は、台形もしくは矩形が望ましい。もっとも好ましいの
は矩形であり、その傾斜は90度に近いことが望まれ
る。
It is desirable that the side wall of the first electrode 2 to be processed into a convex portion is as flat as possible in order to improve the film quality of a film to be subsequently laminated. The cross-sectional shape of the projection is desirably trapezoidal or rectangular. Most preferred is a rectangle, the inclination of which is preferably close to 90 degrees.

【0061】凸部の長さw0は、本発明において必要な
高電位領域の距離(第1の電極の凸部の上面領域の幅
W)w1に準じて決定されるものである。
The length w0 of the convex portion is determined according to the distance (width W of the upper surface region of the convex portion of the first electrode) w1 of the high potential region required in the present invention.

【0062】また、凸部の加工高さh0は、その後の工
程の各層のステップカバレージや各層の膜厚にも依存し
て決定されるものであるが、特性を左右するのは、最終
形態としての立体の高さh1および、後述する間隙位置
T1,T3である。
The processing height h0 of the convex portion is determined depending on the step coverage of each layer in the subsequent process and the film thickness of each layer. Height h1 and gap positions T1 and T3 described later.

【0063】絶縁層3は、蒸着法、スパッタ法等の一般
的な真空成膜法、熱酸化法、陽極酸化法等で形成され
る。絶縁層3の材料は、好ましくはSiO2であり、ま
た他の酸化物、および窒化物等で、高電界に耐えられる
耐圧の高い材料が選択される。
The insulating layer 3 is formed by a general vacuum film forming method such as a vapor deposition method and a sputtering method, a thermal oxidation method, an anodic oxidation method and the like. The material of the insulating layer 3 is preferably SiO 2 , and a material having a high withstand voltage that can withstand a high electric field, such as other oxides and nitrides, is selected.

【0064】また、絶縁層3は、第1電極2の側壁に積
層される場合にも、十分な耐圧の得られるような良質な
材料および、成膜方法が要求される。
Further, even when the insulating layer 3 is laminated on the side wall of the first electrode 2, a high-quality material and a film forming method capable of obtaining a sufficient withstand voltage are required.

【0065】絶縁層3の膜厚は、数nmから数10μm
の範囲で設定され、好ましくは、数10nmから、数μ
mである。
The thickness of the insulating layer 3 is from several nm to several tens μm.
, Preferably from several tens nm to several μm.
m.

【0066】次に、第1電極2と第2電極4のあいだに
間隙6を形成し、電子放出部を形成する工程が行われ
る。そのために、さらに導電性膜5が堆積される(図2
(h))。
Next, a step of forming a gap 6 between the first electrode 2 and the second electrode 4 and forming an electron emitting portion is performed. For this purpose, a conductive film 5 is further deposited.
(H)).

【0067】導電性膜5の材料は、Pd,Pt,Ru,
Ag,Au,Ti,In,Cu,Cr,Fe,Zn,S
n,Ta,W,Pb等の金属、Pt−Pd,Pd−Ag
等の合金、PdO,SnO2,In23,PbO,Sb2
3等の酸化物、HfB2,ZrB2,LaB6等の硼化
物、TiC,ZrC,SiC,WC等の炭化物、Ti
N,ZrN,HfN等の窒素物、Si,Ge等の半導
体、有機高分子材料、アモルファスカーボン、グラファ
イト、ダイヤモンドライクカーボン等の炭素および炭素
化合物、から適宜選択される。
The material of the conductive film 5 is Pd, Pt, Ru,
Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S
metals such as n, Ta, W, Pb, Pt-Pd, Pd-Ag
Alloys such as PdO, SnO 2 , In 2 O 3 , PbO, Sb 2
Oxide such as O 3 , boride such as HfB 2 , ZrB 2 , LaB 6 , carbide such as TiC, ZrC, SiC, WC, Ti
It is appropriately selected from nitrogen such as N, ZrN, and HfN, semiconductors such as Si and Ge, organic polymer materials, carbon and carbon compounds such as amorphous carbon, graphite, and diamond-like carbon.

【0068】導電性膜5の膜厚は、数Åから数100n
mの範囲で設定されるが、抵抗値とステップカバレージ
とともに設計される。導電性膜の長さL2は、ほぼ放出
部の長さに対応している。
The thickness of the conductive film 5 ranges from several Å to several hundreds n.
m, but is designed with resistance and step coverage. The length L2 of the conductive film substantially corresponds to the length of the emission portion.

【0069】さらに、第1および第2電極間に電圧を印
加して、通電フォーミング工程と呼ばれる工程を行い、
間隙6を形成する(図2(i))。
Further, a voltage is applied between the first and second electrodes to perform a step called an energization forming step.
A gap 6 is formed (FIG. 2 (i)).

【0070】本発明においては、間隙6は、通常、凸部
の両側に作製される。間隙形成後は、導電性膜5は、第
1電極2に接続されるもの5bと第2電極4に接続され
るもの5a,5cとに分離される。
In the present invention, the gaps 6 are usually formed on both sides of the projection. After the formation of the gap, the conductive film 5 is separated into those 5b connected to the first electrode 2 and those 5a and 5c connected to the second electrode 4.

【0071】通電フォーミングにおいては、電圧波形は
パルス波形が好ましい。通電フォーミングは、後の活性
化工程と同様に真空雰囲気において行われてもよい。通
電フォーミング処理の終了は、パルス間隔中に導電性膜
5が破壊しない程度に電圧を印加して電流を測定し、そ
の抵抗を検知して、抵抗値が1MΩ以上の抵抗となった
時に終了される。
In the energization forming, the voltage waveform is preferably a pulse waveform. The energization forming may be performed in a vacuum atmosphere as in the subsequent activation step. The energization forming process is terminated when a voltage is applied to the extent that the conductive film 5 is not broken during the pulse interval, the current is measured, the resistance is detected, and the resistance value becomes 1 MΩ or more. You.

【0072】フォーミング工程は、通電フォーミングに
限らず、導電性膜5に局所的な高抵抗状態を形成する処
理を包含するものである。
The forming step is not limited to the energization forming but includes a process of forming a local high resistance state on the conductive film 5.

【0073】さらにこのようにして作製した電子放出素
子を、真空容器30に配置し、排気し真空雰囲気にした
後、活性化、安定化工程を行う場合がある(図3)。
Further, there is a case where the electron-emitting device manufactured as described above is placed in a vacuum vessel 30, evacuated to a vacuum atmosphere, and then subjected to an activation and stabilization step (FIG. 3).

【0074】活性化工程とは、素子電流If、放出電流
Ieを著しく変化させ、低電圧で電子放出が可能な形状
を形成する工程であり、炭素および炭素化合物を前記フ
ォーミング工程で形成した間隙6およびその周辺部に堆
積し堆積層32を被覆することである。
The activation step is a step of significantly changing the device current If and the emission current Ie to form a shape capable of emitting electrons at a low voltage. And depositing on the periphery thereof to cover the deposited layer 32.

【0075】活性化工程は、例えば、有機ガスの供給源
31より有機ガスを真空容器に導入し、有機物質のガス
を含有する雰囲気下で、該第1電極2および第2電極4
に電圧を印加する。
In the activation step, for example, an organic gas is introduced into the vacuum vessel from an organic gas supply source 31, and the first electrode 2 and the second electrode 4 are placed in an atmosphere containing an organic substance gas.
Voltage.

【0076】電圧波形の例を図4に示した。図4(a)
はパルス波高値を定電圧としたパルスを連続的に印加す
る方法であり、図4(b)はパルス波高値を増加させな
がら、電圧パルスを印加する方法である。また、図4
(a),(b)のように極性を片側にして繰り返す場合
と、図4(c)のように、極性を両側にする場合があ
る。
FIG. 4 shows an example of the voltage waveform. FIG. 4 (a)
FIG. 4B shows a method of continuously applying a pulse having a pulse crest value at a constant voltage, and FIG. 4B shows a method of applying a voltage pulse while increasing the pulse crest value. FIG.
There are a case where the polarity is repeated on one side as in (a) and (b), and a case where the polarity is both sides as shown in FIG. 4 (c).

【0077】前記炭素を生成する際の好ましい有機物質
のガス分圧は、前記炭素の形態、真空容器の形状や有機
物質の種類等により異なるため、場合に応じて適宜設定
される。
The preferable gas partial pressure of the organic substance in producing the carbon varies depending on the form of the carbon, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set depending on the case.

【0078】適当な有機物質としては、アルカン、アル
ケンの脂肪族炭化水素類、芳香族炭化水素類、アルコー
ル類、アルデヒド類、ケトン類、アミン類、フェノー
ル、カルボン、スルホン酸等の有機酸類等で、具体的に
は、メタン、エタン、プロパン等のCn2n+2で表され
る飽和炭化水素、エチレン、プロピレン等のCn2n
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。
Suitable organic substances include alkane, alkene aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxyls, organic acids such as sulfonic acids, and the like. Specifically, saturated hydrocarbons represented by C n H 2n + 2 such as methane, ethane and propane; unsaturated hydrocarbons represented by a composition formula such as C n H 2n such as ethylene and propylene; benzene , Toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid and the like.

【0079】さらに、活性化工程の後には、安定化工程
と呼ばれる処理が行われる。本工程は、真空容器内の有
機物質を排気する工程で、その真空容器内の圧力は、1
×10-5Pa以下が好ましく、さらに1×10-6Pa以
下が特に好ましい。真空容器内を排気する場合は、装置
から発生するオイル等が混入し、素子特性に影響を与え
ないように、ソープションポンプ、イオンポンプ等のオ
イルを用いない真空排気系が好ましい。
Further, after the activation step, a process called a stabilization step is performed. In this step, the organic substance in the vacuum vessel is exhausted.
It is preferably at most 10 × 10 −5 Pa, particularly preferably at most 1 × 10 −6 Pa. When the inside of the vacuum vessel is evacuated, a vacuum evacuation system using no oil, such as a sorption pump or an ion pump, is preferable so that oil or the like generated from the apparatus is mixed and does not affect the element characteristics.

【0080】さらに、真空容器を排気する場合は、真空
容器全体を加熱して、真空容器内壁や、電子放出素子に
吸着した有機物質分子を排気しやすくするのが好まし
い。この時の加熱温度は、80℃から200℃で5時間
以上が望ましいが、特にこの条件に限るものではなく、
真空容器の大きさ、形状、電子放出素子の構成等により
適宜選択される。
Further, when the vacuum vessel is evacuated, it is preferable to heat the entire vacuum vessel so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device can be easily evacuated. The heating temperature at this time is preferably from 80 ° C. to 200 ° C. for 5 hours or more, but is not particularly limited to this condition.
It is appropriately selected depending on the size and shape of the vacuum vessel, the configuration of the electron-emitting device, and the like.

【0081】本発明における電子放出素子の作用につい
て図5、図6を用いて説明する。
The operation of the electron-emitting device according to the present invention will be described with reference to FIGS.

【0082】図5において、図1と同様の部材には同じ
番号を付記した。1は基板、2は第1電極、3は絶縁
層、4は第2電極、5および5a,5b,5cは導電性
膜、6は間隙、7はアノード電極、8は第1電極と第2
電極の電圧をかけるための電源、9はアノード電極に電
圧をかけるための電源である。
In FIG. 5, the same members as those in FIG. 1 are denoted by the same reference numerals. 1 is a substrate, 2 is a first electrode, 3 is an insulating layer, 4 is a second electrode, 5 and 5a, 5b, 5c are conductive films, 6 is a gap, 7 is an anode electrode, 8 is a first electrode and a second
A power supply 9 for applying a voltage to the electrode, and 9 is a power supply for applying a voltage to the anode electrode.

【0083】本発明の電子放出素子は、一対の電極、第
1電極と第2電極間に印加した電圧により、間隙6より
電子が放出される表面伝導型の電子放出素子であり、ま
た、第1電極2と第2電極4間が絶縁層で分離されて、
該絶縁層3上に間隙6が存在する電子放出素子である。
The electron-emitting device of the present invention is a surface-conduction type electron-emitting device in which electrons are emitted from the gap 6 by a voltage applied between a pair of electrodes, a first electrode and a second electrode. The first electrode 2 and the second electrode 4 are separated by an insulating layer,
An electron-emitting device in which a gap 6 exists on the insulating layer 3.

【0084】本発明においては、間隙6は、導電性膜5
を介して第1電極2もしくは第2電極4と接続されてい
る。
In the present invention, the gap 6 is formed by the conductive film 5
Through the first electrode 2 or the second electrode 4.

【0085】さらに、本発明においては、第1電極2は
高電位に接続されて高電位領域を形成し、第2電極4
は、低電位に接続されて低電位領域を形成するものであ
って、アノード電極7側から素子部を眺めたときに、高
電位領域は、低電位領域にはさまれるもしくは囲まれる
ように形成されるのが特徴である。
Further, in the present invention, the first electrode 2 is connected to a high potential to form a high potential region, and the second electrode 4
Are connected to a low potential to form a low potential region. When the element portion is viewed from the anode electrode 7 side, the high potential region is formed so as to be sandwiched or surrounded by the low potential region. The feature is that it is done.

【0086】低電位領域が、高電位領域に挟まれる場
合、高電位領域の長さは、w1としてあらわされる。
When the low potential region is sandwiched between the high potential regions, the length of the high potential region is expressed as w1.

【0087】本発明において、第1電極と第2電極の電
圧をかけるための電源8により、第1電極2には高電位
が、第2電極4には低電位が、即ち駆動電圧Vfが与え
られ、素子電流Ifが流れる。また、アノード電極7に
電圧をかけるための電源9により、アノード電圧Vaが
与えられる。間隙6より放出した電子は、距離Hだけ離
れて配置されたアノード電極7に捕捉されて、放出電流
Ieが流れる。
In the present invention, a high potential is applied to the first electrode 2 and a low potential, that is, the driving voltage Vf is applied to the second electrode 4 by the power supply 8 for applying a voltage between the first electrode and the second electrode. As a result, the element current If flows. Further, an anode voltage Va is given by a power supply 9 for applying a voltage to the anode electrode 7. The electrons emitted from the gap 6 are captured by the anode electrode 7 arranged at a distance H, and the emission current Ie flows.

【0088】本発明の電子放出素子においては、駆動電
圧Vfは、数Vから数10Vに設定される。駆動電圧
は、間隙幅Dに大きく依存し、間隙幅Dが大きい程、駆
動電圧Vfは大きくなる。
In the electron-emitting device of the present invention, the drive voltage Vf is set to several volts to several tens volts. The drive voltage largely depends on the gap width D, and the larger the gap width D, the higher the drive voltage Vf.

【0089】また、本発明における電子放出素子を使用
した、電子源、および、画像形成装置では、アノード電
圧Vaおよび、アノード電極間距離Hは適宜設計される
ものである。電子源、画像形成装置とした場合には、ア
ノード電極間距離Hが小さく、アノード電圧Vaが大き
い程、ビーム径は小さくなり有利となる。しかし、一
方、放電や装置作製の難しさが問題となる。したがっ
て、アノード電極間距離Hにあわせて、実用的なアノー
ド電圧Vaが存在することになる。
In the electron source and the image forming apparatus using the electron-emitting device according to the present invention, the anode voltage Va and the distance H between the anode electrodes are appropriately designed. In the case of an electron source or an image forming apparatus, the smaller the distance H between the anode electrodes and the larger the anode voltage Va, the smaller the beam diameter, which is advantageous. However, on the other hand, there is a problem in terms of discharge and difficulty in manufacturing the device. Accordingly, a practical anode voltage Va exists in accordance with the distance H between the anode electrodes.

【0090】本発明における電子放出素子のアノード電
極間距離Hは、数10μmから、数10mmであり、好
ましくは、数100μmから数mmである。また、それ
に対するアノード電圧Vaは、数10Vから数10kV
であり、好ましくは、数100Vから十数kVである。
The distance H between the anode electrodes of the electron-emitting device according to the present invention is from several tens of μm to several tens of mm, preferably from several hundred μm to several mm. Further, the anode voltage Va corresponding thereto is several tens of volts to several tens of kV.
And preferably several hundreds of volts to several tens of kV.

【0091】まず、図16を用いて従来の平面型での効
率とビームサイズについて説明し、その後、本発明の素
子について説明する。
First, the efficiency and the beam size in the conventional planar type will be described with reference to FIG. 16, and then the device of the present invention will be described.

【0092】SID ’98 Digest,Okud
a,et alによると、対向する電極の間にはnmオ
ーダーの間隙315があり、この素子に駆動電圧Vfを
印加すると低電位電極の先端から対向する高電位電極に
電子が放出(あるいは基板を通して注入)され、電子が
高電位電極の先端部で再び電子が等方的に散乱すること
が分かっている(正確には高電位電極の先端部から電子
が等方的に放出されると仮定すると実験と数値計算予測
とが矛盾なく一致することが分かっている)。
SID '98 Digest, Okud
According to a and et al, there is a gap 315 on the order of nm between opposing electrodes, and when a driving voltage Vf is applied to this element, electrons are emitted from the tip of the low potential electrode to the opposing high potential electrode (or through the substrate). It is known that electrons are isotropically scattered again at the tip of the high potential electrode (assuming that electrons are emitted isotropically from the tip of the high potential electrode). Experiments and numerical calculations have been found to be consistent.

【0093】低電位電極から放出された電子の多くは高
電位電極上で数回の弾性散乱(多重散乱)が繰り返さ
れ、特徴距離Xsを越えた電子がアノード電極に到達す
る。
Most of the electrons emitted from the low potential electrode are repeatedly elastically scattered (multiple scattering) several times on the high potential electrode, and electrons exceeding the characteristic distance Xs reach the anode electrode.

【0094】前記特徴距離Xsは、 Xs= D/2√{1+(2H・Vf/π・Va・D)・2} ≒ (H・Vf)/(π・Va)・・・・・・(1)式 で表される。ここで、Hは電子放出素子とアノード電極
間の距離、πは円周率、Dは電子放出部に形成された間
隙幅、Vfは駆動電圧、Vaはアノード電極の電圧であ
る。
The characteristic distance Xs is expressed as follows: Xs = D / 2√ {1+ (2H ・ Vf / π ・ Va ・ D) ・ 2}} (H ・ Vf) / (π ・ Va) 1) It is expressed by the following equation. Here, H is the distance between the electron-emitting device and the anode electrode, π is the pi, D is the gap width formed in the electron-emitting portion, Vf is the drive voltage, and Va is the voltage of the anode electrode.

【0095】上記(1)式の二番目の近似は、Vf/D
≫Va/Hの場合(通常の表面伝導型電子放出素子の場
合では十分に成立する)に成立する。
The second approximation of the above equation (1) is Vf / D
It is satisfied in the case of ≫Va / H (which is sufficiently satisfied in the case of a normal surface conduction electron-emitting device).

【0096】前記特徴距離Xsは、図16に示すよう
に、間隙315を基点として、真空中に現れる等電位面
において、高電位電極と同電位の面が、高電位電極上に
交わる点までの距離として表わされる。
As shown in FIG. 16, the characteristic distance Xs is, as shown in FIG. 16, the distance from the gap 315 to the point where the surface of the same potential as the high potential electrode crosses the high potential electrode on the equipotential surface appearing in vacuum. Expressed as distance.

【0097】電子放出効率は間隙315から放出された
電子が前記Xsを越えるまでの間に、多重散乱によって
高電位電極に一部吸収されることによる電子数の減少に
支配されている。数十eV程度の電子の衝突に伴い散乱
される割合(散乱係数)βについては明らかではない
が、一回の散乱につき0.1から0.5程度と見積もら
れている。このような散乱機構で、βが1以下であるこ
とから、真空中に取り出される電子の量は、散乱回数の
増加に従い、べき乗で減少していくことが分かる。
The electron emission efficiency is governed by the decrease in the number of electrons due to the fact that the electrons emitted from the gap 315 are partially absorbed by the high potential electrode by multiple scattering until the electrons exceed the Xs. Although the ratio (scattering coefficient) β scattered by the collision of electrons of about several tens eV is not clear, it is estimated to be about 0.1 to 0.5 per one scattering. Since β is equal to or less than 1 in such a scattering mechanism, it can be seen that the amount of electrons extracted in a vacuum decreases with a power as the number of scattering increases.

【0098】従って、図16のような従来の表面伝導型
電子放出素子では、間隙315から放出した電子が、上
記Xs内で対向する高電位電極上を少なくとも一回、多
くの電子は複数回散乱するため、高電位電極中に取り込
まれ消滅する電子の数が増大し電子放出効率が低下す
る。
Therefore, in the conventional surface conduction electron-emitting device shown in FIG. 16, electrons emitted from the gap 315 are scattered at least once on the high potential electrode opposed in the Xs and many electrons are scattered a plurality of times. Therefore, the number of electrons that are taken into the high-potential electrode and disappear is increased, and the electron emission efficiency is reduced.

【0099】本発明の電子放出素子においても、従来の
素子と同様の放出機構であることから、アノード電極7
に到達するまでの散乱が効率を左右する重要なパラメー
タであることは同じである。
Since the electron-emitting device of the present invention has the same emission mechanism as the conventional device, the anode electrode 7
Is the same as the important parameter that affects the efficiency.

【0100】しかしながら、本発明の電子放出素子で
は、その立体的な電位構成により、平面型の場合とは、
間隙付近および電子軌道上の電位分布が異なる。特に、
その構成サイズ(たとえば、凸部高さh1、凸部幅w0
など)が、平面型の(1)式に対するXsのサイズと近
づいた場合には、その電位分布は複雑に変化し、その効
率も平面型の場合より複雑となる。
However, according to the electron-emitting device of the present invention, the three-dimensional potential configuration means that
The potential distribution near the gap and on the electron orbit is different. In particular,
The configuration size (for example, the height h1 of the convex portion, the width w0 of the convex portion)
) Approaches the size of Xs with respect to the flat type equation (1), the potential distribution changes in a complicated manner, and the efficiency becomes more complicated than in the case of the flat type.

【0101】ただし、その立体的な構成により、平面型
より高効率となる条件が存在することがわかっている。
However, it is known that there are conditions under which the efficiency is higher than that of the planar type due to the three-dimensional configuration.

【0102】そのひとつとしては、高電位電極の位置を
低電位電極より上部に配置させることである。
One of them is to arrange the position of the high potential electrode above the low potential electrode.

【0103】また、さらに間隙の位置を側壁部に設け、
かつ、間隙から高電位電極までの側壁の距離をできるだ
け小さくすることも重要であることがわかっている。
Further, the position of the gap is further provided on the side wall portion,
It has also been found that it is important to minimize the distance of the side wall from the gap to the high potential electrode.

【0104】このような構成では、電子の散乱回数が低
減され、効率の向上が期待できる。
In such a configuration, the number of times of electron scattering is reduced, and an improvement in efficiency can be expected.

【0105】次に、従来の表面伝導型電子放出素子の電
子ビームの形状およびそのビームサイズについて説明す
る。
Next, the shape and beam size of the electron beam of the conventional surface conduction electron-emitting device will be described.

【0106】図16に従来の電子放出素子の電子の到達
位置を示した。図16に示したように、ビームは素子上
部の特徴距離Xsに到達した時点で放出位置から大きく
ずれ、上部の歪んだ電場により大きくずれてしまう。
FIG. 16 shows the arrival position of electrons in a conventional electron-emitting device. As shown in FIG. 16, when the beam reaches the characteristic distance Xs above the element, it largely shifts from the emission position, and largely shifts due to the distorted electric field above.

【0107】また、ビーム径は、放出部の直上から、ビ
ームの主たる到達位置までのずれ量にほぼ等しく、した
がって、ビーム径はSID ’98 Digest,O
kuda,et alより、 Lh ≒ 4・Kh・H・√(Vf/Va) ・・・(2)式 Lw ≒ 2・Kw・H・√(Vf/Va) ・・・(3)式 で記述できることが知られている。
The beam diameter is almost equal to the amount of displacement from immediately above the emission part to the main arrival position of the beam. Therefore, the beam diameter is SID '98 Digest, O
From kuda and et al, Lh ≒ 4 ・ Kh ・ H√ (Vf / Va) (2) Equation Lw) 2 ・ Kw ・ H√ (Vf / Va) (3) Equation (3) It is known that it can be done.

【0108】ここで、Lhはビームの縦方向(y方
向)、Lwはビームの横方向(x方向)のサイズを示し
ている。また、Kh,Kwは素子構造によって若干異な
る場合があるが0.8〜1.0の範囲であり、ほとんど
の場合1で近似できる。
Here, Lh indicates the size of the beam in the vertical direction (y direction), and Lw indicates the size of the beam in the horizontal direction (x direction). Kh and Kw may vary slightly depending on the element structure, but are in the range of 0.8 to 1.0, and can be approximated by 1 in most cases.

【0109】次に、図5を用いて、本発明における電子
放出素子のビーム形状について説明する。本発明では、
x方向のビーム径をLx,y方向のビーム径をLyとし
た。
Next, the beam shape of the electron-emitting device according to the present invention will be described with reference to FIG. In the present invention,
The beam diameter in the x direction was Lx, and the beam diameter in the y direction was Ly.

【0110】本発明では、アノード電極7側から眺め
て、高電位領域は、低電位領域に挟まれるもしくは囲ま
れた構成になっている。したがって、高電位領域のサイ
ズw1を、周囲の低電位の影響を受けるサイズにするこ
とにより電子軌道は変化し、電子の広がりがある程度抑
えられる構成とすることができる。したがって、本発明
におけるビームサイズの縮小の効果は、高電位領域の幅
w1の大きさに大きく依存していることがわかる。
In the present invention, the high potential region is sandwiched or surrounded by the low potential region when viewed from the anode electrode 7 side. Therefore, by setting the size w1 of the high potential region to a size affected by the surrounding low potential, the electron trajectory changes, and a configuration can be obtained in which the spread of electrons is suppressed to some extent. Therefore, it can be seen that the effect of reducing the beam size in the present invention largely depends on the width w1 of the high potential region.

【0111】図5における電子放出素子の高電位領域の
幅w1とビーム形状の典型例を図6に示す。
FIG. 6 shows a typical example of the width w1 of the high potential region and the beam shape of the electron-emitting device in FIG.

【0112】図1においては、電子放出素子は、放出部
は長さL1である2つの直線状に存在していて、さらに
放出部は、低電位領域にはさまれる構成となっている。
In FIG. 1, the electron-emitting device has a structure in which the emission portions are present in two linear shapes having a length L1, and the emission portions are sandwiched between low potential regions.

【0113】w1が大きいとき、ビームは、それぞれの
直線状の放出部から、それぞれのビームとして放出され
た場合とみなされ、一般に2つのピークをもつ。また、
特定の距離では、2つのビームがほぼ1点になる場合が
ある。ただし、この場合は、それぞれのビームが一致す
る条件となっているだけで、収束されているわけではな
い。
When w1 is large, the beam is considered to have been emitted as a respective beam from each linear emitter, and generally has two peaks. Also,
At a certain distance, the two beams may be approximately one point. However, in this case, the conditions are the same for each beam, but they are not converged.

【0114】この2つのビームの最外周をビーム径とす
ると、w1が大きい場合には、通常、 Lx=2×(w
1/2+Lw)、 Ly=Lh+L2となる(Lh,L
wは(2)、(3)式によるものである)。
Assuming that the outermost circumference of these two beams is a beam diameter, when w1 is large, Lx = 2 × (w
1/2 + Lw), and Ly = Lh + L2 (Lh, Lh)
w is based on the equations (2) and (3).

【0115】さらに、w1を小さくすると、それぞれの
高電位の外側の低電位の影響があらわれる。
Further, when w1 is reduced, the influence of low potential outside each high potential appears.

【0116】この周囲の低電位の影響により、ビームの
到達位置が変わり、x方向のビーム径は、式(3)に従
わず、放出部に向かった中央部に幾分偏るようになる。
また、このビームの位置が変わりはじめると、効率も変
化しはじめる。これは、周囲の低電位が、減速電位を構
成し、電子を高電位電極側にむかわせる力が働くため
に、散乱回数が増え、効率が減少する。
Due to the influence of the surrounding low potential, the arrival position of the beam is changed, and the beam diameter in the x direction is somewhat deviated toward the central portion toward the emission portion, not according to the equation (3).
Also, as the position of this beam begins to change, so does the efficiency. This is because the surrounding low potential constitutes a deceleration potential, and a force for moving electrons toward the high potential electrode acts, so that the number of scattering increases and the efficiency decreases.

【0117】さらに、w1が小さくなると、ビームは、
両側の低電位に囲まれ、その中で折り返されてビームは
小さくなる。このようなサイズ領域になると、w1のサ
イズ変化はx方向の変化であるにもかかわらず、x方向
だけでなく、y方向にも電子ビームが限定され、y方向
のビームの縮小の効果が生じる。ただし、放出長L1分
の幅は残っている。
Further, when w1 becomes smaller, the beam becomes
Surrounded by low potentials on both sides, it folds back in it, making the beam smaller. In such a size region, the electron beam is limited not only in the x direction but also in the y direction, even though the size change of w1 is a change in the x direction, and an effect of reducing the beam in the y direction occurs. . However, the width corresponding to the emission length L1 remains.

【0118】さらに、w1を小さくすると、ビーム径が
さらに小さくなるが効率の低下も著しく、電子がほとん
どアノード電極に到達しなくなる。
Further, when w1 is reduced, the beam diameter is further reduced, but the efficiency is significantly reduced, and almost no electrons reach the anode electrode.

【0119】したがって、本発明におけるビームサイズ
の縮小を目指すためには、必要な効率を考慮した上で、
凸部のサイズは、できるだけ小さくすることがビーム縮
小のためには必要となる。
Therefore, in order to reduce the beam size in the present invention, the required efficiency must be taken into consideration,
It is necessary to reduce the size of the projections as much as possible for beam reduction.

【0120】これらのサイズ効果を検討した結果、w1
のサイズが前述のXsの何倍となるかで、その特性はほ
ぼ正規化されることがわかった。ビーム径の縮小が期待
されるw1としては、Xsの15倍以下、また、さら
に、効率がある程度確保されるw1としては、(たとえ
ば、w1が∞である場合の効率の1/10まで)、Xs
の1/2以上であることがわかった。
As a result of examining these size effects, w1
It can be seen that the characteristic is almost normalized depending on how many times the size of Xs becomes. As w1 expected to reduce the beam diameter, 15 times or less of Xs, and w1 for which the efficiency is secured to some extent (for example, up to 1/10 of the efficiency when w1 is ∞) Xs
It was found that the ratio was 1/2 or more.

【0121】したがって、w1を適宜選択することで、
所望のビーム径と効率をもった素子とすることができる
ことがわかる。
Therefore, by appropriately selecting w1,
It can be seen that an element having a desired beam diameter and efficiency can be obtained.

【0122】しかしながら、凸部の幅をあまり小さくす
ると、問題がおこる場合がある。ひとつは、抵抗の上昇
の問題である。また、もうひとつは、電極の取り出し方
法である。
However, if the width of the projection is made too small, a problem may occur. One is the problem of rising resistance. The other is a method of taking out an electrode.

【0123】たとえば、Va=10kV、Vf=15
V、H=2mmとすると、Xs=0.95μm≒1μm
となり、本発明におけるw1のとり得る上限はw1=1
5μm、下限は、w1=0.5μmとなる。
For example, Va = 10 kV, Vf = 15
Assuming that V and H = 2 mm, Xs = 0.95 μm ≒ 1 μm
And the upper limit of w1 in the present invention is w1 = 1
5 μm, and the lower limit is w1 = 0.5 μm.

【0124】この下限のw1=0.5μmになると、L
1の長さが100μm程度となった場合、電極を両端か
ら取り出すと、その寄生抵抗は数kΩになる場合も考え
られる。この場合、素子中央では、電圧降下のために、
駆動電圧Vf=15Vが印加できずに効率の低下にな
る。
When the lower limit w1 = 0.5 μm, L
When the length of 1 is about 100 μm, when the electrodes are taken out from both ends, the parasitic resistance may be several kΩ. In this case, at the center of the element, due to the voltage drop,
Since the driving voltage Vf = 15 V cannot be applied, the efficiency is reduced.

【0125】しかし、本発明のように、素子部全面に配
した電極の下部から取り出すことで、この寄生抵抗を極
力減らすことが可能となる。したがって、w1が小さい
場合でも、寄生抵抗を減らすことができ、電子放出素子
としての効率が確保できる。
However, as in the present invention, the parasitic resistance can be reduced as much as possible by taking out from the lower part of the electrode arranged on the entire surface of the element portion. Therefore, even when w1 is small, the parasitic resistance can be reduced, and the efficiency as the electron-emitting device can be secured.

【0126】また、2次元構成の素子では、その電極の
取り出しがさらに問題となる。通常、素子中央部に作製
されたコンタクトホール等で電極の下方から取り出す方
法も考えられるが、その場合、電極が数μmになると位
置合わせ精度の問題が起こってくる。したがって、本発
明の電子放出素子のように、電極を凸構造とすること
で、その取り出しが簡単となる。
In the case of an element having a two-dimensional structure, the extraction of the electrodes becomes a further problem. Usually, a method of taking out from below the electrode by using a contact hole or the like formed in the central portion of the element can be considered, but in this case, if the electrode becomes several μm, a problem of alignment accuracy occurs. Therefore, when the electrodes have a convex structure as in the electron-emitting device of the present invention, the electrodes can be easily taken out.

【0127】また、本発明の電子放出素子では、高電位
電極上の電位分布は、その特性上重要となるため、形の
変形が大きな問題となる場合があるが、本発明の電子放
出素子では、そのような変形の問題も解決されやすい構
成である。
In the electron-emitting device of the present invention, the potential distribution on the high-potential electrode is important in terms of its characteristics. In this configuration, the problem of such deformation is easily solved.

【0128】本発明では、このような寄生抵抗による表
示品位の劣化および電極取り出しの問題を回避できる構
成である。
According to the present invention, it is possible to avoid such a problem that the display quality is degraded due to the parasitic resistance and the problem of taking out the electrodes.

【0129】次に、図7、図8、図9、図10に上述し
た電子放出素子を用い、複数配置して得られる電子源お
よびそれを用いた画像形成装置について説明する。
Next, an electron source obtained by arranging a plurality of the above-described electron-emitting devices and an image forming apparatus using the same will be described with reference to FIGS. 7, 8, 9 and 10. FIG.

【0130】図7は、図1の電子放出素子を電子源にし
た場合の構成の一例である。図7において、61は層間
絶縁層、62は配線電極である。図7(a)は、電子放
出素子1つの平面図である。また、図7(b)、図7
(c)は、それぞれ、平面図(a)におけるA−A′断
面図、B−B′断面図である。
FIG. 7 shows an example of a configuration in which the electron-emitting device of FIG. 1 is used as an electron source. In FIG. 7, reference numeral 61 denotes an interlayer insulating layer, and 62 denotes a wiring electrode. FIG. 7A is a plan view of one electron-emitting device. 7B and FIG.
(C) is an AA 'sectional view and BB' sectional view in the plan view (a), respectively.

【0131】図8は、上述した多数個の電子放出素子を
m×nのマトリックス状に配置し、形成した電子源を用
いて形成した画像形成装置の図である。本発明の画像形
成装置では、一般的に、上述した電子放出素子を単純マ
トリックス配置として配列する。
FIG. 8 is a diagram of an image forming apparatus in which a large number of the above-described electron-emitting devices are arranged in an m × n matrix and the formed electron source is used. In the image forming apparatus of the present invention, the above-described electron-emitting devices are generally arranged in a simple matrix arrangement.

【0132】即ち、X方向及びY方向に行列状に複数個
配し、同じ行に配された複数の電子放出素子の電極の一
方をX方向の配線に共通に接続し、同じ列に配された複
数の電子放出素子の電極の他方をY方向の配線に共通に
接続する。
That is, a plurality of electrodes are arranged in a matrix in the X direction and the Y direction, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to the wiring in the X direction, and arranged in the same column. The other of the electrodes of the plurality of electron-emitting devices is commonly connected to a wiring in the Y direction.

【0133】X方向には、m本のX方向配線72(Do
x1、Dox2…Doxm)が交互に配置され、Y方向
には、n本のY方向配線73(Doy1、Doy2、D
oy3…Doyn)から形成される。
In the X direction, m X-direction wirings 72 (Do
x1, Dox2... Doxm) are arranged alternately, and in the Y direction, n Y-direction wirings 73 (Doy1, Doy2, D
oy3... Doyn).

【0134】電子放出素子を構成する第1電極2は、Y
方向配線73と電気的に接続されている。また、第1電
極4は、配線電極62と接続されて、X方向配線72と
電気的に接続されている。
The first electrode 2 constituting the electron-emitting device has Y
It is electrically connected to the direction wiring 73. The first electrode 4 is connected to the wiring electrode 62 and is electrically connected to the X-direction wiring 72.

【0135】単純マトリックス配置構成以外の配列も採
用できる。例えば、並列に配置した複数の電子放出素子
の個々の両端で接続し、電子放出素子の行を多数個配し
(行方向)、この配線と直交する方向(列方向)で、該
電子放出素子の上方に配した制御電極(グリッド電極)
により、電子放出素子からの電子を制御駆動する梯子状
配置のものもある。
An arrangement other than the simple matrix arrangement can be adopted. For example, connection is made at both ends of a plurality of electron-emitting devices arranged in parallel, a large number of rows of electron-emitting devices are arranged (row direction), and the electron-emitting devices are arranged in a direction perpendicular to the wiring (column direction). Control electrode (grid electrode) placed above
There is also a ladder-like arrangement for controlling and driving electrons from the electron-emitting device.

【0136】X方向配線、Y方向配線は、真空蒸着法、
印刷法、スパッタ法等を用いて形成された導電性金属等
で構成することができる。配線の材料、膜厚、幅は適宜
設計される。
The X-direction wiring and the Y-direction wiring are formed by vacuum evaporation,
It can be made of a conductive metal or the like formed by using a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.

【0137】層間絶縁層61は、電子放出素子の第1電
極2と第2電極4間の絶縁層3と同じもので代用しても
いいが、複数の電子放出素子を電子源として、単純マト
リックス配置で駆動する場合には、配線間の容量の低減
のために、絶縁層3とは別に設けて積層させるのが望ま
しい。層間絶縁層61としては、真空蒸着法、印刷法、
スパッタ法等を用いて形成されたSiO2等が選択され
る。その厚さおよび形状は、特に配線間の交差部の電位
差に耐え得るように適宜設定される。
The interlayer insulating layer 61 may be the same as the insulating layer 3 between the first electrode 2 and the second electrode 4 of the electron-emitting device, but may be a simple matrix using a plurality of electron-emitting devices as an electron source. In the case of driving in an arrangement, it is desirable to provide and stack the insulating layer 3 separately from the insulating layer 3 in order to reduce the capacitance between wirings. As the interlayer insulating layer 61, a vacuum deposition method, a printing method,
SiO 2 or the like formed by using a sputtering method or the like is selected. The thickness and the shape are appropriately set so as to be able to withstand a potential difference at an intersection between the wirings.

【0138】本発明における電子放出素子からの放出電
子は、しきい値電圧以下では電極間に印加するパルス状
電圧の波高値と幅で制御できる。一方、しきい値電圧以
下では、ほとんど放出されない。
Electrons emitted from the electron-emitting device according to the present invention can be controlled by the peak value and the width of the pulse-like voltage applied between the electrodes when the electrons are below the threshold voltage. On the other hand, when the voltage is equal to or lower than the threshold voltage, almost no light is emitted.

【0139】この特性によれば、多数の電子放出素子を
配置した場合においても、個々の素子にパルス状電圧を
適宜印加すれば、入力信号に応じて、電子放出素子を選
択して電子放出量を制御できる。したがって、上記構成
において、単純マトリックス配線を用いて、個別の素子
を選択し、独立に駆動することができる。
According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, the electron-emitting device is selected according to the input signal and the amount of electron emission Can be controlled. Therefore, in the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【0140】次に、上述した電子源を用いた画像形成装
置について説明する。
Next, an image forming apparatus using the above-described electron source will be described.

【0141】図8において、71は電子放出素子、81
は電子放出素子を複数配した電子源基板、91は電子源
基板81を固定したリアプレート、96はガラス基板9
3の内面に蛍光膜94とメタルバック95等が形成され
たフェースプレートである。92は、支持枠であり、該
支持枠92には、リアプレート91、フェースプレート
96がフリットガラスなどを用いて接続される。
In FIG. 8, reference numeral 71 denotes an electron-emitting device;
Denotes an electron source substrate having a plurality of electron-emitting devices, 91 denotes a rear plate to which the electron source substrate 81 is fixed, and 96 denotes a glass substrate.
3 is a face plate in which a fluorescent film 94 and a metal back 95 are formed on the inner surface. Reference numeral 92 denotes a support frame, and a rear plate 91 and a face plate 96 are connected to the support frame 92 using frit glass or the like.

【0142】外囲器(パネル)98は、上述の如く、フ
ェースプレート96、支持枠92、リアプレート91で
構成される。リアプレート91は主に基板81の強度を
補強する目的で設けられるため、基板81自体で十分な
強度を持つ場合は別体のリアプレート91は不要とする
ことができ、基板81とリアプレート91が一体構成の
部材であっても構わない。
The envelope (panel) 98 is composed of the face plate 96, the support frame 92, and the rear plate 91 as described above. Since the rear plate 91 is provided mainly for the purpose of reinforcing the strength of the substrate 81, if the substrate 81 itself has sufficient strength, the separate rear plate 91 can be omitted. May be an integral member.

【0143】支持枠92の蛍光膜94とメタルバック9
5とをその内側表面に配置したフェースプレート96と
リアプレート91と支持枠92とが接合する接着面にフ
リットガラスを塗布し、フェースプレート96と支持枠
92とリアプレート91とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。
The phosphor film 94 of the support frame 92 and the metal back 9
5 is disposed on the inner surface thereof, frit glass is applied to an adhesive surface where the face plate 96, the rear plate 91, and the support frame 92 are joined, and the face plate 96, the support frame 92, and the rear plate 91 are moved to a predetermined position. , Fix, heat, bake and seal.

【0144】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。
The heating means for firing and sealing can employ various means such as lamp heating using an infrared lamp or the like and a hot plate, but is not limited to these.

【0145】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。
Further, the bonding material for heating and bonding the plurality of members constituting the envelope is not limited to frit glass, and any bonding material that can form a sufficient vacuum atmosphere after the sealing step may be used. Materials can be adopted.

【0146】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。
The above-described envelope is one embodiment of the present invention, and is not limited, and various types can be adopted.

【0147】他の例として、基板81に直接支持枠92
を封着し、フェースプレート96、支持枠92及び基体
81で外囲器98を構成しても良い。また、フェースプ
レート96、リアプレート91間に、スペーサーとよば
れる不図示の支持体を設置することにより、大気圧に対
して十分な強度をもつ外囲器98を構成することもでき
る。
As another example, the support frame 92 is directly mounted on the substrate 81.
And the envelope 98 may be constituted by the face plate 96, the support frame 92, and the base 81. Further, by providing a support (not shown) called a spacer between the face plate 96 and the rear plate 91, an envelope 98 having sufficient strength against atmospheric pressure can be formed.

【0148】また、図9(a)、(b)にフェースプレ
ート96に形成された蛍光膜94を模式図で示す。蛍光
膜94は、モノクロームの場合は蛍光体85のみから構
成することができる。カラーの蛍光膜の場合は、蛍光体
の配列により、図9(a)に示すブラックストライプ、
あるいは、図9(b)に示すブラックマトリクスなどと
呼ばれる黒色導電材86と蛍光体85とから構成するこ
とができる。
FIGS. 9A and 9B are schematic views of the fluorescent film 94 formed on the face plate 96. FIG. The fluorescent film 94 can be composed of only the phosphor 85 in the case of monochrome. In the case of a color fluorescent film, the black stripe shown in FIG.
Alternatively, it can be composed of a black conductive material 86 called a black matrix shown in FIG.

【0149】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体85間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜94における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。
The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 85 of the necessary three primary color phosphors black in the case of color display so that color mixing and the like become inconspicuous. The object of the present invention is to suppress a decrease in contrast caused by external light reflection at 94. As a material for the black stripe, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0150】ガラス基板93に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。
As a method of applying the phosphor on the glass substrate 93, a precipitation method, a printing method, or the like can be adopted regardless of monochrome or color.

【0151】蛍光膜94の内面側には、通常メタルバッ
ク95が設けられる。メタルバックを設ける目的は、蛍
光体の発光のうち内面側への光をフェースプレート96
側へ鏡面反射させることにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光膜94を保護すること等である。
A metal back 95 is usually provided on the inner side of the fluorescent film 94. The purpose of providing the metal back is to convert the light emitted from the phosphor toward the inner surface into the face plate 96.
Improving the brightness by specular reflection to the side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the fluorescent film 94 from damage due to collision of negative ions generated in the envelope.

【0152】メタルバック95は、蛍光膜作製後、蛍光
膜の内面側表面の平滑化処理(通常、「フィルミング」
と呼ばれる。)を行い、その後Alを真空蒸着等を用い
て堆積させることで作製できる。
After the fluorescent film is formed, the metal back 95 is subjected to a smoothing treatment (usually “filming”) on the inner surface of the fluorescent film.
Called. ) And then depositing Al using vacuum evaporation or the like.

【0153】フェースプレート96には、更に蛍光膜9
4の導電性を高めるため、蛍光膜94の外面側に透明電
極(不図示)を設けてもよい。
The face plate 96 is further provided with a fluorescent film 9.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 94 in order to increase the conductivity of No. 4.

【0154】本発明においては、電子放出素子71の直
上に電子ビームが到達するため、電子放出素子71の直
上に蛍光膜94が配置されるように、位置あわせされて
構成される。
In the present invention, since the electron beam reaches just above the electron-emitting device 71, the electron beam is positioned and arranged so that the fluorescent film 94 is arranged directly above the electron-emitting device 71.

【0155】次に、封着工程を施した外囲器(パネル)
を封止する真空封止工程について説明する。
Next, the envelope (panel) subjected to the sealing step
Next, a vacuum sealing step for sealing is described.

【0156】真空封止工程は、外囲器(パネル)98を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置により排気管
(不図示)を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器98の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。
In the vacuum sealing step, the envelope (panel) 98 is heated and maintained at 80 to 250 ° C., and exhausted through an exhaust pipe (not shown) by an exhaust device such as an ion pump or a sorption pump. After the atmosphere is made sufficiently low in organic substances, the exhaust pipe is heated and melted with a burner and sealed. To maintain the pressure after the envelope 98 is sealed, a getter process may be performed.

【0157】これは、外囲器98の封止を行う直前ある
いは封止後に、抵抗加熱あるいは高周波加熱等を用いた
加熱により、外囲器98内の所定の位置(不図示)に配
置されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ba等が主成分であり、該蒸着膜の
吸着作用により、外囲器98内の雰囲気を維持するもの
である。
This is arranged at a predetermined position (not shown) in the envelope 98 by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 98 is sealed. In this process, the getter is heated to form a deposited film. The getter is usually composed mainly of Ba or the like, and maintains the atmosphere in the envelope 98 by the adsorption action of the deposited film.

【0158】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Dox1〜Doxm、Do
y1〜Doynを介して電圧を印加することにより、電
子放出が生ずる。
In the image forming apparatus constructed by using the electron sources of the simple matrix arrangement manufactured by the above steps, the external terminals Dox1 to Doxm, Dox
By applying a voltage via y1 to Doyn, electron emission occurs.

【0159】高圧端子97を介してメタルバック95、
あるいは透明電極(不図示)に高圧を印加し、電子ビー
ムを加速する。
The metal back 95 via the high voltage terminal 97,
Alternatively, a high voltage is applied to a transparent electrode (not shown) to accelerate the electron beam.

【0160】加速された電子は、蛍光膜94に衝突し、
発光が生じて画像が形成される。
The accelerated electrons collide with the fluorescent film 94,
Light emission occurs to form an image.

【0161】図10はNTSC方式のテレビ信号に応じ
て表示を行うための駆動回路の一例を示すブロック図を
示した。
FIG. 10 is a block diagram showing an example of a drive circuit for performing display in accordance with an NTSC television signal.

【0162】走査回路図10について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル1301の端子Dox1ないしDoxmと電
気的に接続される。
Scan Circuit FIG. 10 will be described. This circuit includes M switching elements inside (in the drawing, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level),
The display panel 1301 is electrically connected to terminals Dox1 to Doxm.

【0163】S1乃至Smの各スイッチング素子は、制
御回路1303が出力する制御信号Tscanに基づい
て動作するものであり、例えばFETのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。
Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 1303, and can be configured by combining switching elements such as FETs.

【0164】直流電圧源Vxは、本例の場合には本発明
の電子放出素子の特性(電子放出しきい値電圧)に基づ
き走査されていない素子に印加される駆動電圧が電子放
出しきい値電圧以下となるような一定電圧を出力するよ
う設定されている。
In the case of the present embodiment, the DC voltage source Vx uses a drive voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the electron emission element of the present invention. It is set to output a constant voltage that is equal to or lower than the voltage.

【0165】制御回路1303は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路1303は、
同期信号分離回路1306より送られる同期信号Tsy
ncに基づいて、各部に対してTscanおよびTsf
tおよびTmryの各制御信号を発生する。
The control circuit 1303 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 1303
The synchronization signal Tsy sent from the synchronization signal separation circuit 1306
Tscan and Tsf for each part based on nc
The control signals t and Tmry are generated.

【0166】同期信号分離回路1306は、外部から入
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。
The synchronizing signal separating circuit 1306 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured.

【0167】同期信号分離回路1306により分離され
た同期信号は、垂直同期信号と水平同期信号より成る
が、ここでは説明の便宜上Tsync信号として図示し
た。前記テレビ信号から分離された画像の輝度信号成分
は便宜上DATA信号と表した。該DATA信号はシフ
トレジスタ1304に入力される。
The synchronization signal separated by the synchronization signal separation circuit 1306 is composed of a vertical synchronization signal and a horizontal synchronization signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 1304.

【0168】シフトレジスタ1304は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1303より送られる制御信号Tsftに基づ
いて動作する(即ち、制御信号Tsftは、シフトレジ
スタ1304のシフトクロックであるということもでき
る)。
A shift register 1304 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 1303. (Ie, the control signal Tsft can be said to be a shift clock of the shift register 1304).

【0169】シリアル/パラレル変換された画像1ライ
ン分(電子放出素子N素子分の駆動データに相当)のデ
ータは、Id1乃至IdnのN個の並列信号として前記
シフトレジスタ1304により出力される。
The serial / parallel-converted data for one line of the image (corresponding to drive data for N electron-emitting devices) is output by the shift register 1304 as N parallel signals Id1 to Idn.

【0170】ラインメモリ1305は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1303より送られる制御信号Tmryに
従って適宜Id1乃至Idnの内容を記憶する。記憶さ
れた内容は、Id’1乃至Id’nとして出力され、変
調信号発生器1307に入力される。
A line memory 1305 is a storage device for storing data for one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from a control circuit 1303. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 1307.

【0171】変調信号発生器1307は、画像データI
d’1乃至Id’nの各々に応じて本発明の電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Doy1乃至Doynを通じて表示パ
ネル1301内の本発明の電子放出素子に印加される。
Modulated signal generator 1307 outputs image data I
A signal source for appropriately driving and modulating each of the electron-emitting devices of the present invention according to each of d'1 to Id'n, and an output signal of the signal source is provided in the display panel 1301 through the terminals Doy1 to Doyn. Are applied to the electron-emitting devices.

【0172】前述したように、本発明の電子放出素子は
放出電流Ieに対して以下の基本特性を有している。即
ち、電子放出には明確なしきい値電圧Vthがあり、V
th以上の電圧を印加された時のみ電子放出が生じる。
電子放出しきい値以上の電圧に対しては、素子への印加
電圧の変化に応じて放出電流も変化する。
As described above, the electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie. That is, the electron emission has a clear threshold voltage Vth,
Electron emission occurs only when a voltage greater than th is applied.
For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device.

【0173】このことから、本素子にパルス状の電圧を
印加する場合、例えば電子放出閾値以下の電圧を印加し
ても電子放出は生じないが、電子放出閾値以上の電圧を
印加する場合には電子ビームが出力される。その際、パ
ルスの波高値Vmを変化させる事により出力電子ビーム
の強度を制御することが可能である。また、パルスの幅
Pwを変化させることにより出力される電子ビームの電
荷の総量を制御する事が可能である。
From this, when a pulse-like voltage is applied to the present element, for example, when a voltage lower than the electron emission threshold is applied, no electron emission occurs, but when a voltage higher than the electron emission threshold is applied, An electron beam is output. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0174】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1307として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When performing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 1307. be able to.

【0175】パルス幅変調方式を実施するに際しては、
変調信号発生器1307として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
When implementing the pulse width modulation method,
As the modulation signal generator 1307, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data can be used.

【0176】シフトレジスタ1304やラインメモリ1
305は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 1304 and the line memory 1
305 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0177】デジタル信号式を用いる場合には、同期信
号分離回路1306の出力信号DATAをデジタル信号
化する必要があるが、これには同期信号分離回路130
6の出力部にA/D変換器を設ければ良い。これに関連
してラインメモリ1305の出力信号がデジタル信号か
アナログ信号かにより、変調信号発生器1307に用い
られる回路が若干異なったものとなる。即ち、デジタル
信号を用いた電圧変調方式の場合、変調信号発生器13
07には、例えばD/A変換回路を用い、必要に応じて
増幅回路などを付加する。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 1306 into a digital signal.
An A / D converter may be provided at the output unit 6. In this connection, the circuit used for the modulation signal generator 1307 is slightly different depending on whether the output signal of the line memory 1305 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 13
For 07, for example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary.

【0178】パルス幅変調方式の場合、変調信号発生器
1307には、例えば高速の発振器および発振器の出力
する波数を計数する計数器(カウンタ)及び計数器の出
力値と前記メモリの出力値を比較する比較器(コンパレ
ータ)を組み合せた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を本発明の電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付加することもできる。
In the case of the pulse width modulation system, the modulation signal generator 1307 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparison between the output value of the counter and the output value of the memory. A circuit in which a comparator (comparator) is combined is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device of the present invention can be added.

【0179】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1307には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VCO)
を採用でき、必要に応じて本発明の電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。
In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier can be used as the modulation signal generator 1307, and a level shift circuit and the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VCO)
And, if necessary, an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device of the present invention can be added.

【0180】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL,SECAM方式など他、
これよりも、多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical concept of the present invention. As for the input signal, the NTSC system has been described, but the input signal is not limited to this, and PAL, SECAM system, etc.
A TV signal composed of a large number of scanning lines (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【0181】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。
In addition to the display device, the present invention can also be used as an image forming apparatus as an optical printer constituted by using a photosensitive drum or the like.

【0182】[0182]

【実施例】以下、実施例によって本発明をより詳細に説
明する。
The present invention will be described in more detail with reference to the following examples.

【0183】(実施例1)図1に第1実施例によって作
製された電子放出素子の平面図および断面図、図2に本
実施例の電子放出素子の製造方法の一例を示した。
Example 1 FIG. 1 shows a plan view and a cross-sectional view of an electron-emitting device manufactured according to the first example, and FIG. 2 shows an example of a method for manufacturing the electron-emitting device of this example.

【0184】以下に、本実施例の電子放出素子の製造工
程を詳細に説明する。
Hereinafter, the manufacturing process of the electron-emitting device of this embodiment will be described in detail.

【0185】(工程1)基板1に石英を用い、十分洗浄
を行った後、スパッタ法により第1電極2として厚さ8
00nmのTaを堆積する。
(Step 1) After sufficiently cleaning the substrate 1 using quartz, the first electrode 2 having a thickness of 8 was formed by sputtering.
Deposit 00 nm of Ta.

【0186】(工程2)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティング、フォトマスクパタ
ーンを露光、現像し、マスクパターンを転写した。その
後、パターニングした前記フォトレジストをマスクとし
た。
(Step 2) Thereafter, in a photolithography step, spin coating of a positive type photoresist (AZ1500 / manufactured by Clariant), exposure and development of a photomask pattern were performed, and the mask pattern was transferred. Thereafter, the patterned photoresist was used as a mask.

【0187】(工程3)さらにCF4ガスを用いてドラ
イエッチングし、第1電極2を300nmエッチングし
(h0=0.3μm)、w0=1μm、5μm、10μ
m、50μm、250μmの凸部を持つ素子5種類を作
製した。L1はすべて200μmとした。レジストマス
クは、その後剥離した。
(Step 3) Further, the first electrode 2 was etched by 300 nm (h0 = 0.3 μm) by dry etching using CF 4 gas, and w0 = 1 μm, 5 μm, and 10 μm.
Five types of devices having convex portions of m, 50 μm, and 250 μm were produced. L1 was all 200 μm. The resist mask was then peeled off.

【0188】(工程4)引き続き絶縁層3として厚さ1
00nmのSiO2を堆積し、第2電極4として厚さ1
00nmのTaを堆積した。
(Step 4) The insulating layer 3 having a thickness of 1
SiO 2 is deposited in nm, thickness 1 as the second electrode 4
00 nm of Ta was deposited.

【0189】(工程5)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティングした。その後、前記
フォトレジストをイオンミリングでエッチングしたとこ
ろ、凸部の上底のみのレジストがいち早く消失した。
(Step 5) Thereafter, in a photolithography step, a positive photoresist (AZ1500 / manufactured by Clariant) was spin-coated. Thereafter, when the photoresist was etched by ion milling, the resist on only the upper and lower portions of the projections was quickly lost.

【0190】(工程6)さらに、残ったレジストをマス
クとして、第2電極4、絶縁層3をCF4ガスを用いて
ドライエッチングした。エッチング後にレジストは剥離
した。
(Step 6) Further, using the remaining resist as a mask, the second electrode 4 and the insulating layer 3 were dry-etched using CF 4 gas. After the etching, the resist was peeled off.

【0191】(工程7)次に、厚さ5nmのPt−Pd
導電性膜5を前記構造の一部に堆積した。この時、Pt
−Pdの堆積した長さL2は100μmとした。前記P
t−Pd導電性膜は、フォトリソグラフィー技術を用い
てマスクし、イオンスパッタ法で選択的に堆積した。
(Step 7) Next, a 5 nm-thick Pt-Pd
A conductive film 5 was deposited on part of the structure. At this time, Pt
The length L2 where Pd was deposited was 100 μm. The P
The t-Pd conductive film was masked using photolithography and selectively deposited by ion sputtering.

【0192】(工程8)次に、第1電極2及び第2電極
4に図4(b)で示したような10Vから17Vのパル
ス電圧(ON時間:1msec/OFF時間:9mse
c片極)を印加し、前記Pt−Pd導電性膜5に通電
し、前記フォーミング工程により間隙6を形成した。フ
ォーミングは、上下電極間の抵抗が10MΩとなった時
点で終了した。
(Step 8) Next, a pulse voltage of 10 V to 17 V as shown in FIG. 4B (ON time: 1 msec / OFF time: 9 msec) is applied to the first electrode 2 and the second electrode 4.
(c unipolar) to apply a current to the Pt-Pd conductive film 5 to form a gap 6 by the forming step. The forming was terminated when the resistance between the upper and lower electrodes became 10 MΩ.

【0193】(工程9)次に、前記素子を真空容器内に
配置し、真空排気後に、BN(ベンゾニトリル)、2×
10-5Pa雰囲気中で前記第1電極2、第2電極4に図
4(c)で示したような12Vから15Vのパルス電圧
(ON時間:1msec/OFF時間:9msec両
極)を印加し、前記間隙に炭素を生成した。前記活性化
工程は、活性化工程中に流れる電流が飽和した時点で終
了した。この結果、Pt−Pd膜を堆積した領域にのみ
間隙6が形成できた。
(Step 9) Next, the device was placed in a vacuum vessel, and after evacuation, BN (benzonitrile), 2 ×
A pulse voltage of 12 V to 15 V (ON time: 1 msec / OFF time: 9 msec both electrodes) as shown in FIG. 4C is applied to the first electrode 2 and the second electrode 4 in a 10 −5 Pa atmosphere. Carbon was produced in the gap. The activation step was completed when the current flowing during the activation step was saturated. As a result, the gap 6 was formed only in the region where the Pt-Pd film was deposited.

【0194】素子の駆動後に間隙位置を電子顕微鏡で確
認したところ、図1のように、絶縁層3の上部で、絶縁
層3のほぼ中央に存在していた。
When the gap position was confirmed by an electron microscope after driving the device, it was found that the gap was located above the insulating layer 3 and almost at the center of the insulating layer 3 as shown in FIG.

【0195】以上のようにして作製した素子を、同真空
容器内で5×10-5Pa以上に再排気し、素子近傍15
0℃となるように保ち3時間以上加熱した後に、室温に
戻した。その時、真空度は、1×10-6Paであった。
The device fabricated as described above was evacuated again to 5 × 10 −5 Pa or more in the same vacuum vessel,
After maintaining at 0 ° C. and heating for 3 hours or more, the temperature was returned to room temperature. At that time, the degree of vacuum was 1 × 10 −6 Pa.

【0196】本素子を真空容器内で駆動した。The device was driven in a vacuum vessel.

【0197】駆動電圧は、Vf=15Vとし、第1電極
に15V、第2電極に0Vを印加した。
The driving voltage was set to Vf = 15 V, and 15 V was applied to the first electrode and 0 V was applied to the second electrode.

【0198】アノード電圧はVa=10kV、電子放出
素子とアノード電極との距離HをH=2mmとした。こ
こでは、アノード電極として蛍光体を塗布したものを用
い、電子ビームのサイズを観察した。ここで言う電子ビ
ーム径とは、蛍光体の発光パターンのピーク輝度に対し
て10%の輝度の領域の外径を測定した。
The anode voltage was Va = 10 kV, and the distance H between the electron-emitting device and the anode electrode was H = 2 mm. Here, the size of the electron beam was observed using a phosphor-coated anode electrode. Here, the electron beam diameter refers to the outer diameter of a region having a luminance of 10% with respect to the peak luminance of the emission pattern of the phosphor.

【0199】各素子の特性は以下の表1のようであっ
た。
Table 1 shows the characteristics of each device.

【0200】[0200]

【表1】 [Table 1]

【0201】また、これらの素子では、素子の直上にビ
ームが観察できた。
In these devices, a beam could be observed just above the device.

【0202】本実施例においては、駆動条件等から求ま
る特徴距離Xs=0.95μmと算出できるが、本構造
では、高電位領域の長さw1は、素子1から素子3が本
発明における有効なw1の適用範囲である、Xsの1/
2以上15倍以下になっている。したがって、素子4,
5に比べて、ビーム径の小さな電子放出素子となってい
る。
In the present embodiment, the characteristic distance Xs = 0.95 μm obtained from the driving conditions and the like can be calculated. In the present structure, the length w1 of the high potential region is such that the elements 1 to 3 are effective in the present invention. 1 / Xs, which is the applicable range of w1
It is 2 or more and 15 or less. Therefore, element 4,
5, the electron-emitting device has a smaller beam diameter.

【0203】また、素子1では、w1は小さいが、放出
部全体にわたって電子放出されていることが確認でき、
寄生抵抗に伴う特性の劣化は確認されなかった。
In the element 1, although w1 is small, it can be confirmed that electrons are emitted over the entire emission portion.
No deterioration of characteristics due to parasitic resistance was observed.

【0204】(実施例2)図11に本発明の示す第2実
施例の図を示す。
(Embodiment 2) FIG. 11 is a diagram showing a second embodiment of the present invention.

【0205】本実施例では、第2電極の構成が若干異な
っており、そのために、間隙の位置が凸部の側壁に存在
する点が、実施例1と異なっている。
In the present embodiment, the configuration of the second electrode is slightly different from that of the first embodiment in that the gap is located on the side wall of the projection.

【0206】図11(a)と(b)は、間隙6の位置が
異なっている。
FIGS. 11A and 11B are different in the position of the gap 6.

【0207】図11(a),(b)それぞれの構成を作
製するために、工程を若干変更した。
The steps were slightly changed in order to produce the respective structures of FIGS. 11 (a) and 11 (b).

【0208】(工程1)基板1に石英を用い、十分洗浄
を行った後、スパッタ法により第1電極2として厚さ8
00nmのTaを堆積する。
(Step 1) Using quartz for the substrate 1 and sufficiently cleaning it, the first electrode 2 having a thickness of 8 was formed by sputtering.
Deposit 00 nm of Ta.

【0209】(工程2)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティング、フォトマスクパタ
ーンを露光、現像し、マスクパターンを転写した。その
後、パターニングした前記フォトレジストをマスクとし
た。
(Step 2) Thereafter, in a photolithography step, spin coating of a positive photoresist (AZ1500 / manufactured by Clariant), exposure and development of a photomask pattern were performed, and the mask pattern was transferred. Thereafter, the patterned photoresist was used as a mask.

【0210】(工程3a)さらにCF4ガスを用いてド
ライエッチングし、第1電極2を300nmエッチング
し(h0=0.3μm)、w0=5μmの凸部を持つ素
子を作製した。L1は200μmとした。レジストマス
クは、その後剥離した。
(Step 3a) Further, dry etching was performed using CF 4 gas, and the first electrode 2 was etched by 300 nm (h0 = 0.3 μm) to produce an element having a convex portion of w0 = 5 μm. L1 was set to 200 μm. The resist mask was then peeled off.

【0211】(工程4a)引き続き絶縁層3として厚さ
100nmのSiO2を堆積した。
(Step 4a) Subsequently, SiO 2 having a thickness of 100 nm was deposited as the insulating layer 3.

【0212】(工程5a)その後、フォトリソグラフィ
ー工程で、ポジ型フォトレジスト(AZ1500/クラ
リアント社製)のスピンコーティングした。その後、前
記フォトレジストをイオンミリングでエッチングしたと
ころ、凸部の上底のみのレジストがいち早く消失した。
(Step 5a) Thereafter, in a photolithography step, a positive photoresist (AZ1500 / manufactured by Clariant) was spin-coated. Thereafter, when the photoresist was etched by ion milling, the resist on only the upper and lower portions of the projections was quickly lost.

【0213】(工程6a−1)さらに、残ったレジスト
をマスクとして、絶縁層3をCF4ガスを用いてドライ
エッチングした。
(Step 6a-1) Further, using the remaining resist as a mask, the insulating layer 3 was dry-etched using CF 4 gas.

【0214】(工程6a−2)さらに、Alを1ミクロ
ン蒸着した後、(工程6a−1)で残ったレジストマス
クをリフトオフした。
(Step 6a-2) Further, after depositing Al by 1 μm, the resist mask left in (Step 6a-1) was lifted off.

【0215】これにより、上底にのみにAlマスクが形
成された。
As a result, an Al mask was formed only on the upper bottom.

【0216】(工程6a−3)第2電極4として厚さ1
00nmのTaを堆積した。このとき、Alマスクが厚
く、また、その形状が多少逆テーパ構造であるために、
側壁部にTaが堆積せず、周囲にのみTaが堆積した。
その後Alマスクを剥離した。
(Step 6a-3) The second electrode 4 having a thickness of 1
00 nm of Ta was deposited. At this time, since the Al mask is thick and its shape has a somewhat inverted tapered structure,
Ta did not accumulate on the side wall, but only on the periphery.
Thereafter, the Al mask was peeled off.

【0217】(工程7a)次に、Pt−Pd導電性膜5
を前記構造の一部に堆積した。この時、Pt−Pdの堆
積した長さL2は100μmとした。前記Pt−Pd導
電性膜は、フォトリソグラフィー技術を用いてマスク
し、イオンスパッタ法で選択的に堆積した。
(Step 7a) Next, the Pt-Pd conductive film 5
Was deposited on a portion of the structure. At this time, the length L2 where Pt-Pd was deposited was 100 μm. The Pt-Pd conductive film was masked by using a photolithography technique and selectively deposited by an ion sputtering method.

【0218】このとき、Pt−Pd導電性膜5の厚さを
(a)では7nm、(b)では3nmとした。
At this time, the thickness of the Pt-Pd conductive film 5 was 7 nm in (a) and 3 nm in (b).

【0219】(工程8a)実施例1と同様のフォーミン
グを行ったところ、(a)では、側壁部のほぼ中央に間
隙が、(b)では、上底のエッジ部に間隙が形成され
た。
(Step 8a) When forming was performed in the same manner as in Example 1, a gap was formed at substantially the center of the side wall portion in (a), and a gap was formed at the upper bottom edge portion in (b).

【0220】(b)では、膜厚が薄いために、(工程7
a)の時点で、エッジ部分の膜厚が薄くなっていたと考
えられる。
In (b), since the film thickness is small, (Step 7)
It is considered that the film thickness at the edge portion was thin at the time of a).

【0221】本実施例でも、実施例1と同様の駆動を行
ったところ、ビーム径は実施例1の素子2とほぼ同様で
あった。一方、効率は(a)が0.5%で、(b)が効
率が0.7%であり、いずれも実施例1より、効率がよ
くなった。
In this embodiment, when the same driving as that of the first embodiment was performed, the beam diameter was almost the same as that of the element 2 of the first embodiment. On the other hand, the efficiency was 0.5% in (a) and 0.7% in (b), and the efficiency was higher than that of Example 1 in each case.

【0222】図12は、本発明における電子放出素子の
散乱回数を説明する図であり、図13は、形状因子が効
率に及ぼす影響をグラフにしたものである。
FIG. 12 is a diagram for explaining the number of scattering times of the electron-emitting device according to the present invention, and FIG. 13 is a graph showing the effect of the shape factor on the efficiency.

【0223】本発明における電子放出素子においても放
出された電子は、間隙6から高電位側に形成された導電
性膜5および第1電極2による高電位電極上を散乱した
後にアノード電極7へと向かう。ただし、高電位電極の
頂上までの距離(凸部の側壁における、第1の電極の基
板と垂直方向の両端間の長さ)T1が短いため、電子が
電子放出素子近傍の高電位電極と低電位電極の電界で支
配される電位分布の領域から少ない散乱回数で脱出でき
電子放出効率が向上する。
In the electron-emitting device of the present invention, the emitted electrons are scattered on the conductive film 5 formed on the high-potential side from the gap 6 and on the high-potential electrode by the first electrode 2 and then to the anode electrode 7. Heading. However, since the distance T1 to the top of the high-potential electrode (the length between the both ends of the first electrode in the direction perpendicular to the substrate on the side wall of the projection) is short, electrons are low at a high potential electrode near the electron-emitting device. It is possible to escape from the region of the potential distribution dominated by the electric field of the potential electrode with a small number of scatterings, thereby improving the electron emission efficiency.

【0224】さらに、間隙6から高電位電極頂上までの
距離T1が電子の飛翔距離よりも短い場合には、電子は
散乱すること無しで素子上部に到達でき、電子放出効率
が大幅に向上する。ここで、散乱した電子の飛翔距離
は、最大で間隙幅Dの200倍程度と見積もられてお
り、この範囲にT1を設定することで、効率は向上す
る。
Further, when the distance T1 from the gap 6 to the top of the high-potential electrode is shorter than the flight distance of the electrons, the electrons can reach the upper part of the element without being scattered, and the electron emission efficiency is greatly improved. Here, the flying distance of the scattered electrons is estimated to be at most about 200 times the gap width D. By setting T1 in this range, the efficiency is improved.

【0225】また、Xsは散乱のおこる範囲を示すもの
であり、前記飛翔距離とも関連のある数値となってい
る。したがって、T1をXsに対して適当な範囲にする
ことで、効率の向上が期待される。詳細な検討の結果、
T1をXsの1/2以下にすることで、効率の向上が期
待されることがわかった。
Xs indicates a range in which scattering occurs, and is a numerical value related to the flight distance. Therefore, by setting T1 to an appropriate range for Xs, an improvement in efficiency is expected. After a detailed study,
It has been found that an improvement in efficiency can be expected by setting T1 to 1 / or less of Xs.

【0226】さらに、間隙6から、低電位領域の底部ま
での距離T3も、電子の散乱に大きく関連している。T
3が小さい場合は、側壁で散乱される場合が多くなる
が、T3を大きくすることで、側壁での散乱が抑制され
る。
Further, the distance T3 from the gap 6 to the bottom of the low potential region is also significantly related to electron scattering. T
When 3 is small, the scattering on the side wall increases in many cases, but by increasing T3, the scattering on the side wall is suppressed.

【0227】一定のw1におけるT1とT3の形状因子
が効率に与える影響について図13のグラフに示した。
The effect of the shape factors of T1 and T3 at a constant w1 on the efficiency is shown in the graph of FIG.

【0228】グラフより、高電位領域T1の距離として
は、できるだけ薄い方が望ましく、T3は大きい方が望
ましい。ただし、T3→∞では、一定の直線となりその
影響は飽和する。
From the graph, it is desirable that the distance of the high-potential region T1 is as thin as possible and that T3 is as large as possible. However, at T3 → ∞, the line becomes a constant straight line, and the effect is saturated.

【0229】したがって、本実施例においては、実施例
1より全般的に効率がよくなっている。また、(a)で
は、T1≒50nmはT3≒50nm、(b)では、T
1≒3nm、T3≒100nmとなり、(b)の方が
(a)に比べて効率がよくなっていると考えられる。
Therefore, the present embodiment is generally more efficient than the first embodiment. Further, in (a), T1 ≒ 50 nm is T3 ≒ 50 nm, and in (b), T1 ≒ 50 nm
1 ≒ 3 nm and T3 ≒ 100 nm, and it is considered that (b) is more efficient than (a).

【0230】(実施例3)図14に本発明の示す実施例
3を示す。図14(a)は断面図、(b)は平面図であ
る。本実施例では、凸部を2次元、すなわちピラー形状
とした場合の例であり、また、積層構造が若干異なって
いる。
(Embodiment 3) FIG. 14 shows Embodiment 3 of the present invention. FIG. 14A is a sectional view, and FIG. 14B is a plan view. This embodiment is an example in which the protrusions are two-dimensional, that is, pillar-shaped, and the laminated structure is slightly different.

【0231】凸部は、配線電極141と第1電極2から
なり、凸部の加工高さは、第1電極2の膜厚で制御さ
れ、加工底部で配線電極141に接続されている。ま
た、凸部を除いて絶縁層3の下部全体に絶縁層142が
埋め込まれている。
The projection is composed of the wiring electrode 141 and the first electrode 2. The processing height of the projection is controlled by the film thickness of the first electrode 2, and is connected to the wiring electrode 141 at the processing bottom. Further, the insulating layer 142 is buried in the entire lower portion of the insulating layer 3 except for the protrusions.

【0232】(工程1b)基板1に石英を用い、十分洗
浄を行った後、スパッタ法により配線電極141として
Cuを2μm積層し、第1電極2として厚さ500nm
のAlを堆積する。
(Step 1b) After sufficiently cleaning the substrate 1 using quartz, 2 μm of Cu is laminated as the wiring electrode 141 by sputtering, and the thickness of the first electrode 2 is 500 nm.
Of Al is deposited.

【0233】(工程2)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティング、フォトマスクパタ
ーンを露光、現像し、マスクパターンを転写した。その
後、パターニングした前記フォトレジストをマスクとし
た。
(Step 2) Thereafter, in a photolithography step, spin coating of a positive photoresist (AZ1500 / manufactured by Clariant), exposure and development of a photomask pattern were performed, and the mask pattern was transferred. Thereafter, the patterned photoresist was used as a mask.

【0234】(工程3b−1)ウエットエッチングによ
り、第1電極2を500nmエッチングし、5μm角の
凸部を形成した。エッチャントはAlとCuで選択性が
あるものを使用したところ、Cuはエッチングされなか
った。
(Step 3b-1) The first electrode 2 was etched to a thickness of 500 nm by wet etching to form a projection of 5 μm square. When an etchant having selectivity between Al and Cu was used, Cu was not etched.

【0235】(工程3b−2)層間絶縁層142として
SiO2を200nm堆積した。その後、レジストマス
クを剥離し、上底部のSiO2をリフトオフした。
(Step 3b-2) As the interlayer insulating layer 142, 200 nm of SiO 2 was deposited. Thereafter, the resist mask was peeled off, and the SiO 2 at the upper bottom was lifted off.

【0236】(工程4a)引き続き絶縁層3として厚さ
100nmのSiO2を堆積した。
(Step 4a) Subsequently, SiO 2 having a thickness of 100 nm was deposited as the insulating layer 3.

【0237】(工程5)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティングした。その後、前記
フォトレジストをイオンミリングでエッチングしたとこ
ろ、凸部の上底のみのレジストがいち早く消失した。
(Step 5) Thereafter, in a photolithography step, a positive photoresist (AZ1500 / manufactured by Clariant) was spin-coated. Thereafter, when the photoresist was etched by ion milling, the resist on only the upper and lower portions of the projections was quickly lost.

【0238】(工程6a−1)さらに、残ったレジスト
をマスクとして、絶縁層3をCF4ガスを用いてドライ
エッチングした。
(Step 6a-1) Further, using the remaining resist as a mask, the insulating layer 3 was dry-etched using CF 4 gas.

【0239】(工程6a−2)さらに、Alをミクロン
蒸着した後、(工程6a−1)で残ったレジストマスク
をリフトオフした。
(Step 6a-2) Further, after micron deposition of Al, the resist mask remaining in (step 6a-1) was lifted off.

【0240】これにより、上底にのみにAlマスクが形
成された。
As a result, an Al mask was formed only on the upper bottom.

【0241】(工程6a−3)第2電極4として厚さ1
00nmのTaを堆積した。このとき、Alマスクが厚
く、また、その形状が多少逆テーパ構造であるために、
側壁部にTaが堆積せず、周囲にのみTaが堆積した。
その後Alマスクを剥離した。
(Step 6a-3) The second electrode 4 having a thickness of 1
00 nm of Ta was deposited. At this time, since the Al mask is thick and its shape has a somewhat inverted tapered structure,
Ta did not accumulate on the side wall, but only on the periphery.
Thereafter, the Al mask was peeled off.

【0242】(工程7b)次に、Pt−Pd導電性膜5
を前記構造の一部に堆積した。この時、Pt−Pd膜は
20μmとした。前記Pt−Pd導電性膜は、フォトリ
ソグラフィー技術を用いてマスクし、イオンスパッタ法
で選択的に堆積した。
(Step 7b) Next, the Pt-Pd conductive film 5
Was deposited on a portion of the structure. At this time, the thickness of the Pt-Pd film was 20 μm. The Pt-Pd conductive film was masked by using a photolithography technique, and was selectively deposited by an ion sputtering method.

【0243】このとき、Pt−Pd導電性膜5の厚さは
7nmとした。
At this time, the thickness of the Pt-Pd conductive film 5 was 7 nm.

【0244】(工程8b)実施例1と同様のフォーミン
グを行ったところ、側壁部に間隙が形成された。
(Step 8b) When the same forming as in Example 1 was performed, a gap was formed in the side wall.

【0245】本構成では、加工高さh1は、実施例2と
同じである。ただし、層間絶縁層142の効果により、
配線容量の低減化が図られている。
In this configuration, the processing height h1 is the same as in the second embodiment. However, due to the effect of the interlayer insulating layer 142,
The reduction of the wiring capacitance has been achieved.

【0246】本実施例の素子を実施例1と同様に駆動し
たところ、電子放出効率Ie/Ifは、0.40%であ
った。ただし、放出長が20μm相当なので、放出電流
Ieは、実施例1の放出長(100μm×2=200μ
m)の比である1/10相当に減少していた。
When the device of this example was driven in the same manner as in Example 1, the electron emission efficiency Ie / If was 0.40%. However, since the emission length is equivalent to 20 μm, the emission current Ie is the emission length of Example 1 (100 μm × 2 = 200 μm).
m), which is equivalent to 1/10, which is the ratio of m).

【0247】ビーム径は、Lx=160μm、Ly=1
60μmであり、x方向、y方向ともにビーム径の減少
がはかられていた。また、素子直上にビームが観察でき
るのは、実施例1と同様であった。
The beam diameter is Lx = 160 μm, Ly = 1
60 μm, and the beam diameter was reduced in both the x and y directions. In addition, the beam can be observed just above the element as in Example 1.

【0248】本実施例のような2次元構造での、高電位
領域の距離w1の考え方を、図14(b)中に示した。
すなわち、間隙6の有する領域の最小外接円の直径w1
max および、最大内接円w1minでw1を代用す
ることができる。
FIG. 14B shows the concept of the distance w1 of the high potential region in the two-dimensional structure as in this embodiment.
That is, the diameter w1 of the minimum circumscribed circle of the region of the gap 6
w1 can be substituted for max and the maximum inscribed circle w1min.

【0249】即ち、w1maxを15×Xs以下に、w
1minを1/2×Xsに設定すればよい。
That is, w1max is reduced to 15 × Xs or less, w1max
One minute may be set to ×× Xs.

【0250】本実施例では、素子部は5μ角なので、w
1max、w1minとも、ビームが収束する条件に包
含されていて、素子直上にビームが観察されたと考えら
れる。
In this embodiment, since the element section is 5 μ square, w
Both 1max and w1min are included in the condition that the beam converges, and it is considered that the beam was observed immediately above the element.

【0251】本発明による電子放出素子では、凸部を2
次元、すなわちピラー形状とした場合にも、電極の取り
出しが簡易な構造とすることができている。
In the electron-emitting device according to the present invention, the projection is
Even in the case of a dimension, that is, a pillar shape, a structure in which the electrode can be easily taken out can be obtained.

【0252】(実施例4)さらに、以下の第4実施例
で、これらの領域別のサイズ効果を利用した、さらに高
効率とビーム径を小さくするのに効果的な実施例を説明
する。
(Embodiment 4) Further, in the following fourth embodiment, a description will be given of an embodiment which utilizes these size effects for each region and is effective for further improving the efficiency and reducing the beam diameter.

【0253】図15に実施例4の平面図を示した。本実
施例では、2次元であり、かつ、形状が十字に変形した
構造をとっている。十字のサイズとしては、すべての辺
が3μmである。
FIG. 15 is a plan view of the fourth embodiment. In this embodiment, a two-dimensional structure having a cross-shaped shape is employed. As for the size of the cross, all sides are 3 μm.

【0254】また、(a)では、Pt−Pdの導電性膜
5を20μ角とし、(b)では、6μ角とした。その他
の構成は実施例3と同様である。
Further, in (a), the Pt-Pd conductive film 5 was 20 μ square, and in (b), it was 6 μ square. Other configurations are the same as those of the third embodiment.

【0255】本実施例の素子を、実施例1と同様の駆動
を行ったところ、(a)では、電子放出効率Ie/If
は、0.40%であった。ビーム径は、Lx=150μ
m、Ly=150μmであり、素子直上にビームが観察
できた。
When the device of this example was driven in the same manner as in Example 1, (a) showed the electron emission efficiency Ie / If.
Was 0.40%. The beam diameter is Lx = 150μ
m and Ly = 150 μm, and a beam could be observed directly above the device.

【0256】(b)では、電子放出効率Ie/Ifは、
0.30%であった。ビーム径は、Lx=120μm、
Ly=120μmであり、素子直上にビームが観察でき
た。
In (b), the electron emission efficiency Ie / If is:
0.30%. The beam diameter is Lx = 120 μm,
Ly = 120 μm, and a beam could be observed directly above the device.

【0257】十字形状にすることは複数の効果がある。The cross shape has several effects.

【0258】(a)では、放出長を長くすることができ
る効果がある。すなわち、実施例3では、20μmであ
ったものが、本構成では36μmとなる。
In (a), there is an effect that the emission length can be lengthened. That is, the thickness is 20 μm in the third embodiment, but is 36 μm in the present configuration.

【0259】(b)では、形状因子により電位分布を歪
ませ、電子放出効率のよい部分もしくは、収束効果が高
い部分などを構成し、その特定の効果を効率よく引き出
すために選択的に放出部とすることができる。(b)の
構成は、十字の内側屈曲部では収束効果が良く、その部
分のみに放出部を限定することで、ビーム形状を小さく
することができている。
In (b), the potential distribution is distorted by the form factor to form a portion having a high electron emission efficiency or a portion having a high convergence effect. It can be. In the configuration (b), the convergence effect is good at the inside bent portion of the cross, and the beam shape can be reduced by limiting the emission portion to only that portion.

【0260】本構成におけるw1min、w1maxを
図15中で示した。両者ともに、収束の条件内に包含さ
れている。
FIG. 15 shows w1min and w1max in this configuration. Both are included within the conditions of convergence.

【0261】(実施例5)さらに、図7の電子源で画像
形成装置を構成した例を実施例5として示す。
(Embodiment 5) An embodiment in which an image forming apparatus is constituted by the electron source shown in FIG.

【0262】電子源の素子数はm×nでm=100、n
=300とした。
The number of elements of the electron source is m × n, where m = 100, n
= 300.

【0263】また、画像形成装置として、1画素のピッ
チは、(x、y)=(200μm、200μm)とし
た。
In the image forming apparatus, the pitch of one pixel was (x, y) = (200 μm, 200 μm).

【0264】作製方法は、実施例1とほぼ同様である
が、違う点を中心に説明する。
The manufacturing method is almost the same as that of the first embodiment, but different points will be mainly described.

【0265】(工程1c)基板1に石英を用い、十分洗
浄を行った後、スパッタ法により第1電極2として厚さ
1μmのTaを堆積する。第1電極は、y方向配線73
を兼ねている。
(Step 1c) After sufficiently cleaning the substrate 1 using quartz, 1 μm thick Ta is deposited as the first electrode 2 by sputtering. The first electrode is a y-direction wiring 73
Also serves as.

【0266】(工程2)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティング、フォトマスクパタ
ーンを露光、現像し、マスクパターンを転写した。その
後、パターニングした前記フォトレジストをマスクとし
た。
(Step 2) Thereafter, in a photolithography step, spin coating of a positive photoresist (AZ1500 / manufactured by Clariant), exposure and development of a photomask pattern were performed, and the mask pattern was transferred. Thereafter, the patterned photoresist was used as a mask.

【0267】(工程3)さらにCF4ガスを用いてドラ
イエッチングし、第1電極2を300nmエッチングし
(h0=0.3μm)、w0=3μmの凸部を形成し
た。L1は100μmとした。レジストマスクは、その
後剥離した。
(Step 3) Further, dry etching was performed using CF 4 gas, and the first electrode 2 was etched by 300 nm (h0 = 0.3 μm) to form a projection with w0 = 3 μm. L1 was 100 μm. The resist mask was then peeled off.

【0268】(工程3c)層間絶縁層61を堆積し、フ
ォトリソグラフィー工程と、エッチングにより、図7の
構成を作製した。また、層間絶縁層61の間の距離は、
100μmとした。
(Step 3c) An interlayer insulating layer 61 was deposited, and the structure shown in FIG. 7 was produced by a photolithography step and etching. The distance between the interlayer insulating layers 61 is
The thickness was 100 μm.

【0269】(工程4)引き続き絶縁層3として厚さ1
00nmのSiO2を堆積し、第2電極4として厚さ1
00nmのTaを堆積した。
(Step 4) The insulating layer 3 having a thickness of 1
SiO 2 is deposited in nm, thickness 1 as the second electrode 4
00 nm of Ta was deposited.

【0270】(工程5)その後、フォトリソグラフィー
工程で、ポジ型フォトレジスト(AZ1500/クラリ
アント社製)のスピンコーティングした。その後、前記
フォトレジストをイオンミリングでエッチングしたとこ
ろ、凸部の上底のみのレジストがいち早く消失した。
(Step 5) Thereafter, in a photolithography step, a positive photoresist (AZ1500 / manufactured by Clariant) was spin-coated. Thereafter, when the photoresist was etched by ion milling, the resist on only the upper and lower portions of the projections was quickly lost.

【0271】(工程6)さらに、残ったレジストをマス
クとして、第2電極4、絶縁層3をCF4ガスを用いて
ドライエッチングした。エッチング後にレジストは剥離
した。
(Step 6) Further, using the remaining resist as a mask, the second electrode 4 and the insulating layer 3 were dry-etched using CF 4 gas. After the etching, the resist was peeled off.

【0272】(工程6c−1)第2電極4の上部に部分
的にAlの配線電極62を1μmの厚さで積層させた。
第2電極4と、配線電極62は、x方向配線72を構成
している。
(Step 6c-1) An Al wiring electrode 62 was partially laminated on the second electrode 4 to a thickness of 1 μm.
The second electrode 4 and the wiring electrode 62 constitute an x-direction wiring 72.

【0273】(工程7)次に、厚さ5nmのPt−Pd
導電性膜5を前記構造の一部に堆積した。この時、Pt
−Pdの堆積した長さL2は20μmとした。
(Step 7) Next, a 5 nm-thick Pt-Pd
A conductive film 5 was deposited on part of the structure. At this time, Pt
The length L2 where Pd was deposited was 20 μm.

【0274】(パネル作製工程)以上のようにして作製
した電子放出素子を複数配した電子源基体(本実施例で
は、電子放出部はまだ形成されていない)とをリアプレ
ートとし、ガラス基体の内面に蛍光膜(画像形成部材に
相当する)とメタルパック等が形成されたフェースプレ
ートと、支持枠とを、フリットガラスを用いて接続し、
外囲器を作製した。本工程は、真空中で、450度の温
度範囲で10分焼成することで、封着して構成される。
(Panel Production Step) An electron source substrate (in this embodiment, an electron emission portion is not formed yet) having a plurality of electron-emitting devices produced as described above is used as a rear plate, and a glass substrate is used. A support plate and a face plate having a fluorescent film (corresponding to an image forming member) and a metal pack formed on the inner surface are connected to each other using frit glass,
An envelope was made. This step is performed by baking in a temperature range of 450 ° C. for 10 minutes in a vacuum to seal.

【0275】カラーの蛍光膜としては、図9(a)に示
すブラックストライプ構成を使用した。
As a color fluorescent film, a black stripe configuration shown in FIG. 9A was used.

【0276】蛍光体幅は160μm、ブラックストライ
プ幅は40μmとした。ブラックストライプの材料とし
ては、本実施例では通常用いられている黒鉛を主成分と
する材料を用いた。
The phosphor width was 160 μm, and the black stripe width was 40 μm. In this embodiment, as a material of the black stripe, a material mainly containing graphite as a main component was used.

【0277】蛍光膜の内面側には、メタルバック95を
設けた。メタルバックは、蛍光膜作製後、蛍光膜の内面
側表面の平滑化処理(通常、「フィルミング」と呼ばれ
る)を行い、その後Alを真空蒸着等を用いて堆積させ
ることで作られた。フェースプレートには、更に蛍光膜
の導電性を高めるため、蛍光膜の外面側に透明電極を設
けた。
A metal back 95 was provided on the inner surface side of the fluorescent film. The metal back was formed by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after the fluorescent film was formed, and then depositing Al using vacuum evaporation or the like. The face plate was provided with a transparent electrode on the outer surface side of the fluorescent film in order to further enhance the conductivity of the fluorescent film.

【0278】前述の封着を行う際には、カラーの場合は
各蛍光体と電子放出素子とを対応させる必要があり、十
分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of a color, each phosphor must correspond to an electron-emitting device, and sufficient alignment is indispensable.

【0279】本実施例では電子源の真上に対応する蛍光
体が配置され、また、支持枠の厚みを調整して、素子部
と蛍光体までの距離がH=2mmになるように構成し
た。
In this embodiment, a phosphor is disposed directly above the electron source, and the thickness of the support frame is adjusted so that the distance between the element portion and the phosphor becomes H = 2 mm. .

【0280】(工程8c)次に、x方向配線及びy方向
配線を介して、第1電極、および第2電極間に実施例1
と同様に図4(b)で示したような10Vから17Vの
パルス電圧(ON時間:1msec/OFF時間:9m
sec片極)を印加し、前記Pt−Pd導電性膜5に通
電し、前記フォーミング工程により間隙6を形成した。
(Step 8c) Next, the first embodiment is applied between the first electrode and the second electrode via the x-direction wiring and the y-direction wiring.
Similarly, a pulse voltage of 10 V to 17 V as shown in FIG. 4B (ON time: 1 msec / OFF time: 9 m)
sec unipolar), a current is applied to the Pt-Pd conductive film 5, and a gap 6 is formed by the forming step.

【0281】(工程9)次に、外囲器を排気管(不図
示)をかいして真空に排気し、真空排気後に、BN(ベ
ンゾニトリル)、2×10-5Pa雰囲気中でy方向配線
x方向配線を介して、前記第1電極2、第2電極4に図
4(c)で示したような12Vから15Vのパルス電圧
(ON時間:1msec/OFF時間:9msec両
極)を印加し、前記間隙に炭素を生成した。前記活性化
工程は、活性化工程中に流れる電流が飽和した時点で終
了した。この結果、Pt−Pd膜を堆積した領域にのみ
間隙6が形成できた。
(Step 9) Next, the envelope was evacuated to vacuum using an exhaust pipe (not shown), and after evacuation, BN (benzonitrile) was applied in the y direction in a 2 × 10 −5 Pa atmosphere. A pulse voltage of 12 V to 15 V (ON time: 1 msec / OFF time: 9 msec, both poles) as shown in FIG. 4C is applied to the first electrode 2 and the second electrode 4 via the wiring x-direction wiring. And produced carbon in the gap. The activation step was completed when the current flowing during the activation step was saturated. As a result, the gap 6 was formed only in the region where the Pt-Pd film was deposited.

【0282】素子の駆動後に間隙位置を電子顕微鏡で確
認したところ、実施例1と同様に、絶縁層3の上部で、
絶縁層3のほぼ中央に存在していた。
After the device was driven, the gap position was confirmed by an electron microscope.
It was located almost at the center of the insulating layer 3.

【0283】以上のようにして作製した電子源を、さら
に5×10-5Pa以上に再排気し、素子近傍150℃と
なるように保ち3時間以上加熱した後に、室温に戻し
た。その時、真空度は、1×10-6Paであった。
The electron source produced as described above was re-evacuated to 5 × 10 −5 Pa or more, kept at 150 ° C. in the vicinity of the element, heated for 3 hours or more, and then returned to room temperature. At that time, the degree of vacuum was 1 × 10 −6 Pa.

【0284】外囲器を封止した後、実施例1と同様に駆
動した。
After the envelope was sealed, it was driven in the same manner as in Example 1.

【0285】駆動電圧は、Vf=15Vとし、y方向配
線を介して第1電極に15V、x方向配線を介して第2
電極に0Vを印加した。
The driving voltage is set to Vf = 15 V, 15 V is applied to the first electrode via the y-direction wiring, and the second driving voltage is applied to the first electrode via the x-direction wiring.
0 V was applied to the electrodes.

【0286】また、素子の高電位電極の幅はw1は3.
1μmであり、素子の効率は、0.32%であった。ま
た、素子としてのビーム径は、実施例1と同様にして測
定すると、Lx=170μm、Ly=200μmであっ
た。
The width w1 of the high-potential electrode of the element is 3.
1 μm, and the efficiency of the device was 0.32%. The beam diameter of the element was measured in the same manner as in Example 1, and found to be Lx = 170 μm and Ly = 200 μm.

【0287】従って、本実施例の200μm角の画像形
成装置が構成可能となる。
Therefore, a 200 μm square image forming apparatus of this embodiment can be constructed.

【0288】[0288]

【発明の効果】以上説明したように本発明によれば、一
部領域に凸部を有する第1の電極と、該第1の電極上で
あって該第1の電極の凸部の上面領域以外の領域上に配
置される絶縁層と、該絶縁層上に該凸部を介して対とな
るように該第1の電極との間にそれぞれ間隙を有し、該
絶縁層上に配置される第2の電極と、を備えるので、電
子の散乱回数を低減させ電子放出効率の向上を図ること
が可能となる。
As described above, according to the present invention, a first electrode having a projection in a partial region, and an upper surface region of the projection of the first electrode on the first electrode are provided. An insulating layer disposed on a region other than the first electrode and a gap between the insulating layer and the first electrode so as to form a pair on the insulating layer via the protrusion, and disposed on the insulating layer. And the second electrode, the number of electron scattering times can be reduced, and the electron emission efficiency can be improved.

【0289】また、散乱回数を抑制可能とすることによ
り、等方散乱による電子軌道の不均一性が極力抑制で
き、電子軌道の収束を実現することが可能となる。
Further, by making it possible to suppress the number of times of scattering, it is possible to minimize the non-uniformity of the electron trajectory due to the isotropic scattering, and it is possible to realize convergence of the electron trajectory.

【0290】さらに、電子放出素子の電子放出効率の向
上の実現により、性能の優れた、高精細で高品位の電子
源及び画像形成装置を提供することが可能となる。
Further, by improving the electron emission efficiency of the electron-emitting device, it is possible to provide a high-definition, high-definition electron source and an image forming apparatus having excellent performance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した電子放出素子の一例を示す図
であり、図1(a)は断面図、図1(b)は平面図であ
る。
FIG. 1 is a view showing an example of an electron-emitting device to which the present invention is applied, FIG. 1 (a) is a cross-sectional view, and FIG. 1 (b) is a plan view.

【図2】本発明を適用した電子放出素子の製造方法の一
例を示す工程図である。
FIG. 2 is a process chart showing an example of a method for manufacturing an electron-emitting device to which the present invention is applied.

【図3】本発明を適用した電子放出素子の製造方法にお
ける活性化工程を示す図である。
FIG. 3 is a view showing an activation step in the method for manufacturing an electron-emitting device to which the present invention is applied.

【図4】本発明を適用した電子放出素子の製造方法のパ
ルス波形示す図である。
FIG. 4 is a diagram showing a pulse waveform in a method for manufacturing an electron-emitting device to which the present invention is applied.

【図5】本発明を適用した電子放出素子の電子ビームを
説明する図である。
FIG. 5 is a diagram illustrating an electron beam of the electron-emitting device to which the present invention is applied.

【図6】本発明を適用した電子放出素子の作用を説明す
るためのグラフである。
FIG. 6 is a graph for explaining the operation of the electron-emitting device to which the present invention is applied.

【図7】本発明を適用した電子放出素子を電子源とした
場合の構成例である。
FIG. 7 is a configuration example in the case where an electron-emitting device to which the present invention is applied is used as an electron source.

【図8】本発明を適用した電子放出素子を用いマトリッ
クス状に形成した画像形成装置を示し、一部を破断した
概略斜視図である。
FIG. 8 is a schematic perspective view showing an image forming apparatus formed in a matrix using electron-emitting devices to which the present invention is applied, with a part thereof cut away.

【図9】本発明を適用した画像形成装置に用いた蛍光膜
を示す図である。
FIG. 9 is a diagram illustrating a fluorescent film used in an image forming apparatus to which the present invention is applied.

【図10】本発明を適用した画像形成装置にNTSC方
式のテレビ信号に応じて表示を行うための駆動回路を示
すブロック図である。
FIG. 10 is a block diagram showing a drive circuit for performing display in accordance with an NTSC television signal in an image forming apparatus to which the present invention is applied.

【図11】実施例2に係る電子放出素子を表わす図であ
る。
FIG. 11 is a diagram illustrating an electron-emitting device according to a second embodiment.

【図12】本発明を適用した電子放出素子の散乱回数を
説明する図である。
FIG. 12 is a diagram illustrating the number of scattering times of the electron-emitting device to which the present invention is applied.

【図13】形状因子が効率に及ぼす影響を表わす図であ
る。
FIG. 13 is a diagram illustrating an influence of a shape factor on efficiency.

【図14】実施例3に係る電子放出素子を表わす図であ
る。
FIG. 14 is a diagram illustrating an electron-emitting device according to a third embodiment.

【図15】実施例4に係る電子放出素子を表わす図であ
る。
FIG. 15 is a diagram illustrating an electron-emitting device according to a fourth embodiment.

【図16】従来の電子放出素子を表わす模式図である。FIG. 16 is a schematic view illustrating a conventional electron-emitting device.

【図17】従来の電子放出素子を表わす模式図である。FIG. 17 is a schematic view illustrating a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 第1電極 3 絶縁層 4 第2電極 5 導電性膜 6 間隙 7 アノード電極 8,9 電源 21 レジストパターン 30 真空装置 31 有機材料 32 堆積膜 61 層間絶縁層 62 配線電極 71 電子放出素子 72 x方向配線 73 y方向配線 81 電子源基板 85 蛍光体 86 黒色導電材 91 リアプレート 92 支持枠 93 ガラス基板 94 蛍光膜 95 メタルバック 96 フェースプレート 97 高圧端子 98 外囲器 141 配線電極 142 層間絶縁層 Reference Signs List 1 substrate 2 first electrode 3 insulating layer 4 second electrode 5 conductive film 6 gap 7 anode electrode 8, 9 power supply 21 resist pattern 30 vacuum device 31 organic material 32 deposited film 61 interlayer insulating layer 62 wiring electrode 71 electron emitting element 72 x direction wiring 73 y direction wiring 81 electron source substrate 85 phosphor 86 black conductive material 91 rear plate 92 support frame 93 glass substrate 94 fluorescent film 95 metal back 96 face plate 97 high voltage terminal 98 envelope 141 wiring electrode 142 interlayer insulating layer

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板上に配置され、一部領域に凸部を有
する第1の電極と、 前記第1の電極上であって、該第1の電極の凸部の上面
領域以外の領域上に配置される絶縁層と、 前記絶縁層上に前記凸部を介して対となるように前記第
1の電極との間にそれぞれ間隙を有し、該絶縁層上に配
置される第2の電極と、 を備えることを特徴とする電子放出素子。
A first electrode disposed on a substrate and having a convex portion in a partial region; and a region on the first electrode other than an upper surface region of the convex portion of the first electrode. An insulating layer disposed on the insulating layer, and a second electrode disposed on the insulating layer having a gap between the first electrode so as to form a pair on the insulating layer via the protrusion. An electron-emitting device comprising: an electrode;
【請求項2】 前記第1の電極に前記第2の電極よりも
高い電位を印加する電圧印加手段を備えることを特徴と
する請求項1に記載の電子放出素子。
2. The electron-emitting device according to claim 1, further comprising voltage applying means for applying a higher potential to the first electrode than to the second electrode.
【請求項3】 前記第1及び第2の電極はそれぞれ第1
及び第2の導電性膜を有し、前記間隙は第1及び第2の
導電性膜間に備えられることを特徴とする請求項1また
は2に記載の電子放出素子。
3. The first and second electrodes are each a first electrode.
3. The electron-emitting device according to claim 1, further comprising a second conductive film, and wherein the gap is provided between the first and second conductive films. 4.
【請求項4】 前記第1の電極の凸部は、前記第2の電
極に挟まれる、または、囲まれるように配置されること
を特徴とする請求項1,2または3に記載の電子放出素
子。
4. The electron emission device according to claim 1, wherein the convex portion of the first electrode is arranged so as to be sandwiched or surrounded by the second electrode. element.
【請求項5】 前記第1の電極の凸部は、該第1の電極
の凸部以外の領域上に前記絶縁層を介して配置される前
記第2の電極よりも上方に位置することを特徴とする請
求項1,2,3または4に記載の電子放出素子。
5. The method according to claim 1, wherein the convex portion of the first electrode is located above the second electrode disposed on a region other than the convex portion of the first electrode via the insulating layer. The electron-emitting device according to claim 1, 2, 3, or 4, wherein
【請求項6】 請求項1乃至5のいずれか1項に記載の
電子放出素子と、該電子放出素子の上方に設けられて電
子を捕捉する陽極を備え、 前記第1の電極の凸部の上面領域の幅をW、 前記電子放出素子から前記陽極までの距離をH、 前記第1の電極と第2の電極の間の印加電圧をVf、 前記陽極に印加される電圧をVaとした時に、 前記幅Wが、(H×Vf)/(円周率π×Va)の1/
2倍以上、15倍以下とされていることを特徴とする電
子放出素子。
6. An electron-emitting device according to claim 1, further comprising: an anode provided above the electron-emitting device to capture electrons. When the width of the upper surface region is W, the distance from the electron-emitting device to the anode is H, the applied voltage between the first electrode and the second electrode is Vf, and the voltage applied to the anode is Va The width W is 1 / (H × Vf) / (pi π × Va).
An electron-emitting device characterized by being at least 2 times and not more than 15 times.
【請求項7】 前記間隙は、前記第1の電極の凸部の上
面領域と略同一面上に配置される前記絶縁層上に設けら
れることを特徴とする請求項1乃至6のいずれか1項に
記載の電子放出素子。
7. The semiconductor device according to claim 1, wherein the gap is provided on the insulating layer disposed substantially on the same plane as an upper surface region of the projection of the first electrode. Item 14. The electron-emitting device according to Item 1.
【請求項8】 前記間隙は、前記第1の電極の凸部の側
壁に配置される前記絶縁層上に設けられることを特徴と
する請求項1乃至7のいずれか1項に記載の電子放出素
子。
8. The electron emission device according to claim 1, wherein the gap is provided on the insulating layer disposed on a side wall of the projection of the first electrode. element.
【請求項9】 請求項8に記載の電子放出素子と、該電
子放出素子の上方に設けられて電子を捕捉する陽極と、
を備え、 前記第2の電極から前記陽極までの距離をH、 前記第1の電極と第2の電極の間の印加電圧をVf、 前記陽極に印加される電圧をVaとした時に、 前記凸部の側壁における、前記第1の電極の前記基板と
垂直方向の両端間の長さは、(H×Vf)/(円周率π
×Va)の1/2以下であることを特徴とする電子放出
素子。
9. An electron-emitting device according to claim 8, and an anode provided above the electron-emitting device to capture electrons.
Wherein the distance from the second electrode to the anode is H, the voltage applied between the first electrode and the second electrode is Vf, and the voltage applied to the anode is Va, The length between the both ends of the first electrode in the direction perpendicular to the substrate on the side wall of the portion is (H × Vf) / (pi π
× Va) or less.
【請求項10】 電子放出素子を複数配置した電子源に
おいて、該電子放出素子が請求項1乃至9のいずれか1
項に記載の電子放出素子であることを特徴とする電子
源。
10. An electron source in which a plurality of electron-emitting devices are arranged, wherein the electron-emitting devices are any one of claims 1 to 9.
13. An electron source, which is the electron-emitting device according to the above item.
【請求項11】 前記絶縁層の上方・下方にそれぞれ配
置された上配線・下配線がマトリクス状に配されてお
り、該下配線と前記第1の電極、該上配線と前記第2の
電極がそれぞれ接続されていることを特徴とする請求項
10に記載の電子源。
11. An upper wiring and a lower wiring respectively arranged above and below the insulating layer are arranged in a matrix, and the lower wiring and the first electrode, and the upper wiring and the second electrode. 11. The electron source according to claim 10, wherein are connected to each other.
【請求項12】 請求項10または11に記載の電子源
と、該電子源から放出された電子によって画像を形成す
る画像形成部材とを備えたことを特徴とする画像形成装
置。
12. An image forming apparatus, comprising: the electron source according to claim 10; and an image forming member that forms an image by using electrons emitted from the electron source.
【請求項13】 前記画像形成部材は前記電子放出素子
の直上に配設されることを特徴とする請求項12に記載
の画像形成装置。
13. The image forming apparatus according to claim 12, wherein the image forming member is disposed immediately above the electron-emitting device.
JP2000094469A 2000-03-30 2000-03-30 Electron emission element, electron source and image formation device Withdrawn JP2001283719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000094469A JP2001283719A (en) 2000-03-30 2000-03-30 Electron emission element, electron source and image formation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000094469A JP2001283719A (en) 2000-03-30 2000-03-30 Electron emission element, electron source and image formation device

Publications (1)

Publication Number Publication Date
JP2001283719A true JP2001283719A (en) 2001-10-12

Family

ID=18609516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000094469A Withdrawn JP2001283719A (en) 2000-03-30 2000-03-30 Electron emission element, electron source and image formation device

Country Status (1)

Country Link
JP (1) JP2001283719A (en)

Similar Documents

Publication Publication Date Title
JP4741764B2 (en) Electron emitter
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
US6288494B1 (en) Electron-emitting apparatus and image-forming apparatus
US20020030435A1 (en) Image-forming having vent tube and getter
JP2000285801A (en) Manufacture of electron emission element, electron source using electron emission element, and image formation device
JP3195290B2 (en) Image forming device
JP4298156B2 (en) Electron emission apparatus and image forming apparatus
JP2001167693A (en) Electron emission element, electron source and image forming device and method of fabricating electron emission element
JP3689656B2 (en) Electron emitting device, electron source, and image forming apparatus
JP4810010B2 (en) Electron emitter
JP2003016907A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2001283719A (en) Electron emission element, electron source and image formation device
JP2001297690A (en) Electron source and image-forming device
JP2001312958A (en) Electron source and image-forming device
JP2001143607A (en) Electron emission element, electron source and image forming device
JP2003092056A (en) Electron emitting element, electron source and image forming device
JP2003016919A (en) Electron emitting element, electron source, electron source assembly, and image forming device
JP4036410B2 (en) Electron emitting device, manufacturing method thereof, electron source, and image forming apparatus
JP2002124176A (en) Electron-emitting element, electron source and image forming device
JP2001176379A (en) Electron emission element, electon source and image forming device
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2003016910A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2001283718A (en) Electron emission element, electron source, image formation device and manufacturing method for electron emission element
JP2001143606A (en) Electron emission element, electron source and image display
JPH0955161A (en) Surface conduction type electron emission element, electron source substrate, image forming device, and these manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605