JP2003101387A - イコライザー回路 - Google Patents
イコライザー回路Info
- Publication number
- JP2003101387A JP2003101387A JP2001290752A JP2001290752A JP2003101387A JP 2003101387 A JP2003101387 A JP 2003101387A JP 2001290752 A JP2001290752 A JP 2001290752A JP 2001290752 A JP2001290752 A JP 2001290752A JP 2003101387 A JP2003101387 A JP 2003101387A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- input terminal
- terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】ブーストする量を変えることができるようにす
る。 【解決手段】本発明は一方の入力端子と出力端子間に帰
還コンデンサ１３が接続された差動アンプ１１と、前記
差動アンプ１１の出力端子に抵抗１５を介して入力端子
が接続されたバッファアンプ１４とよりなり、前記差動
アンプ１１の一方の入力端子に所定帯域をブーストする
第１の信号を入力しアンプし、アンプされた第１の信号
をバッファアンプ１４の入力端子に加えると共に、前記
バッファアンプ１４の入力端子に入力コンデンサ１６を
介して第１の信号に比例した第２の信号を入力する。
る。 【解決手段】本発明は一方の入力端子と出力端子間に帰
還コンデンサ１３が接続された差動アンプ１１と、前記
差動アンプ１１の出力端子に抵抗１５を介して入力端子
が接続されたバッファアンプ１４とよりなり、前記差動
アンプ１１の一方の入力端子に所定帯域をブーストする
第１の信号を入力しアンプし、アンプされた第１の信号
をバッファアンプ１４の入力端子に加えると共に、前記
バッファアンプ１４の入力端子に入力コンデンサ１６を
介して第１の信号に比例した第２の信号を入力する。
Description
【０００１】
【発明の属する技術分野】本発明は光デイスク記録再生
装置及び磁気デイスク記録再生装置等に用いられるイコ
ライザー回路に関する。
装置及び磁気デイスク記録再生装置等に用いられるイコ
ライザー回路に関する。
【０００２】
【従来の技術】光デイスク記録再生装置及び磁気デイス
ク記録再生装置等は取り出された信号を光学的補正等す
るために、信号の所定帯域をブーストする必要がある。
ク記録再生装置等は取り出された信号を光学的補正等す
るために、信号の所定帯域をブーストする必要がある。
【０００３】図５は信号の所定の帯域をブーストする従
来のイコライザー回路である。差動アンプ１のマイナス
入力端子には入力抵抗２が接続され、基準電圧ＲＥＦに
重畳された所定帯域をブーストする第１の信号が入力さ
れる。
来のイコライザー回路である。差動アンプ１のマイナス
入力端子には入力抵抗２が接続され、基準電圧ＲＥＦに
重畳された所定帯域をブーストする第１の信号が入力さ
れる。
【０００４】又前記差動アンプ１のマイナス入力端子と
出力端子間に帰還コンデンサ３と直列接続された帰還抵
抗４及び帰還抵抗５とが並列に接続された帰還回路６が
接続されている。前記帰還抵抗４及び帰還抵抗５との接
続点とアース間には抵抗７とコンデンサ８の直列回路９
が接続されている。
出力端子間に帰還コンデンサ３と直列接続された帰還抵
抗４及び帰還抵抗５とが並列に接続された帰還回路６が
接続されている。前記帰還抵抗４及び帰還抵抗５との接
続点とアース間には抵抗７とコンデンサ８の直列回路９
が接続されている。
【０００５】前記マイナス入力端子に加えられた第１の
信号は差動アンプ１で増幅され、出力端子に出力され
る。その出力された出力信号は帰還回路６を通ってマイ
ナス入力端子に帰還されるが、帰還抵抗４、５及び帰還
コンデンサ３、さらに抵抗７及びコンデンサ８があるた
め、周波数帯域によって帰還される帰還量が異なる。従
って前記帰還抵抗４、５及び帰還コンデンサ３さらに抵
抗７及びコンデンサ８の定数により帯域によりブースト
される量が変えられる。
信号は差動アンプ１で増幅され、出力端子に出力され
る。その出力された出力信号は帰還回路６を通ってマイ
ナス入力端子に帰還されるが、帰還抵抗４、５及び帰還
コンデンサ３、さらに抵抗７及びコンデンサ８があるた
め、周波数帯域によって帰還される帰還量が異なる。従
って前記帰還抵抗４、５及び帰還コンデンサ３さらに抵
抗７及びコンデンサ８の定数により帯域によりブースト
される量が変えられる。
【０００６】
【発明が解決しようとする課題】前述したように従来の
イコライザー回路は接続された帰還抵抗及び帰還コンデ
ンサの回路定数で設定された所定の帯域をブーストでき
る。ところで使用される光デイスクあるいは光磁気ディ
スクごとに取り出される信号の特性が異なるので、ブー
スト量を変える必要がある。しかし前記ブーストされる
量は前記帰還抵抗及び帰還コンデンサ等の回路定数で設
定され一定であり、デイスクごとにブースト量を調整す
ることはできない。
イコライザー回路は接続された帰還抵抗及び帰還コンデ
ンサの回路定数で設定された所定の帯域をブーストでき
る。ところで使用される光デイスクあるいは光磁気ディ
スクごとに取り出される信号の特性が異なるので、ブー
スト量を変える必要がある。しかし前記ブーストされる
量は前記帰還抵抗及び帰還コンデンサ等の回路定数で設
定され一定であり、デイスクごとにブースト量を調整す
ることはできない。
【０００７】
【課題を解決するための手段】本発明はブースト量を調
整出来るようにしたイコライザー回路で、入力抵抗が接
続された一方の入力端子及び該入力端子と出力端子間に
接続された帰還コンデンサを有する差動アンプと、前記
アンプの出力端子に抵抗を介して入力端子が接続された
バッファアンプとよりなり、前記差動アンプの一方の入
力端子に入力抵抗を介して所定帯域をブーストする第１
の信号を入力しアンプし、アンプされた第１の信号を抵
抗を介してバッファアンプの入力端子に加えると共に、
前記バッファアンプの入力端子に入力コンデンサを介し
て第１の信号に比例した第２の信号を入力し、該バッフ
ァアンプの出力端子から第２の信号の大きさに応じてブ
ーストされた出力信号を取り出し、前記バッファアンプ
の出力端子に得られた出力信号の一部を帰還抵抗を介し
てアンプの入力端子に帰還するイコライザー回路を提供
する。
整出来るようにしたイコライザー回路で、入力抵抗が接
続された一方の入力端子及び該入力端子と出力端子間に
接続された帰還コンデンサを有する差動アンプと、前記
アンプの出力端子に抵抗を介して入力端子が接続された
バッファアンプとよりなり、前記差動アンプの一方の入
力端子に入力抵抗を介して所定帯域をブーストする第１
の信号を入力しアンプし、アンプされた第１の信号を抵
抗を介してバッファアンプの入力端子に加えると共に、
前記バッファアンプの入力端子に入力コンデンサを介し
て第１の信号に比例した第２の信号を入力し、該バッフ
ァアンプの出力端子から第２の信号の大きさに応じてブ
ーストされた出力信号を取り出し、前記バッファアンプ
の出力端子に得られた出力信号の一部を帰還抵抗を介し
てアンプの入力端子に帰還するイコライザー回路を提供
する。
【０００８】また本発明はブースツする信号が加えられ
るマイナス入力端子と出力端子間に接続された帰還コン
デンサを有する差動アンプと、前記差動アンプの出力端
子に抵抗を介して入力端子が接続されたバッファアンプ
とよりなり、前記差動アンプのマイナス端子に所定帯域
をブーストする信号を電流入力しアンプし、アンプされ
た第１の信号を負荷抵抗を介してバッファアンプの入力
端子に加えると共に、前記バッファアンプの入力端子に
入力コンデンサを介して電流入力した信号に比例した電
圧信号を入力し、該バッファアンプの出力端子から第２
の信号の大きさに応じてブーストされた出力信号を取り
出し、前記バッファアンプの出力端子に得られた出力信
号の一部を帰還抵抗を介して差動アンプの入力端子に帰
還するイコライザー回路を提供する。
るマイナス入力端子と出力端子間に接続された帰還コン
デンサを有する差動アンプと、前記差動アンプの出力端
子に抵抗を介して入力端子が接続されたバッファアンプ
とよりなり、前記差動アンプのマイナス端子に所定帯域
をブーストする信号を電流入力しアンプし、アンプされ
た第１の信号を負荷抵抗を介してバッファアンプの入力
端子に加えると共に、前記バッファアンプの入力端子に
入力コンデンサを介して電流入力した信号に比例した電
圧信号を入力し、該バッファアンプの出力端子から第２
の信号の大きさに応じてブーストされた出力信号を取り
出し、前記バッファアンプの出力端子に得られた出力信
号の一部を帰還抵抗を介して差動アンプの入力端子に帰
還するイコライザー回路を提供する。
【０００９】
【発明の実施の形態】本発明を図１に従い説明する。
【００１０】図１は本発明のイコライザー回路の回路図
である。差動アンプ１１はマイナス入力端子ＩＮ１１と
プラス入力端子ＩＮ１２を有し、前記マイナス入力端子
ＩＮ１１には入力抵抗１２を介して所定の帯域をブース
トする第１の信号が基準電圧ＲＥＦに重畳し加えられ
る。またプラス入力端子ＩＮ１２には基準電圧ＲＥＦが
入力される。前記マイナス入力端子ＩＮ１１と出力端子
間ＯＵＴ１間には帰還コンデンサ１３が接続されてい
る。
である。差動アンプ１１はマイナス入力端子ＩＮ１１と
プラス入力端子ＩＮ１２を有し、前記マイナス入力端子
ＩＮ１１には入力抵抗１２を介して所定の帯域をブース
トする第１の信号が基準電圧ＲＥＦに重畳し加えられ
る。またプラス入力端子ＩＮ１２には基準電圧ＲＥＦが
入力される。前記マイナス入力端子ＩＮ１１と出力端子
間ＯＵＴ１間には帰還コンデンサ１３が接続されてい
る。
【００１１】またバッファアンプ１４は前記差動アンプ
１１の出力端子ＯＵＴ１に抵抗１５を介して接続された
入力端子ＩＮ２を有する。前記バッファアンプ１４の入
力端子ＩＮ２には入力コンデンサ１６を介して基準電圧
ＲＦＥが重畳された第２の信号が加えられる。さらに前
記バッファアンプ１４の出力端子ＯＵＴ２と差動アンプ
１１のマイナス入力端子ＩＮ１１間には帰還回路を形成
する帰還抵抗１７が接続されている。
１１の出力端子ＯＵＴ１に抵抗１５を介して接続された
入力端子ＩＮ２を有する。前記バッファアンプ１４の入
力端子ＩＮ２には入力コンデンサ１６を介して基準電圧
ＲＦＥが重畳された第２の信号が加えられる。さらに前
記バッファアンプ１４の出力端子ＯＵＴ２と差動アンプ
１１のマイナス入力端子ＩＮ１１間には帰還回路を形成
する帰還抵抗１７が接続されている。
【００１２】前記バッファアンプ１４の入力端子ＩＮ２
に加えられる第２の信号は前記第１の信号のブースト量
を変えられるように加えるものである。第２の信号は第
１の信号に比例するもので、周波数及び位相は同じで振
幅のみが異なる。第２の信号は第１の信号をブリダーす
る等して、第１の信号から生成してもよい。
に加えられる第２の信号は前記第１の信号のブースト量
を変えられるように加えるものである。第２の信号は第
１の信号に比例するもので、周波数及び位相は同じで振
幅のみが異なる。第２の信号は第１の信号をブリダーす
る等して、第１の信号から生成してもよい。
【００１３】次に本発明のイコライザー回路の動作を説
明する。
明する。
【００１４】図２に示すように、前記差動アンプ１１の
マイナス入力端子ＩＮ１１に入力抵抗１２を介して所定
帯域をブーストする第１の信号が入力される。前記第１
の信号は光デイスク記録再生装置及び磁気デイスク記録
再生装置等に記録された信号を光ピックアップ或いは磁
気ヘッド等で取り出された信号で、基準電圧ＲＥＦが重
畳されている。前記第１の信号は差動アンプ１１でアン
プされ出力端子ＯＵＴ１より取り出される。
マイナス入力端子ＩＮ１１に入力抵抗１２を介して所定
帯域をブーストする第１の信号が入力される。前記第１
の信号は光デイスク記録再生装置及び磁気デイスク記録
再生装置等に記録された信号を光ピックアップ或いは磁
気ヘッド等で取り出された信号で、基準電圧ＲＥＦが重
畳されている。前記第１の信号は差動アンプ１１でアン
プされ出力端子ＯＵＴ１より取り出される。
【００１５】前記取り出された第１の信号は負荷抵抗１
５を介してバッファアンプ１４の入力端子ＩＮ２に加え
ると共に、前記バッファアンプ１４の入力端子ＩＮ２に
コンデンサ１６を介して第１の信号に比例した第２の信
号を入力する。
５を介してバッファアンプ１４の入力端子ＩＮ２に加え
ると共に、前記バッファアンプ１４の入力端子ＩＮ２に
コンデンサ１６を介して第１の信号に比例した第２の信
号を入力する。
【００１６】図３に示すように、バッファアンプ１４の
入力端子ＩＮ２に第２の信号が加えられると、前記バッ
ファアンプ１４の出力端子ＯＵＴ２から第２の信号の大
きさに応じて前記帰還コンデンサ１３及び帰還抵抗１７
で設定された帯域においてブーストされた出力信号が取
り出される。このブーストされる量は第２の信号の振幅
を変えることにより自由に変えられる。
入力端子ＩＮ２に第２の信号が加えられると、前記バッ
ファアンプ１４の出力端子ＯＵＴ２から第２の信号の大
きさに応じて前記帰還コンデンサ１３及び帰還抵抗１７
で設定された帯域においてブーストされた出力信号が取
り出される。このブーストされる量は第２の信号の振幅
を変えることにより自由に変えられる。
【００１７】図４は本発明の他の実施例を示すイコライ
ザー回路の回路図である。差動アンプ１１は基準電圧Ｒ
ＥＦに重畳された第１の信号が電流入力されるマイナス
入力端子ＩＮ１及び基準電圧ＲＥＦが入力されるプラス
入力端子ＩＮ１２を有する。さらにバッファアンプ１４
の出力端子ＯＵＴ２にはローパスフイルタ１９が接続さ
れている。その他は図１と同一である。
ザー回路の回路図である。差動アンプ１１は基準電圧Ｒ
ＥＦに重畳された第１の信号が電流入力されるマイナス
入力端子ＩＮ１及び基準電圧ＲＥＦが入力されるプラス
入力端子ＩＮ１２を有する。さらにバッファアンプ１４
の出力端子ＯＵＴ２にはローパスフイルタ１９が接続さ
れている。その他は図１と同一である。
【００１８】前記所定帯域をブーストする第１の信号は
差動アンプ１１のマイナス入力端子ＩＮ１１に電流入力
される。前記第１の信号は前述と同様に基準電圧ＲＥＦ
が重畳され差動アンプ１１で、アンプされ出力端子ＯＵ
Ｔ１に取り出される。
差動アンプ１１のマイナス入力端子ＩＮ１１に電流入力
される。前記第１の信号は前述と同様に基準電圧ＲＥＦ
が重畳され差動アンプ１１で、アンプされ出力端子ＯＵ
Ｔ１に取り出される。
【００１９】前記取り出された第１の信号は負荷抵抗１
５を介してバッファアンプ１４の入力端子ＩＮ２に加え
ると共に、前記バッファアンプ１４の入力端子ＩＮ２に
入力コンデンサ１６を介して第１の信号に比例した第２
の信号が電圧入力される。
５を介してバッファアンプ１４の入力端子ＩＮ２に加え
ると共に、前記バッファアンプ１４の入力端子ＩＮ２に
入力コンデンサ１６を介して第１の信号に比例した第２
の信号が電圧入力される。
【００２０】前記バッファアンプＩＮ２の入力端子ＩＮ
２に第２の信号が加えられると、前記バッファアンプ１
４の出力端子ＯＵＴ２から第２の信号の大きさに応じて
ブーストされた出力信号が取り出される。このブースト
される量は第２の信号の振幅を変えることにより自由に
変えられる。
２に第２の信号が加えられると、前記バッファアンプ１
４の出力端子ＯＵＴ２から第２の信号の大きさに応じて
ブーストされた出力信号が取り出される。このブースト
される量は第２の信号の振幅を変えることにより自由に
変えられる。
【００２１】前記バッファアンプ１４の出力端子ＯＵＴ
２より取り出された出力信号はローパスフイルタ１９で
不要な高周波成分がカットされた後、出力端子ＯＵＴ３
に取り出される。
２より取り出された出力信号はローパスフイルタ１９で
不要な高周波成分がカットされた後、出力端子ＯＵＴ３
に取り出される。
【００２２】
【発明の効果】本発明のイコライザー回路は上述したよ
うに、一方の入力端子及び該入力端子と出力端子間に帰
還コンデンサが接続された差動アンプと、前記差動アン
プの出力端子に抵抗を介して入力端子が接続されたバッ
ファアンプとよりなり、前記差動アンプの一方の入力端
子に入力抵抗を介して所定帯域をブーストする第１の信
号を入力しアンプし、アンプされた第１の信号を抵抗を
介してバッファアンプの入力端子に加えると共に、前記
バッファアンプの入力端子に帰還コンデンサを介して第
１の信号に比例した第２の信号を入力したので、前記バ
ッファアンプの出力端子から第２の信号の大きさに応じ
てブースト量が変えられる出力信号を取り出すことがで
きる。
うに、一方の入力端子及び該入力端子と出力端子間に帰
還コンデンサが接続された差動アンプと、前記差動アン
プの出力端子に抵抗を介して入力端子が接続されたバッ
ファアンプとよりなり、前記差動アンプの一方の入力端
子に入力抵抗を介して所定帯域をブーストする第１の信
号を入力しアンプし、アンプされた第１の信号を抵抗を
介してバッファアンプの入力端子に加えると共に、前記
バッファアンプの入力端子に帰還コンデンサを介して第
１の信号に比例した第２の信号を入力したので、前記バ
ッファアンプの出力端子から第２の信号の大きさに応じ
てブースト量が変えられる出力信号を取り出すことがで
きる。
【図１】本発明のイコライザー回路の回路図である。
【図２】本発明のイコライザー回路の各部の信号波形図
である。
である。
【図３】本発明のイコライザー回路のゲイン対周波数と
の特性図である。
の特性図である。
【図４】本発明のイコライザー回路の他の実施例を示す
回路図である。
回路図である。
【図５】従来のイコライザー回路の回路図である。
１１ 差動アンプ
１２ 入力抵抗
１３ 帰還コンデンサ
１４ バッファアンプ
１５ 抵抗
１６ 入力コンデンサ
１７ 帰還抵抗
１９ ローパスフイルタ
Claims (3)
- 【請求項１】 入力された信号の所定帯域をブーストす
るイコライザー回路において、 入力抵抗が接続された一方の入力端子と、該入力端子と
出力端子間に接続された帰還コンデンサを有する差動ア
ンプと、 前記差動アンプの出力端子に抵抗を介して入力端子が接
続されたバッファアンプとよりなり、 前記入力抵抗を介して差動アンプの一方の入力端子に所
定帯域をブーストする第１の信号を入力しアンプし、ア
ンプされた第１の信号を前記抵抗を介してバッファアン
プの入力端子に加えると共に、前記バッファアンプの入
力端子に入力コンデンサを介して第１の信号に比例した
第２の信号を入力し、該バッファアンプの出力端子から
第２の信号の大きさに応じてブーストされた出力信号を
取り出し、 前記バッファアンプの出力端子に得られた出力信号を帰
還抵抗を介してアンプの第１の入力端子に帰還すること
を特徴とするイコライザー回路。 - 【請求項２】 入力された信号の所定帯域をブーストす
るイコライザー回路において、 ブーストする信号が加えられるマイナス入力端子と出力
端子間に帰還コンデンサが接続された差動アンプと、 前記差動アンプの出力端子に抵抗を介して入力端子が接
続されたバッファアンプとよりなり、 前記差動アンプのマイナス入力端子に所定帯域をブース
トする信号を電流入力しアンプし、アンプされた第１の
信号を抵抗を介してバッファアンプの入力端子に加える
と共に、前記バッファアンプの入力端子に入力コンデン
サを介して電流入力した信号に比例した電圧信号を入力
し、該バッファアンプの出力端子から第２の信号の大き
さに応じてブーストされた出力信号を取り出し、 前記バッファアンプの出力端子に得られた出力信号を帰
還抵抗を介してアンプの入力端子に帰還することを特徴
とするイコライザー回路。 - 【請求項３】 前記バッファアンプの出力端子にローパ
スフィルタを接続したことを特徴とする請求項１または
請求項２記載のイコライザー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290752A JP2003101387A (ja) | 2001-09-25 | 2001-09-25 | イコライザー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290752A JP2003101387A (ja) | 2001-09-25 | 2001-09-25 | イコライザー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101387A true JP2003101387A (ja) | 2003-04-04 |
Family
ID=19113009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001290752A Withdrawn JP2003101387A (ja) | 2001-09-25 | 2001-09-25 | イコライザー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101387A (ja) |
-
2001
- 2001-09-25 JP JP2001290752A patent/JP2003101387A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4191977A (en) | Biasing of magnetoresistive read head using gyrators | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| US5416645A (en) | Reproducing circuit having common base amplifier, low-pass filter and peak detector for use with magnetoresistive head | |
| USRE32132E (en) | Video signal play-back circuit | |
| US5416545A (en) | Magnetic recording-reproducing circuit in a camera | |
| EP0091206B1 (en) | Circuit and method for generating a ramp signal | |
| US4122502A (en) | Playback system for a magnetic tape recorder | |
| US4743861A (en) | Frequency response compensation circuit | |
| US3946249A (en) | Signal control circuit | |
| JP2003101387A (ja) | イコライザー回路 | |
| US4922160A (en) | Impedance load driving circuit | |
| US20020176191A1 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US20020048110A1 (en) | Amplifier | |
| JPH03187006A (ja) | ２端子磁気ヘッド用記録再生増幅器 | |
| US5828762A (en) | Apparatus for compensating audio signal recording | |
| EP0465668B1 (en) | Head amplifier | |
| KR910009479Y1 (ko) | 스피커의 저역 보상회로 | |
| US5390053A (en) | Circuit for controlling the overall upper cutoff frequency of an amplifier stage | |
| JPH06290408A (ja) | 磁気ヘッド用再生回路 | |
| JP2580218B2 (ja) | Ｆｍ記録・再生回路 | |
| JP3170936B2 (ja) | 磁気ヘッド用再生回路 | |
| JPH06150208A (ja) | 磁気抵抗効果型ヘッド用記録再生装置 | |
| KR930000772Y1 (ko) | 리니어 오디오주파수 특성 개선회로 | |
| JPH07234458A (ja) | デジタルデータ再生装置 | |
| JPS60197909A (ja) | Ｃｍｏｓインバ−タにて構成するｐｃｍ磁気再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080918 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090708 |