JP2003100798A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003100798A
JP2003100798A JP2001294554A JP2001294554A JP2003100798A JP 2003100798 A JP2003100798 A JP 2003100798A JP 2001294554 A JP2001294554 A JP 2001294554A JP 2001294554 A JP2001294554 A JP 2001294554A JP 2003100798 A JP2003100798 A JP 2003100798A
Authority
JP
Japan
Prior art keywords
chip
chip mounting
mounting member
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001294554A
Other languages
English (en)
Inventor
Keiichiro Wakamiya
敬一郎 若宮
Toshihiro Iwasaki
俊寛 岩崎
Michitaka Kimura
通孝 木村
Yasumichi Hatanaka
康道 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001294554A priority Critical patent/JP2003100798A/ja
Priority to US10/091,306 priority patent/US20030057569A1/en
Publication of JP2003100798A publication Critical patent/JP2003100798A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップのバンプとチップ搭載部材の内
部端子との間の接合条件を均一化すること。 【解決手段】 表面にＡｕバンプ１２を設けた半導体チ
ップ１０と、チップ搭載面２０ａに内部電極パッド２１
を有する一方、外部接続面２０ｂに外部電極ランド２２
を有したチップ搭載基板２０と、を備え、半導体チップ
１０を裏返した状態で該半導体チップ１０のＡｕバンプ
１２をチップ搭載基板２０の内部電極パッド２１にボン
ディングして成る半導体装置において、チップ搭載基板
２０を挟んで内部電極パッド２１の配置領域に対応する
領域には外部電極ランド２２を配置するようにしてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
するもので、より詳細には、表面にバンプを設けた半導
体チップを裏返した状態で該半導体チップのバンプをチ
ップ搭載基板等のチップ搭載部材にボンディングして成
る半導体装置に関するものである。
【０００２】
【従来の技術】図７は、この種の半導体装置の第１例を
示したものであり、図８は、第２例を示したものであ
る。
【０００３】まず、図７に示した第１例の半導体装置
は、フリップチップタイプと称されるもので、半導体チ
ップ１を裏返した状態でチップ搭載基板２に搭載してあ
る。図７（ａ）に示すように、半導体チップ１には、そ
の表面（図において下面）に複数のＡｌ（アルミニウ
ム）パッド３が形成してあり、各Ａｌパッド３にワイヤ
ボンディング方式によってそれぞれＡｕ（金）バンプ４
が設けてある。一方、チップ搭載基板２には、半導体チ
ップ１を搭載するチップ搭載面２ａに内部端子となる内
部電極パッド５が設けてある一方、外部接続面２ｂに外
部端子となる外部電極ランド６が設けてある。内部電極
パッド５には、半導体チップ１を搭載した場合に該半導
体チップ１のＡｕバンプ４がボンディングされることに
なる。外部電極ランド６には、半導体装置を実装基板等
の実装対象に実装する場合に半田ボール（図示せず）が
搭載されることになる。なお、図中の符号２ｃは、内部
電極パッド５と外部電極ランド６との間を接続するビア
である。
【０００４】図８に示した第２例の半導体装置は、チッ
プ搭載基板７が複数の配線パターン層８，９を有したも
のである。このチップ搭載基板７には、図８（ａ）に示
すように、各配線パターン層８，９毎に内部端子となる
内部電極パッド８ａ，９ａが設けてある。この内部電極
パッド８ａ，９ａには、半導体チップ１を搭載した場合
に該半導体チップ１のＡｕバンプ４がボンディングされ
ることになる。なお、半導体チップ１の構成に関して
は、上述した第１例の半導体装置と同様であるため、同
一の符号を付してそれぞれの説明を省略する。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な半導体装置においては、第１例および第２例のいずれ
においても、チップ搭載基板２，７の内部電極パッド
５，８ａ，９ａを半導体チップ１のＡｕバンプ４に対応
した領域に設けさえすれば、当該半導体チップ１をチッ
プ搭載基板２，７に搭載することは可能になる。
【０００６】しかしながら、図７に示した第１例の半導
体装置においては、チップ搭載基板２の実質的な板厚に
差ができるため、例えばチップ搭載基板２に対して半導
体チップ１を搭載する際に超音波併用熱圧着ボンディン
グ法を用いた場合、図７（ｃ）に示すように、Ａｕバン
プ４の潰れ量に大きな差が生じることになる。つまり、
図７（ｂ）および図７（ｃ）に示すように、外部接続面
２ｂの対応する領域に外部電極ランド６が設けられた内
部電極パッド５に接合するＡｕバンプ４ａに対して、外
部接続面２ｂの対応する領域に外部電極ランド６が存在
しない内部電極パッド５に接合するＡｕバンプ４ｂの潰
れ量が小さくならざるを得ない。この結果、一つの半導
体装置においてＡｕバンプ４と内部電極パッド５との間
の接合条件に大きな差が生じることとなり、後者におい
てはＡｕバンプ４と内部電極パッド５との間に接続不良
が招来される虞れさえある。
【０００７】一方、図８に示した第２例の半導体装置に
おいても、同様の問題がある。すなわち、下部の配線パ
ターン層８に設けた内部電極パッド（以下、単に下部パ
ッド８ａという）と、上部の配線パターン層９に設けた
内部電極パッド（以下、単に上部パッド９ａという）と
に高さ方向の差があるため、図８（ｂ）に示すように、
両者８ａ，９ａに対するＡｕバンプ４ｃ，４ｄの潰れ量
に大きな差が生じ、高さの低い下部パッド８ａとＡｕバ
ンプ４ｄとの間に接続不良が招来される虞れがある。
【０００８】この発明は上記実情に鑑みてなされたもの
で、半導体チップのバンプとチップ搭載部材の内部端子
との間の接合条件を均一化することのできる半導体装置
を得ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体装置は、表面にバンプを設
けた半導体チップと、チップ搭載面に内部端子を有する
一方、外部接続面に外部端子を有したチップ搭載部材
と、を備え、前記半導体チップを裏返した状態で該半導
体チップのバンプを前記チップ搭載部材の内部端子にボ
ンディングして成る半導体装置において、前記チップ搭
載部材を挟んで前記内部端子の配置領域に対応する領域
には前記外部端子を配置したことを特徴とする。
【００１０】この発明によれば、半導体チップのバンプ
をボンディングする部分においてチップ搭載部材の板厚
が同一となる。
【００１１】つぎの発明にかかる半導体装置は、表面に
バンプを設けた半導体チップと、チップ搭載面に内部端
子を有する一方、外部接続面に外部端子を有したチップ
搭載部材と、を備え、前記半導体チップを裏返した状態
で該半導体チップのバンプを前記チップ搭載部材の内部
端子にボンディングして成る半導体装置において、前記
チップ搭載部材を挟んで前記内部端子の配置領域に対応
する領域外に前記外部端子を配置したことを特徴とす
る。
【００１２】この発明によれば、半導体チップのバンプ
をボンディングする部分においてチップ搭載部材の板厚
が同一となる。
【００１３】つぎの発明にかかる半導体装置は、表面に
バンプを設けた半導体チップと、チップ搭載面に内部端
子を有する一方、外部接続面に外部端子を有したチップ
搭載部材と、を備え、前記半導体チップを裏返した状態
で該半導体チップのバンプを前記チップ搭載部材の内部
端子にボンディングして成る半導体装置において、前記
チップ搭載部材の外部接続面における前記外部端子の配
置領域外で、かつ前記チップ搭載部材を挟んで前記内部
端子の配置領域に対応する領域にダミー端子を設けたこ
とを特徴とする。
【００１４】この発明によれば、半導体チップのバンプ
をボンディングする部分においてチップ搭載部材の板厚
が同一となる。
【００１５】つぎの発明にかかる半導体装置は、表面に
バンプを設けた半導体チップと、チップ搭載面に互いに
高さの異なる複数の内部端子を有したチップ搭載部材
と、を備え、前記半導体チップを裏返した状態で該半導
体チップのバンプを前記チップ搭載部材の内部端子にボ
ンディングして成る半導体装置において、前記チップ搭
載部材と前記半導体チップとが互いに平行となるように
前記内部端子の高さに応じて前記バンプの高さを変化さ
せたことを特徴とする。
【００１６】この発明によれば、バンプの高さを変化さ
せることによって内部端子の高さの差を吸収することが
できる。
【００１７】つぎの発明にかかる半導体装置は、上記の
発明において、前記バンプの重ね数によってその高さを
変化させることを特徴とする。
【００１８】この発明によれば、容易にバンプの高さを
変更することができる。
【００１９】つぎの発明にかかる半導体装置は、上記の
発明において、前記チップ搭載部材が、複数の配線層を
具備し、かつ該配線層に前記内部端子を有した多層基板
であることを特徴とする。
【００２０】この発明によれば、内部端子の高さの差を
吸収して半導体チップを多層基板に搭載することができ
る。
【００２１】つぎの発明にかかる半導体装置は、上記の
発明において、前記チップ搭載部材が、複数の配線層を
具備し、かつ該配線層に前記内部端子を有したチップ搭
載型半導体チップであることを特徴とする。
【００２２】この発明によれば、内部端子の高さの差を
吸収して半導体チップを積層することができる。
【００２３】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる半導体装置の好適な実施の形態を詳細に説
明する。
【００２４】実施の形態１．図１は、この発明の実施の
形態１である半導体装置を示したものである。ここで例
示する半導体装置は、フリップチップタイプと称される
もので、半導体チップ１０を裏返した状態でガラスエポ
キシ製のチップ搭載基板（チップ搭載部材）２０に搭載
してある。
【００２５】半導体チップ１０には、図１（ａ）に示す
ように、その表面（図において下面）に複数のＡｌパッ
ド１１が形成してある。各Ａｌパッド１１にそれぞれワ
イヤボンディング方式によってＡｕバンプ１２が設けて
ある。
【００２６】一方、チップ搭載基板２０には、半導体チ
ップ１０を搭載するチップ搭載面２０ａに内部電極パッ
ド２１が設けてある。内部電極パッド２１は、内部端子
となる部分であり、上述した半導体チップ１０のＡｕバ
ンプ１２に対応する部位に配置してある。内部電極パッ
ド２１としては、例えば板厚１８μｍのＣｕ（銅）箔上
に約５μｍのＮｉ（ニッケル）メッキを施し、さらに約
０．１μｍのＡｕメッキを施した積層構造のものを適用
すればよい。
【００２７】また、チップ搭載基板２０においてチップ
搭載面２０ａの裏面となる外部接続面２０ｂには、外部
電極ランド２２が設けてある。外部電極ランド２２は、
外部端子となる部分であり、図１（ｂ）および図１
（ｃ）に示すように、チップ搭載基板２０を挟んで上述
した内部電極パッド２１の配置領域に対応する領域にそ
れぞれ配置してある。つまり、本実施の形態１では、内
部電極パッド２１を配置した領域と外部電極ランド２２
を配置した領域とがチップ搭載基板２０を挟んで互いに
対応するように構成してある。外部電極ランド２２とし
ては、上述した内部電極パッド２１と同様に、板厚１８
μｍのＣｕ箔上に約５μｍのＮｉメッキを施し、さらに
約０．１μｍのＡｕメッキを施した積層構造のものを適
用すればよい。この外部電極ランド２２には、半導体装
置を実装基板等の実装対象に実装する場合にそれぞれ半
田ボール２３が搭載されることになる。また、外部電極
ランド２２と上述した内部電極パッド２１との間は、ビ
ア２４を通じてＣｕメッキにより接続されている。な
お、外部電極ランド２２は、必ずしもチップ搭載基板２
０を挟んで内部電極パッド２１の配置領域に対応する領
域にのみ配置する必要はなく、その他の必要箇所に配置
するようにしても構わない。
【００２８】この半導体装置は、図１（ｂ）に示すよう
に、半導体チップ１０のＡｕバンプ１２と、チップ搭載
基板２０の内部電極パッド２１とを対向させた状態で超
音波併用熱圧着ボンディング法を用いることにより、各
Ａｕバンプ１２が対応する内部電極パッド２１にボンデ
ィングされ、半導体チップ１０がチップ搭載基板２０に
搭載されることになる。
【００２９】ここで、本実施の形態１の半導体装置によ
れば、上述したように、チップ搭載基板２０を挟んで内
部電極パッド２１の配置領域に対応する領域にそれぞれ
外部電極ランド２２を配置するようにしているため、半
導体チップ１０のＡｕバンプ１２をボンディングする部
分においてはチップ搭載基板２０の実質的な板厚が同一
となる。すなわち、半導体チップ１０のＡｕバンプ１２
をボンディングする部分においては、チップ搭載基板２
０の実質的な板厚が、いずれも内部電極パッド２１の板
厚および外部電極ランド２２の板厚を加算した値とな
る。このため、超音波併用熱圧着ボンディング法を用い
た場合に、内部電極パッド２１に接合されるＡｕバンプ
１２に対して荷重が均等に加わることになり、それぞれ
の潰れ量も均一となる。この結果、一つの半導体装置に
おいてＡｕバンプ１２と内部電極パッド２１との間の接
合条件が同一となり、特定の箇所に接続不良が招来され
るといった虞れもなく、その品質を向上させることが可
能になる。
【００３０】実施の形態２．上述した実施の形態１は、
チップ搭載部材を挟んで内部端子の配置領域に対応する
領域に外部端子を配置するようにしたものである。これ
に対して実施の形態２は、チップ搭載部材を挟んで内部
端子の配置領域に対応する領域外に外部端子を配置する
ようにしたものである。
【００３１】図２は、この発明の実施の形態２である半
導体装置を示したものである。ここで例示する半導体装
置は、実施の形態１と同様、フリップチップタイプと称
されるもので、半導体チップ１０を裏返した状態でガラ
スエポキシ製のチップ搭載基板（チップ搭載部材）３０
に搭載してある。
【００３２】半導体チップ１０には、図２（ａ）に示す
ように、その表面（図において下面）に複数のＡｌパッ
ド１１が形成してあるとともに、各Ａｌパッド１１にそ
れぞれワイヤボンディング方式によってＡｕバンプ１２
が設けてある。
【００３３】一方、チップ搭載基板３０には、半導体チ
ップ１０を搭載するチップ搭載面３０ａに内部電極パッ
ド３１が設けてある。内部電極パッド３１は、内部端子
となる部分であり、上述した半導体チップ１０のＡｕバ
ンプ１２に対応する部位に配置してある。内部電極パッ
ド３１としては、実施の形態１と同様に、板厚１８μｍ
のＣｕ箔上に約５μｍのＮｉメッキを施し、さらに約
０．１μｍのＡｕメッキを施した積層構造のものを適用
すればよい。
【００３４】また、チップ搭載基板３０においてチップ
搭載面３０ａの裏面となる外部接続面３０ｂには、外部
電極ランド３２が設けてある。外部電極ランド３２は、
外部端子となる部分であり、図２（ｂ）および図２
（ｃ）に示すように、チップ搭載基板３０を挟んで内部
電極パッド３１の配置領域に対応する領域外にそれぞれ
配置してある。つまり、本実施の形態２では、内部電極
パッド３１を配置した領域と外部電極ランド３２を配置
した領域とがチップ搭載基板３０を挟んで互いにずれた
位置となるように構成してある。外部電極ランド３２と
しては、上述した内部電極パッド３１と同様に、板厚１
８μｍのＣｕ箔上に約５μｍのＮｉメッキを施し、さら
に約０．１μｍのＡｕメッキを施した積層構造のものを
適用すればよい。この外部電極ランド３２には、半導体
装置を実装基板等の実装対象に実装する場合にそれぞれ
半田ボール３３が搭載されることになる。また、外部電
極ランド３２と上述した内部電極パッド３１との間がビ
ア３４を通じてＣｕメッキにより接続されているのも、
実施の形態１と同様である。
【００３５】この半導体装置は、図２（ｂ）に示すよう
に、半導体チップ１０のＡｕバンプ１２と、チップ搭載
基板３０の内部電極パッド３１とを対向させた状態で超
音波併用熱圧着ボンディング法を用いることにより、各
Ａｕバンプ１２が対応する内部電極パッド３１にボンデ
ィングされ、半導体チップ１０がチップ搭載基板３０に
搭載されることになる。
【００３６】ここで、本実施の形態２の半導体装置によ
れば、上述したように、チップ搭載基板３０を挟んで内
部電極パッド３１の配置領域に対応する領域外にそれぞ
れ外部電極ランド３２を配置するようにしているため、
半導体チップ１０のＡｕバンプ１２をボンディングする
部分においてはチップ搭載基板３０の実質的な板厚が同
一となる。すなわち、半導体チップ１０のＡｕバンプ１
２をボンディングする部分においては、チップ搭載基板
３０の実質的な板厚が、いずれも内部電極パッド３１の
板厚を加算した値となる。このため、超音波併用熱圧着
ボンディング法を用いた場合に、内部電極パッド３１に
接合されるＡｕバンプ１２に対して荷重が均等に加わる
ことになり、それぞれの潰れ量も均一となる。この結
果、一つの半導体装置においてＡｕバンプ１２と内部電
極パッド３１との間の接合条件が同一となり、特定の箇
所に接続不良が招来されるといった虞れもなく、その品
質を向上させることが可能になる。
【００３７】実施の形態３．上述した実施の形態１は、
チップ搭載部材を挟んで内部端子の配置領域に対応する
領域に外部端子を配置するようにしたものである。これ
に対して実施の形態３は、チップ搭載部材の外部接続面
における外部端子の配置領域外で、かつチップ搭載部材
を挟んで内部端子の配置領域に対応する領域にダミー端
子を設けるようにしたものである。
【００３８】図３は、この発明の実施の形態３である半
導体装置を示したものである。ここで例示する半導体装
置は、実施の形態１と同様、フリップチップタイプと称
されるもので、半導体チップ１０を裏返した状態でガラ
スエポキシ製のチップ搭載基板（チップ搭載部材）に搭
載してある。
【００３９】半導体チップ１０には、図３（ａ）に示す
ように、その表面（図において下面）に複数のＡｌパッ
ド１１が形成してあるとともに、各Ａｌパッド１１にそ
れぞれワイヤボンディング方式によってＡｕバンプ１２
が設けてある。
【００４０】一方、チップ搭載基板４０には、半導体チ
ップ１０を搭載するチップ搭載面４０ａに内部電極パッ
ド４１が設けてある。内部電極パッド４１は、内部端子
となる部分であり、上述した半導体チップ１０のＡｕバ
ンプ１２に対応する部位に配置してある。内部電極パッ
ド４１としては、実施の形態１と同様に、板厚１８μｍ
のＣｕ箔上に約５μｍのＮｉメッキを施し、さらに約
０．１μｍのＡｕメッキを施した積層構造のものを適用
すればよい。
【００４１】また、チップ搭載基板４０においてチップ
搭載面４０ａの裏面となる外部接続面４０ｂには、外部
電極ランド４２およびダミーランド４５が設けてある。
【００４２】外部電極ランド４２は、外部端子となる部
分であり、図３（ｂ）および図３（ｃ）に示すように、
チップ搭載基板４０を挟んで内部電極パッド４１の配置
領域に対応する領域外にそれぞれ配置してある。つま
り、本実施の形態３では、内部電極パッド４１を配置し
た領域と外部電極ランド４２を配置した領域とがチップ
搭載基板４０を挟んで互いにずれた位置となるように構
成してある。外部電極ランド４２としては、上述した内
部電極パッド４１と同様に、板厚１８μｍのＣｕ箔上に
約５μｍのＮｉメッキを施し、さらに約０．１μｍのＡ
ｕメッキを施した積層構造のものを適用すればよい。こ
の外部電極ランド４２には、半導体装置を実装基板等の
実装対象に実装する場合にそれぞれ半田ボール４３が搭
載されることになる。また、内部電極パッド４１と外部
電極ランド４２との間がビア４４を通じてＣｕメッキに
より接続されているのは、実施の形態１と同様である。
【００４３】これに対してダミーランド４５は、チップ
搭載基板４０を挟んで内部電極パッド４１の配置領域に
対応する領域にそれぞれ配置してある。つまり、本実施
の形態３では、内部電極パッド４１を配置した領域とダ
ミーランド４５を配置した領域とがチップ搭載基板４０
を挟んで互いに対応するように構成してある。ダミーラ
ンド４５としては、いかなる材質、構造からなるもので
あっても構わない。この場合、必ずしも導体で構成する
必要もなく、また互いに同一の板厚を有するものであれ
ば、外部電極ランド４２とは異なる板厚を有しているも
のであってもよい。このダミーランド４５には、半導体
装置を実装基板等の実装対象に実装する場合にも半田ボ
ール４３が搭載されることはない。また、ダミーランド
４５と内部電極パッド４１との間、並びにダミーランド
４５と外部電極ランド４２との間は、いずれも接続され
た状態にはない。
【００４４】この半導体装置は、図３（ｂ）に示すよう
に、半導体チップ１０のＡｕバンプ１２と、チップ搭載
基板４０の内部電極パッド４１とを対向させた状態で超
音波併用熱圧着ボンディング法を用いることにより、各
Ａｕバンプ１２が対応する内部電極パッド４１にボンデ
ィングされ、半導体チップ１０がチップ搭載基板４０に
搭載されることになる。
【００４５】ここで、本実施の形態３の半導体装置によ
れば、上述したように、チップ搭載基板４０を挟んで内
部電極パッド４１の配置領域に対応する領域にそれぞれ
ダミーランド４５を配置するようにしているため、半導
体チップ１０のＡｕバンプ１２をボンディングする部分
においてはチップ搭載基板４０の実質的な板厚が同一と
なる。すなわち、半導体チップ１０のＡｕバンプ１２を
ボンディングする部分においては、チップ搭載基板４０
の実質的な板厚が、いずれも内部電極パッド４１の板厚
およびダミーランド４５の板厚を加算した値となる。こ
のため、超音波併用熱圧着ボンディング法を用いた場合
に、内部電極パッド４１に接合されるＡｕバンプ１２に
対して荷重が均等に加わることになり、それぞれの潰れ
量も均一となる。この結果、一つの半導体装置において
Ａｕバンプ１２と内部電極パッド４１との間の接合条件
が同一となり、特定の箇所に接続不良が招来されるとい
った虞れもなく、その品質を向上させることが可能にな
る。
【００４６】なお、上述した実施の形態３では、チップ
搭載基板４０を挟んで内部電極パッド４１の配置領域に
対応する領域外にそれぞれ外部電極ランド４２を配置す
る一方、チップ搭載基板４０を挟んで内部電極パッド４
１の配置領域に対応する領域のすべてにそれぞれダミー
ランド４５を配置するようにしているが、本発明はこれ
に限定されない。例えば、チップ搭載基板４０の外部接
続面４０ｂにおいて任意の領域に外部電極ランド４２を
配置するとともに、該外部電極ランド４２の配置領域外
で、かつチップ搭載基板４０を挟んで内部電極パッド４
１の配置領域に対応する領域にのみダミーランド４５を
設けるようにしても構わない。但し、この場合には、ダ
ミーランド４５として外部電極ランド４２と同一の板厚
を有したものを適用する必要がある。
【００４７】実施の形態４．上述した実施の形態１は、
チップ搭載面に内部端子を有する一方、外部接続面に外
部端子を有したチップ搭載部材を適用した半導体装置で
ある。これに対して実施の形態４で示す半導体装置は、
チップ搭載面に互いに高さの異なる複数の内部端子を有
したチップ搭載基板を適用するものである。
【００４８】図４は、この発明の実施の形態４である半
導体装置を示したものである。ここで例示する半導体装
置は、実施の形態１と同様、フリップチップタイプと称
されるもので、半導体チップ５０を裏返した状態でガラ
スエポキシ製のチップ搭載基板（チップ搭載部材）６０
に搭載してある。
【００４９】本実施の形態４で適用するチップ搭載基板
６０は、第１内装コア６１の上面にＣｕ等による第１配
線パターン層６２を有するとともに、この第１配線パタ
ーン層６２の上部に第２内装コア６３を有し、さらにこ
の第２内装コア６３の上面にＣｕ等による第２配線パタ
ーン層６４を有した多層基板である。第２配線パターン
層６４の上面には、さらにソルダーレジスト層６５が設
けてある。このチップ搭載基板６０には、半導体チップ
５０を搭載するチップ搭載面６０ａに互いに高さの異な
る内部電極パッド６２ａ，６４ａが設けてある。すなわ
ち、上記チップ搭載基板６０には、第１配線パターン層
６２を外部に露出させて構成した第１内部電極パッド６
２ａと、第２配線パターン層６４を外部に露出させて構
成した第２内部電極パッド６４ａとを備えている。これ
ら第１および第２内部電極パッド６２ａ，６４ａは、そ
れぞれ内部端子となる部分であり、後述する半導体チッ
プ５０のＡｕバンプ５２ａ，５２ｂに対応する部位に配
置してある。
【００５０】一方、半導体チップ５０には、図４（ａ）
に示すように、その表面（図において下面）に複数のＡ
ｌパッド５１が形成してあるとともに、各Ａｌパッド５
１にそれぞれＡｕバンプ５２ａ，５２ｂが設けてある。
Ａｕバンプ５２ａ，５２ｂは、ワイヤボンディング方式
によって形成したもので、上述した第１および第２内部
電極パッド６２ａ，６４ａに応じて個々の高さに変化を
つけてある。具体的には、高さの小さい第１内部電極パ
ッド６２ａに対応するＡｕバンプ（以下、単に第１Ａｕ
バンプ５２ａという）については、半導体チップ５０の
表面からの高さを大きくする一方、高さの大きい第２内
部電極パッド６４ａに対応するＡｕバンプ（以下、単に
第２Ａｕバンプ５２ｂという）については、半導体チッ
プ５０の表面からの高さを小さくしてある。第１Ａｕバ
ンプ５２ａと第２Ａｕバンプ５２ｂとの高さの差Δｈ
は、第１内部電極パッド６２ａと第２内部電極パッド６
４ａとの高さの差ΔＨと同一になるように設定してあ
る。
【００５１】この半導体装置は、図４（ｂ）に示すよう
に、半導体チップ５０の第１および第２Ａｕバンプ５２
ａ，５２ｂと、チップ搭載基板６０の第１および第２内
部電極パッド６２ａ，６４ａとを対向させた状態で超音
波併用熱圧着ボンディング法を用いることにより、各Ａ
ｕバンプ５２ａ，５２ｂがそれぞれ対応する内部電極パ
ッド６２ａ，６４ａにボンディングされ、半導体チップ
５０がチップ搭載基板６０に搭載されることになる。
【００５２】ここで、本実施の形態４の半導体装置によ
れば、上述したように、高さの小さい第１内部電極パッ
ド６２ａに対応する第１Ａｕバンプ５２ａの高さを大き
くする一方、高さの大きい第２内部電極パッド６４ａに
対応する第２Ａｕバンプ５２ｂの高さを小さくし、しか
も第１Ａｕバンプ５２ａと第２Ａｕバンプ５２ｂとの高
さの差Δｈが、第１内部電極パッド６２ａと第２内部電
極パッド６４ａとの高さの差ΔＨと同一になるように設
定してある。このため、半導体チップ５０をチップ搭載
基板６０に載置させれば、これら半導体チップ５０とチ
ップ搭載基板６０とが互いに平行となった状態で、すべ
てのＡｕバンプ５２ａ，５２ｂが、それぞれ対応する内
部電極パッド６２ａ，６４ａに当接されることになる。
これにより、超音波併用熱圧着ボンディング法を用いた
場合に、内部電極パッド６２ａ，６４ａに接合されるＡ
ｕバンプ５２ａ，５２ｂに対して荷重が均等に加わるこ
とになり、それぞれの潰れ量も均一となる。従って、一
つの半導体装置においてＡｕバンプ５２ａ，５２ｂと内
部電極パッド６２ａ，６４ａとの間の接合条件が同一と
なり、特定の箇所に接続不良が招来されるといった虞れ
もなく、その品質を向上させることが可能になる。
【００５３】なお、上述した実施の形態４では、チップ
搭載部材として、互いに高さの異なる２つの内部電極パ
ッドを有したチップ搭載基板を例示しているが、３つ以
上の高さの異なる内部電極パッドを有したチップ搭載基
板に対しても同様に適用することが可能である。
【００５４】実施の形態５．上述した実施の形態４で
は、チップ搭載部材としてチップ搭載基板を例示してい
るが、図５に示す実施の形態５のように、チップ搭載部
材としてチップ搭載型の半導体チップを適用することも
可能である。
【００５５】すなわち、実施の形態５においてチップ搭
載部材となるチップ搭載型半導体チップ７０は、第１絶
縁層７１の上面にＡｌ等による第１配線パターン層７２
を有するとともに、この第１配線パターン層７２の上部
に第１絶縁保護膜７３を有し、さらにこの第１絶縁保護
膜７３の上面にＡｌ等による第２配線パターン層７４を
有したものである。第２配線パターン層７４の上面に
は、さらに第２絶縁保護膜７５が設けてある。このチッ
プ搭載型半導体チップ７０には、半導体チップ５０を搭
載するチップ搭載面７０ａに互いに高さの異なる内部電
極パッド７２ａ，７４ａが設けてある。すなわち、上記
チップ搭載型半導体チップ７０には、第１配線パターン
層７２を外部に露出させて構成した第１内部電極パッド
７２ａと、第２配線パターン層７４を外部に露出させて
構成した第２内部電極パッド７４ａとを備えている。こ
れら第１および第２内部電極パッド７２ａ，７４ａは、
それぞれ内部端子となる部分であり、後述する半導体チ
ップ５０のＡｕバンプ５２ａ，５２ｂに対応する部位に
配置してある。
【００５６】一方、上述したチップ搭載型半導体チップ
７０に搭載する半導体チップ５０には、図５（ａ）に示
すように、その表面（図において下面）に複数のＡｌパ
ッド５１が形成してあるとともに、各Ａｌパッド５１に
それぞれＡｕバンプ５２ａ，５２ｂが設けてある。Ａｕ
バンプ５２ａ，５２ｂは、ワイヤボンディング方式によ
って形成したもので、上述した第１および第２内部電極
パッド７２ａ，７４ａに応じて個々の高さに変化をつけ
てある。具体的には、高さの小さい第１内部電極パッド
７２ａに対応する第１Ａｕバンプ５２ａについては、半
導体チップ５０の表面からの高さを大きくする一方、高
さの大きい第２内部電極パッド７４ａに対応する第２Ａ
ｕバンプ５２ｂについては、半導体チップ５０の表面か
らの高さを小さくしてある。第１Ａｕバンプ５２ａと第
２Ａｕバンプ５２ｂとの高さの差Δｈは、第１内部電極
パッド７２ａと第２内部電極パッド７４ａとの高さの差
ΔＨと同一になるように設定してある。
【００５７】この半導体装置は、図５（ｂ）に示すよう
に、半導体チップ５０の第１および第２Ａｕバンプ５２
ａ，５２ｂと、チップ搭載型半導体チップ７０の第１お
よび第２内部電極パッド７２ａ，７４ａとを対向させた
状態で超音波併用熱圧着ボンディング法を用いることに
より、各Ａｕバンプ５２ａ，５２ｂが、それぞれ対応す
る内部電極パッド７２ａ，７４ａにボンディングされ、
半導体チップ５０がチップ搭載型半導体チップ７０に搭
載されてチップオンチップ型の半導体装置を構成するこ
とになる。
【００５８】ここで、本実施の形態５の半導体装置によ
れば、上述したように、高さの小さい第１内部電極パッ
ド７２ａに対応する第１Ａｕバンプ５２ａの高さを大き
くする一方、高さの大きい第２内部電極パッド７４ａに
対応する第２Ａｕバンプ５２ｂの高さを小さくし、しか
も第１Ａｕバンプ５２ａと第２Ａｕバンプ５２ｂとの高
さの差Δｈが、第１内部電極パッド７２ａと第２内部電
極パッド７４ａとの高さの差ΔＨと同一になるように設
定してある。このため、半導体チップ５０をチップ搭載
型半導体チップ７０に載置させれば、これら半導体チッ
プ５０とチップ搭載型半導体チップ７０とが互いに平行
となった状態で、すべてのＡｕバンプ５２ａ，５２ｂ
が、それぞれ対応する内部電極パッド７２ａ，７４ａに
当接されることになる。これにより、超音波併用熱圧着
ボンディング法を用いた場合に、内部電極パッド７２
ａ，７４ａに接合されるＡｕバンプ５２ａ，５２ｂに対
して荷重が均等に加わることになり、それぞれの潰れ量
も均一となる。従って、一つの半導体装置においてＡｕ
バンプ５２ａ，５２ｂと内部電極パッド７２ａ，７４ａ
との間の接合条件が同一となり、特定の箇所に接続不良
が招来されるといった虞れもなく、その品質を向上させ
ることが可能になる。
【００５９】なお、上述した実施の形態５では、チップ
搭載部材として、互いに高さの異なる２つの内部電極パ
ッドを有したチップ搭載型半導体チップを例示している
が、３つ以上の高さの異なる内部電極パッドを有したチ
ップ搭載型半導体チップに対しても同様に適用すること
が可能である。
【００６０】また、上述した実施の形態４および５にお
いては、図６の変形例に示すように、所定の単位バンプ
５２の重ね数によってＡｕバンプ５２ａ，５２ｂの高さ
を変更するようにしてもよい。例えば、単位バンプ５２
を二つ重ねることによって高さの大きいＡｕバンプ５２
ａを設ける一方、単位バンプ５２を一つ重ねることによ
って高さの小さいＡｕバンプ５２ｂを設けるようにして
もよい。この変形例によれば、例えばＡｌパッド５１に
対するワイヤボンディングの回数に応じてＡｕバンプ５
２ａ，５２ｂの高さを容易に変更することができるた
め、上述した実施の形態４および５の半導体装置を製造
する場合に作業が煩雑化する虞れがなく、それぞれを容
易に具現化することが可能になる。
【００６１】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップのバンプをボンディングする部分にお
いてチップ搭載部材の板厚が同一となるため、半導体チ
ップのバンプとチップ搭載部材の内部端子との間の接合
条件を均一化することが可能となる。
【００６２】つぎの発明によれば、半導体チップのバン
プをボンディングする部分においてチップ搭載部材の板
厚が同一となるため、半導体チップのバンプとチップ搭
載部材の内部端子との間の接合条件を均一化することが
可能となる。
【００６３】つぎの発明によれば、半導体チップのバン
プをボンディングする部分においてチップ搭載部材の板
厚が同一となるため、半導体チップのバンプとチップ搭
載部材の内部端子との間の接合条件を均一化することが
可能となる。
【００６４】つぎの発明によれば、バンプの高さを変化
させることによって内部端子の高さの差を吸収すること
ができるため、半導体チップのバンプとチップ搭載部材
の内部端子との間の接合条件を均一化することが可能と
なる。
【００６５】つぎの発明によれば、容易にバンプの高さ
を変更することができるため、半導体装置の製造作業が
煩雑化する虞れがない。
【００６６】つぎの発明によれば、内部端子の高さの差
を吸収して半導体チップを多層基板に搭載することがで
きるため、多層基板に半導体チップを搭載した半導体装
置においてこれら多層基板と半導体チップとの間の接合
条件を均一化することが可能になる。
【００６７】つぎの発明によれば、内部端子の高さの差
を吸収して半導体チップを積層することができるため、
接合条件を均一化したチップオンチップ型の半導体装置
を具現化することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である半導体装置の
構成を示すもので、（ａ）は半導体チップとチップ搭載
部材とが離隔した状態を概念的に示す断面側面図、
（ｂ）は半導体チップをチップ搭載部材に搭載した状態
を概念的に示す断面側面図、（ｃ）はチップ搭載部材を
概念的に示す平面図である。
【図２】 この発明の実施の形態２である半導体装置の
構成を示すもので、（ａ）は半導体チップとチップ搭載
部材とが離隔した状態を概念的に示す断面側面図、
（ｂ）は半導体チップをチップ搭載部材に搭載した状態
を概念的に示す断面側面図、（ｃ）はチップ搭載部材を
概念的に示す平面図である。
【図３】 この発明の実施の形態３である半導体装置の
構成を示すもので、（ａ）は半導体チップとチップ搭載
部材とが離隔した状態を概念的に示す断面側面図、
（ｂ）は半導体チップをチップ搭載部材に搭載した状態
を概念的に示す断面側面図、（ｃ）はチップ搭載部材を
概念的に示す平面図である。
【図４】 この発明の実施の形態４である半導体装置の
構成を示すもので、（ａ）は半導体チップとチップ搭載
部材とが離隔した状態を概念的に示す断面側面図、
（ｂ）は半導体チップをチップ搭載部材に搭載した状態
を概念的に示す断面側面図である。
【図５】 この発明の実施の形態５である半導体装置の
構成を示すもので、（ａ）は半導体チップとチップ搭載
部材とが離隔した状態を概念的に示す断面側面図、
（ｂ）は半導体チップをチップ搭載部材に搭載した状態
を概念的に示す断面側面図である。
【図６】 図４および図５に示した半導体装置の変形例
を示す断面側面図である。
【図７】 従来の半導体装置の第１例を示したもので、
（ａ）は半導体チップとチップ搭載部材とが離隔した状
態を概念的に示す断面側面図、（ｂ）は半導体チップを
チップ搭載部材に搭載した状態を概念的に示す断面側面
図、（ｃ）はチップ搭載部材を概念的に示す平面図であ
る。
【図８】 従来の半導体装置の第２例を示したもので、
（ａ）は半導体チップとチップ搭載部材とが離隔した状
態を概念的に示す断面側面図、（ｂ）は半導体チップを
チップ搭載部材に搭載した状態を概念的に示す断面側面
図である。
【符号の説明】
１０ 半導体チップ、１１ Ａｌパッド、１２ Ａｕバ
ンプ、２０ チップ搭載基板、２０ａ チップ搭載面、
２０ｂ 外部接続面、２１ 内部電極パッド、２２ 外
部電極ランド、２３ 半田ボール、２４ ビア、３０
チップ搭載基板、３０ａ チップ搭載面、３０ｂ 外部
接続面、３１ 内部電極パッド、３２外部電極ランド、
３３ 半田ボール、３４ ビア、４０ チップ搭載基
板、４０ａ チップ搭載面、４０ｂ 外部接続面、４１
内部電極パッド、４２ 外部電極ランド、４３ 半田
ボール、４４ ビア、４５ ダミーランド、５０ 半導
体チップ、５１ Ａｌパッド、５２ａ，５２ｂ Ａｕバ
ンプ、６０ チップ搭載基板、６０ａ チップ搭載面、
６１ 第１内装コア、６２ 第１配線パターン層、６２
ａ 第１内部電極パッド、６３ 第２内装コア、６４
第２配線パターン層、６４ａ 第２内部電極パッド、６
５ ソルダーレジスト層、７０ チップ搭載型半導体チ
ップ、７０ａ チップ搭載面、７１ 第１絶縁層、７２
第１配線パターン層、７２ａ 第１内部電極パッド、
７３ 第１絶縁保護膜、７４ 第２配線パターン層、７
４ａ 第２内部電極パッド、７５ 第２絶縁保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 通孝 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 畑中 康道 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 LL17

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 表面にバンプを設けた半導体チップと、 チップ搭載面に内部端子を有する一方、外部接続面に外
    部端子を有したチップ搭載部材と、 を備え、前記半導体チップを裏返した状態で該半導体チ
    ップのバンプを前記チップ搭載部材の内部端子にボンデ
    ィングして成る半導体装置において、 前記チップ搭載部材を挟んで前記内部端子の配置領域に
    対応する領域には前記外部端子を配置したことを特徴と
    する半導体装置。
  2. 【請求項２】 表面にバンプを設けた半導体チップと、 チップ搭載面に内部端子を有する一方、外部接続面に外
    部端子を有したチップ搭載部材と、 を備え、前記半導体チップを裏返した状態で該半導体チ
    ップのバンプを前記チップ搭載部材の内部端子にボンデ
    ィングして成る半導体装置において、 前記チップ搭載部材を挟んで前記内部端子の配置領域に
    対応する領域外に前記外部端子を配置したことを特徴と
    する半導体装置。
  3. 【請求項３】 表面にバンプを設けた半導体チップと、 チップ搭載面に内部端子を有する一方、外部接続面に外
    部端子を有したチップ搭載部材と、 を備え、前記半導体チップを裏返した状態で該半導体チ
    ップのバンプを前記チップ搭載部材の内部端子にボンデ
    ィングして成る半導体装置において、 前記チップ搭載部材の外部接続面における前記外部端子
    の配置領域外で、かつ前記チップ搭載部材を挟んで前記
    内部端子の配置領域に対応する領域にダミー端子を設け
    たことを特徴とする半導体装置。
  4. 【請求項４】 表面にバンプを設けた半導体チップと、 チップ搭載面に互いに高さの異なる複数の内部端子を有
    したチップ搭載部材と、 を備え、前記半導体チップを裏返した状態で該半導体チ
    ップのバンプを前記チップ搭載部材の内部端子にボンデ
    ィングして成る半導体装置において、 前記チップ搭載部材と前記半導体チップとが互いに平行
    となるように前記内部端子の高さに応じて前記バンプの
    高さを変化させたことを特徴とする半導体装置。
  5. 【請求項５】 前記バンプの重ね数によってその高さを
    変化させることを特徴とする請求項４に記載の半導体装
    置。
  6. 【請求項６】 前記チップ搭載部材は、複数の配線層を
    具備し、かつ該配線層に前記内部端子を有した多層基板
    であることを特徴とする請求項４または５に記載の半導
    体装置。
  7. 【請求項７】 前記チップ搭載部材は、複数の配線層を
    具備し、かつ該配線層に前記内部端子を有したチップ搭
    載型半導体チップであることを特徴とする請求項４また
    は５に記載の半導体装置。
JP2001294554A 2001-09-26 2001-09-26 半導体装置 Pending JP2003100798A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001294554A JP2003100798A (ja) 2001-09-26 2001-09-26 半導体装置
US10/091,306 US20030057569A1 (en) 2001-09-26 2002-03-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294554A JP2003100798A (ja) 2001-09-26 2001-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2003100798A true JP2003100798A (ja) 2003-04-04

Family

ID=19116134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294554A Pending JP2003100798A (ja) 2001-09-26 2001-09-26 半導体装置

Country Status (2)

Country Link
US (1) US20030057569A1 (ja)
JP (1) JP2003100798A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169596A (ja) * 2018-03-23 2019-10-03 京セラ株式会社 配線基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
KR102134019B1 (ko) * 2013-11-25 2020-07-14 에스케이하이닉스 주식회사 볼 랜드를 포함하는 기판 및 반도체 패키지와, 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169596A (ja) * 2018-03-23 2019-10-03 京セラ株式会社 配線基板
JP7133329B2 (ja) 2018-03-23 2022-09-08 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20030057569A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP3481444B2 (ja) 半導体装置及びその製造方法
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US10580747B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US8952551B2 (en) Semiconductor package and method for fabricating the same
JP2001127246A (ja) 半導体装置
US20080230892A1 (en) Chip package module
JPH10313074A (ja) 半導体装置およびその製造方法
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US20050116322A1 (en) Circuit module
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP3769997B2 (ja) マルチチップパッケージの製造方法
JP2002343930A (ja) 半導体装置
JP2004146728A (ja) 半導体装置とその製造方法
JP2003100798A (ja) 半導体装置
JP2006202997A (ja) 半導体装置およびその製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2004363319A (ja) 実装基板及び半導体装置
KR20000076967A (ko) 적층화 칩 반도체 장치
TWI405311B (zh) 半導體裝置、嵌埋電子元件之封裝結構、及其製法
JP7256014B2 (ja) 半導体装置
JP4619104B2 (ja) 半導体装置
US6433415B2 (en) Assembly of plurality of semiconductor devices