JP2003100223A - 電子管装置 - Google Patents

電子管装置

Info

Publication number
JP2003100223A
JP2003100223A JP2001288142A JP2001288142A JP2003100223A JP 2003100223 A JP2003100223 A JP 2003100223A JP 2001288142 A JP2001288142 A JP 2001288142A JP 2001288142 A JP2001288142 A JP 2001288142A JP 2003100223 A JP2003100223 A JP 2003100223A
Authority
JP
Japan
Prior art keywords
voltage
electron tube
filament
positive bias
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001288142A
Other languages
English (en)
Other versions
JP3922524B2 (ja
Inventor
Hiroyuki Ikoshi
浩幸 射越
Kiyomi Watanabe
清美 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP2001288142A priority Critical patent/JP3922524B2/ja
Publication of JP2003100223A publication Critical patent/JP2003100223A/ja
Application granted granted Critical
Publication of JP3922524B2 publication Critical patent/JP3922524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • X-Ray Techniques (AREA)

Abstract

(57)【要約】 【課題】 制御グリッドに負のバイアス電圧を与えるバ
イアス電源を不要とすること。 【構成】 アノード2、フィラメント3、制御グリッド
4を少なくとも有する電子管と、その制御グリッド4に
正のバイアス電圧を与える正バイアス電源7と、アノー
ド2とフィラメント3間に直流高電圧を印加する直流高
電圧電源6と、フィラメント3に加熱電流を供給する絶
縁トランス5とを備えた電子管装置において、フィラメ
ント3の一端と正バイアス電源7の負極との間に半導体
スイッチ8を接続し、この半導体スイッチ8をオン、オ
フさせることにより前記電子管をオン、カットオフさせ
ることを特徴とする電子管装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、フィラメントと
アノードとの間に制御グリドを有する3極電子管、ある
いはその他に遮蔽グリッド、抑制グリッドを有する4極
電子管、5極電子管などの電子管の制御装置に関するも
のである。
【0002】
【従来の技術】 半導体デバイスの出現以来、電子管の
利用分野は大幅に狭まって来たが、大電力の高周波発振
器や増幅器、あるいは比較的容量が大きくかつ高電圧の
高周波発振器や増幅器の分野には未だかなり利用されて
いる。図8により低い周波数で駆動される高電圧電子管
の制御装置について説明すると、1は3極電子管の管球
であり、その真空中にはアノード2、フィラメント3、
制御グリッド4が封入されている。5は図示しない交流
電源からフィラメント3に加熱用の電流を供給する第1
の絶縁トランス、6はアノード2に数十kVの加速電
圧、即ち高電圧のアノード電圧を供給する直流高電圧電
源であり、普通はコッククロフト・ ウオルトン回路が使
用される。図示のようにアノード2が接地され、フィラ
メント3に負の高電圧が印加される場合には、第1の絶
縁トランス(フィラメントトランスという)5は負極性
の高電圧に耐えられる絶縁構造を持つ。
【0003】 さらに図8により従来例の説明を続ける
と、7は制御グリッド4に正のバイアス電圧を与える正
バイアス電源であり、正バイアス電源7の正極はFET
81を通して制御グリッド4に接続され、負極は直流高
電圧電源6の負極と共通に接続される。それら負極にフ
ィラメント3の一端が接続されている。82は負のバイ
アス電圧を与える負バイアス電源であり、負バイアス電
源82は、抵抗83を通して制御グリッド4に接続され
る。その負バイアス電圧は電子管のカットオフ電圧以上
であり、ここでカットオフ電圧とは電子管のアノード電
流を実質的にゼロにする負のグリッドバイアス電圧であ
る。正バイアス電源7と負バイアス電源82は交互に動
作し、制御グリッド4に交互に正、負のバイアス電圧を
出力する。FET81は、接地電位側にある図示しない
制御回路から、図示しない光ファイバ、又はパルストラ
ンスなどの信号絶縁手段を通して駆動信号を受けて制御
され、オフ動作を行う。
【0004】 次に、この電子管装置の動作について簡
単に説明すると、FET81がオフしているとき、制御
グリッド4は負バイアス電源82から抵抗83を通して
負極性のカットオフ電圧にバイアスされる。この結果、
フィラメント3から放出された熱電子はアノード2に実
質的に到達せず、電流が流れない。次に、FET81が
オンすることにより制御グリッド4はFET81を介し
て正バイアス電源7に接続され、正バイアスされる。こ
の結果、フィラメント3から放出された熱電子は制御グ
リッド4を通過してアノード2に到達し、電流が流れ
る。その電流は正バイアス電源7の正バイアス電圧の大
きさで制御される。
【0005】
【発明が解決しようとする課題】 従来の電子管装置は
このような構成のため、正バイアス電源7の他に負バイ
アス電源82が必要であったので、コストダウンするの
が非常に難しかった。特に、双方のバイアス電源ほかの
回路が高電位側にある場合は電気絶縁上のコストがかか
る。本発明は、負バイアス電源を省略する回路構成とし
て経済化を図ることを主目的としている。
【0006】
【課題を解決するための手段】 この課題を解決するた
めに、請求項1の発明では、アノード、フィラメント、
制御グリッドを有する電子管と、その前記制御グリッド
に正バイアス電圧を与える正バイアス電源と、前記アノ
ードとフィラメント間に直流高電圧を印加する直流高電
圧電源と、前記フィラメントに加熱電流を供給するフィ
ラメントトランスとを備えた電子管装置において、直流
高電圧電源6の負極と正バイアス電源7の負極とが一緒
に共通に接続された基準電位点と前記フィラメントの一
端又は前記フィラメントトランスの2次側中間電圧点と
の間に半導体スイッチを接続し、この半導体スイッチを
オン、オフさせることにより、前記電子管をオン、カッ
トオフさせることを特徴とする電子管装置を提案するも
のである。
【0007】 この課題を解決するために、請求項2で
は、請求項1において、前記正バイアス電源の正バイア
ス電圧を、前記フィラメントトランスの第3の巻線の電
圧から生成する電子管装置を提案するものである。
【0008】 この課題を解決するために、請求項3で
は、請求項1又は請求項2において、前記半導体スイッ
チは、接地電位側にある制御回路から光ファイバ又は信
号絶縁トランスを通して得られる駆動信号によりオンし
て、電子管をオンさせる電子管装置を提案するものであ
る。
【0009】 この課題を解決するために、請求項4で
は、請求項1において、前記正バイアス電源の正バイア
ス電圧を抵抗で分圧し、その分圧した電圧を前記半導体
スイッチの制御端子に印加してその半導体スイッチをオ
ンさせることにより、電子管をオンさせる電子管装置を
提案するものである。
【0010】 この課題を解決するために、請求項5で
は、請求項1において、前記直流高電圧電源はコックク
ロフト・ウォルトン回路であり、前記正バイアス電圧は
前記コッククロフト・ウォルトン回路の最も電位の高い
コンデンサの両端の電圧から生成される電子管装置を提
案するものである。
【0011】 この課題を解決するために、請求項6で
は、請求項1ないし請求項5のいずれかにおいて、前記
半導体スイッチと並列に、前記正バイアス電源の正バイ
アス電圧と同等以上のゼナー電圧又はアバランシェ電圧
のような定電圧を呈する電気特性を持つ定電圧素子を接
続した電子管装置を提案するものである。
【0012】
【発明の実施の形態】 図1は本発明の基本的な構成を
示す図である。この発明では、従来における制御グリッ
ド4用の負バイアス電源を除去すると共に、正バイアス
電源7と制御グリッド4との間に接続されていたFET
を除去する代わりに、FET又はIGBTなどのような
半導体スイッチ8をフィラメント3の一端又はフィラメ
ントトランス5の2次側中間電圧点と正バイアス電源7
の負極との間に接続し、かつ半導体スイッチ8のオン、
オフにより、フィラメント3を直流高電圧電源6の負極
と正バイアス電源7の負極とに接続したり、あるいはそ
れら負極から遮断できるようにしたところに特徴があ
る。なお、直流高電圧電源6の負極と正バイアス電源7
の負極は一緒に共通の基準電位となり、通常、その基準
電位は接地電位、あるいは所定の負の電位、例えば−数
kVから−100数十kVの範囲の電圧であり、本発明
では直流高電圧電源6と正バイアス電源7の正極は接地
電位にあり、負極は所定の負の高電位にあるものとして
説明する。
【0013】 図1において、図6に示した記号と同一
の記号は相当する部材を示すものとする。正バイアス電
源7の負極は直流高電圧電源6の負極(基準電位)に接
続されており、電子管電流を制御できるように正バイア
ス電源7の出力電圧は可変できるようになっている。半
導体スイッチ8の主電流端子の一方は前記基準電位に接
続され、他方はフィラメント3の一端に接続されている
ので、半導体スイッチ8がオフの状態では、半導体スイ
ッチ8の両端は高インピーダンスであり、フィラメント
3の一端はその高インピーダンスを通して前記基準電位
に接続されていることになる。したがって、直流高電圧
電源6の直流高電圧によってアノード2からフィラメン
ト3、前記高インピーダンスを通して漏れ電流が流れ、
通常、その高インピーダンスの両端に発生する電圧は正
バイアス電圧Vbとカットオフ電圧との和以上になる。
これによって、フィラメント3の電位は制御グリッド4
の電圧以上になり、フィラメント3と制御グリッド4と
の間はカットオフ電圧Vcで逆バイアスとなる。つま
り、電子管は漏れ電流による半導体スイッチ8の電圧降
下とカットオフ電圧Vcとがバランスした動作点で自己
逆バイアスされてカットオフとなる。
【0014】 次に、図示しない信号源からの駆動信号
により半導体スイッチ8がターンオンすると、フィラメ
ント3は直流高電圧電源6の負極と正バイアス電源7の
負極の共通の電位である基準電位となる。これに伴い、
制御グリッド4とフィラメント3との間には正バイアス
電源7の正バイアス電圧Vbにほぼ等しい電圧が印加さ
れ、正バイアス電圧Vbに対応した電流が流れる。この
ように本発明では、半導体スイッチ8をオン、オフする
ことにより、電子管の電流を開閉制御できる。
【0015】 次に、図2により本発明の一実施例につ
いて説明する。図2において、図1の記号と同じ記号に
ついては同一の部材を示すものとする。正バイアス電源
7は、フィラメントトランス5の第3の巻線21とその
交流電圧を整流する整流回路22と平滑用コンデンサ2
3とから構成される。平滑用コンデンサ23と並列に、
互いに直列接続された抵抗24、フォトトランジスタ2
5及び抵抗26が接続されている。半導体スイッチ8の
制御端子は、フォトトランジスタ25と抵抗26との間
に接続され、半導体スイッチ8の制御端子と主端子の一
方との間には抵抗26が存在することにより、フォトト
ランジスタ25の漏れ電流で半導体スイッチ8が誤って
オンしないようになっている。フォトトランジスタ25
は接地電位側にある制御回路28からの駆動信号を鎖線
で示す光ファイバ27を通して受けてオン、オフ制御さ
れる。半導体スイッチ8の主電流端子間には、電子管の
カットオフ時、又はアノード2とフィラメント3の放電
により半導体スイッチ8に過電圧がかかって破損するの
を防止する定電圧素子29が接続される。ゼナーダイオ
ード、アバランシェダイード、あるいは酸化亜鉛を主成
分とする定電圧素子からなる。
【0016】 図2に示した実施例における定電圧素子
29は次のような電気特性をもつことが大切である。こ
れら実施例では電子管のカットオフ時でも制御グリッド
4に正バイアス電圧Vbが印加されている。半導体スイ
ッチ8がオフのときには制御グリッド4とフィラメント
3間は逆バイアス状態にならなければ電子管をカットオ
フ状態にできないので、定電圧素子29は正バイアス電
源7の正バイアス電圧Vbと電子管のカットオフ電圧V
cとの和以上のゼナー電圧又はアバランシェ特性を呈す
る電気特性を持たなければならない。半導体スイッチ8
として耐圧の低いものを用いるためには、他の実施例に
おいても前記電気特性をもつ定電圧素子を備えることが
必要である。
【0017】 ここで、半導体スイッチ8がオフすると
き、電子管のカットオフ時に発生する電圧と正バイアス
電圧Vbとの和の電圧が半導体スイッチ8にかかるの
で、ゼナーダイオード、あるいはアバランシェダイード
などからなる定電圧素子29が無ければそれ以上の耐圧
をもつ必要があるが、半導体スイッチ8の両端にかかる
電圧は定電圧素子29が呈する定電圧に制限される。な
お、信号伝達回路として光ファイバ27の代わりに絶縁
トランスを用い、その絶縁トランスの2次巻線の電圧を
整流してフォトトランジスタ25の制御端子に駆動信号
として与えても良い。
【0018】 次にこの回路の動作について説明する。
電子管のアノード2には直流高電圧電源6から所定の高
電圧が印加され、フィラメント3には絶縁トランス5を
通してフィラメント電圧が印加されることにより電流が
流れ、同時に制御グリッド4には正バイアス電源7から
正バイアス電圧Vbが印加される。このとき、制御回路
28からの光信号が光ファイバ28を通してフォトトラ
ンジスタ25に供給されてフォトトランジスタ25がオ
ンし、半導体スイッチ8もオンすると、フィラメント3
は基準電位になり、制御グリッド4とフィラメント3と
の間の電位差は正バイアス電圧Vbに等しくなり、正バ
イアス電圧Vbの値に応じた電流が電子管を流れる。な
お、制御回路28から駆動信号が供給されない区間で
は、フォトトランジスタ25がオフであり、これに伴い
半導体スイッチ8もオフであるので、前述のように基準
電位に対するフィラメント3の電位は定電圧素子29の
定電圧Vzとなり、Vz>Vb>+Vcであるから制御
グリッド4は逆バイアス状態にあるので、制御グリッド
4には整流回路22を通して正バイアス電圧Vbが供給
されていても電子管はカットオフである。
【0019】 図3に示す別の実施例では、正バイアス
電源7がインバータ回路31、1次巻線32pと2次巻
線32sとを有する第2の絶縁トランス32、その2次
巻線32sに接続された全波整流回路33と平滑用コン
デンサ34とから構成され、正バイアス電圧Vbを制御
グリッド4に供給する。平滑用コンデンサ34には、直
列接続された抵抗35と抵抗36とが並列接続されてお
り、正バイアス電圧Vbを抵抗35と抵抗36とで分割
した電圧が半導体スイッチ8の制御端子に印加される。
なお、図1又は図2に示した記号と同じ記号は相当する
部材を示す。
【0020】 次に動作について説明する。図示しない
電子管オン指令がないとき、インバータ回路31は高周
波動作を行わず、絶縁トランス32の2次巻線32sに
は高周波電圧が発生しない。基準電位(直流高電圧電源
6の負極)に対する制御グリッド4の電位差はほぼ0で
ある。したがって、半導体スイッチ8はそのゲート電位
が0Vのため、オフであり、前述のように半導体スイッ
チ8の高インピーダンス状態と電子管の漏れ電流とによ
り、基準電位に対するフィラメント3の電位は定電圧V
zとなり、バイアス電圧Vbはゼロのため制御グリッド
4とフィラメント3間は逆バイアス状態になる。このた
め、電子管のアノード2とフィラメント3との間に直流
高電圧が印加されていても、電子管のアノード2とフィ
ラメント3との間には電流が流れず、電子管はカットオ
フである。この実施例では電子管がカットオフの状態で
はインバータ回路31もオフで、制御グリッド4のバイ
アス電圧はほぼゼロであるので、定電圧素子29の定電
圧Vzは電子管のカットオフ電圧Vc以上であれば良
い。
【0021】 次に、図示しない電子管オン指令により
インバータ回路31が動作して高周波電圧を発生する
と、絶縁トランス32の2次巻線32sに高周波電圧が
発生し、整流されて数10Vないし数100Vの直流電
圧が正バイアス電圧Vbとして生成され、制御グリッド
4に印加される。また、その正バイアス電圧Vbは同時
に抵抗45と46の分圧回路を通して分割され、適当な
値の電圧が半導体スイッチ8の制御端子に印加され、半
導体スイッチ8をオンさせる。この結果、フィラメント
3は半導体スイッチ8を通して基準電位に接続されるの
で、制御グリッド4とフィラメント3との間には前記数
10Vないし数100Vの直流電圧の範囲内の正バイア
ス電圧Vbがかかり、電子管を電流が流れる。この実施
例では、半導体スイッチ8を絶縁して駆動するための信
号絶縁駆動回路を別途必要とせず、正バイアス電源の起
動を利用して半導体スイッチ8をオンさせているので経
済性に優れる。
【0022】 図4は他の実施例であり、図1の前記実
施例の高電圧電源6として、複数の平滑側コンデンサC
D1〜CDnと、交流側コンデンサCA1〜CAn、ダ
イオードD1〜Dn〜D2nで構成されたコッククロフ
ト・ウォルトン(以下、CWという)回路41及び昇圧
用トランス42を用いている。このCW回路41は良く
知られた回路構成のものであるので、詳しい説明は省略
する。CW回路41の最も電位の高い、つまり電子管の
フィラメント側のコンデンサCDnと次に電位の高いコ
ンデンサCDn−1との接続点から抵抗43を通して、
ゼナーダイオードのような定電圧ダイオード44の両端
に数100Vの正バイアス電圧Vbが作られる。FET
又はIGBTのような半導体スイッチ8の制御について
は図2に示した実施例と同様である。例えば、CW回路
41が−50kVを発生し、10段であれば、最上段の
コンデンサCDnには5kVの電圧が発生する。この電
圧から抵抗43を通して正バイアス電圧を作るが、制御
グリッド4に流れる電流は通常数μAと非常に小さく、
CW回路41への影響は小さい。正バイアス電圧Vbは
定電圧ダイオード44により数100Vの定電圧に制限
されているので、CW回路41への影響をより小さく
し、最上段のコンデンサCDnの電圧を必要なレベルに
合わせる方法として、最上段の交流側のコンデンサCA
nの容量を他のコンデンサCA1〜CAn−1の数分の
1ないし1/10程度に小さくすることが考えられる。
この実施例では、僅かな部品を用いるだけで、アノード
2とフィラメント3間に直流高電圧を供給するための直
流高電圧電源から正バイアス電圧Vbを得ており、より
経済性に優れている。
【0023】 以上の実施例では、いずれも制御グリッ
ド4の正バイアス電圧を利用して半導体スイッチ8を駆
動したが、図5に示すように専用の駆動回路で駆動して
ももちろん良い。図5に従って簡単に説明すると、この
駆動回路は高周波発振器51、1次巻線52pと2次巻
線52s間の耐圧が大きい構造をもつ絶縁パルストラン
ス52、その2次巻線52s間に接続された整流回路5
3、フィルタ用コンデンサ54、コンデンサ放電用抵抗
器55からなる。この駆動回路によれば、2次巻線52
sに10〜20Vの高周波電圧が発生し、整流器53と
フィルタ用コンデンサ54で直流・平滑化されて半導体
スイッチ8のゲートに駆動信号として印加される。
【0024】 また、以上の実施例では、いずれも半導
体スイッチ8の主電流端子の一方を前記基準電位に接続
し、他方をフィラメント3の一端に接続したが、図6に
示すように、半導体スイッチ8の主電流端子の他方をフ
ィラメントトランス3の2次巻線5sの中間タップ5
a、つまり2次側中間電圧点に接続しても良い。さら
に、図7に示すように、半導体スイッチ8の主電流端子
の他方をフィラメントトランス3の2次巻線5sに並列
接続した抵抗71の中間電圧点、つまり2次巻線5s間
の電圧を抵抗で等しく2分割した2次側中間電圧点に接
続しても良い。これら実施例では、半導体スイッチ8の
オフ時、前述したように電子管の漏れ電流による半導体
スイッチ8の両端間の高インピーダンスの電圧ドロップ
に、前記2次側中間電圧点の電圧、例えば1V弱の電圧
が加えられた電圧がフィラメント3の電圧となる。
【0025】 図6の実施例の場合、半導体スイッチ8
がオフのときには半導体スイッチ8の両端間は高インピ
ーダンスであり、漏れ電流は直流高電圧電源6の正極か
らアノード2、制御グリッド4、フィラメント3、トラ
ンス5の2次巻線5sの中点5a、及び半導体スイッチ
8による高インピーダンスを通して直流高電圧電源6の
負極に流れる。この結果、前記高インピーダンスの電圧
ドロップは正バイアス電源7の正バイアス電圧以上にな
り、制御グリッド4とフィラメント3間は逆バイアス、
つまり自己逆バイアスされ、カットオフである。また、
半導体スイッチ8がオンのときには半導体スイッチ8を
通してトランス5の2次巻線5sの中点5aは前記基準
電位に接続されるので、フィラメント3はほぼ基準電位
となり、制御グリッド4とフィラメント3間は順バイア
スされ、電子管はオンする。
【0026】 図7の実施例の場合も図6の実施例とほ
ぼ同じであり、半導体スイッチ8がオフのときには半導
体スイッチ8の両端間は高インピーダンスであり、漏れ
電流は直流高電圧電源6の正極からアノード2、制御グ
リッド4、フィラメント3、抵抗71の中間電圧点71
a、及び前記高インピーダンスを通して直流高電圧電源
6の負極に流れる。この結果、前記高インピーダンスの
電圧ドロップは正バイアス電源7の正バイアス電圧以上
になり、制御グリッド4とフィラメント3間は逆バイア
ス、つまり自己逆バイアスされ、カットオフである。ま
た、半導体スイッチ8がオンのときには、半導体スイッ
チ8を通して抵抗71の中間電圧点71aは前記基準電
位に接続されるので、フィラメント3はほぼ基準電位と
なり、制御グリッド4とフィラメント3間は順バイアス
され、電子管はオンする。
【0027】 なお、以上の実施例では、いずれも制御
グリッド4だけを持つ3極電子管について述べたが、更
に遮蔽グリッドを有する4極電子管、4極電子管に更に
抑制グリッドを備えた5極電子管などの制御グリッドに
も同様に本発明を適用することができる。
【0028】
【発明の効果】 以上述べたように本発明では、別途負
バイアス電源を用いることなく電子管をオンからオフに
し、そのオフ状態を維持できるので回路構成を簡単にで
きると同時に経済性に優れる。また、請求項2ないし5
によれば、半導体スイッチの駆動電源を用いることな
く、半導体スイッチのオンにより制御グリッドとフィラ
メント間に電圧を印加し、電子管をオンさせることがで
きるので、さらに経済性に優れる。さらに、請求項6に
よれば電子管のカットオフ電圧の影響を除去できるので
耐圧の低い半導体スイッチを用いることが可能になり、
より一層経済性に優れる。
【図面の簡単な説明】
【図1】 本発明に係る電子管装置の実施の態様を示す
図である。
【図2】 本発明に係る電子管装置の一実施例を示す図
である。
【図3】 本発明に係る電子管装置の他の実施例を示す
図である。
【図4】 本発明に係る電子管装置の他の実施例を示す
図である。
【図5】 本発明に係る電子管装置に用いられる駆動回
路の例を示す図である。
【図6】 本発明に係る電子管装置の他の実施例を示す
図である。
【図7】 本発明に係る電子管装置の他の実施例を示す
図である。
【図8】 従来の電子管装置の一例を示す図である。
【符号の説明】 【符号の説明】
1・・・電子管の管球 2・・・
アノード 3・・・フィラメント 4・・・
制御グリッド 5・・・フィラメントトランス 5s・・フィラメントトランスの2次巻線 5a・・
2次巻線5sの中点5 6・・・直流高電圧電源 7・・・正バイアス電源 8・・・
半導体スイッチ 21・・フィラメントトランス5の第3の巻線 22・・整流回路 23・・
コンデンサ 24、26・・抵抗器 25・・
フォトトランジスタ 27・・光ファイバ 28・・
制御回路 29・・定電圧ダイオード 31・・高周波インバータ回路 32・・
パルストランス 33・・整流回路 34・・
コンデンサ 35、36・・・抵抗器 41・・コッククロフト・ウォルトン回路 42・・昇圧用トランス 43・・
抵抗器 44・・定電圧ダイオード 51・・高周波発振器 52・・
絶縁パルストランス 71・・抵抗器71 71a・
・中間電圧点

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 アノード、フィラメント、制御グリッド
    を有する電子管と、その前記制御グリッドに正のバイア
    ス電圧を与える正バイアス電源と、前記アノードとフィ
    ラメント間に直流高電圧を印加する直流高電圧電源と、
    前記フィラメントに加熱電流を供給するフィラメントト
    ランスとを備えた電子管装置において、 前記直流高電圧電源の負極と前記正バイアス電源の負極
    とが一緒に共通に接続された基準電位点と前記フィラメ
    ントの一端又は前記フィラメントトランスの2次側中間
    電圧点との間に半導体スイッチを接続し、この半導体ス
    イッチをオン、オフさせることにより、前記電子管をオ
    ン、カットオフさせることを特徴とする電子管装置。
  2. 【請求項2】 請求項1において、 前記正バイアス電源の正バイアス電圧を、前記フィラメ
    ントトランスの第3の巻線の電圧から生成することを特
    徴とする電子管装置。
  3. 【請求項3】 請求項1又は請求項2において、 前記半導体スイッチは、接地電位側にある制御回路から
    光ファイバ又は信号絶縁トランスを通して得られる駆動
    信号によりオンして、前記電子管をオンさせることを特
    徴とする電子管装置。
  4. 【請求項4】 請求項1において、 前記正バイアス電源を接地電位側からオンオフできるよ
    うにし、またその正バイアス電圧を抵抗で分圧し、その
    分圧した電圧を前記半導体スイッチの制御端子に印加し
    てその半導体スイッチをオンさせて、前記電子管をオン
    させることを特徴とする電子管装置。
  5. 【請求項5】 請求項1において、 前記直流高電圧電源はコッククロフト・ウォルトン回路
    であり、前記正バイアス電圧は前記コッククロフト・ウ
    ォルトン回路における電子管のフィラメント側のコンデ
    ンサの両端の電圧から生成されたことを特徴とする電子
    管装置。
  6. 【請求項6】 請求項1ないし請求項3、請求項5のい
    ずれかにおいて、 前記半導体スイッチと並列に、前記正バイアス電源の正
    バイアス電圧と電子管のカットオフ電圧との和以上のゼ
    ナー電圧又はアバランシェ電圧のような定電圧を呈する
    電気特性を持つ定電圧素子を備えたことを特徴とする電
    子管装置。
JP2001288142A 2001-09-21 2001-09-21 電子管装置 Expired - Fee Related JP3922524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001288142A JP3922524B2 (ja) 2001-09-21 2001-09-21 電子管装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001288142A JP3922524B2 (ja) 2001-09-21 2001-09-21 電子管装置

Publications (2)

Publication Number Publication Date
JP2003100223A true JP2003100223A (ja) 2003-04-04
JP3922524B2 JP3922524B2 (ja) 2007-05-30

Family

ID=19110839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001288142A Expired - Fee Related JP3922524B2 (ja) 2001-09-21 2001-09-21 電子管装置

Country Status (1)

Country Link
JP (1) JP3922524B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033411A (ja) * 2010-07-30 2012-02-16 Rigaku Corp 電子放出装置の電流制御装置
CN105629108A (zh) * 2015-12-30 2016-06-01 哈尔滨工业大学 模拟阴极与推力器耦合工作的阴极独立实验电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6564120B1 (ja) 2018-11-13 2019-08-21 株式会社オリジン X線管制御装置、x線発生装置及びx線管制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033411A (ja) * 2010-07-30 2012-02-16 Rigaku Corp 電子放出装置の電流制御装置
CN105629108A (zh) * 2015-12-30 2016-06-01 哈尔滨工业大学 模拟阴极与推力器耦合工作的阴极独立实验电路

Also Published As

Publication number Publication date
JP3922524B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
JP2001025243A (ja) スイッチング電源装置
KR100270897B1 (ko) 전자식 안정기
US3238415A (en) Electric arc control circuit
US11356029B2 (en) Rectifying circuit and switched-mode power supply incorporating rectifying circuit
US7432664B2 (en) Circuit for powering a high intensity discharge lamp
US7791905B2 (en) Electrical DC-DC power converter with magnetically coupled switch control circuit
US9192036B2 (en) Power apparatus for X-ray tube, power system with the power apparatus, and method of operating the same
JP6942269B2 (ja) 電力変換装置
JP3922524B2 (ja) 電子管装置
JP3970658B2 (ja) マイクロ波管用電源装置
US7894217B2 (en) DC to DC converter
CN210536518U (zh) 高压辅助电源及高压辅助电源控制系统
US10917088B1 (en) Power conversion device
US7034472B2 (en) Power supply apparatus for traveling-wave tube which eliminates high voltage relay
JP2018074619A (ja) ゲートパルス発生回路およびパルス電源装置
JP2006228676A (ja) 放電灯点灯装置
KR101545253B1 (ko) 계자 방전 저항 없는 발전기의 출력 전압 제어 장치
JP3743141B2 (ja) パルス発生装置および放電灯点灯装置
KR100309771B1 (ko) 형광표시관의 전원회로
Muktadir et al. Variable HVDC supply using fly back transformer with several protective features to the output power BJT/MOSFET
JPS6176071A (ja) 中性粒子入射装置用電源装置
US9831795B2 (en) Synchronous rectifier
JP3621837B2 (ja) 中性粒子入射装置のイオン源用イオン生成電源
Rahman Study of Miniature HV power supplies/devices & its circuitry-a widely usable technology in near future.
Barsoum et al. An Adjustable HVDC Power Supply using Integrated High Voltage Transformer with Some Protective & Controlling Features.

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees