JP2003100203A

JP2003100203A - 電子源及び画像形成装置の製造方法

Info

Publication number: JP2003100203A
Application number: JP2001294928A
Authority: JP
Inventors: Michiyo Nishimura; 三千代西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-09-26
Filing date: 2001-09-26
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】電子ビーム径が小さい電子放出素子による高
精細な電子源を歩留まりよく作製することが可能な電子
源を提供することにあり、さらにそのような電子源を利
用して画質の良好で高精細な画像形成装置を提供する。【解決手段】ショート欠陥１１であった場合に、カソ
ード電極ライン５２の一部のリペア領域１２が切断され
カソード電極ライン５２を部分的にフローティングにす
ることにより、ショート欠陥１１に最近接の電子放出部
では、その電界の方向が逆となるため電子放出自体を防
ぐことができる。つまり、不要な電子ビームは防ぐこと
ができ、所望の設計通りのビーム径が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源及び画像形
成装置の製造方法に関するものである。

【０００２】

【従来の技術】従来、電子源を画像形成装置に応用する
ために、各種の電子放出素子が利用されている。

【０００３】電子源を画像形成装置に応用するには、蛍
光体を十分な輝度で発光させる放出電流が必要である。
また、近来、ディスプレイの高精細化が重要となってい
るが、そのためには蛍光体に照射される電子ビームの径
が小さいものである事が要求される。そして製造し易い
という事が重要である。

【０００４】従来の電子放出素子の典型例としては、Ｆ
Ｅ型の例としてＳｐｉｎｄｔ型の電子放出素子がある。
Ｓｐｉｎｄｔ型では、放出点としてマイクロチップが形
成され、その先端から電子が放出される構成が一般的で
あり、蛍光体を発光させるために放出電流密度を大きく
すると、電子放出部の熱的な破壊を誘起し、ＦＥ型素子
の寿命を制限することになる。また、先端から放出され
た電子は、ゲート電極で形成された電場によって広がる
傾向があり、ビーム径を小さくできないという欠点があ
る。

【０００５】このようなＦＥ型素子の欠点を克服するた
めの、電子放出素子が種々提案されている。

【０００６】電子ビーム径を小さくする例としては、Ｓ
ｐｉｎｄｔ型のようなマイクロチップを形成しない方法
がある。たとえば、特開平８−０９６７０３号公報、特
開平８−０９６７０４号公報に記載されたものがある。

【０００７】この例は、孔内に配置した薄膜から電子放
出を行わせるため、電子放出面上に平坦な等電位面が形
成され電子ビームの広がりが小さくなるという利点があ
る。

【０００８】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低電圧駆動が図れる。また
製造方法が比較的に簡易であるという利点もある。

【０００９】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。

【００１０】また、このような電子放出素子は、画像形
成装置の高精細化に期待される。

【００１１】一方、画像形成装置としての応用には、そ
の表示性能を高めるために、電子源として特性の均一化
が求められる。また、高画素になればなるほど、その歩
留まりを向上するための工夫が求められる。特に、歩留
まりを向上するためには、欠陥個所を修復するためのリ
ペアする工程（以下、リペア工程とも言う）が必要とな
る。

【００１２】従来、電子源に対しても、リペア工程が利
用されている。例えば、特開平１０−３１３２７３７号
公報に記載されたものがある。

【００１３】さらに、図１２、図１３に特開２００１−
３５４２３号公報に開示された例を示す。これは、幹配
線に接続した枝配線を供えた電子源であり、電気的な欠
陥個所の枝配線を分離するものである。

【００１４】また、図１４にＵＳ５５４２８６６号に開
示された例を示す。これは、ゲート電極の一部を切断す
るものである。

【００１５】以上のように、リペア工程にも各種の方法
があるが、その工程は、電子源の特性を確保しながら行
う必要があり、電子放出素子の種類によっては、別の問
題点が発生する場合も考えられる。また、高精細化に対
応できるリペア工程の開発が必要とされるが、これまで
の方法では、必ずしも十分ではない。

【００１６】

【発明が解決しようとする課題】本発明は上記の従来技
術の課題を解決するためになされたもので、その目的と
するところは、電子ビーム径が小さい電子放出素子によ
る高精細な電子源を歩留まりよく作製することが可能な
電子源を提供することにあり、さらにそのような電子源
を利用して画質の良好で高精細な画像形成装置を提供す
ることにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造方法にあっては、基板上にカソ
ード電極、絶縁層、ゲート電極が順次積層され、前記絶
縁層及びゲート電極を貫通した微細な開口内に電子放出
材を有する電子源の製造方法において、前記電子放出材
のショート欠陥を検出する工程と、前記電子放出材のシ
ョート欠陥をリペアする工程と、を有し、前記リペアす
る工程では、前記カソード電極を部分的に電気的に分離
することを特徴とする。

【００１８】前記分離されたカソード電極の領域が、前
記ゲート電極と容量結合していることが好適である。

【００１９】電子放出部は、複数の開口を一群とした複
数群の放出領域からなり、前記リペアする工程は、複数
の開口の一群を一単位として行われることが好適であ
る。

【００２０】前記リペアする工程が、レーザリペアであ
り、該レーザリペアのレーザ光が、前記基板の前記カソ
ード電極が積層された側と反対の裏面より照射されるこ
とが好適である。

【００２１】前記カソード電極のリペアによる分離部分
では、前記絶縁層が選択的に取り除かれていることが好
適である。

【００２２】前記カソード電極のリペアによる分離部分
が、周期の異なる開口により形成された中空構造である
ことが好適である。

【００２３】前記電子放出材が、カーボンを主材料とす
る薄膜であることが好適である。

【００２４】電子源基板上で、ゲート電極がゲート電極
配線に接続され、カソード電極がカソード電極配線に接
続され、マトリクス配線したことが好適である。

【００２５】本発明の画像形成装置の製造方法にあって
は、上記の電子源の製造方法で製造される電子源と、該
電子源から放出された電子によって画像を形成する画像
形成部材と、を備えることを特徴とする。

【００２６】前記画像成部材は、電子の衝突によって発
光する蛍光体であることが好適である。

【００２７】前記画像形成装置の組み立て後に、前記リ
ペアする工程を有することが好適である。

【００２８】したがって、本発明による電子源及び画像
形成装置の製造方法では高精細化が図れる。また、電子
源、画像形成装置が歩留まりよく製造可能となる。

【００２９】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００３０】図１〜図１１を参照して、実施の形態に係
る電子源及び画像形成装置の製造方法について説明す
る。

【００３１】図１は本実施の形態の電子源を示す模式図
であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）
におけるＡ−Ａ’の断面図である。

【００３２】図１、図２において、１は基板（電子源基
板５１の一部である）、２はカソード電極（カソード電
極ライン５２の一部である）、３は絶縁層、４はゲート
電極（ゲート電極ライン５３の一部である）であり、５
は電子放出材、５１は電子源基板、５２はカソード電極
ライン、５３はゲート電極ライン、１１はショート欠
陥、１２はリペア領域である。

【００３３】図２は、本実施の形態に適用される電子放
出素子の一例を示す図であり、駆動状態における電子放
出の概要を示している。図２（ａ）は図２（ｂ）におけ
るＡ−Ａ’の断面図あり、単一素子の断面図である。図
２（ｂ）は平面図である。平面図では、単一素子を４×
３で配置してあるが、その数、配置はこれに限らない。

【００３４】カソード電極２にはＶｇが、ゲート電極４
にはＶｇが与えられ、駆動電圧Ｖｇ−Ｖｃが電源６によ
り与えられる。通常は、Ｖｃ＝０Ｖで、その場合には駆
動電圧はＶｇとなる。

【００３５】７は電子放出素子の上方配置されたアノー
ド電極であり、アノード電圧Ｖａが高圧電源８により与
えられる。アノード電極７では電子が補足され、電子放
出電流Ｉｅが検出される。アノード電極７が蛍光体を配
している場合、電子ビームの到達した領域でその電流に
応じた発光強度が得られる。

【００３６】基板１は、石英ガラス、Ｎａ等の不純物含
有量を減少させたガラス、青板ガラス、シリコン基板、
あるいは、シリコン基板等にスパッタ法等によりＳｉＯ
₂を積層した積層体、アルミナ等セラミックスの絶縁性
基板、などが使用される。

【００３７】ただし、本実施の形態による電子源基板
は、リペア工程の際に利用するレーザ光を吸収するもの
であると、基板裏面からのリペアができないため不適で
ある。

【００３８】カソード電極２は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。

【００３９】カソード電極２の材料は、リペア工程を考
慮して、選択されることが望ましい。カソード電極２の
厚さとしては、数十ｎｍから数ｍｍの範囲で設定される
が、リペア工程を考慮すると、少なくともリペア領域で
は、薄膜であることが好ましくは数十ｎｍから数μｍの
範囲で選択される。

【００４０】また、カソード電極２は組成、膜厚の違う
多層構成にしてもよい。

【００４１】絶縁層３は、スパッタ法等の一般的な真空
成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さと
しては、数ｎｍから数μｍの範囲で設定される。望まし
い材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂Ｏ₃，ＣａＦな
どの高電界に絶えられる耐圧の高い材料が望ましい。

【００４２】ゲート電極４は、カソード電極２と同様に
導電性を有しており、蒸着法、スパッタ法等の一般的真
空成膜技術、フォトリソグラフィー技術により形成され
る。ゲート電極４の膜厚、材料は、適宜選択される。

【００４３】電子放出材５は、蒸着法、スパッタ法、プ
ラズマＣＶＤ法等の一般的成膜技術などで形成される。
電子放出材５の材料はなんでもよいが、電子を放出させ
るのに必要な電界が低くできる材料がよい。放出電界が
〜１×１０⁷Ｖ／ｍ以下であれば、駆動電圧は十数Ｖか
ら数１０Ｖ程度に低減でき好ましい。そのためには、炭
素および炭素化合物材料が好ましく、さらに、仕事関数
の低いダイヤモンド薄膜、ダイヤモンドライクカーボン
等は好ましい。電子放出材５の膜厚としては、数ｎｍか
ら数百ｎｍの範囲で設定される。

【００４４】電子放出素子には、複数の開口が形成さ
れ、その内部に電子放出材５が配される。

【００４５】開口の大きさは、ビーム径の大きさを大き
く左右する因子であり重要である。好ましくは、数１０
０ｎｍから数十μｍである。さらに好ましくは、１００
ｎｍから１μｍである。

【００４６】本実施の形態の電子源に利用する電子放出
素子は、積層を繰り返した非常に単純な構成であり、製
造プロセスが容易であり、歩留まり良く製造できる。

【００４７】本実施の形態による電子放出素子における
リペア工程で高精細電子源を構成可能となるための説明
図を図４と比較して図３に示す。

【００４８】図３は本実施の形態によるリペア工程後の
駆動時の図であり、リペアによりカソード電極２を電気
的に分離した場合であり、図４は従来技術のようにゲー
ト電極４を電気的に分離した場合であり、例えば図１４
で示したようなリペアに相当する。

【００４９】本実施の形態による電子放出素子では、カ
ソード電極２とゲート電極４とは、絶縁層３を介して対
向して積層されるため、絶縁層３の膜厚、面積に応じた
一定の容量を有して電気的に結合された状態とみること
ができる。また、絶縁層３は、駆動電圧Ｖｇを低くする
ために膜厚を薄くする必要があり、その容量は大きい。

【００５０】したがって、リペアが行われた後には、フ
ローティングになった領域は、対向する電位と連動した
電位となる。すると、カソード電極２の分離した領域の
隣接した電子放出部では、電界分布が異なる。

【００５１】一方、図４では、ゲート電極４上部にカソ
ード電位Ｖｃが現れるので、隣接して放出されたビーム
は方向をかえる可能性がある。それに比較し、図３で
は、電界分布は、開口の内側で変化するため、隣接する
電子放出部ではその影響がない。

【００５２】さらに、図４では、ショート欠陥１１に最
近接の電子放出部からの電子が放出する可能性がある
が、図３では、ショート欠陥１１に最近接の電子放出部
では、その電界の方向が逆となるため電子放出自体を防
ぐことができる。

【００５３】これにより、本実施の形態によるリペアで
は不要な電子ビームは防ぐことができ、所望の設計通り
のビーム径が得られる。

【００５４】図５に本実施の形態による電子源及び画像
形成装置の製造方法のフローチャートを示す。

【００５５】本実施の形態においては、電気的にオープ
ンな欠陥は対象とせず、電気的に短絡した領域（ショー
ト欠陥１１）をリペアするものである。短絡した領域で
は、電流が流れてその領域で電圧降下が起こり、所望の
電子放出部に規定された電圧Ｖｇを与えることができな
くなり、電子放出量が低下することが考えられる。

【００５６】まず、本実施の形態では、マトリクス配線
の電子源を作製する（Ｓ１）。次に、電子源基板を作製
する（Ｓ２）。

【００５７】本実施の形態によるリペアを行うために
は、ショート欠陥１１を検出する工程が必要であり、通
常は、ゲート電極４―カソード電極２間の抵抗測定と、
外観検査等と組み合わせることが必要となる。

【００５８】このため、ショート欠陥１１を検出する工
程として、ゲート電極４―カソード電極２間の抵抗測定
を行う（Ｓ３）。外観検査等も組み合わせて行う。

【００５９】そして、まず、欠陥を検出し、ショート欠
陥１１かオープン欠陥かを判別する（Ｓ４）。

【００６０】そして、ショート欠陥１１であった場合
に、欠陥個所を修復するためのリペアする工程としてリ
ペア領域１２を削除するようなリペアをする（Ｓ５）。

【００６１】本実施の形態によるリペアは、カソード電
極２を部分的にフローティングにするために、カソード
電極２の一部のリペア領域１２が切断されるが、その手
法はなんでもよい。ただし、本実施の形態においては、
通常、基板１の直上であり積層構造の最下層であるカソ
ード電極２を分離するものであり、工夫が必要となる。

【００６２】レーザを使用したレーザリペアであれば、
基板１の材質を選択すれば、基板１の裏面（カソード電
極２が積層された側と反対側）からカソード電極２の分
離が、比較的に簡単に行うことができる。例えば、基板
１がガラスであれば、一般のレーザ加工に使用される、
ＹＡＧレーザ、ＣＯ２レーザなどが使用できる。

【００６３】さらに基板１裏面からのリペアでは、絶縁
層３が取り除かれている方が、レーザの出力をさげるこ
とができ有用である。さらに、それにより、ゲート電極
４および、隣接の電子放出部の変質を抑えて、特性の劣
化を最小限にすることができ有用である。

【００６４】また、本実施の形態において、リペア工程
はどの段階で行うこともできる。特に、電子放出材５に
よるショート欠陥１１が発生する可能性が高いためこと
から、電子源基板作製後は有用である。また、本実施の
形態では、基板１裏面からのリペアであれば画像形成装
置組み立て後であってもリペアが可能である。

【００６５】そこで、本実施の形態では、さらに、画像
形成装置を作製し（Ｓ６）、その後に再度欠陥を検出
し、ショート欠陥１１かオープン欠陥かを判別し（Ｓ
７）、ショート欠陥１１であった場合に、リペアする
（Ｓ８）。

【００６６】次に、図６〜図９に本実施の形態を適用可
能な電子源、さらに画像形成装置の一例を示した。

【００６７】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置の場合を説明す
る。

【００６８】図６において、６１は電子源基体、６２は
Ｘ方向配線、６３はＹ方向配線である。

【００６９】ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ
２，…Ｄｘｍからなる。配線の材料、膜厚、幅は、適宜
設計される。Ｙ方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄ
ｙｎのｎ本の配線よりなる。

【００７０】本実施の形態の電子源では、Ｘ方向配線６
２は、カソード電極２と接続され、カソード電極ライン
５２となり、Ｙ方向配線６３はゲート電極４と接続され
ゲート電極ライン５３となるのが一般的であるが、逆の
組み合わせもよい。

【００７１】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子の行を、選択するための走査信号を印加する
不図示の走査信号印加手段が接続される。一方、Ｙ方向
配線６３には、Ｙ方向に配列した電子放出素子の各列を
入力信号に応じて、変調するための不図示の変調信号発
生手段が接続される。各電子放出素子に印加される駆動
電圧は、当該素子に印加される走査信号と変調信号の差
電圧として供給される。

【００７２】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００７３】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図７を用いて説
明する。図７は、画像形成装置の表示パネルの一例を示
す模式図である。

【００７４】図７において、７１は電子放出素子、８１
は電子放出素子７１を複数配した電子源基板、９１は電
子源基板８１を固定したリアプレート、９６はガラス基
体９３の内面に蛍光膜９４とメタルバック９５等が形成
されたフェースプレートである。９２は、支持枠であ
り、該支持枠９２には、リアプレート９１、フェースプ
レート９６がフリットガラスなどを用いて接続される。

【００７５】外囲器（パネル）９８は、上述の如く、フ
ェースプレート９６、支持枠９２、リアプレート９１で
構成される。リアプレート９１は主に基板８１の強度を
補強する目的で設けられるため、基板８１自体で十分な
強度を持つ場合は別体のリアプレート９１は不要とする
ことができ、基板８１とリアプレート９１が一体構成の
部材であっても構わない。

【００７６】支持枠９２の蛍光膜９４とメタルバック９
５とをその内側表面に配置したフェースプレート９６と
リアプレート９１と支持枠９２とが接合する接着面にフ
リットガラスを塗布し、フェースプレート９６と支持枠
９２とリアプレート９１とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。

【００７７】上述した外囲器９８は、本発明の一実施態
様であり、限定されるものではなく、種々のものが採用
できる。

【００７８】また、図８にフェースプレート９６に形成
された蛍光膜９４を模式図で示す。蛍光膜９４は、モノ
クロームの場合は蛍光体８５のみから構成することがで
きる。カラーの蛍光膜の場合は、ブラックストライプ、
ブラックマトリクスなどと呼ばれる黒色導電材８６と蛍
光体８５とから構成することができる。

【００７９】次に、封着工程を施した外囲器（パネル）
９８は真空に排気され、封止され必要に応じてゲッター
処理等が行われる。

【００８０】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜
Ｄｙｎを介して電圧を印加することにより、電子放出が
生ずる。

【００８１】高圧端子９７を介してメタルバック９５に
高圧を印加し、電子ビームを加速する。加速された電子
は、蛍光膜９４に衝突し、発光が生じて画像が形成され
る。

【００８２】図９はＮＴＳＣ方式のテレビ信号に応じて
表示を行うための駆動回路の一例を示すブロック図を示
す。

【００８３】走査回路１３０２について説明する。同回
路は、内部にＭ個のスイッチング素子を備えたもので
（図中，Ｓ１乃至Ｓｍで模式的に示している）ある。各
スイッチング素子は、０Ｖもしくは直流電圧源Ｖｘ２の
いずれか一方を選択し、表示パネル１３０１の端子Ｄｘ
１乃至Ｄｘｍと電気的に接続される。

【００８４】Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１３０３が出力する制御信号Ｔｓｃａｎに基づい
て動作するものであり、例えばＦＥＴのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。

【００８５】直流電圧源Ｖｘ２は、電子放出素子の特性
に基づき設定されている。

【００８６】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路１３０３は、
同期信号分離回路１３０６より送られる同期信号Ｔｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔお
よびＴｍｒｙの各制御信号を発生する。

【００８７】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。同期信
号分離回路１３０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号
と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に
入力される。

【００８８】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジ
スタ１３０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ１３０４より出力される。

【００８９】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１３０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変
調信号発生器１３０７に入力される。

【００９０】変調信号発生器１３０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて本実施の形態の電子
放出素子の各々を適切に駆動変調する為の信号源であ
り、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じ
て表示パネル１３０１内の本発明の電子放出素子に印加
される。

【００９１】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。

【００９２】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１３０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。

【００９３】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【００９４】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【００９５】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには１３０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
１３０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器１３０７に用いられる回路が若干
異なったものとなる。

【００９６】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１３０７には、例えばＤ／Ａ変
換回路を用い、必要に応じて増幅回路などを付加する。
パルス幅変調方式の場合、変調信号発生器１３０７に
は、例えば高速の発振器および発振器の出力する波数を
計数する計数器（カウンタ）及び計数器の出力値と前記
メモリの出力値を比較する比較器（コンパレータ）を組
み合せた回路を用いる。必要に応じて、比較器の出力す
るパルス幅変調された変調信号を本発明の電子電子放出
素子の駆動電圧にまで電圧増幅するための増幅器を付加
することもできる。

【００９７】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて本発明の電子電子放出素子の
駆動電圧まで電圧増幅するための増幅器を付加すること
もできる。

【００９８】ここで述べた画像形成装置の構成は、本実
施の形態の画像形成装置の一例であり、本発明の技術思
想に基づいて種々の変形が可能である。入力信号につい
ては、ＮＴＳＣ方式を挙げたが入力信号はこれに限られ
るものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これ
よりも、多数の走査線からなるＴＶ信号（例えば、ＭＵ
ＳＥ方式をはじめとする高品位ＴＶ）方式をも採用でき
る。

【００９９】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１００】

【実施例】以下、実施例を詳細に説明する。

【０１０１】［第１実施例］図１に第１実施例の電子源
の図を示す。本実施例では、電子源の１素子を構成する
電子放出部は４つの群で構成されている。

【０１０２】図１（ａ）中の破線で示した、４つの群お
よびその外周部は絶縁層が取り除かれ中空となってい
る。

【０１０３】本実施例の電子源の作製方法を簡単に説明
する。

【０１０４】（工程１）ガラス基板１に、カソード電極
ライン５２として厚さ２００ｎｍのＴａを堆積させ、カ
ソード電極ライン５２を形成する。図中破線の領域にマ
スクを形成した後、絶縁層３として厚さ１μｍのＳｉＯ
₂を形成した後、絶縁層３の突出部分をＣＭＰ法で研磨
除去した。さらにゲート電極ライン５３として厚さ１０
０ｎｍのＴａを堆積した後、マスクを溶解させて中空構
造を形成した。

【０１０５】（工程２）フォトリソグラフィー法および
エッチングを利用して開口径ｗ＝２μｍ、周期５μｍの
複数個の開口を形成した。

【０１０６】（工程３）プラズマＣＶＤ法でダイヤモン
ドライクカーボンの電子放出材５を１００ｎｍ程度堆積
させた後に工程２のマスクを除去し図１の電子源を作成
した。

【０１０７】（工程４）カソード電極ライン５２とゲー
ト電極ライン５３の間の抵抗を測定し、ショート欠陥１
１を検出した。また、その後、光学顕微鏡での観察で、
電子放出材積層が異常であることを発見した。

【０１０８】（工程５）ショート欠陥１１を含むリペア
領域１２を、基板裏面よりレーザリペア装置で切断し
た。

【０１０９】再び、抵抗測定を行い、ショート欠陥がリ
ペアされていることを確認した。

【０１１０】さらに、本電子源基板では、ショート欠陥
部分は、電子放出量が若干低減したが、他の部分には電
子ビーム特性の影響はなかった。

【０１１１】［第２実施例］図１０に第２実施例の電子
源の図を示す。本実施例では電子放出素子が４群に分か
れているのは第１実施例と同じだが、主たるカソード電
極ライン５２（幹配線）と各群が別の配線（枝配線）で
接続されている。

【０１１２】本電子源では、リペア領域は各群と接続さ
れる別の配線（枝配線）を切断するだけでよく、１箇所
でまた短く済み、第１実施例と同様の効果が得られる。
また、幹配線は厚くすることができ、寄生抵抗を小さく
できる効果がある。

【０１１３】［実施例３］図１１に第３実施例の電子源
の図を示す。本実施例は、第１実施例と同様の効果を得
るための、別の電子源の構成例であり、リペア領域のた
めに絶縁層３の取り除かれた中空構造を得るための工夫
がされている。

【０１１４】本実施例の作製方法を説明する。

【０１１５】（工程１）ガラス基板１に、カソード電極
ライン５２として厚さ２００ｎｍのＴａを堆積させ、カ
ソード電極ライン５２を形成する。絶縁層３として厚さ
０．８μｍのＳｉＯ₂を、さらにゲート電極ライン５３
として厚さ１００ｎｍのＴａを堆積する。

【０１１６】（工程２）フォトリソグラフィー法および
エッチングを利用して、放出群となるべく、開口径ｗ＝
１μｍ、周期１．２μｍの複数個の開口と、境界領域に
周期０．４μｍの図１１（ａ）に示す平面図の開口を形
成した。

【０１１７】（工程３）プラズマＣＶＤ法でダイヤモン
ドライクカーボンの電子放出材５を１００ｎｍ程度堆積
させた後に工程２のマスクを除去した。

【０１１８】さらに、絶縁層３のＳｉＯ₂を、フッ酸処
理で０．４μｍエッチングしたところ、図１１（ｂ）で
示すように、周期の小さい境界領域は絶縁層３が取り除
かれて中空となり、放出群の内部は絶縁層３が残る構成
となった。

【０１１９】（工程４）、（工程５）は第１実施例と同
じである。

【０１２０】本実施例の電子源では、電子放出群の境界
となる領域としては、開口のピッチを変えるだけでよい
ため作製方法が簡単となる。また、同一の面積であれ
ば、第１実施例より開口を多数配置でき、そのため、電
子放出特性を向上できる、あるいは、より高精細な電子
源を作製することができる。

【０１２１】［実施例４］次に、第１実施例の電子源を
用いて、画像形成装置を構成後にリペア行う実施例を示
す。

【０１２２】本実施例の電子源の作製方法を簡単に説明
する。

【０１２３】（工程１）、（工程２）、（工程３）は第
１実施例と同じであり電子源基板を作製した。

【０１２４】（工程４）フェースプレート、支持枠、ほ
かの部材で図７に示す画像形成装置を構成し、作製した
外囲器９８を真空排気し、電子源特性のチェックとし
て、抵抗測定を行い、ショート欠陥部分を特定し、さら
に電子放出の電子ビームパターンから、ショート欠陥の
発生個所を特定した。

【０１２５】（工程５）ショート欠陥１１を含むカソー
ド電極ライン５２の領域１２を、基板５１の裏面よりレ
ーザリペア装置で切断した。

【０１２６】再び、抵抗測定を行い、ショート欠陥１１
がリペアされていることを確認した。

【０１２７】（工程６）排気管を封止し、ゲッタ処理等
を行い、画像形成装置を完成させた。

【０１２８】作製した画像形成装置を表示させたとこ
ろ、ダーク欠陥のない画像形成装置が構成できた。

【０１２９】以上の工程では、画像形成装置組み立て後
にリペアを行うことにより、歩留まりを向上することが
できる。

【０１３０】また、リペア以外の方法として特性のよい
電子源の部分を電気的に分離し、輝度のばらつきを小さ
くすることも可能であり、それにより、表示性能を向上
させることも可能である。

【０１３１】

【発明の効果】以上説明したように、本発明は、電子ビ
ーム径が小さく、製造プロセスが容易で、低電圧で高効
率な電子放出が可能な電子放出素子を電子源として構成
し、その性能を劣化させることなく、歩留まりを上げる
ことができる。

【０１３２】また、このような電子源を画像形成装置に
適用すると、性能に優れた画像形成装置を実現できる。

【図面の簡単な説明】

【図１】実施の形態の電子源の構成を示す図である。

【図２】実施の形態における電子放出素子の一例を示す
図である。

【図３】実施の形態の示す電子源のリペア後の電子ビー
ムを説明する図である。

【図４】比較例として示す電子源のリペア後の電子ビー
ムを説明する図である。

【図５】実施の形態の電子源の製造方法の一例を示すフ
ローチャート図である。

【図６】実施の形態による単純マトリクス配置の電子源
を示す概略構成図である。

【図７】実施の形態に適用可能な単純マトリクス配置の
電子源を用いた画像形成装置を示す概略構成図である。

【図８】実施の形態に適用可能な画像形成装置における
蛍光膜を示す図である。

【図９】実施の形態に係る画像形成装置の駆動の図であ
る。

【図１０】第２実施例の電子源を示す図である。

【図１１】第３実施例の電子源を示す図である。

【図１２】従来技術の電子源のリペア方法を示した図で
ある。

【図１３】従来技術の電子源のリペア方法を示した図で
ある。

【図１４】従来技術の電子源のリペア方法を示した図で
ある。

【符号の説明】

１基板２カソード電極３絶縁層４ゲート電極５電子放出材６駆動電源７アノード電極８高圧電源１１ショート欠陥１２リペア領域５１，６１，８１電子源基板５２カソード電極ライン５３ゲート電極ライン６２Ｘ方向配線６３Ｙ方向配線８５蛍光体８６黒色導電材９１リアプレート９２支持枠９３ガラス基体９４蛍光膜９５メタルバック９６フェースプレート９８外囲器

Claims

【特許請求の範囲】

【請求項１】基板上にカソード電極、絶縁層、ゲート電
極が順次積層され、前記絶縁層及びゲート電極を貫通し
た微細な開口内に電子放出材を有する電子源の製造方法
において、前記電子放出材のショート欠陥を検出する工程と、前記電子放出材のショート欠陥をリペアする工程と、を
有し、前記リペアする工程では、前記カソード電極を部分的に
電気的に分離することを特徴とする電子源の製造方法。
【請求項２】前記分離されたカソード電極の領域が、前
記ゲート電極と容量結合していることを特徴とする請求
項１に記載の電子源の製造方法。
【請求項３】電子放出部は、複数の開口を一群とした複
数群の放出領域からなり、前記リペアする工程は、複数の開口の一群を一単位とし
て行われることを特徴とする請求項１又は２に記載の電
子源の製造方法。
【請求項４】前記リペアする工程が、レーザリペアであ
り、該レーザリペアのレーザ光が、前記基板の前記カソード
電極が積層された側と反対の裏面より照射されることを
特徴とする請求項１、２又は３に記載の電子源の製造方
法。
【請求項５】前記カソード電極のリペアによる分離部分
では、前記絶縁層が選択的に取り除かれていることを特
徴とする請求項１乃至４のいずれか１項に記載の電子源
の製造方法。
【請求項６】前記カソード電極のリペアによる分離部分
が、周期の異なる開口により形成された中空構造である
ことを特徴とする請求項１乃至４のいずれか１項に記載
の電子源の製造方法。
【請求項７】前記電子放出材が、カーボンを主材料とす
る薄膜であることを特徴とする請求項１乃至６のいずれ
か１項に記載の電子源の製造方法。
【請求項８】電子源基板上で、ゲート電極がゲート電極
配線に接続され、カソード電極がカソード電極配線に接
続され、マトリクス配線したことを特徴とする請求項１
乃至７のいずれか１項に記載の電子源の製造方法。
【請求項９】請求項１乃至８のいずれか１項に記載の電
子源の製造方法で製造される電子源と、該電子源から放出された電子によって画像を形成する画
像形成部材と、を備えることを特徴とする画像形成装置
の製造方法。
【請求項１０】前記画像成部材は、電子の衝突によって
発光する蛍光体であることを特徴とする請求項９に記載
の画像形成装置の製造方法。
【請求項１１】前記画像形成装置の組み立て後に、前記
リペアする工程を有することを特徴とする請求項９又は
１０に記載の画像形成装置の製造方法。