JP2001273849A - 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子軌道の収束と電子放出効率の向上とを実
現すると共に、エミッタ先端と高電位電極のリーク電流
の低減を実現した電子放出素子、電子源、画像形成装
置、及び電子放出素子の製造方法を提供する。 【解決手段】 ウェットエッチング等により、エミッタ
９先端部分では、エミッタ９及び高電位電極１１の表面
酸化膜８ａ，８ｂがエッチング除去された後は、絶縁層
３の一部が露出して、絶縁層３がエッチングされて、絶
縁層１２となるので、図１（ｅ）に示すように、絶縁層
３がエミッタ９先端部分と高電位電極１１よりも凹んだ
リセス構造が得られ、リセス構造でエミッタ９の先端と
高電位電極１１間の沿面距離を増やすことができ、エミ
ッタ９の先端と高電位電極１１間のリーク電流の低減を
実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、こ
れを用いた電子源、画像形成装置、及び電子放出素子の
製造方法に関するものである。

【０００２】

【従来の技術】従来、特に表示装置等の画像形成装置に
おいては、近年、液晶を用いた平板型表示装置がＣＲＴ
に替わって普及してきたが、自発光型でないため、バッ
クライトを持たなければならない等の問題点があり、自
発光型表示装置が望まれてきた。

【０００３】これに対して、金属に１０⁶Ｖ／ｃｍ以上
の強電界をかけて、金属表面から電子を放出させる電界
放出型（ＦＥ：ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ型）電子
放出素子が、電子源の一つとして注目されている。ＦＥ
型の電子源が実用化されれば、薄型の自発光画像形成装
置が可能となり、消費電力の低減、軽量化にも貢献す
る。

【０００４】縦型ＦＥ型の例としては、突起状エミッタ
が基板から略鉛直方向に円錐あるいは四角錐の形状を呈
すもの、例えばＣ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃ
ａｌＰｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ
ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ
ｗｉｔｈ ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７
６）等に開示されたものが知られている。突起状エミッ
タとゲート電極との間に電圧を印加すると、エミッタの
突起先端の電界が高まり、電子が先端近傍から真空中に
取り出される。

【０００５】

【発明が解決しようとする課題】上記の従来例において
は、電子源からアノード（画像形成装置の場合は、アノ
ードに設けられた画像形成部材としての蛍光体）までの
距離Ｈとアノード電圧Ｖａと電子放出素子の駆動電圧Ｖ
ｆに応じた電子ビームスポット（以下ビーム径と呼ぶ）
が得られる。

【０００６】このビーム径はサブミリメートル程度であ
り、画像形成装置としては十分の解像度を持っている。
しかしながら、画像形成装置においては、近年、より高
精細な解像度が要求されている。

【０００７】そのため、高精細なビーム径を得るための
従来例としては、例えばＦＥ型電子放出素子では、特開
平７−６７１４号公報に開示されているように、電子放
出電極、電子引き出し電極の他に、電子を収束させるた
めの電極を放出部上部に配置し、電子軌道を収束する手
法や、特開平９−６３４６１号公報に開示されているよ
うに、収束電極を電子放出部と同一平面上に配置した構
造等が提案されている。

【０００８】しかし、作製方法の複雑さや、素子面積の
増加、電子放出効率の低下、エミッタ先端と高電位電極
の間でリーク電流が発生する等の問題があった。

【０００９】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
軌道の収束と電子放出効率の向上とを実現すると共に、
エミッタ先端と高電位電極のリーク電流の低減を実現し
た電子放出素子、電子源、画像形成装置、及び電子放出
素子の製造方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子放出素子にあっては、基板上に設けられ
る一対の高電位電極及び低電位電極と、該低電位電極に
電気的に接続された電子放出手段と、を備え、前記電子
放出手段から電子を放出する電子放出素子において、基
板上に設けられた絶縁層の上部及び側壁に、前記電子放
出手段及び前記高電位電極のいずれかをそれぞれ設け、
前記電子放出手段及び前記高電位電極が近接する角部近
傍の前記絶縁層を凹ませたリセス構造を設けたことを特
徴とする。

【００１１】したがって、電子軌道の収束と電子放出効
率の向上とを実現すると共に、リセス構造で電子放出手
段と高電位電極間の沿面距離を増やすことができ、電子
放出手段と高電位電極間のリーク電流の低減を実現する
ことができる。

【００１２】基板上に設けられた低電位電極と、前記基
板上に絶縁層を介して積層された高電位電極と、前記低
電位電極に電気的に接続されたエミッタと、を備え、前
記エミッタから電子を放出する電子放出素子において、
前記エミッタを前記絶縁層の側壁に隣接して設け、前記
エミッタの前記高電位電極側先端と前記高電位電極との
間の前記絶縁層を凹ませたリセス構造を設けたことを特
徴とする。

【００１３】したがって、電子軌道の収束と電子放出効
率の向上とを実現すると共に、リセス構造でエミッタの
高電位電極側先端と高電位電極間の沿面距離を増やすこ
とができ、エミッタの高電位電極側先端と高電位電極間
のリーク電流の低減を実現することができる。

【００１４】前記エミッタは、前記高電位電極側先端が
尖った形状であることが好ましい。

【００１５】本発明の電子源にあっては、上記の電子放
出素子を複数配置したことを特徴とする。

【００１６】したがって、電子軌道の収束と電子放出効
率の向上とを実現すると共に電子放出手段であるエミッ
タの高電位電極側先端と高電位電極間のリーク電流の低
減を実現した電子放出素子を用いるので、高精細な電子
源を実現することができる。

【００１７】本発明の画像形成装置にあっては、上記の
電子放出素子と、該電子放出素子から放出された電子に
よって画像が形成される画像形成部材と、を備えたこと
を特徴とする。

【００１８】したがって、電子軌道の収束と電子放出効
率の向上とを実現すると共に電子放出手段であるエミッ
タの高電位電極側先端と高電位電極間のリーク電流の低
減を実現した電子放出素子を用いるので、高精細な画像
形成装置を実現することができる。

【００１９】前記画像形成部材が蛍光体であることが好
ましい。

【００２０】本発明の電子放出素子の製造方法にあって
は、基板と高電位電極との間に設けられた絶縁層の側壁
に隣接してエミッタ層を整形し、該エミッタ層及び前記
高電位電極を表面酸化させた後に、表面酸化膜及び前記
絶縁層の一部をエッチングし、該エッチングによって、
前記エミッタ層から電子を放出するエミッタを設けると
共に前記エミッタの前記高電位電極側先端と前記高電位
電極の側壁との間から前記絶縁層を凹ませてリセス構造
を作製したことを特徴とする。

【００２１】したがって、エッチングによって容易に絶
縁層を凹ませてリセス構造を作製することができる。

【００２２】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００２３】本発明の電子軌道の収束作用及び電子放出
効率の向上について説明を行う前に、凸型構造部を有す
る電子放出素子の前提となる技術と、電子の運動につい
て説明をする。

【００２４】ｎｍオーダの間隙を置いて対向する一対の
電極から構成される電子放出素子の上方に距離Ｈを隔て
て陽極を構成したときに、一対の電極のうち高電位が印
加される電極と低電位が印加される電極の間に印加され
る電極間の電位差をＶｆとし、低電位電極と陽極との間
に印加されている電圧Ｖａを印加する構成において、Ｓ
ＩＤ‘９８Ｄｉｇｅｓｔ、Ｏｋｕｄａ，ｅｔ．ａｌ（Ｐ
１８５〜Ｐ１８８）によると、この素子にＶｆを印加す
ると低電位電極の先端から対向する高電位電極に向かっ
て電子が放出され、電子が高電位電極の先端部で電子が
等方的に散乱することが分かっている。

【００２５】低電位電極から放出された電子の多くは高
電位電極で数回の弾性散乱（多重散乱）が繰り返され、
特徴距離Ｘｓを越えた電子が陽極に到達する。ここで、
ＸｓはＨＶｆ／（πＶａ）にほぼ等しく、例えばｖａ＝
１０ＫＶ，Ｘｆ＝１５Ｖ，Ｈ＝２ｍｍでは、約１μｍ程
度である。

【００２６】したがって、表面伝導型電子放出素子で
は、放出した電子が上記Ｘｓ内で放出部に対向する高電
位電極上を少なくとも一回、多くの電子は複数回散乱す
るため、高電位電極中に取り込まれ消滅する電子の数が
増大し、電子放出効率が低下する。

【００２７】数十ｅｖ程度の電子の散乱に伴い散乱され
る割合βについては明らかではないが、一回につき０．
１から０．５程度と見積もられている。

【００２８】このような散乱機構で、βが１以下である
ことから、真空中に取り出される電子の量はべき乗で減
少していくことが分かる。

【００２９】この後、真空に取り出された電子は陽極と
電子放出素子との間に形成された電位の影響を受けた軌
道を描いて陽極に到達する。

【００３０】本発明は、この散乱による電子の高電位電
極への散乱の回数（落下の拘数）を減少するだけでな
く、さらに放出された電子が電極の配置と電位を反映し
た電位分布の影響を受けて軌道を変える収束作用を受け
て陽極に到達するように単純な凸型構成で実現されるよ
うに鋭意検討されたものである。

【００３１】また、本発明により、電子放出手段として
のエミッタ先端近傍の絶縁層が高電位電極の側壁及びエ
ミッタ先端よりも凹んだリセス構造に作製されることに
よって、エミッタと高電位電極との沿面距離を増やすこ
とができ、リーク電流を減らすことができる。

【００３２】以下、本発明を説明する。図１は本発明の
電子放出素子の製造方法を示す模式断面図である。

【００３３】（工程１）絶縁層及び高電位電極の凸型構
造形成工程（図１（ａ）） 本発明の電子放出素子の製造方法を説明すると、表面を
洗浄した石英ガラス、Ｎａ等の不純物を減少させたガラ
ス、青板ガラス、及びシリコン基板等に絶縁材料を積層
した積層体、アルミナ等のセラミックの絶縁性の基板１
に低電位電極２を積層する。

【００３４】低電位電極２は導電性を有しており、蒸着
法、スバッタ法等の真空成膜技術により形成される。低
電位電極２の厚さとしては、数十ｎｍから数ｍｍの範囲
で設定され、好ましくは数百ｎｍから数μｍの範囲で選
択される。

【００３５】次に、低電位電極２に続いて絶縁層３を堆
積する。絶縁層３は、スパッタ法等の真空成膜法、熱酸
化法、陽極酸化法等で形成され、その厚さとしては、数
ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎ
ｍから数μｍの範囲から選択される。

【００３６】更に、絶縁層３に続き高電位電極４を堆積
する。高電位電極４は導電性を有しており、蒸着法、ス
パッタ法等の真空成膜技術より形成される。高電位電極
４の厚さは、電子の散乱回数を減らすために、薄いほど
好ましいが、制御可能な現実的薄さは、数ｎｍから数十
ｎｍである。

【００３７】次に、フォトリソグラフィ技術により、不
図示のマスクを凸型構造となる高電位電極４上に設け
る。マスクはフォトレジストや金属膜をパターンニング
して形成される。

【００３８】マスク形成後、ドライエッチング等のエッ
チングを行うことにより、絶縁層３及び高電位電極４の
一部が基板１から取り除かれ、図１（ａ）に示すよう
に、低電位電極２上に絶縁層３と高電位電極４が積層さ
れた凸型構造が形成される。ただし、本エッチング工程
は、低電位電極２上で停止しても良いし、低電位電極２
の一部がエッチングされて停止しても良い。

【００３９】（工程２）エミッタ層形成工程（図１
（ｂ）） 次にマスク５を図１（ｂ）に示すように、凸型構造の片
側断面及びその下側の低電位電極２のエミッタ形成領域
を除く領域に設ける。マスク５はフォトレジストや金属
膜をパターンニングして形成される。

【００４０】マスク５形成後、エミッタ層６を積層す
る。ここで、後の工程により整形される以前のエミッタ
予備部分を単にエミッタ層と呼ぶ。エミッタ層６として
は、Ｓｉ、Ｇｅ等の半導体、Ｔａ、Ｍｏ、Ｗ等の耐熱性
の金属、炭素などが良い。

【００４１】（工程３）エミッタ層斜方ミリング工程
（図１（ｃ）） 続いて、基板面の垂線に対して所定角度をなして斜め方
向からイオン照射するイオンミリングを行ってエミッタ
層６を整形し、マスク５をリフトオフして、図１（ｃ）
に示す斜め整形されたエミッタ層７を得る。本工程の基
板面の垂線に対する角度は、５度から４５度が望まし
い。

【００４２】（工程４）エミッタ層及び高電位電極を表
面酸化（図１（ｄ）） 続いて、酸素雰囲気中の加熱等によって、斜め整形され
たエミッタ層７及び高電位電極４の表面酸化を行う。こ
の場合、低電位電極２の表面は酸化されても良いが、マ
スキングして酸化を防止しても良い。図１（ｄ）では、
不図示のマスキングを低電位電極２の表面に施した場合
を示した。

【００４３】酸化は元の半導体及び金属等の表面の外側
及び内側にも進行するので、表面酸化膜の断面形状は図
１（ｄ）に示すようになる。工程３で斜め整形されたエ
ミッタ層７は、電子放出手段としてのエミッタ９及び表
面酸化膜８ａとなる。同様に高電位電極４は、表面酸化
膜８ｂ及び高電位電極１１になる。低電位電極２は、酸
化防止マスクを除去して元の低電位電極２のままであ
る。

【００４４】（工程５）絶縁層リセス構造形成工程（図
１（ｅ）） 続いて工程４で作製した表面酸化膜８ａ，８ｂ及び絶縁
層３の一部をエッチヤントを適宜選択し、表面酸化膜８
ａ，８ｂ及び絶縁層３を選択エッチングする。

【００４５】ウェットエッチング等により、エミッタ９
先端部分では、エミッタ９及び高電位電極１１の表面酸
化膜８ａ，８ｂがエッチング除去された後は、絶縁層３
の一部が露出して、絶縁層３がエッチングされて、絶縁
層１２となるので、図１（ｅ）に示すように、絶縁層３
がエミッタ９先端部分と高電位電極１１よりも凹んだリ
セス構造が得られる。

【００４６】リセス構造の凹み具合はエッチャントの濃
度、温度及びエッチング時間によって制御される。本工
程では、絶縁層３のエミッタのない側壁をエッチングし
たくない時は、マスキングをしても良い。図１（ｅ）で
は、不図示のマスキングを施した場合を示し、リセス構
造形成後にマスクを除去した。

【００４７】したがって、本発明の電子放出素子では、
電子軌道の収束と電子放出効率の向上とを実現すると共
に、リセス構造でエミッタ９の高電位電極１１側先端と
高電位電極１１間の沿面距離を増やすことができ、エミ
ッタ９の高電位電極１１側先端と高電位電極１１間のリ
ーク電流の低減を実現することができる。

【００４８】以上のようにして、本発明の電子放出素子
が作製される。

【００４９】上記の電子放出素子を図２に示すように、
低電位電極２と高電位電極１１の間に電圧Ｖｆを印加
し、高電位電極１１の近傍のエミッタ９先端から電子を
放出させる。

【００５０】上方に設けた陽極（蛍光体）２０に高電圧
Ｖａを印加すると、到達した電子による発光が観察され
る。Ｖａは真空耐圧の保持できる領域から選択され、そ
の範囲は数百Ｖから数十ｋＶで選択される。

【００５１】次に、本発明の電子放出素子を用いた電子
源及び画像形成装置について説明する。

【００５２】本発明の電子放出素子を複数個を基体上に
配列した電子源基板について、図３を用いて説明する。
図３において３１１は電子源基体、３１２はＸ方向配
線、３１３はＹ方向配線である。３１４は本発明の電子
放出素子、３１５は結線である。

【００５３】Ｘ方向配線３１２には、Ｘ方向に配列した
本発明の電子放出素子３１４の行を、選択するための走
査信号を印加する不図示の走査信号印加手段が接続され
る。一方、Ｙ方向配線３１３には、Ｙ方向に配列した本
発明の電子放出素子３１４の各列を入力信号に応じて、
変調するための不図示の変調信号発生手段が接続され
る。

【００５４】各電子放出素子３１４に印加される駆動電
圧は、当該素子３１４に印加される走査信号と変調信号
の差電圧として供給される。本発明においては、Ｙ方向
配線３１３は高電位、Ｘ方向配線３１２は低電位になる
ように接続される。

【００５５】上記構成においては、単純マトリクス配線
を用いて、個別の電子放出素子３１４を選択し、独立に
駆動することができる。

【００５６】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図４を用いて説
明する。図４は、ガラス材料としてソーダライムガラス
を用いた画像形成装置の表示パネルを示す図である。

【００５７】図４において、４１１は電子放出素子を複
数配した電子源基体、４２１は電子源基体４１１を固定
したリアプレート、４１４は電子放出部に相当する。４
１２、４１３は、電子電子放出素子の一対の電極と接続
されたＸ方向配線及びＹ方向配線である。

【００５８】４２６はガラス基体４２３の内面に蛍光膜
４２４とメタルバック４２５等が形成されたフェースプ
レートである。４２２は、支持枠であり該支持枠４２２
には、リアプレート４２１、フエースプレート４２６が
フリットガラス等を用いて接続されている。４２７は外
囲器であり、真空中で、４５０度の温度範囲で１０分焼
成することで、封著して構成される。

【００５９】外囲器４２７は、上述の如く、フェースプ
レート４２６、支持枠４２２、リアプレート４２１で構
成される。一方、フェースプレート４２６、リアプレー
ト４２１間に、スペーサとよばれる不図示の支持体を設
置することにより、大気圧に対して十分な強度を有する
外囲器４２７を構成した。

【００６０】尚、本発明の電子放出素子を用いた画像形
成装置では、放出した電子軌道を考慮して電子放出素子
上部に蛍光体をアライメントして配置する。図５は、本
件のパネルに使用した蛍光膜を示す模式図である。

【００６１】カラーの蛍光膜の場合は、蛍光体の配列に
より図５（ａ）に示すブラックストライプ、あるいは図
５（ｂ）に示すブラックマトリクスなどと呼ばれる黒色
導電材５２１と蛍光体５２２とから構成される。

【００６２】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体５２２間の塗り分け部を黒くすること
で混色等を目立たなくし、蛍光膜における外光反射によ
るコントラストの低下を抑制するためである。

【００６３】ブラックストライプの材料としては、本実
施の形態では通常用いられている黒鉛を主成分とする材
料を用いた。

【００６４】図４において蛍光膜４２４の内面側には、
通常メタルバック４２５が設けられる。メタルバック４
２５は、蛍光膜４２４作製後、蛍光膜４２４の内面側表
面の平滑化処理（通常、「フィルミング」と呼ばれる）
を行い、その後真空蒸着等を用いてＡｌを堆積させるこ
とで作られる。

【００６５】フェースプレート４２６には、更に蛍光膜
４２４の導電性を高めるため、蛍光膜４２４の外面側に
透明電極（不図示）を設けた。

【００６６】前述の外囲器４２７の封着を行う際には、
カラーの場合は各色蛍光体と電子放出素子とを対応させ
る必要があり、十分な位置合わせが不可欠となる。本実
施の形態では、電子源の真上に、対応する蛍光体が配置
された。

【００６７】図６を用いて周辺回路について説明する。
同回路は、内部にＭ個のスイッチング素子を備えたもの
で（図中、Ｓ１ないしＳｍで模式的に示している）あ
る。各スイッチング素子は、直流電圧源Ｖｘの出力電圧
もしくは０Ｖ（グランドレベル）のいずれか一方を選択
し、表示パネル６０１の端子Ｄｏｘ１ないしＤｏｘｍと
電気的に接続される。

【００６８】Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路６０３が出力する制御信号ＴＳＣＡＮに基づいて
動作するものであり、例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。

【００６９】直流電圧源Ｖｘは、本実施の形態の場合に
は本発明の電子電子放出素子の特性（電子放出しきい値
電圧）に基づき走査されていない電子放出素子に印加さ
れる駆動電圧が電子放出しきい値電圧以下となるような
一定電圧を出力するよう設定されている。

【００７０】制御回路６０３は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路６０３は、同期
信号分離回路６０６より送られる同期信号ＴＳＹＮＣに
基づいて、各部に対してＴＳＣＡＮ、ＴＳＦＴ、及びＴ
ＭＲＹの各制御信号を発生する。

【００７１】同期信号分離回路６０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、一般的な周波数
分離（フィルタ）回路等を用いて構成できる。

【００７２】同期信号分離回路６０６により分離された
同期信号は、垂直同期信号と水平同期信号より成るが、
ここでは説明の便宜上ＴＳＹＮＣ信号として図示した。
前記テレビ信号から分離された画像の輝度信号成分は便
宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレ
ジスタ６０４に入力される。

【００７３】シフトレジスタ６０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路６０３より送られる制御信号ＴＳＦＴに基づいて
動作する（即ち、制御信号ＴＳＦＴは、シフトレジスタ
６０４のシフトクロックであるということもでき
る．）。

【００７４】シリアル／パラレル変換された画像１ライ
ン分（電子放出素子Ｎ素子分の駆動データに相当）のデ
ータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記
シフトレジスタ６０４より出力される。

【００７５】ラインメモリ６０５は、画像１ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路６０３より送られる制御信号ＴＭＲＹに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器６０７に入力される。

【００７６】変調信号発生器６０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて本発明の電子電子放
出素子の各々を適切に駆動変調するための信号源であ
り、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じ
て表示パネル６０１内の本発明の電子電子放出素子に印
加される。

【００７７】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。

【００７８】このことから、本素子にパルス状の電圧を
印加する場合、例えば電子放出しきい値以下の電圧を印
加しても電子放出は生じないが、電子放出しきい値以上
の電圧を印加する場合には電子ビームが出力される。そ
の際、パルスの波高値Ｖｍを変化させることにより出力
電子ビームの強度を制御することが可能である。また、
パルスの幅Ｐｗを変化させることにより、出力される電
子ビームの電荷の総量を制御することが可能である。

【００７９】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が採用できる。電圧変調方式を実施するに際
しては、変調信号発生器６０７として、一定長さの電圧
パルスを発生し、入力されるデータに応じて適宜パルス
の波高値を変調するような電圧変調方式の回路を用いる
ことができる。

【００８０】パルス幅変調方式を実施するに際しては、
変調信号発生器６０７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。

【００８１】シフトレジスタ６０４やラインメモリ６０
５は、デジタル信号式あるいはアナログ信号式のものを
採用できる。画像信号のシリアル／パラレル変換や記憶
が所定の速度で行なわれれば良いからである。

【００８２】デジタル信号式を用いる場合には、同期信
号分離回路６０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路６０６の
出力部にＡ／Ｄ変換器を設ければ良い。

【００８３】これに関連してラインメモリ６０５の出力
信号がデジタル信号かアナログ信号かにより、変調信号
発生器６０７に用いられる回路が若干異なったものとな
る。即ち、デジタル信号を用いた電圧変調方式の場合、
変調信号発生器６０７には、例えばＤ／Ａ変換回路を用
い、必要に応じて増幅回路などを付加する。

【００８４】パルス幅変調方式の場合、変調信号発生器
６０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合せた回路を用いる。

【００８５】必要に応じて、比較器の出力するパルス幅
変調された変調信号を本発明の電子電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。

【００８６】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器６０７には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。

【００８７】パルス幅変調方式の場合には、例えば、電
圧制御型発振向路（ＶＣＯ）を採用でき、必要に応じて
本発明の電子電子放出素子の駆動電圧まで電圧増幅する
ための増幅器を付加することもできる。

【００８８】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式などの
他、これよりも、多数の走査線からなるＴＶ信号（例え
ば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも
採用できる。

【００８９】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピュータ等の
表示装置の他、感光性ドラム等を用いて構成された光プ
リンタとしての画像形成装置等としても用いることがで
きる。

【００９０】（実施例）以下、本発明の実施例を詳細に
説明する。

【００９１】（実施例１）図１に本実施例により作製し
た電子放出素子の断面図を示した。はじめに、本実施例
の電子放出素子の製造工程を説明する。

【００９２】（工程１）絶縁層及び高電位電極の凸型構
造形成工程（図１（ａ）） 基板１に石英を用い、十分洗浄を行った後、スパッタ法
により、低電位電極２に用いるための厚さ３００ｎｍの
Ｐｔを堆積した。その後、フォトリソグラフイー工程
で、不図示のフォトレジスト塗布、フォトマスクパター
ン露光、現像し、マスクパターンを転写した。その後、
パターンニングしたフォトレジストをマスクとして、Ｐ
ｔ膜をドライエッチングして、パターンニングした。

【００９３】次に、スパッタ法により、絶縁層３として
厚さ５０ｎｍのＳｉＯ₂と、高電位電極４として厚さ１
５ｎｍのＭｏとを続けて堆積し、凸型構造の上面となる
部分にフォトレジストをパターンニングした。（以下、
フォトリソグラフィ工程、成膜、エッチング、リフトオ
フ等による薄膜のパターンニングを単にパターンニング
を称する）このフォトレジストをマスクとしてドライエ
ッチングを行い、絶縁層３と高電位電極４の凸型構造を
作製した。

【００９４】（工程２）エミッタ層形成工程（図１
（ｂ）） 次にマスク５としてフォトレジストを図１（ｂ）に示す
ように、凸型構造の片側断面及びその下側の低電位電極
２の一部を除く領域にパターンニングした。マスク５形
成後、エミッタ層６としてＳｉをスパッタ法により凸型
構造の高さを越えて積層させた。

【００９５】（工程３）エミッタ層斜方ミリング工程
（図１（ｃ）） 続いて、基板面の垂線に対して３０度の角度をなして斜
め方向からイオン照射するイオンミリングを行ってエミ
ッタ層６を整形し、マスク５をリフトオフして、図１
（ｃ）に示す斜め整形されたエミッタ層７を得る。

【００９６】（工程４）エミッタ層及び高電位電極を表
面酸化（図１（ｄ）） 続いて、不図示のマスキングを低電位電極２の表面に施
した後、酸素雰囲気中の９００℃加熱によって、斜め整
形されたエミッタ層７及び高電位電極４の酸化を行っ
た。酸化は元の半導体及び金属等の表面の外側及び内側
にも進行するので、表面酸化膜８ａ，８ｂの断面形状は
図１（ｄ）に示すようになる。

【００９７】工程３で斜め整形されたＳｉエミッタ層７
は、Ｓｉエミッタ９及びＳｉＯ₂表面酸化膜８ａとな
り、同様にＭｏ高電位電極４は、ＭｏＯ₃表面酸化膜８
ｂ及びＭｏ高電位電極１１になった。Ｐｔ低電位電極２
は、酸化防止マスクを除去して元のＰｔ低電位電極２の
ままであった。

【００９８】（工程５）絶縁層リセス構造形成工程（図
１（ｅ）） 続いて工程４で作製した表面酸化膜８ａ，８ｂ及び絶縁
層３の一部をフッ酸によりウェットエッチングした。Ｓ
ｉＯ₂表面酸化膜８ａ、ＭｏＯ₃表面酸化膜８ｂ及びＳｉ
Ｏ₂絶縁層３のみがエッチングされ、Ｐｔ低電位電極２
及びＭｏ高電位電極１１はエッチングされない。

【００９９】このため、ＳｉＯ₂表面酸化膜８ａ、Ｍｏ
Ｏ₃表面酸化膜８ｂがエッチング除去された後は、エミ
ッタ９先端部分では一部が露出したＳｉＯ₂絶縁層３が
エッチングされて、図１（ｅ）に示すように、エミッタ
９先端部分と高電位電極１１の間で凹んだリセス構造を
有するＳｉＯ₂絶縁層１２となった。

【０１００】本工程では、絶縁層３のエミッタのない側
壁をエッチングしたくない時は、マスキングをした。本
実施例の図１（ｅ）では、不図示のマスキングを施した
場合を示し、リセス構造形成後にマスクを除去した。

【０１０１】以上のようにして、本実施例の電子放出素
子が作製される。

【０１０２】以上のようにして作製した電子放出素子
を、真空容器内に配置し、図２のようにアノード電極２
０として蛍光体を塗布した電極を用いて、駆動した。駆
動電圧は、Ｖｆ＝１６Ｖ、Ｖａ＝１０ｋＶ、電子放出素
子とアノード電極２０との距離ＨをＨ＝２ｍｍとした。

【０１０３】その結果、電子軌道の収束した電子ビーム
が得られ、電子放出素子の電子放出効率も高いまま保つ
ことができた。

【０１０４】（実施例２）図１、図７に本実施例により
作製した電子放出素子の断面図を示した。はじめに、本
実施例の電子放出素子の製造工程を説明する．

【０１０５】（工程１）絶縁層及び高電位電極の凸型構
造形成工程（図１（ａ）） 実施例１と同様にして、低電位電極Ｍｏ、絶縁層ＳｉＯ
₂、高電位電極Ｍｏの積層及びパターンニングを行い、
絶縁層３と高電位電極４の凸型構造を作製した。

【０１０６】（工程２）エミッタ層形成工程（図１
（ｂ）） 実施例１と同様にして、マスク形成後、エミッタ層６と
してＳｉをスパッタ法により凸型構造の高さを越えて積
層した。

【０１０７】（工程３）エミッタ層斜方ミリング工程
（図１（ｃ）） 続いて、実施例１と同様にして、図１（ｃ）に示す斜め
整形されたエミッタ層７を得た。

【０１０８】ここまでは、実施例１と同様にして作製し
た。この後は、図７（ａ），（ｂ）に示すようにして、
電子放出素子を作製した。

【０１０９】（工程４）エミッタ層及び高電位電極を表
面酸化（図７（ａ）） 続いて、低電位電極２の表面のマスキングは行わずに、
酸素雰囲気中の９００℃加熱によって、低電位電極２、
斜め整形されたエミッタ層７、及び高電位電極４の酸化
を行った。

【０１１０】酸化は元の半導体及び金属等の表面の外側
及び内側にも進行するので、表面酸化膜の断面形状は図
７（ａ）に示すようになる。工程３で斜め整形されたＳ
ｉエミッタ層７は、Ｓｉエミッタ９及びＳｉＯ₂表面酸
化膜８ａとなり、Ｍｏ高電位電極４は、ＭｏＯ₃表面酸
化膜８ｂ及びＭｏ高電位電極１１になった。同様にＭｏ
低電位電極２は、ＭｏＯ₃表面酸化膜８ｃ及び低電位電
極１０になった。

【０１１１】（工程５）絶縁層リセス構造形成工程（図
７（ｂ）） 続いて実施例１と同様にして、工程４で作製した表面酸
化膜及び絶縁層の一部をフッ酸によりウェットエッチン
グした。ＳｉＯ₂表面酸化膜８ａ、ＭｏＯ₃表面酸化膜８
ｂ，８ｃ、及びＳｉＯ₂絶縁層３のみがエッチングさ
れ、Ｍｏ低電位電極１０及びＭｏ高電位電極１１はエッ
チングされない。

【０１１２】このため、ＳｉＯ₂表面酸化膜８ａ、Ｍｏ
Ｏ₃表面酸化膜８ｂがエッチング除去された後は、エミ
ッタ９先端部分で一部が露出したＳｉＯ₂絶縁層３がエ
ッチングされて、図７（ｂ）に示すように、エミッタ９
先端部分と高電位電極１１の間で凹んだリセス構造のＳ
ｉＯ₂絶縁層１２となった。

【０１１３】本工程では、絶縁層３のエミッタ９のない
側壁のマスキングを施していないために、絶縁層１２で
はエミッタ９のない側壁にもエッチングが及んだ。

【０１１４】以上のようにして、本実施例の電子放出素
子が作製される．

【０１１５】以上のようにして作製した電子放出素子
を、真空容器内に配置し、図２のようにアノード電極２
０として蛍光体を塗布した電極を用いて駆動した。駆動
電圧は、Ｖｆ＝１６Ｖ、Ｖａ＝１０ｋＶ、電子放出素子
とアノード電極２０との距離ＨをＨ＝２ｍｍとした。

【０１１６】その結果、電子軌道の収束した電子ビーム
が得られ、電子放出素子の電子放出効率も高いまま保つ
ことができた。

【０１１７】（実施例３）本発明の電子放出素子を用い
て、電子源基体及び画像形成装置を作製した。一例とし
て、実施例１の素子で作製した場合について示す。この
場合の電子放出素子は図８に示すように、電子放出に関
係する高電位電極以外の領域の層間絶縁層を８１のよう
に、１μｍと厚くＳｉＯ₂で形成して、寄生容量を低減
し、マトリクス駆動中に発生する信号遅延を防止した。

【０１１８】さらに、配線抵抗による電圧降下を押える
ために高電位電極１１に接続する上部配線を８２のよう
に５００ｎｍと厚くＡｌで形成した。なお、高電位電極
１１と上部配線８２は、図８（ｂ）の破線で示した重な
りの部分で接続されている。

【０１１９】この電子放出素子を図３に示すように、１
０×１０のＭＴＸ状に配置した。配線は、Ｘ側を高電位
電極１１にＹ側を低電位電極２に接続した。素子は、横
１５０μｍ、縦３００μｍのピッチで配置し、電子源基
体を完成させた。

【０１２０】この電子源基体を用いて、図４に示す画像
形成装置を作製した。ここで、素子上部には３ｍｍに距
離を隔てた位置に、蛍光体をアライメントして配置し
た。Ｖｆ＝１５Ｖ、Ｖａ＝１０ｋＶで駆動したところ、
高精細で高電位電極の経時劣化のない画像形成装置が形
成できた。

【０１２１】

【発明の効果】以上説明したように、本発明の電子放出
素子では、電子軌道を収束でき、高効率化も同時に実現
できる。また、絶縁層にリセス構造を設けたことによ
り、電子放出手段であるエミッタ先端と高電位電極のリ
ーク電流の低減を実現できる。

【０１２２】また、本発明による電子放出素子を用いる
と、高精細な電子源及び画像形成装置が実現可能とな
る。

【図面の簡単な説明】

【図１】本発明の電子放出素子及びその製造方法を示す
図である。

【図２】本発明の電子放出素子の駆動状態を示す図であ
る。

【図３】本発明の電子放出素子を用いてマトリクス状に
配置した電子源を示す図である。

【図４】本発明の電子放出素子を用いてマトリクス状に
配置した画像形成装置を示す図である。

【図５】本発明の画像形成装置に用いた蛍光体を示す図
である。

【図６】本発明の電子放出素子を用いた画像形成装置に
おいて、像を形成する際に必要な周辺回路を含めた構成
の模式図である。

【図７】本発明の電子放出素子及びその製造方法を示す
図である。

【図８】マトリクス状に配置するための本発明の電子放
出素子を示す図である。

【符号の説明】

１ 基板 ２，１０ 低電位電極 ３，１２ 絶縁層 ４，１１ 高電位電極 ５ マスク ６，７ エミッタ層 ８ａ，８ｂ，８ｃ 表面酸化膜 ９ エミッタ ２０ アノード電極 ８１ 層間絶縁層 ８２ 上部配線 ３１１ 電子源基板 ３１２ Ｘ方向配線 ３１３ Ｙ方向配線 ３１４ 電子放出素子 ３１５ 結線 ４１１ 電子源基体 ４１２ Ｘ方向配線 ４１３ Ｙ方向配線 ４１４ 電子放出部

Claims (7)

【特許請求の範囲】
1. 【請求項１】基板上に設けられる一対の高電位電極及び
   低電位電極と、 該低電位電極に電気的に接続された電子放出手段と、を
   備え、 前記電子放出手段から電子を放出する電子放出素子にお
   いて、 基板上に設けられた絶縁層の上部及び側壁に、前記電子
   放出手段及び前記高電位電極のいずれかをそれぞれ設
   け、 前記電子放出手段及び前記高電位電極が近接する角部近
   傍の前記絶縁層を凹ませたリセス構造を設けたことを特
   徴とする電子放出素子。
2. 【請求項２】基板上に設けられた低電位電極と、 前記基板上に絶縁層を介して積層された高電位電極と、 前記低電位電極に電気的に接続されたエミッタと、を備
   え、 前記エミッタから電子を放出する電子放出素子におい
   て、 前記エミッタを前記絶縁層の側壁に隣接して設け、 前記エミッタの前記高電位電極側先端と前記高電位電極
   との間の前記絶縁層を凹ませたリセス構造を設けたこと
   を特徴とする電子放出素子。
3. 【請求項３】前記エミッタは、前記高電位電極側先端が
   尖った形状であることを特徴とする請求項２に記載の電
   子放出素子。
4. 【請求項４】請求項１、２、又は３に記載の電子放出素
   子を複数配置したことを特徴とする電子源。
5. 【請求項５】請求項１、２、又は３に記載の電子放出素
   子と、 該電子放出素子から放出された電子によって画像が形成
   される画像形成部材と、を備えたことを特徴とする画像
   形成装置。
6. 【請求項６】前記画像形成部材が蛍光体であることを特
   徴とする請求項５に記載の画像形成装置。
7. 【請求項７】基板と高電位電極との間に設けられた絶縁
   層の側壁に隣接してエミッタ層を整形し、 該エミッタ層及び前記高電位電極を表面酸化させた後
   に、表面酸化膜及び前記絶縁層の一部をエッチングし、 該エッチングによって、前記エミッタ層から電子を放出
   するエミッタを設けると共に前記エミッタの前記高電位
   電極側先端と前記高電位電極の側壁との間から前記絶縁
   層を凹ませてリセス構造を作製したことを特徴とする電
   子放出素子の製造方法。