JP2003092237A - 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法 - Google Patents

危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法

Info

Publication number
JP2003092237A
JP2003092237A JP2002202893A JP2002202893A JP2003092237A JP 2003092237 A JP2003092237 A JP 2003092237A JP 2002202893 A JP2002202893 A JP 2002202893A JP 2002202893 A JP2002202893 A JP 2002202893A JP 2003092237 A JP2003092237 A JP 2003092237A
Authority
JP
Japan
Prior art keywords
dangerous
pattern
mask
format data
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002202893A
Other languages
English (en)
Inventor
Osamu Fujii
修 藤井
Tatsuo Akiyama
龍雄 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002202893A priority Critical patent/JP2003092237A/ja
Publication of JP2003092237A publication Critical patent/JP2003092237A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 結晶欠陥発生を回避した半導体プロセス条件
およびマスクパターン形状の設定をシミュレーションベ
ースで行う。 【解決手段】 危険プロセス/パターン検出システム
は、入力データを所望の書式データに変換する入力デー
タ処理部11、欠陥発生の臨界条件を記憶した臨界条件
記憶装置6、書式データに対し総合シミュレーションを
行い、その結果を危険プロセス判定用書式データとして
出力する総合シミュレーション部12、書式データに対
しマスクシミュレーションを行い、その結果を危険パタ
ーン判定用書式データとして出力するマスクシミュレー
ション部13、危険プロセス判定用書式データと臨界条
件を比較し、危険プロセスであるか否かを判定する危険
プロセス判定部15、危険パターン判定用書式データと
臨界条件を比較し、危険パターンであるか否かを判定す
る危険パターン判定部16からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シミュレーション
技術に関し、特に危険プロセス及び/又は危険パターン
を検出する危険プロセス/パターン検出システム、危険
プロセス/パターン検出方法、危険検出プログラム、こ
れらを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】数十〜数百に至る製造工程の組み合わせ
からなる複雑な半導体装置の製造および開発において、
半導体装置の内部に結晶欠陥を発生させるような「危険
プロセス」およびその原因となるパターン形状である
「危険パターン」を事前に検出し回避することは難し
い。実際には、半導体製造工程終了後に結晶欠陥が発見
された場合は、各製造工程を遡って原因を究明し、それ
から解決策を見出していた。このため、半導体装置の製
造および開発に無駄な時間を費やすこととなり、更には
コストの面で大きな損失であった。
【0003】複雑かつ長期にわたる一連の製造工程の終
了後に不具合を発見する事態を可能な限り回避するため
に、例えばイオン注入による不純物拡散のプロファイル
や、半導体中の応力およびプロセスに起因した形状変化
などを計算するプロセスシミュレーションや、この結果
を用いて電気的な特性を求めるデバイスシミュレーショ
ン等が多用されている。これらのシミュレーションにお
いては、有限要素法、境界要素法、差分法や分子動力学
等の手法が用いられている。
【0004】
【発明が解決しようとする課題】しかし、これらのシミ
ュレーションに用いられるそれぞれのシミュレーター
(シミュレーション装置)は、個々の半導体製造工程で
の最適解を求めることに特化されており、シミュレータ
ー全体を統括するシステムがなく、効率的に結晶欠陥発
生の危険プロセスおよび危険パターンを検出することは
困難であった。
【0005】そこで、本発明は上記問題に鑑みてなされ
たもので、結晶欠陥発生を回避した半導体プロセス条件
およびマスクパターン形状の設定をシミュレーションベ
ースで行い、半導体製造のプロセス条件のバラツキや変
動、あるいはマスクパターン形状のバラツキに対して頑
強な半導体プロセス条件を設定することが容易となる危
険プロセス/パターン検出システム、危険プロセス/パ
ターン検出方法、危険検出プログラム、これらを用いた
半導体装置の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の特徴は、(イ)入力データを書式デ
ータに変換する入力データ処理部、(ロ)欠陥発生の臨
界条件を記憶した臨界条件記憶装置、(ハ)書式データ
に対して、少なくともプロセスシミュレーションを行
い、その結果を危険プロセス判定用書式データとして出
力する総合シミュレーション部、(ニ)書式データに対
して、マスクシミュレーションを行い、その結果を危険
パターン判定用書式データとして出力するマスクシミュ
レーション部、(ホ)危険プロセス判定用書式データと
臨界条件を比較し、危険プロセスであるか否かを判定す
る危険プロセス判定部、(ヘ)危険パターン判定用書式
データと臨界条件を比較し、危険パターンであるか否か
を判定する危険パターン判定部を備える危険プロセス/
パターン検出システムを提供することである。
【0007】本発明の第1の特徴に係る危険プロセス/
パターン検出システムによれば、結晶欠陥発生を回避し
た半導体プロセス条件およびマスクパターン形状の設定
をシミュレーションベースで行うことが可能となる。ま
た、半導体製造のプロセスやマスクパターン形状の条件
バラツキに対して頑強な半導体プロセス条件を設定する
ことが容易になる。さらに、半導体製造の危険プロセス
及び/又は危険パターンの検出精度を向上させ、結晶欠
陥による歩留り低下を回避することが可能となる。さら
にまた、個々の半導体製造工程で用いられるシミュレー
ター全体を統括することにより、結晶欠陥を発生させる
ような危険プロセス及び/又は危険パターンを効率的に
検出し、事前に結晶欠陥発生を回避することが可能とな
る。このため、半導体装置の製造及び開発において無駄
な時間をなくし、更には半導体製造装置のコストメリッ
トが大きくなる。
【0008】本発明の第1の特徴において、危険プロセ
ス判定部および危険パターン判定部は、危険プロセスと
判定されたプロセス条件、危険パターンと判定されたマ
スク条件を臨界条件として臨界条件記憶装置の臨界条件
を更新することが好ましい。
【0009】本発明の第2の特徴は、(イ)入力データ
を入力データ処理部が書式データに変換するステップ、
(ロ)書式データに対して、少なくともプロセスシミュ
レーションを行い、その結果を危険プロセス判定用書式
データとして危険プロセス判定部へ出力するステップ、
(ハ)危険プロセス判定用書式データと臨界条件記憶装
置に記憶された臨界条件を比較し、危険プロセスである
か否かを判定するステップを備える危険プロセス/パタ
ーン検出方法を提供することである。
【0010】本発明の第3の特徴は、(イ)入力データ
を入力データ処理部が書式データに変換するステップ、
(ロ)書式データに対して、マスクシミュレーションを
行い、その結果を危険パターン判定用書式データとして
危険パターン判定部へ出力ステップ、(ハ)危険パター
ン判定用書式データと臨界条件記憶装置に記憶された臨
界条件を比較し、危険パターンであるか否かを判定する
ステップを備える危険プロセス/パターン検出方法を提
供することである。
【0011】本発明の第2、第3の特徴に係る危険プロ
セス/パターン検出方法によれば、結晶欠陥発生を回避
した半導体プロセス条件及び/又はマスクパターン形状
の設定をシミュレーションベースで行うことが可能とな
る。また、半導体製造のプロセスやマスクパターン形状
の条件バラツキに対して頑強な半導体プロセス条件を設
定することが容易になる。さらに、半導体製造の危険プ
ロセス及び/又は危険パターンの検出精度を向上させ、
結晶欠陥による歩留り低下を回避することが可能とな
る。さらにまた、個々の半導体製造工程で用いられるシ
ミュレーター全体を統括することにより、結晶欠陥を発
生させるような危険プロセス及び危険パターンを効率的
に検出し、事前に結晶欠陥発生を回避することが可能と
なる。このため、半導体装置の製造及び開発において無
駄な時間をなくし、更には半導体製造装置のコストメリ
ットが大きくなる。
【0012】本発明の第2、第3の特徴において、危険
プロセスと判定されたプロセス条件、危険パターンと判
定されたマスク条件を臨界条件として前記臨界条件記憶
装置の臨界条件を更新するステップを更に備えるように
すると良い。
【0013】本発明の第4の特徴は、(イ)入力データ
を入力データ処理部が書式データに変換する命令、
(ロ)書式データに対して、少なくともプロセスシミュ
レーションを行い、その結果を危険プロセス判定用書式
データとして危険プロセス判定部へ出力する命令、
(ハ)危険プロセス判定用書式データと臨界条件記憶装
置に記憶された臨界条件と比較し、危険プロセスである
か否かを判定する命令、(ニ)書式データに対して、マ
スクシミュレーションを行い、その結果を危険パターン
判定用書式データとして危険パターン判定部へ出力する
命令、(ホ)危険パターン判定用書式データと臨界条件
記憶装置に記憶された臨界条件を比較し、危険パターン
であるか否かを判定する命令を有する危険検出プログラ
ムを提供することである。
【0014】本発明の第4の特徴に係る危険検出プログ
ラムによれば、結晶欠陥発生を回避した半導体プロセス
条件及び/又はマスクパターン形状の設定をシミュレー
ションベースで行うように危険プロセス/パターン検出
システムを制御することができる。また、予め入力デー
タの変更項目を指定しておけば、一連の危険判定回避作
業を自動化するように危険プロセス/パターン検出シス
テムを制御することができる。
【0015】本発明の第4の特徴において、危険プロセ
スと判定されたプロセス条件、危険パターンと判定され
たマスク条件を臨界条件として前記臨界条件記憶装置の
臨界条件を更新する命令を更に備えるようにすると良
い。
【0016】本発明の第5の特徴は、(イ)少なくとも
プロセスシミュレーションまたはマスクシミュレーショ
ンを行い、その結果を臨界条件記憶装置に記憶され た
臨界条件と比較することで危険プロセスまたは危険パタ
ーンであるか否かの判定を行い、危険プロセスまたは危
険パターンがある場合には、入力データの変更・修正を
行い、所望のプロセス条件またはマスク条件を設定する
工程、(ロ)プロセス条件またはマスク条件に基づい
て、半導体基板上に集積回路を作り込む工程を有する半
導体装置の製造方法を提供することである。
【0017】本発明の第5の特徴において、マスク条件
をもとに半導体基板上に形成すべきパターンレイアウト
を決定したうえで、決定されたレイアウトをもとに生成
されたマスクの描画データに従って、露光装置によりマ
スク基板上にマスクをそれぞれ描画してなるレチクル
を、必要な枚数用意する工程を更に備え、集積回路を作
り込む工程は、レチクルのうちの1を用いた、第1のフ
ォトリソグラフィー工程、該第1のフォトリソグラフィ
ー工程による拡散マスクを用いた選択拡散工程、レチク
ルのうちの他の1を用いた第2のフォトリソグラフィー
工程、該第2のフォトリソグラフィー工程によるエッチ
ングマスクを用いた選択エッチング工程を含む一連の製
造工程を有すると良い。
【0018】本発明の第5の特徴に係る半導体装置の製
造方法によれば、半導体製造において結晶欠陥の発生が
未然に防止されたプロセスシミュレーション及び/又は
マスクシミュレーションがなされて製造プロセス及び/
又はマスクパターンが設定されている。このため、結晶
欠陥による歩留り低下を回避することが可能となる。こ
のため、新製品開発のためのターンアラウンドタイムが
短縮され、生産コストを低減することが可能になる。
【0019】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分は同一又は類似の符号を付している。
ただし、図面は模式的なものであることに留意すべきで
ある。
【0020】(システム構成及びその処理の内容)本発
明の実施の形態に係る危険プロセス/パターン検出シス
テムは、図1に示すように、入力装置1、表示装置2、
出力装置3、主記憶装置4、中央処理制御装置(CPU)
5、臨界条件記憶装置6により構成されたシステムであ
る。中央処理制御装置5は、危険プロセス/パターン検
出システムの処理を実行する処理制御装置であり、入力
データ処理部11、総合シミュレーション部12、マス
クシミュレーション部13、判定部14、データベース
処理部17により構成される。
【0021】入力装置1は、プロセス条件に関するデー
タ、マスク条件に関するデータ等の入力を行うための装
置であり、例えばキーボード、マウス、ボイスデバイス
などから構成される。入力装置1により入力される入力
データは、 イオン注入条件に関する情報(加速電圧、イオン種、
ドーズ量、注入角度など); エッチング条件に関する情報(エッチングの深さ、溝
幅、溝のテーパ角度、エッチングの対象とする膜の材料
名、表面モホロジー、エッチング領域座標など); 熱処理条件に関する情報(昇温速度、降温速度、保持
温度、保持時間、雰囲気ガス種、雰囲気ガス流量な
ど); 成膜条件に関する情報(成膜する材料名、昇温速度、
降温速度、保持温度、保持時間、ソースガスやキャリア
ガスの種類、これらのガス流量など); ウェーハに関する情報(メーカ、ウェーハの種類、ウ
ェーハの直径、ウェーハの厚さ、ウェーハ中の酸素濃
度、ウェーハ中の窒素濃度、ウェーハ構造など); 薄膜物性値に関する情報(薄膜の材料名、ヤング率、
ポアソン比、熱膨張係数、真性応力、粘性係数、熱によ
る物性変化挙動など); 熱処理炉に関する情報(熱処理装置名、温度分布、温
度変化過程、雰囲気ガス流量、雰囲気ガス流入位置、ウ
ェーハ支持方法など); マスクパターン形状に関する情報(マスクパターン座
標、寸法、形状、加工変換差、加工変換係数など); 結晶欠陥発生懸念箇所に関するデータ(座標、パター
ン形状、構造など)等である。
【0022】表示装置2は、シミュレーションの処理結
果、入力データの修正箇所、NG理由等を表示するため
の装置であり、例えばLCDディスプレイ、CRTディ
スプレイなどから構成される。出力装置3は、インクジ
ェットプリンタ、レーザープリンタなどにより構成され
る。主記憶装置4は、入力データ、プロセスシミュレー
ション結果、マスクシミュレーション結果、プログラム
データ等の各種データを格納するための装置であり、R
OM及びRAMが組み込まれている。ROMは中央処理
制御装置5において実行される危険プロセス/パターン
検出システムを制御するための危険検出プログラムを格
納しているプログラムメモリ等として機能し、RAMは
中央処理制御装置5におけるプログラム実行処理中に利
用されるデータ等を格納したり、作業領域として利用さ
れるデータメモリ等として機能する。
【0023】中央処理制御装置5の入力データ処理部1
1は、入力データを所望のシミュレーション用の書式デ
ータ、臨界条件記憶装置用の書式データ等に自動変換す
る処理部である。総合シミュレーション部12は、プロ
セスシミュレーション部18、デバイスシミュレーショ
ン部19により構成される。また、この総合シミュレー
ション部12は、有限要素法、境界要素法、差分法や分
子動力学を用いて計算する単体のシミュレーターを連結
して構成される。ここで、総合シミュレーション部12
は、どのシミュレーターをどの工程に用いるかを自由に
設定することができる。プロセスシミュレーション部1
8は、不純物元素の分布(プロファイル)、結晶欠陥の
プロファイル、半導体中の応力およびプロセスに起因し
た形状の変化などのプロセスシミュレーションを実行す
る。デバイスシミュレーション部19は、プロセスシミ
ュレーションの結果と共に電流・電圧等の条件を入力
し、デバイスの電気的特性を求めるデバイスシミュレー
ションを実行する。マスクシミュレーション部13は、
マスクパターン形状データからプロセス毎の任意の位置
の素子形状を計算する。判定部14は、シミュレーショ
ン結果から危険なプロセス及び危険なパターンを検出
し、判定する。
【0024】判定部14は、危険プロセス判定部15、
危険パターン判定部16により構成される。判定部14
は臨界条件記憶装置6に対する更新機能を有しており、
既存の臨界条件を回避して実際に結晶欠陥が発生した場
合には、結晶欠陥が発生した入力データで再度シミュレ
ーションを行い、各条件を臨界条件として設定し、更新
することが可能である。さらに、プロセス条件に依存し
て臨界条件は変化するため、プロセス毎に異なる設定を
することも可能である。危険プロセス判定部15は、総
合シミュレーション部12のシミュレーション結果から
危険なプロセスを検出し、判定する。危険パターン判定
部16は、マスクシミュレーション部13のシミュレー
ション結果から危険なパターンを検出し、判定する。デ
ータベース処理部17は、入力データ処理部11、臨界
条件記憶装置6、判定部14との入出力を行うインター
フェイスである。
【0025】さらに、中央処理制御装置5は、入力装置
1、表示装置2、出力装置3、主記憶装置4、入力デー
タ処理部11、総合シミュレーション部12、マスクシ
ミュレーション部13、危険プロセス判定部15、危険
パターン判定部16、データベース処理部17の入出力
をそれぞれ制御する制御部7も備える。
【0026】また、中央処理制御装置5で実現している
機能、すなわち、入力データ処理部11、総合シミュレ
ーション部12、マスクシミュレーション部13、危険
プロセス判定部15、危険パターン判定部16、データ
ベース処理部17を、CPU負荷などを考慮して複数の
コンピュータで分散して実現してもかまわない。これら
の機能が複数のコンピュータに分散している場合には、
コンピュータ同士がローカルエリアネットワークや電話
回線などの通信手段で接続されており、入出力データの
授受を行うことが可能である。
【0027】臨界条件記憶装置6は、欠陥発生の臨界条
件などを格納する記憶装置である。この臨界条件記憶装
置6は危険プロセス/パターン検出システムに内蔵され
た記憶装置に構成されてもよいし、ネットワークに接続
された臨界条件記憶装置サーバに構築されてもよい。
【0028】(第1の実施の形態)次に、図2を参照し
て、本発明の第1の実施の形態に係る危険プロセス/パ
ターン検出システムの処理について説明する。
【0029】(イ)ステップS101において、ユーザ
は、入力データを入力装置1を介して入力データ処理部
11に対して入力する。ここで、入力データとは、図3
に示すようなプロセス条件に関するデータ20やマスク
条件に関するデータ21、マスクパターン形状データ2
2等である。このようなプロセス条件に関するデータ2
0やマスク条件に関するデータ21、マスクパターン形
状データ22は、前述したような半導体装置製造工程に
係わる一連の製造プロセス条件や順序や、マスクのパタ
ーン形状や構造などから構成されるデータである。前述
したような入力データ以外にも危険なプロセスおよび危
険なパターンを判定する上で必要な情報があれば、新た
な項目として入力データ処理部11に入力することが可
能である。データ入力が終了すると、図2のステップS
102に進む。
【0030】(ロ)ステップS102において、入力デ
ータ処理部11は、入力された入力データ20、21、
22をデータベース用書式データに自動変換し、判定部
14に出力する。
【0031】(ハ)ステップS103において、データ
ベース処理部17は、判定部14の要求により臨界条件
記憶装置6に既に登録、蓄積されているデータベースか
ら欠陥発生の臨界条件(危険パターン形状、危険プロセ
ス条件等)を検索、抽出し、判定部14に出力する。
【0032】(ニ)ステップS104において、判定部
14は、出力されたデータベース用書式データと臨界条
件記憶装置6から検索、抽出された臨界条件を比較する
ことで危険プロセス、危険パターンを検出し、判定す
る。例えば、マスクパターン形状について危険パターン
を判定する場合、図4に示すように、入力されたマスク
パターン形状データ23と臨界条件記憶装置6に登録さ
れている危険パターン形状(臨界条件)データ24との
重ね合わせを行うことで危険パターン25の検出を行
う。マスクパターン形状の判定には、相互相関係数など
を用いて定量的に取り扱うことが可能である。ステップ
S104で、判定部14が危険プロセスまたは危険パタ
ーンであると判定した場合は、ステップS105に進
む。
【0033】(ホ)ステップS105において、入力デ
ータ処理部11は、入力データの修正箇所およびNG理
由を表示装置2を介して表示、または出力装置3を介し
て出力する。すなわち、危険プロセスまたは危険パター
ンと判定されたプロセス条件、マスク条件を入力データ
処理部11にフィードバックする。表示又は出力を確認
後、ステップS101に戻り、フィードバックされたプ
ロセス条件、マスク条件等を踏まえて、危険プロセスお
よび危険パターン判定が有意にならないように初期入力
したプロセス条件やマスク条件等の入力データを手動ま
たは自動で修正、変更する。例えば、図3のプロセス条
件に関するデータ20のA1に示すような処理温度(1
100℃)および時間(30分)が初期入力された場合
において、その入力値では過去に結晶欠陥が発生した実
績があり、臨界条件記憶装置6において臨界条件に設定
されていると仮定する。このような場合、危険プロセス
判定部15は、この入力データが危険プロセスであると
判定し、図3の危険プロセス判定の欄にA2で示すよう
に、「有意」あるいは危険度の段階表示等によりユーザ
に報告する。また、図4に示すようなマスクパターン形
状データ23が初期入力された場合において、そのマス
ク条件では過去に結晶欠陥が発生した実績があり、臨界
条件記憶装置6において臨界条件、すなわち危険パター
ン形状データ24に設定されていると仮定する。このよ
うな場合、危険パターン判定部16は、この入力データ
が危険パターンであると判定し、図3の危険パターン判
定の欄にA3で示すように、「有意」あるいは危険度の
段階表示等によりユーザに報告する。
【0034】(ヘ)一方、ステップS104で危険プロ
セスおよび危険パターンではないと判定された場合に
は、ステップS106及びステップS111に進む。ス
テップS106では、入力データ処理部11により、ス
テップS101で入力された入力データからプロセス条
件に関するデータを抽出し、プロセスシミュレーション
用書式データに自動変換する。自動変換後、ステップS
107に進む。すなわち、プロセスシミュレーション用
書式データは総合シミュレーション部12へ出力され
る。
【0035】(ト)ステップS107において、総合シ
ミュレーション部12内のプロセスシミュレーション部
18は、プロセスシミュレーション用書式データに基づ
いて、不純物プロファイル、応力、形状等のプロセスシ
ミュレーションを行い、図5に示すように、プロセスシ
ミュレーション結果を出力する。ここで、出力されるプ
ロセスシミュレーション結果は、 応力に関する情報(各方向垂直応力、各方向せん断応
力、すべり面すべり方向の分解せん断応力、ミーゼス応
力、主応力など); 不純物や欠陥密度に関する情報(格子間元素密度、空
孔密度、あるいはボロン(B)、ヒ素(As)、リン
(P)、鉄(Fe)などの不純物密度など); 形状に関する情報(深さ(Z)、幅(Y)、高さ
(X)、成膜形状など) 等である。図5では、ボロン(B)とリン(P)の不純
物密度と応力が形状に関する情報(X、Y、Z)と共に
示されている。以上のようなシミュレーション結果以外
にも必要な情報があれば、新たな項目として得ること
や、不必要な情報があれば削除することも可能である。
【0036】(チ)ステップS108において、総合シ
ミュレーション部12は、プロセスシミュレーション結
果を危険プロセス判定用書式データに変換し、危険プロ
セス判定用書式データを判定部14に出力する。
【0037】(リ)ステップS109において、判定部
14の危険プロセス判定部15は、ステップS108で
出力された危険プロセス判定用書式データから危険プロ
セスであるか否かを判定する。具体的には、危険プロセ
ス判定部15は、シミュレーション結果を既に臨界条件
記憶装置6に登録、蓄積されている結晶欠陥発生の臨界
条件と比較することで危険プロセスを検出し、判定す
る。ステップS109で、危険プロセスであると判定さ
れた場合には、ステップS105に戻る。すなわち、危
険プロセス判定部15は、危険プロセスと判定されたプ
ロセス条件を入力データ処理部11にフィードバックす
る。なお、ここで危険プロセスと判定されたプロセス条
件は、主記憶装置4に一時的に蓄積され、後述するステ
ップS110において、臨界条件記憶装置6に蓄積され
ているデータベース内の臨界条件の更新に用いられる。
【0038】そして、ステップS105において、入力
データ処理部11は、入力データの修正箇所およびNG
理由を表示装置2を介して表示、または出力装置3を介
して出力する。その後、ステップS101に戻り、フィ
ードバックされたプロセス条件を踏まえて、入力装置1
を介して手動または自動で入力データの修正、変更を行
う。
【0039】(ヌ)ステップS109で危険プロセスで
ないと判定された場合には、ステップS110に進む。
ステップS110では、危険プロセス判定部15が、主
記憶装置4に一時的に蓄積されている危険プロセスと判
定されたプロセス条件を臨界条件として、データベース
処理部17を介して臨界条件記憶装置6に蓄積されてい
るデータベース内の臨界条件を更新し、処理を終了す
る。
【0040】(ル)一方、ステップS111において、
入力データ処理部11は、ステップS101で入力され
た入力データからマスク条件に関するデータを抽出し、
マスクシミュレーション用書式データに自動変換する。
そして、マスクシミュレーション用書式データをマスク
シミュレーション部13へ出力し、ステップS112に
進む。
【0041】(ヲ)ステップS112において、マスク
シミュレーション部13は、まず、マスクシミュレーシ
ョン用書式データに基づいて、マスクパターン形状から
プロセス毎の任意の位置の素子形状を計算し、現像、露
光等のリソグラフィープロセスあるいは反応性イオンエ
ッチング(RIE)等のエッチングプロセスの加工変換
差を考慮して形状データを出力する。この形状データ
は、ウェーハ面上の二次元座標データ、エッチングや成
膜プロセスのウェーハ厚さ方向の処理データを読み込ん
だ三次元座標データからなる。そして、この座標データ
および各プロセスのデータから、主に入力データで指定
した結晶欠陥発生が懸念される領域においてシミュレー
ションを行い、マスクシミュレーション結果を出力す
る。
【0042】(ワ)ステップS113において、マスク
シミュレーション部12は、マスクシミュレーション結
果を危険パターン判定用書式データに変換し、危険パタ
ーン判定用書式データを判定部14に出力する。
【0043】(カ)ステップS114において、判定部
14の危険パターン判定部16は、ステップS113で
出力された危険パターン判定用書式データから危険パタ
ーンであるか否かを判定する。具体的には、危険パター
ン判定部16は、シミュレーション結果を既に臨界条件
記憶装置6に登録、蓄積されている結晶欠陥発生の臨界
条件と比較することで危険パターンを検出し、判定す
る。ステップS114で、図6に示すように、危険パタ
ーン26であると判定された場合には、ステップS10
5に戻る。すなわち、危険パターン判定部16は、危険
パターン26と判定されたマスク条件を入力データ処理
部11にフィードバックする。なお、ここで危険パター
ンと判定されたマスク条件は、主記憶装置4に一時的に
蓄積され、ステップS110において、臨界条件記憶装
置6に蓄積されているデータベース内の臨界条件の更新
に用いられる。そして、ステップS105において、入
力データ処理部11は、入力データの修正箇所およびN
G理由を表示装置2を介して表示、または出力装置3を
介して出力する。さらに、ステップS101に戻り、フ
ィードバックされたマスク条件を踏まえて、危険パター
ン判定が有意にならないように初期入力したマスクパタ
ーン形状データ等の入力データを手動または自動で修
正、変更する。
【0044】(ヨ)ステップS114で危険パターンで
ないと判定された場合には、ステップS110に進む。
ステップS110において、危険パターン判定部16
は、主記憶装置4に一時的に蓄積されている危険パター
ンと判定されたマスク条件を臨界条件として、データベ
ース処理部17を介して臨界条件記憶装置6に蓄積され
たデータベース内の臨界条件を更新し、処理を終了す
る。
【0045】第1の実施の形態では、ステップS110
において、危険プロセスと判定されたプロセス条件、危
険パターンと判定されたマスク条件を臨界条件として、
臨界条件記憶装置6の臨界条件を更新しているが、ステ
ップS109、ステップS114の段階で更新すること
も可能である。
【0046】図7は、半導体装置の概略図の一例であ
る。図7に示すように、半導体装置は、シリコン領域7
0上に配置されたゲート部71と埋込酸化膜が充填され
たトレンチ部72とからなる。ゲート部71とトレンチ
部72とが交差する箇所(高応力領域73)において、
臨界条件等の応力値を越える可能性がある。もし、応力
シミュレーションで臨界条件の応力値を越えており、危
険プロセス/パターン検出システムにより危険と判定さ
れた場合には、ゲート部71の大きさ等の構造値、トレ
ンチ部72の埋込酸化膜等の物性値の入力データを手動
または自動で変更することにより、危険判定を回避する
ことが可能となる。
【0047】図8は、素子レイアウトのマスクパターン
形状データの平面図の一例である。図8では、素子レイ
アウトのマスクパターン形状として、矩形のシリコン領
域80a,80b,80cと、埋込酸化膜が充填された
トレンチ部81と、その上に配置されたゲート部82と
からなる場合を示している。シリコン領域80a,80
bの角部(高応力領域83)において臨界条件である応
力値を越える可能性がある。もし、応力シミュレーショ
ンが臨界条件である応力値を越えており、危険プロセス
/パターン検出システムにより危険と判定した場合に
は、トレンチ部81の幅D、トレンチ部81の幅E、ゲ
ート部82の位置F等の入力データを手動または自動で
変更することにより、危険判定を回避することが可能と
なる。
【0048】図9は、素子領域の断面図の一例である。
図9では、活性領域となるシリコン領域90が、埋込酸
化膜が充填された2つのトレンチ部91a,91bで挟
まれた状態として示されている。シリコン領域90の上
部の高不純物密度領域92が臨界条件である不純物密度
を越える可能性がある。もし、危険プロセス/パターン
検出システムにより危険と判定された場合には、不純物
密度低減のためイオン注入量等の入力データを手動また
は自動で変更することにより、危険判定を回避すること
が可能となる。また、シリコン領域90の上部コーナの
高応力領域93において、応力シミュレーションにより
臨界条件である応力値を越えており、危険プロセス/パ
ターン検出システムにより危険と判定された場合には、
トレンチ幅I、トレンチ深さJ、トレンチ側壁のテーパ
角K等の入力データを手動または自動で変更することに
より、危険判定を回避することが可能となる。
【0049】以上説明したように、シミュレーション結
果に対して危険と判定された場合、入力データを変更し
て再度シミュレーションを行うことで、結晶欠陥の発生
を回避したプロセス設計をシミュレーションベースで行
うことが可能となる。これらの検討はすべて計算機上で
行うことができる。また、予め入力データの変更項目を
指定しておけば、一連の危険判定回避作業は自動化する
こともできる。
【0050】さらに、実験計画法や田口メソッドの直交
表に基づいて、各入力データに故意にバラツキを持たせ
ることで、どの入力項目のバラツキが臨界条件、つまり
結晶欠陥発生に対して影響を与えるかを調べることも可
能となり、条件バラツキに対して頑強なプロセス条件を
決定することが容易になる。
【0051】(第2の実施の形態)本発明の第2の実施
の形態に係る危険プロセス/パターン検出システムの処
理は、イオン注入による結晶欠陥発生を回避するプロセ
ス設計をシミュレーションベースで行うことを可能とす
る。
【0052】例えば、シリコン基板にAsやPなどのイ
オン注入を行うと、加速エネルギー、ドーズ量に依存し
て、表面近傍のシリコン結晶がアモルファス層に変態す
る。加えて再結晶化熱処理を行うと、保持温度、保持時
間及び雰囲気ガス種等に依存して、アモルファス層/結
晶(amorphous/crystal:a/c)界面付近に微小転位ル
ープが発生する場合がある。この微小転位ループが空乏
層内に存在すると、再結合中心として働くためリーク電
流の原因となる。このため、リーク電流を防止するため
には、微小転位ループが発生しないイオン注入条件を選
択する必要がある。第2の実施の形態に係る危険プロセ
ス/パターン検出システムの処理方法では、様々なイオ
ン注入条件とその熱処理条件、その結果としての微小転
位ループの有無や発生密度等の情報を蓄積した結晶欠陥
データベースを参照することにより、危険プロセスであ
ると判定された場合には、イオン注入条件を更新するこ
とにより、イオン注入による結晶欠陥発生を回避するこ
とを可能とする。
【0053】以下、図10を参照して、本発明の第2の
実施の形態に係る危険プロセス/パターン検出システム
の処理について説明する。
【0054】(イ)ステップS201において、ユーザ
は、プロセス条件に関する入力データとして、イオン注
入条件に関する情報(加速電圧、イオン種、ドーズ量、
注入角度など)及びその熱処理条件に関する情報(昇温
速度、降温速度、保持温度、保持時間、雰囲気ガス種、
雰囲気ガス流量など)を入力装置1を介して入力データ
処理部11に対して入力する。データ入力が終了する
と、図10のステップS202に進む。
【0055】(ロ)ステップS202において、入力デ
ータ処理部11は、入力された入力データ20をデータ
ベース用書式データに自動変換し、判定部14に出力す
る。
【0056】(ハ)ステップS203において、データ
ベース処理部17は、判定部14の要求により臨界条件
記憶装置6に既に登録、蓄積されているデータベースか
ら欠陥発生の臨界条件(危険プロセス条件)を検索、抽
出し、判定部14に出力する。
【0057】(ニ)ステップS204において、判定部
14は、出力されたデータベース用書式データと臨界条
件記憶装置6から検索、抽出された臨界条件を比較する
ことで危険プロセスを検出し、判定する。ステップS2
04で、判定部14が危険プロセスであると判定した場
合は、ステップS205に進む。
【0058】(ホ)ステップS205において、入力デ
ータ処理部11は、入力データの修正箇所およびNG理
由を表示装置2を介して表示、または出力装置3を介し
て出力する。すなわち、危険プロセスと判定されたプロ
セス条件を入力データ処理部11にフィードバックす
る。表示又は出力を確認後、ステップS201に戻り、
フィードバックされたプロセス条件を踏まえて、危険プ
ロセス判定が有意にならないように初期入力したプロセ
ス条件に関する入力データを手動または自動で修正、変
更する。例えば、図3のプロセス条件に関するデータ2
0のA1に示すような処理温度(1100℃)および時
間(30分)が初期入力された場合において、その入力
値では過去に結晶欠陥が発生した実績があり、臨界条件
記憶装置6において臨界条件に設定されていると仮定す
る。このような場合、危険プロセス判定部15は、この
入力データが危険プロセスであると判定し、図3の危険
プロセス判定の欄にA2で示すように、「有意」あるい
は危険度の段階表示等によりユーザに報告する。
【0059】(ヘ)一方、ステップS204で危険プロ
セスではないと判定された場合には、ステップS206
に進む。ステップS206では、入力データ処理部11
により、ステップS201で入力されたプロセス条件に
関するデータをプロセスシミュレーション用書式データ
に自動変換する。自動変換後、ステップS207に進
む。すなわち、プロセスシミュレーション用書式データ
は総合シミュレーション部12へ出力される。
【0060】(ト)ステップS207において、総合シ
ミュレーション部12内のプロセスシミュレーション部
18は、プロセスシミュレーション用書式データに基づ
いて、不純物プロファイル、応力、形状等のプロセスシ
ミュレーションを行い、プロセスシミュレーション結果
を出力する。ここで、出力されるプロセスシミュレーシ
ョン結果は、アモルファス層の厚さ、各方向成分の応力
値、格子間シリコン密度、空孔密度、注入イオン密度等
である。さらに、総合シミュレーション部12内のデバ
イスシミュレーション部19は、プロセスシミュレーシ
ョン結果と共に電流・電圧等の条件を入力し、電極を形
成、電圧を変化させるなどの電気的特性を求めるデバイ
スシミュレーションを行い、デバイスシミュレーション
結果を出力する。図11(A)及び図11(B)は、M
OSトランジスタのシミュレーション結果の一例であ
る。図11(A)は、ドレイン電極50、ゲート電極5
1、及びソース電極52を有するMOSトランジスタに
おいて、ゲート電極51に印加する電圧をゼロにした状
態での空乏層55領域の模式図を示している。図11
(A)では、アモルファス層53と結晶の界面であった
アモルファス層/結晶界面54に空乏層55領域が存在
していないことを示している。図11(B)は、図11
(A)のMOSトランジスタにおいて、ゲート電極51
に電圧を印加して動作させた状態での空乏層55領域の
模式図を示している。図11(B)では、アモルファス
層53と結晶の界面であったアモルファス層/結晶界面
54に空乏層55領域が存在しているため危険プロセス
であること(NG)を示している。このように、活性領
域および空乏層領域を表示することができる。
【0061】以上のようなシミュレーション結果以外に
も必要な情報があれば、新たな項目として得ることや、
不必要な情報があれば削除することも可能である。
【0062】(チ)ステップS208において、総合シ
ミュレーション部12は、プロセスシミュレーション結
果およびデバイスシミュレーション結果を危険プロセス
判定用書式データに変換し、危険プロセス判定用書式デ
ータを判定部14に出力する。
【0063】(リ)ステップS209において、判定部
14の危険プロセス判定部15は、出力された危険プロ
セス判定用書式データから危険プロセスであるか否かを
判定する。具体的には、危険プロセス判定部15は、シ
ミュレーション結果を既に臨界条件記憶装置6に登録、
蓄積されている結晶欠陥発生の臨界条件と比較すること
で危険プロセスを検出し、判定する。また、危険プロセ
ス判定部15は、ステップS207のシミュレーション
結果であるアモルファス層と結晶の界面であった箇所に
空乏層領域が存在しているか否かも判定する。ここで、
図11(B)に示すように、アモルファス層53と結晶
の界面であったアモルファス層/結晶界面54に空乏層
55領域が存在している場合には危険プロセスであると
判定する。ステップS209で、危険プロセスであると
判定された場合には、ステップS205に戻る。すなわ
ち、危険プロセス判定部15は、危険プロセスと判定さ
れたプロセス条件を入力データ処理部11にフィードバ
ックする。なお、ここで危険プロセスと判定されたプロ
セス条件は、主記憶装置4に一時的に蓄積され、ステッ
プS110において、臨界条件記憶装置6に蓄積されて
いるデータベース内の臨界条件の更新に用いられる。
【0064】そして、ステップS205において、入力
データ処理部11は、入力データの修正箇所およびNG
理由を表示装置2を介して表示、または出力装置3を介
して出力する。その後、ステップS201に戻り、フィ
ードバックされたプロセス条件を踏まえて、入力装置1
を介して手動または自動で入力データの修正、変更を行
う。
【0065】(ヌ)ステップS209で危険プロセスで
ないと判定された場合には、ステップS110に進む。
ステップS210では、危険プロセス判定部15が、主
記憶装置4に一時的に蓄積されている危険プロセスと判
定されたプロセス条件を臨界条件として、データベース
処理部17を介して臨界条件記憶装置6に蓄積されてい
るデータベース内の臨界条件を更新し、処理を終了す
る。ここで、臨界条件記憶装置6には、イオン注入条件
およびアニール条件毎に微小転位ループの有無や密度、
<311>欠陥密度の有無や密度、及びゲートなど薄膜
エッジ転位の有無や密度等の情報がデータベースとして
蓄えられており、参照、更新することが可能となってい
る。第2の実施の形態では、ステップS210におい
て、危険プロセスと判定されたプロセス条件を臨界条件
として、臨界条件記憶装置6の臨界条件を更新している
が、ステップS204の段階で更新することも可能であ
る。
【0066】以上説明したように、シミュレーション結
果に対して危険と判定された場合、入力データを変更し
て再度シミュレーションを行うことで、イオン注入によ
る結晶欠陥の発生を回避したプロセス設計をシミュレー
ションベースで行うことが可能となる。これらの検討は
すべて計算機上で行うことができる。また、予め入力デ
ータの変更項目を指定しておけば、一連の危険判定回避
作業は自動化することもできる。
【0067】さらに、実験計画法や田口メソッドの直交
表に基づいて、各入力データに故意にバラツキを持たせ
ることで、どの入力項目のバラツキが臨界条件、つまり
結晶欠陥発生に対して影響を与えるかを調べることも可
能となり、条件バラツキに対して頑強なプロセス条件を
決定することが容易になる。
【0068】(危険検出プログラム)次に、危険検出プ
ログラムの実行命令の詳細について説明する。
【0069】危険検出プログラムは、 (イ)入力データに対して入力データ処理部がデータベ
ース用書式データ、プロセスシミュレーション用書式デ
ータ、マスクシミュレーション用書式データに変換する
命令; (ロ)入力データ処理部により変換されたデータベース
用書式データと臨界条件記憶装置に記憶された欠陥発生
の臨界条件を比較し、危険プロセス又は危険パターンで
あるか否かを判定し、危険プロセス又は危険パターンで
ある場合には、プロセス条件又はマスクパターン形状条
件を入力データ処理部にフィードバックする命令; (ハ)入力データ処理部により変換されたプロセスシミ
ュレーション用書式データに対して、プロセスシミュレ
ーションを行い、そのプロセスシミュレーション結果を
危険プロセス判定用書式データとして危険プロセス判定
部へ出力する命令; (ニ)入力データ処理部により変換されたマスクシミュ
レーション用書式データに対して、マスクシミュレーシ
ョンを行い、そのマスクシミュレーション結果を危険パ
ターン判定用書式データとして危険パターン判定部へ出
力する命令; (ホ)出力された危険プロセス判定用書式データと臨界
条件記憶装置に記憶された欠陥発生の臨界条件を比較
し、危険プロセスであるか否かを判定し、危険プロセス
である場合には、プロセス条件を入力データ処理部にフ
ィードバックする命令; (ヘ)出力された危険パターン判定用書式データを臨界
条件記憶装置に記憶された欠陥発生の臨界条件と比較
し、危険パターンであるか否かを判定し、危険パターン
である場合には、マスクパターン形状条件を入力データ
処理部にフィードバックする命令とから構成される。
【0070】また、上述した危険検出プログラムは、危
険プロセスと判定されたプロセス条件、危険パターンと
判定されたマスク条件を臨界条件として臨界条件記憶装
置の臨界条件を更新する命令を更に備えるようにすると
良い。
【0071】以上のような危険検出プログラムは、コン
ピュータ読み取り可能な記録媒体に保存することができ
る。この記録媒体を図1に示したコンピュータシステム
によって読み込ませ、危険検出プログラムを実行してコ
ンピュータを制御することにより、上述した危険プロセ
ス/パターン検出システムを実現することができる。こ
こで、記録媒体とは、例えばコンピュータの外部メモリ
装置、半導体メモリ、磁気ディスク、光ディスク、光磁
気ディスク、磁気テープなどのプログラムを格納するこ
とができるような媒体を意味する。具体的には、フレキ
シブルディスク、CD−ROM、MOディスク、カセッ
トテープ、オープンリールテープなどが記憶媒体に含ま
れる。
【0072】(半導体装置の製造方法)次に、上述した
危険プロセス/パターン検出システムを用いた半導体装
置(LSI)の製造方法について、図12を参照して説
明する。本発明の実施の形態に係る半導体装置の製造方
法は、図12に示すように、ステップS100における
設計工程、ステップS200におけるマスク製造工程、
ステップS300における半導体製造工程からなる。ス
テップS100における設計の工程は、ステップS11
0の総合シミュレーションによる危険プロセス及び危険
パターン検出工程、ステップS130の回路シミュレー
ション工程からなるシミュレーション工程である。ステ
ップS300における半導体製造工程は、ステップS3
10及びステップS320のシリコンウェーハ上に集積
回路を作り込む前工程(ウェーハ工程)、S330のダ
イシングから検査までの後工程(アセンブル工程)から
なる。以下、各工程の詳細について説明する。
【0073】(イ)まず、ステップS120において、
図2又は図10のフローチャートを用いて説明した本発
明の実施の形態に係る危険プロセス/パターン検出シス
テムを用いて、プロセス条件、マスク条件等の入力デー
タに対して、既に登録、蓄積されている臨界条件記憶装
置6の臨界条件と比較を行い、危険プロセスまたは危険
パターンであるか否かの判定を行う。そして、危険プロ
セスまたは危険パターンが検出されなければ、要求され
た仕様に基づいて、プロセス・マスクシミュレーション
がなされ、半導体装置の平面形状や断面構造、あるいは
不純物密度や欠陥密度等が決定される。危険プロセスま
たは危険パターンが検出された場合には、ユーザにフィ
ードバックし、入力データの変更・修正を行う。この結
果、最終的に危険プロセスまたは危険パターンが回避さ
れたプロセス・マスクシミュレーションが実施される。
更に危険プロセスまたは危険パターンが検出されなけれ
ばプロセス・マスクシミュレーションの結果と各電極に
入力される電流/電圧の各値からデバイスシミュレーシ
ョンがなされる。
【0074】(ロ)さらに、ステップS130におい
て、このデバイスシミュレーションによって得られた電
気的特性を用いてLSIの回路シミュレーションを行
い、回路レイアウトが決定される(回路シミュレーショ
ンは省略可能である)。
【0075】(ハ)ステップS200において、ステッ
プS100の設計工程で決定された回路レイアウト等の
表面パターンをもとにCADシステムを用いて、LSI
の表面パターンを実現するために必要なマスク枚数のマ
スクデータを作成する。まず、エッチング工程における
パターン変換差や、熱拡散工程における拡散領域の拡が
り寸法等の現実のプロセスの影響を考慮して、ステップ
S100の設計工程により決定された表面パターンを半
導体チップ上に実現するために必要なマスクレベルのレ
イアウトデータが作成される。このマスクレベルのレイ
アウトデータは、ステップS310の前工程に含まれる
各工程に応じて、必要な枚数分作成される。マスクの枚
数は、ステップS310の前工程に含まれる工程数に応
じて10枚ないし数10枚、もしくはそれ以上作成され
る。すなわち、半導体チップの各層や内部構造にそれぞ
れ対応して、必要なレチクルのパターンデータ(描画デ
ータ)がそれぞれ決定される。さらにこのレチクルのパ
ターンデータ(描画データ)を用いて、電子ビーム(E
B)露光装置等のパターンジェネレータを用いて石英ガ
ラス等のマスク基板上に各工程に対応したマスクを描画
する。所要枚数のレチクルが製作されたら、マスク検査
を実行する。マスク検査により所要枚数のレチクルが合
格であると判定されれば、ステップS310に進む。
【0076】(ニ)次に、ステップS310において、
各工程に必要なそれぞれのレチクルを用いたフォトリソ
グラフィー工程を繰り返すことにより半導体ウェーハに
対する基板工程がなされる。例えば、その一部を説明す
ると、所定の工程を経た後、ステップS311におい
て、シリコン基板の表面上にシリコン酸化膜を熱酸化に
より形成すると仮定する(酸化工程)。次に、ステップ
S312において、シリコン酸化膜上にフォトレジスト
を塗布する(レジスト塗布工程)。その後、ステップS
313において、ステップS200で作成したレチクル
を用いて、フォトリソグラフィー工程を行い、フォトレ
ジストをステップ・アンド・リピート方式で露光し、パ
ターニングを行う。このフォトレジストをイオン注入用
マスクとして用いて、ステップS314において、不純
物イオンをシリコン基板の表面に選択的に注入する(イ
オン注入工程)。そして、ステップS315において、
イオン注入マスクとして用いたフォトレジストを除去し
た後、熱処理することにより、注入されたイオンを活性
化し、所望の深さまで拡散し、シリコン基板の内部に不
純物拡散領域を形成する(熱処理工程)。以下同様にし
て、例えば、多結晶シリコン等の薄膜のCVD、この薄
膜をフォトリソグラフィーを用いてエッチングする工
程,・・・等が続けられる。必要な一連の工程が終了す
ると、ステップS320へ進む。
【0077】(ホ)次に、ステップS320において、
同様に各工程に必要なレチクルを用いてステッパーで所
望のパターンを描画することにより基板表面に対して配
線処理が施される(表面配線工程)。その一部を説明す
ると、例えば、ステップS310の各工程を経たシリコ
ンウェハ上に、ステップS321において、CVD法に
より層間絶縁膜を形成すると仮定する(CVD工程)。
更に、ステップS322において、層間絶縁膜上にフォ
トレジストを塗布し(レジスト塗布工程)、ステップS
323で、ステップS200で作成した対応するレチク
ルを用いてステッパーで露光してフォトレジストからな
るエッチングマスクを形成する(フォトリソグラフィー
工程)。そして、ステップS324で、このエッチング
マスクを用いたRIE等のエッチング工程等により層間
絶縁膜に対するコンタクトホールの開口を行う(エッチ
ング工程)。ステップS325において、フォトレジス
トを除去し、表面を洗浄した後、コンタクトホール内に
タングステン等の金属をスパッタリング等により堆積す
る。その後、再び、フォトリソグラフィー工程による新
たなエッチングマスクを形成し、この金属膜をパターニ
ングする。更に、このパターニングされた金属膜の上に
他の層間絶縁膜が堆積され、同様な工程が繰り返され
る。
【0078】(ヘ)必要な多層配線構造が完成し、前工
程(ウェーハ工程)が完了すれば、ステップS330に
おいて、ダイヤモンドブレード等のダイシング装置によ
り、所定のチップサイズに分割する(ダイシング工
程)。そして、金属もしくはセラミックスなどのパッケ
ージング材料にマウントし(マウント工程)、チップ上
の電極パッドとリードフレームのリードを金線で接続し
た後(ボンディング工程)、樹脂封止等の所要のパッケ
ージ組み立ての工程を実施する(封止工程)。
【0079】(ト)ステップS400において、半導体
装置の性能・機能に関する特性検査、リード形状・寸法
状態、信頼性試験等の所定の検査を経て(検査工程)、
半導体装置が完成する。
【0080】(チ)ステップS500において、以上の
工程をすべてクリアした半導体装置は、水分、静電気等
から保護するための包装を施され、出荷される。
【0081】以上説明したように、本発明の実施の形態
に係る半導体装置の製造方法によれば、結晶欠陥の発生
が未然に防止された製造プロセスとマスクパターンが採
用されているので、歩留り低下を回避することが可能と
なる。このため、新製品開発のためのターンアラウンド
タイムが短縮され、生産コストを低減することが可能に
なる。
【0082】
【発明の効果】本発明の実施の形態に係る危険プロセス
/パターン検出システム、危険プロセス/パターン検出
方法、危険検出プログラム、及び半導体装置の製造方法
によれば、結晶欠陥発生を回避した半導体プロセス条件
及び/又はマスクパターン形状の設定をシミュレーショ
ンベースで行うことが可能となる。
【0083】また、半導体製造のプロセスやマスクのパ
ターン形状の条件バラツキに対して頑強な半導体プロセ
ス条件を設定することが容易になる。
【0084】さらに、半導体製造において危険プロセス
及び/又は危険パターンの検出精度を向上させ、結晶欠
陥による歩留り低下を回避することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る危険プロセス/パタ
ーン検出システムの構成図である。
【図2】本発明の第1の実施の形態に係る危険プロセス
/パターン検出システムのフローチャートである。
【図3】本発明の第1の実施の形態に係る危険プロセス
/パターン検出システムにおける入力データの一例であ
る。
【図4】本発明の第1の実施の形態に係る危険プロセス
/パターン検出システムにおける危険パターンの検出方
法の一例である。
【図5】本発明の第1の実施の形態に係る危険プロセス
/パターン検出システムにおけるプロセスシミュレーシ
ョン結果の一例である。
【図6】本発明の第1の実施の形態に係る危険プロセス
/パターン検出システムにおけるマスクシミュレーショ
ン結果の一例である。
【図7】半導体装置の概略図の一例である。
【図8】素子レイアウトのマスクパターン形状データの
平面図の一例である。
【図9】素子領域の断面図の一例である。
【図10】本発明の第2の実施の形態に係る危険プロセ
ス/パターン検出システムのフローチャートである。
【図11】本発明の第2の実施の形態に係る危険プロセ
ス/パターン検出システムにおけるデバイスシミュレー
ション結果の一例である。
【図12】本発明の実施の形態に係る半導体装置の製造
方法の処理の流れを示すフローチャート図である。
【符号の説明】
1 入力装置 2 表示装置 3 出力装置 4 主記憶装置 5 中央処理制御装置(CPU) 6 臨界条件記憶装置 7 制御部 11 入力データ処理部 12 総合シミュレーション部 13 マスクシミュレーション部 14 判定部 15 危険プロセス判定部 16 危険パターン判定部 17 データベース処理部 18 プロセスシミュレーション部 19 デバイスシミュレーション部 20 プロセス条件 21 マスク条件 22、23 マスクパターン形状データ 24 危険パターン形状データ 25、26 危険パターン 50 ドレイン電極 51 ゲート電極 52 ソース電極 53 アモルファス層 54 アモルファス層/結晶界面(a/c界面) 55 空乏層 70、80a、80b、80c、90 シリコン領域 71、82 ゲート部 72、81、91a、91b トレンチ部(埋込酸化
膜) 73、83、93 高応力領域 92 高不純物密度領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 入力データを書式データに変換する入力
    データ処理部と、 欠陥発生の臨界条件を記憶した臨界条件記憶装置と、 前記書式データに対して、少なくともプロセスシミュレ
    ーションを行い、その結果を危険プロセス判定用書式デ
    ータとして出力する総合シミュレーション部と、 前記書式データに対して、マスクシミュレーションを行
    い、その結果を危険パターン判定用書式データとして出
    力するマスクシミュレーション部と、 前記危険プロセス判定用書式データと前記臨界条件を比
    較し、危険プロセスであるか否かを判定する危険プロセ
    ス判定部と、 前記危険パターン判定用書式データと前記臨界条件を比
    較し、危険パターンであるか否かを判定する危険パター
    ン判定部とを備えることを特徴とする危険プロセス/パ
    ターン検出システム。
  2. 【請求項2】 前記危険プロセス判定部および前記危険
    パターン判定部は、危険プロセスと判定されたプロセス
    条件、危険パターンと判定されたマスク条件を臨界条件
    として前記臨界条件記憶装置の臨界条件を更新すること
    を特徴とする請求項1に記載の危険プロセス/パターン
    検出システム。
  3. 【請求項3】 入力データを入力データ処理部が書式デ
    ータに変換するステップと、 前記書式データに対して、少なくともプロセスシミュレ
    ーションを行い、その結果を危険プロセス判定用書式デ
    ータとして危険プロセス判定部へ出力するステップと、 前記危険プロセス判定用書式データと臨界条件記憶装置
    に記憶された臨界条件を比較し、危険プロセスであるか
    否かを判定するステップとを備えることを特徴とする危
    険プロセス/パターン検出方法。
  4. 【請求項4】 入力データを入力データ処理部が書式デ
    ータに変換ステップと、 前記書式データに対して、マスクシミュレーションを行
    い、その結果を危険パターン判定用書式データとして危
    険パターン判定部へ出力ステップと、 前記危険パターン判定用書式データと臨界条件記憶装置
    に記憶された臨界条件を比較し、危険パターンであるか
    否かを判定するステップとを備えることを特徴とする危
    険プロセス/パターン検出方法。
  5. 【請求項5】 危険プロセスと判定されたプロセス条
    件、危険パターンと判定されたマスク条件を臨界条件と
    して前記臨界条件記憶装置の臨界条件を更新するステッ
    プを更に備えることを特徴とする請求項3又は4に記載
    の危険プロセス/パターン検出方法。
  6. 【請求項6】 入力データを入力データ処理部が書式デ
    ータに変換する命令と、 前記書式データに対して、少なくともプロセスシミュレ
    ーションを行い、その結果を危険プロセス判定用書式デ
    ータとして危険プロセス判定部へ出力する命令と、 前記危険プロセス判定用書式データと臨界条件記憶装置
    に記憶された臨界条件と比較し、危険プロセスであるか
    否かを判定する命令と、 前記書式データに対して、マスクシミュレーションを行
    い、その結果を危険パターン判定用書式データとして危
    険パターン判定部へ出力する命令と、 前記危険パターン判定用書式データと臨界条件記憶装置
    に記憶された臨界条件を比較し、危険パターンであるか
    否かを判定する命令とを備えることを特徴とする危険検
    出プログラム。
  7. 【請求項7】 危険プロセスと判定されたプロセス条
    件、危険パターンと判定されたマスク条件を臨界条件と
    して前記臨界条件記憶装置の臨界条件を更新する命令を
    更に備えることを特徴とする請求項6に記載の危険検出
    プログラム。
  8. 【請求項8】 少なくともプロセスシミュレーションま
    たはマスクシミュレーションを行い、その結果を臨界条
    件記憶装置に記憶された臨界条件と比較することで危険
    プロセスまたは危険パターンであるか否かの判定を行
    い、危険プロセスまたは危険パターンがある場合には、
    入力データの変更・修正を行い、所望のプロセス条件ま
    たはマスク条件を設定する工程と、 前記プロセス条件またはマスク条件に基づいて、半導体
    基板上に集積回路を作り込む工程とを有することを特徴
    とする半導体装置の製造方法。
  9. 【請求項9】 前記マスク条件をもとに半導体基板上に
    形成すべきパターンレイアウトを決定したうえで、前記
    決定されたレイアウトをもとに生成されたマスクの描画
    データに従って、露光装置によりマスク基板上にマスク
    をそれぞれ描画してなるレチクルを、必要な枚数用意す
    る工程を更に備え、 前記集積回路を作り込む工程は、前記レチクルのうちの
    1を用いた、第1のフォトリソグラフィー工程、該第1
    のフォトリソグラフィー工程による拡散マスクを用いた
    選択拡散工程、前記レチクルのうちの他の1を用いた第
    2のフォトリソグラフィー工程、該第2のフォトリソグ
    ラフィー工程によるエッチングマスクを用いた選択エッ
    チング工程を含む一連の製造工程を有することを特徴と
    する請求項8に記載の半導体装置の製造方法。
JP2002202893A 2001-07-12 2002-07-11 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法 Abandoned JP2003092237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002202893A JP2003092237A (ja) 2001-07-12 2002-07-11 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001211748 2001-07-12
JP2001-211748 2001-07-12
JP2002202893A JP2003092237A (ja) 2001-07-12 2002-07-11 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003092237A true JP2003092237A (ja) 2003-03-28

Family

ID=26618579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002202893A Abandoned JP2003092237A (ja) 2001-07-12 2002-07-11 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003092237A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276915A (ja) * 2004-03-23 2005-10-06 Toshiba Corp 工程管理システム、及び工程管理方法
JP2010232594A (ja) * 2009-03-30 2010-10-14 Sony Corp イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法
US7987435B2 (en) 2005-08-25 2011-07-26 Kabushiki Kaisha Toshiba Pattern verification method, program thereof, and manufacturing method of semiconductor device
KR20190137937A (ko) * 2017-05-01 2019-12-11 램 리써치 코포레이션 에지 배치 에러 (epe: edge placement error) 예측을 통한 설계 레이아웃 패턴 근접 보정
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
US11704463B2 (en) 2018-04-06 2023-07-18 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276915A (ja) * 2004-03-23 2005-10-06 Toshiba Corp 工程管理システム、及び工程管理方法
JP4550453B2 (ja) * 2004-03-23 2010-09-22 株式会社東芝 工程管理システム、及び工程管理方法
US7987435B2 (en) 2005-08-25 2011-07-26 Kabushiki Kaisha Toshiba Pattern verification method, program thereof, and manufacturing method of semiconductor device
US8127265B2 (en) 2005-08-25 2012-02-28 Kabushiki Kaisha Toshiba Pattern verification method, program thereof, and manufacturing method of semiconductor device
JP2010232594A (ja) * 2009-03-30 2010-10-14 Sony Corp イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法
KR20190137937A (ko) * 2017-05-01 2019-12-11 램 리써치 코포레이션 에지 배치 에러 (epe: edge placement error) 예측을 통한 설계 레이아웃 패턴 근접 보정
JP2020520096A (ja) * 2017-05-01 2020-07-02 ラム リサーチ コーポレーションLam Research Corporation エッジ配置誤差予測を用いた設計レイアウトパターン近接効果補正
JP7182565B2 (ja) 2017-05-01 2022-12-02 ラム リサーチ コーポレーション エッジ配置誤差予測を用いた設計レイアウトパターン近接効果補正
KR102561374B1 (ko) 2017-05-01 2023-07-28 램 리써치 코포레이션 에지 배치 에러 (epe: edge placement error) 예측을 통한 설계 레이아웃 패턴 근접 보정
US11704463B2 (en) 2018-04-06 2023-07-18 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features

Similar Documents

Publication Publication Date Title
US20030014146A1 (en) Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
KR101186694B1 (ko) 기판 처리 방법
US7010775B2 (en) Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication
US7543260B2 (en) Design supporting system of semiconductor integrated circuit, method of designing semiconductor integrated circuit, and computer readable medium for supporting design of semiconductor integrated circuit
US8676538B2 (en) Adjusting weighting of a parameter relating to fault detection based on a detected fault
US7181354B1 (en) Method and apparatus for data stackification for run-to-run control
US20100030360A1 (en) Alignment Calculation
JP2006126745A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
JP2001005513A (ja) 半導体製造工程の自動制御装置及び自動制御方法
JP2006040930A (ja) 自動レシピ作成装置及び作成方法
US20050021272A1 (en) Method and apparatus for performing metrology dispatching based upon fault detection
US7648809B2 (en) Electron beam exposure method, hot spot detecting apparatus, semiconductor device manufacturing method, and computer program product
TWI472942B (zh) 半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體
JP2003092237A (ja) 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法
US6947803B1 (en) Dispatch and/or disposition of material based upon an expected parameter result
US20110055776A1 (en) Method of designing semiconductor device
US6905895B1 (en) Predicting process excursions based upon tool state variables
Zaman et al. Automatic generation of thin film process flows. I. Basic algorithms
TWI269943B (en) Photolithographic parameter feed back system and control method
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
Zaman et al. Automatic generation of thin film process flows. II. Recipe generation, flow evaluation, and system framework
JP2006073986A (ja) 半導体装置の製造方法
US9360858B2 (en) Alignment data based process control system
KR20050065663A (ko) 첫 번째-원칙 피드-포워드 제조 제어를 제공하기 위한 방법및 장치
US20040191648A1 (en) Method of testing mask pattern and program for doing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060925