JP2003092024A - Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same - Google Patents

Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same

Info

Publication number
JP2003092024A
JP2003092024A JP2001284009A JP2001284009A JP2003092024A JP 2003092024 A JP2003092024 A JP 2003092024A JP 2001284009 A JP2001284009 A JP 2001284009A JP 2001284009 A JP2001284009 A JP 2001284009A JP 2003092024 A JP2003092024 A JP 2003092024A
Authority
JP
Japan
Prior art keywords
conductive
circuit board
conductive powder
insulating material
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001284009A
Other languages
Japanese (ja)
Inventor
Satoru Tomekawa
悟 留河
Takeshi Suzuki
武 鈴木
Yasuhiro Nakaya
安広 仲谷
Masayoshi Koyama
雅義 小山
Sadashi Nakamura
禎志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001284009A priority Critical patent/JP2003092024A/en
Publication of JP2003092024A publication Critical patent/JP2003092024A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a conductive paste hardly causing concavity when filled, and to provide a circuit board with high reliability of which, the conductive paste is effectively compressed by filling the above conductive paste in a via hole. SOLUTION: The via hole filling conductive paste component is composed by dispersing a plural kinds of conductive particles having different mean diameter from each other within a range of 0.5-20 μm in liquid epoxy resin. For an intermediate body ID (a), in the case of using a single conductive powder with uniform mean diameter, it is possible that the conductive powder E forms a concavity when the conductive paste is filled as shown in the figure (b), and causes a defective conductivity, however, the concavity is eliminated and the conductive powder is filled up to the height of a mold releasing film 100 by using above conductive paste.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はビアホール充填用導
電性ペーストとそれを用いた回路基板及びその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive paste for filling via holes, a circuit board using the same, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型高密度化に伴っ
て、産業用のみならず、広く民生用の分野でも小型高密
度化に適した回路基板を求める要求が強まっている。こ
の様な要望に応えて創案された回路基板の一例として
は、インタースティシャルビアホール(以下、IVHと略
す)を介しての層間接続が実施された全層IVH樹脂多層
回路基板がある(特許第2601128号)。
2. Description of the Related Art In recent years, with the miniaturization and high density of electronic equipment, there has been an increasing demand for circuit boards suitable for miniaturization and high density not only in industrial fields but also in a wide range of consumer fields. As an example of a circuit board that has been created in response to such a demand, there is an all-layer IVH resin multilayer circuit board in which interlayer connection is performed through interstitial via holes (hereinafter abbreviated as IVH) (Patent No. 2601128).

【0003】この回路基板は、複数枚の絶縁材料それぞ
れの表面上に被着された配線パターン同士が絶縁材料の
貫通孔内に充填された導電性粉と接触することによって
導通接続された構成となっている。この様な回路基板を
製造する際には被圧縮性を有する絶縁材料に貫通孔を形
成しておき、導電性粉を含有した樹脂組成物をスキージ
等で絶縁材料の貫通孔に充填した後、絶縁材料の表面に
銅箔を積層した上で絶縁材料及び銅箔を厚み方向に沿っ
て圧縮しながら加熱することが行われる。更に引き続
き、加圧及び加熱されて絶縁材料の表面に被着した銅箔
をエッチングすることによって配線パターンを形成して
いる。
This circuit board has a structure in which the wiring patterns deposited on the surface of each of a plurality of insulating materials are electrically connected by contact with the conductive powder filled in the through holes of the insulating material. Has become. When manufacturing such a circuit board, through holes are formed in an insulating material having compressibility, and a resin composition containing conductive powder is filled in the through holes of the insulating material with a squeegee or the like, The copper foil is laminated on the surface of the insulating material, and the insulating material and the copper foil are heated while being compressed in the thickness direction. Further, subsequently, the wiring pattern is formed by etching the copper foil which is pressed and heated to adhere to the surface of the insulating material.

【0004】[0004]

【発明が解決しようとする課題】上記のような回路基板
において、更なる小型化高密度化を行おうとするとビア
ホールは必然的に小径化せざるを得ない。このような背
景の中、高信頼性を有する回路基板を製造する1つの手
段として、ビアホール内の導電性粉の充填量を高めるこ
とが挙げられる。具体的にはビアホール内に充填する導
電性粉を小粒径のものにする等の手段が取られる。しか
し、小粒径の導電性粉をスキージ等を用いてビアホール
内に充填しようとすると、導電性粉はスキージに取られ
やすく、ビアホールへの充填にへこみが生ずる。このた
め導電性ペーストのへこみ分だけビアホール内の導電性
ペーストの圧縮率が下がり、高信頼性を有する回路基板
の製造が非常に困難なものとなる。
In order to further reduce the size and the density of the circuit board as described above, the diameter of the via hole is inevitably reduced. Against this background, as one means for manufacturing a circuit board having high reliability, increasing the filling amount of the conductive powder in the via hole can be mentioned. Specifically, a measure such as making the conductive powder with a small particle size filled in the via hole is taken. However, if an attempt is made to fill the via hole with a conductive powder having a small particle diameter by using a squeegee or the like, the conductive powder is easily taken by the squeegee and a dent occurs in filling the via hole. Therefore, the compressibility of the conductive paste in the via hole is reduced by the amount of the recess of the conductive paste, which makes it very difficult to manufacture a circuit board having high reliability.

【0005】本発明はこの様な不都合を鑑みて創案され
たものであり、充填時にへこみが生じにくい導電性ペー
ストを提供することを目的としている。またこのような
導電性ペーストをビアホール内に充填することによっ
て、ビアホール内の導電性ペーストはより効率的に圧縮
され、高信頼性を有する回路基板を提供することを目的
としている。
The present invention was devised in view of such inconveniences, and an object thereof is to provide a conductive paste that is unlikely to cause dents during filling. Further, it is an object of the present invention to provide a circuit board having high reliability because the conductive paste in the via hole is more efficiently compressed by filling the conductive paste in the via hole.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するた
め、本発明のビアホール充填用導電性ペースト組成物
は、平均粒径が0.5μm以上20μm以下の範囲にあ
り、異なる平均粒径をもつ複数の導電性粉を混合した導
電性粉を液状エポキシ樹脂に分散していることを特徴と
する。このような導電性ペーストを用いることによって
上記のような充填時のへこみ等の課題は解消される。本
発明において、「平均粒径」とは、「体積度数分布の中
央値」を意味する。
In order to achieve the above object, the conductive paste composition for filling via holes of the present invention has an average particle size in the range of 0.5 μm or more and 20 μm or less and has different average particle sizes. It is characterized in that a conductive powder obtained by mixing a plurality of conductive powders is dispersed in a liquid epoxy resin. By using such a conductive paste, the above-mentioned problems such as dents during filling can be solved. In the present invention, the “average particle diameter” means “median value of volume frequency distribution”.

【0007】次に本発明の回路基板は、絶縁材料の厚さ
方向に開けられたビアホール中に、前記導電性ペースト
が充填され、前記絶縁材料の表面に回路が形成されてい
ることを特徴とする。
Next, the circuit board of the present invention is characterized in that the conductive paste is filled in a via hole opened in the thickness direction of the insulating material, and a circuit is formed on the surface of the insulating material. To do.

【0008】次に本発明の第1番目の回路基板の製造方
法は、離型性フィルムを備えた被圧縮性を有する多孔質
基材に貫通孔を設け、前記貫通孔に前記導電性ペースト
を充填し、前記貫通孔に前記導電性ペーストを充填した
前記多孔質基材から前記離型性フィルムを剥離し、前記
多孔質基材の前記離型性フィルムを剥離した両面に金属
箔を重ね、前記金属箔を重ねた前記多孔質基材を加熱加
圧して圧縮することを特徴とする。
Next, according to a first method of manufacturing a circuit board of the present invention, a through hole is provided in a compressible porous substrate having a release film, and the conductive paste is placed in the through hole. Filling, peeling the release film from the porous substrate filled with the conductive paste in the through-hole, overlaying the metal foil on both sides of the release film of the porous substrate, The porous base material on which the metal foils are stacked is heated and pressed to be compressed.

【0009】次に本発明の第2番目の回路基板の製造方
法は、両面に接着剤層が形成された絶縁材料に貫通孔を
設け、前記貫通孔に前記の導電性ペーストを充填し、前
記絶縁材料の少なくとも片面に、所定のパターンに配線
層が形成された支持基材を重ね、前記支持基材を重ねた
前記絶縁材料を加熱加圧することにより、前記接着剤層
に前記配線層を埋没し、前記配線層を残して前記支持基
材を除去することを特徴とする。
Next, in a second method for manufacturing a circuit board of the present invention, a through hole is provided in an insulating material having adhesive layers formed on both surfaces, the through hole is filled with the conductive paste, and A supporting base material having a wiring layer formed in a predetermined pattern is overlaid on at least one surface of the insulating material, and the insulating material overlaid with the supporting base material is heated and pressed to bury the wiring layer in the adhesive layer. Then, the supporting base material is removed while leaving the wiring layer.

【0010】次に本発明の第3番目の回路基板の製造方
法は、所定のパターンに配線層が形成された支持基材
と、両面に接着剤層が形成された絶縁材料とを積層した
後、厚み方向に加熱加圧して仮圧着し、前記配線層に向
けて前記絶縁材料のみを貫通する貫通孔を形成し、前記
貫通孔内に前記の導電性ペーストを充填し、前記絶縁材
料上に金属箔もしくは所定のパターンに配線層が形成さ
れた支持基材を積層し、再び厚み方向に加熱加圧するこ
とにより、前記接着剤層に前記配線層を埋没することを
特徴とする回路基板の製造方法。
Next, the third method for manufacturing a circuit board of the present invention is one in which a supporting base material having a wiring layer formed in a predetermined pattern and an insulating material having adhesive layers formed on both surfaces are laminated. , Heating and pressing in the thickness direction to temporarily press-bond, form a through hole that penetrates only the insulating material toward the wiring layer, fill the conductive paste in the through hole, and form the insulating material on the insulating material. Manufacturing of a circuit board, characterized in that a metal foil or a supporting substrate having a wiring layer formed on a predetermined pattern is laminated, and the wiring layer is embedded in the adhesive layer by heating and pressing again in the thickness direction. Method.

【0011】[0011]

【発明の実施の形態】本発明においては、ビアホール充
填用導電性ペーストは平均粒径が0.5μm以上2.0
μm以下の範囲の導電性粉Aと、平均粒径が2.0μm
を越え20μm以下の範囲の導電性粉Bを混合したもの
を液状エポキシ樹脂中に分散したことが好ましい。ここ
で、導電性粉Aは小径化されたビアホール中の導電性粉
の充填量を上げる役割を果たしている。一方導電性粉B
はスキージ等に取られにくく、充填時にへこみを生じさ
せない役割を果たしている。このように導電性粉Aと導
電性粉Bを混合することによってビアホール内の導電性
粉の充填量を上げ、充填プロセス時の課題を解決できる
ことになる。
BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, the conductive paste for filling via holes has an average particle size of 0.5 μm or more and 2.0 or more.
Conductive powder A in the range of μm or less and average particle size of 2.0 μm
It is preferable that a mixture of the conductive powder B in the range of more than 20 μm and less than 20 μm is dispersed in the liquid epoxy resin. Here, the conductive powder A plays a role of increasing the filling amount of the conductive powder in the via hole having a reduced diameter. On the other hand, conductive powder B
Is hard to be caught by a squeegee, etc., and plays a role of not causing a dent when filling. By mixing the conductive powder A and the conductive powder B in this way, the filling amount of the conductive powder in the via hole can be increased, and the problem in the filling process can be solved.

【0012】また本発明のビアホール充填用導電性ペー
ストにおいては、導電性粉Aの配合割合が10〜50重
量%の範囲、導電性粉Bの配合割合が50〜90重量%
の範囲であることが好ましい。この範囲にある重量比で
あると上記の効果はより顕著である。
Further, in the conductive paste for filling via holes of the present invention, the mixing ratio of the conductive powder A is in the range of 10 to 50% by weight, and the mixing ratio of the conductive powder B is in the range of 50 to 90% by weight.
It is preferably in the range of. When the weight ratio is within this range, the above effect is more remarkable.

【0013】また、平均粒径が0.5μm以上2.0μ
m以下の範囲の導電性粉Aと、平均粒径が2.0μmを
越え20μm以下の範囲の導電性粉Bとの混合物であ
り、かつ、2.0μm以下の導電性粉の粒子数が全体の
75%以上であることが好ましい。この範囲にある粒子
数比であると上記の効果はより顕著である。
The average particle size is 0.5 μm or more and 2.0 μm or less.
A mixture of the conductive powder A having an average particle size of 2.0 m or less and the conductive powder B having an average particle size of 2.0 μm or more and 20 μm or less, and the total number of particles of the conductive powder of 2.0 μm or less is Is preferably 75% or more. If the particle number ratio is within this range, the above effect is more remarkable.

【0014】また、導電性粉の粒度分布が複数のピーク
を持っており、そのピークが0.5μm以上20μm以
下の範囲にあることが好ましい。2種類の導電性粉を混
合しない場合でも導電性粉の製造条件を調整することに
よって、粒度分布に2つのピークを持つ導電性粉を製造
することが可能となる。例えばメッシュ等を用いて特定
の粒径の粒子を分級するなどすればよい。この際にも上
記の導電性ペーストと同様に、粒径が小さいピークの近
傍の粒径にある導電性粉は小径化されたビアホール中の
導電性粉の充填量を上げる役割を果たしている。一方粒
径が大きいピークの近傍の粒径にある導電性粉は充填時
の課題を解消する役割を果たしている。従ってこのよう
な導電性粉を用いることによってビアホール内の導電性
粉の充填量を上げ、充填プロセス時の課題を解決できる
ことになる。
Further, it is preferable that the particle size distribution of the conductive powder has a plurality of peaks, and the peaks are in the range of 0.5 μm or more and 20 μm or less. Even when two kinds of conductive powders are not mixed, it is possible to manufacture the conductive powder having two peaks in the particle size distribution by adjusting the manufacturing conditions of the conductive powder. For example, particles having a specific particle size may be classified using a mesh or the like. Also in this case, as in the case of the above-mentioned conductive paste, the conductive powder having a particle size in the vicinity of the peak with a small particle size plays a role of increasing the filling amount of the conductive powder in the via hole having a reduced diameter. On the other hand, the conductive powder having a particle size in the vicinity of the peak having a large particle size plays a role of solving the problem at the time of filling. Therefore, by using such a conductive powder, the filling amount of the conductive powder in the via hole can be increased, and the problem at the filling process can be solved.

【0015】また、導電性粉の粒度分布が2つのピーク
を持っており、第1のピークが0.5μm以上2.0μ
m以下の範囲にあり、第2のピークは2.0μmを越え
20μm以下の範囲にあることが好ましい。この範囲に
粒度分布のピークがあるものは上記の効果はより顕著で
ある。
Further, the particle size distribution of the conductive powder has two peaks, and the first peak is 0.5 μm or more and 2.0 μm or more.
It is preferable that the second peak is in the range of 2.0 μm or less and 20 μm or less. The above effect is more remarkable when the particle size distribution has a peak in this range.

【0016】また、平均粒径が0.5〜2.0μmであ
る導電性粉Aと平均粒径が2.0〜20μmである導電
性粉Bを混合し、かつ2.0μm以下の粒子数が全体の
75%以上である導電性粉を液状エポキシ樹脂に分散し
ていることが好ましい。ここで、導電性粉Aは小径化さ
れたビアホール中の導電性粉の充填量を上げる役割を果
たしている。一方導電性粉Bは充填時の課題を解消する
役割を果たしている。このように導電性粉Aと導電性粉
Bを混合することによってビアホール内の導電性粉の充
填量を上げ、充填プロセス時の課題を解決できることに
なる。
Further, the conductive powder A having an average particle size of 0.5 to 2.0 μm and the conductive powder B having an average particle size of 2.0 to 20 μm are mixed, and the number of particles of 2.0 μm or less is mixed. It is preferable to disperse the conductive powder having a content of 75% or more in the liquid epoxy resin. Here, the conductive powder A plays a role of increasing the filling amount of the conductive powder in the via hole having a reduced diameter. On the other hand, the conductive powder B plays a role of solving the problem at the time of filling. By mixing the conductive powder A and the conductive powder B in this way, the filling amount of the conductive powder in the via hole can be increased, and the problem in the filling process can be solved.

【0017】また、導電性粉が金、白金、銀、パラジウ
ム、銅、ニッケル、錫、鉛及びこれらの合金から選ばれ
る少なくとも一つの微粒子、もしくは導電性または非導
電性粒子を核とし、金、白金、銀、パラジウム、銅、ニ
ッケル、錫、鉛もしくはこれらの合金から選ばれる少な
くとも一つの金属で被覆された微粒子、またはこれらの
微粒子の混合物であることが好ましい。
Further, the conductive powder has at least one fine particle selected from gold, platinum, silver, palladium, copper, nickel, tin, lead and alloys thereof, or conductive or non-conductive particles as a core, and gold, The fine particles coated with at least one metal selected from platinum, silver, palladium, copper, nickel, tin, lead or alloys thereof, or a mixture of these fine particles is preferable.

【0018】本発明の回路基板は、絶縁材料に開けられ
たビアホール中に、前記の導電性ペーストが充填されて
いることを特徴としている。このような回路基板製造用
中間体はビアホール中の導電性粉の充填量が高く、更に
ビア表面のペーストのへこみが小さい。従ってこのよう
な回路基板製造用中間体を用いて上記従来の技術に記載
した製造方法で回路基板を製造することによって、高信
頼性を有する回路基板を製造することができる。
The circuit board of the present invention is characterized in that the conductive paste is filled in a via hole formed in an insulating material. Such a circuit board manufacturing intermediate has a high filling amount of the conductive powder in the via hole, and further has a small dent of the paste on the via surface. Therefore, a circuit board having high reliability can be manufactured by manufacturing the circuit board by the manufacturing method described in the above-mentioned conventional technique using such an intermediate for manufacturing a circuit board.

【0019】本発明の回路基板においては、ビアホール
径を限定したものであり、100μm以下のビアホール
径になると上記効果はより顕著である。
In the circuit board of the present invention, the via hole diameter is limited, and the above effect is more remarkable when the via hole diameter is 100 μm or less.

【0020】本発明の第1番目の回路基板の製造方法に
よれば、上記のビアホール充填用導電性ペーストをビア
ホールに充填することよりビアホール表面のペーストへ
こみはなくなり、より効果的に導電性ペーストを圧縮す
ることができるため、高信頼性を有する回路基板を製造
することができる。
According to the first method of manufacturing a circuit board of the present invention, by filling the via hole with the above-mentioned conductive paste for filling via holes, the paste dent on the surface of the via holes is eliminated, and the conductive paste is more effectively formed. Since it can be compressed, a highly reliable circuit board can be manufactured.

【0021】前記製造方法においては、被圧縮性を有す
る多孔質基材がアラミド繊維と熱硬化性エポキシ樹脂の
複合材であることが好ましい。このような多孔質基材を
用いることにより上記のような効果はより顕著である。
In the above-mentioned manufacturing method, it is preferable that the compressible porous substrate is a composite material of aramid fiber and thermosetting epoxy resin. By using such a porous substrate, the above effects are more remarkable.

【0022】本発明の第2番目の回路基板の製造方法に
よれば、ビアホール表面のペーストへこみはなくなり、
より効果的に導電性ペーストを圧縮することができるた
め、高信頼性を有する回路基板を製造することができ
る。
According to the second method of manufacturing a circuit board of the present invention, the paste dent on the surface of the via hole is eliminated,
Since the conductive paste can be compressed more effectively, a highly reliable circuit board can be manufactured.

【0023】本発明の第3番目の回路基板の製造方法に
よれば、ビアホール表面のペーストへこみはなくなり、
より効果的に導電性ペーストを圧縮することができるた
め、高信頼性を有する回路基板を製造することができ
る。
According to the third method for manufacturing a circuit board of the present invention, the paste dent on the surface of the via hole is eliminated,
Since the conductive paste can be compressed more effectively, a highly reliable circuit board can be manufactured.

【0024】本発明の製造方法においては、加熱加圧す
る前の絶縁材料が有機材料を主体とするフィルムであ
り、接着剤層が半硬化状態の有機樹脂であることが好ま
しい。このような絶縁材料を用いることにより上記のよ
うな効果はより顕著である。
In the manufacturing method of the present invention, it is preferable that the insulating material before being heated and pressed is a film containing an organic material as a main component, and the adhesive layer is a semi-cured organic resin. By using such an insulating material, the above effects are more remarkable.

【0025】また、絶縁基材に形成するビアホール径が
100μm以下であることが好ましい。このような小径
のビアホールを形成することによって上記のような効果
はより顕著である。
The diameter of the via hole formed in the insulating base material is preferably 100 μm or less. By forming the via hole having such a small diameter, the above effect is more remarkable.

【0026】本発明における体積度数分布の中央値は、
導電性粉を水中に分散させ、レーザー光回折法により、
粒度分布(粒子の体積度数分布)を測定する。この分布
の中央値を平均粒子直径とする。
The median value of the volume frequency distribution in the present invention is
Conductive powder is dispersed in water, by laser light diffraction method,
The particle size distribution (volume distribution of particles) is measured. The median of this distribution is the average particle diameter.

【0027】以下、本発明の実施の形態について、図面
を用いて詳細に説明するが、本発明はこれに限定される
ものではない。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.

【0028】(実施形態1)図1は本実施の形態に関わ
る両面回路基板の製造方法を示す工程断面図である。ま
ず図1(a)に示すように、両面に半硬化状態の樹脂接
着剤層を設けた絶縁基材の表面上にポリエステル等の剥
離性フィルム(離型性フィルムともいう)100をラミ
ネートする。ここで絶縁基材101の材料としては有機
材料を主体とするフィルムが使用できる。例えばポリイ
ミドフィルムやアラミドフィルム、液晶ポリマーフィル
ム等が挙げられる。また絶縁基材101の両面に設けら
れた樹脂接着剤層102としてはエポキシ系接着剤やイ
ミド系接着剤が使用できる。次に図1(b)に示すよう
に、この片側の離型性フィルムを剥離し、支持基材10
3上に形成した配線パターン104上にラミネートす
る。次に図1(c)に示すように、この積層体1Aにレ
ーザー加工法等を用いて所定の位置ごとに貫通孔105
を形成する。ここで貫通孔は前記絶縁基材101とその
両側に形成された樹脂接着剤層102のみを貫通する孔
であることが好ましい。引き続き図1(d)に示すよう
に、スキージ110などを用いて貫通孔内に導電性ペー
スト106を充填する。以後、この状態を回路基板製造
用中間体1Dと呼ぶ。次に図1(e)に示すように積層
体1Dに接着されていた離型性フィルムを剥離して除去
する。そして積層体1Eの表面上に銅箔107もしくは
支持基材上に形成した配線パターンを積層したうえ、回
路基板の厚み方向に沿って圧縮しながら加熱する。そし
て図1(f)に示したように銅箔を積層した場合はエッ
チング法等を用いて、所望の配線パターン108を形成
すれば、両面回路基板1Fが得られる。図1(e)で支
持基材上に形成された配線パターンを積層した場合は、
回路基板の厚み方向に沿って圧縮しながら加熱した後、
支持基材を除去すれば、両面回路基板1Fが得られる。
(Embodiment 1) FIG. 1 is a process sectional view showing a method of manufacturing a double-sided circuit board according to this embodiment. First, as shown in FIG. 1A, a peelable film (also referred to as a release film) 100 made of polyester or the like is laminated on the surface of an insulating base material having semi-cured resin adhesive layers on both sides. Here, as the material of the insulating base material 101, a film mainly composed of an organic material can be used. For example, a polyimide film, an aramid film, a liquid crystal polymer film, etc. may be mentioned. Further, an epoxy adhesive or an imide adhesive can be used as the resin adhesive layer 102 provided on both sides of the insulating base material 101. Next, as shown in FIG. 1B, the release film on one side is peeled off, and the supporting substrate 10
It is laminated on the wiring pattern 104 formed on 3. Next, as shown in FIG. 1C, through holes 105 are formed at predetermined positions in the laminated body 1A by using a laser processing method or the like.
To form. Here, the through hole is preferably a hole that penetrates only the insulating base material 101 and the resin adhesive layer 102 formed on both sides thereof. Subsequently, as shown in FIG. 1D, the conductive paste 106 is filled in the through holes using a squeegee 110 or the like. Hereinafter, this state is referred to as a circuit board manufacturing intermediate 1D. Next, as shown in FIG. 1E, the release film adhered to the laminate 1D is peeled and removed. Then, the copper foil 107 or the wiring pattern formed on the supporting base material is laminated on the surface of the laminated body 1E, and is heated while being compressed along the thickness direction of the circuit board. When a copper foil is laminated as shown in FIG. 1F, a desired wiring pattern 108 is formed by using an etching method or the like, whereby a double-sided circuit board 1F is obtained. When the wiring patterns formed on the supporting base material are laminated in FIG. 1 (e),
After heating while compressing along the thickness direction of the circuit board,
By removing the supporting base material, the double-sided circuit board 1F is obtained.

【0029】(実施形態2)本発明の製造方法は両面回
路基板の製造に限られるわけではなく、上記の実施形態
2の製造方法を複数回繰り返し、複数枚積層した多層回
路基板の場合でも同様に製造することが可能である。例
として図2は3層回路基板と呼ばれる回路基板の製造方
法を示す工程断面図である。最初に図2(a)に示すよ
うに、図1で製造した両面回路基板の片側から図1
(a)の積層体2A1及び支持基材を除去する前の両面
回路基板2A2を用意する。次に図2(b)に示すよう
に、両面回路基板2A2の片側から積層体2A1の片側
の剥離性フィルム100を剥離し、両面回路基板上にラ
ミネートする。次に図2(c)に示すようにレーザー加
工法等を用いて所定の位置ごとに貫通孔を形成する。こ
の場合も、貫通孔は前記絶縁材料201とその両側に形
成された樹脂接着剤層202のみを貫通する孔であるこ
とが好ましい。引き続き図2(d)に示すように、スキ
ージ110などを用いて貫通孔内に導電性ペースト20
6を充填する。次に図2(e)に示すように回路基板製
造用中間体2Dに接着されていた離型性フィルム100
を剥離して除去する。そして積層体2Eの表面上に銅箔
もしくは支持基材上に形成した配線パターンを積層した
うえ、厚み方向に沿って圧縮しながら加熱する。そして
この場合も図2(f)に示したように、銅箔を積層した
場合はエッチング法等を用いて、所望の配線パターンを
形成すれば3層回路基板が製造できる。また支持基材上
に形成した配線パターンを積層した場合は支持基材を除
去すれば、3層回路基板2Fが得られる。以上が本実施
の形態に関わる回路基板の基本的な製造方法である。
(Embodiment 2) The manufacturing method of the present invention is not limited to the manufacture of a double-sided circuit board, and the same applies to the case of a multilayer circuit board in which a plurality of layers are laminated by repeating the manufacturing method of Embodiment 2 a plurality of times. It is possible to manufacture As an example, FIG. 2 is a process sectional view showing a method of manufacturing a circuit board called a three-layer circuit board. First, as shown in FIG. 2A, from one side of the double-sided circuit board manufactured in FIG.
The double-sided circuit board 2A2 before removing the laminated body 2A1 and the supporting base material of (a) is prepared. Next, as shown in FIG. 2B, the peelable film 100 on one side of the laminate 2A1 is peeled from one side of the double-sided circuit board 2A2 and laminated on the double-sided circuit board. Next, as shown in FIG. 2C, through holes are formed at predetermined positions by using a laser processing method or the like. Also in this case, the through hole is preferably a hole that penetrates only the insulating material 201 and the resin adhesive layers 202 formed on both sides thereof. Then, as shown in FIG. 2D, the conductive paste 20 is filled in the through holes by using a squeegee 110 or the like.
Fill 6. Next, as shown in FIG. 2E, the release film 100 adhered to the circuit board manufacturing intermediate 2D.
Peel off and remove. Then, a copper foil or a wiring pattern formed on a supporting base material is laminated on the surface of the laminated body 2E and heated while being compressed in the thickness direction. Also in this case, as shown in FIG. 2F, when a copper foil is laminated, a three-layer circuit board can be manufactured by forming a desired wiring pattern by using an etching method or the like. When the wiring pattern formed on the supporting base material is laminated, the supporting base material is removed to obtain the three-layer circuit board 2F. The above is the basic method for manufacturing the circuit board according to the present embodiment.

【0030】(実施形態3)上記両面回路基板の製造方
法を用いて以下のような両面回路基板を製造した。絶縁
材料は12.5μm厚のポリイミドフィルムの両面に5
μmの厚みでイミド系接着剤を塗布したものを用いた。
離型性フィルムとしては厚み9μmのポリエチレンフィ
ルムを用いた。配線パターンを形成する導体層には9μ
m厚の銅箔を用いた。ビアホールに充填する導体ペース
ト組成物としては、(表2)に示したように混合した導
電性粉(銅粉)90重量%に対し、ビスフェノールF型
エポキシ樹脂(ジャパンエポキシレジン社製「エピコー
ト807」)2.6重量%、ダイマー酸ジグリシジルエス
テル型エポキシ樹脂(ジャパンエポキシレジン社製「エ
ピコート871」)6.1重量%よりなるエポキシ主剤に
アミンアダクト型硬化剤(味の素社製「アミキュアMY-2
4」)1.3重量%を添加して得たバンイダーを加えて
3本ロール機によって混練し、導電性ペーストを得た。
(Embodiment 3) The following double-sided circuit board was manufactured using the above-described method for manufacturing a double-sided circuit board. Insulating material is 5 on both sides of 12.5μm thick polyimide film.
The one coated with an imide adhesive with a thickness of μm was used.
A polyethylene film having a thickness of 9 μm was used as the release film. 9μ for the conductor layer that forms the wiring pattern
An m-thick copper foil was used. As the conductor paste composition to be filled in the via hole, bisphenol F type epoxy resin (“Epicoat 807” manufactured by Japan Epoxy Resin Co., Ltd.) was used with respect to 90% by weight of conductive powder (copper powder) mixed as shown in (Table 2). ) 2.6% by weight of dimer acid diglycidyl ester type epoxy resin ("Epicoat 871" manufactured by Japan Epoxy Resins Co., Ltd.) and 6.1% by weight of epoxy main agent to amine adduct type curing agent ("Amikyu MY-2 manufactured by Ajinomoto Co.
4 ") 1.3 wt% was added to the resulting vanider, and the mixture was kneaded with a three-roll mill to obtain a conductive paste.

【0031】なお、本発明における液状エポキシ樹脂と
して、上記のビスフェノールF型エポキシ樹脂の他にビ
スフェノールA型エポキシ樹脂、ビスフェノールAD型
エポキシ樹脂等のグリシジルエーテル型のエポキシ樹
脂、指環式エポキシ樹脂、グリシジルアミン型のエポキ
シ樹脂、グリシジルエステル型のエポキシ樹脂等のエポ
キシ基を2つ以上含有するエポキシ樹脂を使用すること
ができる。
As the liquid epoxy resin in the present invention, in addition to the above-mentioned bisphenol F type epoxy resin, glycidyl ether type epoxy resin such as bisphenol A type epoxy resin and bisphenol AD type epoxy resin, finger ring type epoxy resin, glycidyl amine. It is possible to use an epoxy resin containing two or more epoxy groups, such as an epoxy resin of the type and a glycidyl ester type epoxy resin.

【0032】またエポキシ基が1つのエポキシ化合物も
反応希釈剤として、上記エポキシ樹脂主剤を含有させる
ことができる。さらに上記エポキシ樹脂以外にポリイミ
ド樹脂、シソシアネートエステル樹脂、フェノールレゾ
ール樹脂などをバインダーの主剤として用いて導電性ペ
ーストを形成することも可能である。
An epoxy compound having one epoxy group can also contain the above-mentioned epoxy resin main agent as a reaction diluent. Further, in addition to the epoxy resin, it is also possible to form a conductive paste by using a polyimide resin, a sisocyanate ester resin, a phenol resole resin, or the like as the main component of the binder.

【0033】すでに説明したように、上記導電性ペース
トは、いわゆる無溶剤型となっているが、印刷特性の調
整のため必要に応じてブチルセルソルブ、エチルセルソ
ルブ、ブチルカルビトール、エチルカルビトール、ブチ
ルカルビトールアセテート、エチルカルビトールアセテ
ート、α−ターピネオール等の溶剤や分散剤等の添加物
を含有させることもできる。混合する前の導電性粉を
(表1)に示す。平均粒径(D50)は各サンプルの導
電性粉を水中に分散したものをレーザー光回折法(マイ
クロトラックHRA、モデル:9320−×100、レ
ーザー光波長:780nm、レーザー出力:3mW)に
よって測定した。
As described above, the above-mentioned conductive paste is of a so-called solventless type, but butyl cellosolve, ethyl cellosolve, butyl carbitol, ethyl carbitol may be used as necessary for adjusting printing characteristics. Additives such as a solvent and a dispersant such as butyl carbitol acetate, ethyl carbitol acetate, and α-terpineol can also be included. The conductive powder before mixing is shown in (Table 1). The average particle diameter (D50) was measured by dispersing the conductive powder of each sample in water by a laser light diffraction method (Microtrack HRA, model: 9320- × 100, laser light wavelength: 780 nm, laser output: 3 mW). .

【0034】[0034]

【表1】 [Table 1]

【0035】[0035]

【表2】 [Table 2]

【0036】ペースト充填時の導電性ペーストのへこみ
評価(以後ペースト印刷性評価と呼ぶ)に関しては、充
填後の回路基板製造用中間体(図1(d)における1
D)のビアホール断面を観察し、離型性フィルムよりも
へこみが大きいもの(離型性フィルムからの高さが最も
離れている導電性粉の位置が離型性フィルムの高さより
も低い場合)を×、離型性フィルムの厚みより小さいも
のを○とした。図3には評価のイメージ図を示す。図3
(a)の回路基板用中間体1Dの概念断面図である。図
3(b)は比較例2における図3(a)のPの部分拡大
図である。導電性ペースト充填時に導電性粉Eがへこ
み、このような状態では導通不良が起きる可能性がある
ので、ペースト印刷性は×とした。また、図3(c)本
実施形態のサンプル3における図3(a)のPの部分拡
大図である。導電性ペースト充填時に導電性粉A+Eは
離型フィルムの高さまで充填されており、このような状
態の導通性は良好なため、ペースト印刷性は○とした。
Regarding the evaluation of the dent of the conductive paste at the time of filling the paste (hereinafter referred to as paste printability evaluation), the circuit board manufacturing intermediate after filling (1 in FIG. 1 (d)) was used.
D) The cross section of the via hole is observed, and the dent is larger than the release film (when the height of the conductive powder that is farthest from the release film is lower than the height of the release film) Was evaluated as x, and those having a thickness smaller than the thickness of the release film were evaluated as o. FIG. 3 shows an image diagram of the evaluation. Figure 3
It is a conceptual sectional view of intermediate 1D for circuit boards of (a). FIG. 3B is a partially enlarged view of P in FIG. 3A in Comparative Example 2. The conductive powder E is dented when the conductive paste is filled, and in such a state, poor conduction may occur. Therefore, the paste printability is set to x. 3C is a partially enlarged view of P in FIG. 3A in the sample 3 of the present embodiment. Since the conductive powder A + E was filled up to the height of the release film when the conductive paste was filled, and the conductivity in such a state was good, the paste printability was rated as ◯.

【0037】また回路基板の接続信頼性評価に関して
は、PCT(Pressure Cooker Test)試験を行った。1
21℃、2気圧の飽和蒸気圧中にサンプルをさらした。
この電気抵抗は時間毎に試験装置より取り出し、200
ビアホールが直列に連結された回路の電気抵抗を4端子
法で測定した。PCT投入時間300時間で抵抗値変動
が10%未満のものを良品とした。各サンプルの試験数
は20である。上記2種類の評価結果を(表3)に示
す。
A PCT (Pressure Cooker Test) test was conducted to evaluate the connection reliability of the circuit board. 1
The sample was exposed to a saturated vapor pressure of 21 ° C. and 2 atmospheres.
This electrical resistance is taken out from the test device every
The electrical resistance of a circuit in which via holes were connected in series was measured by the 4-terminal method. A product having a resistance variation of less than 10% at a PCT loading time of 300 hours was regarded as a good product. The number of tests for each sample is 20. The two types of evaluation results are shown in (Table 3).

【0038】[0038]

【表3】 [Table 3]

【0039】比較例1、2と比較すると2種類の導電性
粉を混合した場合では、2.0以下の導電性粉と2.0
より大きい導電性粉を混合したサンプルでペースト印刷
性と接続信頼性に効果があることがわかる。評価に用い
た銅粉や銅粉に他の金属、例えば銀等をメッキした導電
性粉では0.5μmより小さい平均粒径のものは酸化し
やすくなるため、このような導電性粉を用いると導電性
ペーストの粘度が急激に大きくなり、印刷作業が困難に
なる。また20μmを越える平均粒径をもつ導電性粉は
製造が難しい等の問題がある。従ってここでは0.5〜
2.0μmの平均粒径を持つ導電性粉と2.0〜20μ
mの平均粒径を持つ導電性粉を混合した場合に上記のよ
うな効果があるといえる。
Compared with Comparative Examples 1 and 2, when two kinds of conductive powders were mixed, the conductive powder having 2.0 or less and 2.0 or less were mixed.
It can be seen that the sample in which a larger conductive powder is mixed has an effect on paste printability and connection reliability. The copper powder used for the evaluation or the conductive powder obtained by plating the copper powder with another metal, such as silver, is easily oxidized if the average particle size is smaller than 0.5 μm. The viscosity of the conductive paste increases rapidly, making printing difficult. Further, there is a problem that it is difficult to manufacture conductive powder having an average particle size of more than 20 μm. Therefore, here
Conductive powder having an average particle size of 2.0 μm and 2.0 to 20 μm
It can be said that the above effect is obtained when the conductive powder having the average particle diameter of m is mixed.

【0040】またサンプル7の場合でもペースト印刷性
と接続信頼性に効果があることがわかる。従って上記の
効果は2種類の導電性粉を混合した場合にのみ限定され
るわけではない。
Further, it can be seen that also in the case of sample 7, the paste printability and the connection reliability are effective. Therefore, the above effect is not limited only when two kinds of conductive powders are mixed.

【0041】またここで評価したサンプルのビアホール
径は直径50μmのものである。次にビアホール径を直
径50、100、120μmのものでサンプル5及び比
較例1、2を用いて同様の評価を行った。評価結果を
(表4)に示す。
The diameter of the via hole of the sample evaluated here is 50 μm. Next, the same evaluation was performed using Sample 5 and Comparative Examples 1 and 2 with via hole diameters of 50, 100 and 120 μm. The evaluation results are shown in (Table 4).

【0042】[0042]

【表4】 [Table 4]

【0043】このようにビアホール径が100μmより
大きい場合では比較例1とサンプル5を比較するとそれ
程の差が出ていない。従って本発明のような導電性ペー
ストの効果は100μm以下のビアホール径でより顕著
であるといえる。
As described above, in the case where the via hole diameter is larger than 100 μm, the difference between Comparative Example 1 and Sample 5 is not so different. Therefore, it can be said that the effect of the conductive paste according to the present invention is more remarkable when the via hole diameter is 100 μm or less.

【0044】(実施形態4)実施形態3で用いた導電性
粉AとEを用いて、混合する重量比を変化させて実施の
形態1と同様に両面基板を作成し、ペースト印刷性と接
続信頼性の評価を行った。(表5)にサンプル一覧と評
価結果を示す。
(Embodiment 4) The conductive powders A and E used in Embodiment 3 were used to prepare a double-sided board in the same manner as in Embodiment 1 by changing the mixing weight ratio, and to make paste printability and connection. The reliability was evaluated. Table 5 shows a sample list and evaluation results.

【0045】[0045]

【表5】 [Table 5]

【0046】このように2種類の導電性粉を混合する場
合、サンプル10、16と比較してみると、小さい粒径
の導電性粉の混合重量比が50%以下の場合にはペース
ト印刷性、接続信頼性が向上することがわかる。しかし
60%を越える場合、その効果は少なくなるといえる。
When two kinds of conductive powders are mixed in this way, when compared with Samples 10 and 16, when the mixing weight ratio of the conductive powders having a small particle diameter is 50% or less, the paste printability is obtained. It can be seen that the connection reliability is improved. However, when it exceeds 60%, it can be said that the effect is reduced.

【0047】ここでは導電性粉AとEを混合した場合の
みを例として挙げたが実施の形態1で述べた平均粒径が
0.5〜2.0μmの導電性粉と2.0〜20μmの導
電性粉を混合した場合には同様の効果が予想される。
Here, only the case where the conductive powders A and E were mixed was taken as an example, but the conductive powder having an average particle size of 0.5 to 2.0 μm and 2.0 to 20 μm described in the first embodiment are used. The same effect is expected when the conductive powder of (1) is mixed.

【0048】次にサンプル11から15の混合導電性粉
において2.0μm以下の導電性粉の粒子数分布をレー
ザー光回折法(実施形態3に記載したものと同様)を用
いて測定した。評価結果を(表6)に示す。
Next, in the mixed conductive powders of Samples 11 to 15, the particle number distribution of the conductive powder having a particle size of 2.0 μm or less was measured by the laser light diffraction method (similar to that described in the third embodiment). The evaluation results are shown in (Table 6).

【0049】[0049]

【表6】 [Table 6]

【0050】この結果と上記(表5)の結果を併せて考
えると、平均粒径が0.5〜2.0μmの範囲にある導
電性粉の粒子数は75%以上の場合にペースト印刷性と
接続信頼性に効果があるといえる。
Considering this result together with the result of the above (Table 5), when the number of particles of the conductive powder having an average particle size in the range of 0.5 to 2.0 μm is 75% or more, the paste printability is improved. And it can be said that it has an effect on connection reliability.

【0051】また上記した効果は両面回路基板の製造用
中間体のみに限定されることはなく、複数枚の絶縁材料
を積層した多層回路基板においても同様の効果がある。
例えば図2(d)における2Dに示した3層回路基板の
製造用中間体においても同様の効果が得られる。
The above-mentioned effects are not limited to the intermediate for manufacturing a double-sided circuit board, and the same effect can be obtained in a multilayer circuit board in which a plurality of insulating materials are laminated.
For example, the same effect can be obtained in the intermediate for manufacturing the three-layer circuit board shown in 2D in FIG. 2D.

【0052】(実施形態5)上記実施形態3及び4で示
した導電性ペーストは上記の製造方法で製造された回路
基板のみに効果が限定されるわけではない。例えば以下
のような方法で製造した回路基板でも同様の効果が得ら
れる。
(Embodiment 5) The effects of the conductive pastes shown in Embodiments 3 and 4 are not limited to the circuit board manufactured by the above manufacturing method. For example, the same effect can be obtained with a circuit board manufactured by the following method.

【0053】図4には本実施の形態に関わる4層回路基
板の製造方法を順次に示す工程断面図である。
FIG. 4 is a sectional view of steps showing the method of manufacturing a four-layer circuit board according to this embodiment in order.

【0054】まず図4(a)に示すように、両面の表面
上に離型性フィルム401が接着された被圧縮性を有す
る絶縁材料402を用意する。なお離型性フィルム40
1としてはポリエチレンテレフタレートやポリエステル
等を用いることが可能である。この絶縁材料402の好
適例としては、基材に熱硬化性樹脂を含浸して半硬化状
態にした被圧縮性を有し、内部に多数の空孔部を分散し
たプリプレグを挙げることができる。この基材の好適例
としては、芳香族ポリアミド繊維の基材、ガラス布基
材、ガラス不織布基材、アラミド布基材、アラミド不織
布基材、液晶ポリマー不織布基材等を挙げることができ
る。また基材に含浸する熱硬化性樹脂の好適例として
は、フェノール系樹脂、ナフタレン系樹脂、ユリア樹
脂、アミノ樹脂、アルキッド樹脂、ケイ素樹脂、フラン
樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウ
レタン樹脂等の公知の熱硬化性樹脂を挙げることがで
き、更にこれらの内から任意に選択された1つまたは複
数のものを組み合わせたものであっても良い。
First, as shown in FIG. 4 (a), an insulative material 402 having a compressibility, in which a release film 401 is adhered on both surfaces, is prepared. The release film 40
As 1, it is possible to use polyethylene terephthalate, polyester or the like. A preferable example of the insulating material 402 is a prepreg having a compressibility obtained by impregnating a base material with a thermosetting resin to be a semi-cured state and having a large number of pores dispersed therein. Suitable examples of the base material include aromatic polyamide fiber base material, glass cloth base material, glass non-woven cloth base material, aramid cloth base material, aramid non-woven cloth base material, liquid crystal polymer non-woven cloth base material and the like. Preferable examples of the thermosetting resin with which the base material is impregnated include phenol resin, naphthalene resin, urea resin, amino resin, alkyd resin, silicon resin, furan resin, unsaturated polyester resin, epoxy resin, polyurethane resin, etc. Other known thermosetting resins can be mentioned, and one or more arbitrarily selected from these can be combined.

【0055】次に絶縁材料に対してレーザー加工法等を
用いて所定の位置ごとに貫通孔403を形成する。
Next, through holes 403 are formed at predetermined positions in the insulating material by using a laser processing method or the like.

【0056】次に図4(b)に示すように、スキージ等
を用いて絶縁材料402に形成した貫通孔403内に導
電性ペースト404を充填する。この際に上記実施の形
態で用いた導電性ペーストを用いる。
Next, as shown in FIG. 4B, a conductive paste 404 is filled in the through hole 403 formed in the insulating material 402 using a squeegee or the like. At this time, the conductive paste used in the above embodiment is used.

【0057】次に図4(c)に示すように、絶縁材料4
02に接着されていた離型性フィルム401を剥離して
除去する。この状態を半製品4Aと呼ぶ。
Next, as shown in FIG. 4C, the insulating material 4
The releasable film 401 adhered to 02 is peeled off and removed. This state is called semi-finished product 4A.

【0058】次に図4(d)に示すように、絶縁材料4
02の上下両方の表面上に銅箔405を積層する。そし
て絶縁材料402及び銅箔405を厚み方向に沿って加
熱しながら加圧する。
Next, as shown in FIG. 4D, the insulating material 4
Copper foil 405 is laminated on both the upper and lower surfaces of 02. Then, the insulating material 402 and the copper foil 405 are pressed while being heated in the thickness direction.

【0059】次に図4(e)に示すように、絶縁材料4
02の表面上に被着されている銅箔405をエッチング
等により配線パターン406を形成する。このようにし
て両面回路基板4Bが形成できる。
Next, as shown in FIG. 4E, the insulating material 4
The wiring pattern 406 is formed by etching the copper foil 405 deposited on the surface of No. 02. In this way, the double-sided circuit board 4B can be formed.

【0060】次に図4(f)に示すように、両面回路基
板4Bの上下両方の表面上に半製品4A及び銅箔405
を積層する。そしてこの積層体を厚み方向に沿って加熱
しながら加圧する。その後、図4(e)と同様に積層体
表面に被着されている銅箔405をエッチング等により
所定の配線パターン407を形成する。このようにして
4層回路基板410が形成できる(図4(g))。
Next, as shown in FIG. 4F, the semi-finished product 4A and the copper foil 405 are formed on both the upper and lower surfaces of the double-sided circuit board 4B.
Are stacked. Then, the laminated body is pressed while being heated along the thickness direction. Thereafter, similar to FIG. 4E, a predetermined wiring pattern 407 is formed by etching the copper foil 405 attached to the surface of the laminate. In this way, the four-layer circuit board 410 can be formed (FIG. 4G).

【0061】また以上述べたような回路基板の製造方法
は4層回路基板に限定されない。
The method of manufacturing the circuit board as described above is not limited to the four-layer circuit board.

【0062】上記実施の形態1及び2に述べた導電性ペ
ーストを上記回路基板の製造方法に用いる場合もペース
ト印刷性と接続信頼性を両立した回路基板を製造でき
る。またこの場合でも実施の形態1で述べたようにビア
ホール径は100μm以下の場合で効果は顕著である。
Even when the conductive paste described in the first and second embodiments is used in the method of manufacturing a circuit board, it is possible to manufacture a circuit board having both paste printability and connection reliability. Even in this case, the effect is remarkable when the via hole diameter is 100 μm or less as described in the first embodiment.

【0063】また本実施の形態では複数の導電性粉を混
合した場合においてのみ述べたが、導電性粉の製造条件
を選ぶと複数の導電性粉を混合することなく、平均粒径
が複数のピークをもつ導電性粉を製造することができ
る。このような導電性粉を用いると、上に述べたような
複数の導電性粉を混合しなくても同様の効果は得られ
る。
Further, in the present embodiment, the description has been made only in the case where a plurality of conductive powders are mixed, but if the manufacturing conditions of the conductive powders are selected, the plurality of conductive powders are not mixed and the average particle diameter becomes plural. A conductive powder having a peak can be produced. By using such conductive powder, the same effect can be obtained without mixing a plurality of conductive powders as described above.

【0064】[0064]

【発明の効果】以上説明したように、本発明の導電性ペ
ーストでは、絶縁材料に形成されたビアホールへの充填
時に、へこみが生じにくくかつ高密度に充填できる。従
ってこの導電性ペーストを用いた回路基板では100μ
m以下の小径ビアの場合でも、高い接続信頼性を実現で
きる。
As described above, the conductive paste of the present invention is less likely to cause dents at the time of filling via holes formed in an insulating material and can be filled with high density. Therefore, the circuit board using this conductive paste is 100μ
Even in the case of a small-diameter via of m or less, high connection reliability can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(f)は本発明の実施形態1における
両面回路基板の製造工程断面図
1A to 1F are cross-sectional views of manufacturing steps of a double-sided circuit board according to a first embodiment of the present invention.

【図2】(a)〜(f)は本発明の実施形態2における
3層回路基板の製造工程断面図
2A to 2F are cross-sectional views of a manufacturing process of a three-layer circuit board according to a second embodiment of the present invention.

【図3】本発明の実施形態3における回路基板用中間体
のペースト印刷性評価図
FIG. 3 is a paste printability evaluation diagram of the circuit board intermediate according to the third embodiment of the present invention.

【図4】(a)〜(g)は本発明の実施形態5における
4層回路基板の製造工程断面図
4A to 4G are cross-sectional views of a manufacturing process of a four-layer circuit board according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100 剥離性フィルム 101 絶縁材料 102 樹脂接着層 103 支持基材 104,108,406,407 配線パターン 105 貫通孔 106 導電性ペースト 107 銅箔 110 スキージ 1A 積層体 1D 回路基板製造用中間体 1E 積層体 1F 両面回路基板 201 絶縁材料 202 樹脂接着剤層 206 導電性ペースト 2A1 積層体 2A2 両面回路基板 2D 回路基板製造用中間体 2E 積層体 2F 3層回路基板 301 絶縁材料 302 樹脂接着剤層 303 支持基材 304 配線パターン 305 貫通孔 306 導電性ペースト 307,401 離型性フィルム 402 絶縁基材 403 貫通孔 404 導電性ペースト 405 銅箔 410 3層回路基板 4A 半製品 4B 両面回路基板 100 peelable film 101 insulating material 102 resin adhesive layer 103 support substrate 104, 108, 406, 407 Wiring pattern 105 through hole 106 conductive paste 107 copper foil 110 squeegee 1A laminated body Intermediate for 1D circuit board manufacturing 1E laminate 1F double-sided circuit board 201 insulating material 202 resin adhesive layer 206 Conductive paste 2A1 laminate 2A2 double sided circuit board Intermediate for 2D circuit board manufacturing 2E laminate 2F 3 layer circuit board 301 Insulation material 302 resin adhesive layer 303 Support substrate 304 wiring pattern 305 through hole 306 Conductive paste 307,401 Release film 402 insulating base material 403 through hole 404 conductive paste 405 copper foil 410 3-layer circuit board 4A semi-finished product 4B double sided circuit board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/11 H05K 1/11 N 3/40 3/40 K 3/46 3/46 G N S (72)発明者 仲谷 安広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小山 雅義 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中村 禎志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4E351 AA04 AA16 BB01 BB31 BB49 CC11 CC17 CC20 DD04 DD05 DD06 DD12 DD19 DD20 DD21 DD58 EE01 EE02 EE03 GG16 5E317 AA24 BB12 BB13 BB14 BB15 BB18 BB19 CC17 CC25 CD27 CD32 GG14 GG16 5E346 AA06 AA12 AA15 AA22 AA32 AA43 AA51 CC04 CC10 CC32 CC33 CC37 CC38 CC39 EE06 EE09 EE12 EE13 FF01 FF18 GG15 GG19 GG28 HH11 HH31 5G301 DA02 DA05 DA06 DA10 DA11 DA13 DA29 DA57 DD01 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 1/11 H05K 1/11 N 3/40 3/40 K 3/46 3/46 G N S (72 ) Inventor Yasuhiro Nakatani 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Masayoshi Koyama 1006 Kadoma, Kadoma City, Osaka Prefecture Matsuda Denki Sangyo Co., Ltd. 1006 City Kadoma, Matsushita Electric Industrial Co., Ltd. F term (reference) 4E351 AA04 AA16 BB01 BB31 BB49 CC11 CC17 CC20 DD04 DD05 DD06 DD12 DD19 DD20 DD21 DD58 EE01 EE02 EE03 GG16 5E317 AA24 BB12 BB13 BB14 BB14 BB15 BB14 BB15 BB14 BB14 BB15 GG16 5E346 AA06 AA12 AA15 AA22 AA32 AA43 AA51 CC04 CC10 CC32 CC33 CC37 CC38 CC39 EE06 EE09 EE12 EE13 FF01 FF18 GG15 GG19 GG28 HH11 HH31 5G301 DA02 DA05 DA06 DA10 DA 11 DA13 DA29 DA57 DD01

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】平均粒径が0.5μm以上20μm以下の
範囲にあり、異なる平均粒径をもつ複数の導電性粉を混
合した導電性粉を液状エポキシ樹脂に分散していること
を特徴とするビアホール充填用導体ペースト組成物。
1. A conductive epoxy powder having an average particle size in the range of 0.5 μm or more and 20 μm or less and a mixture of a plurality of conductive powders having different average particle sizes is dispersed in a liquid epoxy resin. A conductor paste composition for filling via holes.
【請求項2】異なる平均粒径をもつ複数の導電性粉が、
平均粒径が0.5μm以上2.0μm以下の範囲の導電
性粉Aと、平均粒径が2.0μmを越え20μm以下の
範囲の導電性粉Bとの混合物である請求項1に記載のビ
アホール充填用導体ペースト組成物。
2. A plurality of conductive powders having different average particle sizes,
The conductive powder A having an average particle size of 0.5 μm or more and 2.0 μm or less, and the conductive powder B having an average particle size of more than 2.0 μm and 20 μm or less are mixed, and the mixture according to claim 1. Conductor paste composition for filling via holes.
【請求項3】導電性粉Aの配合割合が10〜50重量%
の範囲、導電性粉Bの配合割合が50〜90重量%の範
囲である請求項2に記載のビアホール充填用導体ペース
ト組成物。
3. The blending ratio of the conductive powder A is 10 to 50% by weight.
The conductive paste composition for filling via holes according to claim 2, wherein the content of the conductive powder B is in the range of 50 to 90% by weight.
【請求項4】平均粒径が0.5μm以上2.0μm以下
の範囲の導電性粉Aと、平均粒径が2.0μmを越え2
0μm以下の範囲の導電性粉Bとの混合物であり、か
つ、2.0μm以下の導電性粉の粒子数が全体の75%
以上である請求項1に記載のビアホール充填用導体ペー
スト組成物。
4. A conductive powder A having an average particle size of 0.5 μm or more and 2.0 μm or less, and an average particle size of more than 2.0 μm.
It is a mixture with the conductive powder B in the range of 0 μm or less, and the number of particles of the conductive powder of 2.0 μm or less is 75% of the whole.
The conductor paste composition for filling via holes according to claim 1, which is as described above.
【請求項5】導電性粉の粒度分布が複数のピークを持っ
ており、そのピークが0.5μm以上20μm以下の範
囲にある請求項1に記載のビアホール充填用導体ペース
ト組成物。
5. The via-hole-filling conductor paste composition according to claim 1, wherein the particle size distribution of the conductive powder has a plurality of peaks, and the peaks are in the range of 0.5 μm or more and 20 μm or less.
【請求項6】導電性粉の粒度分布が2つのピークを持っ
ており、第1のピークが0.5μm以上2.0μm以下
の範囲にあり、第2のピークは2.0μmを越え20μ
m以下の範囲にある請求項1に記載のビアホール充填用
導体ペースト組成物。
6. The particle size distribution of the conductive powder has two peaks, the first peak is in the range of 0.5 μm to 2.0 μm, and the second peak is more than 2.0 μm and 20 μm.
The conductor paste composition for filling via holes according to claim 1, which is in a range of m or less.
【請求項7】導電性粉の2.0μm以下の粒子数が、全
体の75%以上である請求項6に記載のビアホール充填
用導体ペースト組成物。
7. The conductor paste composition for filling via holes according to claim 6, wherein the number of particles of the conductive powder of 2.0 μm or less is 75% or more of the whole.
【請求項8】導電性粉が金、白金、銀、パラジウム、
銅、ニッケル、錫、鉛及びこれらの合金から選ばれる少
なくとも一つの微粒子、もしくは導電性または非導電性
粒子を核とし、金、白金、銀、パラジウム、銅、ニッケ
ル、錫、鉛もしくはこれらの合金から選ばれる少なくと
も一つの金属で被覆された微粒子、またはこれらの微粒
子の混合物である請求項1〜7のいずれかに記載のビア
ホール充填用導体ペースト組成物。
8. The conductive powder is gold, platinum, silver, palladium,
Gold, platinum, silver, palladium, copper, nickel, tin, lead or alloys of these, with at least one fine particle selected from copper, nickel, tin, lead and alloys thereof, or conductive or non-conductive particles as the core. The conductor paste composition for filling via holes according to any one of claims 1 to 7, which is a fine particle coated with at least one metal selected from the group consisting of or a mixture of these fine particles.
【請求項9】絶縁材料の厚さ方向に開けられたビアホー
ル中に、請求項1〜8のいずれかに記載の導電性ペース
トが充填され、前記絶縁材料の表面に回路が形成されて
いる回路基板。
9. A circuit in which a conductive paste according to claim 1 is filled in a via hole opened in the thickness direction of an insulating material, and a circuit is formed on the surface of the insulating material. substrate.
【請求項10】絶縁材料に開けられたビアホールの直径
が5μm以上100μm以下である請求項9に記載の回
路基板。
10. The circuit board according to claim 9, wherein the diameter of the via hole formed in the insulating material is 5 μm or more and 100 μm or less.
【請求項11】離型性フィルムを備えた被圧縮性を有す
る多孔質基材に貫通孔を設け、 前記貫通孔に請求項1〜8のいずれかに記載の導電性ペ
ーストを充填し、 前記貫通孔に前記導電性ペーストを充填した前記多孔質
基材から前記離型性フィルムを剥離し、 前記多孔質基材の前記離型性フィルムを剥離した両面に
金属箔を重ね、前記金属箔を重ねた前記多孔質基材を加
熱加圧して圧縮することを特徴とする回路基板の製造方
法。
11. A through-hole is provided in a compressible porous substrate provided with a release film, and the through-hole is filled with the conductive paste according to claim 1. The release film is peeled from the porous base material filled with the conductive paste in the through-hole, metal foil is laid on both sides of the release film of the porous base material, the metal foil, A method for manufacturing a circuit board, characterized in that the stacked porous base materials are heated and pressed to be compressed.
【請求項12】被圧縮性を有する多孔質基材がアラミド
繊維と熱硬化性エポキシ樹脂の複合材である請求項11
に記載の回路基板の製造方法。
12. The compressible porous substrate is a composite material of aramid fiber and thermosetting epoxy resin.
A method for manufacturing a circuit board according to.
【請求項13】両面に接着剤層が形成された絶縁材料に
貫通孔を設け、 前記貫通孔に請求項1〜8のいずれかに記載の導電性ペ
ーストを充填し、 前記絶縁材料の少なくとも片面に、所定のパターンに配
線層が形成された支持基材を重ね、 前記支持基材を重ねた前記絶縁材料を加熱加圧すること
により、前記接着剤層に前記配線層を埋没し、 前記配線層を残して前記支持基材を除去することを特徴
とする回路基板の製造方法。
13. An insulating material having an adhesive layer formed on both sides thereof is provided with a through hole, the through hole is filled with the conductive paste according to claim 1, and at least one surface of the insulating material is provided. , A support substrate on which a wiring layer is formed in a predetermined pattern is overlaid, and the insulating material on which the support substrate is overlaid is heated and pressed to bury the wiring layer in the adhesive layer. The method for manufacturing a circuit board, wherein the supporting base material is removed while leaving the above.
【請求項14】所定のパターンに配線層が形成された支
持基材と、両面に接着剤層が形成された絶縁材料とを積
層した後、 厚み方向に加熱加圧して仮圧着し、 前記配線層に向けて前記絶縁材料のみを貫通する貫通孔
を形成し、 前記貫通孔内に請求項1〜8のいずれかに記載の導電性
ペーストを充填し、 前記絶縁材料上に金属箔もしくは所定のパターンに配線
層が形成された支持基材を積層し、再び厚み方向に加熱
加圧することにより、前記接着剤層に前記配線層を埋没
することを特徴とする回路基板の製造方法。
14. A support base material having a wiring layer formed in a predetermined pattern and an insulating material having an adhesive layer formed on both surfaces thereof are laminated, and then heat-pressed in the thickness direction to temporarily press-bond the wiring material. A through hole that penetrates only the insulating material toward the layer is formed, the conductive paste according to any one of claims 1 to 8 is filled in the through hole, and a metal foil or a predetermined material is provided on the insulating material. A method for manufacturing a circuit board, comprising: stacking a support base material having a wiring layer formed in a pattern, and heating and pressing again in the thickness direction to bury the wiring layer in the adhesive layer.
【請求項15】加熱加圧する前の絶縁材料が有機材料を
主体とするフィルムであり、接着剤層が半硬化状態の有
機樹脂である請求項13または14に記載の回路基板の
製造方法。
15. The method for manufacturing a circuit board according to claim 13, wherein the insulating material before heating and pressurizing is a film containing an organic material as a main component, and the adhesive layer is an organic resin in a semi-cured state.
【請求項16】絶縁材料に形成するビアホールの直径が
5μm以上100μm以下である請求項11〜15のい
ずれかに記載の回路基板の製造方法。
16. The method of manufacturing a circuit board according to claim 11, wherein the via hole formed in the insulating material has a diameter of 5 μm or more and 100 μm or less.
JP2001284009A 2001-09-18 2001-09-18 Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same Withdrawn JP2003092024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001284009A JP2003092024A (en) 2001-09-18 2001-09-18 Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001284009A JP2003092024A (en) 2001-09-18 2001-09-18 Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2003092024A true JP2003092024A (en) 2003-03-28

Family

ID=19107411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001284009A Withdrawn JP2003092024A (en) 2001-09-18 2001-09-18 Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2003092024A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066316A1 (en) * 2003-01-23 2004-08-05 Matsushita Electric Industrial Co., Ltd. Conductive paste, method for producing same, circuit board using such conductive paste and method for producing same
JP2005203304A (en) * 2004-01-19 2005-07-28 Hitachi Chem Co Ltd Mixed conductive powder
JP2006073694A (en) * 2004-09-01 2006-03-16 Matsushita Electric Ind Co Ltd Manufacturing method of wiring circuit board
JP2010056092A (en) * 2009-11-30 2010-03-11 Hitachi Chem Co Ltd Mixed conductive powder
KR100974439B1 (en) * 2008-05-30 2010-08-06 전자부품연구원 Via Paste For Non-Sintering Ceramic Hybrid Substrate
EP2333787A1 (en) 2004-09-30 2011-06-15 Sumitomo Electric Industries, Ltd. Conductive paste and method for manufacturing multilayer printed wiring board using the same
JP2011204688A (en) * 2011-06-08 2011-10-13 Hitachi Chem Co Ltd Mixed conductive powder
US8617688B2 (en) 2005-05-30 2013-12-31 Sumitomo Electric Industries, Ltd. Conductive paste and multilayer printed wiring board using the same
CN106024098A (en) * 2015-03-30 2016-10-12 株式会社则武 Thermosetting conductive paste agent

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066316A1 (en) * 2003-01-23 2004-08-05 Matsushita Electric Industrial Co., Ltd. Conductive paste, method for producing same, circuit board using such conductive paste and method for producing same
JP2005203304A (en) * 2004-01-19 2005-07-28 Hitachi Chem Co Ltd Mixed conductive powder
JP2006073694A (en) * 2004-09-01 2006-03-16 Matsushita Electric Ind Co Ltd Manufacturing method of wiring circuit board
JP4529594B2 (en) * 2004-09-01 2010-08-25 パナソニック株式会社 Wiring board manufacturing method
EP2333787A1 (en) 2004-09-30 2011-06-15 Sumitomo Electric Industries, Ltd. Conductive paste and method for manufacturing multilayer printed wiring board using the same
US8597459B2 (en) 2004-09-30 2013-12-03 Sumitomo Electric Industries, Ltd. Conductive paste and method for manufacturing multilayer printed wiring board using the same
US8617688B2 (en) 2005-05-30 2013-12-31 Sumitomo Electric Industries, Ltd. Conductive paste and multilayer printed wiring board using the same
KR100974439B1 (en) * 2008-05-30 2010-08-06 전자부품연구원 Via Paste For Non-Sintering Ceramic Hybrid Substrate
JP2010056092A (en) * 2009-11-30 2010-03-11 Hitachi Chem Co Ltd Mixed conductive powder
JP2011204688A (en) * 2011-06-08 2011-10-13 Hitachi Chem Co Ltd Mixed conductive powder
CN106024098A (en) * 2015-03-30 2016-10-12 株式会社则武 Thermosetting conductive paste agent
JP2016191043A (en) * 2015-03-30 2016-11-10 株式会社ノリタケカンパニーリミテド Heat-curable conductive paste
CN106024098B (en) * 2015-03-30 2020-02-21 株式会社则武 Heat-curable conductive paste

Similar Documents

Publication Publication Date Title
JP3057924B2 (en) Double-sided printed circuit board and method of manufacturing the same
US8063315B2 (en) Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP3473601B2 (en) Printed circuit board and method of manufacturing the same
TWI406619B (en) Multilayer print wire board and the method thereof
JPH11126978A (en) Multilayered wiring board
US8541687B2 (en) Coreless layer buildup structure
EP0965997B1 (en) Via-filling conductive paste composition
WO2004066316A1 (en) Conductive paste, method for producing same, circuit board using such conductive paste and method for producing same
TWI306370B (en) Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same
JP2003092024A (en) Via hole filling conductive paste, and circuit board using the same, and manufacturing method of the same
JP3461172B2 (en) Method for manufacturing multilayer wiring circuit board
JPH1117341A (en) Frinted multilayer wiring board
US8536459B2 (en) Coreless layer buildup structure with LGA
US9351408B2 (en) Coreless layer buildup structure with LGA and joining layer
JP4354047B2 (en) Conductive paste composition for via filling
JP2000068620A (en) Circuit substrate and manufacture thereof
JP3146712B2 (en) Double-sided printed circuit board and method of manufacturing the same
WO2019173807A1 (en) Catalytic laminate with conductive traces formed during lamination
JP5429646B2 (en) Method for manufacturing double-sided printed wiring board
JP2008181915A (en) Multilayer printed-wiring board and manufacturing method thereof
WO2012011165A1 (en) Multilayer printed circuit board and manufacturing method therefor
JP3474910B2 (en) Manufacturing method of printed wiring board
JP2002245873A (en) Formation method of low resistance conductor
JP2004296481A (en) Multilayer wiring circuit board
JPS63272097A (en) Manufacture of multilayer circuit substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202