JP2003076395A - Audio signal processor - Google Patents

Audio signal processor

Info

Publication number
JP2003076395A
JP2003076395A JP2001265059A JP2001265059A JP2003076395A JP 2003076395 A JP2003076395 A JP 2003076395A JP 2001265059 A JP2001265059 A JP 2001265059A JP 2001265059 A JP2001265059 A JP 2001265059A JP 2003076395 A JP2003076395 A JP 2003076395A
Authority
JP
Japan
Prior art keywords
memory
audio signal
program
processor
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001265059A
Other languages
Japanese (ja)
Inventor
Koji Ishida
厚司 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2001265059A priority Critical patent/JP2003076395A/en
Publication of JP2003076395A publication Critical patent/JP2003076395A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an audio signal processor which reduces the capacity of a memory formed in an LSI. SOLUTION: An input I/F 12 outputs control data, which are used to detect the standard of a bit stream BS on the basis of data set to the header of each frame of the bit stream BS, to a processor 13. The processor 13 outputs the control data to a discrimination circuit 14. The discrimination circuit 14 discriminates the standard of the bit stream BS and outputs standard data representative of the discrimination result to the processor 13. A decoding program is stored in an incorporated memory 15. An external memory 17 is externally attached to an audio decoder 11 consisting of an LSI, and all programs used in the processor 13 are stored in the external memory 17. The processor 13 reads out a program corresponding to the standard of the bit stream BS from the external memory 17 and sets it to the incorporated memory 15 and uses this program to perform decoding.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、Dolby Digita
l、DTS、MPEG AAC等の規格によってエンコードされたオ
ーディオデータをデコードしてPCMデータに戻す処理
等を行うオーディオ信号処理装置に関する。
This invention relates to Dolby Digita.
The present invention relates to an audio signal processing device that performs a process of decoding audio data encoded according to a standard such as l, DTS, or MPEG AAC and returning it to PCM data.

【0002】[0002]

【従来の技術】図3は従来のLSI(大規模集積回路)
によるオーディオデコーダ1の構成例を示すブロック図
である。この図において、ビットストリームBSは例え
ばDVDプレーヤのディジタルオーディオ出力であり、
オーディオデータが複数のフレームに区切られ、各フレ
ームにヘッダが付加され、シリアルデータとしてオーデ
ィオデコーダ1へ供給される。なおここで、フレームは
データ処理の単位である。符号2は入力インターフェイ
スであり、ビットストリームBSの各フレームのヘッダ
に付加された制御信号からそのビットストリームがどの
規格(Dolby Digital,DTS,MPEG ACC)によるビットスト
リームであるかを判定し、判定結果を示す規格データを
プロセッサ3へ出力する。また、各フレームのオーディ
オデータのタイミングをとって逐次プロセッサ3へ出力
する。さらに、各フレーム毎に誤り検出を行いその結果
をプロセッサ3へ出力する。
2. Description of the Related Art FIG. 3 shows a conventional LSI (large-scale integrated circuit).
3 is a block diagram showing a configuration example of an audio decoder 1 according to FIG. In this figure, the bit stream BS is, for example, a digital audio output of a DVD player,
The audio data is divided into a plurality of frames, a header is added to each frame, and the serial data is supplied to the audio decoder 1. Here, the frame is a unit of data processing. Reference numeral 2 is an input interface, which determines which standard (Dolby Digital, DTS, MPEG ACC) the bitstream is from the control signal added to the header of each frame of the bitstream BS, and the determination result Is output to the processor 3. Also, the audio data of each frame is sequentially output to the processor 3 at a timing. Further, error detection is performed for each frame and the result is output to the processor 3.

【0003】メモリ4はプロセッサ3において用いられ
るデコードプログラムが記憶されたメモリであり、RO
M(リードオンリメモリ)が用いられる場合とRAM
(ランダムアクセスメモリ)が用いられる場合がある。
ROMの場合は、オーディオデコーダ1に入力されるデ
ィジタルオーディオデータの全ての規格に対応したデコ
ードプログラムが予め記憶される。また、RAMの場合
は、電源投入時にホストコンピュータ5からデコードプ
ログラムがダウンロードされる。ここで、ホストコンピ
ュータ5は、このオーディオデコーダ1(LSI)が搭
載されるAV(オーディオビジュアル)アンプの各種制
御を行うマイクロコンピュータである。
The memory 4 is a memory in which a decoding program used in the processor 3 is stored.
When M (Read Only Memory) is used and RAM
(Random access memory) may be used.
In the case of the ROM, a decoding program corresponding to all the standards of the digital audio data input to the audio decoder 1 is stored in advance. In the case of RAM, the decode program is downloaded from the host computer 5 when the power is turned on. Here, the host computer 5 is a microcomputer that performs various controls of an AV (audiovisual) amplifier on which the audio decoder 1 (LSI) is mounted.

【0004】プロセッサ3は、入力インターフェイス2
から供給されるビットストリームの規格を示す規格デー
タに基づいてメモリ4からデコードプログラムを読み出
し、読み出したプログラムに基づいて入力インターフェ
イス2から出力されるオーディオデータをデコードして
PCMデータに戻し、出力インターフェイス6を介して
出力する。
The processor 3 includes an input interface 2
The decoding program is read from the memory 4 based on the standard data indicating the standard of the bit stream supplied from the memory 4, the audio data output from the input interface 2 is decoded based on the read program, and the decoded PCM data is returned to the output interface 6. Output via.

【0005】[0005]

【発明が解決しようとする課題】このように、従来のL
SIによるオーディオデコーダ1は、予めメモり4内に
使用する全てのプログラムを記憶させるようになってお
り、この結果、メモリ容量が大きくなるためLSIの構
成が複雑になる欠点があった。また、メモリ4がROM
で構成される場合はプログラムの追加が簡単に行えない
欠点があった。また、メモリ4がRAMで構成されてい
る場合も、メモリ4の容量を増やすことができないの
で、やはりプログラムの追加が簡単に行えない欠点があ
った。この発明は、このような事情を考慮してなされた
もので、その目的は、LSI内に形成されるメモリ容量
を小さくすることができると共に、プログラムの追加も
簡単に行うことができるオーディオデコーダを提供する
ことにある。
As described above, the conventional L
The SI audio decoder 1 is designed to store all programs to be used in the memory 4 in advance. As a result, the memory capacity becomes large and the LSI configuration becomes complicated. Also, the memory 4 is a ROM
If it is composed of, there is a drawback that the program cannot be added easily. Further, even when the memory 4 is composed of a RAM, the capacity of the memory 4 cannot be increased, so that there is a drawback that the program cannot be easily added. The present invention has been made in consideration of such circumstances, and an object thereof is to provide an audio decoder which can reduce a memory capacity formed in an LSI and can easily add a program. To provide.

【0006】[0006]

【課題を解決するための手段】この発明は上記の課題を
解決すべくなされたもので、請求項1に記載の発明は、
複数の処理プログラムを具備し、入力されるオーディオ
信号に対応する前記処理プログラムを使用してオーディ
オ信号の処理を行うオーディオ信号処理装置において、
入力されるオーディオ信号の処理を前記処理プログラム
に基づいて行う制御手段と、前記制御手段において用い
られる処理プログラムであって、入力されるオーディオ
信号に対応する処理プログラムが記憶された内蔵メモリ
と、前記制御手段において用いられる全ての処理プログ
ラムが記憶された外部メモリとを具備し、前記制御手段
は現在入力されるオーディオ信号に対応する処理プログ
ラムを前記外部メモリから読み出し前記内蔵メモリにセ
ットすることを特徴とするオーディオ信号処理装置であ
る。
The present invention has been made to solve the above problems, and the invention according to claim 1 is
In an audio signal processing device comprising a plurality of processing programs, which processes an audio signal using the processing program corresponding to an input audio signal,
Control means for processing an input audio signal based on the processing program; a built-in memory for storing a processing program used in the control means, the processing program corresponding to the input audio signal; An external memory in which all processing programs used in the control means are stored, and the control means reads out a processing program corresponding to a currently input audio signal from the external memory and sets it in the internal memory. Is an audio signal processing device.

【0007】また、請求項2に記載の発明は、請求項1
に記載のオーディオ信号処理装置において、前記制御手
段は、入力されたオーディオ信号に付加されたデータか
ら前記オーディオ信号に対応する処理プログラムを検知
し、そのプログラムを前記外部メモリから読み出し前記
内蔵メモリにセットすることを特徴とする。また、請求
項3に記載の発明は、請求項1または請求項2に記載の
オーディオ信号処理装置において、前記外部メモリを書
き替える書替手段を設けたことを特徴とする。
The invention described in claim 2 is the same as claim 1
In the audio signal processing device described in the paragraph 1, the control means detects a processing program corresponding to the audio signal from the data added to the input audio signal, reads the program from the external memory, and sets the program in the built-in memory. It is characterized by doing. The invention according to claim 3 is the audio signal processing device according to claim 1 or 2, characterized in that rewriting means for rewriting the external memory is provided.

【0008】[0008]

【発明の実施の形態】以下、図面を参照し、この発明の
一実施の形態について説明する。図1は同実施の形態に
よるオーディオデコーダ11の構成を示すブロック図で
ある。このオーディオデコーダ11はLSIによって構
成され、AVアンプにおいて使用される。図において、
符号12は入力インターフェイスであり、ビットストリ
ームBSの各フレームのヘッダにセットされたデータに
基づいてビットストリームBSの規格を検出するための
制御データをプロセッサ13へ出力する。また、ビット
ストリームBSのオーディオデータをタイミングをとっ
て順次プロセッサ13へ出力する。さらに、ビットスト
リームBSのデータ誤り検出を行う。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an audio decoder 11 according to the same embodiment. The audio decoder 11 is composed of an LSI and is used in an AV amplifier. In the figure,
Reference numeral 12 is an input interface, which outputs control data for detecting the standard of the bitstream BS to the processor 13 based on the data set in the header of each frame of the bitstream BS. In addition, the audio data of the bit stream BS is sequentially output to the processor 13 with timing. Further, the data error of the bit stream BS is detected.

【0009】判定回路14はビットストリームBSの規
格をハードウエアによって判定する回路であり、プロセ
ッサ13から供給されるデータに基づいて規格を判定
し、判定結果を示す規格データをプロセッサ13へ出力
する。出力インターフェイス16はプロセッサ13から
出力されるPCMデータを外部へ出力する。内蔵メモリ
15はデコードプログラムが記憶されるメモリ(RA
M)であり、その容量は1つのデコードプログラムが記
憶される容量である。すなわち、この内蔵メモリ15
は、従来のメモリ4(図3参照)よりはるかに少ない容
量のメモリである。
The determination circuit 14 is a circuit for determining the standard of the bit stream BS by hardware, determines the standard based on the data supplied from the processor 13, and outputs the standard data indicating the determination result to the processor 13. The output interface 16 outputs the PCM data output from the processor 13 to the outside. The built-in memory 15 is a memory (RA
M), and the capacity is the capacity for storing one decoding program. That is, this internal memory 15
Is a memory having a much smaller capacity than the conventional memory 4 (see FIG. 3).

【0010】外部メモリ17は、LSIによるオーディ
オデコーダ11に外付けされたメモリ(RAM)であ
り、その書き込み/読み出しはプロセッサ13によって
行うことも可能である。このメモリ17は、プロセッサ
13において使用される全プログラムが記憶できる容量
を有している。ホストコンピュータ18は、AVアンプ
の各種制御を行うマイクロコンピュータである。プロセ
ッサ13はCPU(中央処理装置)およびDSP(Digi
tal Signal Processor)によって構成されるもので、詳
細は以下に説明する。
The external memory 17 is a memory (RAM) externally attached to the audio decoder 11 of LSI, and the writing / reading can be performed by the processor 13. The memory 17 has a capacity capable of storing all programs used in the processor 13. The host computer 18 is a microcomputer that performs various controls of the AV amplifier. The processor 13 includes a CPU (central processing unit) and a DSP (Digi
TAL Signal Processor), the details of which will be described below.

【0011】次に、上述した実施形態の動作を説明す
る。まず、電源投入時において、ホストコンピュータ1
8はプロセッサ13において使用される全てのデコード
プログラムを順次内部メモリ15へ書き込む。プロセッ
サ13は、内蔵メモリ15に一定量のプログラムが書き
込まれる毎に、そのプログラムを外部メモリ17へ転送
する。これにより、予め、全てのデコードプログラムが
外部メモリ17に書き込まれる。
Next, the operation of the above embodiment will be described. First, when the power is turned on, the host computer 1
Reference numeral 8 sequentially writes all the decoding programs used in the processor 13 into the internal memory 15. The processor 13 transfers the program to the external memory 17 each time a fixed amount of the program is written in the built-in memory 15. As a result, all the decoding programs are written in the external memory 17 in advance.

【0012】次に、ビットストリームBSが印加された
時の処理を説明する。ビットストリームBSはフレーム
単位でデータが区切られている。そして、このプロセッ
サ13は、ビットストリームBSのフレーム単位で以下
の処理を行う。
Next, the processing when the bit stream BS is applied will be described. In the bit stream BS, data is divided in units of frames. Then, the processor 13 performs the following processing for each frame of the bit stream BS.

【0013】まず、入力インターフェイス12から出力
される最初のフレームの制御データを読み込み(図2の
ステップS1)、読み込んだ制御データを判定回路14
へ出力する。そして、その制御データに応じて判定回路
14から出力される規格データを読み込む。次に、その
規格データが、現在内蔵メモリ15に記憶されているデ
コードプログラムの規格と同一であるか否かを判断する
(ステップS2)。そして、その判断結果が「NO」で
あった場合、すなわち、現在入力されているビットスト
リームBSが内蔵メモリ15内のデコードプログラムに
よってデコードできない場合は、外部メモリ17からそ
のビットストリームBSに対応するデコードプログラム
を読み出し、内蔵メモリ15に書き込む(ステップS
3)。なお、ステップS2の判断結果が「YES」であ
った場合はステップS3をスキップする。
First, the control data of the first frame output from the input interface 12 is read (step S1 in FIG. 2), and the read control data is judged by the judging circuit 14.
Output to. Then, the standard data output from the determination circuit 14 is read according to the control data. Next, it is determined whether the standard data is the same as the standard of the decoding program currently stored in the internal memory 15 (step S2). When the result of the determination is “NO”, that is, when the currently input bitstream BS cannot be decoded by the decoding program in the internal memory 15, the decoding corresponding to the bitstream BS from the external memory 17 is performed. Read the program and write it in the internal memory 15 (step S
3). In addition, when the determination result of step S2 is "YES", step S3 is skipped.

【0014】次に、入力インターフェイス12から出力
されるオーディオデータを内蔵メモリ15内のデコード
プログラムを使用してデコードしPCMデータに戻す
(ステップS4)。次いで、そのPCMデータを出力イ
ンターフェイス16を介して外部へ出力する(ステップ
S5)。次に、1フレームの処理が終了したか否かを判
断し(ステップS6)、終了していない場合は再びステ
ップS4へ戻り、次のオーディオデータのデコードを行
う。
Next, the audio data output from the input interface 12 is decoded by using the decoding program in the built-in memory 15 and returned to PCM data (step S4). Then, the PCM data is output to the outside through the output interface 16 (step S5). Next, it is judged whether or not the processing for one frame is completed (step S6), and if not completed, the process returns to step S4 again to decode the next audio data.

【0015】また、1フレームのデコード処理が終了し
た場合は、次のフレームについて上記と同様の処理を行
う。
When the decoding process for one frame is completed, the same process as described above is performed for the next frame.

【0016】このように、上記実施形態は、LSIによ
るオーディオデコーダ11の外部に外付けの外部メモリ
17を設け、この外部メモリ17に全プログラムを記憶
させておく。そして、プロセッサ13が実際に使用する
プログラムのみを内蔵メモリ15にセットする。これに
より、内蔵メモリの容量を小さくすることができる。ま
た、プログラムを追加する場合も、外部メモリ17の容
量を大きくすればよく、LSIの取り替えの必要が全く
なく、したがって、簡単にプログラムの追加を行うこと
ができる。さらに、プログラムのヴァージョンアップ等
の変更の場合も、外部メモリ17の書き替えだけでよ
く、簡単に変更を行うことができる。なお、外部メモリ
17にFLASH ROMを用いてもよい。この場合、外部メモ
リ17には、工場出荷時に各プログラムがダウンロード
され、RAMの場合と異なり、電源投入時のダウンロー
ドは必要ない。外部メモリ17の書き換えは、プログラ
ムの変更、追加の場合にのみ必要となる。
As described above, in the above embodiment, the external memory 17 provided externally is provided outside the audio decoder 11 of LSI, and all programs are stored in the external memory 17. Then, only the program actually used by the processor 13 is set in the internal memory 15. As a result, the capacity of the built-in memory can be reduced. Also, when adding a program, it is sufficient to increase the capacity of the external memory 17, there is no need to replace the LSI, and therefore the program can be easily added. Further, in the case of changing the version of the program or the like, it is only necessary to rewrite the external memory 17, and the change can be easily performed. A FLASH ROM may be used as the external memory 17. In this case, each program is downloaded to the external memory 17 at the time of factory shipment, and unlike the case of the RAM, downloading at power-on is not necessary. Rewriting of the external memory 17 is necessary only when changing or adding a program.

【0017】[0017]

【発明の効果】以上説明したように、この発明によれ
ば、入力されるオーディオ信号の処理を処理プログラム
に基づいて行う制御手段と、制御手段において用いられ
る処理プログラムであって、入力されるオーディオ信号
に対応する処理プログラムが記憶された内蔵メモリと、
制御手段において用いられる全ての処理プログラムが記
憶された外部メモリとを具備し、制御手段は現在入力さ
れるオーディオ信号に対応する処理プログラムを外部メ
モリから読み出し内蔵メモリにセットするので、LSI
内部に形成されるメモリ容量を小さくすることができる
と共に、プログラムの追加を簡単に行うことができる効
果が得られる。
As described above, according to the present invention, the control means for processing the input audio signal based on the processing program, and the processing program used in the control means, Built-in memory that stores the processing program corresponding to the signal,
The LSI includes an external memory in which all the processing programs used in the control means are stored, and the control means reads the processing program corresponding to the currently input audio signal from the external memory and sets it in the internal memory.
It is possible to reduce the memory capacity formed inside and to easily add a program.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の一実施形態によるオーディオデコ
ーダの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an audio decoder according to an embodiment of the present invention.

【図2】 同オーディオデコーダの動作を説明するため
のフローチャートである。
FIG. 2 is a flowchart for explaining the operation of the audio decoder.

【図3】 従来のオーディオデコーダの構成例を示すブ
ロック図である。
FIG. 3 is a block diagram showing a configuration example of a conventional audio decoder.

【符号の説明】[Explanation of symbols]

11…オーディオデコーダ、12…入力インターフェイ
ス、13…プロセッサ、14…判定回路、15…内蔵メ
モリ、17…外部メモリ、18…ホストコンピュータ。
11 ... Audio decoder, 12 ... Input interface, 13 ... Processor, 14 ... Judgment circuit, 15 ... Internal memory, 17 ... External memory, 18 ... Host computer.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の処理プログラムを具備し、入力さ
れるオーディオ信号に対応する前記処理プログラムを使
用してオーディオ信号の処理を行うオーディオ信号処理
装置において、 入力されるオーディオ信号の処理を前記処理プログラム
に基づいて行う制御手段と、 前記制御手段において用いられる処理プログラムであっ
て、入力されるオーディオ信号に対応する処理プログラ
ムが記憶された内蔵メモリと、 前記制御手段において用いられる全ての処理プログラム
が記憶された外部メモリと、 を具備し、前記制御手段は現在入力されるオーディオ信
号に対応する処理プログラムを前記外部メモリから読み
出し前記内蔵メモリにセットすることを特徴とするオー
ディオ信号処理装置。
1. An audio signal processing apparatus, comprising a plurality of processing programs, for processing an audio signal using the processing program corresponding to an input audio signal, wherein the processing of the input audio signal is performed. A control unit that is based on a program; a built-in memory that is a processing program used by the control unit and that stores a processing program corresponding to an input audio signal; and all processing programs that are used by the control unit. An audio signal processing device comprising: a stored external memory; and the control means reads out a processing program corresponding to the currently input audio signal from the external memory and sets the processing program in the internal memory.
【請求項2】 前記制御手段は、入力されたオーディオ
信号に付加されたデータから前記オーディオ信号に対応
する処理プログラムを検知し、そのプログラムを前記外
部メモリから読み出し前記内蔵メモリにセットすること
を特徴とする請求項1に記載のオーディオ信号処理装
置。
2. The control means detects a processing program corresponding to the audio signal from the data added to the input audio signal, reads the program from the external memory, and sets the program in the built-in memory. The audio signal processing device according to claim 1.
【請求項3】 前記外部メモリを書き替える書替手段を
設けたことを特徴とする請求項1または請求項2に記載
のオーディオ信号処理装置。
3. The audio signal processing device according to claim 1, further comprising rewriting means for rewriting the external memory.
JP2001265059A 2001-08-31 2001-08-31 Audio signal processor Pending JP2003076395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001265059A JP2003076395A (en) 2001-08-31 2001-08-31 Audio signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001265059A JP2003076395A (en) 2001-08-31 2001-08-31 Audio signal processor

Publications (1)

Publication Number Publication Date
JP2003076395A true JP2003076395A (en) 2003-03-14

Family

ID=19091575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001265059A Pending JP2003076395A (en) 2001-08-31 2001-08-31 Audio signal processor

Country Status (1)

Country Link
JP (1) JP2003076395A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304955C (en) * 2004-02-16 2007-03-14 联发科技股份有限公司 Memory control method and correlation device
US7539258B2 (en) 2004-03-29 2009-05-26 Yamaha Corporation Audio data sync format detecting circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304955C (en) * 2004-02-16 2007-03-14 联发科技股份有限公司 Memory control method and correlation device
US7539258B2 (en) 2004-03-29 2009-05-26 Yamaha Corporation Audio data sync format detecting circuit

Similar Documents

Publication Publication Date Title
US7555201B2 (en) Optical disc player system and method of controlling a decoding unit in the optical disc player system to read encoded bitstream data from a buffer memory
JPH10107649A (en) Code error correction/detection decoder
US5056008A (en) Data processor having expanded operating functions
US5572468A (en) Storage reading apparatus
JP2003076395A (en) Audio signal processor
US8694138B2 (en) Sound data processing appartus
KR100474219B1 (en) Signal processing circuit
US8032728B2 (en) Digital data reproducing apparatus and recording medium
JPH01116846A (en) Semiconductor integrated circuit
JPH10334586A (en) Signal processing circuit
JP2007148900A (en) Dma controller and data reproducing apparatus
US20040177240A1 (en) Data processing system having built-in memory in micro-processor
KR20070066936A (en) Bus address selecting circuit and bus address selecting method
JP2636513B2 (en) Storage device and method
KR100874439B1 (en) Voice decoding device based on microcontroller and voice decoding method using same
JPH0935471A (en) Memory element
JP4358003B2 (en) Semiconductor memory
JP3995693B2 (en) Code error correction detection device
JP2005157760A (en) Information processor, pc card control circuit, and control method
JP2000200213A (en) Microcomputer, and system and method for rewriting data
JP2007026545A (en) Audio visual player and audio visual recorder
JPH05346887A (en) Peripheral lsi of microcomputer
JPH1116298A (en) Code error correcting device
JP2002163146A (en) Memory access device embedded in microcomputer
JPH11328870A (en) Device and method for recording data