JP2003061366A - Motor driving circuit - Google Patents

Motor driving circuit

Info

Publication number
JP2003061366A
JP2003061366A JP2001242220A JP2001242220A JP2003061366A JP 2003061366 A JP2003061366 A JP 2003061366A JP 2001242220 A JP2001242220 A JP 2001242220A JP 2001242220 A JP2001242220 A JP 2001242220A JP 2003061366 A JP2003061366 A JP 2003061366A
Authority
JP
Japan
Prior art keywords
transistor
gate
sink
channel transistor
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001242220A
Other languages
Japanese (ja)
Other versions
JP4988998B2 (en
Inventor
Tetsuya Yoshitomi
哲也 吉冨
Yasuyuki Uejima
康之 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001242220A priority Critical patent/JP4988998B2/en
Publication of JP2003061366A publication Critical patent/JP2003061366A/en
Application granted granted Critical
Publication of JP4988998B2 publication Critical patent/JP4988998B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Control Of Direct Current Motors (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform high-speed switching while preventing kick back. SOLUTION: A p-channel transistor 26 for drawing charge is connected to the gate of a sink-side n-channel transistor 10b. Drive signals of the transistor 10b are supplied to the gate of the transistor 10b via two inverters 24, 20, and the input signals of the inverters 24 are fed to the gate of the transistor 26. With this structure, when the transistor 10b is turned off, the transistor 26 is turned on, and a voltage at the gate of the transistor 10b drops from a voltage at its 'on' time at high speed. Also, the transistor 26 is turned off automatically when the gate of the transistor 10b reaches the voltage at which it is actually turned off. Therefore, characteristics at the actual turning-off time can be separately adjusted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、モータコイルへの
駆動電流を制御するモータドライブ回路、特に回路を構
成するトランジスタのオンオフ制御に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor drive circuit for controlling a drive current to a motor coil, and more particularly to on / off control of a transistor forming the circuit.

【0002】[0002]

【従来の技術】従来より、カメラにおいて各種の動作に
電動モータが利用されている。例えば、通常のカメラで
は、シャッター、オートフォーカス(AF)、フィル
ム、絞りの駆動の他、フィルムの巻き取りにもモータが
利用されている。また、手ぶれ防止のためのレンズに移
動にアクチュエータを利用する場合もある。このよう
に、デジタルカメラには複数のモータが利用されている
が、その用途に応じて、ボイスコイルモータ、ステッピ
ングモータ、超音波モータなどが利用される。
2. Description of the Related Art Conventionally, electric motors have been used for various operations in cameras. For example, in a normal camera, a motor is used not only for driving a shutter, auto focus (AF), film, and diaphragm, but also for winding a film. In addition, an actuator may be used to move the lens to prevent camera shake. As described above, although a plurality of motors are used in the digital camera, a voice coil motor, a stepping motor, an ultrasonic motor, or the like is used depending on the application.

【0003】また、これらのモータは、モータへの供給
電流を制御してその動作を制御するが、この制御には、
トランジスタが利用され、特にPWM(パルス幅変調)
制御が利用される。
Further, these motors control the current supplied to the motor to control the operation thereof.
Transistors are used, especially PWM (pulse width modulation)
Control is utilized.

【0004】このPWM制御では、そのキャリア周波数
を上昇することで、その精度を向上することができ、ま
た周波数を可聴域以上にすることで騒音の発生を防止で
きる。一方、バイポーラトランジスタでは、高速なオン
オフが不可能であるが、トランジスタとして、MOSト
ランジスタを用いることでトランジスタのオンオフ動作
を高速にすることができる。
In this PWM control, the accuracy can be improved by increasing the carrier frequency, and noise can be prevented by setting the frequency above the audible range. On the other hand, a bipolar transistor cannot be turned on and off at high speed, but by using a MOS transistor as the transistor, the transistor can be turned on and off at high speed.

【0005】従って、MOSトランジスタをモータドラ
イバに用いて、このMOSトランジスタをPWM制御す
ることで、高精度かつ高速のモータ駆動制御を達成する
ことができる。
Therefore, by using a MOS transistor in a motor driver and performing PWM control of this MOS transistor, highly accurate and high speed motor drive control can be achieved.

【0006】[0006]

【発明が解決しようとする課題】しかし、モータはモー
タコイルに通電することで駆動され、MOSトランジス
タを高速でオンオフすると、その先にあるコイルの通電
電流を高速でオンオフすることになる。コイルのような
L成分についての電流を高速に変化させるとそれに応じ
たキックバックが生じ、これによってICの出力端子に
高電圧が発生するという問題がある。
However, the motor is driven by energizing the motor coil, and when the MOS transistor is turned on and off at high speed, the energization current of the coil located ahead of it is turned on and off at high speed. When the current for the L component such as in the coil is changed at high speed, kickback occurs correspondingly, which causes a problem that a high voltage is generated at the output terminal of the IC.

【0007】このためには、MOSトランジスタのスイ
ッチングをなまらせればよい。しかし、スイッチングを
なまらせると制御周波数を高くできなくなるだけでな
く、それだけ貫通電流が流れる可能性が高くなる。すな
わち、モータコイルへは、ソース側トランジスタから電
流を供給し、シンク側トランジスタから電流を引き抜
く、トランジスタのオンオフをなまらせると、ソース側
およびシンク側トランジスタの両方がオンする確率が高
くなる。特に、キャリア周波数が高い場合には、キック
バックによる高電圧をさけようとすると、貫通電流の発
生をさけることができなくなる。
To this end, switching of the MOS transistor may be blunted. However, if the switching is blunted, not only the control frequency cannot be increased, but also the possibility that the through current flows increases. That is, when current is supplied to the motor coil from the source side transistor, current is drawn from the sink side transistor, and the transistor is turned on and off, the probability that both the source side and sink side transistors are turned on increases. In particular, when the carrier frequency is high, it is impossible to avoid the generation of shoot-through current when trying to avoid a high voltage due to kickback.

【0008】本発明は、上記課題に鑑みなされたもので
あり、貫通電流の発生を防止しつつ、キックバックの影
響を効果的に減少することができるモータドライブ回路
を提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a motor drive circuit capable of effectively reducing the influence of kickback while preventing the occurrence of through current. .

【0009】[0009]

【課題を解決するための手段】本発明は、電源とグラン
ドの間に直列配置されたソース側とシンク側の2つの出
力トランジスタを有し、この2つの出力トランジスタの
接続点をモータコイルの一端に接続してモータ駆動電流
を制御するモータドライブ回路であって、前記シンク側
出力トランジスタのゲートに他端がグランドに接続され
た制御トランジスタを接続し、この制御トランジスタを
前記シンク側出力トランジスタをオフする信号によって
オンする。
The present invention has two output transistors on the source side and the sink side, which are arranged in series between a power supply and ground, and the connection point of these two output transistors is connected to one end of the motor coil. Is a motor drive circuit for controlling a motor drive current by connecting to a gate of the sink-side output transistor to a control transistor whose other end is connected to ground, and turning off the sink-side output transistor. The signal turns on.

【0010】このように、本発明によれば、シンク側出
力トランジスタをオフする際にそのゲートとグランドを
接続する制御トランジスタがオンされる。そこで、この
制御トランジスタにより、シンク側出力トランジスタに
ゲートとグランド間の寄生容量に蓄積されている電荷が
放電される。
As described above, according to the present invention, when the sink-side output transistor is turned off, the control transistor connecting the gate to the ground is turned on. Therefore, the control transistor discharges the electric charge accumulated in the parasitic capacitance between the gate and the ground to the sink side output transistor.

【0011】本発明は、電源とグランドの間に直列配置
されたソース側とシンク側の2つのnチャンネルトラン
ジスタを有し、この2つのnチャンネルトランジスタの
接続点をモータコイルの一端に接続してモータ駆動電流
を制御するモータドライブ回路であって、前記シンク側
nチャンネルトランジスタのゲートに他端がグランドに
接続されたpチャンネルトランジスタを接続し、このp
チャンネルトランジスタを前記シンク側nチャンネルト
ランジスタをオフする信号によってオンすることを特徴
とする。
The present invention has two n-channel transistors on the source side and the sink side which are arranged in series between the power source and the ground, and the connection point of these two n-channel transistors is connected to one end of the motor coil. A motor drive circuit for controlling a motor drive current, wherein a p-channel transistor having the other end connected to the ground is connected to the gate of the sink-side n-channel transistor.
The channel transistor is turned on by a signal for turning off the sink side n-channel transistor.

【0012】このように、本発明によれば、シンク側n
チャンネルトランジスタをオフする際にそのゲートとグ
ランドを接続するpチャンネルトランジスタがオンされ
る。そこで、このpチャンネルトランジスタにより、シ
ンク側nチャンネルトランジスタにゲートとグランド間
の寄生容量に蓄積されている電荷が放電される。そし
て、このpチャンネルトランジスタはシンク側nチャン
ネルトランジスタゲート電位が低くなると自己のゲート
との電位差がなくなりオフされる。そこで、シンク側n
チャンネルトランジスタをオフする動作においては、予
め設定されたスピードでのオフが行われる。これによっ
て、シンク側nチャンネルトランジスタのオフに伴うキ
ックバックの発生を防止しつつ、高速のオフが達成でき
る。また、pチャンネルトランジスタによる電荷の引き
抜きは高速であるため、シンク側nチャンネルトランジ
スタのオフに要する時間が電源電圧の変化に依存せず、
貫通電流が生じないように制御することが容易となる。
Thus, according to the present invention, the sink side n
When turning off the channel transistor, the p-channel transistor that connects its gate to ground is turned on. Therefore, the p-channel transistor discharges the electric charge accumulated in the parasitic capacitance between the gate and the ground to the sink-side n-channel transistor. When the gate potential of the sink-side n-channel transistor becomes low, this p-channel transistor loses its potential difference from its own gate and is turned off. Therefore, sink side n
In the operation of turning off the channel transistor, it is turned off at a preset speed. As a result, high-speed off can be achieved while preventing the occurrence of kickback due to the off of the sink side n-channel transistor. Further, since the charge is rapidly extracted by the p-channel transistor, the time required to turn off the sink-side n-channel transistor does not depend on the change in the power supply voltage,
It becomes easy to control so that a through current does not occur.

【0013】また、前記電源電圧より高電圧の高電圧電
源と、グランドの間に直列配置されたPチャンネルトラ
ンジスタとnチャンネルトランジスタからなり、前記シ
ンク側nチャンネルトランジスタのゲートへの制御信号
によって駆動されるインバータと、前記シンク側nチャ
ンネルトランジスタのゲートと前記インバータの間に配
置された電流調整用の抵抗を有することが好適である。
A high voltage power source having a voltage higher than the power source voltage and a P channel transistor and an n channel transistor which are arranged in series between the ground and are driven by a control signal to the gate of the sink side n channel transistor. It is preferable to have an inverter and a resistance for current adjustment arranged between the gate of the sink side n-channel transistor and the inverter.

【0014】また、前記pチャンネルトランジスタは、
前記シンク側nチャンネルトランジスタがオフする前に
オフすることが好適である。
Further, the p-channel transistor is
It is preferable to turn off the sink-side n-channel transistor before turning off.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施形態につい
て、図面に基づいて説明する。図1は、実施形態に係る
モータドライブ回路の構成を示す図である。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration of a motor drive circuit according to an embodiment.

【0016】電源VM(例えば、6V)と、グランドG
NDの間には、ソース側nチャンネルトランジスタ(ソ
ース側トランジスタ)10aと、シンク側nチャンネル
トランジスタ(シンク側トランジスタ)10bの直列接
続と、ソース側nチャンネルトランジスタ(ソース側ト
ランジスタ)12aと、シンク側nチャンネルトランジ
スタ(シンク側トランジスタ)12bの直列接続と、が
配置されている。そして、ソース側トランジスタ10a
と、シンク側トランジスタ10bの中間点と、ソース側
トランジスタ12aと、シンク側トランジスタ12bの
中間点との間にモータコイル14が接続されている。
Power supply VM (eg 6V) and ground G
A source side n-channel transistor (source side transistor) 10a, a sink side n-channel transistor (sink side transistor) 10b are connected in series between ND, a source side n-channel transistor (source side transistor) 12a, and a sink side. and an n-channel transistor (sink-side transistor) 12b connected in series. Then, the source side transistor 10a
The motor coil 14 is connected between the intermediate point of the sink side transistor 10b, the intermediate point of the source side transistor 12a, and the intermediate point of the sink side transistor 12b.

【0017】従って、ソース側トランジスタ10aと、
シンク側トランジスタ12bをオンすることでモータコ
イル14に図における右に向けて電流が流れ、ソース側
トランジスタ12aと、シンク側トランジスタ10bを
オンすることで、モータコイル14に図における左に向
けて電流が流れる。
Therefore, the source side transistor 10a,
Turning on the sink side transistor 12b causes a current to flow in the motor coil 14 toward the right in the figure, and turning on the source side transistor 12a and the sink side transistor 10b causes a current to flow to the motor coil 14 toward the left in the figure. Flows.

【0018】この例では、モータはボイスコイルモータ
であり、1つモータコイル14への通電の制御で被駆動
体(例えばマグネット)の移動を制御することができ
る。特に、本実施形態では、各トランジスタを所定のデ
ューティー比でオンオフするPWM制御を行う。例え
ば、キャリア周波数は、64kHz程度とし、デューテ
ィー比の精度を8ビット(256分割)とする。そし
て、このようにして、デューティー比を設定した信号に
よって各トランジスタをオンオフする。
In this example, the motor is a voice coil motor, and the movement of a driven body (for example, a magnet) can be controlled by controlling the energization of one motor coil 14. In particular, in this embodiment, PWM control is performed to turn each transistor on and off at a predetermined duty ratio. For example, the carrier frequency is about 64 kHz, and the duty ratio accuracy is 8 bits (256 divisions). Then, in this way, each transistor is turned on / off by the signal with the duty ratio set.

【0019】このボイスコイルモータでは、デューティ
ー比を50%とし、ソース側トランジスタ10aおよび
シンク側トランジスタ12bのオンと、ソース側トラン
ジスタ12aおよびシンク側トランジスタ10bのオン
を交互に行うことで、被駆動体が停止される。そして、
デューティー比をずらすことで被駆動体がデューティー
比に応じて移動される。
In this voice coil motor, the duty ratio is set to 50%, and the source side transistor 10a and the sink side transistor 12b are turned on alternately with the source side transistor 12a and the sink side transistor 10b to be turned on. Is stopped. And
By moving the duty ratio, the driven body is moved according to the duty ratio.

【0020】ソース側トランジスタ10aのゲートに
は、インバータ16を介しPWM信号が供給される。な
お、ソース側トランジスタ12aのゲートには、ソース
側トランジスタ10aのゲートに供給されるPWMドラ
イブ信号と逆相のPWM信号が供給される。
A PWM signal is supplied to the gate of the source side transistor 10a via an inverter 16. The gate of the source side transistor 12a is supplied with a PWM signal having a reverse phase to the PWM drive signal supplied to the gate of the source side transistor 10a.

【0021】なお、インバータ16は、電源側のpチャ
ンネルトランジスタ16aとグランド側のnチャンネル
トランジスタ16bの直列接続からなり、pチャンネル
トランジスタ16aが接続される電源は上述の電源VM
より電圧が高い電源VGになっている。この電源VG
は、nチャンネルトランジスタ10aをオンするために
電源VMより3.5V程度高い9.5V程度に設定され
ている。そして、入力信号のゲートに入力され、pチャ
ンネルトランジスタ16a、nチャンネルトランジスタ
16bの中間点からの出力がソース側トランジスタ10
aのゲートに供給される。
The inverter 16 comprises a p-channel transistor 16a on the power source side and an n-channel transistor 16b on the ground side connected in series. The power source to which the p-channel transistor 16a is connected is the above-mentioned power source VM.
The power source VG has a higher voltage. This power supply VG
Is set to about 9.5V, which is about 3.5V higher than the power supply VM to turn on the n-channel transistor 10a. Then, the signal is input to the gate of the input signal, and the output from the intermediate point between the p-channel transistor 16a and the n-channel transistor 16b is output to the source side transistor 10
a is supplied to the gate.

【0022】シンク側トランジスタ10bのゲートに
は、抵抗18を介し、インバータ20が接続されてい
る。このインバータ20は、pチャンネルトランジスタ
20aとnチャンネルトランジスタ20bとからなり、
pチャンネルトランジスタ20は、電源VGに接続され
ている。そして、中間点とnチャンネルトランジスタ2
0bとの間には抵抗22が挿入配置されている。
An inverter 20 is connected to the gate of the sink side transistor 10b via a resistor 18. The inverter 20 includes a p-channel transistor 20a and an n-channel transistor 20b,
The p-channel transistor 20 is connected to the power supply VG. And the midpoint and n-channel transistor 2
A resistor 22 is inserted between 0b and 0b.

【0023】そして、このインバータ20のpチャンネ
ルトランジスタ20aとnチャンネルトランジスタ20
bのゲートには、インバータ24の出力が接続されてい
る。このインバータ24も電源VGとグランドの間に配
置されたpチャンネルトランジスタ24aと、nチャン
ネルトランジスタ24bの直列接続からなっており、両
トランジスタの接続点が出力、両トランジスタのゲート
にPWMドライブ信号が供給される。
The p-channel transistor 20a and the n-channel transistor 20 of this inverter 20 are
The output of the inverter 24 is connected to the gate of b. This inverter 24 is also composed of a p-channel transistor 24a arranged between the power source VG and the ground and an n-channel transistor 24b connected in series. The connection point of both transistors is output, and the PWM drive signal is supplied to the gates of both transistors. To be done.

【0024】そして、インバータ20の出力には、他端
がグランドに接続された引き抜き用pチャンネルトラン
ジスタ(引き抜き用トランジスタ)26が接続されてお
り、この引き抜き用トランジスタ26のゲートには、イ
ンバータ24への入力が供給されるPWM信号が供給さ
れている。
The output of the inverter 20 is connected to an extraction p-channel transistor (extraction transistor) 26 having the other end connected to the ground. The extraction transistor 26 has a gate connected to the inverter 24. Is supplied with the PWM signal.

【0025】なお、図示は省略したが、ソース側トラン
ジスタ12aのゲートには、インバータ16と同様の回
路が接続され、シンク側トランジスタ12bのゲートに
は、インバータ20,24およびトランジスタ26と同
様の回路が接続されている。
Although illustration is omitted, a circuit similar to the inverter 16 is connected to the gate of the source side transistor 12a, and a circuit similar to the inverters 20 and 24 and the transistor 26 is connected to the gate of the sink side transistor 12b. Are connected.

【0026】次に、本実施形態の回路の動作について説
明する。まず、デジタルカメラの全体動作を制御するた
めの制御装置(例えば、CPU)から、ボイスコイルの
動作を決定する信号が出力される。CPUがPWMの出
力ポートを有していれば、ここからPWM信号(第1お
よび第2PWM信号)が出力される。このPWM信号の
デューティー比は、CPUが各種信号に基づいて決定す
る。
Next, the operation of the circuit of this embodiment will be described. First, a signal (a CPU, for example) for controlling the overall operation of the digital camera outputs a signal for determining the operation of the voice coil. If the CPU has a PWM output port, a PWM signal (first and second PWM signals) is output from this. The duty ratio of this PWM signal is determined by the CPU based on various signals.

【0027】第1PWM信号は、インバータ16を介
し、トランジスタ10aのゲートに供給されるととも
に、インバータ24、20を介し、トランジスタ10b
のゲートに供給される。従って、トランジスタ10a、
10bは逆相で駆動される。
The first PWM signal is supplied to the gate of the transistor 10a via the inverter 16 and also via the inverters 24 and 20 to the transistor 10b.
Is supplied to the gate. Therefore, the transistor 10a,
10b is driven in reverse phase.

【0028】ここで、トランジスタ10bを急激にオフ
すると、モータコイル14に流れる電流が遮断されるこ
とに伴い、いわゆるキックバックが生じ、モータコイル
14の端部(トランジスタ10a、10bの中間点)の
電圧が上昇する。そして、このトランジスタ10aに並
列して形成される寄生ダイオードにより電源VMが上昇
し、各種部材へ耐圧以上の電圧が印加される可能性があ
る。
Here, when the transistor 10b is rapidly turned off, so-called kickback occurs due to the interruption of the current flowing through the motor coil 14, and the end portion of the motor coil 14 (the intermediate point between the transistors 10a and 10b). The voltage rises. Then, the power source VM may rise due to the parasitic diode formed in parallel with the transistor 10a, and a voltage higher than the withstand voltage may be applied to various members.

【0029】もちろん、VM端子の直近には、回生用コ
ンデンサC1を配しているが、キックバックエネルギー
が強い場合には、VMの上昇が発生することがある。
Of course, although the regeneration capacitor C1 is arranged in the immediate vicinity of the VM terminal, if the kickback energy is strong, the VM may rise.

【0030】そこで、本実施形態では、抵抗22を有し
ており、これによってトランジスタ10bのゲート電位
の変化を調整している。すなわち、トランジスタ10b
のゲートには、グランドとの間に寄生容量が形成されて
いる。トランジスタ10bのオン状態ではゲートは電源
VGの電圧にまで上昇され、この電圧によって寄生容量
が充電されている。そして、インバータ20のトランジ
スタ20bがオンとなり、トランジスタ10bのゲート
電位が下降する場合の程度は、抵抗22の大きさにより
調整が可能である。そこで、抵抗22の大きさの調整に
よって、トランジスタ10bのオンからオフへの切り替
わりのスピードを適切なものに設定し、上述のキックバ
ックの悪影響を防止することができる。
Therefore, in this embodiment, the resistor 22 is provided to adjust the change in the gate potential of the transistor 10b. That is, the transistor 10b
A parasitic capacitance is formed between the gate and the ground. In the ON state of the transistor 10b, the gate is raised to the voltage of the power source VG, and this voltage charges the parasitic capacitance. Then, the degree to which the transistor 20b of the inverter 20 is turned on and the gate potential of the transistor 10b drops can be adjusted by the size of the resistor 22. Therefore, by adjusting the size of the resistor 22, the speed at which the transistor 10b is switched from on to off can be set to an appropriate speed to prevent the above-mentioned adverse effects of kickback.

【0031】しかし、上述のように、トランジスタ10
bのゲート電位は、電源電圧VGに間で上昇されてい
る。従って、この電源電圧VG(例えば、9.5V)か
らトランジスタ10bがオフするまでの電圧Ve(しき
い値)まで下がるのに、かなりの時間がかかってしま
う。すなわち、図2に破線で示すように、電源電圧VG
から 10bをオフするまでにかなりに時間がかかる。
However, as mentioned above, the transistor 10
The gate potential of b is raised to the power supply voltage VG. Therefore, it takes a considerable time to decrease from the power supply voltage VG (for example, 9.5 V) to the voltage Ve (threshold value) until the transistor 10b is turned off. That is, as shown by the broken line in FIG.
It takes quite a while to turn off the 10b.

【0032】一方、トランジスタ10bは、ゲート電圧
が3V程度以下になった場合に初めてオフ状態になりは
じめる。従って、トランジスタ10bをゆっくりオフし
て、キックバックを減少するためには、3.5Vからゆ
っくりオフすればよい。
On the other hand, the transistor 10b starts to be turned off only when the gate voltage becomes about 3V or less. Therefore, in order to slowly turn off the transistor 10b and reduce kickback, it is sufficient to turn off slowly from 3.5V.

【0033】本実施形態では、トランジスタ26を有し
ている。そして、このトランジスタ26のゲートには、
第1PWM信号がそのまま供給されている。そこで、ト
ランジスタ10bをオンするときには、トランジスタ2
6はオフであるが、トランジスタ10bをオフするため
に第1PWM信号がLになったときに、すぐにオンにな
る。これによって、トランジスタ10bのゲートからト
ランジスタ26を介し、グランドに電流が流れ、トラン
ジスタ10bのゲートは速やかに低下していく。そし
て、トランジスタ10bのゲート電位が4V程度以下に
なると、トランジスタ26のゲートとドレインの電位差
が十分でなくなり、トランジスタ26はオフとなる。
In this embodiment, the transistor 26 is provided. The gate of the transistor 26 is
The first PWM signal is supplied as it is. Therefore, when the transistor 10b is turned on, the transistor 2
Although 6 is off, it turns on immediately when the first PWM signal goes to L to turn off the transistor 10b. As a result, a current flows from the gate of the transistor 10b to the ground via the transistor 26, and the gate of the transistor 10b rapidly drops. Then, when the gate potential of the transistor 10b becomes about 4 V or less, the potential difference between the gate and the drain of the transistor 26 becomes insufficient and the transistor 26 is turned off.

【0034】従って、図2に実線で示すように、トラン
ジスタ10bのオフの際に当初はトランジスタ26のオ
ンにより高速にトランジスタ10bのゲート電位が下が
り、実際にトランジスタ10bがオフになる時には、抵
抗22の機能によって設定された速度で電流が流れオフ
される。
Therefore, as indicated by the solid line in FIG. 2, when the transistor 10b is turned off, the gate potential of the transistor 10b is lowered at a high speed by the transistor 26 being turned on initially, and when the transistor 10b is actually turned off, the resistor 22 is turned on. The current flows at the speed set by the function of and is turned off.

【0035】また、本実施例の構成では、トランジスタ
10bのゲート電位が4Vまで低下する時間は非常に短
時間であり、その後のオフ時間は一定である。従って、
電源電圧VGが変動してもトランジスタ10bをオフす
るのに必要な時間は常にほぼ一定に維持できる。
Further, in the structure of this embodiment, the gate potential of the transistor 10b decreases to 4V for a very short time, and the off time thereafter is constant. Therefore,
Even if the power supply voltage VG fluctuates, the time required to turn off the transistor 10b can always be kept substantially constant.

【0036】トランジスタ26がないと、トランジスタ
10bのゲート電圧が4Vになるまでの時間が電源電圧
VGの影響を大きく受け、従ってトランジスタ10bの
オフ時間が電源電圧VGの変動によって変動してしま
い、各種処理にこの変動を考慮しなければならなかっ
た。しかし、本実施形態によれば、このような問題が解
消できる。よって、ゆるやかにMOSトランジスタをオ
フできるため、過剰なキックアップ電圧の発生を抑え
て、高速なPWM制御が可能となる。
Without the transistor 26, the time until the gate voltage of the transistor 10b reaches 4V is greatly affected by the power supply voltage VG, and therefore the off time of the transistor 10b changes due to the fluctuation of the power supply voltage VG, and various This variation had to be taken into account in the treatment. However, according to this embodiment, such a problem can be solved. Therefore, since the MOS transistor can be turned off gently, generation of an excessive kick-up voltage can be suppressed and high-speed PWM control can be performed.

【0037】上述の説明では、トランジスタ10a、1
0bを完全に逆相の信号で駆動すると説明したが、これ
ではトランジスタ10bのオフ時間において貫通電流が
発生する。そこで、ソース側トランジスタ10aのゲー
トへのPWM信号にはオフ時間に対応した遅延を加え、
かつトランジスタ10bがオンするときにはトランジス
タ10aがオフするような回路を追加することが好適で
ある。遅延回路は、例えば適当数のインバータの直列接
続で構成できる。また、インバータ16への入力信号を
オアゲートを介し入力するようにし、このオアゲートの
他の入力端にトランジスタ10bのゲートを接続するこ
とで、トランジスタ10bのゲートがHレベルの時に
は、トランジスタ10aがオンされないように構成でき
る。
In the above description, the transistors 10a, 1
Although it has been described that 0b is driven by a signal having a completely opposite phase, a through current is generated in the off time of the transistor 10b. Therefore, a delay corresponding to the off time is added to the PWM signal to the gate of the source side transistor 10a,
In addition, it is preferable to add a circuit that turns off the transistor 10a when the transistor 10b turns on. The delay circuit can be configured by connecting a suitable number of inverters in series, for example. Further, by inputting the input signal to the inverter 16 through the OR gate and connecting the gate of the transistor 10b to the other input terminal of this OR gate, the transistor 10a is not turned on when the gate of the transistor 10b is at the H level. Can be configured as

【0038】上述の説明では、トランジスタ10a、1
0bについてのみ記載したが、トランジスタ12a、1
2bについても同様である。
In the above description, the transistors 10a, 1
Although only 0b is described, the transistors 12a, 1
The same applies to 2b.

【0039】さらに、上述の例では、ボイスコイルモー
タについて説明したが、ステッピングモータや、ブラシ
付きDCモータなどにおいても、同様に適用することが
できる。この場合には、コイル数が増加し、それに対応
してソース側トランジスタおよびシンク側トランジスタ
の数が増加する。
Furthermore, although the voice coil motor has been described in the above example, the present invention can be similarly applied to a stepping motor, a DC motor with a brush, or the like. In this case, the number of coils increases, and the number of source side transistors and sink side transistors increases correspondingly.

【0040】また、上記例では、ソース側トランジスタ
10a、12aについては、引き抜き用のトランジスタ
26を設けなかったが、シンク側トランジスタ10b、
12bと同様のドライブ回路構成として、引き抜き用の
トランジスタを設けてもよい。
In the above example, the source side transistors 10a and 12a are not provided with the extraction transistor 26, but the sink side transistor 10b and
A transistor for extraction may be provided as a drive circuit configuration similar to that of 12b.

【0041】[0041]

【発明の効果】以上説明したように、本発明によれば、
シンク側nチャンネルトランジスタをオフする際にその
ゲートとグランドを接続するpチャンネルトランジスタ
がオンされる。そこで、このpチャンネルトランジスタ
により、シンク側nチャンネルトランジスタにゲートと
グランド間の寄生容量に蓄積されている電荷が引き抜か
れる。そして、このpチャンネルトランジスタはシンク
側nチャンネルトランジスタゲート電位が低くなると自
己のゲートとの電位差がなくなりオフされる。そこで、
シンク側nチャンネルトランジスタをオフする動作にお
いては、予め設定されたスピードでのオフが行われる。
これによって、シンク側nチャンネルトランジスタのオ
フに伴う過剰なキックバックの発生を防止しつつ、高速
のオフが達成できる。また、pチャンネルトランジスタ
による電荷の引き抜きは高速であるため、シンク側nチ
ャンネルトランジスタのオフに要する時間が電源電圧の
変化に依存せず、貫通電流が生じないように制御するこ
とが容易となる。
As described above, according to the present invention,
When the sink-side n-channel transistor is turned off, the p-channel transistor that connects its gate to ground is turned on. Therefore, the p-channel transistor pulls out the charge accumulated in the parasitic capacitance between the gate and the ground on the sink-side n-channel transistor. When the gate potential of the sink-side n-channel transistor becomes low, this p-channel transistor loses its potential difference from its own gate and is turned off. Therefore,
In the operation of turning off the sink-side n-channel transistor, the turning-off is performed at a preset speed.
As a result, it is possible to achieve high-speed off while preventing the occurrence of excessive kickback due to the off of the sink side n-channel transistor. Further, since the charge is extracted at a high speed by the p-channel transistor, the time required for turning off the sink-side n-channel transistor does not depend on the change in the power supply voltage, and it is easy to control so that a through current does not occur.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施形態の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment.

【図2】 シンク側nチャンネルトランジスタのオフ時
のゲート電位の変化を示す図である。
FIG. 2 is a diagram showing a change in gate potential when a sink-side n-channel transistor is off.

【符号の説明】[Explanation of symbols]

10,12,26 トランジスタ、14 モータコイ
ル、18,22 抵抗、16,20,24 インバー
タ。
10, 12, 26 transistors, 14 motor coils, 18, 22 resistors, 16, 20, 24 inverters.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H007 AA03 AA17 BB06 BB11 CA02 CB05 CC03 EA02 FA09 FA13 5H571 AA12 AA20 BB07 CC02 DD01 EE02 HA09 HB01 HD02 MM03 5H740 AA04 BA12 BB05 BB08 BB10 JA01 JB01 KK01 5J055 AX02 AX27 BX16 CX20 DX12 DX72 EX07 EY01 EY05 EY21 EZ23 FX18 GX01 GX06    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5H007 AA03 AA17 BB06 BB11 CA02                       CB05 CC03 EA02 FA09 FA13                 5H571 AA12 AA20 BB07 CC02 DD01                       EE02 HA09 HB01 HD02 MM03                 5H740 AA04 BA12 BB05 BB08 BB10                       JA01 JB01 KK01                 5J055 AX02 AX27 BX16 CX20 DX12                       DX72 EX07 EY01 EY05 EY21                       EZ23 FX18 GX01 GX06

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電源とグランドの間に直列配置されたソ
ース側とシンク側の2つの出力トランジスタを有し、こ
の2つの出力トランジスタの接続点をモータコイルの一
端に接続してモータ駆動電流を制御するモータドライブ
回路であって、 前記シンク側出力トランジスタのゲートに他端がグラン
ドに接続された制御トランジスタを接続し、この制御ト
ランジスタを前記シンク側出力トランジスタをオフする
信号によってオンするモータドライブ回路。
1. A power source and a ground side have two output transistors of a source side and a sink side which are arranged in series, and a connection point of these two output transistors is connected to one end of a motor coil to supply a motor drive current. A motor drive circuit for controlling, wherein the gate of the sink-side output transistor is connected to a control transistor whose other end is connected to ground, and the control transistor is turned on by a signal for turning off the sink-side output transistor. .
【請求項2】 電源とグランドの間に直列配置されたソ
ース側とシンク側の2つのnチャンネルトランジスタを
有し、この2つのnチャンネルトランジスタの接続点を
モータコイルの一端に接続してモータ駆動電流を制御す
るモータドライブ回路であって、 前記シンク側nチャンネルトランジスタのゲートに他端
がグランドに接続されたpチャンネルトランジスタを接
続し、このpチャンネルトランジスタを前記シンク側n
チャンネルトランジスタをオフする信号によってオンす
るモータドライブ回路。
2. A motor drive device having two source-side and sink-side n-channel transistors arranged in series between a power supply and a ground, and connecting a connection point of the two n-channel transistors to one end of a motor coil. A motor drive circuit for controlling current, wherein a p-channel transistor having the other end connected to ground is connected to the gate of the sink-side n-channel transistor, and the p-channel transistor is connected to the sink-side n-channel transistor.
A motor drive circuit that is turned on by a signal that turns off the channel transistor.
【請求項3】 請求項2に記載の回路において、 前記電源電圧より高電圧の高電圧電源と、グランドの間
に直列配置されたPチャンネルトランジスタとnチャン
ネルトランジスタからなり、前記シンク側nチャンネル
トランジスタのゲートへの制御信号によって駆動される
インバータと、前記シンク側nチャンネルトランジスタ
のゲートと前記インバータの間に配置された電流調整用
の抵抗を有するモータドライブ回路。
3. The circuit according to claim 2, comprising a P-channel transistor and an n-channel transistor arranged in series between a high-voltage power supply having a voltage higher than the power supply voltage and a ground, and the sink-side n-channel transistor. A motor drive circuit having an inverter driven by a control signal to the gate and a resistor for current adjustment arranged between the gate of the sink side n-channel transistor and the inverter.
【請求項4】 請求項2または3に記載の回路におい
て、 前記pチャンネルトランジスタは、前記シンク側nチャ
ンネルトランジスタがオフする前にオフするモータドラ
イブ回路。
4. The motor drive circuit according to claim 2, wherein the p-channel transistor is turned off before the sink-side n-channel transistor is turned off.
JP2001242220A 2001-08-09 2001-08-09 Motor drive circuit Expired - Lifetime JP4988998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001242220A JP4988998B2 (en) 2001-08-09 2001-08-09 Motor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001242220A JP4988998B2 (en) 2001-08-09 2001-08-09 Motor drive circuit

Publications (2)

Publication Number Publication Date
JP2003061366A true JP2003061366A (en) 2003-02-28
JP4988998B2 JP4988998B2 (en) 2012-08-01

Family

ID=19072533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001242220A Expired - Lifetime JP4988998B2 (en) 2001-08-09 2001-08-09 Motor drive circuit

Country Status (1)

Country Link
JP (1) JP4988998B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088815A1 (en) * 2004-03-11 2005-09-22 Rohm Co., Ltd. Motor drive circuit
WO2005109616A1 (en) * 2004-05-11 2005-11-17 Rohm Co., Ltd Pwm driver circuit
JP2010104150A (en) * 2008-10-23 2010-05-06 Mitsumi Electric Co Ltd Inductor drive circuit
JP2014068428A (en) * 2012-09-25 2014-04-17 Mitsubishi Electric Corp Power conversion device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298870A (en) * 1996-05-01 1997-11-18 Mitsubishi Electric Corp Gate drive unit and power module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298870A (en) * 1996-05-01 1997-11-18 Mitsubishi Electric Corp Gate drive unit and power module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088815A1 (en) * 2004-03-11 2005-09-22 Rohm Co., Ltd. Motor drive circuit
US7330005B2 (en) 2004-03-11 2008-02-12 Rohm Co., Ltd. Motor driving circuit
WO2005109616A1 (en) * 2004-05-11 2005-11-17 Rohm Co., Ltd Pwm driver circuit
JPWO2005109616A1 (en) * 2004-05-11 2008-03-21 ローム株式会社 PWM drive circuit
JP2010104150A (en) * 2008-10-23 2010-05-06 Mitsumi Electric Co Ltd Inductor drive circuit
JP2014068428A (en) * 2012-09-25 2014-04-17 Mitsubishi Electric Corp Power conversion device

Also Published As

Publication number Publication date
JP4988998B2 (en) 2012-08-01

Similar Documents

Publication Publication Date Title
JP5961042B2 (en) BRIDGE OUTPUT CIRCUIT, MOTOR DRIVE DEVICE USING SAME, AND ELECTRONIC DEVICE
JP5202089B2 (en) H-bridge drive circuit and method for controlling H-bridge circuit
US20090153122A1 (en) Dropper-type regulator
US7782135B2 (en) Power amplifier
JP2002204150A (en) Semiconductor integrated circuit and motor drive control system
US20080018365A1 (en) Coil Load Drive Output Circuit
US11211927B2 (en) Gate driver circuit, motor driver circuit, and hard disk apparatus
KR101157851B1 (en) Boost switching regulator
JP2023063081A (en) Switching circuit, dc/dc converter, and control circuit for the same
JP2003061366A (en) Motor driving circuit
JP4666636B2 (en) Switching element driving circuit device and electronic apparatus using the same
JP2006148971A5 (en)
US6373298B1 (en) Enhanced voltage drive circuit for HDD write driver
US11973458B2 (en) Controller of stepping motor, control method of stepping motor, and stepping motor drive controlling system
US8941418B2 (en) Driving circuits with power MOS breakdown protection and driving methods thereof
US7330005B2 (en) Motor driving circuit
JP3596415B2 (en) Inductive load drive circuit
US20230039198A1 (en) Systems and Methods for Regulation of Propagation Delay in DC Motor Drivers
JP2013532466A (en) Method and apparatus for driving power MOS transistors
JP6919920B2 (en) Adaptive controller for voltage converter
JPH09172799A (en) Chopper constant current driving method, circuit thereof, and lens drive
US20240204777A1 (en) Semiconductor device
JP4907966B2 (en) Current switch circuit
JP2005073423A (en) Motor driving device
JP4501497B2 (en) Gate drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120427

R150 Certificate of patent or registration of utility model

Ref document number: 4988998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term