JP2003060432A - チューニング回路 - Google Patents
チューニング回路Info
- Publication number
- JP2003060432A JP2003060432A JP2001246417A JP2001246417A JP2003060432A JP 2003060432 A JP2003060432 A JP 2003060432A JP 2001246417 A JP2001246417 A JP 2001246417A JP 2001246417 A JP2001246417 A JP 2001246417A JP 2003060432 A JP2003060432 A JP 2003060432A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- output
- signal
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 トランスコンダクタンスアンプを用いて周波
数および振幅のパラメータを同時に調整しても安定に動
作させることのできるチューニング回路の提供。 【解決手段】 発振装置10は、振幅制御部16でVCO 12の
出力と基準電圧16bをCMFB（Common-Mode Feed Back)回
路172に入力し、基準電圧16bに対するVCO 12の出力信号
の平均である直流成分を比較し、比較結果に応じて電流
源162, 164の電流調整端子162a, 164aにそれぞれ印加し
て電流源162, 164を流れる電流量を調整し、電圧比較回
路166で出力振幅の上限を検出し、基準電圧16aとの大小
関係に応じて振幅を補正して、出力振幅における直流成
分と交流成分を制御する。
数および振幅のパラメータを同時に調整しても安定に動
作させることのできるチューニング回路の提供。 【解決手段】 発振装置10は、振幅制御部16でVCO 12の
出力と基準電圧16bをCMFB（Common-Mode Feed Back)回
路172に入力し、基準電圧16bに対するVCO 12の出力信号
の平均である直流成分を比較し、比較結果に応じて電流
源162, 164の電流調整端子162a, 164aにそれぞれ印加し
て電流源162, 164を流れる電流量を調整し、電圧比較回
路166で出力振幅の上限を検出し、基準電圧16aとの大小
関係に応じて振幅を補正して、出力振幅における直流成
分と交流成分を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、チューニング回路
に関し、たとえば、無線通信機器の電圧制御発振回路に
おけるPLL（Phase Locked Loop）によるチューニング等
に用いて好適なものである。
に関し、たとえば、無線通信機器の電圧制御発振回路に
おけるPLL（Phase Locked Loop）によるチューニング等
に用いて好適なものである。
【０００２】
【従来の技術】トランスコンダクタンス-Cの積分器に基
づいた、高周波の集積アナログフィルタに関するCMOS
（Complementary Metal Oxide Semiconductor ）回路が
提案されている。この提案は、Bram Nauta,“A CMOS Tr
ansconductance-C Filter Technique for Very High Fr
equencies”， IEEE Journal Solid-State Circuits, V
ol.27, No.2, 1992にある。この論文には、優れた高周
波特性を有するトランスコンダクタ回路が記載されてい
る。そして、このトランスコンダクタ回路を用いたマス
タVCO (Voltage Controlled Oscillator）、周波数- (f
-tuning ）およびQ-値チューニング（Q-tuning）、なら
びに温度補償機能を有する回路が示されている。
づいた、高周波の集積アナログフィルタに関するCMOS
（Complementary Metal Oxide Semiconductor ）回路が
提案されている。この提案は、Bram Nauta,“A CMOS Tr
ansconductance-C Filter Technique for Very High Fr
equencies”， IEEE Journal Solid-State Circuits, V
ol.27, No.2, 1992にある。この論文には、優れた高周
波特性を有するトランスコンダクタ回路が記載されてい
る。そして、このトランスコンダクタ回路を用いたマス
タVCO (Voltage Controlled Oscillator）、周波数- (f
-tuning ）およびQ-値チューニング（Q-tuning）、なら
びに温度補償機能を有する回路が示されている。
【０００３】VCO回路は、LC並列共振回路を基にトラン
スコンダクタ回路をアンプにして用いている。トランス
コンダクタンスは、記号gmdで表す。上述した第２の回
路のPLL動作におけるVCOが出力する発振周波数f は、gm
d /(4πC)である。基準クロックの周波数frefとする
と、VCOは、このPLL動作により回路の発振周波数と基準
クロックとの差をなくすように周波数調整する。周波数
調整は、電圧を調整することでトランスコンダクタンス
gmdの調整を行っている。
スコンダクタ回路をアンプにして用いている。トランス
コンダクタンスは、記号gmdで表す。上述した第２の回
路のPLL動作におけるVCOが出力する発振周波数f は、gm
d /(4πC)である。基準クロックの周波数frefとする
と、VCOは、このPLL動作により回路の発振周波数と基準
クロックとの差をなくすように周波数調整する。周波数
調整は、電圧を調整することでトランスコンダクタンス
gmdの調整を行っている。
【０００４】また、VCOは、出力振幅をあらかじめ定め
た大きさにするために振幅調整電圧をアンプの電源端子
に帰還させてコンダクタンス値を変化させ調整してい
る。この調整にあたり、たとえば、発振出力が振幅検出
器でその振幅の検出を行い、次段の比較器でこの振幅と
基準電圧Vrefと比較してこの差をなくすように振幅調整
電圧を発生させている。
た大きさにするために振幅調整電圧をアンプの電源端子
に帰還させてコンダクタンス値を変化させ調整してい
る。この調整にあたり、たとえば、発振出力が振幅検出
器でその振幅の検出を行い、次段の比較器でこの振幅と
基準電圧Vrefと比較してこの差をなくすように振幅調整
電圧を発生させている。
【０００５】このように周波数および振幅調整を行うよ
うにトランスコンダクタンス値が調整されてこれら２つ
の電圧をアンプに供給してフィルタ（すなわち、Gm-Cフ
ィルタ）のチューニングを行っている。
うにトランスコンダクタンス値が調整されてこれら２つ
の電圧をアンプに供給してフィルタ（すなわち、Gm-Cフ
ィルタ）のチューニングを行っている。
【０００６】
【発明が解決しようとする課題】ところで、アンプやこ
のトランスコンダクタンスアンプを用いたVCOがチュー
ニングする場合、上述した周波数および振幅調整の２つ
のパラメータでこのアンプは、コンダクタンス値を調整
することになる。しかしながら、アンプは、この調整に
より動作が不安定になってしまうおそれがある。
のトランスコンダクタンスアンプを用いたVCOがチュー
ニングする場合、上述した周波数および振幅調整の２つ
のパラメータでこのアンプは、コンダクタンス値を調整
することになる。しかしながら、アンプは、この調整に
より動作が不安定になってしまうおそれがある。
【０００７】本発明はこのような従来技術の欠点を解消
し、トランスコンダクタンスアンプを用いて周波数およ
び振幅のパラメータを同時に調整しても安定に動作させ
ることのできるチューニング回路を提供することを目的
とする。
し、トランスコンダクタンスアンプを用いて周波数およ
び振幅のパラメータを同時に調整しても安定に動作させ
ることのできるチューニング回路を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は上述の課題を解
決するために、回路の出力信号を入力側に帰還させて、
該信号と基準周波数の信号との差に応じて周波数のチュ
ーニングに用いる制御信号を出力し、この制御信号に対
応するトランスコンダクタンス値により所定の周波数お
よび出力振幅を調整するチューニング回路において、こ
の回路は、トランスコンダクタンス値に基づいて発振さ
せる発振手段と、この発振手段からの出力信号を帰還さ
せた入力信号と基準周波数の信号との位相差に基づいて
所定の周波数に出力させる制御信号を生成する周波数制
御手段と、発振手段から帰還させた信号を用いて出力振
幅の上限を検出して振幅を制御する振幅制御手段とを含
み、発振手段は、周波数制御手段と振幅制御手段とをそ
れぞれ独立に制御し、さらに、この振幅制御手段は、こ
の振幅制御手段の出力信号を帰還させ、この帰還させた
信号における平均電圧である直流成分と第１の基準電圧
との比較とに応じて出力信号の直流成分を補正する直流
レベル補正手段と、発振手段の出力振幅における上限レ
ベルと第２の基準電圧との大小関係に応じてこの出力振
幅を補正する電圧比較手段とを含むことを特徴とする。
決するために、回路の出力信号を入力側に帰還させて、
該信号と基準周波数の信号との差に応じて周波数のチュ
ーニングに用いる制御信号を出力し、この制御信号に対
応するトランスコンダクタンス値により所定の周波数お
よび出力振幅を調整するチューニング回路において、こ
の回路は、トランスコンダクタンス値に基づいて発振さ
せる発振手段と、この発振手段からの出力信号を帰還さ
せた入力信号と基準周波数の信号との位相差に基づいて
所定の周波数に出力させる制御信号を生成する周波数制
御手段と、発振手段から帰還させた信号を用いて出力振
幅の上限を検出して振幅を制御する振幅制御手段とを含
み、発振手段は、周波数制御手段と振幅制御手段とをそ
れぞれ独立に制御し、さらに、この振幅制御手段は、こ
の振幅制御手段の出力信号を帰還させ、この帰還させた
信号における平均電圧である直流成分と第１の基準電圧
との比較とに応じて出力信号の直流成分を補正する直流
レベル補正手段と、発振手段の出力振幅における上限レ
ベルと第２の基準電圧との大小関係に応じてこの出力振
幅を補正する電圧比較手段とを含むことを特徴とする。
【０００９】本発明のチューニング回路は、発振手段の
発振出力を周波数制御手段および振幅制御手段に帰還さ
せ、周波数制御手段で帰還した入力信号と基準周波数の
信号との位相差に応じてこの位相差に基づいてトランス
コンダクタンス値を可変制御し、振幅制御手段の直流レ
ベル補正手段で出力信号の直流成分と第１の基準電圧と
の比較とに応じて出力信号の直流成分を基準電圧と等し
くなるように補正し、電圧比較手段で出力振幅の上限を
検出して第２の基準電圧との大小関係に応じて増幅度を
補正して振幅を一定にし、それぞれ独立に所定の周波数
の出力および出力振幅にする際にこれまで生じやすかっ
た不安定な動作を回避している。
発振出力を周波数制御手段および振幅制御手段に帰還さ
せ、周波数制御手段で帰還した入力信号と基準周波数の
信号との位相差に応じてこの位相差に基づいてトランス
コンダクタンス値を可変制御し、振幅制御手段の直流レ
ベル補正手段で出力信号の直流成分と第１の基準電圧と
の比較とに応じて出力信号の直流成分を基準電圧と等し
くなるように補正し、電圧比較手段で出力振幅の上限を
検出して第２の基準電圧との大小関係に応じて増幅度を
補正して振幅を一定にし、それぞれ独立に所定の周波数
の出力および出力振幅にする際にこれまで生じやすかっ
た不安定な動作を回避している。
【００１０】
【発明の実施の形態】次に添付図面を参照して本発明に
よるチューニング回路の一実施例を詳細に説明する。
よるチューニング回路の一実施例を詳細に説明する。
【００１１】本実施例は、本発明のチューニング回路を
発振装置10に適用した場合である。本発明と直接関係の
ない部分について図示および説明を省略する。ここで、
信号の参照符号はその現れる接続線の参照番号で表す。
発振装置10には、図２に示すように電圧制御発振部（Vo
ltage Controlled Oscillator：以下、VCOという）12、
周波数制御部14、および振幅調整部16が備えられてい
る。
発振装置10に適用した場合である。本発明と直接関係の
ない部分について図示および説明を省略する。ここで、
信号の参照符号はその現れる接続線の参照番号で表す。
発振装置10には、図２に示すように電圧制御発振部（Vo
ltage Controlled Oscillator：以下、VCOという）12、
周波数制御部14、および振幅調整部16が備えられてい
る。
【００１２】VCO 12は、ウィーンブリッジ発振回路を基
にした制御電圧に応じて発振周波数を変化させる電圧制
御発振回路である。VCO 12は、２つの増幅器120, 122、
および２つの一対のコンデンサ124a， 124b, 126a, 126
b を有する。増幅器120, 122は、ともに差動型のトラン
スコンダクタンスアンプで、これら増幅器を以後Gmセル
と呼ぶ。Gmセル120の(+)入力端子の正側は、振幅調整部
16の(+)出力端子に接続されるだけでなく、Gmセル120の
(-)出力端子およびコンデンサ124aのGmセル120側に接続
されている。また、Gmセル120の(-)入力端子は、振幅調
整部16の(-)出力端子、Gmセル120 の(+)出力端子および
コンデンサ124bのGmセル120側にそれぞれ接続されてい
る。
にした制御電圧に応じて発振周波数を変化させる電圧制
御発振回路である。VCO 12は、２つの増幅器120, 122、
および２つの一対のコンデンサ124a， 124b, 126a, 126
b を有する。増幅器120, 122は、ともに差動型のトラン
スコンダクタンスアンプで、これら増幅器を以後Gmセル
と呼ぶ。Gmセル120の(+)入力端子の正側は、振幅調整部
16の(+)出力端子に接続されるだけでなく、Gmセル120の
(-)出力端子およびコンデンサ124aのGmセル120側に接続
されている。また、Gmセル120の(-)入力端子は、振幅調
整部16の(-)出力端子、Gmセル120 の(+)出力端子および
コンデンサ124bのGmセル120側にそれぞれ接続されてい
る。
【００１３】もう一つのGmセル122の(+)入力端子は、コ
ンデンサ124aのGmセル122側に接続され、Gmセル122の
(-)出力端子およびコンデンサ126aの一端と接続されて
いる。そして、Gmセル122の(-)入力端子は、コンデンサ
124bのGmセル122 側に接続され、Gmセル122の(+)出力端
子およびコンデンサ126bの一端と接続されている。さら
に、コンデンサ126a, 126bは、他端を接地させている。
ンデンサ124aのGmセル122側に接続され、Gmセル122の
(-)出力端子およびコンデンサ126aの一端と接続されて
いる。そして、Gmセル122の(-)入力端子は、コンデンサ
124bのGmセル122 側に接続され、Gmセル122の(+)出力端
子およびコンデンサ126bの一端と接続されている。さら
に、コンデンサ126a, 126bは、他端を接地させている。
【００１４】Gmセル122は、(-)出力端子からVCO 12の出
力信号12aを振幅調整部16の(+)入力端子および周波数制
御部14に供給し、(+)出力端子から出力信号12bを振幅調
整部16の(-)入力端子に供給している。
力信号12aを振幅調整部16の(+)入力端子および周波数制
御部14に供給し、(+)出力端子から出力信号12bを振幅調
整部16の(-)入力端子に供給している。
【００１５】なお、Gmセルは差動型に限らず、シングル
エンド型のトランスコンダクタンスアンプでもよい。
エンド型のトランスコンダクタンスアンプでもよい。
【００１６】周波数制御部14には、図３に示すように、
位相比較器140、ループフィルタ142、PMOSトランジスタ
Tr1, Tr5, Tr7およびNMOSトランジスタTr3, Tr9, Tr11
が含まれている。周波数制御部14には、VCO 12からの出
力信号12a（VCO_OUT）が供給される。周波数制御部14に
は、たとえば図示しないマスターVCOからの基準周波数
のクロック12c (＝refclk）も供給されている。位相比
較器140は、比較した結果の周波数の増加に対応させて
出力するように位相比較器140のUp端子とPMOSトランジ
スタTr1のゲート端子とを接続する。また、位相比較器1
40は比較した結果の周波数の減少に対応させて出力する
ように位相比較器140のDown端子とNMOSトランジスタTr3
のゲート端とを接続する。
位相比較器140、ループフィルタ142、PMOSトランジスタ
Tr1, Tr5, Tr7およびNMOSトランジスタTr3, Tr9, Tr11
が含まれている。周波数制御部14には、VCO 12からの出
力信号12a（VCO_OUT）が供給される。周波数制御部14に
は、たとえば図示しないマスターVCOからの基準周波数
のクロック12c (＝refclk）も供給されている。位相比
較器140は、比較した結果の周波数の増加に対応させて
出力するように位相比較器140のUp端子とPMOSトランジ
スタTr1のゲート端子とを接続する。また、位相比較器1
40は比較した結果の周波数の減少に対応させて出力する
ように位相比較器140のDown端子とNMOSトランジスタTr3
のゲート端とを接続する。
【００１７】PMOSトランジスタTr1のソースは電源Vddの
ラインに接続されている。NMOSトランジスタTr3のソー
スは接地されている。そして、PMOSトランジスタTr1とN
MOSトランジスタTr3のドレインが共通接続されるととも
に、ループフィルタ142の入力端子にも接続されてい
る。
ラインに接続されている。NMOSトランジスタTr3のソー
スは接地されている。そして、PMOSトランジスタTr1とN
MOSトランジスタTr3のドレインが共通接続されるととも
に、ループフィルタ142の入力端子にも接続されてい
る。
【００１８】ループフィルタ142は供給される信号を平
滑化する機能を有している。平滑化には、たとえば小電
流ではコンデンサを用い、大電流では平滑機能に優れた
チョークコイルおよびコンデンサを組み合わせたLC型平
滑回路等が用いられる。ループフィルタ142は、フィル
タ142の出力端子とNMOSトランジスタTr9のゲートとを接
続している。
滑化する機能を有している。平滑化には、たとえば小電
流ではコンデンサを用い、大電流では平滑機能に優れた
チョークコイルおよびコンデンサを組み合わせたLC型平
滑回路等が用いられる。ループフィルタ142は、フィル
タ142の出力端子とNMOSトランジスタTr9のゲートとを接
続している。
【００１９】NMOSトランジスタTr9のドレインは、PMOS
トランジスタTr5のドレインおよびゲートならびにPMOS
トランジスタTr7のゲートを共通接続している。PMOSト
ランジスタTr7のドレインは、NMOSトランジスタTr11の
ドレインおよびゲートを共通接続している。周波数制御
部14は、この共通接続した位置の電圧信号を周波数制御
信号144として図１に示したVCO 12のGmセル120, 122の
コンダクタンス値調整端子およびGm-Cフィルタ20のコン
ダクタンス値調整端子にそれぞれ出力する。また、PMOS
トランジスタTr5, Tr7のソースは、電源Vddのラインに
接続させ、NMOSトランジスタTr9, Tr11 のソースは接地
させている。
トランジスタTr5のドレインおよびゲートならびにPMOS
トランジスタTr7のゲートを共通接続している。PMOSト
ランジスタTr7のドレインは、NMOSトランジスタTr11の
ドレインおよびゲートを共通接続している。周波数制御
部14は、この共通接続した位置の電圧信号を周波数制御
信号144として図１に示したVCO 12のGmセル120, 122の
コンダクタンス値調整端子およびGm-Cフィルタ20のコン
ダクタンス値調整端子にそれぞれ出力する。また、PMOS
トランジスタTr5, Tr7のソースは、電源Vddのラインに
接続させ、NMOSトランジスタTr9, Tr11 のソースは接地
させている。
【００２０】振幅調整部16は、図１に示すように、振幅
調整機能をともなう増幅器である。振幅調整部16は、３
つの電流源160, 162, 164、電圧比較回路166 、増幅回
路168、平滑化フィルタ170およびCMFB（Common-Mode Fe
ed Back）回路172がある。
調整機能をともなう増幅器である。振幅調整部16は、３
つの電流源160, 162, 164、電圧比較回路166 、増幅回
路168、平滑化フィルタ170およびCMFB（Common-Mode Fe
ed Back）回路172がある。
【００２１】電流源160, 162, 164は、いずれも入力端
子が電源Vddのラインに接続されている。電流源160の出
力端子は、電圧比較回路166のPMOSトランジスタTr16, T
r18,Tr20のソースと共通接続している。
子が電源Vddのラインに接続されている。電流源160の出
力端子は、電圧比較回路166のPMOSトランジスタTr16, T
r18,Tr20のソースと共通接続している。
【００２２】電圧比較回路166には、PMOSトランジスタT
r16, Tr18, Tr20およびNMOSトランジスタTr22, Tr24が
含まれている。PMOSトランジスタTr16, Tr18はドレイン
を共通接続するとともに、NMOSトランジスタTr22のドレ
インおよびゲートにも接続されている。また、PMOSトラ
ンジスタTr20のドレインはNMOSトランジスタTr24のドレ
イン、ゲートおよび平滑化フィルタ170の抵抗170aの一
端側とそれぞれ接続している。NMOSトランジスタTr22,
Tr24のソースは接地させている。
r16, Tr18, Tr20およびNMOSトランジスタTr22, Tr24が
含まれている。PMOSトランジスタTr16, Tr18はドレイン
を共通接続するとともに、NMOSトランジスタTr22のドレ
インおよびゲートにも接続されている。また、PMOSトラ
ンジスタTr20のドレインはNMOSトランジスタTr24のドレ
イン、ゲートおよび平滑化フィルタ170の抵抗170aの一
端側とそれぞれ接続している。NMOSトランジスタTr22,
Tr24のソースは接地させている。
【００２３】PMOSトランジスタTr16のゲートは、電流源
162の出力端子および増幅回路168のNMOSトランジスタTr
26のドレインと接続している。また、PMOSトランジスタ
Tr18のゲートは、電流源164の出力端子および増幅回路1
68のNMOSトランジスタTr28のドレインと接続している。
PMOSトランジスタTr20のゲートには、振幅の基準レベル
を表す基準電圧信号16a（Vref2)が入力端子30を介して
供給されている。
162の出力端子および増幅回路168のNMOSトランジスタTr
26のドレインと接続している。また、PMOSトランジスタ
Tr18のゲートは、電流源164の出力端子および増幅回路1
68のNMOSトランジスタTr28のドレインと接続している。
PMOSトランジスタTr20のゲートには、振幅の基準レベル
を表す基準電圧信号16a（Vref2)が入力端子30を介して
供給されている。
【００２４】増幅回路168は、NMOSトランジスタTr26, T
r28, Tr30を有している。NMOSトランジスタTr26, Tr28
のドレインは、上述した接続が行われるとともに、両ト
ランジスタのソースをNMOSトランジスタTr30のドレイン
と共通接続している。NMOSトランジスタTr26のゲートに
は、入力端子32を介してVCO 12の出力12aを帰還入力さ
せている。また、NMOSトランジスタTr28のゲートには、
入力端子34を介してVCO 12の出力12bを帰還入力させて
いる。NMOSトランジスタTr30のソースは接地させてい
る。増幅回路168は後段で述べるように電流源162, 164
をそれぞれ流れる電流に応じてNMOSトランジスタTr30に
印加されるバイアス電圧が増減することにより増幅度を
変化させている。増幅回路168 は、この変化に応じた信
号が制御信号として(+)出力端子36および(-)出力端子38
を介して出力する。
r28, Tr30を有している。NMOSトランジスタTr26, Tr28
のドレインは、上述した接続が行われるとともに、両ト
ランジスタのソースをNMOSトランジスタTr30のドレイン
と共通接続している。NMOSトランジスタTr26のゲートに
は、入力端子32を介してVCO 12の出力12aを帰還入力さ
せている。また、NMOSトランジスタTr28のゲートには、
入力端子34を介してVCO 12の出力12bを帰還入力させて
いる。NMOSトランジスタTr30のソースは接地させてい
る。増幅回路168は後段で述べるように電流源162, 164
をそれぞれ流れる電流に応じてNMOSトランジスタTr30に
印加されるバイアス電圧が増減することにより増幅度を
変化させている。増幅回路168 は、この変化に応じた信
号が制御信号として(+)出力端子36および(-)出力端子38
を介して出力する。
【００２５】平滑化フィルタ170 は、簡単な抵抗170aお
よびコンデンサ170bを用いた構成である。抵抗170aは一
端をNMOSトランジスタTr24のゲートに接続し、他端をコ
ンデンサ170bの一端とNMOSトランジスタTr30のゲートに
接続している。コンデンサ170bはその他端を接地させて
いる。平滑化フィルタ170からNMOSトランジスタTr30の
ゲートに供給される電圧がバイアス電圧である。
よびコンデンサ170bを用いた構成である。抵抗170aは一
端をNMOSトランジスタTr24のゲートに接続し、他端をコ
ンデンサ170bの一端とNMOSトランジスタTr30のゲートに
接続している。コンデンサ170bはその他端を接地させて
いる。平滑化フィルタ170からNMOSトランジスタTr30の
ゲートに供給される電圧がバイアス電圧である。
【００２６】CMFB回路172は、入力端子172aと電流源162
の出力端子、PMOSトランジスタTr16のゲート、増幅回路
168のNMOSトランジスタTr26のドレインおよび出力端子3
6を共通接続している。また、CMFB回路172は、入力端子
172bと電流源164の出力端子、PMOSトランジスタTr18の
ゲート、増幅回路168のNMOSトランジスタTr28のドレイ
ンおよび出力端子38を共通接続している。CMFB回路172
の入力端子172a, 172bには、振幅調整部16から出力端子
36, 38から出力される信号が帰還入力信号として印加さ
れる。CMFB回路172には、直流成分の補正に用いる基準
として基準電圧信号16b（Vref1）が入力端子40を介して
供給されている。
の出力端子、PMOSトランジスタTr16のゲート、増幅回路
168のNMOSトランジスタTr26のドレインおよび出力端子3
6を共通接続している。また、CMFB回路172は、入力端子
172bと電流源164の出力端子、PMOSトランジスタTr18の
ゲート、増幅回路168のNMOSトランジスタTr28のドレイ
ンおよび出力端子38を共通接続している。CMFB回路172
の入力端子172a, 172bには、振幅調整部16から出力端子
36, 38から出力される信号が帰還入力信号として印加さ
れる。CMFB回路172には、直流成分の補正に用いる基準
として基準電圧信号16b（Vref1）が入力端子40を介して
供給されている。
【００２７】CMFB回路172は、２つの入力信号における
平均電圧である直流成分と基準電圧16bとを比較する。C
MFB回路172は、比較結果に応動した補正信号18を電流源
162,164の電流調整端子162a, 164aに供給する。電流源1
62, 164には、電流調整端子に供給される印加電圧が大
きいほど、出力電流量を小さくなり、印加電圧が小さい
ほど、出力電流を大きくなる傾向がある。CMFB回路172
は、この傾向を考慮して、直流成分の電圧が基準電圧16
bより高いとき補正信号18の電圧を高くし、逆に直流成
分の電圧が基準電圧16bより低いとき補正信号18の電圧
を低くするように出力する。CMFB回路172は、電流源16
2, 164における出力電圧の直流成分のレベルを基準電圧
16b（Vref1）になるように調整している。
平均電圧である直流成分と基準電圧16bとを比較する。C
MFB回路172は、比較結果に応動した補正信号18を電流源
162,164の電流調整端子162a, 164aに供給する。電流源1
62, 164には、電流調整端子に供給される印加電圧が大
きいほど、出力電流量を小さくなり、印加電圧が小さい
ほど、出力電流を大きくなる傾向がある。CMFB回路172
は、この傾向を考慮して、直流成分の電圧が基準電圧16
bより高いとき補正信号18の電圧を高くし、逆に直流成
分の電圧が基準電圧16bより低いとき補正信号18の電圧
を低くするように出力する。CMFB回路172は、電流源16
2, 164における出力電圧の直流成分のレベルを基準電圧
16b（Vref1）になるように調整している。
【００２８】このように各部を接続し、周波数制御部14
および振幅調整部16にそれぞれVCO12からの帰還させた
各入力信号に基づいて周波数と振幅とを分けて動作させ
る。この動作説明はこれまでの問題点の解決をどのよう
に行うかに主眼をおいて行う。まず、周波数の制御を説
明する。VCO 12には、周波数制御部14からコンダクタン
ス値調整端子に周波数制御信号144 が印加される。VCO
12では周波数制御信号144に応じたコンダクタンス値（G
m値）の変化によりGmセル120, 122が発振周波数を変化
させている。発振した出力信号12aがふたたび周波数制
御部14に戻されることによって発振装置10は周波数制御
における帰還ループ（PLL）を形成させている。
および振幅調整部16にそれぞれVCO12からの帰還させた
各入力信号に基づいて周波数と振幅とを分けて動作させ
る。この動作説明はこれまでの問題点の解決をどのよう
に行うかに主眼をおいて行う。まず、周波数の制御を説
明する。VCO 12には、周波数制御部14からコンダクタン
ス値調整端子に周波数制御信号144 が印加される。VCO
12では周波数制御信号144に応じたコンダクタンス値（G
m値）の変化によりGmセル120, 122が発振周波数を変化
させている。発振した出力信号12aがふたたび周波数制
御部14に戻されることによって発振装置10は周波数制御
における帰還ループ（PLL）を形成させている。
【００２９】周波数制御部14には、帰還した入力信号12
aと、図示しないたとえば、マスター発振器からの基準
クロック12cが供給されている。ここで、コンデンサ124
a, 124b, 126a, 126bの容量をC1とし、発振出力の周波
数をf、基準クロックの周波数frefとする。また、VCO 1
2において用いられるパラメータの角周波数をω、振幅
調整部16の増幅度をAaとするとき、VCO 12のループ利得
Gは、式(1)
aと、図示しないたとえば、マスター発振器からの基準
クロック12cが供給されている。ここで、コンデンサ124
a, 124b, 126a, 126bの容量をC1とし、発振出力の周波
数をf、基準クロックの周波数frefとする。また、VCO 1
2において用いられるパラメータの角周波数をω、振幅
調整部16の増幅度をAaとするとき、VCO 12のループ利得
Gは、式(1)
【００３０】
【数１】
と計算される。周波数f は、式(2)
【００３１】
【数２】
で表される。このとき、１周期分の増幅度GTは、式(3)
【００３２】
【数３】
の関係にある。
【００３３】周波数制御部14は、図３の位相比較器140
において周波数比較および位相比較を行う。位相比較器
140での周波数比較は、位相比較を用いて入力信号12aが
基準クロック12cに対して位相が遅れている場合、出力
電圧を上げる方向にあること判断してUp端子からPMOSト
ランジスタTr1 のゲートにPMOSトランジスタTr1を動作
させる周波数上昇信号14aを印加する。周波数上昇信号1
4aの出力電圧は比較した位相差に比例している。
において周波数比較および位相比較を行う。位相比較器
140での周波数比較は、位相比較を用いて入力信号12aが
基準クロック12cに対して位相が遅れている場合、出力
電圧を上げる方向にあること判断してUp端子からPMOSト
ランジスタTr1 のゲートにPMOSトランジスタTr1を動作
させる周波数上昇信号14aを印加する。周波数上昇信号1
4aの出力電圧は比較した位相差に比例している。
【００３４】また、入力信号12aが基準クロック12c に
対して位相が進んでいる場合、出力電圧を下降させる方
向にあると判断してDown端子からNMOSトランジスタTr3
のゲートにNMOSトランジスタTr3を動作させる周波数下
降信号14bを印加する。この場合も周波数下降信号14bが
出力する電圧は、位相差に比例させている。
対して位相が進んでいる場合、出力電圧を下降させる方
向にあると判断してDown端子からNMOSトランジスタTr3
のゲートにNMOSトランジスタTr3を動作させる周波数下
降信号14bを印加する。この場合も周波数下降信号14bが
出力する電圧は、位相差に比例させている。
【００３５】したがって、ループフィルタ142 には、上
昇／下降のいずれか一方に応じた信号14cが入力され
る。ループフィルタ142では、信号14cを平滑化してNMOS
トランジスタTr9のゲートに供給する。NMOSトランジス
タTr9は、ゲートに印加されたバイアス電圧によりPMOS
トランジスタTr5, Tr7が動作し、さらにNMOSトランジス
タTr11のゲートに電圧が発生する。すなわち、この電圧
が周波数制御信号144である。周波数制御信号144は、位
相比較器140の上述した比較結果に応じて変化する電圧
である。図２に示すように、周波数制御信号144がGmセ
ル120, 122のコンダクタンス値調整端子に供給される
と、各Gmセル120, 122はコンダクタンス値（以下、Gm値
という）が変化する。Gm値は、周波数制御信号144の上
下する方向に応じて同方向に変化する。
昇／下降のいずれか一方に応じた信号14cが入力され
る。ループフィルタ142では、信号14cを平滑化してNMOS
トランジスタTr9のゲートに供給する。NMOSトランジス
タTr9は、ゲートに印加されたバイアス電圧によりPMOS
トランジスタTr5, Tr7が動作し、さらにNMOSトランジス
タTr11のゲートに電圧が発生する。すなわち、この電圧
が周波数制御信号144である。周波数制御信号144は、位
相比較器140の上述した比較結果に応じて変化する電圧
である。図２に示すように、周波数制御信号144がGmセ
ル120, 122のコンダクタンス値調整端子に供給される
と、各Gmセル120, 122はコンダクタンス値（以下、Gm値
という）が変化する。Gm値は、周波数制御信号144の上
下する方向に応じて同方向に変化する。
【００３６】周波数制御部14から供給される周波数制御
信号144によりGm値が調整され、VCO12の周波数fは、基
準クロックfrefに近い周波数になる。この動作を繰り返
すことによりVCO 12の周波数fは所望の周波数になる。
換言すると、Gm値は、式(2)からわかるように、周波数f
およびコンデンサ容量（キャパシタンス）C1により決ま
る。コンデンサ124a, 124b, 126a, 126bがコンデンサの
温度特性やプロセス条件によって本来の設計時の容量か
らずれても周波数制御部14で基準クロックfrefに近づけ
るように動作させて周波数制御信号144をVCO 12に供給
するとGm値が自動的に調整されるので、VCO 12の出力す
る周波数が保証される。結果として発振装置10は温度や
プロセスに依存しないVCO を提供することになる。
信号144によりGm値が調整され、VCO12の周波数fは、基
準クロックfrefに近い周波数になる。この動作を繰り返
すことによりVCO 12の周波数fは所望の周波数になる。
換言すると、Gm値は、式(2)からわかるように、周波数f
およびコンデンサ容量（キャパシタンス）C1により決ま
る。コンデンサ124a, 124b, 126a, 126bがコンデンサの
温度特性やプロセス条件によって本来の設計時の容量か
らずれても周波数制御部14で基準クロックfrefに近づけ
るように動作させて周波数制御信号144をVCO 12に供給
するとGm値が自動的に調整されるので、VCO 12の出力す
る周波数が保証される。結果として発振装置10は温度や
プロセスに依存しないVCO を提供することになる。
【００３７】なお、VCO 12の振幅を調整する場合、振幅
調整部16の増幅度で調整する。このことからわかるよう
に、周波数制御部14は、振幅調整部16に関わるパラメー
タを何も有していないので（式(1)〜式(3)を参照）、Gm
値を変化させることなく、安定に周波数制御することが
できる。
調整部16の増幅度で調整する。このことからわかるよう
に、周波数制御部14は、振幅調整部16に関わるパラメー
タを何も有していないので（式(1)〜式(3)を参照）、Gm
値を変化させることなく、安定に周波数制御することが
できる。
【００３８】また、本実施例では周波数制御信号144をG
m-Cフィルタ20に供給している。Gm-Cフィルタ20は、図
示しないがたとえば、２つのGmセルおよびコンデンサを
用いた２つのフィルタを有している。温度およびプロセ
ス条件に応じて２つのフィルタに用いるコンデンサの容
量が変動する。この変動は発振装置10でのコンデンサの
値の変動に同等である。Gm-Cフィルタ20の２つの内蔵す
るフィルタに周波数制御信号144を供給すると、Gm値が
調整されることから各フィルタ特性が補償されてGm-Cフ
ィルタ20にはチューニング効果が発揮されることにな
る。
m-Cフィルタ20に供給している。Gm-Cフィルタ20は、図
示しないがたとえば、２つのGmセルおよびコンデンサを
用いた２つのフィルタを有している。温度およびプロセ
ス条件に応じて２つのフィルタに用いるコンデンサの容
量が変動する。この変動は発振装置10でのコンデンサの
値の変動に同等である。Gm-Cフィルタ20の２つの内蔵す
るフィルタに周波数制御信号144を供給すると、Gm値が
調整されることから各フィルタ特性が補償されてGm-Cフ
ィルタ20にはチューニング効果が発揮されることにな
る。
【００３９】次にVCO 12の出力振幅制御について説明す
る（図２、図４および図５を参照）。前述した式からわ
かるようにVCO 12の出力振幅は不安定である。このた
め、振幅制御を振幅調整部14で行わせる。
る（図２、図４および図５を参照）。前述した式からわ
かるようにVCO 12の出力振幅は不安定である。このた
め、振幅制御を振幅調整部14で行わせる。
【００４０】一般的に、発振回路の発振条件はループ利
得GTが１倍のときであることが知られている。したがっ
て、式(3)から、本実施例における各条件は、増幅度Aa
が３より小さいとき（Aa＜３）収束、増幅度Aaが３に等
しいとき（Aa＝３）発振、そして増幅度Aaをループ利得
としてこのループ利得が３より大きいとき（Aa＞３）発
散となる。
得GTが１倍のときであることが知られている。したがっ
て、式(3)から、本実施例における各条件は、増幅度Aa
が３より小さいとき（Aa＜３）収束、増幅度Aaが３に等
しいとき（Aa＝３）発振、そして増幅度Aaをループ利得
としてこのループ利得が３より大きいとき（Aa＞３）発
散となる。
【００４１】まず、VCO 12の出力信号における直流成分
を検討する。VCO 12の２つの出力信号は、図４において
実線と破線で表すように同じ振幅で異なる位相で出力さ
れ、CMFB回路172にも入力信号として供給されている。
この出力信号における直流成分の電圧30は、二点鎖線で
そのレベルを示す。また、図４における一点鎖線は、CM
FB回路172に供給される基準電圧16b（Vref1）を示す。C
MFB回路172は、出力信号における直流成分の電圧と基準
電圧Vref1とを比較し、図4(a)に示すように直流成分の
電圧が基準電圧Vref1より低い場合、直流成分の電圧と
基準電圧Vref1が等しいときの出力電圧より低い電圧で
補正信号18を電流源162, 164に出力する。電流源162, 1
64は、供給された補正信号18に応じて流れる電流量を増
加させ、直流成分の電圧レベルを上昇させる。
を検討する。VCO 12の２つの出力信号は、図４において
実線と破線で表すように同じ振幅で異なる位相で出力さ
れ、CMFB回路172にも入力信号として供給されている。
この出力信号における直流成分の電圧30は、二点鎖線で
そのレベルを示す。また、図４における一点鎖線は、CM
FB回路172に供給される基準電圧16b（Vref1）を示す。C
MFB回路172は、出力信号における直流成分の電圧と基準
電圧Vref1とを比較し、図4(a)に示すように直流成分の
電圧が基準電圧Vref1より低い場合、直流成分の電圧と
基準電圧Vref1が等しいときの出力電圧より低い電圧で
補正信号18を電流源162, 164に出力する。電流源162, 1
64は、供給された補正信号18に応じて流れる電流量を増
加させ、直流成分の電圧レベルを上昇させる。
【００４２】また、図4(b)に示すように直流成分の電圧
が基準電圧Vref1より高い場合、両電圧が等しい場合よ
り高い電圧の補正信号18を電流源162, 164に出力する。
この場合電流源162, 164は、供給された補正信号18に応
じて流れる電流量を減少させ、直流成分の電圧レベルを
低下させる。このように動作させることにより、直流成
分の電圧と基準電圧Vref1とは、ほぼ等しい電圧にする
ことができる。
が基準電圧Vref1より高い場合、両電圧が等しい場合よ
り高い電圧の補正信号18を電流源162, 164に出力する。
この場合電流源162, 164は、供給された補正信号18に応
じて流れる電流量を減少させ、直流成分の電圧レベルを
低下させる。このように動作させることにより、直流成
分の電圧と基準電圧Vref1とは、ほぼ等しい電圧にする
ことができる。
【００４３】次にVCO 12の交流成分について検討する
（図５を参照）。ここで、直流成分の電圧レベルは基準
電圧Vref1に調整されているとする。VCO 12の増幅度Aa
を３より大きな値にあらかじめ設定しておくと、出力振
幅が増大を続けてしまうことからその振幅を調整するこ
とになる。図5(a)に示す振幅のように、入力端子32, 34
供給される信号の振幅が基準レベルVref2より小さいと
き、PMOSトランジスタTr20を流れる電流量は、PMOSトラ
ンジスタTr16, Tr18よりも多くなる。この結果、NMOSト
ランジスタTr24のドレイン電圧が高くなる。このドレイ
ン電圧の高電圧傾向は平滑化フィルタ170を介して増幅
回路168 のNMOSトランジスタTr30のゲートに印加するバ
イアス電圧にも影響し、このバイアス電圧も高くする。
増幅回路168の増幅度が増えるので、出力端子36, 38か
らの出力波形の振幅も大きくなる。
（図５を参照）。ここで、直流成分の電圧レベルは基準
電圧Vref1に調整されているとする。VCO 12の増幅度Aa
を３より大きな値にあらかじめ設定しておくと、出力振
幅が増大を続けてしまうことからその振幅を調整するこ
とになる。図5(a)に示す振幅のように、入力端子32, 34
供給される信号の振幅が基準レベルVref2より小さいと
き、PMOSトランジスタTr20を流れる電流量は、PMOSトラ
ンジスタTr16, Tr18よりも多くなる。この結果、NMOSト
ランジスタTr24のドレイン電圧が高くなる。このドレイ
ン電圧の高電圧傾向は平滑化フィルタ170を介して増幅
回路168 のNMOSトランジスタTr30のゲートに印加するバ
イアス電圧にも影響し、このバイアス電圧も高くする。
増幅回路168の増幅度が増えるので、出力端子36, 38か
らの出力波形の振幅も大きくなる。
【００４４】また、図5(b)の振幅は基準レベルVref2よ
りも大きいときである。このとき、PMOSトランジスタTr
20を流れる電流量は、PMOSトランジスタTr16, Tr18より
も少なくなる。この結果、NMOSトランジスタTr24のドレ
イン電圧が低くなる。このドレイン電圧の低電圧傾向は
平滑化フィルタ170を介して増幅回路168のNMOSトランジ
スタTr30のゲートに印加するバイアス電圧も低下させ
る。増幅回路168 の増幅度が小さくなるように動作する
ので、出力端子36, 38からの出力波形の振幅が抑えられ
る。
りも大きいときである。このとき、PMOSトランジスタTr
20を流れる電流量は、PMOSトランジスタTr16, Tr18より
も少なくなる。この結果、NMOSトランジスタTr24のドレ
イン電圧が低くなる。このドレイン電圧の低電圧傾向は
平滑化フィルタ170を介して増幅回路168のNMOSトランジ
スタTr30のゲートに印加するバイアス電圧も低下させ
る。増幅回路168 の増幅度が小さくなるように動作する
ので、出力端子36, 38からの出力波形の振幅が抑えられ
る。
【００４５】このように動作させることにより、振幅調
整部16はVCO 12の出力振幅に対するループ利得を３に保
つことができるようになる（図６を参照）この結果、VC
O 12は、振幅一定に発振を持続させることができる。
整部16はVCO 12の出力振幅に対するループ利得を３に保
つことができるようになる（図６を参照）この結果、VC
O 12は、振幅一定に発振を持続させることができる。
【００４６】本実施例では、電圧比較回路166の電圧比
較をPMOSトランジスタで行う接続関係を示したが（図１
を参照）、NMOSトランジスタで構成することもできるこ
とは言うまでもない。また、増幅回路168においてもNMO
Sトランジスタでなく、PMOSトランジスタの構成でも可
能である。
較をPMOSトランジスタで行う接続関係を示したが（図１
を参照）、NMOSトランジスタで構成することもできるこ
とは言うまでもない。また、増幅回路168においてもNMO
Sトランジスタでなく、PMOSトランジスタの構成でも可
能である。
【００４７】VCO 12では、説明を簡単化するため２組の
コンデンサの容量を等しくし、ループ利得を３にして安
定発振させたが、この実施例に限定されるものでなく、
容量をそれぞれ異ならせ、３以外の利得で安定発振させ
る構成を用いることができる。
コンデンサの容量を等しくし、ループ利得を３にして安
定発振させたが、この実施例に限定されるものでなく、
容量をそれぞれ異ならせ、３以外の利得で安定発振させ
る構成を用いることができる。
【００４８】以上のように構成することにより、周波数
と振幅の制御を分けてそれぞれ独立に行うようにループ
を形成し、周波数制御信号に応じてトランスコンダクタ
ンスアンプのGm値を調整してVCOの発振を安定に行わせ
ることができる。
と振幅の制御を分けてそれぞれ独立に行うようにループ
を形成し、周波数制御信号に応じてトランスコンダクタ
ンスアンプのGm値を調整してVCOの発振を安定に行わせ
ることができる。
【００４９】また、VCOのループ利得の補正において第
１および第２の基準電圧を２つ供給し、出力信号の直流
成分の電圧レベルを第１の基準電圧と比較し、第１の基
準電圧に対して直流成分のレベルの大小に応じて補正す
ることにより、第１の基準電圧とほぼ同じに定めること
ができ、出力信号の波形振幅は、第２の基準電圧での振
幅に対する振幅の大小に応じて増幅度を補正することに
より、振幅を所望の値に設定することができる。
１および第２の基準電圧を２つ供給し、出力信号の直流
成分の電圧レベルを第１の基準電圧と比較し、第１の基
準電圧に対して直流成分のレベルの大小に応じて補正す
ることにより、第１の基準電圧とほぼ同じに定めること
ができ、出力信号の波形振幅は、第２の基準電圧での振
幅に対する振幅の大小に応じて増幅度を補正することに
より、振幅を所望の値に設定することができる。
【００５０】さらに、VCOは出力振幅の上限に基づいて
行うことにより、回路構成の簡素化および消費電力を低
く抑えることができる。
行うことにより、回路構成の簡素化および消費電力を低
く抑えることができる。
【００５１】
【発明の効果】このように本発明のチューニング回路に
よれば、発振手段の発振出力を周波数制御手段および振
幅制御手段に帰還させ、周波数制御手段で帰還した入力
信号と基準周波数の信号との位相差に応じてこの位相差
に基づいてトランスコンダクタンス値を可変制御し、振
幅制御手段の直流レベル補正手段で入力電圧の平均であ
る直流成分と第１の基準電圧との比較とに応じた直流成
分を第１の基準電圧と等しくなるように補正することに
より、出力電圧の直流成分が定めることができ、電圧比
較手段で第２の基準電圧での振幅に対する振幅の大小に
応じて増幅度を補正することにより、出力振幅を所望の
値に設定することができるという効果を奏する。また、
この回路では、出力振幅の上限を検出して振幅制御する
ことにより、それぞれ独立に所定の周波数の出力および
出力振幅にする際にこれまで生じやすかった不安定な動
作を回避するとともに、回路の簡素化および低消費電力
化を実現させることができる。
よれば、発振手段の発振出力を周波数制御手段および振
幅制御手段に帰還させ、周波数制御手段で帰還した入力
信号と基準周波数の信号との位相差に応じてこの位相差
に基づいてトランスコンダクタンス値を可変制御し、振
幅制御手段の直流レベル補正手段で入力電圧の平均であ
る直流成分と第１の基準電圧との比較とに応じた直流成
分を第１の基準電圧と等しくなるように補正することに
より、出力電圧の直流成分が定めることができ、電圧比
較手段で第２の基準電圧での振幅に対する振幅の大小に
応じて増幅度を補正することにより、出力振幅を所望の
値に設定することができるという効果を奏する。また、
この回路では、出力振幅の上限を検出して振幅制御する
ことにより、それぞれ独立に所定の周波数の出力および
出力振幅にする際にこれまで生じやすかった不安定な動
作を回避するとともに、回路の簡素化および低消費電力
化を実現させることができる。
【図１】本発明のチューニング回路を適用した発振装置
における振幅調整部の回路図である。
における振幅調整部の回路図である。
【図２】本発明のチューニング回路を適用した発振装置
の概略的なブロック図である。
の概略的なブロック図である。
【図３】図２の周波数制御部の構成および接続を示す回
路図である。
路図である。
【図４】図３の振幅調整部の出力振幅と基準レベルV
ref1との関係を示す図である。
ref1との関係を示す図である。
【図５】図３の振幅調整部の出力振幅と基準レベルV
ref1, Vref2との関係を示す図である。
ref1, Vref2との関係を示す図である。
【図６】図２のVCOの出力振幅とループ利得との関係を
示す図である。
示す図である。
10 発振装置
12 VCO
14 周波数制御部
16 振幅調整部
20 Gm-Cフィルタ
120, 122 Gmセル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 太矢 隆士
東京都港区虎ノ門１丁目７番12号 沖電気
工業株式会社内
Ｆターム(参考） 5J081 AA01 CC22 CC23 DD02 DD11
EE19 KK02 KK03 KK14 KK16
KK22
5J106 AA04 BB01 CC01 CC21 CC41
DD01 EE04 GG11 HH01 HH04
KK12 KK39 KK40
Claims (3)
- 【請求項１】 回路の出力信号を入力側に帰還させて、
該信号と基準周波数の信号との差に応じて周波数のチュ
ーニングに用いる制御信号を出力し、該制御信号に対応
するトランスコンダクタンス値により所定の周波数およ
び出力振幅を調整するチューニング回路において、該回
路は、 前記トランスコンダクタンス値に基づいて発振させる発
振手段と、 該発振手段からの出力信号を帰還させた入力信号と前記
基準周波数の信号との位相差に基づいて所定の周波数に
出力させる制御信号を生成する周波数制御手段と、 前記発振手段から帰還させた信号を用いて出力振幅の上
限を検出して振幅を制御する振幅制御手段とを含み、 前記発振手段は、前記周波数制御手段と前記振幅制御手
段とをそれぞれ独立に制御し、 さらに、該振幅制御手段は、該振幅制御手段の出力信号
を帰還させ、該帰還させた信号における平均電圧である
直流成分と第１の基準電圧との比較とに応じて前記出力
信号の直流成分を補正する直流レベル補正手段と、 前記発振手段の出力振幅における上限レベルと第２の基
準電圧との大小関係に応じて該出力振幅を補正する電圧
比較手段とを含むことを特徴とするチューニング回路。 - 【請求項２】 請求項１に記載の回路において、前記発
振手段は、前記トランスコンダクタンス値に基づく第１
の増幅手段と、 第１の増幅手段の出力端子に対して接続された第１の容
量と、 前記トランスコンダクタンス値に基づく第２の増幅手段
と、 第２の増幅手段の入力端子に接続された第２の容量とを
含み、 前記振幅制御手段は、前記発振手段を該振幅制御手段の
出力に応じて制御するとともに、前記発振手段の出力を
該振幅制御手段の入力に帰還入力させてループを形成す
ることを特徴とするチューニング回路。 - 【請求項３】 請求項２に記載の回路において、前記発
振手段は、第２の増幅手段の出力を該発振手段からの出
力信号として前記周波数制御手段に帰還させてループを
形成し、該周波数制御手段は、該帰還させた入力信号と
前記基準周波数の信号とで位相同期を検出し、該検出結
果に応じて前記制御信号を前記発振手段に出力し、 該回路はさらに、前記トランスコンダクタンス値に応じ
てフィルタ特性をチューニングするフィルタ手段に接続
され、前記周波数制御手段から前記フィルタ手段に前記
制御信号を供給することを特徴とするチューニング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246417A JP4541606B2 (ja) | 2001-08-15 | 2001-08-15 | チューニング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246417A JP4541606B2 (ja) | 2001-08-15 | 2001-08-15 | チューニング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060432A true JP2003060432A (ja) | 2003-02-28 |
| JP4541606B2 JP4541606B2 (ja) | 2010-09-08 |
Family
ID=19075971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246417A Expired - Fee Related JP4541606B2 (ja) | 2001-08-15 | 2001-08-15 | チューニング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4541606B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927610A (ja) * | 1982-08-04 | 1984-02-14 | Canon Inc | 正弦波発振回路 |
| JPH0344102A (ja) * | 1989-07-11 | 1991-02-26 | Toshiba Corp | 発振回路 |
| JPH0637599A (ja) * | 1992-05-21 | 1994-02-10 | Rohm Co Ltd | 電圧制御発振器及び電子機器 |
| JP2000165140A (ja) * | 1998-11-26 | 2000-06-16 | Toshiba Corp | 発振回路 |
-
2001
- 2001-08-15 JP JP2001246417A patent/JP4541606B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927610A (ja) * | 1982-08-04 | 1984-02-14 | Canon Inc | 正弦波発振回路 |
| JPH0344102A (ja) * | 1989-07-11 | 1991-02-26 | Toshiba Corp | 発振回路 |
| JPH0637599A (ja) * | 1992-05-21 | 1994-02-10 | Rohm Co Ltd | 電圧制御発振器及び電子機器 |
| JP2000165140A (ja) * | 1998-11-26 | 2000-06-16 | Toshiba Corp | 発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4541606B2 (ja) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4608153B2 (ja) | チャージポンプ電流補正回路 | |
| US7298226B2 (en) | Noise tolerant voltage controlled oscillator | |
| US7026883B2 (en) | Feedback loop for LC VCO | |
| US7289003B2 (en) | Method and apparatus for amplitude control using dynamic biasing in a voltage controlled oscillator | |
| JP4596770B2 (ja) | 高品質直列共振発振器 | |
| US10911053B2 (en) | Phase locked loop design with reduced VCO gain | |
| JP2001345696A (ja) | チューニング回路 | |
| US20080191787A1 (en) | Charge Pump with Cascode Biasing | |
| US20070115070A1 (en) | Apparatus and method for tuning center frequency of a filter | |
| US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
| US20080252390A1 (en) | Crystal oscillator circuit | |
| US20070222489A1 (en) | Voltage-controlled oscillator and adjustment circuit for voltage-con trolled oscillator | |
| US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
| US7301409B2 (en) | Oscillator | |
| JPH04264806A (ja) | 演算増幅器およびこれを安定化する方法 | |
| US20150180412A1 (en) | Controllable oscillator and method thereof | |
| US20050104670A1 (en) | Voltage controlled oscillator amplitude control circuit | |
| US20020149087A1 (en) | Semiconductor filter system and signal frequency control method | |
| JP2003060432A (ja) | チューニング回路 | |
| JP4598691B2 (ja) | Ｐｌｌ回路及び半導体装置 | |
| KR20060042200A (ko) | 레귤레이터 회로 | |
| JP2016144163A (ja) | 電圧制御型発振回路 | |
| EP1213724A1 (en) | Process-insensitive, highly-linear constant transconductance circuit | |
| US8619937B2 (en) | Integrated CMOS clock generator with a self-biased phase locked loop circuit | |
| JP2000013220A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |