JP2003059935A

JP2003059935A - 半導体装置

Info

Publication number: JP2003059935A
Application number: JP2001243205A
Authority: JP
Inventors: Yusuke Kawaguchi; 雄介川口; Kazutoshi Nakamura; 和敏中村; Akio Nakagawa; 明夫中川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-08-10
Filing date: 2001-08-10
Publication date: 2003-02-28

Abstract

(57)【要約】【課題】絶縁膜の上に形成したバイポーラトランジス
タにおいて、コレクタ抵抗が低く、エミッタ面積に応じ
て電流能力の低下も生じない半導体装置を提供すること
を目的とする。【解決手段】絶縁層（４）の上に設けられた第１導電
型の活性層（６）の表面にエミッタ領域（１２）とベー
ス領域（１０）とコレクタ領域（１４）とが形成された
半導体装置であって、前記活性層の内部に前記活性層よ
りもキャリア濃度が高い第１導電型の導電領域（４０）
を設け、前記エミッタ領域と前記コレクタ領域との間に
流れる電流が前記導電領域を介して流れるようにした半
導体装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、より詳細にはＳＯＩ（Silicon On Insulator）など
の絶縁膜上に形成されたバイポーラトランジスタなどの
半導体装置に関する。

【０００２】

【従来の技術】近年、コンピュータや通信機器などの電
子機器の重要部分には、多数のトランジスタや抵抗など
によって電気回路を構成するように結びつけ、１チップ
上に集積化して形成した集積回路（Integrated Circui
t：ＩＣ）が多用されている。このようなＩＣのうち、
高耐圧の素子を含むものは「パワーＩＣ」と呼ばれてい
る。パワーＩＣの中でも、駆動回路と制御回路が一体化
されたものはモータ駆動装置など各種の用途に用いるこ
とができる。

【０００３】従来、エピタキシャル基板を用いた接合分
離型ＩＣが知られているが、個々の素子が有する寄生容
量が無視できず、また、高耐圧化するためには素子分離
領域の面積を大きくとる必要があるなどの問題があっ
た。これらの問題を解決するものとして、ＳＯＩ基板を
用いたＩＣがある。ＳＯＩ基板を用いたＩＣでは、誘電
体分離であるため、個々の素子の寄生容量が小さく、素
子分離もトレンチ溝を用いて行うことができるため、高
耐圧化しても素子分離領域の面積を大きくとる必要がな
い。

【０００４】図９は、ＳＯＩ基板上に形成したバイポー
ラトランジスタの断面構造を表す模式図である。

【０００５】また、図１０は、エピタキシャル基板上に
形成した従来のバイポーラトランジスタの断面構造を表
す模式図である。

【０００６】まず、図９に表したバイポーラトランジス
タについて説明すると、シリコン支持基板１０２の上に
は、埋め込み絶縁層１０４を介してｎ⁻型のＳＯＩ活性
層１０６が設けられている。そして、このＳＯＩ活性層
１０６の表面にｐ型ベース領域１１０が形成され、この
表面に、ｎ^＋型エミッタ領域１１２とｐ^＋型ベース・コ
ンタクト領域１１４とがそれぞれ並列して形成されてい
る。また、これに隣接するＳＯＩ活性層１０６の表面に
は、ｎ^＋型コレクタ領域１１６が形成されている。そし
て、これらそれぞれの領域に、エミッタ電極１２２、ベ
ース電極１２４、コレクタ電極１２６が接続されてい
る。また、このようなバイポーラトランジスタ素子部
は、素子分離溝１３０によって、隣接する別の素子部か
ら絶縁分離されている。

【０００７】次に、図１０に例示した従来のバイポーラ
トランジスタについて説明する。このトランジスタの場
合、ｐ⁻型基板２０２の表面にｎ^＋型層２０４とｎ⁻型
エピタキシャル層２０６が順次積層され、このｎ⁻型エ
ピタキシャル層２０６の表面にバイポーラトランジスタ
の素子部が形成されている。すなわち、ｎ⁻型エピタキ
シャル層２０６の表面には、ｐ型ベース領域２１０が形
成され、この表面に、ｎ^＋型エミッタ領域２１２とｐ^＋
型ベース・コンタクト領域２１４とがそれぞれ並列して
形成されている。また、これに隣接して、素子分離用の
ｎ^＋型領域２３０が形成され、このｎ^＋型領域２３０の
表面にｎ^＋型コレクタ領域２１６が形成されている。そ
して、これらそれぞれの領域に、エミッタ電極２２２、
ベース電極２２４、コレクタ電極２２６が接続されてい
る。

【０００８】図９に表したＳＯＩ基板上のバイポーラト
ランジスタは、素子の寄生容量が小さく、素子分離も確
実且つ容易に行える点で有利である。

【０００９】

【発明が解決しようとする課題】しかし、図９に表した
ＳＯＩ基板上のバイポーラトランジスタの場合、コレク
タ抵抗が大きく、また、電流能力の点でも改善の余地が
あった。

【００１０】すなわち、図１０に表したような従来のエ
ピタキシャル基板上のバイポーラトランジスタの場合
は、素子分離用のｎ^＋型領域２３０がコレクタ層として
も機能しており、電流経路の主要部がｎ^＋型領域２３０
とｎ^＋型層２０４とにより構成されるので、コレクタ抵
抗は低い。

【００１１】これに対して、図９に表したＳＯＩ基板上
のバイポーラトランジスタの場合、ｎ⁻型の活性層１０
６が主要な電流経路になるため、コレクタ抵抗が大きく
なるという問題がある。

【００１２】さらに、図９のバイポーラトランジスタの
場合、コレクタ電流はベース領域１１０の下を横方向に
集中して流れるため、電流容量を大きくする目的でエミ
ッタ領域１２２の面積を大きくすると、かえって電流能
力が下がるという問題が生ずることも判明した。

【００１３】図１１は、図９のバイポーラトランジスタ
においてエミッタ領域の幅に対する電流利得の関係を表
すグラフ図である。すなわち、同図の横軸はエミッタ領
域１１２の幅ａを表し、縦軸はバイポーラトランジスタ
の電流利得を表す。

【００１４】図１１から分かるように、エミッタ領域１
１２の幅ａを２μｍから２０μｍに拡大すると、電流利
得が低下するコレクタ電流の値が下がる。つまり、エミ
ッタ領域１１２を大きくすると、電流能力が低下すると
いう問題があることが分かった。

【００１５】これは、コレクタ電流が、ベース領域１１
０の直下において、高い抵抗を有するｎ⁻型活性層１０
６を横方向に集中して流れるからである。

【００１６】ＳＯＩ基板上に形成したバイポーラトラン
ジスタが有するこれらの問題を解消するために、埋め込
み絶縁層１０４と活性層１０６との間に、ｎ^＋型の埋め
込み導電層（図示せず）を設ける方法も考えられる。し
かし、このような埋め込み導電層を形成すると、ＳＯＩ
層全体の層厚が厚くなり、素子容量や製造プロセスの点
で不利となるという問題が生ずる。

【００１７】以上説明したように、ＳＯＩ基板上のバイ
ポーラトランジスタにおいては、コレクタ抵抗が大き
く、エミッタ面積を大きくすると電流能力が低下すると
いう問題があった。

【００１８】本発明は、かかる課題の認識に基づいてな
されたのであり、その目的は、ＳＯＩなどの絶縁膜の上
に形成したバイポーラトランジスタにおいて、コレクタ
抵抗が低く、エミッタ面積に応じて電流能力の低下も生
じない半導体装置を提供することにある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、絶縁層の上に設けられた第
１導電型の活性層の表面にエミッタ領域とベース領域と
コレクタ領域とが形成された半導体装置であって、前記
活性層の内部に前記活性層よりもキャリア濃度が高い第
１導電型の導電領域を設け、前記エミッタ領域と前記コ
レクタ領域との間に流れる電流が前記導電領域を介して
流れるようにしたことを特徴とする。

【００２０】上記構成によれば、コレクタ抵抗を効果的
に下げ、且つエミッタ領域を拡大しても電流能力が低下
することはない。

【００２１】または、本発明の半導体装置は、絶縁層
と、前記絶縁層の上に設けられた第１導電型の活性層
と、前記活性層の表面に選択的に設けられた第２導電型
のベース領域と、前記ベース領域の表面に選択的に設け
られた第１導電型のエミッタ領域と、前記活性層の表面
に前記ベース領域と離れて選択的に設けられた第１導電
型のコレクタ領域と、前記ベース領域の直下に設けられ
前記活性層よりも高いキャリア濃度を有する第１導電型
の導電領域と、を備えたことを特徴とする。

【００２２】上記構成によっても、コレクタ抵抗を効果
的に下げ、且つエミッタ領域を拡大しても電流能力が低
下することはない。

【００２３】ここで、上記したいずれの構成において
も、前記導電領域は、前記活性層の膜面に対して平行な
方向に沿ってみた時に、前記コレクタ領域に相対的に近
い部分において相対的に高いキャリア濃度を有するもの
とすることができる。

【００２４】このようにすれば、トランジスタの耐圧を
維持しつつ、コレクタ電流が合流して流れるベース領域
の直下の部分の抵抗を効率的に下げることができる点で
効果的である。

【００２５】または、上記したいずれの構成において
も、前記導電領域は、前記活性層の膜面に対して平行な
方向に沿ってみた時に、前記コレクタ領域から相対的に
遠い部分において相対的に高いキャリア濃度を有するも
のとすることができる。

【００２６】このようにすれば、エミッタ領域からベー
ス領域を介して流れ出る電流を均一に分散させることが
できる点で効果的である。

【００２７】また、前記導電領域は、前記ベース領域の
直下において前記コレクタ領域に相対的に近い側に部分
的に設けられたものとすることができる。

【００２８】このようにすれば、トランジスタの耐圧を
維持しつつ、コレクタ電流が合流して流れるベース領域
の直下の部分の抵抗を効率的に下げることができる点で
効果的である。

【００２９】

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。

【００３０】図１は、本発明の実施の形態にかかるバイ
ポーラトランジスタの断面構造を表す模式図である。

【００３１】すなわち、同図は、ＳＯＩ基板上に形成し
たバイポーラトランジスタに本発明を適用した具体例を
表し、シリコン支持基板２の上には、埋め込み絶縁層４
を介してｎ⁻型のＳＯＩ活性層６が設けられている。そ
して、このＳＯＩ活性層６の表面にｐ型ベース領域１０
が形成され、この内側に、ｎ^＋型エミッタ領域１２とｐ
^＋型ベース・コンタクト領域１４とがそれぞれ並列して
形成されている。また、これに隣接するＳＯＩ活性層６
の表面には、ｎ^＋型コレクタ領域１６が形成されてい
る。

【００３２】そして、これらそれぞれの領域に、エミッ
タ電極２２、ベース電極２４、コレクタ電極２６が接続
されている。また、このようなバイポーラトランジスタ
素子部は、素子分離溝３０によって、隣接する別の素子
部から絶縁分離されている。

【００３３】ここで、本発明においては、上記の如き構
成において、さらにｐ型ベース領域１０の直下に活性層
６よりもキャリア濃度が高いｎ型領域４０が設けられて
いる。ＳＯＩ活性層６のキャリア濃度は、トランジスタ
の耐圧維持のために低くする必要があり、このためにキ
ャリア濃度が１０^１５ｃｍ^−３程度のオーダのｎ⁻型と
することが望ましい。

【００３４】これに対して、本発明においては、このよ
うな活性層６よりも高いキャリア濃度を有するｎ型領域
４０を設ける。ｎ型領域４０のキャリア濃度は、例えば
１０ ^１６ｃｍ^−３のオーダとすることができる。このよ
うなｎ型領域４０を設けると、コレクタ電流の電流経路
の抵抗が低下し、素子のコレクタ抵抗を下げることがで
きる。

【００３５】しかも、本発明によれば、埋め込み絶縁層
４と活性層６との間にｎ型の埋め込み層導電層を設ける
必要がない。従って、そのような埋め込み導電層を設け
た場合に問題となる、素子容量の増加やプロセスの煩雑
化という問題も解消することができる。

【００３６】またさらに、このようなｎ型領域４０を設
けると、図１に例示したように、ベース領域１０の下の
狭い半導体層の導電率が上昇するため、コレクタ電流の
集中が緩和されてバイポーラトランジスタの電流能力を
改善することができる。

【００３７】図２は、本発明のバイポーラトランジスタ
におけるコレクタ電流と電流利得との関係を表すグラフ
図である。なお、同図には、図９に例示したバイポーラ
トランジスタの特性も比較例として併せて表した。図２
から分かるように、本発明によるバイポーラトランジス
タの電流能力は、ｎ型領域４０を設けない比較例と比べ
て改善されている。

【００３８】また、図３は、本発明のバイポーラトラン
ジスタにおけるエミッタ幅ａと電流能力の関係を表すグ
ラフ図である。エミッタ幅ａを２μｍとした場合より
も、２０μｍとした場合のほうが電流能力が向上してい
ることが分かる。これは、ｎ型領域４０を設けることに
よって、ベース領域１０の下におけるコレクタ電流の集
中を緩和し、電流を円滑に流すことができるようになる
からである。

【００３９】さて、本発明においては、コレクタ抵抗を
下げ、またエミッタからベース領域を経てコレクタに流
れる電子電流より円滑に流すためには、ｎ型領域４０の
キャリア濃度はできるだけ高いことが望ましい。しか
し、ｎ型領域４０のキャリア濃度を高くするとベース・
コレクタ間のｐｎ接合の形態が変化するために、トラン
ジスタの耐圧が低下するという問題が生ずる。

【００４０】そこで、本発明においては、ｎ型領域４０
のキャリア濃度に分布を設ける方法を用いるとが望まし
い。

【００４１】図４は、本発明のバイポーラトランジスタ
のｐ型ベース領域１０の付近の断面構造を表す模式図で
ある。同図に表したコレクタ電流の経路Ａ乃至Ｃにおけ
る抵抗成分を近づけるためには、ｎ型領域４０のキャリ
ア濃度を経路Ｃの側で、より高くすることが有効であ
る。

【００４２】図５は、ｎ型領域４０のキャリア濃度分布
を例示するグラフ図である。すなわち、同図の横軸は図
４におけるＸ方向の距離を表し、縦軸はｎ型領域４０の
キャリア濃度を表す。図５に例示したように、コレクタ
領域から遠ざかるにつれてｎ型領域４０のキャリア濃度
を高くすれば、電流経路をより均一に分散させることが
可能となる。

【００４３】ここで、具体的なキャリア濃度の分布とし
ては、図５に例示したように、キャリア濃度が距離に応
じて直線状に変化する分布（Ｐ１）でもよいし、また
は、キャリア濃度が距離に対して上に凸の分布（Ｐ
２）、あるいは上に凸の分布（Ｐ３）でもよい。これら
のいずれを用いるかは、実際の素子の構造パラメータに
応じて適宜決定することができる。

【００４４】また、図５に例示したＰ１乃至Ｐ３のよう
な濃度分布は、例えば、マスクを介して場所毎に異なる
ドーズ量をイオン注入することにより実現可能である。

【００４５】図６は、ｎ型領域４０のキャリア濃度分布
の別の具体例を表すグラフ図である。すなわち、同図の
横軸も図４におけるＸ方向の距離を表し、縦軸はｎ型領
域４０のキャリア濃度を表す。

【００４６】本具体例においては、エミッタ領域１２の
下ではキャリア濃度が高く、ベース・コンタクト領域１
４の下ではキャリア濃度が低くなるような分布が形成さ
れている。このように、エミッタ領域１２の下における
ｎ型領域４０のキャリア濃度を上げてやれば、より均一
に電流を流すことが可能となる。

【００４７】図６に例示した濃度分布も、マスクを介し
たイオン注入により実現可能である。

【００４８】一方、本発明においては、図５あるいは図
６に例示したキャリア濃度分布とは逆の傾向を有するキ
ャリア濃度分布を設けてもよい。

【００４９】図７は、ｎ型領域４０のキャリア濃度分布
の別の具体例を表すグラフ図である。すなわち、同図の
横軸も図４におけるＸ方向の距離を表し、縦軸はｎ型領
域４０のキャリア濃度を表す。

【００５０】本具体例においては、ｎ型領域４０のキャ
リア濃度は、コレクタ領域１６に近い側において高くな
るように設定されている。このようにすると、図４にお
いて電流経路Ａ乃至Ｃで表したようにエミッタ領域１２
から流れ出した電子電流がベース領域１０の下で合流し
た部分における抵抗を下げることができる点で効果的で
ある。

【００５１】一方、ｎ型領域４０は、ｐ型ベース領域１
０の直下全体に亘って形成する必要はない。

【００５２】図８は、ｎ型領域４０のもう１つの具体例
を表す模式図である。同図に例示した如く、ｎ型領域４
０は、エミッタ領域１２の下には設けず、ベース・コン
タクト領域１４の下のみに設けてもよい。このようにｎ
型領域４０を選択的に形成しても、コレクタ電流の電流
経路を確保し、コレクタ抵抗を下げる効果が得られる。

【００５３】以上、具体例を参照しつつ、本発明の実施
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。

【００５４】例えば、各具体例における各要素の寸法や
形状、導電型、不純物濃度、材料などについては、当業
者が公知の範囲から適宜選択して本発明と同様の作用効
果が得られるものも本発明の範囲に包含される。

【００５５】

【発明の効果】以上詳述したように、本発明によれば、
絶縁膜の上に形成したバイポーラトランジスタにおい
て、ｐ型ベース領域の直下に活性層よりもキャリア濃度
が高いｎ型領域を設けることによって、コレクタ抵抗を
下げ、電流能力も改善することができ、産業上のメリッ
トは多大である。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるバイポーラトラン
ジスタの断面構造を表す模式図である。

【図２】本発明のバイポーラトランジスタにおけるコレ
クタ電流と電流利得との関係を表すグラフ図である。

【図３】本発明のバイポーラトランジスタにおけるエミ
ッタ幅ａと電流能力の関係を表すグラフ図である。

【図４】本発明のバイポーラトランジスタのｐ型ベース
領域１０の付近の断面構造を表す模式図である。

【図５】ｎ型領域４０のキャリア濃度分布を例示するグ
ラフ図である。

【図６】ｎ型領域４０のキャリア濃度分布の別の具体例
を表すグラフ図である。

【図７】ｎ型領域４０のキャリア濃度分布の別の具体例
を表すグラフ図である。

【図８】ｎ型領域４０のもう１つの具体例を表す模式図
である。

【図９】ＳＯＩ基板上に形成したバイポーラトランジス
タの断面構造を表す模式図である。

【図１０】エピタキシャル基板上に形成した従来のバイ
ポーラトランジスタの断面構造を表す模式図である。

【図１１】図９のバイポーラトランジスタにおいてエミ
ッタ領域の幅に対する電流利得の関係を表すグラフ図で
ある。

【符号の説明】

２シリコン支持基板４絶縁層６活性層１０ベース領域１２エミッタ領域１４ベース・コンタクト領域１６コレクタ領域２２エミッタ電極２４ベース電極２６コレクタ電極３０素子分離溝４０ｎ型領域１０２シリコン支持基板１０４絶縁層１０６活性層１１０ベース領域１１２エミッタ領域１１４ベース・コンタクト領域１１６コレクタ領域１２２エミッタ領域１２４ベース電極１２６コレクタ電極１３０素子分離溝２０２基板２０４ｎ^＋型層２０６ｎ⁻型エピタキシャル層２１０ベース領域２１２エミッタ領域２１４ベース・コンタクト領域２１６コレクタ領域２２２エミッタ電極２２４ベース電極２２６コレクタ電極２３０ｎ^＋型領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村和敏神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者中川明夫神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内Ｆターム(参考） 5F003 AP01 AZ03 BA27 BC01 BC08 BG03 BP01

Claims

【特許請求の範囲】

【請求項１】絶縁層の上に設けられた第１導電型の活性
層の表面にエミッタ領域とベース領域とコレクタ領域と
が形成された半導体装置であって、前記活性層の内部に前記活性層よりもキャリア濃度が高
い第１導電型の導電領域を設け、前記エミッタ領域と前
記コレクタ領域との間に流れる電流が前記導電領域を介
して流れるようにしたことを特徴とする半導体装置。
【請求項２】絶縁層と、前記絶縁層の上に設けられた第１導電型の活性層と、前記活性層の表面に選択的に設けられた第２導電型のベ
ース領域と、前記ベース領域の表面に選択的に設けられた第１導電型
のエミッタ領域と、前記活性層の表面に前記ベース領域と離れて選択的に設
けられた第１導電型のコレクタ領域と、前記ベース領域の直下に設けられ前記活性層よりも高い
キャリア濃度を有する第１導電型の導電領域と、を備えたことを特徴とする半導体装置。
【請求項３】前記導電領域は、前記活性層の膜面に対し
て平行な方向に沿ってみた時に、前記コレクタ領域に相
対的に近い部分において相対的に高いキャリア濃度を有
することを特徴とする請求項１または２に記載の半導体
装置。
【請求項４】前記導電領域は、前記活性層の膜面に対し
て平行な方向に沿ってみた時に、前記コレクタ領域から
相対的に遠い部分において相対的に高いキャリア濃度を
有することを特徴とする請求項１または２に記載の半導
体装置。
【請求項５】前記導電領域は、前記ベース領域の直下に
おいて前記コレクタ領域に相対的に近い側に部分的に設
けられたことを特徴とする請求項１または２に記載の半
導体装置。