JP2003045325A - Manufacturing method of field emission type electron source - Google Patents

Manufacturing method of field emission type electron source

Info

Publication number
JP2003045325A
JP2003045325A JP2001225485A JP2001225485A JP2003045325A JP 2003045325 A JP2003045325 A JP 2003045325A JP 2001225485 A JP2001225485 A JP 2001225485A JP 2001225485 A JP2001225485 A JP 2001225485A JP 2003045325 A JP2003045325 A JP 2003045325A
Authority
JP
Japan
Prior art keywords
electron source
field emission
drift
manufacturing
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001225485A
Other languages
Japanese (ja)
Other versions
JP3772703B2 (en
Inventor
Takashi Hatai
崇 幡井
Takuya Komoda
卓哉 菰田
Koichi Aizawa
浩一 相澤
Yoshiaki Honda
由明 本多
Yoshifumi Watabe
祥文 渡部
Tsutomu Kunugibara
勉 櫟原
Toru Baba
徹 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001225485A priority Critical patent/JP3772703B2/en
Publication of JP2003045325A publication Critical patent/JP2003045325A/en
Application granted granted Critical
Publication of JP3772703B2 publication Critical patent/JP3772703B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a field emission type electron source which realizes easiness of manufacturing, high reliability and lower cost. SOLUTION: A structure as shown in Fig. (d) is obtained by a process of forming recessed portions 6c with a mask material layer 9 on the main surface of an conductive n-type silicon substrate 1 as a mask. Then, a structure as shown in Fig. (e) is obtained by depositing using a PCVD method silicon microcrystals of nanometer-size microparticles on the recessed portions 6c. Portions 5a in Fig. (e) are layers of microcrystals of silicon microcrystals filling the recessed portions 6c. A plurality of drift sections 6a are formed by an insulation layer forming process which forms a silicon oxide film as an insulation film on the surface of the silicone microcrystals forming a layer of microcrystals. Then, a structure as shown in Fig. (f) is obtained by forming a surface electrode 7 on a strong electric field drift sections 6 composed of drift sections 6a and heat radiation sections 6b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源の製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emission type electron source which emits an electron beam by field emission.

【0002】[0002]

【従来の技術】従来より、電界放射型電子源として、例
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な円錐状のエミッタチ
ップを多数配置した基板と、エミッタチップの先端部を
露出させる放射孔を有するとともにエミッタチップに対
して絶縁された形で配置されたゲート層とを備え、真空
中にてエミッタチップをゲート層に対して負極として高
電圧を印加することにより、エミッタチップの先端から
放射孔を通して電子線を放射するものである。
2. Description of the Related Art Conventionally, as a field emission type electron source, there is a so-called Spindt type electrode disclosed in, for example, US Pat. No. 3,665,241. This Spindt-type electrode has a substrate on which a large number of minute conical emitter chips are arranged, and a gate layer which has a radiation hole for exposing the tip end of the emitter chip and is arranged in a manner insulated from the emitter chip. By providing a high voltage with the emitter tip serving as a negative electrode with respect to the gate layer in a vacuum, an electron beam is emitted from the tip of the emitter tip through the emission hole.

【0003】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の円錐状のエミッタ
チップを精度良く構成することが難しく、例えば平面発
光装置やディスプレイなどへ応用する場合に大面積化が
難しいという問題があった。また、スピント型電極は、
電界がエミッタチップの先端に集中するので、エミッタ
チップの先端の周りの真空度が低くて残留ガスが存在す
るような場合、放射された電子によって残留ガスがプラ
スイオンにイオン化され、プラスイオンがエミッタチッ
プの先端に衝突するから、エミッタチップの先端がダメ
ージ(例えば、イオン衝撃による損傷)を受け、放射さ
れる電子の電流密度や効率などが不安定になったり、エ
ミッタチップの寿命が短くなってしまうという問題が生
じる。したがって、スピント型電極では、この種の問題
の発生を防ぐために、高真空(約10-5Pa〜約10-6
Pa)で使用する必要があり、コストが高くなるととも
に、取扱いが面倒になるという不具合があった。
However, the Spindt-type electrode has a complicated manufacturing process, and it is difficult to form a large number of conical emitter chips with high accuracy. For example, when the Spindt-type electrode is applied to a flat light emitting device or a display, the area of the Spindt type electrode becomes large. There was a problem that it was difficult. In addition, the Spindt-type electrode is
Since the electric field is concentrated on the tip of the emitter tip, when the vacuum around the tip of the emitter tip is low and residual gas exists, the emitted gas ionizes the residual gas into positive ions, and the positive ions Since it collides with the tip of the tip, the tip of the emitter tip is damaged (for example, damaged by ion bombardment), current density and efficiency of emitted electrons become unstable, and the life of the emitter tip is shortened. There is a problem that it will end up. Therefore, in the Spindt-type electrode, in order to prevent the occurrence of this kind of problem, a high vacuum (about 10 −5 Pa to about 10 −6) is used.
However, there is a problem that it is necessary to use it in Pa), the cost becomes high, and the handling becomes troublesome.

【0004】この種の不具合を改善するために、MIM
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放出効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
In order to improve this kind of problem, MIM
(Metal Insulator Metal) method and MOS (Metal Oxid)
A field emission electron source of the e Semiconductor) type has been proposed. The former is a plane-type field emission electron source having a laminated structure of metal-insulating film-metal and the latter metal-oxide film-semiconductor. However, in order to increase the electron emission efficiency (in order to emit many electrons) in this type of field emission electron source, it is necessary to reduce the film thickness of the insulating film and the oxide film. If the thickness of the insulating film or the oxide film is too thin, there is a risk of causing dielectric breakdown when a voltage is applied between the upper and lower electrodes of the laminated structure. There is a problem that the electron emission efficiency (drawing efficiency) cannot be made so high because there is a restriction on thinning of the insulating film and the oxide film.

【0005】これらに対し、電子の放出効率を高めるこ
とができる電界放射型電子源として、近年では、例えば
特開平8−250766号公報に開示されているよう
に、シリコン基板などの単結晶の半導体基板を用い、そ
の半導体基板の一表面を陽極酸化することにより多孔質
半導体層(ポーラスシリコン層)を形成して、その多孔
質半導体層上に金属薄膜(導電性薄膜)よりなる表面電
極を形成し、半導体基板と表面電極との間に電圧を印加
して電子を放射させるように構成した電界放射型電子源
(半導体冷電子放出素子)が提案されている。
On the other hand, as a field emission type electron source capable of improving electron emission efficiency, a single crystal semiconductor such as a silicon substrate has recently been disclosed in, for example, Japanese Patent Laid-Open No. 8-250766. Using a substrate, one surface of the semiconductor substrate is anodized to form a porous semiconductor layer (porous silicon layer), and a surface electrode made of a metal thin film (conductive thin film) is formed on the porous semiconductor layer. Then, a field emission type electron source (semiconductor cold electron emission device) configured to apply a voltage between a semiconductor substrate and a surface electrode to emit electrons has been proposed.

【0006】しかしながら、上述の特開平8−2507
66号公報に記載の電界放射型電子源では、電子放出時
にいわゆるポッピング現象が生じやすく、放出電子量に
むらが起こりやすいので、平面発光装置やディスプレイ
装置などに応用すると、発光むらができてしまうという
不具合がある。
However, the above-mentioned Japanese Patent Laid-Open No. 8-2507
In the field emission electron source described in Japanese Patent Publication No. 66, a so-called popping phenomenon is likely to occur at the time of electron emission, and the amount of emitted electrons is likely to be uneven. There is a problem called.

【0007】そこで、本願発明者らは、特願平10−2
72340号、特願平10−272342号において、
導電性基板と金属薄膜(表面電極)との間に介在し導電
性基板から注入された電子がドリフトする強電界ドリフ
ト層を酸化した多孔質多結晶シリコン層により構成した
電界放射型電子源を提案した。この電界放射型電子源1
0’は、例えば、図9に示すように、導電性基板たるn
形シリコン基板1の主表面側に酸化した多孔質多結晶シ
リコン層よりなる強電界ドリフト層6”が形成され、強
電界ドリフト層6”上に金属薄膜よりなる表面電極7が
形成され、n形シリコン基板1の裏面にオーミック電極
2が形成されている。なお、図9に示す例では、n形シ
リコン基板1と強電界ドリフト層6”との間にノンドー
プの多結晶シリコン層3を介在させてあるが、多結晶シ
リコン層3を介在させずにn形シリコン基板上に強電界
ドリフト層6”を形成した構成も提案されている。
Therefore, the inventors of the present application filed Japanese Patent Application No. 10-2.
No. 72340 and Japanese Patent Application No. 10-272342,
We propose a field emission electron source composed of a porous polycrystalline silicon layer obtained by oxidizing a strong electric field drift layer in which electrons injected from the conductive substrate drift between the conductive substrate and a metal thin film (surface electrode). did. This field emission electron source 1
0'is a conductive substrate n as shown in FIG.
A strong electric field drift layer 6 ″ made of an oxidized porous polycrystalline silicon layer is formed on the main surface side of the shaped silicon substrate 1, and a surface electrode 7 made of a metal thin film is formed on the strong electric field drift layer 6 ″. An ohmic electrode 2 is formed on the back surface of the silicon substrate 1. Although the non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6 ″ in the example shown in FIG. A configuration in which a strong electric field drift layer 6 ″ is formed on a silicon substrate is also proposed.

【0008】図9に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7をn形シリ
コン基板1(オーミック電極2)に対して高電位側(正
極)となるように表面電極7とn形シリコン基板1との
間に直流電圧Vpsを印加するとともに、コレクタ電極2
1が表面電極7に対して高電位側となるようにコレクタ
電極21と表面電極7との間に直流電圧Vcを印加す
る。各直流電圧Vps,Vcを適宜に設定すれば、n形シ
リコン基板1から注入された電子が強電界ドリフト層
6”をドリフトし表面電極7を通して放出される(な
お、図9中の一点鎖線は表面電極7を通して放出された
電子e-の流れを示す)。表面電極7には仕事関数の小
さな材料(例えば、金)が採用され、表面電極7の膜厚
は10nm〜15nm程度に設定されている。
A field emission type electron source 10 'having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and the surface electrode 7 is placed in a vacuum state between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the n-type silicon substrate 1 so that the electrode 2) is on the higher potential side (positive electrode), and the collector electrode 2
A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that 1 is on the high potential side with respect to the surface electrode 7. If the DC voltages Vps and Vc are appropriately set, the electrons injected from the n-type silicon substrate 1 drift in the strong electric field drift layer 6 ″ and are emitted through the surface electrode 7 (note that the chain line in FIG. A flow of electrons e emitted through the surface electrode 7 is shown.) A material having a small work function (for example, gold) is adopted for the surface electrode 7, and the film thickness of the surface electrode 7 is set to about 10 nm to 15 nm. There is.

【0009】上述の構成を有する電界放射型電子源1
0’では、表面電極7とオーミック電極2との間に流れ
る電流をダイオード電流Ipsと呼び、コレクタ電極21
と表面電極7との間に流れる電流をエミッション電流
(放出電子電流)Ieと呼ぶことにすれば(図9参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率が高
くなる。なお、この電界放射型電子源10’では、表面
電極7とオーミック電極2との間に印加する直流電圧V
psを10〜20V程度の低電圧としても電子を放出させ
ることができる。
A field emission type electron source 1 having the above-mentioned structure.
At 0 ′, the current flowing between the surface electrode 7 and the ohmic electrode 2 is called the diode current Ips, and the collector electrode 21
If the current flowing between the surface electrode 7 and the surface electrode 7 is called an emission current (emission electron current) Ie (see FIG. 9), the emission current I with respect to the diode current Ips
The larger the ratio of e (= Ie / Ips), the higher the electron emission efficiency. In the field emission electron source 10 ′, the DC voltage V applied between the surface electrode 7 and the ohmic electrode 2
The electrons can be emitted even when ps is set to a low voltage of about 10 to 20V.

【0010】この電界放射型電子源10’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。
In this field emission type electron source 10 ', the degree of vacuum dependence of electron emission characteristics is small, and the popping phenomenon does not occur during electron emission, and electrons can be emitted stably with high electron emission efficiency.

【0011】上述の電界放射型電子源10’では、強電
界ドリフト層6”が、導電性基板たるn形シリコン基板
1上にノンドープの多結晶シリコン層を堆積させた後
に、該多結晶シリコン層を陽極酸化処理にて多孔質化
し、多孔質化された多結晶シリコン層(多孔質多結晶シ
リコン層)を急速加熱法によって例えば900℃の温度
で酸化することにより形成されている。ここにおいて、
陽極酸化処理に用いる電解液としては、フッ化水素水溶
液とエタノールとを略1:1で混合した液を用いてい
る。また、急速加熱法によって酸化する工程では、ラン
プアニール装置を用い、基板温度を乾燥酸素中で室温か
ら900℃まで上昇させた後、基板温度を900℃で1
時間維持することで酸化し、その後、基板温度を室温ま
で下降させている。
In the above-described field emission electron source 10 ', the strong field drift layer 6 "is formed by depositing a non-doped polycrystalline silicon layer on the n-type silicon substrate 1 which is a conductive substrate, and then depositing the polycrystalline silicon layer. Is formed by anodic oxidation treatment, and the polycrystallized silicon layer (porous polycrystallized silicon layer) which has been made porous is oxidized at a temperature of, for example, 900 ° C. by a rapid heating method.
As the electrolytic solution used for the anodizing treatment, a solution prepared by mixing an aqueous solution of hydrogen fluoride and ethanol at a ratio of about 1: 1 is used. Further, in the step of oxidizing by the rapid heating method, a lamp annealing apparatus is used and the substrate temperature is raised from room temperature to 900 ° C. in dry oxygen, and then the substrate temperature is set to 900 ° C.
It is oxidized by maintaining it for a time, and then the substrate temperature is lowered to room temperature.

【0012】上述のようにして形成された強電界ドリフ
ト層6”は、図10に示すように、少なくとも、柱状の
多結晶シリコンのグレイン51と、グレイン51の表面
に形成された薄いシリコン酸化膜52と、グレイン51
間に介在するナノメータオーダのシリコン微結晶63
と、シリコン微結晶63の表面に形成され当該シリコン
微結晶63の結晶粒径よりも小さな膜厚の酸化膜である
シリコン酸化膜64とから構成されると考えられる。す
なわち、強電界ドリフト層6”は、陽極酸化処理を行う
前の多結晶シリコン層に含まれていた各グレインの表面
が多孔質化し各グレインの中心部分では結晶状態が維持
されているものと考えられる。したがって、強電界ドリ
フト層6”に印加された電界の大部分はシリコン酸化膜
64に集中的にかかり、注入された電子はシリコン酸化
膜64にかかっている強電界により加速されグレイン5
1間を表面に向かって図10中の矢印の向き(図10の
上方向)へドリフトするので、電子放出効率を向上させ
ることができる。強電界ドリフト層6’の表面に到達し
た電子はホットエレクトロンであると考えられ、表面電
極7を容易にトンネルし真空中に放出される。ところ
で、上述の電界放射型電子源10’では、ポッピングノ
イズが発生せずに高い電子放出効率で安定して電子を放
出することができるが、これは動作時に強電界ドリフト
層6”に発生した熱がグレイン51を通して外部へ放熱
されることで温度上昇が抑制されるからであると考えら
れる。
As shown in FIG. 10, the strong electric field drift layer 6 ″ formed as described above has at least a columnar polycrystalline silicon grain 51 and a thin silicon oxide film formed on the surface of the grain 51. 52 and grain 51
Intervening nanometer-order silicon microcrystals 63
And a silicon oxide film 64 which is an oxide film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. That is, in the strong electric field drift layer 6 ″, it is considered that the surface of each grain contained in the polycrystalline silicon layer before the anodization treatment is made porous and the crystalline state is maintained in the central portion of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 ″ is concentrated on the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field applied to the silicon oxide film 64 and the grains 5
1 drifts toward the surface in the direction of the arrow in FIG. 10 (upward direction in FIG. 10), so that the electron emission efficiency can be improved. The electrons that have reached the surface of the strong electric field drift layer 6 ′ are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum. By the way, in the above-mentioned field emission electron source 10 ′, it is possible to stably emit electrons with high electron emission efficiency without generating popping noise, but this is generated in the strong electric field drift layer 6 ″ during operation. It is considered that this is because the heat is radiated to the outside through the grain 51 and the temperature rise is suppressed.

【0013】上述の電界放射型電子源10’では、導電
性基板としてn形シリコン基板を用いているが、図11
に示すように、ガラス基板からなる絶縁性基板11の一
表面に導電性層12を形成したものを用いた電界放射型
電子源10”も提案されている。ここに、上述の電界放
射型電子源10’と同様の構成要素には同一の符号を付
して説明を省略する。
In the above-mentioned field emission type electron source 10 ', an n-type silicon substrate is used as a conductive substrate.
As shown in FIG. 1, a field emission electron source 10 ″ using a conductive substrate 12 formed on one surface of an insulating substrate 11 made of a glass substrate has also been proposed. The same components as those of the source 10 'are designated by the same reference numerals and the description thereof will be omitted.

【0014】図11に示す構成の電界放射型電子源1
0”から電子を放出させるには、表面電極7に対向配置
されたコレクタ電極21を設け、表面電極7とコレクタ
電極21との間を真空とした状態で、表面電極7が導電
性層12に対して高電位側(正極)となるように表面電
極7と導電性層12との間に直流電圧Vpsを印加すると
ともに、コレクタ電極21が表面電極7に対して高電位
側となるようにコレクタ電極21と表面電極7との間に
直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜
に設定すれば、導電性層12から注入された電子が強電
界ドリフト層6”をドリフトし表面電極7を通して放出
される(なお、図11中の一点鎖線は表面電極7を通し
て放出された電子e-の流れを示す。) 上述の構成を有する電界放射型電子源10”では、表面
電極7と導電性層12との間に流れる電流をダイオード
電流Ipsと呼び、コレクタ電極21と表面電極7との間
に流れる電流をエミッション電流(放出電子電流)Ie
と呼ぶことにすれば(図11参照)、ダイオード電流I
psに対するエミッション電流Ieの比率(=Ie/Ips)
が大きいほど電子放出効率が高くなる。なお、この電界
放射型電子源10”では、表面電極7と導電性層12と
の間に印加する直流電圧Vpsを10〜20V程度の低電
圧としても電子を放出させることができる。
A field emission type electron source 1 having the structure shown in FIG.
In order to emit electrons from 0 ″, the collector electrode 21 arranged opposite to the surface electrode 7 is provided, and the surface electrode 7 is formed on the conductive layer 12 with a vacuum between the surface electrode 7 and the collector electrode 21. On the other hand, a DC voltage Vps is applied between the surface electrode 7 and the conductive layer 12 so as to be on the high potential side (positive electrode), and the collector electrode 21 is on the high potential side with respect to the surface electrode 7. A DC voltage Vc is applied between the electrode 21 and the surface electrode 7. By appropriately setting each DC voltage Vps, Vc, the electrons injected from the conductive layer 12 drift in the strong electric field drift layer 6 "and the surface Emitted through the electrode 7 (note that the chain line in FIG. 11 indicates the flow of the electrons e emitted through the surface electrode 7). In the field emission electron source 10 ″ having the above-mentioned configuration, Flow between the conductive layer 12 The current flowing between the collector electrode 21 and the surface electrode 7 is called an emission current (emission electron current) Ie.
(Refer to FIG. 11), the diode current I
Ratio of emission current Ie to ps (= Ie / Ips)
Is larger, the electron emission efficiency is higher. The field emission electron source 10 ″ can emit electrons even when the DC voltage Vps applied between the surface electrode 7 and the conductive layer 12 is a low voltage of about 10 to 20V.

【0015】しかしながら、陽極酸化処理を利用して強
電界ドリフト層6”を形成した電界放射型電子源1
0’,10”は、陽極酸化処理がウェットプロセスであ
って多孔質化された領域の厚みやシリコン微結晶のサイ
ズや分布が面内で不均一になってしまい、結果的に強電
界ドリフト層6”中のシリコン微結晶63のサイズや分
布が不均一になってしまうので、電子放出特性(エミッ
ション電流の電流密度、電子放出効率など)に面内分布
が生じたり、局所的に欠陥が生じたりして絶縁破壊が起
こり寿命が短くなってしまうという不具合や面内均一性
の点で大面積化が難しいという不具合があった。
However, the field emission type electron source 1 in which the strong electric field drift layer 6 "is formed by utilizing the anodic oxidation treatment.
0 ′ and 10 ″ are the anodizing process being a wet process and the thickness of the porous region and the size and distribution of the silicon microcrystals become non-uniform in the plane, resulting in the strong electric field drift layer. Since the size and distribution of the silicon microcrystals 63 in 6 "become non-uniform, an in-plane distribution is generated in the electron emission characteristics (current density of emission current, electron emission efficiency, etc.) or a local defect occurs. As a result, dielectric breakdown occurs and the life is shortened, and it is difficult to increase the area in terms of in-plane uniformity.

【0016】これに対して、陽極酸化処理を利用せずに
製造でき且つ電子放出時にポッピングが起こるのを抑制
できる電界放射型電子源として図12に示す構成のもの
が提案されている(特開2001−68012号公
報)。図12に示す構成の電界放射型電子源は、導電性
基板であるn形シリコン基板1の一表面側に形成された
強電界ドリフト部6’を備えており、強電界ドリフト部
6’が、高熱伝導性を有する放熱部6b’と、埋込穴6
c’に充填されたナノメータサイズの多数の導電性微粒
子および各導電性微粒子を覆う絶縁膜を含むドリフト部
6a’とで構成されている。この電界放射型電子源で
は、強電界ドリフト部6’のうちドリフト部6a’に注
入された電子がドリフト部6a’をドリフトし表面電極
7を通して放出される。
On the other hand, a field emission type electron source having a structure shown in FIG. 12 has been proposed which can be manufactured without utilizing the anodizing process and which can suppress the occurrence of popping at the time of electron emission (Japanese Patent Application Laid-Open No. 2000-242242). 2001-68012). The field emission electron source having the configuration shown in FIG. 12 includes a strong electric field drift portion 6 ′ formed on one surface side of the n-type silicon substrate 1 which is a conductive substrate, and the strong electric field drift portion 6 ′ is The heat dissipation portion 6b 'having high thermal conductivity and the embedding hole 6
The drift portion 6a 'includes a large number of nanometer-sized conductive fine particles filled in c'and an insulating film covering each conductive fine particle. In this field emission electron source, the electrons injected into the drift portion 6a ′ of the strong electric field drift portion 6 ′ drift in the drift portion 6a ′ and are emitted through the surface electrode 7.

【0017】ところで、図12に示す構成の電界放射型
電子源における強電界ドリフト部6’は、n形シリコン
基板1の一表面側にエッチング工程にて埋込穴6c’を
形成することで放熱部6b’を形成し、その後、表面が
絶縁膜により覆われた導電性微粒子を有機溶剤などの溶
媒中に分散させてスピンコートにより埋込穴6c’に充
填した後、溶媒を乾燥除去することによりドリフト部6
a’を形成している。
By the way, the strong electric field drift portion 6'in the field emission type electron source having the structure shown in FIG. 12 radiates heat by forming an embedded hole 6c 'on one surface side of the n-type silicon substrate 1 by an etching process. Forming the portion 6b ′, and then dispersing conductive fine particles whose surface is covered with an insulating film in a solvent such as an organic solvent and filling the embedded hole 6c ′ by spin coating, and then removing the solvent by drying. Drift part 6
a'is formed.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、上述の
図12に示した構成の電界放射型電子源の製造方法で
は、ドリフト部6a’の膜厚が溶液(表面が絶縁膜によ
り覆われた導電性微粒子を有機溶媒に分散させた溶液)
の粘度やスピンコートする際の回転速度などで決まるの
で、ドリフト部6a’の膜厚を成膜時間などの制御しや
すいプロセスパラメータで管理することができず、しか
も、溶媒を除去乾燥すると膜厚がやや薄くなるので、そ
の分を考慮して充填する必要があり、ドリフト部6a’
の膜厚の制御が難しく、素子毎の特性のばらつきが大き
くなって歩留まりが低下し、結果的に低コスト化が難し
くなってしまうという不具合があった。
However, in the method of manufacturing the field emission electron source having the structure shown in FIG. 12, the drift portion 6a 'has a film thickness of a solution (a conductive surface whose surface is covered with an insulating film). A solution in which fine particles are dispersed in an organic solvent)
The film thickness of the drift portion 6a ′ cannot be controlled by process parameters such as film formation time that are easy to control, because it is determined by the viscosity of the film and the rotation speed during spin coating. Since it becomes slightly thin, it is necessary to fill it in consideration of that amount.
It is difficult to control the film thickness of the device, the characteristics of each device vary greatly, the yield decreases, and as a result, it becomes difficult to reduce the cost.

【0019】また、上記溶液をスピンコートした際に表
面張力の影響でn形シリコン基板1の中央部に形成され
ている埋込穴6c’と周辺部に形成されている埋込穴6
c’とで上記溶液の充填量に差が生じるので、電子放出
量(エミッション電流の電流密度)や電子放出効率が面
内でばらついてしまい、ディスプレイなどの電子源とし
て応用した場合に画面内で輝度がばらついてしまうとい
う不具合があった。
Further, when the above solution is spin-coated, due to the effect of surface tension, the embedding hole 6c 'formed in the central portion of the n-type silicon substrate 1 and the embedding hole 6 formed in the peripheral portion thereof.
Since the filling amount of the above solution differs from that of c ′, the electron emission amount (current density of emission current) and electron emission efficiency vary within the plane, and when applied as an electron source for a display, etc. There was a problem that the brightness varied.

【0020】また、導電性微粒子の表面を膜厚が薄く且
つ均一な絶縁膜で覆うのが難しく、製造が難しいという
不具合があった。
Further, it is difficult to cover the surface of the conductive fine particles with a thin and uniform insulating film, which causes a problem that the manufacturing is difficult.

【0021】本発明は上記事由に鑑みて為されたもので
あり、その目的は、製造が容易であり且つ信頼性が高く
低コスト化が可能な電界放射型電子源の製造方法を提供
することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing a field emission electron source which is easy to manufacture, has high reliability, and can be manufactured at low cost. It is in.

【0022】[0022]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、導電性基板と、導電性基板の一
表面側に形成された強電界ドリフト部と、強電界ドリフ
ト部上に形成された表面電極とを備え、強電界ドリフト
部が、導電性基板の厚み方向に沿った凹部が形成され高
熱伝導性を有する放熱部と、凹部に充実されたナノメー
タオーダの多数の微粒子および各微粒子それぞれの表面
を覆う多数の絶縁膜を含むドリフト部とからなり、表面
電極を導電性基板に対して正極として直流電圧を印加す
ることにより導電性基板から注入された電子がドリフト
部をドリフトし表面電極を通して放出される電界放射型
電子源の製造方法であって、導電性基板の一表面側に凹
部を形成する加工工程と、凹部に多数の微粒子を堆積さ
せる堆積工程と、凹部に堆積された各微粒子それぞれの
表面に絶縁膜を形成する絶縁膜形成工程とを備えること
を特徴とし、薄膜形成技術を用いてナノメータサイズの
多数の微粒子を凹部に堆積させることができるので、陽
極酸化処理やスピンコートなどの工程を行うことなく凹
部に微粒子を充填することができ、ドリフト部の膜厚制
御が容易になり、凹部に堆積された各微粒子の表面に絶
縁膜を絶縁膜形成工程にて形成するので、従来のように
あらかじめ微粒子の表面に絶縁膜を形成しておく場合に
比べて絶縁膜を比較的容易に形成することができ、製造
が容易であり且つ信頼性が高く低コスト化が可能な電界
放射型電子源を提供することができる。
In order to achieve the above-mentioned object, the invention of claim 1 is a conductive substrate, a strong electric field drift portion formed on one surface side of the conductive substrate, and a strong electric field drift portion. A high electric field drift part having a surface electrode formed on the upper part, a heat dissipation part having a high thermal conductivity in which a recess is formed along the thickness direction of the conductive substrate, and a large number of nanometer-order fine particles filled in the recess. And a drift portion including a large number of insulating films covering the surfaces of the respective fine particles. Electrons injected from the conductive substrate are applied to the drift portion by applying a DC voltage with the surface electrode serving as a positive electrode with respect to the conductive substrate. A method of manufacturing a field emission electron source that drifts and is emitted through a surface electrode, comprising a processing step of forming a recess on one surface side of a conductive substrate, and a deposition step of depositing a large number of fine particles in the recess, Characterized in that it comprises an insulating film forming step of forming an insulating film on the surface of each of the fine particles deposited in the portion, because it is possible to deposit a large number of nanometer-sized fine particles in the recess using a thin film forming technique, Fine particles can be filled in the recesses without performing processes such as anodic oxidation treatment and spin coating, which makes it easy to control the film thickness in the drift portion and forms an insulating film on the surface of each fine particle deposited in the recesses. Since it is formed in the process, the insulating film can be formed relatively easily as compared with the conventional case where the insulating film is formed on the surface of the fine particles in advance, and the manufacturing is easy and the reliability is high. It is possible to provide a field emission electron source capable of cost reduction.

【0023】請求項2の発明は、請求項1の発明におい
て、前記微粒子は、ナノクリスタルSi若しくはナノク
リスタルSiCからなるので、前記微粒子を形成するた
めの原料として一般的な半導体製造プロセスにおいて広
く用いられている材料を採用することができ、低コスト
を図れる。
According to the invention of claim 2, in the invention of claim 1, since the fine particles are made of nanocrystal Si or nanocrystal SiC, they are widely used as a raw material for forming the fine particles in a general semiconductor manufacturing process. The materials used can be adopted, and the cost can be reduced.

【0024】請求項3の発明は、請求項1または請求項
2の発明において、前記堆積工程は、プラズマCVD
法、ECR−CVD法、クラスタビーム法から選択され
る方法により前記微粒子を堆積させるので、前記堆積工
程における成膜時のパワー、ガス流量、ガス圧力などの
プロセスパラメータを制御することで、ナノメータサイ
ズの微粒子を容易に得ることができる。
According to a third aspect of the invention, in the first or second aspect of the invention, the deposition step is plasma CVD.
Method, ECR-CVD method, or cluster beam method, the fine particles are deposited. Therefore, by controlling process parameters such as power, gas flow rate, and gas pressure at the time of film formation in the deposition step, nanometer size The fine particles of can be easily obtained.

【0025】請求項4の発明は、請求項1ないし請求項
3の発明において、前記ドリフト部の厚さが2μmを超
えないので、前記ドリフト部へ注入された電子の散乱を
比較的少なくすることができ、電子放出量が多くなるか
ら、エミッション電流を増加させることができる。
According to the invention of claim 4, in the invention of claims 1 to 3, since the thickness of the drift portion does not exceed 2 μm, scattering of electrons injected into the drift portion is relatively small. As a result, the electron emission amount is increased, so that the emission current can be increased.

【0026】請求項5の発明は、請求項1ないし請求項
4の発明において、前記ドリフト部が第1のサイズの微
粒子を含む第1微粒子層と第2のサイズの微粒子を含む
第2微粒子層とが交互に積層された構造を有し、前記堆
積工程は、第1微粒子層と第2微粒子層とを交互に形成
するので、第1微粒子層と第2微粒子層とのうちサイズ
の大きい微粒子を含む方が等価的に電極の役割を果た
し、前記ドリフト部全体に均一に電界がかかるため、電
子放出効率が向上する。
According to a fifth aspect of the invention, in the first to fourth aspects of the invention, the drift portion includes a first fine particle layer containing fine particles of a first size and a second fine particle layer containing fine particles of a second size. In the deposition step, the first fine particle layer and the second fine particle layer are alternately formed, so that the fine particle having the largest size of the first fine particle layer and the second fine particle layer is formed. Inclusively acts as an electrode equivalently, and an electric field is uniformly applied to the entire drift portion, so that the electron emission efficiency is improved.

【0027】請求項6の発明は、請求項1ないし請求項
5の発明において、前記加工工程は、反応性イオンエッ
チング法、電子ビーム加工法、サンドブラスト加工法、
スタンプ法から選択される方法により前記凹部を形成す
るので、前記凹部をサブμmオーダの加工精度で形成す
ることができる。
According to a sixth aspect of the present invention, in the first to fifth aspects of the invention, the processing step is a reactive ion etching method, an electron beam processing method, a sandblast processing method,
Since the recess is formed by a method selected from the stamping method, the recess can be formed with a processing accuracy on the order of sub-μm.

【0028】請求項7の発明は、請求項1ないし請求項
6の発明において、前記導電性基板は、単結晶Si、多
結晶Si、アモルファスSi、単結晶SiC、多結晶S
iC、アモルファスSiCから選択されるので、前記導
電性基板に前記凹部を容易に且つ加工精度良く形成する
ことができる。
According to a seventh aspect of the invention, in the first to sixth aspects of the invention, the conductive substrate is single crystal Si, polycrystalline Si, amorphous Si, single crystal SiC, or polycrystalline S.
Since it is selected from iC and amorphous SiC, the recess can be easily formed in the conductive substrate with high processing accuracy.

【0029】請求項8の発明は、請求項1ないし請求項
7の発明において、前記絶縁膜が酸化膜であって、前記
絶縁膜形成工程は、電解液中において電気化学的に酸化
する工程であるので、絶縁膜を熱酸化により形成する場
合に比べて低温で絶縁膜を形成することが可能となり、
プロセス温度が低温になって前記導電性基板の材料の制
約が少なくなり、大面積化および低コスト化が容易にな
る。
According to an eighth aspect of the invention, in the first to seventh aspects of the invention, the insulating film is an oxide film, and the insulating film forming step is a step of electrochemically oxidizing in an electrolytic solution. Therefore, it becomes possible to form the insulating film at a lower temperature than the case where the insulating film is formed by thermal oxidation.
Since the process temperature becomes low, restrictions on the material of the conductive substrate are reduced, and it is easy to increase the area and cost.

【0030】請求項9の発明は、導電性基板と、導電性
基板の一表面側に形成された強電界ドリフト部と、強電
界ドリフト部上に形成された表面電極とを備え、強電界
ドリフト部が、導電性基板の厚み方向に沿った凹部が形
成され高熱伝導性を有する放熱部と、凹部に充実された
ナノメータオーダの多数の微粒子および各微粒子それぞ
れの表面を覆う酸化膜若しくは窒化膜若しくは酸窒化膜
よりなる絶縁膜を含むドリフト部とからなり、表面電極
を導電性基板に対して正極として直流電圧を印加するこ
とにより導電性基板から注入された電子がドリフト部を
ドリフトし表面電極を通して放出される電界放射型電子
源の製造方法であって、導電性基板の一表面側に凹部を
形成する加工工程と、酸化種若しくは窒化種若しくは酸
化種と窒化種とを含む雰囲気中で前記微粒子を凹部に堆
積させる堆積工程とを備えることを特徴とし、薄膜形成
技術を利用して表面が絶縁膜により覆われたナノメータ
サイズの多数の微粒子を凹部に堆積させることができる
ので、陽極酸化処理やスピンコートなどの工程を行うこ
となく凹部に表面が絶縁膜で覆われた微粒子を充填する
ことができ、ドリフト部の膜厚制御が容易になり、従来
のようにあらかじめ微粒子の表面に絶縁膜を形成してお
く場合に比べて絶縁膜を比較的容易に形成することがで
き、製造が容易であり且つ信頼性が高く低コスト化が可
能な電界放射型電子源を提供することができる。しか
も、堆積工程の後に酸化工程若しくは窒化工程若しくは
酸窒化工程のような絶縁膜形成工程を行う場合に比べて
工程数を削減でき、歩留まり向上につながり低コスト化
を図れ、また、強電界ドリフト部内での絶縁膜の膜厚の
ばらつきを小さくできるとともに、膜質を向上でき、エ
ミッション特性の面内ばらつきを少なくできる。
The invention of claim 9 comprises a conductive substrate, a strong electric field drift portion formed on one surface side of the conductive substrate, and a surface electrode formed on the strong electric field drift portion. A heat-dissipating portion having a high thermal conductivity in which a concave portion is formed along the thickness direction of the conductive substrate, a large number of nanometer-order fine particles filled in the concave portion, and an oxide film or a nitride film covering the surface of each fine particle. A drift portion including an insulating film made of an oxynitride film is used.By applying a DC voltage with the surface electrode serving as a positive electrode with respect to the conductive substrate, electrons injected from the conductive substrate drift in the drift portion and pass through the surface electrode. A method of manufacturing a field emission electron source to be emitted, comprising a processing step of forming a recess on one surface side of a conductive substrate, and an oxidizing species or a nitriding species or an oxidizing species and a nitriding species. And a deposition step of depositing the fine particles in the recesses in an ambient atmosphere, wherein a large number of nanometer-sized fine particles whose surfaces are covered with an insulating film can be deposited in the recesses using a thin film forming technique. Therefore, it is possible to fill the concave portion with the fine particles whose surface is covered with the insulating film without performing a process such as anodizing treatment or spin coating, which facilitates the control of the film thickness of the drift portion, and the fine particles are not required in advance as in the conventional case. Provided is a field emission type electron source capable of forming an insulating film relatively easily as compared with the case where the insulating film is formed on the surface of the substrate, being easy to manufacture, having high reliability, and being capable of cost reduction. can do. In addition, the number of steps can be reduced as compared with the case where an insulating film forming step such as an oxidizing step, a nitriding step, or an oxynitriding step is performed after the deposition step, which leads to an improvement in yield and cost reduction. It is possible to reduce the variation in the film thickness of the insulating film, improve the film quality, and reduce the in-plane variation in the emission characteristics.

【0031】請求項10の発明は、請求項1ないし請求
項9の発明において、前記強電界ドリフト部は、前記ド
リフト部の表面とドリフト部周囲の表面とが同一面上に
揃っているので、前記強電界ドリフト部上の前記表面電
極の断線を防ぐことができ、信頼性が向上する。
According to a tenth aspect of the invention, in the first to ninth aspects of the invention, the surface of the drift portion and the surface around the drift portion of the strong electric field drift portion are flush with each other. The disconnection of the surface electrode on the strong electric field drift portion can be prevented, and the reliability is improved.

【0032】[0032]

【発明の実施の形態】(実施形態1)図4(a)に本実
施形態の電界放射型電子源10の概略構成図を、図1に
電界放射型電子源10の製造方法を説明するための主要
工程断面図を示す。なお、本実施形態では、導電性基板
として抵抗率が導体の抵抗率に比較的近い単結晶のn形
シリコン基板1(例えば、抵抗率が略0.1Ωcmの
(100)基板)を用いている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIG. 4A shows a schematic configuration diagram of a field emission electron source 10 of the present embodiment, and FIG. 1 illustrates a method of manufacturing the field emission electron source 10. The main process sectional drawing of is shown. In this embodiment, a single crystal n-type silicon substrate 1 (for example, a (100) substrate having a resistivity of approximately 0.1 Ωcm) having a resistivity relatively close to that of a conductor is used as the conductive substrate. .

【0033】本実施形態の電界放射型電子源10は、図
4(a)に示すように、n形シリコン基板1の主表面側
(一表面側)に強電界ドリフト部6が形成され、強電界
ドリフト部6上に導電性薄膜(例えば、金薄膜)よりな
る表面電極7が形成されている。また、n形シリコン基
板1の裏面にはオーミック電極2が形成されている。
In the field emission electron source 10 of the present embodiment, as shown in FIG. 4A, the strong electric field drift portion 6 is formed on the main surface side (one surface side) of the n-type silicon substrate 1 and the strong electric field drift portion 6 is formed. A surface electrode 7 made of a conductive thin film (for example, a gold thin film) is formed on the electric field drift portion 6. An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1.

【0034】この電界放射型電子源10では、表面電極
7を真空中に配置するとともに表面電極7に対向してコ
レクタ電極(図示せず)を配置し、表面電極7をオーミ
ック電極2に対して正極として直流電圧を印加するとと
もに、コレクタ電極を表面電極7に対して正極として直
流電圧を印加することにより、n形シリコン基板1から
強電界ドリフト部6へ注入された電子が強電界ドリフト
部6をドリフトし表面電極7を通して放出される。ここ
において、図9に示した従来例同様、表面電極7とオー
ミック電極2との間に流れる電流をダイオード電流と呼
び、コレクタ電極と表面電極7との間に流れる電流をエ
ミッション電流と呼ぶことにすれば、ダイオード電流に
対するエミッション電流の比率が大きいほど電子放出効
率が高くなる。なお、本実施形態の電界放射型電子源1
0では、表面電極7とオーミック電極2との間の直流電
圧を10〜20V程度の低電圧としても電子を放出させ
ることができる。
In this field emission type electron source 10, the surface electrode 7 is arranged in a vacuum, and a collector electrode (not shown) is arranged so as to face the surface electrode 7 and the surface electrode 7 is arranged with respect to the ohmic electrode 2. Electrons injected from the n-type silicon substrate 1 into the strong electric field drift portion 6 are applied by applying a direct current voltage as the positive electrode and a direct current voltage with the collector electrode to the surface electrode 7 as the positive electrode. And is emitted through the surface electrode 7. Here, as in the conventional example shown in FIG. 9, the current flowing between the surface electrode 7 and the ohmic electrode 2 is called a diode current, and the current flowing between the collector electrode and the surface electrode 7 is called an emission current. Then, the larger the ratio of the emission current to the diode current, the higher the electron emission efficiency. The field emission electron source 1 of the present embodiment
At 0, electrons can be emitted even if the DC voltage between the surface electrode 7 and the ohmic electrode 2 is set to a low voltage of about 10 to 20V.

【0035】本実施形態における強電界ドリフト部6
は、導電性基板たるn形シリコン基板1の厚み方向に沿
った凹部(埋込穴)6cが形成され高熱伝導性を有する
放熱部6bと、凹部6cに充実され上記電子がドリフト
するドリフト部6aとからなる。ここにおいて、放熱部
6bは、n形シリコン基板1の一部により構成されてお
り、n形シリコン基板1の厚み方向に直交する断面が格
子状(網目状)に形成されている。要するに、ドリフト
部6aは、放熱部6bの網目の中に満たされており、n
形シリコン基板1の厚み方向に平行な角柱状に形成され
ている。なお、放熱部6bはドリフト部6aよりも熱伝
導性が高い。
The strong electric field drift portion 6 in this embodiment.
Is a heat dissipating portion 6b having a high thermal conductivity in which a concave portion (embedding hole) 6c is formed along the thickness direction of the n-type silicon substrate 1 which is a conductive substrate, and a drift portion 6a which is filled in the concave portion 6c and drifts the electrons. Consists of. Here, the heat dissipation portion 6b is configured by a part of the n-type silicon substrate 1, and the cross section orthogonal to the thickness direction of the n-type silicon substrate 1 is formed in a lattice shape (mesh shape). In short, the drift portion 6a is filled in the mesh of the heat dissipation portion 6b, and n
The silicon substrate 1 is formed in a prism shape parallel to the thickness direction. The heat dissipation portion 6b has higher thermal conductivity than the drift portion 6a.

【0036】ところで、ドリフト部6aは、図4(b)
に示すように、結晶粒径がナノメータサイズの多数のシ
リコン微結晶(ナノクリスタルSi)63と、各シリコ
ン微結晶63それぞれの表面を覆う多数のシリコン酸化
膜64とで構成されている。言い換えれば、ドリフト部
6aは、表面をシリコン酸化膜64により覆われたシリ
コン微結晶63の集合からなる。ここにおいて、シリコ
ン酸化膜64の膜厚はシリコン微結晶63の結晶粒径よ
りも小さく設定されている。本実施形態では、シリコン
微結晶63が微粒子を構成し、シリコン酸化膜64が絶
縁膜を構成している。なお、本実施形態では、微粒子と
してナノクリスタルSi(ナノメータサイズのシリコン
微結晶)を採用しているが、ナノクリスタルSiCを採
用してもよい。
By the way, the drift portion 6a is shown in FIG.
As shown in FIG. 3, the crystal grain size is composed of a large number of nanometer-sized silicon microcrystals (nanocrystal Si) 63, and a large number of silicon oxide films 64 covering the surfaces of the respective silicon microcrystals 63. In other words, the drift portion 6a is composed of a set of silicon microcrystals 63 whose surface is covered with the silicon oxide film 64. Here, the film thickness of the silicon oxide film 64 is set smaller than the crystal grain size of the silicon microcrystal 63. In this embodiment, the silicon microcrystals 63 form fine particles, and the silicon oxide film 64 forms an insulating film. Although nanocrystal Si (nanometer-sized silicon microcrystal) is used as the fine particles in the present embodiment, nanocrystal SiC may be used.

【0037】しかして、ドリフト部6aでは、n形シリ
コン基板1から注入された電子がシリコン微結晶63に
衝突せずにシリコン酸化膜64にかかっている電界で加
速されてドリフトし、ドリフト部6aで発生した熱が放
熱部6bを通して放熱されるので、電子放出時にポッピ
ング現象が発生せず安定して高効率で電子を放出するこ
とができる。
In the drift portion 6a, however, the electrons injected from the n-type silicon substrate 1 do not collide with the silicon microcrystal 63 but are accelerated by the electric field applied to the silicon oxide film 64 and drift, and the drift portion 6a. Since the heat generated in 1 is radiated through the heat radiating portion 6b, the popping phenomenon does not occur during electron emission, and electrons can be emitted stably and with high efficiency.

【0038】なお、本実施形態では、導電性基板として
n形シリコン基板1を用いているが、導電性基板はn形
シリコン基板1に限定されるものではなく、例えば、ガ
ラス基板などの絶縁性基板の一表面上に導電性膜(クロ
ム膜やITO膜)を形成した基板や、金属基板などを用
いてもよく、n形シリコン基板1などの半導体基板を用
いる場合に比べて電子源の大面積化および低コスト化が
可能になる。なお、本実施形態では表面電極7を金薄膜
により構成しているが、表面電極7の材料は金に限定さ
れるものではなく、仕事関数の小さな材料であればよ
い。また、表面電極7は、厚み方向に積層された少なく
とも二層の薄膜電極層により構成してもよい。二層の薄
膜電極層により構成する場合には、上層の薄膜電極層の
材料として例えば金などを採用し、下層の薄膜電極層
(強電界ドリフト部6側の薄膜電極層)の材料として例
えば、クロム、ニッケル、白金、チタン、イリジウムな
どを採用すればよい。
In this embodiment, the n-type silicon substrate 1 is used as the conductive substrate, but the conductive substrate is not limited to the n-type silicon substrate 1, and an insulating material such as a glass substrate may be used. A substrate in which a conductive film (chrome film or ITO film) is formed on one surface of the substrate, a metal substrate, or the like may be used, and a larger electron source than the case where a semiconductor substrate such as the n-type silicon substrate 1 is used. Area reduction and cost reduction are possible. In the present embodiment, the surface electrode 7 is composed of a gold thin film, but the material of the surface electrode 7 is not limited to gold, and any material having a small work function may be used. The surface electrode 7 may be composed of at least two thin film electrode layers stacked in the thickness direction. When the thin film electrode layer is composed of two layers, for example, gold or the like is used as the material of the upper thin film electrode layer, and as the material of the lower thin film electrode layer (thin film electrode layer on the strong electric field drift portion 6 side), for example, Chromium, nickel, platinum, titanium, iridium or the like may be adopted.

【0039】以下、上述の電界放射型電子源10の製造
方法について図1を参照しながら説明する。
Hereinafter, a method for manufacturing the above-mentioned field emission electron source 10 will be described with reference to FIG.

【0040】まず、n形シリコン基板1の裏面にオーミ
ック電極2を形成することによって、図1(a)に示す
構造が得られる。その後、n形シリコン基板1の主表面
側に熱酸化法またはプラズマCVD法(以下、PCVD
法と略称す)によりシリコン酸化膜からなるマスク材料
層9を形成することによって、図1(b)に示す構造が
得られる。なお、マスク材料層9としては、シリコン酸
化膜の代わりにシリコン窒化膜をPCVD法により形成
してもよい。
First, the structure shown in FIG. 1A is obtained by forming the ohmic electrode 2 on the back surface of the n-type silicon substrate 1. Then, a thermal oxidation method or a plasma CVD method (hereinafter referred to as PCVD) is applied to the main surface side of the n-type silicon substrate 1.
By forming the mask material layer 9 made of a silicon oxide film by the abbreviated method), the structure shown in FIG. 1B is obtained. As the mask material layer 9, a silicon nitride film may be formed by the PCVD method instead of the silicon oxide film.

【0041】次に、マスク材料層9上にフォトレジスト
層(図示せず)を塗布形成し、図2に示すようなフォト
マスクMを利用し上記フォトレジスト層を格子状のパタ
ーンにパターニングした後、該フォトレジスト層をマス
クとして反応性イオンエッチング(RIE)装置などを
利用してマスク材料層9の露出部位をエッチングし、さ
らにその後、上記フォトレジスト層を除去することによ
って、図1(c)に示す構造が得られる。なお、上記フ
ォトマスクMは、上記フォトレジストの開口の平面形状
が微小な略正方形になるように構成されているが、上記
フォトレジスト層の開口の平面形状が正方形以外の微小
な多角形状、微小な円形状、微小な星形などになるよう
に構成してもよい。
Next, a photoresist layer (not shown) is formed by coating on the mask material layer 9, and the photoresist layer is patterned into a grid pattern using a photomask M as shown in FIG. By using the photoresist layer as a mask, the exposed portion of the mask material layer 9 is etched by using a reactive ion etching (RIE) device or the like, and thereafter, the photoresist layer is removed, whereby the photoresist layer shown in FIG. The structure shown in is obtained. Although the photoresist mask M is configured so that the planar shape of the opening of the photoresist is a minute and substantially square shape, the planar shape of the opening of the photoresist layer is a minute polygonal shape other than a square shape and a minute shape. It may be configured to have a circular shape, a minute star shape, or the like.

【0042】次に、マスク材料層9をマスクとして反応
性イオンエッチング装置などを利用してn形シリコン基
板1を所定深さまで異方性エッチングしてn形シリコン
基板1の厚み方向に沿った縦穴よりなる凹部6cを形成
する加工工程を行うことによって、図1(d)に示す構
造が得られる。ここに、図1(d)中の6bはn形シリ
コン基板1の一部よりなる放熱部を示す。この放熱部6
bは、n形シリコン基板1の厚み方向(図1(d)にお
ける上下方向)に直交する断面が格子状に形成される。
なお、マスク材料層9の表面から凹部6cの底までの深
さは、2μmを超えない範囲で適宜設定すればよい。
Next, using the mask material layer 9 as a mask, the n-type silicon substrate 1 is anisotropically etched to a predetermined depth using a reactive ion etching device or the like to form a vertical hole along the thickness direction of the n-type silicon substrate 1. The structure shown in FIG. 1D is obtained by performing the processing step of forming the recessed portion 6c made of. Here, 6b in FIG. 1 (d) shows a heat radiating portion formed of a part of the n-type silicon substrate 1. This heat dissipation part 6
In b, the cross section orthogonal to the thickness direction of the n-type silicon substrate 1 (the vertical direction in FIG. 1D) is formed in a lattice shape.
The depth from the surface of the mask material layer 9 to the bottom of the recess 6c may be set appropriately within a range not exceeding 2 μm.

【0043】その後、例えばPCVD法によりナノメー
タサイズの微粒子であるシリコン微結晶を凹部6cに堆
積させる堆積工程を行うことによって、図1(e)に示
す構造が得られる。ここに、図1(e)中の5aは凹部
6cに充実された多数のシリコン微結晶からなる微結晶
層を示す。PCVD法による微結晶層の成膜条件の一例
としては、基板温度を250℃、SiH4ガスの流量を
標準状態で0.02L/min(20sccm)、H2
ガスの流量を標準状態で2L/min(2000scc
m)、放電パワー密度を0.28W/cm2とすればよ
い。なお、微結晶層を形成する堆積工程ではPCVD法
に限らず、ECR(Electron Cyclotron Resonance)
−CVD法やクラスタビーム法などによりシリコン微結
晶を堆積させるようにしてもよい。なお、ECR−CV
D法によりシリコン微結晶を堆積させるには、例えば図
3のようなECR−CVD装置を用いればよい。図3の
ECR−CVD装置は、マグネトロン発振器22で発生
した2.45GHzのマイクロ波が導波管23を通して
導入されるとともに原料ガスがガス導入口31を通して
導入されるプラズマ生成室32と、プラズマ生成室32
に875Gaussの磁場を発生させるためのマグネッ
トコイルMCと、基板支持台34が収納されプラズマ生
成室32で生成されたプラズマがプラズマ引出口36を
通して引き出される反応室33とを備え、交流電源AC
から基板支持台34へマッチングボックス35を介して
交流バイアス電圧を印加できるようになっている。成膜
条件としては、SiH4ガスの流量を標準状態で0.0
01L/min(1sccm)、H2ガスの流量を標準
状態で0.02L/min(20sccm)、マグネッ
トコイルMCに流すマグネット電流を155A、基板支
持台34へ印加する交流バイアスのパワー密度を0.5
6W/cm2とすればよい。
Then, a structure shown in FIG. 1E is obtained by performing a deposition step of depositing silicon microcrystals, which are fine particles of nanometer size, in the recesses 6c by, for example, the PCVD method. Here, reference numeral 5a in FIG. 1 (e) indicates a microcrystal layer made up of a large number of silicon microcrystals filled in the recess 6c. As an example of the conditions for forming the microcrystalline layer by the PCVD method, the substrate temperature is 250 ° C., the SiH 4 gas flow rate is 0.02 L / min (20 sccm) in the standard state, and H 2 is
The gas flow rate is 2 L / min (2000 scc
m) and the discharge power density may be 0.28 W / cm 2 . The deposition process for forming the microcrystalline layer is not limited to the PCVD method, but may be performed by ECR (Electron Cyclotron Resonance).
-Silicon microcrystals may be deposited by a CVD method, a cluster beam method, or the like. In addition, ECR-CV
To deposit silicon microcrystals by the D method, an ECR-CVD apparatus as shown in FIG. 3 may be used. The ECR-CVD apparatus shown in FIG. 3 has a plasma generation chamber 32 in which the microwave of 2.45 GHz generated in the magnetron oscillator 22 is introduced through the waveguide 23 and a source gas is introduced through the gas introduction port 31, and a plasma generation chamber. Room 32
, A magnet coil MC for generating a magnetic field of 875 Gauss, and a reaction chamber 33 in which the substrate support 34 is housed and the plasma generated in the plasma generation chamber 32 is drawn out through a plasma outlet 36.
AC bias voltage can be applied to the substrate support table 34 from the substrate through the matching box 35. As film forming conditions, the flow rate of SiH 4 gas is 0.0 in the standard state.
01 L / min (1 sccm), the flow rate of H 2 gas is 0.02 L / min (20 sccm) in the standard state, the magnet current flowing through the magnet coil MC is 155 A, and the power density of the AC bias applied to the substrate support 34 is 0. 5
It should be 6 W / cm 2 .

【0044】上述の堆積工程の後には、微結晶層を構成
しているシリコン微結晶の表面に絶縁膜としてのシリコ
ン酸化膜64(図4(b)参照)を形成する絶縁膜形成
工程を行うことで複数のドリフト部6aが形成され(つ
まり、強電界ドリフト部6が形成され)、続いて、ドリ
フト部6aと放熱部6bとからなる強電界ドリフト部6
上へ導電性薄膜(例えば、金薄膜)からなる表面電極7
を例えば蒸着法により形成することによって、図1
(f)に示す構造が得られる。ここにおいて、ドリフト
部6aは、図4(b)のようにナノメータオーダの多数
のシリコン微結晶63と各シリコン微結晶63それぞれ
の表面を覆うシリコン酸化膜64とで構成されていると
考えられる。
After the above-described deposition step, an insulating film forming step of forming a silicon oxide film 64 (see FIG. 4B) as an insulating film on the surface of the silicon microcrystal forming the microcrystalline layer is performed. As a result, a plurality of drift portions 6a are formed (that is, the strong electric field drift portion 6 is formed), and subsequently, the strong electric field drift portion 6 including the drift portion 6a and the heat dissipation portion 6b is formed.
Surface electrode 7 made of a conductive thin film (eg, gold thin film)
Is formed by, for example, a vapor deposition method.
The structure shown in (f) is obtained. Here, it is considered that the drift portion 6a is composed of a large number of nanometer-order silicon microcrystals 63 and a silicon oxide film 64 covering the surface of each silicon microcrystal 63, as shown in FIG. 4B.

【0045】なお、本実施形態における絶縁膜形成工程
では、急速熱酸化法によってシリコン微結晶63の表面
にシリコン酸化膜64を形成しているが、絶縁膜形成工
程として電解液中において電気化学的に酸化する工程を
採用してシリコン酸化膜64を形成するようにしてもよ
い。このように電気化学的に酸化する工程を採用すれ
ば、シリコン酸化膜64を急速熱酸化法により形成する
場合に比べて低温でシリコン酸化膜64を形成すること
ができ、プロセス温度が低温になって導電性基板の材料
の制約が少なくなり、大面積化および低コスト化が容易
になる。また、表面電極7となる導電性薄膜(例えば、
金薄膜)の形成方法も蒸着法に限定されるものではな
く、例えばスパッタ法を用いてもよい。
In the insulating film forming step in this embodiment, the silicon oxide film 64 is formed on the surface of the silicon microcrystal 63 by the rapid thermal oxidation method. However, as the insulating film forming step, the silicon oxide film 64 is electrochemically formed in the electrolytic solution. The silicon oxide film 64 may be formed by adopting the step of oxidizing the silicon oxide film. By adopting the process of electrochemically oxidizing the silicon oxide film 64 as described above, the silicon oxide film 64 can be formed at a lower temperature than the case where the silicon oxide film 64 is formed by the rapid thermal oxidation method, and the process temperature becomes low. As a result, there are less restrictions on the material of the conductive substrate, and it is easy to increase the area and cost. In addition, a conductive thin film that becomes the surface electrode 7 (for example,
The method for forming the gold thin film is not limited to the vapor deposition method, and for example, the sputtering method may be used.

【0046】上述の製造方法により製造された電界放射
型電子源10は、エミッション電流の経時変化が少なく
てポッピングノイズがなく、電子が安定して高い電子放
出効率で放出される。また、この電界放射型電子源10
は、電子放出特性(エミッション電流、電子放出効率な
ど)の真空度依存性が小さく、低真空度でも良好な電子
放出特性が得られたので、従来のような高真空で使用す
る必要がないから、電界放射型電子源10を利用する装
置の低コスト化が図れるとともに取り扱いが容易にな
る。
In the field emission type electron source 10 manufactured by the above manufacturing method, the emission current changes little with time, there is no popping noise, and electrons are stably emitted with high electron emission efficiency. Further, this field emission type electron source 10
Has little dependence of electron emission characteristics (emission current, electron emission efficiency, etc.) on the degree of vacuum, and good electron emission characteristics were obtained even at a low degree of vacuum, so there is no need to use it in a high vacuum as in the past. In addition, the cost of the device using the field emission electron source 10 can be reduced and the handling becomes easy.

【0047】ところで、本実施形態の電界放射型電子源
10における強電界ドリフト部6は、マスク材料層9を
マスクとした異方性エッチングによって凹部6cを形成
した後、凹部6cへシリコン微結晶63を充填して、そ
の後、シリコン微結晶63の表面にシリコン酸化膜64
を形成することでドリフト部6aを形成しているので、
マスク材料層9のパターンによってドリフト部6aと放
熱部6bとのパターン形状を制御することができ、電子
放出時にポッピング現象が発生せず安定して高い電子放
出効率で電子を放出することが可能な電界放射型電子源
10を低コストで実現することができ、また、電気伝導
性の制御性および構造的・熱的安定性からみれば、従来
のように単結晶シリコン基板の主表面側の全面を多孔質
化することにより得られた強電界ドリフト層よりも優れ
た性質をもつと考えられる。
By the way, in the strong electric field drift portion 6 of the field emission electron source 10 of this embodiment, after the concave portion 6c is formed by anisotropic etching using the mask material layer 9 as a mask, the silicon microcrystal 63 is introduced into the concave portion 6c. And then the silicon oxide film 64 is formed on the surface of the silicon microcrystal 63.
Since the drift portion 6a is formed by forming
The pattern shape of the drift portion 6a and the heat radiating portion 6b can be controlled by the pattern of the mask material layer 9, and the popping phenomenon does not occur during electron emission, and electrons can be stably emitted with high electron emission efficiency. The field emission electron source 10 can be realized at low cost, and in view of controllability of electrical conductivity and structural and thermal stability, the entire main surface side of the single crystal silicon substrate is different from the conventional one. It is considered that they have better properties than the strong electric field drift layer obtained by making the porous.

【0048】本実施形態の電界放射型電子源10では、
次のようなモデルで電子放出が起こると考えられる。表
面電極7をn形シリコン基板1(オーミック電極2)に
対して正極として印加する直流電圧が所定値(臨界値)
に達すると、n形シリコン基板1側から強電界ドリフト
部6へ熱的励起により電子が注入される。一方、強電界
ドリフト部6のドリフト部6aには結晶粒径がナノメー
タサイズ(例えば、10nm程度)の微粒子であるシリ
コン微結晶63が多数存在し、各シリコン微結晶63の
表面にはシリコン微結晶63の結晶粒径よりも小さな膜
厚の絶縁膜であるシリコン酸化膜64が形成されている
ので、強電界ドリフト部6に印加された電界はほとんど
シリコン酸化膜63の表面に形成されたシリコン酸化膜
64にかかるから、注入された電子はシリコン酸化膜6
4にかかっている強電界により加速されドリフト部6a
内を表面電極7へ向かってドリフトする。ここに、シリ
コン微結晶63の結晶粒径は電子の平均自由行程(シリ
コン中の電子の平均自由行程は50nm程度といわれて
いる)よりも十分に小さいので、電子はシリコン微結晶
63にほとんど衝突することなくドリフト部6aの表面
に到達する。要するに、ドリフト部6aに注入された電
子は、衝突による散乱を起こすことなく、シリコン微結
晶63の表面のシリコン酸化膜64にかかっている電界
で加速されて、次のシリコン微結晶63の表面のシリコ
ン酸化膜64に突入するという現象を繰り返してエネル
ギが増大していく。したがって、ドリフト部6aの表面
に到達した電子はホットエレクトロンであって、ホット
エレクトロンは熱平衡状態よりも数kT以上のエネルギ
を有するので、表面電極7を容易にトンネルし真空中に
放出される。また、本実施形態では、ドリフト部6aの
厚さが2μmを超えないようにドリフト部6aの厚さを
設定してあるので、ドリフト部6aへ注入された電子の
散乱を比較的少なくすることができ、電子放出量が多く
なるから、エミッション電流を増加させることができ
る。
In the field emission electron source 10 of this embodiment,
It is considered that electron emission occurs in the following model. The DC voltage applied to the surface electrode 7 as a positive electrode with respect to the n-type silicon substrate 1 (ohmic electrode 2) is a predetermined value (critical value)
Then, electrons are injected into the strong electric field drift portion 6 from the n-type silicon substrate 1 side by thermal excitation. On the other hand, in the drift portion 6a of the strong electric field drift portion 6, there are many silicon microcrystals 63 which are fine particles having a crystal grain size of nanometer size (for example, about 10 nm), and the silicon microcrystals 63 are on the surface of each silicon microcrystal 63. Since the silicon oxide film 64, which is an insulating film having a film thickness smaller than the crystal grain size of 63, is formed, the electric field applied to the strong electric field drift portion 6 is almost the same as the silicon oxide film formed on the surface of the silicon oxide film 63. Since the electrons are applied to the film 64, the injected electrons can
4 is accelerated by a strong electric field applied to the drift part 6a
The inside drifts toward the surface electrode 7. Since the crystal grain size of the silicon microcrystal 63 is sufficiently smaller than the mean free path of electrons (the mean free path of electrons in silicon is said to be about 50 nm), the electrons almost collide with the silicon microcrystal 63. Without reaching the surface of the drift portion 6a. In short, the electrons injected into the drift portion 6 a are accelerated by the electric field applied to the silicon oxide film 64 on the surface of the silicon microcrystal 63 without scattering due to collision, and the electrons on the surface of the next silicon microcrystal 63 are scattered. The energy increases as the phenomenon of plunging into the silicon oxide film 64 is repeated. Therefore, the electrons that have reached the surface of the drift portion 6a are hot electrons, and since the hot electrons have energy of several kT or more than in the thermal equilibrium state, they easily tunnel through the surface electrode 7 and are emitted into a vacuum. Further, in the present embodiment, since the thickness of the drift portion 6a is set so that the thickness of the drift portion 6a does not exceed 2 μm, the scattering of electrons injected into the drift portion 6a can be made relatively small. As a result, the amount of electron emission increases, so that the emission current can be increased.

【0049】ところで、本実施形態の電界放射型電子源
10では、ポッピング現象が発生せずに高効率で安定し
て電子を放出することができるが、これは、電圧の印加
により強電界ドリフト部6のドリフト部6aに発生した
熱が放熱部6bを伝導して外部に放出され、温度上昇が
抑制されるからであると考えられる。
By the way, in the field emission type electron source 10 of the present embodiment, electrons can be emitted with high efficiency and stability without the occurrence of popping phenomenon. It is considered that this is because the heat generated in the drift portion 6a of No. 6 is conducted to the heat radiating portion 6b and is radiated to the outside to suppress the temperature rise.

【0050】以上をまとめると、強電界ドリフト部6
は、強電界が存在しうる半絶縁性を備え、また、電子散
乱が少なくドリフト長が大きく、さらに、ダイオード電
流の熱暴走を抑えるだけの熱伝導性を有するので、高効
率で安定して電子を放出することができるのだと考えら
れる。
In summary, the strong electric field drift section 6
Has a semi-insulating property in which a strong electric field can exist, has a small drift of electrons, has a large drift length, and has thermal conductivity enough to suppress thermal runaway of the diode current. Is believed to be able to be released.

【0051】しかして、本実施形態の電界放射型電子源
10の製造方法によれば、導電性基板の一表面側に凹部
6cを形成する加工工程と、凹部6cに多数の微粒子た
るシリコン微結晶63を堆積させる堆積工程と、凹部6
cに堆積された各シリコン微結晶63それぞれの表面に
絶縁膜たるシリコン酸化膜64を形成する絶縁膜形成工
程とを備えるので、薄膜形成技術を用いてナノメータサ
イズの多数の微粒子を凹部6cに堆積させることができ
るから、陽極酸化処理やスピンコートなどの工程を行う
ことなく凹部6cに微粒子を充填することができ、ドリ
フト部6aの膜厚制御が容易になり、凹部に堆積された
各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成する
から、従来のようにあらかじめ微粒子の表面に絶縁膜を
形成しておく場合に比べて絶縁膜を比較的容易に形成す
ることができ、製造が容易であり且つ信頼性が高く低コ
スト化が可能な電界放射型電子源10を提供することが
できる。また、ドリフト部6aの表面とマスク材料層9
の表面とが同一面上に揃っているので、強電界ドリフト
部6上の表面電極の断線を防ぐことができ、信頼性が向
上する。
Therefore, according to the method of manufacturing the field emission electron source 10 of the present embodiment, the processing step of forming the concave portion 6c on the one surface side of the conductive substrate and the silicon microcrystal which is a large number of fine particles in the concave portion 6c. Deposition process for depositing 63, and the recess 6
Since a step of forming an insulating film, which is an insulating film, is formed on the surface of each of the silicon microcrystals 63 deposited in c, a large number of nanometer-sized fine particles are deposited in the recess 6c by using a thin film forming technique. Therefore, the recess 6c can be filled with the fine particles without performing a process such as anodizing or spin coating, the thickness of the drift portion 6a can be easily controlled, and each fine particle deposited in the recess can be controlled. Since the insulating film is formed on the surface in the insulating film forming step, the insulating film can be formed relatively easily as compared with the conventional case where the insulating film is formed on the surface of the fine particles in advance, and the manufacturing is easy. It is possible to provide the field emission electron source 10 that is easy, reliable, and low in cost. In addition, the surface of the drift portion 6 a and the mask material layer 9
Since the surfaces of the surface electrodes are aligned on the same plane, disconnection of the surface electrodes on the strong electric field drift portion 6 can be prevented, and reliability is improved.

【0052】なお、本実施形態では、凹部6cを形成す
る加工工程において反応性イオンエッチング法を採用し
ているが、サンドブラスト加工法やスタンプ法などを採
用してもよく、いずれの方法でも凹部6cをサブμmオ
ーダの加工精度で形成することが可能である。また、本
実施形態では、導電性基板の材料として単結晶Siを採
用しているが、多結晶Si、アモルファスSi、単結晶
SiC、多結晶SiC、アモルファスSiCなどを採用
してもよく、いずれの場合にも、導電性基板に凹部6c
を容易に且つ加工精度良く形成することができる。
In the present embodiment, the reactive ion etching method is used in the processing step of forming the recess 6c, but a sand blast processing method, a stamping method or the like may be used. Can be formed with a processing accuracy on the order of sub-μm. Further, in the present embodiment, single crystal Si is adopted as the material of the conductive substrate, but polycrystalline Si, amorphous Si, single crystal SiC, polycrystalline SiC, amorphous SiC or the like may be adopted, and any one of them may be adopted. Also in the case, the recess 6c is formed in the conductive substrate.
Can be formed easily and with high processing accuracy.

【0053】ところで、本実施形態では、上述のよう
に、導電性基板たるn形シリコン基板1の主表面側の部
分が放熱部6bを構成しているが、n形シリコン基板1
上に単結晶シリコン層あるいはポリシリコン層よりなり
高熱伝導性を有する高熱伝導層を形成し、該高熱伝導層
に凹部を形成することによって該高熱伝導層からなる放
熱部を形成してもよい。
By the way, in the present embodiment, as described above, the portion on the main surface side of the n-type silicon substrate 1 which is a conductive substrate constitutes the heat dissipation portion 6b.
You may form the heat dissipation part which consists of this high heat conductive layer by forming a high heat conductive layer which consists of a single crystal silicon layer or a polysilicon layer and has high heat conductivity on it, and forms a recessed part in this high heat conductive layer.

【0054】(実施形態2)本実施形態の電界放射型電
子源10の基本構成および製造方法は実施形態1と略同
じであって、図5に示すように、ドリフト部6aの構造
およびその製造工程が相違するだけである。本実施形態
におけるドリフト部6aは、第1のサイズの微粒子たる
シリコン微結晶を含む第1微粒子層6a1と第2のサイ
ズの微粒子たるシリコン微結晶を含む第2微粒子層6a
2とがn形シリコン基板1の厚み方向において交互に積
層された構造を有している。すなわち、第1微粒子層6
a1および第2微粒子層6a2は、多数のシリコン微結
晶と各シリコン微結晶それぞれの表面を覆う絶縁膜であ
る多数のシリコン酸化膜とで構成され、且つ、第1微粒
子層に含まれるシリコン微結晶の結晶粒径と第2微粒子
層に含まれるシリコン微結晶の結晶粒径とを異ならせて
ある。
(Embodiment 2) The basic structure and manufacturing method of the field emission electron source 10 of this embodiment are substantially the same as those of Embodiment 1, and as shown in FIG. 5, the structure of the drift portion 6a and its manufacture. Only the process is different. The drift portion 6a in the present embodiment includes a first fine particle layer 6a1 containing silicon microcrystals that are fine particles of a first size and a second fine particle layer 6a containing silicon microcrystals that are fine particles of a second size.
2 and 2 are alternately laminated in the thickness direction of the n-type silicon substrate 1. That is, the first fine particle layer 6
The a1 and the second fine particle layer 6a2 are composed of a large number of silicon microcrystals and a large number of silicon oxide films which are insulating films covering the surfaces of the respective silicon microcrystals, and the silicon microcrystals contained in the first fine particle layer. And the crystal grain size of the silicon microcrystals contained in the second fine particle layer are made different.

【0055】このようなドリフト部6aを形成するに
は、実施形態1で説明した堆積工程において、成膜条件
を適宜変更しながら第1微粒子層と第2微粒子層とを交
互に形成すればよい。
In order to form such a drift portion 6a, the first fine particle layer and the second fine particle layer may be alternately formed while appropriately changing the film forming conditions in the deposition process described in the first embodiment. .

【0056】しかして、本実施形態の電界放射型電子源
10では、第1微粒子層と第2微粒子層とのうちサイズ
の大きいシリコン微結晶63を含む方が等価的に電極の
役割を果たし、ドリフト部6a全体に均一に電界がかか
るため、電子放出効率が向上する。
In the field emission electron source 10 of this embodiment, however, one of the first fine particle layer and the second fine particle layer which contains the silicon microcrystal 63 having a larger size serves as an electrode equivalently. Since the electric field is uniformly applied to the entire drift portion 6a, the electron emission efficiency is improved.

【0057】(実施形態3)本実施形態の電界放射型電
子源10の基本構成は実施形態1と略同じであって、導
電性基板を、図6に示すようにガラスよりなる絶縁性基
板11と絶縁性基板11の一表面上に形成された導電性
材料よりなる下部電極12とで構成している点が相違す
る。ここにおいて、下部電極12は、実施形態1におけ
るn形シリコン基板1とドリフト部6aとの界面近傍に
相当する部位に形成されている。したがって、下部電極
12は、マトリクス状に配設されている。なお、実施形
態1と同様の構成要素には同一の符号を付して適宜説明
を省略する。
(Embodiment 3) The field emission type electron source 10 of the present embodiment has substantially the same basic structure as that of Embodiment 1, except that the conductive substrate is an insulating substrate 11 made of glass as shown in FIG. And the lower electrode 12 made of a conductive material formed on one surface of the insulating substrate 11 is different. Here, the lower electrode 12 is formed in a portion corresponding to the vicinity of the interface between the n-type silicon substrate 1 and the drift portion 6a in the first embodiment. Therefore, the lower electrodes 12 are arranged in a matrix. The same components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted as appropriate.

【0058】本実施形態の電界放射型電子源10は、図
6に示すように、一表面上に下部電極12が形成された
絶縁性基板11の上記一表面側に強電界ドリフト部6が
形成され、強電界ドリフト部6上に導電性薄膜(例え
ば、金薄膜)よりなる表面電極7が形成されている。
In the field emission electron source 10 of this embodiment, as shown in FIG. 6, the strong electric field drift portion 6 is formed on the one surface side of the insulating substrate 11 having the lower electrode 12 formed on the one surface. The surface electrode 7 made of a conductive thin film (for example, a gold thin film) is formed on the strong electric field drift portion 6.

【0059】本実施形態の電界放射型電子源10では、
表面電極7を真空中に配置するとともに表面電極7に対
向してコレクタ電極(図示せず)を配置し、表面電極7
を下部電極12に対して正極として直流電圧を印加する
とともに、コレクタ電極を表面電極7に対して正極とし
て直流電圧を印加することにより、下部電極12から強
電界ドリフト部6へ注入された電子が強電界ドリフト部
6をドリフトし表面電極7を通して放出される。ここに
おいて、表面電極7と下部電極12との間に流れる電流
をダイオード電流と呼び、コレクタ電極と表面電極7と
の間に流れる電流をエミッション電流と呼ぶことにすれ
ば、ダイオード電流に対するエミッション電流の比率が
大きいほど電子放出効率が高くなる。なお、本実施形態
の電界放射型電子源10では、表面電極7と下部電極1
2との間の直流電圧を10〜20V程度の低電圧として
も電子を放出させることができる。
In the field emission electron source 10 of this embodiment,
The front surface electrode 7 is arranged in a vacuum, and a collector electrode (not shown) is arranged so as to face the front surface electrode 7.
By applying a DC voltage to the lower electrode 12 as a positive electrode and applying a DC voltage to the surface electrode 7 with the collector electrode as a positive electrode, electrons injected from the lower electrode 12 into the strong electric field drift portion 6 are generated. The strong electric field drift portion 6 drifts and is emitted through the surface electrode 7. Here, the current flowing between the front surface electrode 7 and the lower electrode 12 is called a diode current, and the current flowing between the collector electrode and the front surface electrode 7 is called an emission current. The larger the ratio, the higher the electron emission efficiency. In the field emission electron source 10 of this embodiment, the surface electrode 7 and the lower electrode 1 are
Electrons can be emitted even if the DC voltage between the two is set to a low voltage of about 10 to 20V.

【0060】本実施形態における強電界ドリフト部6
は、導電性基板の厚み方向に沿った凹部6cが形成され
高熱伝導性を有する高熱伝導層(例えば、ポリシリコン
層若しくはアモルファスシリコン層)よりなる放熱部6
bと、凹部6cに充填されたドリフト部6aとからな
る。ここにおいて、放熱部6bは、絶縁性基板11の厚
み方向に直交する断面が格子状(網目状)に形成されて
いる。要するに、ドリフト部6aは、放熱部6bの網目
の中に満たされており、角柱状に形成されている。な
お、放熱部6bはドリフト部6aよりも熱伝導性が高
い。
Strong electric field drift portion 6 in this embodiment.
Is a heat dissipation portion 6 formed of a high thermal conductive layer (for example, a polysilicon layer or an amorphous silicon layer) having a high thermal conductivity in which a concave portion 6c is formed along the thickness direction of the conductive substrate.
b and a drift portion 6a filled in the recess 6c. Here, in the heat dissipation portion 6b, a cross section orthogonal to the thickness direction of the insulating substrate 11 is formed in a lattice shape (mesh shape). In short, the drift portion 6a is filled in the mesh of the heat dissipation portion 6b and is formed in a prismatic shape. The heat dissipation portion 6b has higher thermal conductivity than the drift portion 6a.

【0061】ところで、ドリフト部6aは、実施形態1
と同様の構成であって、図4(b)に示したように、結
晶粒径がナノメータサイズのシリコン微結晶63と、シ
リコン微結晶63の表面を覆うシリコン酸化膜64とか
らなる。
By the way, the drift portion 6a is the same as in the first embodiment.
As shown in FIG. 4B, it has the same structure as the above, and is composed of a silicon microcrystal 63 having a crystal grain size of nanometer size and a silicon oxide film 64 covering the surface of the silicon microcrystal 63.

【0062】しかして、ドリフト部6aでは、導電性基
板の下部電極12から注入された電子が微粒子たるシリ
コン微結晶63に衝突せずに絶縁膜たるシリコン酸化膜
64に印加されている電界で加速されてドリフトし、ド
リフト部6aで発生した熱が放熱部6bを通して放熱さ
れるので、電子放出時にポッピング現象が発生せず安定
して高い電子放出効率で電子を放出することができる。
In the drift portion 6a, the electrons injected from the lower electrode 12 of the conductive substrate are accelerated by the electric field applied to the silicon oxide film 64 which is an insulating film without colliding with the silicon microcrystal 63 which is a fine particle. Since the heat generated by the drift portion 6a is radiated through the heat radiating portion 6b, the popping phenomenon does not occur at the time of electron emission, and electrons can be stably emitted with high electron emission efficiency.

【0063】以下、製造方法について図7および図8を
参照しながら説明する。
The manufacturing method will be described below with reference to FIGS. 7 and 8.

【0064】まず、ガラスからなる絶縁性基板11の一
表面上に所定形状にパターニングされた導電性材料より
なる下部電極12を形成することによって、図7(a)
に示す構造が得られる。その後、絶縁性基板11の上記
一表面側の全面にポリシリコン薄膜よりなる高熱伝導層
4を形成することによって、図7(b)に示す構造が得
られる。なお、ポリシリコン薄膜の代わりにアモルファ
スシリコン薄膜を形成してもよい。
First, by forming the lower electrode 12 made of a conductive material patterned in a predetermined shape on one surface of the insulating substrate 11 made of glass, the structure shown in FIG.
The structure shown in is obtained. After that, a high thermal conductive layer 4 made of a polysilicon thin film is formed on the entire surface on the one surface side of the insulating substrate 11, so that the structure shown in FIG. 7B is obtained. An amorphous silicon thin film may be formed instead of the polysilicon thin film.

【0065】次に、高熱伝導層4上にシリコン酸化膜よ
りなるマスク材料層9を形成した後、マスク材料層9上
にフォトレジスト層(図示せず)を塗布形成し、上述の
図2に示すようなフォトマスクMを利用し上記フォトレ
ジスト層を格子状のパターンにパターニングした後、該
フォトレジスト層をマスクとして反応性イオンエッチン
グ(RIE)装置などを利用してマスク材料層9の露出
部位をエッチングし、さらにその後、上記フォトレジス
ト層を除去することによって、図7(c)に示す構造が
得られる。なお、本実施形態では、上記フォトマスクM
は、上記フォトレジスト層の開口が下部電極12上に位
置するように構成されている。なお、マスク材料層9と
してシリコン酸化膜の代わりにシリコン窒化膜を形成し
てもよい。
Next, after a mask material layer 9 made of a silicon oxide film is formed on the high thermal conductive layer 4, a photoresist layer (not shown) is applied and formed on the mask material layer 9 and, as shown in FIG. After patterning the photoresist layer into a grid pattern using a photomask M as shown, exposed portions of the mask material layer 9 using a reactive ion etching (RIE) device or the like using the photoresist layer as a mask. By etching and then removing the photoresist layer, the structure shown in FIG. 7C is obtained. In the present embodiment, the photomask M
Is configured such that the opening of the photoresist layer is located on the lower electrode 12. A silicon nitride film may be formed as the mask material layer 9 instead of the silicon oxide film.

【0066】次に、マスク材料層9をマスクとして反応
性イオンエッチング装置などを利用して高熱伝導層4を
下部電極12の表面に達する深さまで異方性エッチング
して絶縁性基板11の厚み方向に沿った縦穴よりなる凹
部6cを形成する加工工程を行うことによって、高熱伝
導層4からなる放熱部6bが形成され、図7(d)に示
す構造が得られる。ここに、この放熱部6bは、絶縁性
基板11の厚み方向に直交する断面が格子状に形成され
る。
Next, the high thermal conductive layer 4 is anisotropically etched to a depth reaching the surface of the lower electrode 12 by using the reactive ion etching device or the like with the mask material layer 9 as a mask, and the thickness direction of the insulating substrate 11 is measured. By performing the processing step of forming the concave portion 6c formed of the vertical hole along the line, the heat dissipation portion 6b formed of the high thermal conductive layer 4 is formed, and the structure shown in FIG. 7D is obtained. Here, in the heat dissipation portion 6b, a cross section orthogonal to the thickness direction of the insulating substrate 11 is formed in a lattice shape.

【0067】その後、例えばPCVD法によりナノメー
タサイズの微粒子であるシリコン微結晶を凹部6cに堆
積させる堆積工程を行うことによって、図8(a)に示
す構造が得られる。ここに、図8(a)中の5aは凹部
6cに充実された多数のシリコン微結晶からなる微結晶
層を示す。PCVD法による微結晶層の成膜条件は実施
形態1と同様である。また、微結晶層を形成する堆積工
程ではPCVD法に限らず、ECR−CVD法やクラス
タビーム法などによりシリコン微結晶を堆積させるよう
にしてもよい。
Then, a structure shown in FIG. 8A is obtained by performing a deposition step of depositing silicon microcrystals, which are fine particles of nanometer size, in the recesses 6c by, for example, the PCVD method. Here, reference numeral 5a in FIG. 8 (a) indicates a microcrystal layer made up of a large number of silicon microcrystals filled in the recess 6c. The conditions for forming the microcrystalline layer by the PCVD method are the same as those in the first embodiment. In addition, the deposition step of forming the microcrystalline layer is not limited to the PCVD method, but silicon microcrystals may be deposited by the ECR-CVD method or the cluster beam method.

【0068】上述の堆積工程の後には、微結晶層を構成
しているシリコン微結晶の表面に絶縁膜としてのシリコ
ン酸化膜64(図4(b)参照)を形成する絶縁膜形成
工程を行うことで複数のドリフト部6aが形成され(つ
まり、強電界ドリフト部6が形成され)、続いて、ドリ
フト部6aと放熱部6bとからなる強電界ドリフト部6
上へ導電性薄膜(例えば、金薄膜)からなる表面電極7
を例えば蒸着法により形成することによって、図8
(b)に示す構造が得られる。ここにおいて、ドリフト
部6aは、ナノメータオーダの多数のシリコン微結晶6
3と各シリコン微結晶63それぞれの表面を覆うシリコ
ン酸化膜64とで構成されている。
After the above-described deposition step, an insulating film forming step of forming a silicon oxide film 64 (see FIG. 4B) as an insulating film on the surface of the silicon microcrystal forming the microcrystalline layer is performed. As a result, a plurality of drift portions 6a are formed (that is, the strong electric field drift portion 6 is formed), and subsequently, the strong electric field drift portion 6 including the drift portion 6a and the heat dissipation portion 6b is formed.
Surface electrode 7 made of a conductive thin film (eg, gold thin film)
8 is formed by, for example, a vapor deposition method.
The structure shown in (b) is obtained. Here, the drift portion 6a is a large number of silicon microcrystals 6 on the order of nanometers.
3 and a silicon oxide film 64 covering the surface of each silicon microcrystal 63.

【0069】なお、本実施形態における絶縁膜形成工程
では、電解液中において電気化学的に酸化する工程を採
用してシリコン微結晶63の表面にシリコン酸化膜64
を形成している。また、表面電極7の膜厚は15nmと
したが、この膜厚は特に限定するものではなく、表面電
極7となる導電性薄膜(例えば、金薄膜)の形成方法も
蒸着法に限定されるものではなく、例えばスパッタ法を
用いてもよい。
In the insulating film forming step of this embodiment, a step of electrochemically oxidizing in an electrolytic solution is adopted to form a silicon oxide film 64 on the surface of the silicon microcrystal 63.
Is formed. Although the thickness of the surface electrode 7 is set to 15 nm, this thickness is not particularly limited, and the method for forming the conductive thin film (for example, a gold thin film) to be the surface electrode 7 is also limited to the vapor deposition method. Instead, for example, a sputtering method may be used.

【0070】上述の製造方法により製造された電界放射
型電子源10は、エミッション電流の経時変化が少なく
てポッピングノイズがなく、電子が安定して高い電子放
出効率で放出される。また、この電界放射型電子源10
は、電子放出特性(エミッション電流、電子放出効率な
ど)の真空度依存性が小さく、低真空度でも良好な電子
放出特性が得られたので、従来のような高真空で使用す
る必要がないから、電界放射型電子源10を利用する装
置の低コスト化が図れるとともに取り扱いが容易にな
る。
In the field emission type electron source 10 manufactured by the above-described manufacturing method, the emission current changes little with time, there is no popping noise, and electrons are stably emitted with high electron emission efficiency. Further, this field emission type electron source 10
Has little dependence of electron emission characteristics (emission current, electron emission efficiency, etc.) on the degree of vacuum, and good electron emission characteristics were obtained even at a low degree of vacuum, so there is no need to use it in a high vacuum as in the past. In addition, the cost of the device using the field emission electron source 10 can be reduced and the handling becomes easy.

【0071】ところで、上記各実施形態では、ドリフト
部6aにおける絶縁膜をシリコン酸化膜64により構成
しているが、シリコン酸化膜64の代わりにシリコン窒
化膜やシリコン酸窒化膜を採用してもよく、シリコン窒
化膜を採用する場合にはシリコン微結晶63の表面にシ
リコン酸化膜64を形成する工程の代わりに例えば急速
熱窒化によりシリコン窒化膜を形成する工程を採用すれ
ばよく、シリコン酸窒化膜を採用する場合にはシリコン
微結晶63の表面にシリコン酸化膜64を形成する工程
の代わりに例えば急速熱酸窒化によりシリコン酸窒化膜
を形成する工程を採用すればよい。
By the way, in each of the above embodiments, the insulating film in the drift portion 6a is formed of the silicon oxide film 64, but a silicon nitride film or a silicon oxynitride film may be adopted instead of the silicon oxide film 64. When a silicon nitride film is used, instead of the step of forming the silicon oxide film 64 on the surface of the silicon microcrystal 63, a step of forming a silicon nitride film by, for example, rapid thermal nitriding may be adopted. When adopting, the step of forming a silicon oxynitride film by, for example, rapid thermal oxynitridation may be adopted instead of the step of forming the silicon oxide film 64 on the surface of the silicon microcrystal 63.

【0072】また、上記各実施形態では、導電性基板の
一表面側に凹部6cを形成する加工工程の後に、凹部6
cに微粒子を堆積させる堆積工程と、微粒子の表面に絶
縁膜を形成する絶縁膜形成工程とを分けて行っている
が、酸化種若しくは窒化種若しくは酸化種と窒化種とを
含む雰囲気中で微粒子を凹部6cに堆積させる堆積工程
を採用してもよい。このような堆積工程を採用すれば、
薄膜形成技術を利用して表面が絶縁膜により覆われたナ
ノメータサイズの多数の微粒子を凹部6cに堆積させる
ことができるので、陽極酸化処理やスピンコートなどの
工程を行うことなく凹部6cに表面が絶縁膜で覆われた
微粒子を充填することができ、ドリフト部6aの膜厚制
御が容易になり、従来のようにあらかじめ微粒子の表面
に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容
易に形成することができ、製造が容易であり且つ信頼性
が高く低コスト化が可能な電界放射型電子源10を提供
することができる。しかも、堆積工程の後に酸化工程若
しくは窒化工程若しくは酸窒化工程のような絶縁膜形成
工程を行う場合に比べて工程数を削減でき、歩留まり向
上につながり低コスト化を図れ、また、強電界ドリフト
部6内での絶縁膜の膜厚のばらつきを小さくできるとと
もに、膜質を向上でき、エミッション特性の面内ばらつ
きを少なくできる。また、凹部6cの断面形状は正方形
に限らず、線状に形成してもよい。
In each of the above embodiments, the recess 6 is formed after the processing step of forming the recess 6c on the one surface side of the conductive substrate.
The deposition step of depositing the fine particles on c and the insulating film forming step of forming the insulating film on the surface of the fine particles are separately performed. However, the fine particles are present in an atmosphere containing oxidizing species or nitriding species or oxidizing species and nitriding species. You may employ | adopt the deposition process which deposits in the recessed part 6c. If such a deposition process is adopted,
Since a large number of nanometer-sized fine particles whose surfaces are covered with an insulating film can be deposited in the recesses 6c by using a thin film forming technique, the surfaces of the recesses 6c can be formed without performing steps such as anodizing treatment and spin coating. The fine particles covered with the insulating film can be filled, the thickness of the drift portion 6a can be easily controlled, and the insulating film can be compared with the conventional case where the insulating film is previously formed on the surface of the fine particles. It is possible to provide the field emission electron source 10 that can be easily formed, is easy to manufacture, has high reliability, and can be manufactured at low cost. In addition, the number of steps can be reduced as compared with the case where an insulating film forming step such as an oxidizing step, a nitriding step, or an oxynitriding step is performed after the deposition step, which leads to an improvement in yield and cost reduction, and a strong electric field drift portion. It is possible to reduce the variation in the film thickness of the insulating film within 6, improve the film quality, and reduce the in-plane variation in the emission characteristics. Further, the cross-sectional shape of the recess 6c is not limited to the square shape, and may be formed in a linear shape.

【0073】[0073]

【発明の効果】請求項1の発明は、導電性基板と、導電
性基板の一表面側に形成された強電界ドリフト部と、強
電界ドリフト部上に形成された表面電極とを備え、強電
界ドリフト部が、導電性基板の厚み方向に沿った凹部が
形成され高熱伝導性を有する放熱部と、凹部に充実され
たナノメータオーダの多数の微粒子および各微粒子それ
ぞれの表面を覆う多数の絶縁膜を含むドリフト部とから
なり、表面電極を導電性基板に対して正極として直流電
圧を印加することにより導電性基板から注入された電子
がドリフト部をドリフトし表面電極を通して放出される
電界放射型電子源の製造方法であって、導電性基板の一
表面側に凹部を形成する加工工程と、凹部に多数の微粒
子を堆積させる堆積工程と、凹部に堆積された各微粒子
それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを
備えるので、薄膜形成技術を用いてナノメータサイズの
多数の微粒子を凹部に堆積させることができるから、陽
極酸化処理やスピンコートなどの工程を行うことなく凹
部に微粒子を充填することができ、ドリフト部の膜厚制
御が容易になり、凹部に堆積された各微粒子の表面に絶
縁膜を絶縁膜形成工程にて形成するから、従来のように
あらかじめ微粒子の表面に絶縁膜を形成しておく場合に
比べて絶縁膜を比較的容易に形成することができ、製造
が容易であり且つ信頼性が高く低コスト化が可能な電界
放射型電子源を提供することができるという効果があ
る。
The invention of claim 1 comprises a conductive substrate, a strong electric field drift portion formed on one surface side of the conductive substrate, and a surface electrode formed on the strong electric field drift portion. The electric field drift portion has a high thermal conductivity in which a concave portion is formed along the thickness direction of the conductive substrate, a large number of nanometer-order fine particles filled in the concave portion, and a large number of insulating films covering the surface of each fine particle. Electrons injected from the conductive substrate drift through the drift electrode and are emitted through the surface electrode by applying a DC voltage with the surface electrode as a positive electrode with respect to the conductive substrate. A method of manufacturing a source, comprising a processing step of forming a recess on one surface side of a conductive substrate, a deposition step of depositing a large number of fine particles in the recess, and a surface of each fine particle deposited in the recess. Since the insulating film forming step of forming the edge film is provided, a large number of nanometer-sized fine particles can be deposited in the concave section by using a thin film forming technique, so that the concave section can be formed without performing steps such as anodizing treatment and spin coating. Can be filled with fine particles, the thickness of the drift portion can be easily controlled, and an insulating film is formed on the surface of each fine particle deposited in the recess in the insulating film forming step. (EN) Provided is a field emission electron source, which allows an insulating film to be formed relatively easily as compared with the case where an insulating film is formed on the surface, is easy to manufacture, has high reliability, and can be manufactured at low cost. The effect is that you can.

【0074】請求項2の発明は、請求項1の発明におい
て、前記微粒子は、ナノクリスタルSi若しくはナノク
リスタルSiCからなるので、前記微粒子を形成するた
めの原料として一般的な半導体製造プロセスにおいて広
く用いられている材料を採用することができ、低コスト
を図れるという効果がある。
According to the invention of claim 2, in the invention of claim 1, since the fine particles are made of nanocrystal Si or nanocrystal SiC, they are widely used as a raw material for forming the fine particles in a general semiconductor manufacturing process. It is possible to use the material that is used, and there is an effect that the cost can be reduced.

【0075】請求項3の発明は、請求項1または請求項
2の発明において、前記堆積工程は、プラズマCVD
法、ECR−CVD法、クラスタビーム法から選択され
る方法により前記微粒子を堆積させるので、前記堆積工
程における成膜時のパワー、ガス流量、ガス圧力などの
プロセスパラメータを制御することで、ナノメータサイ
ズの微粒子を容易に得ることができるという効果があ
る。
According to a third aspect of the invention, in the first or second aspect of the invention, the deposition step is plasma CVD.
Method, ECR-CVD method, or cluster beam method, the fine particles are deposited. Therefore, by controlling process parameters such as power, gas flow rate, and gas pressure at the time of film formation in the deposition step, nanometer size There is an effect that the fine particles can be easily obtained.

【0076】請求項4の発明は、請求項1ないし請求項
3の発明において、前記ドリフト部の厚さが2μmを超
えないので、前記ドリフト部へ注入された電子の散乱を
比較的少なくすることができ、電子放出量が多くなるか
ら、エミッション電流を増加させることができるという
効果がある。
According to the invention of claim 4, in the invention of claims 1 to 3, since the thickness of the drift portion does not exceed 2 μm, scattering of electrons injected into the drift portion is relatively small. Therefore, the electron emission amount is increased, so that the emission current can be increased.

【0077】請求項5の発明は、請求項1ないし請求項
4の発明において、前記ドリフト部が第1のサイズの微
粒子を含む第1微粒子層と第2のサイズの微粒子を含む
第2微粒子層とが交互に積層された構造を有し、前記堆
積工程は、第1微粒子層と第2微粒子層とを交互に形成
するので、第1微粒子層と第2微粒子層とのうちサイズ
の大きい微粒子を含む方が等価的に電極の役割を果た
し、前記ドリフト部全体に均一に電界がかかるため、電
子放出効率が向上するという効果がある。
According to a fifth aspect of the invention, in the first to fourth aspects of the invention, the drift portion includes a first fine particle layer containing fine particles of a first size and a second fine particle layer containing fine particles of a second size. In the deposition step, the first fine particle layer and the second fine particle layer are alternately formed, so that the fine particle having the largest size of the first fine particle layer and the second fine particle layer is formed. Is equivalent to an electrode, and an electric field is evenly applied to the entire drift portion, so that the electron emission efficiency is improved.

【0078】請求項6の発明は、請求項1ないし請求項
5の発明において、前記加工工程は、反応性イオンエッ
チング法、電子ビーム加工法、サンドブラスト加工法、
スタンプ法から選択される方法により前記凹部を形成す
るので、前記凹部をサブμmオーダの加工精度で形成す
ることができるという効果がある。
According to a sixth aspect of the present invention, in the first to fifth aspects of the present invention, the processing step is a reactive ion etching method, an electron beam processing method, a sandblasting method,
Since the recess is formed by a method selected from the stamping method, there is an effect that the recess can be formed with a processing accuracy on the order of sub-μm.

【0079】請求項7の発明は、請求項1ないし請求項
6の発明において、前記導電性基板は、単結晶Si、多
結晶Si、アモルファスSi、単結晶SiC、多結晶S
iC、アモルファスSiCから選択されるので、前記導
電性基板に前記凹部を容易に且つ加工精度良く形成する
ことができるという効果がある。
According to a seventh aspect of the present invention, in the first to sixth aspects, the conductive substrate is single crystal Si, polycrystalline Si, amorphous Si, single crystal SiC, or polycrystalline S.
Since it is selected from iC and amorphous SiC, there is an effect that the recess can be easily formed with high processing accuracy in the conductive substrate.

【0080】請求項8の発明は、請求項1ないし請求項
7の発明において、前記絶縁膜が酸化膜であって、前記
絶縁膜形成工程は、電解液中において電気化学的に酸化
する工程であるので、絶縁膜を熱酸化により形成する場
合に比べて低温で絶縁膜を形成することが可能となり、
プロセス温度が低温になって前記導電性基板の材料の制
約が少なくなり、大面積化および低コスト化が容易にな
るという効果がある。
According to an eighth aspect of the present invention, in the first to seventh aspects, the insulating film is an oxide film, and the insulating film forming step is a step of electrochemically oxidizing in an electrolytic solution. Therefore, it becomes possible to form the insulating film at a lower temperature than the case where the insulating film is formed by thermal oxidation.
There is an effect that the process temperature becomes low and the restrictions on the material of the conductive substrate are reduced, and it is easy to increase the area and cost.

【0081】請求項9の発明は、導電性基板と、導電性
基板の一表面側に形成された強電界ドリフト部と、強電
界ドリフト部上に形成された表面電極とを備え、強電界
ドリフト部が、導電性基板の厚み方向に沿った凹部が形
成され高熱伝導性を有する放熱部と、凹部に充実された
ナノメータオーダの多数の微粒子および各微粒子それぞ
れの表面を覆う酸化膜若しくは窒化膜若しくは酸窒化膜
よりなる絶縁膜を含むドリフト部とからなり、表面電極
を導電性基板に対して正極として直流電圧を印加するこ
とにより導電性基板から注入された電子がドリフト部を
ドリフトし表面電極を通して放出される電界放射型電子
源の製造方法であって、導電性基板の一表面側に凹部を
形成する加工工程と、酸化種若しくは窒化種若しくは酸
化種と窒化種とを含む雰囲気中で前記微粒子を凹部に堆
積させる堆積工程とを備えるので、薄膜形成技術を利用
して表面が絶縁膜により覆われたナノメータサイズの多
数の微粒子を凹部に堆積させることができるから、陽極
酸化処理やスピンコートなどの工程を行うことなく凹部
に表面が絶縁膜で覆われた微粒子を充填することがで
き、ドリフト部の膜厚制御が容易になり、従来のように
あらかじめ微粒子の表面に絶縁膜を形成しておく場合に
比べて絶縁膜を比較的容易に形成することができ、製造
が容易であり且つ信頼性が高く低コスト化が可能な電界
放射型電子源を提供することができるという効果があ
る。しかも、堆積工程の後に酸化工程若しくは窒化工程
若しくは酸窒化工程のような絶縁膜形成工程を行う場合
に比べて工程数を削減でき、歩留まり向上につながり低
コスト化を図れ、また、強電界ドリフト部内での絶縁膜
の膜厚のばらつきを小さくできるとともに、膜質を向上
でき、エミッション特性の面内ばらつきを少なくできる
という効果がある。
According to a ninth aspect of the present invention, there is provided a conductive substrate, a strong electric field drift portion formed on one surface side of the conductive substrate, and a surface electrode formed on the strong electric field drift portion. A heat-dissipating portion having a high thermal conductivity in which a concave portion is formed along the thickness direction of the conductive substrate, a large number of nanometer-order fine particles filled in the concave portion, and an oxide film or a nitride film covering the surface of each fine particle. A drift portion including an insulating film made of an oxynitride film is used.By applying a DC voltage with the surface electrode serving as a positive electrode with respect to the conductive substrate, electrons injected from the conductive substrate drift in the drift portion and pass through the surface electrode. A method of manufacturing a field emission electron source to be emitted, comprising a processing step of forming a recess on one surface side of a conductive substrate, and an oxidizing species or a nitriding species or an oxidizing species and a nitriding species. Since the deposition step of depositing the fine particles in the recesses in a dry atmosphere is used, a large number of nanometer-sized fine particles whose surfaces are covered with an insulating film can be deposited in the recesses by using a thin film forming technique. It is possible to fill the recesses with fine particles whose surface is covered with an insulating film without performing a process such as oxidation or spin coating, which makes it easier to control the film thickness of the drift portion and allows the surface of the fine particles to be pre-coated as in the past. It is possible to provide a field emission electron source in which the insulating film can be formed relatively easily as compared with the case where the insulating film is formed, which is easy to manufacture, has high reliability, and can be manufactured at low cost. The effect is that you can do it. In addition, the number of steps can be reduced as compared with the case where an insulating film forming step such as an oxidizing step, a nitriding step, or an oxynitriding step is performed after the deposition step, which leads to an improvement in yield and cost reduction. In this way, it is possible to reduce the variation in the film thickness of the insulating film, improve the film quality, and reduce the in-plane variation in the emission characteristics.

【0082】請求項10の発明は、請求項1ないし請求
項9の発明において、前記強電界ドリフト部は、前記ド
リフト部の表面とドリフト部周囲の表面とが同一面上に
揃っているので、前記強電界ドリフト部上の前記表面電
極の断線を防ぐことができ、信頼性が向上するという効
果がある。
According to a tenth aspect of the present invention, in the strong electric field drift portion, the surface of the drift portion and the surface around the drift portion are aligned on the same plane. The disconnection of the surface electrode on the strong electric field drift portion can be prevented, and the reliability is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1における電界放射型電子源の製造方
法を説明するための主要工程断面図である。
1A to 1C are sectional views of main steps for explaining a method for manufacturing a field emission electron source according to a first embodiment.

【図2】同上の電界放射型電子源の製造方法を説明する
ためのフォトマスクの平面図である。
FIG. 2 is a plan view of a photomask for explaining the method of manufacturing the above field emission electron source.

【図3】同上の電界放射型電子源の製造方法を説明する
ための製造装置の概略説明図である。
FIG. 3 is a schematic explanatory view of a manufacturing apparatus for explaining the method of manufacturing the above field emission electron source.

【図4】同上の電界放射型電子源を示し、(a)は概略
断面図、(b)は要部説明図である。
FIG. 4 shows the same field emission electron source as in the above, in which (a) is a schematic sectional view and (b) is an explanatory view of a main part.

【図5】実施形態2における電界放射型電子源の概略断
面図である。
FIG. 5 is a schematic cross-sectional view of a field emission electron source according to a second embodiment.

【図6】実施形態3における電界放射型電子源の概略断
面図である。
FIG. 6 is a schematic cross-sectional view of a field emission electron source according to a third embodiment.

【図7】同上の電界放射型電子源の製造方法を説明する
ための主要工程断面図である。
FIG. 7 is a cross-sectional view of main steps for explaining the method for manufacturing the above field emission electron source.

【図8】同上の電界放射型電子源の製造方法を説明する
ための主要工程断面図である。
FIG. 8 is a cross-sectional view of main steps for explaining the method for manufacturing the above field emission electron source.

【図9】従来例を示す電界放射型電子源の動作説明図で
ある。
FIG. 9 is an operation explanatory view of a field emission type electron source showing a conventional example.

【図10】同上の電界放射型電子源の動作説明図であ
る。
FIG. 10 is an operation explanatory diagram of the above field emission electron source.

【図11】他の従来例を示す電界放射型電子源の動作説
明図である。
FIG. 11 is an operation explanatory view of a field emission electron source showing another conventional example.

【図12】別の従来例を示す電界放射型電子源の概略断
面図である。
FIG. 12 is a schematic cross-sectional view of a field emission electron source showing another conventional example.

【符号の説明】[Explanation of symbols]

1 n形シリコン基板 2 オーミック電極 6 強電界ドリフト部 6a ドリフト部 6b 放熱部 6c 凹部 7 表面電極 10 電界放射型電子源 1 n-type silicon substrate 2 Ohmic electrodes 6 Strong electric field drift section 6a Drift section 6b Heat dissipation part 6c recess 7 Surface electrode 10 Field emission electron source

───────────────────────────────────────────────────── フロントページの続き (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 本多 由明 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 櫟原 勉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 馬場 徹 大阪府門真市大字門真1048番地松下電工株 式会社内   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Koichi Aizawa             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Yoshiaki Honda             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Yoshifumi Watanabe             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Tsutomu Kagehara             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Toru Baba             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 導電性基板と、導電性基板の一表面側に
形成された強電界ドリフト部と、強電界ドリフト部上に
形成された表面電極とを備え、強電界ドリフト部が、導
電性基板の厚み方向に沿った凹部が形成され高熱伝導性
を有する放熱部と、凹部に充実されたナノメータオーダ
の多数の微粒子および各微粒子それぞれの表面を覆う多
数の絶縁膜を含むドリフト部とからなり、表面電極を導
電性基板に対して正極として直流電圧を印加することに
より導電性基板から注入された電子がドリフト部をドリ
フトし表面電極を通して放出される電界放射型電子源の
製造方法であって、導電性基板の一表面側に凹部を形成
する加工工程と、凹部に多数の微粒子を堆積させる堆積
工程と、凹部に堆積された各微粒子それぞれの表面に絶
縁膜を形成する絶縁膜形成工程とを備えることを特徴と
する電界放射型電子源の製造方法。
1. A conductive substrate, a strong electric field drift portion formed on one surface side of the conductive substrate, and a surface electrode formed on the strong electric field drift portion, wherein the strong electric field drift portion is conductive. It consists of a heat dissipation part having a high thermal conductivity in which a concave part is formed along the thickness direction of the substrate, and a drift part including a large number of nanometer-order fine particles filled in the concave part and a large number of insulating films covering the surface of each fine particle. A method for manufacturing a field emission electron source, in which electrons injected from a conductive substrate drift in a drift portion and are emitted through the surface electrode by applying a DC voltage with the surface electrode serving as a positive electrode with respect to the conductive substrate. , A processing step of forming a recess on one surface side of the conductive substrate, a deposition step of depositing a large number of fine particles in the recess, and an insulating step of forming an insulating film on the surface of each fine particle deposited in the recess A method of manufacturing a field emission electron source, comprising: a film forming step.
【請求項2】 前記微粒子は、ナノクリスタルSi若し
くはナノクリスタルSiCからなることを特徴とする請
求項1記載の電界放射型電子源の製造方法。
2. The method of manufacturing a field emission electron source according to claim 1, wherein the fine particles are made of nanocrystal Si or nanocrystal SiC.
【請求項3】 前記堆積工程は、プラズマCVD法、E
CR−CVD法、クラスタビーム法から選択される方法
により前記微粒子を堆積させることを特徴とする請求項
1または請求項2記載の電界放射型電子源の製造方法。
3. The deposition step is a plasma CVD method, E
The method for producing a field emission electron source according to claim 1 or 2, wherein the fine particles are deposited by a method selected from a CR-CVD method and a cluster beam method.
【請求項4】 前記ドリフト部の厚さが2μmを超えな
いことを特徴とする請求項1ないし請求項3のいずれか
に記載の電界放射型電子源の製造方法。
4. The method of manufacturing a field emission electron source according to claim 1, wherein the thickness of the drift portion does not exceed 2 μm.
【請求項5】 前記ドリフト部が第1のサイズの微粒子
を含む第1微粒子層と第2のサイズの微粒子を含む第2
微粒子層とが交互に積層された構造を有し、前記堆積工
程は、第1微粒子層と第2微粒子層とを交互に形成する
ことを特徴とする請求項1ないし請求項4のいずれかに
記載の電界放射型電子源の製造方法。
5. The first fine particle layer containing fine particles of a first size and the second drift portion containing fine particles of a second size.
The fine particle layer has a structure in which the fine particle layers are alternately laminated, and the depositing step alternately forms the first fine particle layer and the second fine particle layer. A method for manufacturing a field emission electron source according to claim 1.
【請求項6】 前記加工工程は、反応性イオンエッチン
グ法、電子ビーム加工法、サンドブラスト加工法、スタ
ンプ法から選択される方法により前記凹部を形成するこ
とを特徴とする請求項1ないし請求項5のいずれかに記
載の電界放射型電子源の製造方法。
6. The method according to claim 1, wherein in the processing step, the recess is formed by a method selected from a reactive ion etching method, an electron beam processing method, a sandblast processing method, and a stamping method. A method of manufacturing a field emission electron source according to any one of 1.
【請求項7】 前記導電性基板は、単結晶Si、多結晶
Si、アモルファスSi、単結晶SiC、多結晶Si
C、アモルファスSiCから選択されることを特徴とす
る請求項1ないし請求項6のいずれかに記載の電界放射
型電子源の製造方法。
7. The conductive substrate is single crystal Si, polycrystalline Si, amorphous Si, single crystal SiC, polycrystalline Si.
7. The method for manufacturing a field emission electron source according to claim 1, wherein C or amorphous SiC is selected.
【請求項8】 前記絶縁膜が酸化膜であって、前記絶縁
膜形成工程は、電解液中において電気化学的に酸化する
工程であることを特徴とする請求項1ないし請求項7の
いずれかに記載の電界放射型電子源の製造方法。
8. The insulating film is an oxide film, and the insulating film forming step is a step of electrochemically oxidizing in an electrolytic solution. A method for manufacturing the field emission electron source according to.
【請求項9】 導電性基板と、導電性基板の一表面側に
形成された強電界ドリフト部と、強電界ドリフト部上に
形成された表面電極とを備え、強電界ドリフト部が、導
電性基板の厚み方向に沿った凹部が形成され高熱伝導性
を有する放熱部と、凹部に充実されたナノメータオーダ
の多数の微粒子および各微粒子それぞれの表面を覆う酸
化膜若しくは窒化膜若しくは酸窒化膜よりなる絶縁膜を
含むドリフト部とからなり、表面電極を導電性基板に対
して正極として直流電圧を印加することにより導電性基
板から注入された電子がドリフト部をドリフトし表面電
極を通して放出される電界放射型電子源の製造方法であ
って、導電性基板の一表面側に凹部を形成する加工工程
と、酸化種若しくは窒化種若しくは酸化種と窒化種とを
含む雰囲気中で前記微粒子を凹部に堆積させる堆積工程
とを備えることを特徴とする電界放射型電子源の製造方
法。
9. A conductive substrate, a strong electric field drift portion formed on one surface side of the conductive substrate, and a surface electrode formed on the strong electric field drift portion, wherein the strong electric field drift portion is conductive. Consists of a heat radiating portion having a high thermal conductivity with a concave portion formed along the thickness direction of the substrate, a large number of nanometer-order fine particles filled in the concave portion, and an oxide film, a nitride film, or an oxynitride film covering the surface of each fine particle. A field emission in which electrons injected from a conductive substrate drift through the drift electrode and are emitted through the surface electrode by applying a DC voltage with the surface electrode serving as a positive electrode with respect to the conductive substrate. A method of manufacturing a type electron source, comprising: a processing step of forming a recess on one surface side of a conductive substrate; A method of manufacturing a field emission electron source, comprising: a deposition step of depositing fine particles in a recess.
【請求項10】 前記強電界ドリフト部は、前記ドリフ
ト部の表面とドリフト部周囲の表面とが同一面上に揃っ
ていることを特徴とする請求項1ないし請求項9のいず
れかに記載の電界放射型電子源の製造方法。
10. The strong electric field drift portion according to claim 1, wherein a surface of the drift portion and a surface around the drift portion are flush with each other. Method for manufacturing field emission electron source.
JP2001225485A 2001-07-26 2001-07-26 Manufacturing method of field emission electron source Expired - Fee Related JP3772703B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001225485A JP3772703B2 (en) 2001-07-26 2001-07-26 Manufacturing method of field emission electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225485A JP3772703B2 (en) 2001-07-26 2001-07-26 Manufacturing method of field emission electron source

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004247354A Division JP2004319523A (en) 2004-08-26 2004-08-26 Manufacturing method of field emission electron source

Publications (2)

Publication Number Publication Date
JP2003045325A true JP2003045325A (en) 2003-02-14
JP3772703B2 JP3772703B2 (en) 2006-05-10

Family

ID=19058471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001225485A Expired - Fee Related JP3772703B2 (en) 2001-07-26 2001-07-26 Manufacturing method of field emission electron source

Country Status (1)

Country Link
JP (1) JP3772703B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086460A2 (en) * 2003-03-21 2004-10-07 North Carolina State University Method and systems for single- or multi-period edge definition lithography
JP2006058564A (en) * 2004-08-19 2006-03-02 Bridgestone Corp Manufacturing method of image display panel
JP2006120410A (en) * 2004-10-20 2006-05-11 Canon Anelva Corp Electron-beam generating device
JP2010182522A (en) * 2009-02-05 2010-08-19 Sharp Corp Electron emitting element, electron emitting device, self-light-emitting device, image display device, cooling device, and charging device
US8080470B2 (en) 2007-06-18 2011-12-20 Elpida Memory, Inc. Wiring structure and semiconductor device, and their fabrication methods

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086460A2 (en) * 2003-03-21 2004-10-07 North Carolina State University Method and systems for single- or multi-period edge definition lithography
WO2004086460A3 (en) * 2003-03-21 2004-12-29 Univ North Carolina State Method and systems for single- or multi-period edge definition lithography
JP2006058564A (en) * 2004-08-19 2006-03-02 Bridgestone Corp Manufacturing method of image display panel
JP4614714B2 (en) * 2004-08-19 2011-01-19 株式会社ブリヂストン Manufacturing method of image display panel
JP2006120410A (en) * 2004-10-20 2006-05-11 Canon Anelva Corp Electron-beam generating device
US8080470B2 (en) 2007-06-18 2011-12-20 Elpida Memory, Inc. Wiring structure and semiconductor device, and their fabrication methods
JP2010182522A (en) * 2009-02-05 2010-08-19 Sharp Corp Electron emitting element, electron emitting device, self-light-emitting device, image display device, cooling device, and charging device
JP4680305B2 (en) * 2009-02-05 2011-05-11 シャープ株式会社 Electron-emitting device, electron-emitting device, self-luminous device, image display device, cooling device, and charging device

Also Published As

Publication number Publication date
JP3772703B2 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
TWI492297B (en) Plasma etching method,semiconductor device manufacturing method, and plasma etching apparatus
JP3255960B2 (en) Cold cathode emitter element
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
KR100367282B1 (en) Field emission-type electron source and manufacturing method thereof
US7858155B2 (en) Plasma processing method and plasma processing apparatus
JP3487236B2 (en) Field emission type electron source and method of manufacturing the same
Rakhshandehroo et al. Fabrication of self-aligned silicon field emission devices and effects of surface passivation on emission current
JPS6136589B2 (en)
JP3772703B2 (en) Manufacturing method of field emission electron source
JP2004319523A (en) Manufacturing method of field emission electron source
US20060219659A1 (en) Method for treatment of silicon-based target object to be processed, apparatus for treatment and method of manufacturing semiconductor device
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP2000164580A (en) Plasma processing system method therefor
JP3603682B2 (en) Field emission electron source
US11404263B2 (en) Deposition of low-stress carbon-containing layers
JP4135309B2 (en) Manufacturing method of field emission electron source
JP3487230B2 (en) Field emission electron source, method of manufacturing the same, and display device
JP3508651B2 (en) Field emission type electron source and method of manufacturing the same
JP3687520B2 (en) Field emission electron source and manufacturing method thereof
JP3079097B1 (en) Field emission type electron source and method of manufacturing the same
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JP3721976B2 (en) Manufacturing method of field emission electron source
JP3669291B2 (en) Manufacturing method of field emission electron source
JP3985445B2 (en) Manufacturing method of field emission electron source
JP3478279B2 (en) Method for manufacturing field emission electron source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees