JP2003037001A - Chip resistor and manufacturing method therefor - Google Patents

Chip resistor and manufacturing method therefor

Info

Publication number
JP2003037001A
JP2003037001A JP2001222151A JP2001222151A JP2003037001A JP 2003037001 A JP2003037001 A JP 2003037001A JP 2001222151 A JP2001222151 A JP 2001222151A JP 2001222151 A JP2001222151 A JP 2001222151A JP 2003037001 A JP2003037001 A JP 2003037001A
Authority
JP
Japan
Prior art keywords
resistor
electrode
chip
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001222151A
Other languages
Japanese (ja)
Inventor
Toshiyuki Sakuma
敏幸 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001222151A priority Critical patent/JP2003037001A/en
Publication of JP2003037001A publication Critical patent/JP2003037001A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip resistor with which both the front and back sides of a chip part are not selected at the time of mounting, namely, correspondence to bulk mounting is made possible. SOLUTION: The chip resistor is provided with an insulation substrate 11, an insulation layer 31 formed on the surface of the substrate, a resistor 15 and an electrode 13 which are formed on the upper side of the insulation layer, a protective film 17 for protecting the resistor and a plating electrode 23 formed on the electrode. In the insulation layer 31, an electrode forming part 31a forming the electrode is thicker than a resistor-forming part 31b which forms the resistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、チップ抵抗器に係
り、特に多数のチップ部品を収納したバルクカセットか
ら該チップ部品の表裏を選択することなく回路基板に実
装する、いわゆるバルク実装に好適なチップ抵抗器に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor, and is particularly suitable for so-called bulk mounting in which a chip cassette is mounted on a circuit board without selecting the front and back of the chip cassette from a bulk cassette. It relates to chip resistors.

【0002】[0002]

【従来の技術】図3(a)は従来の厚膜チップ抵抗器の
構造例を示す。従来のチップ抵抗器は、アルミナ等の絶
縁性基板11の表面両端部に厚膜電極13,13を備
え、この電極間に厚膜抵抗体15が配置されている。抵
抗体15はガラス絶縁膜および樹脂絶縁膜からなる保護
膜17により被覆され保護されている。絶縁性基板11
の両端部に配置された表面の電極13と裏面の電極19
および側端面の端面電極16の各表面にはめっき電極2
3,23が形成されている。
2. Description of the Related Art FIG. 3A shows an example of the structure of a conventional thick film chip resistor. The conventional chip resistor is provided with thick film electrodes 13, 13 at both ends of the surface of an insulating substrate 11 made of alumina or the like, and a thick film resistor 15 is arranged between the electrodes. The resistor 15 is covered and protected by a protective film 17 made of a glass insulating film and a resin insulating film. Insulating substrate 11
Front surface electrode 13 and rear surface electrode 19 arranged at both ends of
And the plating electrode 2 on each surface of the end surface electrode 16 on the side end surface.
3, 23 are formed.

【0003】この場合、基板中央部の保護膜17の部分
の表面高さがめっき電極部23の表面高さよりも高くな
る。厚膜チップ抵抗器においては絶縁性基板11の表面
側のめっき電極23と保護膜19のそれぞれの表面の段
差が30−50μm程度発生している場合が多い。
In this case, the surface height of the protective film 17 in the central portion of the substrate becomes higher than the surface height of the plated electrode portion 23. In the thick film chip resistor, a step difference between the surface of the plating electrode 23 on the surface of the insulating substrate 11 and the surface of the protective film 19 is often about 30 to 50 μm.

【0004】ところで、従来のチップ抵抗器は、工場出
荷の際にテープに1個ずつ、抵抗体が存在する基板の面
を表面として固定するいわゆるテーピングによる荷姿で
出荷される場合が多い。そして、回路基板に実装する際
には、そのままの状態で、即ち、抵抗体が存在する面
(保護膜側)を表面として実装機(マウンタ)により回
路基板に固定される。この場合には、図3(b)に示す
ように回路基板25のランド部27に絶縁性基板11の
めっき電極23,23の裏面側が密着し、はんだリフロ
ー等によるランド部27への接続固定が行われる。
Incidentally, the conventional chip resistors are often shipped one by one at the time of factory shipment in a so-called taping package in which the surface of the substrate on which the resistors are present is fixed as the surface. Then, when mounting on the circuit board, it is fixed to the circuit board in the same state, that is, with the surface (the protective film side) where the resistor is present as the surface by a mounting machine (mounter). In this case, as shown in FIG. 3B, the back surface side of the plated electrodes 23, 23 of the insulating substrate 11 is closely attached to the land portion 27 of the circuit board 25, and the connection and fixing to the land portion 27 by solder reflow or the like is performed. Done.

【0005】しかしながら、実装方法にはバルクカセッ
トに多数のチップ部品を表裏を問わずランダムな状態で
収容し、このチップ部品を1個ずつバルクカセットから
取り出して回路基板に実装する、いわゆるバルク実装が
存在する。係る実装方式によれば、チップ部品を回路基
板に装着するに際して、チップ部品の表裏を選択するこ
となく、チップ部品の面実装が行われる。
However, the mounting method is so-called bulk mounting, in which a large number of chip components are randomly placed in a bulk cassette regardless of front and back, and the chip components are taken out one by one from the bulk cassette and mounted on a circuit board. Exists. According to this mounting method, when mounting the chip component on the circuit board, the surface mounting of the chip component is performed without selecting the front and back of the chip component.

【0006】従って、図3(a)に示す従来のチップ抵
抗器をバルク実装機にてバルク実装した場合に、図3
(b)に示すように、チップ抵抗器の裏面側が回路基板
25に対向する面となるように実装される場合には、特
に問題は生じない。しかしながら、図3(c)に示すよ
うに、チップ抵抗器の表面側(保護膜側)が回路基板2
5に対向する面となる場合には、チップ抵抗器が傾いて
実装される可能性が強く、最悪の場合、片側のはんだ付
けができない、または、図3(d)に示すように、チッ
プ立等の現象が発生するという問題がある。従って、従
来のチップ抵抗器は、いわゆるバルク実装には対応でき
ないという問題がある。
Therefore, when the conventional chip resistor shown in FIG. 3A is bulk-mounted by the bulk mounting machine,
As shown in (b), no particular problem occurs when the chip resistor is mounted so that the back surface thereof faces the circuit board 25. However, as shown in FIG. 3C, the surface side (protective film side) of the chip resistor is the circuit board 2
If it is the surface opposite to 5, the chip resistor is likely to be mounted at an inclination, and in the worst case, soldering on one side is not possible, or as shown in FIG. There is a problem that such phenomena occur. Therefore, the conventional chip resistor has a problem that it cannot support so-called bulk mounting.

【0007】[0007]

【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、実装に際してチップ部品の表
裏を選択しない、いわゆるバルク実装に対応が可能なチ
ップ抵抗器を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and provides a chip resistor which does not select the front and back of a chip component at the time of mounting, and which is compatible with so-called bulk mounting. To aim.

【0008】[0008]

【課題を解決するための手段】このような従来技術にお
ける問題点を解決するために、本発明の一態様は、絶縁
性の基板と、該基板の表面に形成された絶縁層と、該絶
縁層の上側に形成された抵抗体及び電極と、前記抵抗体
を保護するための保護膜と、前記電極上に形成されため
っき電極と、を備え、前記絶縁層の厚さは、前記電極を
形成する電極形成部分が、前記抵抗体を形成する抵抗体
形成部分よりも厚いことを特徴とするチップ抵抗器であ
る。
In order to solve the problems in the prior art, one aspect of the present invention is to provide an insulating substrate, an insulating layer formed on the surface of the substrate, and the insulating layer. A resistor and an electrode formed on the upper side of the layer, a protective film for protecting the resistor, and a plating electrode formed on the electrode, the thickness of the insulating layer is the electrode The chip resistor is characterized in that an electrode forming portion to be formed is thicker than a resistor forming portion to form the resistor.

【0009】ここで、前記電極形成部分と前記抵抗体形
成部分との間は、前記絶縁層の厚さを連続的に変化させ
たことを特徴とする。これにより、絶縁物層の厚い部分
と薄い部分との間に段差が形成されず、その上に配置さ
れる抵抗体及び電極を滑らかに形成することができる。
Here, the thickness of the insulating layer is continuously changed between the electrode forming portion and the resistor forming portion. As a result, a step is not formed between the thick portion and the thin portion of the insulating layer, and the resistor and the electrode arranged thereon can be smoothly formed.

【0010】また、本発明のチップ抵抗器の製造方法
は、絶縁性の基板と、該基板の表面に形成された絶縁層
と、該絶縁層の上側に形成された抵抗体及び電極と、前
記抵抗体を保護するための保護膜と、前記電極上に形成
されためっき電極と、を備えたチップ抵抗器の製造方法
において、前記絶縁層における前記抵抗体を形成する部
分の少なくとも一部を含む領域をエッチング加工する工
程を含むことを特徴とするものである。
The method of manufacturing a chip resistor according to the present invention further comprises an insulating substrate, an insulating layer formed on the surface of the substrate, a resistor and an electrode formed on the insulating layer, and A method of manufacturing a chip resistor comprising: a protective film for protecting a resistor; and a plating electrode formed on the electrode, including at least a part of a portion of the insulating layer forming the resistor. It is characterized in that it includes a step of etching the region.

【0011】上述した本発明のチップ抵抗器によれば、
絶縁性基板の表面に絶縁物層の薄い部分と厚い部分とを
設け、薄い部分に抵抗体とその保護膜とを配置するよう
にしたものである。従って、厚い部分に配置される電極
とその上に配置されるめっき電極の表面高さが、薄い部
分に配置される抵抗体とその上に配置される保護膜の表
面高さよりも高くすることができる。これにより、チッ
プ抵抗器が裏向きに(保護膜側が回路基板に面するよう
に)実装されても、保護膜表面において実装時の回路基
板との隙間(スタンドオフ)を確保することができる。
それ故、バルク実装対応の実装機を用いて実装を行って
も、100%の確率でチップ抵抗器の回路基板への実装
が可能となる。
According to the above chip resistor of the present invention,
A thin portion and a thick portion of the insulating layer are provided on the surface of the insulating substrate, and the resistor and its protective film are arranged on the thin portion. Therefore, the surface height of the electrode arranged in the thick portion and the plating electrode arranged thereon can be higher than the surface height of the resistor arranged in the thin portion and the protective film arranged thereon. it can. Accordingly, even when the chip resistor is mounted face down (the protective film side faces the circuit board), a gap (standoff) between the chip resistor and the circuit board at the time of mounting can be secured on the protective film surface.
Therefore, it is possible to mount the chip resistor on the circuit board with a probability of 100% even if the mounting is performed using a mounting machine that supports bulk mounting.

【0012】[0012]

【発明の実施の形態】以下、本発明に係るチップ抵抗器
の実施形態について図1及び図2を参照して詳細に説明
する。図1は、本発明の実施形態におけるチップ抵抗器
の全体構成を示す図である。なお、各図中同一または相
当部分には同一の符号を付して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a chip resistor according to the present invention will be described below in detail with reference to FIGS. FIG. 1 is a diagram showing an overall configuration of a chip resistor according to an embodiment of the present invention. In the drawings, the same or corresponding parts will be denoted by the same reference numerals for the description.

【0013】このチップ抵抗器は、アルミナ等の絶縁性
基板11の表面に基板11とは異なる材料の絶縁物層3
1が配置され、この絶縁物層31(絶縁層)はその厚さ
が厚い部分31aと薄い部分31bとを備えている。絶
縁物層31は、この実施形態においてはガラス層である
が、その他の絶縁物を用いることができる。絶縁物層3
1は エッチングによりその厚さが厚い部分31aと薄
い部分31bとが形成されている。この厚い部分31a
と薄い部分31bとは滑らかに連続して形成されてい
る。
This chip resistor has an insulating layer 3 made of a material different from that of the substrate 11 on the surface of an insulating substrate 11 such as alumina.
1 is arranged, and the insulating layer 31 (insulating layer) has a thick portion 31a and a thin portion 31b. The insulator layer 31 is a glass layer in this embodiment, but other insulators can be used. Insulator layer 3
In No. 1, a thick portion 31a and a thin portion 31b are formed by etching. This thick part 31a
And the thin portion 31b are smoothly and continuously formed.

【0014】絶縁物層の薄い部分31bは抵抗体15が
配置される抵抗体形成部分であり、絶縁物層の厚い部分
31aは電極13が配置される電極形成部分である。こ
こで、抵抗体15は例えば酸化ルテニウム等の厚膜抵抗
体が用いられるが、例えばニクロム等の薄膜抵抗体を用
いるようにしてもよい。電極31は、銀または銀パラジ
ウムの厚膜ペーストをスクリーン印刷により塗布して焼
成して形成することが好ましいが、銅等の金属を用いて
もよい。この実施形態においては、基板11の裏面に
も、表面と同じ銀または銀パラジウムの厚膜電極19が
配置されている。更に、基板11の端面には、例えばニ
クロム等の薄膜金属をスパッタリングまたは真空蒸着で
形成した端面電極16が配置されている。
The thin portion 31b of the insulating layer is a resistor forming portion where the resistor 15 is arranged, and the thick portion 31a of the insulating layer is an electrode forming portion where the electrode 13 is arranged. Here, a thick film resistor such as ruthenium oxide is used as the resistor 15, but a thin film resistor such as nichrome may be used. The electrode 31 is preferably formed by applying a thick film paste of silver or silver palladium by screen printing and firing, but a metal such as copper may be used. In this embodiment, the same thick-film electrode 19 of silver or silver-palladium as the front surface is also arranged on the back surface of the substrate 11. Further, on the end face of the substrate 11, an end face electrode 16 formed by sputtering or vacuum deposition of a thin film metal such as nichrome is arranged.

【0015】抵抗体15の上には、これを被覆する第1
保護膜17a及び第2保護膜17bからなる保護膜17
が配置されている。第1保護膜17aは、例えばガラス
層で構成することが好ましく、第2保護膜17bは例え
ば樹脂層で形成することが好ましい。なお、この保護膜
17は、上述したように2層で構成することなく、1層
で構成するようにしてもよい。電極31,16,19の
上には、ニッケルめっき層23a及び錫またははんだめ
っき層23bからなるめっき電極23が配置されてい
る。
On the resistor 15 is formed a first cover for covering it.
Protective film 17 including protective film 17a and second protective film 17b
Are arranged. The first protective film 17a is preferably formed of, for example, a glass layer, and the second protective film 17b is preferably formed of, for example, a resin layer. The protective film 17 may be formed of one layer instead of being formed of two layers as described above. On the electrodes 31, 16 and 19, a plating electrode 23 composed of a nickel plating layer 23a and a tin or solder plating layer 23b is arranged.

【0016】上述した構成のチップ抵抗器においては、
基板11面からめっき電極23の表面までの高さが、基
板11面から保護膜17の表面までの高さよりも高い。
従って、いわゆるバルク実装対応の実装機を用いて実装
を行って、保護膜側が回路基板に対向する面となるよう
に実装されても、保護膜17の面と基板11との間に隙
間が生じるので、上述のチップ立ち等を防止し、バルク
実装対応の実装機に好適なチップ抵抗器を構成すること
が可能となる。
In the chip resistor having the above structure,
The height from the surface of the substrate 11 to the surface of the plating electrode 23 is higher than the height from the surface of the substrate 11 to the surface of the protective film 17.
Therefore, even when mounting is performed using a mounting machine compatible with so-called bulk mounting so that the protective film side is the surface facing the circuit board, a gap is generated between the surface of the protective film 17 and the substrate 11. Therefore, it is possible to prevent the above-described chip rising and the like and configure a chip resistor suitable for a mounting machine compatible with bulk mounting.

【0017】なお、滑らかな表面を有する絶縁物層を用
い、この上に抵抗体15及び電極13をそれぞれ金属薄
膜をスパッタリング等により堆積し、リソグラフィによ
り所定のパターンに形成することにより、厚膜技術では
困難な低TCRで高精度な抵抗値が得られるチップ抵抗
器を製作することができる。係る抵抗器においても、絶
縁物層31が厚い部分31aと薄い部分31bとを備え
ているので、めっき電極23の表面高さが、保護膜17
の表面高さより高くなるため、いわいるバルク実装対応
の実装機に用いることができる。尚、めっき電極表面が
保護膜表面よりも高いことが望ましいが、この高さは同
じであってもよい。
It is to be noted that an insulating layer having a smooth surface is used, and a resistor 15 and an electrode 13 are respectively deposited on the thin film by sputtering or the like, and are formed into a predetermined pattern by lithography to form a thick film technique. It is possible to manufacture a chip resistor that can obtain a highly accurate resistance value with a low TCR, which is difficult with. Also in such a resistor, since the insulator layer 31 includes the thick portion 31a and the thin portion 31b, the surface height of the plating electrode 23 is equal to that of the protective film 17.
Since it is higher than the surface height of, it can be used in a so-called mounting machine for bulk mounting. The surface of the plating electrode is preferably higher than the surface of the protective film, but the height may be the same.

【0018】次に、本発明のチップ抵抗器の製造方法に
ついて、図2を参照しながら説明する。まず、図2
(a)に示すように、アルミナ等の絶縁性基板11を準
備する。図示の例では1個のチップ領域を示すが、実際
には多数のチップ抵抗器を一括して製造する多数個取り
の基板が用いられる。絶縁物層31はガラスペーストを
基板11の全面に塗布して、その後焼成することにより
形成する。
Next, a method of manufacturing the chip resistor of the present invention will be described with reference to FIG. First, FIG.
As shown in (a), an insulating substrate 11 made of alumina or the like is prepared. Although one chip area is shown in the illustrated example, a multi-piece substrate for manufacturing a large number of chip resistors at once is used in practice. The insulating layer 31 is formed by applying a glass paste on the entire surface of the substrate 11 and then firing it.

【0019】次に、図2(b)に示すように絶縁物層3
1に厚い部分31a及び薄い部分31bを形成する。こ
の場合、厚い部分31aと薄い部分31bとの間の領域
においては、抵抗体15と電極13との良好な接続状態
を達成するために、段差による急激な膜厚変化を避ける
ことが望ましい。本実施の形態では、厚い部分31aと
薄い部分31bとの間においては、連続的に絶縁物層3
1の厚さを変化させている。これにより、後に形成する
電極及び抵抗体を滑らかな曲面上に配置することがで
き、両者の良好な接続状態を形成することが可能とな
る。このような、絶縁物層の薄い部分31bの形成に際
して、連続的な膜厚変化を形成するには、例えば厚い部
分31aをレジスト膜でマスクすることにより、等方的
なウェットエッチングを用いることが望ましい。ウェッ
トエッチングによらずに、等方性のドライエッチングに
よっても可能である。また、図1及び図2において示す
例は、絶縁物層31のエッチングする領域と、抵抗体1
5を形成する領域とを、略同一の領域としているが、エ
ッチングする領域が抵抗体15を形成する領域とは異な
るものであっても、少なくとも抵抗体15を形成する部
分の一部が含まれていればよい。即ち、エッチングする
領域を抵抗体15を形成する領域よりも広くとっても狭
くとっても構わない。前者の場合には、電極13を厚い
部分31aから膜厚が減少していく領域にかけて抵抗体
15に到達するまで設けることを要する。後者の場合に
は、抵抗体15が厚い部分31aに及んで形成されるた
め、電極13は、かかる厚い部分31a上の抵抗体15
に少なくとも一部が重畳するように形成することを要す
る。更に、後者の場合に、エッチングする領域は、絶縁
物層31の略中心部分であることが望ましいが、側方に
偏っていても構わない。以上のように、どの領域にエッ
チングするかにかかわらず、電極13が形成される領域
においては、抵抗体15を形成する領域よりも厚い層厚
が確保できるようにすれば、本発明の効果を奏すること
ができる。なお、上記の例ではエッチングにより絶縁物
層31に層厚の厚い部分と薄い部分とを設ける例を示し
たが、電極部分の嵩上げだけを目的とする場合には、エ
ッチングした部分のガラスは残っていなくてもよい。
Next, as shown in FIG. 2B, the insulating layer 3
A thick portion 31a and a thin portion 31b are formed on the substrate 1. In this case, in the area between the thick portion 31a and the thin portion 31b, in order to achieve a good connection state between the resistor 15 and the electrode 13, it is desirable to avoid a sudden change in film thickness due to a step. In the present embodiment, the insulating layer 3 is continuously formed between the thick portion 31a and the thin portion 31b.
The thickness of 1 is changed. As a result, the electrodes and resistors to be formed later can be arranged on a smooth curved surface, and a good connection between them can be formed. In order to form a continuous film thickness change in forming such a thin portion 31b of the insulating layer, isotropic wet etching is used, for example, by masking the thick portion 31a with a resist film. desirable. It is also possible to use isotropic dry etching instead of wet etching. In addition, in the example shown in FIGS. 1 and 2, the region of the insulator layer 31 to be etched and the resistor 1 are
Although the region forming 5 is substantially the same region, at least a part of the portion forming the resistor 15 is included even if the region to be etched is different from the region forming the resistor 15. If you have. That is, the region to be etched may be wider or narrower than the region in which the resistor 15 is formed. In the former case, it is necessary to provide the electrode 13 from the thick portion 31a to the region where the film thickness decreases until reaching the resistor 15. In the latter case, since the resistor 15 is formed over the thick portion 31a, the electrode 13 has the resistor 15 on the thick portion 31a.
It is necessary to form so that at least a part of them overlap. Further, in the latter case, the region to be etched is preferably substantially the central portion of the insulator layer 31, but it may be laterally biased. As described above, regardless of which region is etched, the effect of the present invention can be obtained by making it possible to secure a thicker layer thickness in the region where the electrode 13 is formed than in the region where the resistor 15 is formed. Can play. In the above example, the insulating layer 31 is provided with a thick portion and a thin portion in the insulating layer 31 by etching, but when the purpose is only to increase the height of the electrode portion, the glass in the etched portion remains. You don't have to.

【0020】次に、図2(c)に示すように、ガラス層
のエッチングした薄い部分31bを含む領域に抵抗体1
5を配置する。この抵抗体15は、例えば酸化ルテニウ
ム等の厚膜抵抗体ペーストをスクリーン印刷により塗布
してそのパターンを形成し、これを焼成することにより
形成することができる。また、このような厚膜抵抗体を
用いずに金属薄膜をスパッタリングまたは蒸着等により
形成するようにしてもよい。この場合には、予めフォト
レジスト膜で抵抗体の開口部パターンを形成し、金属薄
膜をスパッタリングまたは蒸着により形成した後に、リ
フトオフによりフォトレジスト膜を除去することによ
り、薄膜抵抗体15を形成することができる。
Next, as shown in FIG. 2C, the resistor 1 is formed in the region including the etched thin portion 31b of the glass layer.
Place 5. The resistor 15 can be formed, for example, by applying a thick film resistor paste such as ruthenium oxide by screen printing to form a pattern and firing the pattern. Alternatively, a metal thin film may be formed by sputtering or vapor deposition without using such a thick film resistor. In this case, the thin film resistor 15 is formed by forming an opening pattern of the resistor with a photoresist film in advance, forming a metal thin film by sputtering or vapor deposition, and then removing the photoresist film by lift-off. You can

【0021】次に、図2(d)に示すように、絶縁物層
の厚い部分31aに電極13を形成する。電極13は、
銀または銀パラジウムペーストをスクリーン印刷により
塗布し、高温で焼成することにより形成することができ
る。また、フォトレジスト膜に開口パターンを設け、金
属薄膜をスパッタリングまたは蒸着により被着した後
に、リフトオフによりフォトレジスト膜を除去すること
で、金属薄膜パターンを形成し、その上に銅めっき等で
電極13を形成することもできる。また、基板の裏面に
も上述と同様な手法により電極19を形成する。
Next, as shown in FIG. 2D, the electrode 13 is formed on the thick portion 31a of the insulating layer. The electrode 13 is
It can be formed by applying a silver or silver palladium paste by screen printing and baking at a high temperature. Further, an opening pattern is provided in the photoresist film, a metal thin film is deposited by sputtering or vapor deposition, and then the photoresist film is removed by lift-off to form a metal thin film pattern, on which the electrode 13 is formed by copper plating or the like. Can also be formed. The electrode 19 is also formed on the back surface of the substrate by the same method as described above.

【0022】次に、図2(e)に示すように、抵抗体を
被覆する第1保護膜17a及び第2保護膜17bをスク
リーン印刷等により形成する。例えば、第1保護膜17
aは、ガラスペーストをスクリーン印刷により塗布し
て、これを焼成することにより形成する。また、第2保
護膜17bは、樹脂ペーストを用い、スクリーン印刷に
より塗布してこれを加温硬化することにより形成する。
第1保護膜17aの形成後に、レーザトリミングにより
抵抗体15のトリミングを必要に応じて行う。
Next, as shown in FIG. 2E, a first protective film 17a and a second protective film 17b for covering the resistor are formed by screen printing or the like. For example, the first protective film 17
A is formed by applying a glass paste by screen printing and firing it. The second protective film 17b is formed by applying a resin paste by screen printing and heating and curing the resin paste.
After forming the first protective film 17a, the resistor 15 is trimmed by laser trimming as necessary.

【0023】次に、以上の工程は多数個取りの基板に一
括して処理を行うものであるが、これをクラッキングま
たは切断により個々のチップ相当分に分割する。この分
割は、まずチップ区画の短手方向に沿って行われ、短冊
状に形成された一連のチップ相当分の各端面に端面電極
16を形成する。端面電極16は、短冊状に分割された
一連のチップ相当分をその端面が露出するように適当な
治具に装着し、真空蒸着またはスパッタリングにより金
属薄膜を被着することで形成する。
Next, in the above process, a large number of substrates are collectively processed, but these are divided into individual chips by cracking or cutting. This division is first performed along the lateral direction of the chip section, and the end face electrode 16 is formed on each end face corresponding to a series of chips formed in a strip shape. The end face electrode 16 is formed by mounting a series of chips corresponding to a strip shape on an appropriate jig so that the end face is exposed, and depositing a metal thin film by vacuum vapor deposition or sputtering.

【0024】そして、バレルめっき等の電解めっきによ
り、電極13,16,19上にニッケルめっき層23a
及び錫またははんだめっき層23bを被着することで、
めっき電極23を形成する。これにより、図1に示すチ
ップ抵抗器が完成する。完成したチップ抵抗器は、図1
に示すようにめっき電極23の表面高さが保護膜17の
表面高さよりも高くなるので、いわゆるバルク実装に好
適な電極構造が得られる。
Then, the nickel plating layer 23a is formed on the electrodes 13, 16 and 19 by electrolytic plating such as barrel plating.
And by depositing the tin or solder plating layer 23b,
The plating electrode 23 is formed. This completes the chip resistor shown in FIG. Figure 1 shows the completed chip resistor.
Since the surface height of the plated electrode 23 is higher than the surface height of the protective film 17 as shown in (4), an electrode structure suitable for so-called bulk mounting can be obtained.

【0025】上述したように、抵抗体15を金属薄膜で
ガラス層31の上に形成することで、低TCRで高抵抗
値精度のチップ抵抗器を製作することができる。これ
は、抵抗体15の下地層として滑らかな表面を有するガ
ラス層を用いることで、アルミナ等の絶縁性基板11の
表面に存在する凹凸を著しく緩和し、抵抗体パターンの
不均一性及び膜厚の不均一性が大幅に緩和されるためと
考えられる。従って、係る製造方法により薄膜チップ抵
抗器を製作することで、低TCRで高精度なチップ抵抗
器を容易に製作することが可能になる。
As described above, by forming the resistor 15 with a metal thin film on the glass layer 31, a chip resistor having a low TCR and a high resistance value accuracy can be manufactured. This is because the glass layer having a smooth surface is used as the base layer of the resistor 15 to remarkably reduce the unevenness existing on the surface of the insulating substrate 11 such as alumina, and to make the resistor pattern nonuniform and the film thickness. This is considered to be because the non-uniformity of is greatly reduced. Therefore, by manufacturing a thin film chip resistor by such a manufacturing method, it becomes possible to easily manufacture a highly accurate chip resistor with low TCR.

【0026】なお、上記実施形態においては、絶縁性基
板の表面および裏面に電極を設け、チップ抵抗器が表向
きにも裏向きにも実装可能な例について説明したが、基
板表面のみに電極を設け、裏向きにのみ実装するいわゆ
るフィレットレス実装にも本発明の趣旨の適用が可能で
ある。
In the above embodiment, an example in which electrodes are provided on the front and back surfaces of the insulating substrate and the chip resistors can be mounted face-up or face-down has been described. However, electrodes are provided only on the substrate surface. The purpose of the present invention can also be applied to so-called filletless mounting, which is mounted only face down.

【0027】また、上述した実施形態においては、絶縁
物層としてガラス層を用いる例について説明したが、ガ
ラス層に代えてセラミック層としてもよく、またガラス
とセラミックの混合層としてもよい。これにより基板や
電極との密着性及び絶縁膜の保形性の双方を確保でき
る。更に、TiO,SiNまたはSixNy,SiO
を含むSiOn,HfO,Al,AlN等の
材料を用いてもよく、形成方法としては、塗布法、加熱
焼成法、スパッタ法、CVD法等がある。
In addition, in the above-described embodiment, insulation
An example of using a glass layer as the object layer has been described.
A ceramic layer may be used instead of the lath layer.
And a ceramic mixed layer. This allows the substrate and
Both the adhesion to the electrodes and the shape retention of the insulating film can be secured.
It Furthermore, TiOTwo, SiN or SixNy, SiO
TwoContaining SiOn, HfOTwo, AlTwoOThree, AlN, etc.
A material may be used, and the forming method includes a coating method and heating.
There are a firing method, a sputtering method, a CVD method and the like.

【0028】これまで本発明の一実施形態について説明
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。
Although one embodiment of the present invention has been described so far, it goes without saying that the present invention is not limited to the above-described embodiment and may be implemented in various different forms within the scope of the technical idea thereof.

【0029】[0029]

【発明の効果】本発明によれば、従来のチップ抵抗器に
比べて、めっき電極の表面の高さを、保護膜の表面の高
さに対して相対的に高くすることができ、回路基板への
実装の確実性が高まる。
According to the present invention, the height of the surface of the plating electrode can be made relatively higher than the height of the surface of the protective film as compared with the conventional chip resistor, and the circuit board The certainty of implementation in

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態におけるチップ抵抗器の全体
構成を示す断面図である。
FIG. 1 is a sectional view showing an overall configuration of a chip resistor according to an embodiment of the present invention.

【図2】上記チップ抵抗器の製造工程を示す図である。FIG. 2 is a diagram showing a manufacturing process of the chip resistor.

【図3】従来のチップ抵抗器について、(a)は全体構
成を示す断面図であり、(b)は保護膜側が表向きに実
装され、(c)は保護膜側が回路基板に向いて裏向きに
実装され、(d)はいわゆるチップ立ちを起こした状態
をそれぞれ示した図である。
3A and 3B are cross-sectional views showing the overall structure of a conventional chip resistor, FIG. 3B is a protective film side mounted on the front side, and FIG. FIG. 3D is a diagram showing a state in which the chip is mounted, and a so-called chip is raised.

【符号の説明】[Explanation of symbols]

11 絶縁性基板 13,16,19 電極 15 抵抗体 17a,17b,17 保護膜 23a,23b,23 めっき電極 31 絶縁物層(ガラス層) 31a 絶縁物層の厚い部分 31b 絶縁物層の薄い部分 11 Insulating substrate 13, 16, 19 electrodes 15 resistor 17a, 17b, 17 protective film 23a, 23b, 23 plated electrode 31 Insulator layer (glass layer) 31a Thick part of insulator layer 31b Thin portion of insulating layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性の基板と、該基板の表面に形成さ
れた絶縁層と、該絶縁層の上側に形成された抵抗体及び
電極と、前記抵抗体を保護するための保護膜と、前記電
極上に形成されためっき電極と、を備え、前記絶縁層の
厚さは、前記電極を形成する電極形成部分が、前記抵抗
体を形成する抵抗体形成部分よりも厚いことを特徴とす
るチップ抵抗器。
1. An insulating substrate, an insulating layer formed on the surface of the substrate, a resistor and an electrode formed on the upper side of the insulating layer, and a protective film for protecting the resistor. A plating electrode formed on the electrode, wherein a thickness of the insulating layer is such that an electrode forming portion forming the electrode is thicker than a resistor forming portion forming the resistor. Chip resistor.
【請求項2】 前記めっき電極の表面の高さが、前記保
護膜の表面の高さより高いことを特徴とする請求項1記
載のチップ抵抗器。
2. The chip resistor according to claim 1, wherein the height of the surface of the plating electrode is higher than the height of the surface of the protective film.
【請求項3】 前記基板の裏面側に形成された裏面電極
と、前記電極と前記裏面電極とを導通させる側面電極
と、を備えることを特徴する請求項1記載のチップ抵抗
器。
3. The chip resistor according to claim 1, further comprising a back surface electrode formed on the back surface side of the substrate, and a side surface electrode for electrically connecting the electrode and the back surface electrode.
【請求項4】 前記電極形成部分と前記抵抗体形成部分
との間は、前記絶縁層の厚さを連続的に変化させたこと
を特徴とする請求項1記載のチップ抵抗器。
4. The chip resistor according to claim 1, wherein a thickness of the insulating layer is continuously changed between the electrode forming portion and the resistor forming portion.
【請求項5】 絶縁性の基板と、該基板の表面に形成さ
れた絶縁層と、該絶縁層の上側に形成された抵抗体及び
電極と、前記抵抗体を保護するための保護膜と、前記電
極上に形成されためっき電極と、を備えたチップ抵抗器
の製造方法において、前記絶縁層における前記抵抗体を
形成する部分の少なくとも一部を含む領域をエッチング
加工する工程を含むことを特徴とするチップ抵抗器の製
造方法。
5. An insulating substrate, an insulating layer formed on the surface of the substrate, a resistor and an electrode formed on the upper side of the insulating layer, and a protective film for protecting the resistor. A method of manufacturing a chip resistor including a plated electrode formed on the electrode, including a step of etching a region including at least a part of a portion of the insulating layer where the resistor is formed. A method of manufacturing a chip resistor.
JP2001222151A 2001-07-23 2001-07-23 Chip resistor and manufacturing method therefor Pending JP2003037001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001222151A JP2003037001A (en) 2001-07-23 2001-07-23 Chip resistor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001222151A JP2003037001A (en) 2001-07-23 2001-07-23 Chip resistor and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2003037001A true JP2003037001A (en) 2003-02-07

Family

ID=19055692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001222151A Pending JP2003037001A (en) 2001-07-23 2001-07-23 Chip resistor and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2003037001A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068503A (en) * 2001-08-30 2003-03-07 Koa Corp Chip resistor
JP2011171596A (en) * 2010-02-19 2011-09-01 Mitsubishi Materials Corp Thin-film thermistor element
JP2020047910A (en) * 2018-09-17 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component and manufacturing method thereof
JP2022023781A (en) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068503A (en) * 2001-08-30 2003-03-07 Koa Corp Chip resistor
JP4707895B2 (en) * 2001-08-30 2011-06-22 コーア株式会社 Chip resistor
JP2011171596A (en) * 2010-02-19 2011-09-01 Mitsubishi Materials Corp Thin-film thermistor element
JP2020047910A (en) * 2018-09-17 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component and manufacturing method thereof
US10861625B2 (en) 2018-09-17 2020-12-08 Samsung Electro-Mechanics Co Ltd Electronic component and manufacturing method thereof
JP2022023781A (en) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 High power resistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5225598B2 (en) Electronic component and its manufacturing method
JP2003037001A (en) Chip resistor and manufacturing method therefor
JP2836303B2 (en) Square chip resistor and method of manufacturing the same
JPH11204315A (en) Manufacture of resistor
JP4707890B2 (en) Chip resistor and manufacturing method thereof
JP3825576B2 (en) Manufacturing method of chip resistor
JP4754710B2 (en) Chip resistor and manufacturing method thereof
JP2022012055A (en) Resistor
JP2004079811A (en) Chip electronics component and its fabricating process
JP2002231502A (en) Fillet-less chip resistor and method for manufacturing the same
JP2002353001A (en) Thick film chip resistor
JPH0969406A (en) Manufacture of square-shaped thin film chip resistor
JP3953325B2 (en) Chip resistor and manufacturing method thereof
JPH04372101A (en) Square-shaped chip resistor and its manufacture
JP2000348914A (en) Network electronic component
JP2003272901A (en) Thick film resistor and its manufacturing method
JP2002299102A (en) Chip resistor
JP2939425B2 (en) Surface mount type resistor and its manufacturing method
JP4707895B2 (en) Chip resistor
JP3172673B2 (en) Manufacturing method of chip resistor
JP2002343601A (en) Chip resistor and manufacturing method therefor
JPH05234702A (en) Rectangular chip resistor, manufacture thereof, and string of taping parts therefor
JPH10163002A (en) Chip electronic component and its manufacture
JPH10275704A (en) Manufacture of square chip resistor
JP2004128218A (en) Method of manufacturing small electronic component and chip resistor