JP2003032041A - Piezoelectric oscillator - Google Patents

Piezoelectric oscillator

Info

Publication number
JP2003032041A
JP2003032041A JP2001218254A JP2001218254A JP2003032041A JP 2003032041 A JP2003032041 A JP 2003032041A JP 2001218254 A JP2001218254 A JP 2001218254A JP 2001218254 A JP2001218254 A JP 2001218254A JP 2003032041 A JP2003032041 A JP 2003032041A
Authority
JP
Japan
Prior art keywords
package
electrode
piezoelectric element
electronic component
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001218254A
Other languages
Japanese (ja)
Inventor
Seishi Nakanishi
清史 中西
Yoshinori Miyajima
由典 宮島
Akihiko Kotani
暁彦 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001218254A priority Critical patent/JP2003032041A/en
Publication of JP2003032041A publication Critical patent/JP2003032041A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a piezoelectric oscillator excellent in mass-productivity and productivity at a low cost. SOLUTION: The piezoelectric oscillator is provided with a piezoelectric element 3, a 1st package 1 provided with an electrode 1A conductive to the piezoelectric element 3 at a bottom face, and a 2nd package 2 on a recessed part 21 of a bottom side of which electronic components 4 such as a semiconductor integrated circuit are contained and mounted and having electrodes 2A, 2B conducted to the electronic components 4 at the upper side and the bottom side respectively and made of a layered ceramic incorporating a capacitor, and the bottom electrode 1A of the 1st package 1 and the upper electrode 2A of the 2nd package are electrically connected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、信頼度が高く量
産性に優れた圧電発振器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a piezoelectric oscillator having high reliability and excellent mass productivity.

【0002】[0002]

【従来の技術】近年、移動体通信の急速な発達により、
端末の小型化、低コスト化が要求されており、当然のご
とく、基準信号源においても、小型化及び低コスト化が
要求されている。ここで、図7および図8を用いて、従
来の圧電発振器の具体例を示す。
2. Description of the Related Art In recent years, due to the rapid development of mobile communication,
There is a demand for downsizing and cost reduction of the terminal, and naturally, also for the reference signal source, there is a demand for downsizing and cost reduction. Here, a specific example of a conventional piezoelectric oscillator will be described with reference to FIGS. 7 and 8.

【0003】図7に示すこの圧電発振器には、セラミッ
クで形成され必要な導通配線が施されたパッケージ(以
下、セラミックパッケージとよぶ)101の一面に、電
極102を介して実装・搭載された圧電素子103と、
セラミックパッケージ101上の圧電素子103を実装
する表面とは反対の裏面に実装された半導体集積回路1
04等とを備えている。
The piezoelectric oscillator shown in FIG. 7 is mounted and mounted on one surface of a package (hereinafter referred to as a ceramic package) 101 made of ceramic and provided with necessary conductive wiring via electrodes 102. Element 103,
Semiconductor integrated circuit 1 mounted on the back surface of the ceramic package 101 opposite to the surface on which the piezoelectric element 103 is mounted
04 and so on.

【0004】セラミックパッケージ101は、上部及び
下部に凹部を設けている。このうち、上部側の凹部10
1Aには、圧電素子103を収納されている。この圧電
素子103は、電極102により固定・保持されるとと
もに、この上からキャップ105を封止材106で接着
させることにより、気密状態に封止される。
The ceramic package 101 has recesses in the upper and lower parts. Of these, the recess 10 on the upper side
The piezoelectric element 103 is housed in 1A. The piezoelectric element 103 is fixed and held by the electrode 102, and the cap 105 is adhered to the piezoelectric element 103 with the sealing material 106, so that the piezoelectric element 103 is hermetically sealed.

【0005】また、このセラミックパッケージ101の
下部側の凹部101Bには、半導体集積回路104が収
納されており、ワイヤボンディング107により、セラ
ミックパッケージ101と図示外のワイヤを介して電気
的に接続されているとともに、この凹部101Bは、封
止樹脂108でモールドされ、気密状態に封止されてい
る。
A semiconductor integrated circuit 104 is housed in the recess 101B on the lower side of the ceramic package 101, and is electrically connected to the ceramic package 101 via a wire (not shown) by wire bonding 107. At the same time, the recess 101B is molded with the sealing resin 108 and sealed in an airtight state.

【0006】バイパスコンデンサとしては、端末のマザ
ー基板(図示せず)上にチップコンデンサを搭載する
か、若しくはチップコンデンサを電子部品109として
セラミックパッケージ101の凹部101Bに収納する
ようになっている。
As the bypass capacitor, a chip capacitor is mounted on a mother board (not shown) of the terminal, or the chip capacitor is housed as an electronic component 109 in the recess 101B of the ceramic package 101.

【0007】また、図8に示すこの圧電発振器も、図7
に示す圧電発振器と同様な構成を有する構成のものであ
り、セラミックパッケージ110の底面には凹部110
Aを設けており、この凹部110Aに半導体集積回路1
04が収納され、ワイヤボンディング107によって図
示外のワイヤと接続されている。このセラミックパッケ
ージ110の底面の凹部110Aは、封止樹脂108で
モールドされ、気密状態に封止されている。
Further, this piezoelectric oscillator shown in FIG. 8 is also shown in FIG.
The piezoelectric oscillator has a configuration similar to that of the piezoelectric oscillator shown in FIG.
A is provided, and the semiconductor integrated circuit 1 is provided in the recess 110A.
04 is housed and connected to a wire (not shown) by wire bonding 107. The recess 110A on the bottom surface of the ceramic package 110 is molded with the sealing resin 108 and is hermetically sealed.

【0008】一方、この圧電発振器でも、圧電素子10
3は、電極102により固定・保持されるとともに、こ
の上からキャップ111を封止材106で接着させるこ
とにより、気密状態に封止される。
On the other hand, in this piezoelectric oscillator, the piezoelectric element 10 is also used.
The electrode 3 is fixed and held by the electrode 102, and the cap 111 is adhered from above by a sealing material 106 to be hermetically sealed.

【0009】なお、図7及び図8に示す圧電発振器にあ
っては、半導体集積回路104は、温度補償データが書
き込まれた状態で出荷されるが、この温度補償データ書
き込み用の端子(図示せず)は、端末のマザー基板と電
気的に接続するような構造にはなっていない。
In the piezoelectric oscillators shown in FIGS. 7 and 8, the semiconductor integrated circuit 104 is shipped in a state in which the temperature compensation data is written, but a terminal for writing the temperature compensation data (not shown). No.) is not structured to be electrically connected to the mother board of the terminal.

【0010】[0010]

【発明が解決しようとする課題】ところで、従来の圧電
発振器では、半導体集積回路(IC)104の実装及び
圧電素子103の実装、更にはキャップ105又は11
1による気密封止といった工程を一貫して行っているの
で、換言すれば、これらはまとめて一体化されているの
で、これら半導体集積回路(IC)104の実装若しく
は圧電素子103の実装のどちらかが原因で、製品不良
を起こした場合、どちらも廃棄することになってしま
う。このような事情から、圧電発振器としても歩留まり
が悪く、コストの上昇を招くといった問題を生じてい
る。
In the conventional piezoelectric oscillator, the semiconductor integrated circuit (IC) 104 is mounted, the piezoelectric element 103 is mounted, and the cap 105 or 11 is used.
Since the process of hermetically sealing by 1 is consistently performed, in other words, since these are integrated together, either the semiconductor integrated circuit (IC) 104 is mounted or the piezoelectric element 103 is mounted. If a product defect occurs due to, both will be discarded. Under such circumstances, there is a problem that the piezoelectric oscillator has a low yield and causes an increase in cost.

【0011】また、前述したように、バイパスコンデン
サを端末のマザー基板に搭載若しくはパッケージの凹部
に収納するので、トータルとして面積・容積が増大し、
更に発振回路から遠いために、ノイズなどに対して不安
定である、といった問題も生じている。
Further, as described above, since the bypass capacitor is mounted on the mother board of the terminal or accommodated in the recess of the package, the total area and volume increase,
Further, there is a problem that the device is far from the oscillation circuit and is unstable with respect to noise and the like.

【0012】さらに、周波数の調整時に調整値の書き込
みミス、若しくは測定ミスなどがあった場合、若しくは
出荷後に環境変化などにより周波数のずれを発生した場
合、端末のマザー基板に実装後にそのミスなどの問題が
発覚すると、原因がわかっていても再調整が不可能であ
り、この圧電発振器は、不良品として扱われて廃棄処分
となるので、さらに歩留まりが悪くなる、といった問題
がある。
Further, if there is an error in writing the adjustment value or an error in measuring the frequency when the frequency is adjusted, or if a frequency shift occurs due to environmental changes after shipment, the error may occur after mounting on the mother board of the terminal. When a problem is discovered, readjustment is impossible even if the cause is known, and this piezoelectric oscillator is treated as a defective product and discarded, so that there is a problem that the yield further deteriorates.

【0013】そこで、この発明は、上記した事情に鑑
み、量産性及び生産性に優れ、しかも高信頼度、高品質
の圧電発振器を低コストで提供することを目的とするも
のである。
In view of the above circumstances, the present invention has an object of providing a piezoelectric oscillator having excellent mass productivity and productivity, high reliability and high quality at low cost.

【0014】[0014]

【課題を解決するための手段】この発明は、第1に、圧
電素子を内蔵するとともに、この圧電素子と導通する電
極を底面に備えた第1のパッケージと、底面凹陥部に半
導体集積回路等の電子部品を収納し、電子部品と導通す
る電極を上面及び底面に備え、キャパシタを内蔵する積
層セラミックによる第2のパッケージとを具備し、前記
第1のパッケージの底面電極と前記第2パッケージの上
部電極とを電気的に接続したことを特徴としている。
According to the present invention, first, there is provided a first package having a piezoelectric element built-in and an electrode electrically connected to the piezoelectric element on a bottom surface, and a semiconductor integrated circuit or the like in a recessed portion on the bottom surface. A second package made of laminated ceramics that houses the electronic component and is electrically connected to the electronic component on the top surface and the bottom surface, and has a built-in capacitor, the bottom electrode of the first package and the second package. It is characterized in that it is electrically connected to the upper electrode.

【0015】これにより、第1のパーケージ若しくは第
2のパーケージのいずれかに不良部分が発生した場合に
は、どちらかの一方を交換することにより、前述の不都
合が解消されるため、トータルでの歩留まりを従来のも
のよりも改善させることができる。また、第2のパーケ
ージとして積層セラミックを使用し、MIMキャパシタ
を内蔵するため、発振回路に対して極めて近い位置にバ
イパスコンデンサを構成することが可能になり、ノイズ
などに対する安定した特性が得られる発振器を構成する
ことができる。また、チップコンデンサのように大きな
実装スペースを確保する必要がなくなるので、小面積
化、低コスト化を実現することができる。
As a result, when a defective portion is generated in either the first package or the second package, replacing one of them eliminates the above-mentioned inconvenience, so that the total amount is reduced. The yield can be improved over the conventional one. Further, since the laminated ceramic is used as the second package and the MIM capacitor is built in, the bypass capacitor can be formed at a position extremely close to the oscillation circuit, and an oscillator that can obtain stable characteristics against noise and the like. Can be configured. Further, since it is not necessary to secure a large mounting space like a chip capacitor, it is possible to realize a small area and a low cost.

【0016】また、この発明は、第2に、圧電素子を内
蔵するとともに、この圧電素子と導通する電極を底面に
備えた第1のパッケージと、底面に半導体集積回路等の
電子部品を収納し、電子部品と導通する電極を上面及び
底面に備え、底面の電極に接続用導通バンプを形成し、
キャパシタを内蔵する積層セラミックによる第2のパッ
ケージとを具備し、前記第1のパッケージの底面電極と
前記第2パッケージの上部電極とを電気的に接続したこ
とを特徴としている。
Secondly, according to the present invention, a piezoelectric element is built-in, and a first package having an electrode for conducting the piezoelectric element on the bottom surface and an electronic component such as a semiconductor integrated circuit on the bottom surface are housed. , Providing electrodes on the top surface and the bottom surface that are electrically connected to the electronic component, and forming connection conductive bumps on the electrodes on the bottom surface,
A second package made of laminated ceramics containing a capacitor is provided, and a bottom electrode of the first package and an upper electrode of the second package are electrically connected.

【0017】また、第3に、前記第1パッケージ内の圧
電素子と、前記第2のパッケージ内の半導体集積回路と
で構成される発振回路部を調整するために設けられた半
導体集積回路等の電子部品上の端子と導通する電極を前
記第2パッケージ底面に備え、前記電極と端末のマザー
基板とを電気的に接続可能とするのが好ましい。
Thirdly, a semiconductor integrated circuit or the like provided for adjusting an oscillation circuit section composed of the piezoelectric element in the first package and the semiconductor integrated circuit in the second package. It is preferable that an electrode that is electrically connected to a terminal on the electronic component is provided on the bottom surface of the second package so that the electrode and the mother board of the terminal can be electrically connected.

【0018】これにより、発振回路を調整する端子と導
通する電極を第2のパッケージ底面に備えることによ
り、第1のパッケージと第2のパッケージとマザー基板
とを接続させた環境下で、第1のパッケージ内の圧電素
子と第2のパッケージ内の半導体集積回路などの電子部
品とで構成される発振回路部を調整することが可能にな
る。
Thus, by providing the electrode on the bottom surface of the second package with the terminal for adjusting the oscillation circuit, the first package can be operated under the environment in which the first package, the second package and the mother board are connected. It is possible to adjust the oscillation circuit section including the piezoelectric element in the package and the electronic component such as the semiconductor integrated circuit in the second package.

【0019】従って、調整時に調整値の書き込みミス、
測定ミス、若しくは環境の変化などによる周波数ずれが
発生したことが、後工程で発見された場合でも、再調整
が可能になり、第1のパッケージと第2のパッケージと
を不良品扱いとして廃棄する必要がなくなり、圧電発振
器として、歩留まりを向上させることができる。
Therefore, at the time of adjustment, writing error of the adjustment value,
Even if a frequency shift due to a measurement error or environmental change is found in a later process, readjustment is possible and the first package and the second package are discarded as defective products. It is not necessary, and the yield can be improved as a piezoelectric oscillator.

【0020】[0020]

【発明の実施の形態】以下、この発明における実施の形
態について、添付図面を参照しながら説明する。なお、
この実施形態において、従来技術と同一部分には同一符
号を付して重複説明を避ける。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. In addition,
In this embodiment, the same parts as those in the prior art are designated by the same reference numerals to avoid redundant description.

【0021】[第1の実施形態]図1乃至図3は、この
発明の第1の実施形態に係る圧電発振器を示すものであ
り、この圧電発振器は、大略構成として、第1のパッケ
ージ1と、第2のパッケージ2と、図示外の圧電素子3
と、電子部品4とを備えており、第1のパッケージ1
と、第2のパッケージ2とが電気的に接続されている。
[First Embodiment] FIGS. 1 to 3 show a piezoelectric oscillator according to a first embodiment of the present invention. This piezoelectric oscillator is roughly composed of a first package 1 and a first package 1. , The second package 2 and the piezoelectric element 3 not shown.
And the electronic component 4, and the first package 1
And the second package 2 are electrically connected to each other.

【0022】第1のパッケージ1は、前述の圧電素子3
として水晶振動子を内部に実装させているとともに、下
面部分にはその圧電素子3と導通された下部電極1Aを
設けており、第2のパッケージ2と電気的に接続されて
いる。また、この下部電極1Aは、第1のパッケージ1
において圧電素子3の周波数を識別するための電極とし
ても機能するようになっており、第1のパッケージ1と
の取り違えミスをなくすことができるようになってい
る。
The first package 1 includes the piezoelectric element 3 described above.
As a crystal oscillator, a lower electrode 1A electrically connected to the piezoelectric element 3 is provided on the lower surface of the crystal oscillator, and the lower electrode 1A is electrically connected to the second package 2. Further, the lower electrode 1A corresponds to the first package 1
In this case, it also functions as an electrode for identifying the frequency of the piezoelectric element 3, and it is possible to eliminate mistaking mistakes with the first package 1.

【0023】第2のパッケージ2は、積層セラミックで
構成されており、必要な導通配線とともにバイパスコン
デンサとなるMIM(Metal Insulator Metal)キャパ
シタを内蔵している。また、この第2のパッケージ2
は、下面(底面)側の中央部に凹部21を有する形状に
形成されており、その凹部21には前述の電子部品4が
収納されている。なお、この電子部品4には、圧電素子
3とで発振回路部を構成する半導体集積回路を備えてい
る。
The second package 2 is made of a laminated ceramic and has a built-in MIM (Metal Insulator Metal) capacitor serving as a bypass capacitor together with necessary conductive wiring. Also, this second package 2
Is formed in a shape having a recess 21 in the central portion on the lower surface (bottom surface) side, and the recess 21 accommodates the electronic component 4 described above. The electronic component 4 includes a semiconductor integrated circuit that forms an oscillation circuit section with the piezoelectric element 3.

【0024】また、この第2のパッケージ2には、上面
部分であって第1のパッケージ1の下部電極1Aに対応
する部分に上部電極2Aを設けており、この上部電極2
Aは、電子部品4上の圧電素子3と接続するための端子
と導通されている。
The upper surface of the second package 2 is provided with an upper electrode 2A at a portion corresponding to the lower electrode 1A of the first package 1.
A is electrically connected to a terminal for connecting to the piezoelectric element 3 on the electronic component 4.

【0025】さらに、この第2のパッケージ2には、下
面部分に下部電極2Bを設けている。この下部電極2B
は、前述の発振回路部から出力信号を取り出すため電子
部品4上の端子と接続されているとともに、前述の発振
回路部の調整のための端子とも接続されており、さら
に、外部側からこの電子部品4へ給電するために設けた
図示外の電源端子とも電気的に接続されている。また、
この下部電極2Bは、電子部品4上の端子と導通して発
振回路部を調整するための端子としても用いられてお
り、図示外のマザー基板とも電気的に接続可能になって
いる。
Further, a lower electrode 2B is provided on the lower surface portion of the second package 2. This lower electrode 2B
Is connected to a terminal on the electronic component 4 for taking out an output signal from the oscillation circuit section described above, and is also connected to a terminal for adjusting the oscillation circuit section described above. It is also electrically connected to a power supply terminal (not shown) provided for supplying power to the component 4. Also,
The lower electrode 2B is also used as a terminal for adjusting the oscillation circuit section by being electrically connected to a terminal on the electronic component 4, and can be electrically connected to a mother board (not shown).

【0026】MIMキャパシタは、第2パッケージ2に
おいて、第1のパッケージ1との接合用の上部電極2A
の中の接地用電極(図略)下で、発振回路部に対して極
めて近い位置に形成されている。このように構成するこ
とで、ノイズ成分を速やかに除去することができるとと
もに、上部電極2A中の信号用電極と第2のパッケージ
2内の接地パターンとの間に発生する寄生容量を極力抑
えることができるようになり、VCXO(Voltage Cont
rolled Crystal Oscillator)部の発振起動マージンの
向上と可変感度の広域化が実現可能となっている。
In the second package 2, the MIM capacitor is an upper electrode 2A for joining with the first package 1.
It is formed at a position extremely close to the oscillation circuit section under the grounding electrode (not shown). With this configuration, the noise component can be promptly removed, and the parasitic capacitance generated between the signal electrode in the upper electrode 2A and the ground pattern in the second package 2 can be suppressed as much as possible. VCXO (Voltage Cont
It is possible to improve the oscillation starting margin of the rolled Crystal Oscillator) part and widen the variable sensitivity.

【0027】電子部品4は、凹部21に実装後、この実
施形態ではワイヤボンディングにより、金線などのワイ
ヤ5を用いて、電子部品4側の電極と第2のパッケージ
2側の基板上などの電極パターンとを電気に接続させて
いる。このようにして接続された電子部品4は、適宜の
樹脂6によりモールディングされ、凹部21ごと封止さ
れている。また、この電子部品4の実装面の次層には図
示外の接地パターンが設けられている。また、このワイ
ヤ5が第2のパッケージ2と接続する部分には、前述の
バイパスコンデンサとなるMIMキャパシタの一方の電
極を形成している。
After the electronic component 4 is mounted in the concave portion 21, by wire bonding in this embodiment, a wire 5 such as a gold wire is used to form an electrode on the electronic component 4 side and a substrate on the second package 2 side. The electrode pattern is electrically connected. The electronic component 4 thus connected is molded with an appropriate resin 6 and is sealed together with the recess 21. Further, a ground pattern (not shown) is provided on the next layer of the mounting surface of the electronic component 4. In addition, at the portion where the wire 5 is connected to the second package 2, one electrode of the MIM capacitor serving as the above-mentioned bypass capacitor is formed.

【0028】従って、この実施形態の圧電発振器では、
周波数の調整を行う場合、第1のパッケージ1と、第2
パッケージ2と、マザー基板とを電気的に接続させて状
態で、マザー基板からの信号によって行う。また、この
調整時に調整値の書き込みミス、測定ミス、若しくは環
境の変化などによる周波数ずれが発生したことが後工程
で発見された場合、再調整が可能であり、不良品扱いと
して廃棄しなくて済むようになる。
Therefore, in the piezoelectric oscillator of this embodiment,
When adjusting the frequency, the first package 1 and the second package 1
This is performed by a signal from the mother board in a state where the package 2 and the mother board are electrically connected. In addition, if it is discovered in a later process that a frequency shift has occurred due to a writing error in the adjustment value, a measurement error, or a change in the environment during this adjustment, readjustment is possible and it is handled as a defective product and not discarded. I will be done.

【0029】なお、この実施形態では、第2のパッケー
ジ2と電子部品4との接続はワイヤボンディング実装法
を用いたが、フリップチップ実装法を用いても良い。こ
のフリップチップ実装法は、ワイヤボンディング実装法
に比べると、第2のパッケージ2の高さは低くなり、低
背化の要求を満たすものであるが、第2のパッケージ2
の面積が大きくなり、小面積化の要求を満さないので、
高さと面積の優先度に応じて実装方法を選択すればよ
い。
In this embodiment, the wire bonding mounting method is used to connect the second package 2 and the electronic component 4, but a flip chip mounting method may be used. This flip-chip mounting method makes the height of the second package 2 lower than that of the wire bonding mounting method, and satisfies the demand for a low profile.
Area is large and does not meet the demand for smaller area.
The mounting method may be selected according to the priority of height and area.

【0030】[第2の実施形態]次に、図4乃至図6を
参照しながら、第2の実施形態について説明する。な
お、この実施形態において、第1の実施形態と同一部分
には同一符号を付して重複説明を避ける。この第2の実
施形態では、第1の実施形態と異なり、第2のパッケー
ジ7が下面に凹部を設けておらず、フラットな底面に、
直接電子部品4を実装されているものである。また、こ
の第2のパッケージ7下面の下部電極7Bには、半田ボ
ール8が形成されており、周波数の調整は、第1のパッ
ケージ1と、第2パッケージ7の半田ボール8と、マザ
ー基板とを電気的に接続させて状態で、マザー基板から
の信号によって行うように構成されている。
[Second Embodiment] Next, a second embodiment will be described with reference to FIGS. In this embodiment, the same parts as those in the first embodiment are designated by the same reference numerals to avoid redundant description. In the second embodiment, unlike the first embodiment, the second package 7 does not have a recess on the lower surface, and has a flat bottom surface.
The electronic component 4 is directly mounted. Further, solder balls 8 are formed on the lower electrodes 7B on the lower surface of the second package 7, and the frequency is adjusted by adjusting the solder balls 8 of the first package 1, the solder balls 8 of the second package 7, and the mother board. Is electrically connected to each other, and is performed by a signal from the mother substrate.

【0031】なお、この実施形態では、第2パッケージ
7とマザー基板との電気的接続を、半田ボール8を介し
て行うように構成したが、これに限らず、第2パッケー
ジ7とマザー基板との間の距離を一定に確保しつつ、電
気的に導通させる構成のものであれば、いずれの導通手
段でもよい。
In this embodiment, the second package 7 and the mother board are electrically connected to each other through the solder balls 8. However, the present invention is not limited to this, and the second package 7 and the mother board may be connected to each other. Any conducting means may be used as long as it is electrically connected while ensuring a constant distance between them.

【0032】[0032]

【発明の効果】以上説明してきたように、この発明で
は、圧電素子と、この圧電素子と導通する電極を底面に
備えた第1のパッケージと、底面又は底面の凹部に半導
体集積回路等の電子部品を実装し、電子部品と導通する
電極を上面及び底面に備え、キャパシタを内蔵する積層
セラミックによる第2のパッケージとを具備し、前記第
1のパッケージの底面電極と前記第2パッケージの上部
電極とを電気的に接続した構成により、ノイズなどに対
して安定した特性の発振器を構成することができ、高信
頼度、高品質のものが実現できる。
As described above, according to the present invention, the piezoelectric element, the first package having the electrode electrically connected to the piezoelectric element on the bottom surface, and the electronic device such as a semiconductor integrated circuit in the bottom surface or the recessed portion of the bottom surface. A top surface and a bottom surface on which components are mounted and which is electrically connected to an electronic component; and a second package made of a laminated ceramic that incorporates a capacitor; a bottom electrode of the first package and an upper electrode of the second package; With the configuration in which and are electrically connected, an oscillator having stable characteristics with respect to noise and the like can be configured, and high reliability and high quality can be realized.

【0033】また、この発明によれば、第1のパッケー
ジ若しくは第2のパッケージのいずれかが不良品であっ
ても、どちらかその不良品の方だけを交換することがで
きるので、良品の方まで廃棄することがなくなり、合理
的であるとともに経済的であり、量産性及び生産性を向
上させることができるようになる。
Further, according to the present invention, even if either the first package or the second package is a defective product, only the defective product can be replaced. It is possible to improve the mass productivity and productivity because it is rational and economical because there is no need to dispose of it.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る第1の実施形態に係る圧電発振
器を示す分解斜視図である。
FIG. 1 is an exploded perspective view showing a piezoelectric oscillator according to a first embodiment of the present invention.

【図2】図1に示す圧電発振器を底部から見た状態を示
す斜視図である。
FIG. 2 is a perspective view showing a state where the piezoelectric oscillator shown in FIG. 1 is viewed from the bottom.

【図3】図1のIII-III線断面図である。3 is a sectional view taken along line III-III in FIG.

【図4】この発明に係る第2の実施形態に係る圧電発振
器を示す分解斜視図である。
FIG. 4 is an exploded perspective view showing a piezoelectric oscillator according to a second embodiment of the present invention.

【図5】図4に示す圧電発振器を底部から見た状態を示
す斜視図である。
5 is a perspective view showing a state where the piezoelectric oscillator shown in FIG. 4 is viewed from the bottom.

【図6】図4のVI-VI線断面図である。6 is a cross-sectional view taken along line VI-VI of FIG.

【図7】従来の圧電発振器の内部構造を示す断面図であ
る。
FIG. 7 is a cross-sectional view showing the internal structure of a conventional piezoelectric oscillator.

【図8】従来の他の圧電発振器の内部構造を示す断面図
である。
FIG. 8 is a cross-sectional view showing the internal structure of another conventional piezoelectric oscillator.

【符号の説明】[Explanation of symbols]

1 第1のパッケージ 1A 下部電極 2 第2のパッケージ 2A 上部電極 2B 下部電極 21 凹部 3 圧電素子(水晶振動子) 4 電子部品 5 ワイヤ 6 (モールディング)樹脂 7 第2のパッケージ 8 半田ボール 1st package 1A lower electrode 2 Second package 2A upper electrode 2B lower electrode 21 recess 3 Piezoelectric element (crystal unit) 4 electronic components 5 wires 6 (Molding) resin 7 Second Package 8 solder balls

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小谷 暁彦 神奈川県横浜市港北区綱島東四丁目3番1 号 松下通信工業株式会社内 Fターム(参考) 5J079 AA04 BA39 BA43 HA07 HA09 HA28 HA29 KA05    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Akihiko Otani             3-1, Tsunashima-Higashi 4-chome, Kohoku-ku, Yokohama-shi, Kanagawa             Matsushita Communication Industry Co., Ltd. F-term (reference) 5J079 AA04 BA39 BA43 HA07 HA09                       HA28 HA29 KA05

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 圧電素子を内蔵するとともに、この圧電
素子と導通する電極を底面に備えた第1のパッケージ
と、 底面の凹部に電子部品を収納・実装し、前記電子部品と
導通する電極を上面及び底面に備え、キャパシタを内蔵
する積層セラミックによる第2のパッケージとを具備
し、前記第1のパッケージの底面電極と前記第2パッケ
ージの上部電極とを電気的に接続したことを特徴とする
圧電発振器。
1. A first package having a piezoelectric element built-in and having an electrode on the bottom surface for conducting the piezoelectric element, and an electrode for accommodating and mounting an electronic component in a recessed portion on the bottom surface for electrically connecting to the electronic component. A second package made of a laminated ceramic which is provided on the top and bottom surfaces and has a built-in capacitor; and a bottom electrode of the first package and an upper electrode of the second package are electrically connected. Piezoelectric oscillator.
【請求項2】 圧電素子を内蔵するとともに、この圧電
素子と導通する電極を底面に備えた第1のパッケージ
と、 底面に電子部品を実装し、電子部品と導通する電極を上
面及び底面に備え、底面の電極に接続用導通バンプを形
成し、キャパシタを内蔵する積層セラミックによる第2
のパッケージとを具備し、前記第1のパッケージの底面
電極と前記第2パッケージの上部電極とを電気的に接続
したことを特徴とする圧電発振器。
2. A first package having a piezoelectric element built-in and having electrodes on the bottom surface for conducting with the piezoelectric element, and an electronic component mounted on the bottom surface and having electrodes on the top surface and the bottom surface for conducting with the electronic component. A second conductive multilayer bump that forms a conductive bump for connection on the bottom electrode and has a built-in capacitor
And a bottom electrode of the first package and an upper electrode of the second package are electrically connected to each other.
【請求項3】 前記第1パッケージ内の圧電素子と、前
記第2のパッケージ内の半導体集積回路とで構成される
発振回路部を調整するために設けられた半導体集積回路
等の電子部品上の端子と導通する電極を、前記第2パッ
ケージ底面に備え、前記電極と端末のマザー基板とを電
気的に接続可能に構成したことを特徴とする請求項1又
は2に記載の圧電発振器。
3. An electronic component, such as a semiconductor integrated circuit, provided for adjusting an oscillation circuit section including a piezoelectric element in the first package and a semiconductor integrated circuit in the second package. The piezoelectric oscillator according to claim 1 or 2, wherein an electrode that is electrically connected to a terminal is provided on the bottom surface of the second package, and the electrode and the mother substrate of the terminal are electrically connectable.
JP2001218254A 2001-07-18 2001-07-18 Piezoelectric oscillator Withdrawn JP2003032041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001218254A JP2003032041A (en) 2001-07-18 2001-07-18 Piezoelectric oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001218254A JP2003032041A (en) 2001-07-18 2001-07-18 Piezoelectric oscillator

Publications (1)

Publication Number Publication Date
JP2003032041A true JP2003032041A (en) 2003-01-31

Family

ID=19052457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001218254A Withdrawn JP2003032041A (en) 2001-07-18 2001-07-18 Piezoelectric oscillator

Country Status (1)

Country Link
JP (1) JP2003032041A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217687A (en) * 2004-01-29 2005-08-11 Kyocera Corp Temperature compensation type crystal oscillator
JP2005244920A (en) * 2004-01-29 2005-09-08 Kyocera Corp Temperature compensated crystal oscillator
JP2007189378A (en) * 2006-01-12 2007-07-26 Epson Toyocom Corp Piezoelectric device and method of manufacturing the same
JP2008109429A (en) * 2006-10-26 2008-05-08 Epson Toyocom Corp Piezoelectric device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217687A (en) * 2004-01-29 2005-08-11 Kyocera Corp Temperature compensation type crystal oscillator
JP2005244920A (en) * 2004-01-29 2005-09-08 Kyocera Corp Temperature compensated crystal oscillator
JP2007189378A (en) * 2006-01-12 2007-07-26 Epson Toyocom Corp Piezoelectric device and method of manufacturing the same
JP2008109429A (en) * 2006-10-26 2008-05-08 Epson Toyocom Corp Piezoelectric device

Similar Documents

Publication Publication Date Title
US6229404B1 (en) Crystal oscillator
JP3285847B2 (en) Surface mount type crystal oscillator
US7522006B2 (en) Surface mount type crystal oscillator
US6531807B2 (en) Piezoelectric device
JP2000077942A (en) Surface mounting type quartz oscillator
KR20020077395A (en) Vessel for oscillation circuits using piezoelectric vibrator, method of producing the same, and oscillator
JP3398331B2 (en) Manufacturing method of temperature compensated crystal oscillator
JP2003163540A (en) Surface-mounted crystal oscillator
US20090195323A1 (en) Surface-mount type crystal oscillator
US6798307B2 (en) Sheet substrate for crystal oscillator and method of manufacturing surface-mount crystal oscillators using same
US20110193644A1 (en) Piezoelectric vibrator and oscillator using the same
JP4091868B2 (en) Surface mount temperature compensated crystal oscillator
JP2000077943A (en) Temperature compensated quartz oscillator
JP4692715B2 (en) Piezoelectric oscillator, electronic device, and method for manufacturing piezoelectric oscillator
JP2003032041A (en) Piezoelectric oscillator
US7868707B2 (en) Surface-mount type crystal oscillator
JP2000114877A (en) Piezoelectric oscillator
JPH08307153A (en) Structure of package
JP2005223640A (en) Package, surface mounted piezoelectric oscillator using the same, and frequency adjusting method therefor
JPH1197931A (en) Oscillator
JP4587726B2 (en) Piezoelectric vibrator storage package and piezoelectric device
JP2004260598A (en) Surface mount temperature compensation crystal oscillator
JP2000124738A (en) Piezoelectric oscillator and piezoelectric vibration device
US11764729B2 (en) Oscillator
JP7306096B2 (en) Piezoelectric device and method for manufacturing piezoelectric device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080624

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090525