JP2003031402A - Thin film resistance element and substrate - Google Patents
Thin film resistance element and substrateInfo
- Publication number
- JP2003031402A JP2003031402A JP2002135176A JP2002135176A JP2003031402A JP 2003031402 A JP2003031402 A JP 2003031402A JP 2002135176 A JP2002135176 A JP 2002135176A JP 2002135176 A JP2002135176 A JP 2002135176A JP 2003031402 A JP2003031402 A JP 2003031402A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- film
- electric resistance
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板上に電気抵抗
薄膜を備えた薄膜抵抗素子及び基材に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film resistance element having an electric resistance thin film on a substrate and a base material.
【０００２】[0002]
【従来の技術】近年のエレクトロニクスの進歩により薄
膜抵抗素子の重要性が増大している。このような薄膜抵
抗素子としては、例えば合成樹脂材料から成る基板上
に、金属材料製の電気抵抗薄膜を真空蒸着法又はスパッ
タリング法により形成し、この電気抵抗薄膜上に合成樹
脂材料から成る保護層を設け、電気抵抗薄膜を保護する
ようにしたものがある。2. Description of the Related Art The recent advances in electronics have increased the importance of thin film resistance elements. As such a thin film resistance element, for example, an electric resistance thin film made of a metal material is formed on a substrate made of a synthetic resin material by a vacuum deposition method or a sputtering method, and a protective layer made of a synthetic resin material is formed on the electric resistance thin film. Is provided to protect the electric resistance thin film.
【０００３】従来、この薄膜抵抗素子は、大判の基材か
ら打ち抜き加工等により所定形状及び所定寸法に加工さ
れ素子化されている。すなわち、基板用に用いられる大
判の合成樹脂製のフィルム上に電気抵抗用の金属膜をス
パッタリングした後、この金属膜をエッチング加工等に
より、電気抵抗薄膜に対応するように所定の形状に形成
し、これらの金属膜（電気抵抗薄膜）の全体を覆うよう
に保護層を設けて基材を製作している。そして、この基
材を打ち抜き加工して複数の薄膜抵抗素子を得るように
している。Conventionally, this thin film resistance element is machined into a predetermined shape and a predetermined size by punching from a large-sized base material to form an element. That is, after sputtering a metal film for electrical resistance on a large-sized synthetic resin film used for a substrate, this metal film is formed into a predetermined shape by etching or the like so as to correspond to the electrical resistance thin film. The base material is manufactured by providing a protective layer so as to cover the entire metal film (electric resistance thin film). Then, this base material is punched to obtain a plurality of thin film resistance elements.
【０００４】[0004]
【発明が解決しようとする課題】ところで、基材から打
ち抜かれた薄膜抵抗素子は、その打ち抜き加工時に加え
られるせん断力により、電気抵抗薄膜が基板から剥がれ
てしまうことが多く、このように電気抵抗薄膜が基板か
ら剥がれた薄膜抵抗素子は不良品となってしまうという
欠点がある。By the way, in the thin film resistance element punched from the base material, the electric resistance thin film is often peeled off from the substrate due to the shearing force applied during the punching process. The thin film resistance element in which the thin film is peeled off from the substrate has a drawback that it becomes a defective product.
【０００５】さらに、薄膜抵抗素子は、その厚みが非常
に薄いことから、薄膜抵抗素子を取り扱う際に必要以上
に曲げたりすると、電気抵抗薄膜が基板から剥がれてし
まい、商品として使用できなくなるという問題がある。
本発明は、上記のような問題点に鑑みてなされたもので
あって、電気抵抗薄膜が基板から剥がれにくい薄膜抵抗
素子及び基材を提供することを目的とする。Further, since the thin film resistance element is very thin, if the electric resistance thin film is peeled off from the substrate when the thin film resistance element is bent more than necessary when handled, it cannot be used as a product. There is.
The present invention has been made in view of the above problems, and an object of the present invention is to provide a thin film resistance element and a base material in which an electric resistance thin film is less likely to be peeled from a substrate.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る薄膜抵抗素子は、基板と、この基板上
に形成された第１のシリコン層と、この第１のシリコン
層の前記基板と反対側の面に形成された電気抵抗薄膜
と、少なくとも前記電気抵抗薄膜の全体を覆って保護す
る保護層とを備えている。この構成によれば、前記電気
抵抗薄膜と前記基板との間の結合力を高めることができ
る。In order to achieve the above object, a thin film resistance element according to the present invention comprises a substrate, a first silicon layer formed on the substrate, and a first silicon layer. An electric resistance thin film formed on a surface opposite to the substrate, and a protective layer for covering and protecting at least the entire electric resistance thin film are provided. According to this structure, the bonding force between the electric resistance thin film and the substrate can be increased.
【０００７】また本発明に係る基材は、基板と、この基
板上に形成されたシリコン層と、このシリコン層の表面
であって前記基板と反対側の面に形成され且つ金属材料
からなる電気抵抗薄膜と、前記電気抵抗薄膜の前記シリ
コン層と反対側の面に形成され且つ前記金属材料の酸化
物からなる金属酸化物層とを備えている。この構成によ
れば、前記電気抵抗薄膜と前記基板との間の結合力を高
めることができる。The base material according to the present invention is a substrate, a silicon layer formed on the substrate, an electric layer formed of a metal material on the surface of the silicon layer opposite to the substrate. A resistance thin film and a metal oxide layer formed on the surface of the electric resistance thin film opposite to the silicon layer and made of an oxide of the metal material are provided. According to this structure, the bonding force between the electric resistance thin film and the substrate can be increased.
【０００８】[0008]
【発明の実施の形態】以下、本発明に係る薄膜抵抗素子
の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
＜薄膜抵抗素子の構成＞図１〜図４は本発明の薄膜抵抗
素子の実施の形態１の構成を示す図である。この薄膜抵
抗素子１１は、図１及び図２に示すように、基板１２
と、この基板１２上に形成された第１のシリコン層１３
と、この第１のシリコン層１３の表面であって基板１２
と反対側の面に形成された電気抵抗薄膜１４と、この電
気抵抗薄膜１４を覆う保護層１６とを備え、保護層１６
と電気抵抗薄膜１４との界面に第２のシリコン層１５が
介挿されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a thin film resistance element according to the present invention will be described below with reference to the drawings. (Embodiment 1) <Structure of thin film resistance element> FIGS. 1 to 4 are views showing a structure of a thin film resistance element according to a first embodiment of the present invention. As shown in FIGS. 1 and 2, the thin film resistance element 11 includes a substrate 12
And the first silicon layer 13 formed on the substrate 12.
And the substrate 12 on the surface of the first silicon layer 13.
The electric resistance thin film 14 formed on the surface opposite to the electric resistance thin film 14 and the protective layer 16 covering the electric resistance thin film 14 are provided.
The second silicon layer 15 is interposed at the interface between the electric resistance thin film 14 and the electric resistance thin film 14.
【０００９】薄膜抵抗素子１１は、図４に示すような大
判の基材１７から打ち抜き加工、裁断加工等により、図
３に示すように、例えば矩形状に素子化されている。な
お、薄膜抵抗素子１１の実装に際して必要となるリード
線等の図示は省略している。基板１２は合成樹脂材料に
より形成されており、例えば、ポリフェニレンサルファ
イド（ＰＰＳ）のフィルム（以下、単に「ＰＰＳフィル
ム」という。）が用いられている。なお、基板１２に、
ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン
ナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリエ
ーテルサルフォン（ＰＥＳ）、ポリメチルメタアクリレ
ート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）等の材料
を使用しても良い。The thin film resistance element 11 is formed into a rectangular element as shown in FIG. 3 by punching, cutting or the like from a large-sized base material 17 as shown in FIG. It should be noted that illustrations of lead wires and the like necessary for mounting the thin film resistance element 11 are omitted. The substrate 12 is formed of a synthetic resin material, and for example, a film of polyphenylene sulfide (PPS) (hereinafter, simply referred to as “PPS film”) is used. In addition, on the substrate 12,
Materials such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide (PI), polyether sulfone (PES), polymethylmethacrylate (PMMA) and polycarbonate (PC) may be used.
【００１０】基板１２の厚さは、合成樹脂材料を用いた
場合には、０．０１ｍｍ以上０．２ｍｍ以下程度が好ま
しい。なぜなら、薄膜抵抗素子１１を装着部位に装着す
る際に、薄膜抵抗素子１１に適度な可撓性がある方がそ
の取り扱いが容易であるからである。したがって、薄膜
抵抗素子１１に適度な可撓性を必要としない場合は、基
板１２の厚さを上記範囲外で適宜決定しても良いし、さ
らに、基板１２を合成樹脂材料以外の材料、例えばセラ
ミック等の無機材料、或いは無機材料と合成樹脂材料と
からなる複合材料により形成しても良い。The thickness of the substrate 12 is preferably 0.01 mm or more and 0.2 mm or less when a synthetic resin material is used. This is because, when the thin film resistance element 11 is mounted on the mounting site, it is easier to handle the thin film resistance element 11 if it has appropriate flexibility. Therefore, when the thin-film resistance element 11 does not require appropriate flexibility, the thickness of the substrate 12 may be appropriately determined outside the above range, and the substrate 12 may be made of a material other than a synthetic resin material, such as a synthetic resin material. It may be formed of an inorganic material such as ceramics or a composite material of an inorganic material and a synthetic resin material.
【００１１】基板１２は、薄膜抵抗素子１１の温度が上
昇したときに、基板１２と電気抵抗薄膜１４との間で熱
膨張の違いによる反りや剥離が発生し難いように、その
熱膨張係数が電気抵抗薄膜１４の熱膨張係数に近い方が
好ましい。さらに、薄膜抵抗素子１１の温度及び湿度が
上昇したときに基板１２の変形量が小さくなるように、
基板１２の熱収縮率、吸湿膨張係数は小さい方が好まし
い。The substrate 12 has a coefficient of thermal expansion so that when the temperature of the thin film resistance element 11 rises, warping or peeling due to a difference in thermal expansion between the substrate 12 and the electric resistance thin film 14 is unlikely to occur. It is preferable that the coefficient of thermal expansion of the electric resistance thin film 14 is close to that of the thin film. Further, when the temperature and humidity of the thin film resistance element 11 increase, the deformation amount of the substrate 12 becomes small,
It is preferable that the heat shrinkage rate and the hygroscopic expansion coefficient of the substrate 12 are small.
【００１２】電気抵抗薄膜１４は、第１のシリコン層１
３上に、例えば、スパッタリング法により形成されてい
る。電気抵抗薄膜１４は、その厚さが１ｎｍ以上２０ｎ
ｍ以下、好ましくは３ｎｍ以上１０ｎｍ以下で、その抵
抗率の調整が容易な（例えば、成分比率を変更して抵抗
率の調整が可能な）ものが使用されている。なお、電気
抵抗薄膜１４は、スパッタリング法以外に、真空蒸着
法、ＣＶＤ法等により形成しても良い。The electrical resistance thin film 14 is composed of the first silicon layer 1
It is formed on 3 by, for example, a sputtering method. The electric resistance thin film 14 has a thickness of 1 nm or more and 20 n
m or less, preferably 3 nm or more and 10 nm or less, whose resistivity can be easily adjusted (for example, the resistivity can be adjusted by changing the component ratio) is used. The electric resistance thin film 14 may be formed by a vacuum deposition method, a CVD method, or the like, other than the sputtering method.
【００１３】電気抵抗薄膜１４には、例えば、ニッケル
−クロム合金、特にニッケル−クロム−アルミニウム合
金が用いられている。なお、電気抵抗薄膜１４に、酸化
インジウム錫（ＩＴＯ）、銀−マンガン合金、鉄−クロ
ム−アルミニウム合金、ニッケル−クロム−鉄合金、銅
−ニッケル合金等の合金の他、炭化ケイ素、酸化マンガ
ン等の材料を用いても良い。また、電気抵抗薄膜１４に
酸化インジウム錫を用いると、透明な薄膜抵抗素子を得
ることができる。For the electric resistance thin film 14, for example, a nickel-chromium alloy, particularly a nickel-chromium-aluminum alloy is used. The electrical resistance thin film 14 may be made of indium tin oxide (ITO), silver-manganese alloy, iron-chromium-aluminum alloy, nickel-chromium-iron alloy, copper-nickel alloy, or the like, as well as silicon carbide, manganese oxide, or the like. The above materials may be used. Further, when indium tin oxide is used for the electric resistance thin film 14, a transparent thin film resistance element can be obtained.
【００１４】電気抵抗薄膜１４の表面抵抗（Ω／□）
は、その材料の抵抗率（Ω・ｍ）と厚さ（ｍ）との間
に、以下の式（１）に示す関係がある。
表面抵抗＝抵抗率／厚さ ・・・式（１）
従って、電気抵抗薄膜１４の表面抵抗は、その厚さを調
整することで所望の値を得ることができる。例えば、抵
抗率が１×１０-6Ω・ｍの材料を用いて、表面抵抗が３
００Ω／□の電気抵抗薄膜１４を得たい場合には、上記
式（１）により計算すると、その厚さが３．３ｎｍと算
出できる。Surface resistance of the electric resistance thin film 14 (Ω / □)
Has a relationship between the resistivity (Ω · m) and the thickness (m) of the material, as shown in the following expression (1). Surface resistance = resistivity / thickness (1) Therefore, the surface resistance of the electrical resistance thin film 14 can be obtained to a desired value by adjusting the thickness. For example, using a material having a resistivity of 1 × 10 −6 Ω · m and a surface resistance of 3
When it is desired to obtain the electric resistance thin film 14 of 00Ω / □, the thickness can be calculated to be 3.3 nm by the calculation by the above formula (1).
【００１５】なお、電気抵抗薄膜１４は、薄膜抵抗素子
１１の用途に応じたサイズ・形状を得るために、その周
縁部がエッチング加工により除去されている。第１及び
第２のシリコン層１３，１５は、基板１２と保護層１６
との間で電気抵抗薄膜１４を両側から挟むように、シリ
コン（珪素）材料を用いてスパッタリング法により形成
されている。シリコン材料は、異質材料間、例えば、金
属材料と合成樹脂材料との間、或いは金属酸化物と合成
樹脂材料との間に介在させると、双方の材料表面に結合
して異質材料間の結合力を高める特性を有している。The electric resistance thin film 14 has its peripheral portion removed by etching in order to obtain the size and shape according to the application of the thin film resistance element 11. The first and second silicon layers 13 and 15 are composed of the substrate 12 and the protective layer 16.
Is formed by a sputtering method using a silicon material so as to sandwich the electric resistance thin film 14 from both sides. When a silicon material is interposed between dissimilar materials, for example, between a metal material and a synthetic resin material, or between a metal oxide and a synthetic resin material, the silicon material is bonded to the surfaces of both materials and has a bonding force between the dissimilar materials. Has the property of increasing
【００１６】なお、第１及び第２のシリコン層１３，１
５を真空蒸着法、ＣＶＤ法等により形成しても良い。ま
た、第１及び第２のシリコン層１３，１５を異なる成形
方法で夫々形成しても良く、例えば、第１のシリコン層
１３をスパッタリング法で、第２のシリコン層１５を真
空蒸着法で夫々形成しても良い。第２のシリコン層１５
は、少なくとも電気抵抗薄膜１４の保護層１６側の全面
を覆うように、電気抵抗薄膜１４の全面と、第１のシリ
コン層１３上の電気抵抗薄膜１４を除く面とに跨って形
成されている。Incidentally, the first and second silicon layers 13, 1
5 may be formed by a vacuum vapor deposition method, a CVD method, or the like. Further, the first and second silicon layers 13 and 15 may be formed by different forming methods, for example, the first silicon layer 13 is formed by a sputtering method and the second silicon layer 15 is formed by a vacuum evaporation method. You may form. Second silicon layer 15
Is formed over the entire surface of the electric resistance thin film 14 and the surface of the first silicon layer 13 excluding the electric resistance thin film 14 so as to cover at least the entire surface of the electric resistance thin film 14 on the protective layer 16 side. .
【００１７】第１及び第２のシリコン層１３，１５の厚
さは、特に限定するものではないが、約１ｎｍ以上５ｎ
ｍ以下が好ましい。なぜなら、１ｎｍ未満だと充分な結
合力が得られず、また５ｎｍより大きくしても結合力の
向上が見られないためである。なお、第１のシリコン層
１３と第２のシリコン層１５との厚さは同じでも異なっ
ても良い。The thickness of the first and second silicon layers 13 and 15 is not particularly limited, but is about 1 nm or more and 5 n.
m or less is preferable. This is because if it is less than 1 nm, a sufficient binding force cannot be obtained, and if it is more than 5 nm, the binding force is not improved. The thicknesses of the first silicon layer 13 and the second silicon layer 15 may be the same or different.
【００１８】保護層１６は、薄膜抵抗素子１１の取り扱
いにおいて電気抵抗薄膜１４が物等と接触して損傷する
のを防止し、また使用において薄膜抵抗素子１１の表面
に電気絶縁性を持たせるためのもので、電気絶縁性を有
する材料が用いられている。保護層１６は、例えば、フ
ッ素樹脂の成分を含んだフッ素系樹脂材料により、第２
のシリコン層１５の全面を覆うように、例えばスピンコ
ート法でコーティングされている。保護層１６は、フッ
素系樹脂材料以外に、シリコン樹脂の成分を含んだシリ
コン系樹脂材料、アクリル樹脂の成分を含んだアクリル
系樹脂材料等の合成樹脂材料を用いても良い。The protective layer 16 prevents the electric resistance thin film 14 from coming into contact with and damaging an object or the like when the thin film resistance element 11 is handled, and imparts electric insulation to the surface of the thin film resistance element 11 in use. In this case, a material having electrical insulation is used. The protective layer 16 is made of, for example, a fluororesin material containing a fluororesin component.
Is coated by, for example, a spin coat method so as to cover the entire surface of the silicon layer 15. The protective layer 16 may be made of a synthetic resin material such as a silicon resin material containing a silicon resin component or an acrylic resin material containing an acrylic resin component, in addition to the fluorine resin material.
【００１９】＜薄膜抵抗素子の製造方法＞上記構成の薄
膜抵抗素子１１の製造方法について以下に説明する（図
４参照）。この薄膜抵抗素子１１は、大判の基材１７か
ら打ち抜き加工により得られており、薄膜抵抗素子１１
における第１のシリコン層１３、電気抵抗薄膜１４、第
２のシリコン層１５及び保護層１６は、基材１７上で
は、第１のシリコン膜、ニッケル−クロム膜、第２のシ
リコン膜及び樹脂膜と称して以下説明する。<Method of Manufacturing Thin-Film Resistor Element> A method of manufacturing the thin-film resistor element 11 having the above structure will be described below (see FIG. 4). This thin film resistance element 11 is obtained by punching from a large-sized base material 17, and the thin film resistance element 11
The first silicon layer 13, the electric resistance thin film 14, the second silicon layer 15 and the protective layer 16 in the above are the first silicon film, the nickel-chromium film, the second silicon film and the resin film on the base material 17. Will be described below.
【００２０】（１）基板側の第１のシリコン膜及びニッ
ケル−クロム膜の形成
まず基板１２用の厚さ０．１ｍｍ、大きさ３００ｍｍ×
３００ｍｍのＰＰＳフィルムを用意する。スパッタリン
グ装置は、２基のカソードを備えたものを使用し、第１
のシリコン層１３用のシリコン材料を、また電気抵抗薄
膜１４用のニッケル−クロム合金を夫々タ−ゲットとし
て設置する。ニッケル−クロム合金のタ−ゲットは、そ
の重量比率が、ニッケル：クロム：アルミニウム＝４
５：４５：１０であるものが使用されている。(1) Formation of the first silicon film and nickel-chromium film on the substrate side First, the thickness for the substrate 12 is 0.1 mm and the size is 300 mm ×
Prepare a 300 mm PPS film. As the sputtering apparatus, one having two cathodes is used.
The silicon material for the silicon layer 13 and the nickel-chromium alloy for the electric resistance thin film 14 are set as targets, respectively. The nickel-chromium alloy target has a weight ratio of nickel: chromium: aluminum = 4.
What is used is 5:45:10.
【００２１】次に、ＰＰＳフィルムを、スパッタリング
装置の真空槽内に配置し、この真空槽内を例えば、１×
１０-4Ｐａの真空状態にした後、真空槽内にアルゴンガ
スを２〜３×１０-1Ｐａまで導入する。そして、まずＰ
ＰＳフィルムの表裏一方の略全面に、シリコン材料をタ
ーゲットとしてスパッタリングを行い、厚さ約１ｎｍの
第１のシリコン膜を形成する。Next, the PPS film is placed in a vacuum chamber of a sputtering apparatus, and the inside of the vacuum chamber is, for example, 1 ×.
After making a vacuum state of 10 −4 Pa, argon gas is introduced into the vacuum chamber up to 2 × 3 × 10 −1 Pa. And first P
Sputtering is performed by using a silicon material as a target to form a first silicon film having a thickness of about 1 nm on substantially the entire front or back surface of the PS film.
【００２２】続いて、ＰＰＳフィルム上に形成された第
１のシリコン膜の全面に、ニッケル−クロム−アルミニ
ウム合金をターゲットとしてスパッタリングを行い、厚
さ約６ｎｍのニッケル−クロム膜を形成する。
（２）ニッケル−クロム膜のエッチング加工
ＰＰＳフィルム上のニッケル−クロム膜を、例えばフォ
トリソグラフィ−により矩形状の電気抵抗薄膜１４に対
応する複数部分を被覆保護した後に、例えば硫酸セリウ
ム系のエッチング液を用いてエッチング加工を行い、第
１のシリコン膜上に、例えば縦横方向に複数並んだ矩形
状のニッケル−クロム膜を形成する。Subsequently, sputtering is performed on the entire surface of the first silicon film formed on the PPS film by using a nickel-chromium-aluminum alloy as a target to form a nickel-chromium film having a thickness of about 6 nm. (2) Etching processing of nickel-chromium film After the nickel-chromium film on the PPS film is covered and protected by, for example, photolithography, a plurality of portions corresponding to the rectangular electric resistance thin film 14, a cerium sulfate-based etching solution is used. Is used to form a rectangular nickel-chromium film on the first silicon film, for example, a plurality of rectangular nickel-chromium films arranged in the vertical and horizontal directions.
【００２３】（３）第２のシリコン膜及び樹脂膜の形成
ニッケル−クロム膜をエッチング加工したＰＰＳフィル
ムを、再度スパッタリング装置の真空槽内に配置し、こ
の真空槽内を真空状態にした後にアルゴンガスを導入
し、矩形状にエッチングされた複数のニッケル−クロム
膜の全体を覆うようにシリコン材料をターゲットとして
スパッタリングを行い、厚さ約１ｎｍの第２のシリコン
膜を形成する。(3) Formation of second silicon film and resin film The PPS film obtained by etching the nickel-chromium film is placed again in the vacuum chamber of the sputtering apparatus, and the inside of this vacuum chamber is evacuated to argon. Gas is introduced, and sputtering is performed using a silicon material as a target so as to cover the entire nickel-chromium films etched in a rectangular shape to form a second silicon film having a thickness of about 1 nm.
【００２４】そして、第２のシリコン膜が形成されたＰ
ＰＳフィルムを真空槽から取り出し、その第２のシリコ
ン膜の全面に、スピンコート法でフッ素系樹脂材料をコ
ーティングして約４μｍの樹脂膜を形成する。以上によ
り、ＰＰＳフィルム上に、第１のシリコン膜、電気抵抗
薄膜１４用のニッケル−クロム膜、第２のシリコン膜及
び保護層１６用の樹脂膜を備えた基材１７が得られる
（図４参照）。Then, the P on which the second silicon film is formed
The PS film is taken out of the vacuum chamber, and the entire surface of the second silicon film is coated with a fluororesin material by spin coating to form a resin film of about 4 μm. As described above, the base material 17 having the first silicon film, the nickel-chromium film for the electrical resistance thin film 14, the second silicon film, and the resin film for the protective layer 16 on the PPS film is obtained (FIG. 4). reference).
【００２５】（４）基材からの薄膜抵抗素子への素子化
上記のようにして得られた基材１７を、矩形状の各ニッ
ケル−クロム膜に沿って打ち抜き加工を行って、例えば
幅５ｍｍ、長さ１０ｍｍの略矩形状の薄膜抵抗素子１１
を得る。
＜シリコン層の評価試験＞第１及び第２のシリコン層１
３，１５を設けたことによる結合力の向上を以下の評価
試験により確認した。(4) Element formation from base material to thin film resistance element The base material 17 obtained as described above is punched along each rectangular nickel-chromium film to have a width of, for example, 5 mm. , A substantially rectangular thin film resistance element 11 having a length of 10 mm
To get <Evaluation test of silicon layer> First and second silicon layers 1
The improvement of the binding force due to the provision of Nos. 3 and 15 was confirmed by the following evaluation test.
【００２６】（電気抵抗薄膜と基板との結合力）第１の
シリコン層１３を設けることにより、電気抵抗薄膜１４
と基板１２との間の結合力が向上することを以下の試験
により確認した。
１．試験条件
１−１．試験方法
テープ幅１５ｍｍの粘着性を有するポリエステルテープ
を試験サンプルの保護層に貼り付け、その後試験サンプ
ルからポリエステルテープを剥がすことにより、各界面
の結合力を評価した（テープ剥離試験（ＪＩＳ Ｋ−５
４００準拠））。
１−２．試験サンプルの寸法
幅２２０ｍｍ×長さ２００ｍｍ
１−３．基材の構成
サンプル１・・・保護層／電気抵抗薄膜／基板
サンプル２・・・保護層／電気抵抗薄膜／シリコン層／
基板
サンプル３・・・保護層／シリコン層／電気抵抗薄膜／
基板
サンプル４・・・保護層／シリコン層／電気抵抗薄膜／
シリコン層／基板
１−４．各層の材質及び厚み
保護層 ・・・ 材質：フッ素系樹脂、厚み：４
μｍ
電気抵抗薄膜 ・・・ 材質：ニッケル−クロム合金、
厚み：６ｎｍ
シリコン層 ・・・ 材質：シリコン、厚さ：１ｎｍ
基板 ・・・ 材質：ＰＰＳフィルム、厚さ：
０．１ｍｍ
２．試験結果
サンプル１〜４について上記テープ剥離試験を行った結
果を次の表１に示す。なお、表１では、シリコン層をＳ
ｉとして、電気抵抗薄膜をＮｉ−Ｃｒとして表示してい
る。(Coupling force between electric resistance thin film and substrate) By providing the first silicon layer 13, the electric resistance thin film 14 is formed.
It was confirmed by the following test that the bonding force between the substrate 12 and the substrate 12 was improved. 1. Test conditions 1-1. Test method Adhesive polyester tape having a tape width of 15 mm was attached to the protective layer of the test sample, and then the polyester tape was peeled off from the test sample to evaluate the bonding force at each interface (tape peeling test (JIS K-5
400 compliant)). 1-2. Dimension of test sample 220 mm width x 200 mm length 1-3. Structure of base material Sample 1 ... Protective layer / electrical resistance thin film / Substrate sample 2 ... Protective layer / electrical resistance thin film / silicon layer /
Substrate sample 3 ... Protective layer / silicon layer / electric resistance thin film /
Substrate sample 4 ... Protective layer / silicon layer / electric resistance thin film /
Silicon layer / substrate 1-4. Material of each layer and thickness protection layer ... Material: Fluorine resin, thickness: 4
μm Electric resistance thin film ・ ・ ・ Material: Nickel-chromium alloy,
Thickness: 6 nm Silicon layer ... Material: Silicon, thickness: 1 nm Substrate ... Material: PPS film, Thickness:
0.1 mm 2. Test Results The results of the tape peeling test performed on Samples 1 to 4 are shown in Table 1 below. In Table 1, the silicon layer is S
As i, the electric resistance thin film is shown as Ni-Cr.
【００２７】[0027]
【表１】 [Table 1]
【００２８】サンプル２、４は、シリコン層（Ｓｉ）を
電気抵抗薄膜（Ｎｉ−Ｃｒ）と基板との間に備えたもの
で、電気抵抗薄膜（Ｎｉ−Ｃｒ）と基板との間に剥離が
発生していなかった。一方サンプル１、３は、シリコン
層（Ｓｉ）を電気抵抗薄膜（Ｎｉ−Ｃｒ）と基板との間
に備えていないもので、電気抵抗薄膜（Ｎｉ−Ｃｒ）と
基板との間に剥離が発生していた。Samples 2 and 4 are provided with a silicon layer (Si) between the electric resistance thin film (Ni-Cr) and the substrate, and peeling occurs between the electric resistance thin film (Ni-Cr) and the substrate. It did not occur. On the other hand, Samples 1 and 3 do not include a silicon layer (Si) between the electric resistance thin film (Ni-Cr) and the substrate, and peeling occurs between the electric resistance thin film (Ni-Cr) and the substrate. Was.
【００２９】この結果から、電気抵抗薄膜（Ｎｉ−Ｃ
ｒ）と基板との間にシリコン層（Ｓｉ）を設けることに
より、電気抵抗薄膜（Ｎｉ−Ｃｒ）と基板との間の結合
力が向上することが確認できた。
（保護層と基板との結合力）
１．試験条件
１−１．試験方法
テープ剥離試験（上記電気抵抗薄膜と基板との結合力の
評価試験と同様）
１−２．試験サンプルの寸法
幅２２０ｍｍ×長さ２００ｍｍ
１−３．試験サンプル
サンプル５ ・・・ 保護層／基板
サンプル６ ・・・ 保護層／シリコン層／基板
１−４．各層の材質及び厚み
保護層 ・・・ 材質：紫外線硬化型シリコン樹
脂、厚さ：４μｍ
シリコン層 ・・・ 材質：シリコン、厚さ 1ｎｍ
基板 ・・・ 材質：ＰＰＳ、厚さ：０．１ｍｍ
２．試験結果
サンプル５、６について上記テープ剥離試験を行った結
果を次の表２に示す。From this result, the electric resistance thin film (Ni-C
It was confirmed that the bonding force between the electrical resistance thin film (Ni-Cr) and the substrate was improved by providing the silicon layer (Si) between r) and the substrate. (Coupling force between protective layer and substrate) Test conditions 1-1. Test method Tape peeling test (the same as the above-mentioned test for evaluating the binding force between the electric resistance thin film and the substrate) 1-2. Dimension of test sample 220 mm width x 200 mm length 1-3. Test sample sample 5 ... Protective layer / substrate sample 6 ... Protective layer / silicon layer / substrate 1-4. Material of each layer and thickness protection layer ・ ・ ・ Material: UV curable silicone resin, thickness: 4 μm Silicon layer ・ ・ ・ Material: Silicon, thickness 1 nm Substrate ・ ・ ・ Material: PPS, thickness: 0.1 mm 2. Test Results The results of the tape peeling test performed on Samples 5 and 6 are shown in Table 2 below.
【００３０】[0030]
【表２】 [Table 2]
【００３１】サンプル６は、シリコン層を保護層と基板
との間に備えたもので、テープ剥離試験を行ったにも拘
わらず、保護層と基板との間で剥離が発生していなかっ
た。一方、サンプル５は、シリコン層を保護層と基板と
の間に備えていないもので、テープ剥離試験を行うと、
保護層と基板との間に剥離が発生していた。この結果か
ら、保護層と基板との間にシリコン層を設けることによ
り、保護層と基板との間の結合力が向上することが確認
できた。Sample 6 was provided with a silicon layer between the protective layer and the substrate, and despite the tape peeling test, no peeling occurred between the protective layer and the substrate. On the other hand, Sample 5 does not have a silicon layer between the protective layer and the substrate, and when a tape peeling test is performed,
Peeling occurred between the protective layer and the substrate. From this result, it was confirmed that by providing the silicon layer between the protective layer and the substrate, the bonding force between the protective layer and the substrate was improved.
【００３２】なお、サンプル５とサンプル６について、
上記製造方法で説明した打ち抜き加工を行った結果、シ
リコン層を備えていないサンプル５で、保護層に基板側
へ延びるクラック及び保護層と基板との間の剥離が発生
したが、シリコン層を備えたサンプル６では、保護層に
クラック及び保護層と基板との間に剥離は夫々発生しな
かった。Regarding sample 5 and sample 6,
As a result of performing the punching process described in the above manufacturing method, in Sample 5 having no silicon layer, cracks extending to the substrate side in the protective layer and peeling between the protective layer and the substrate occurred, In Sample 6, cracks did not occur in the protective layer and peeling did not occur between the protective layer and the substrate.
【００３３】この結果から、保護層と基板との間にシリ
コン層を設けることにより、打ち抜き加工時に、保護層
でのクラック及び基板と保護層との間の剥離の発生を防
ぐのを確認できた。
＜従来品との比較結果＞次に、上記製造方法により得ら
れた本実施の形態１の薄膜抵抗素子１１（以下、単に
「実施形態品」という。）と、従来のシリコン層を有し
ていない薄膜抵抗素子（以下、単に「従来品」とい
う。）とについて、上記打ち抜き加工を行った際に、電
気抵抗薄膜１４が基板１２から剥がれているかどうかを
目視検査した比較結果（検査数２７５個）を次の表３に
示す。From these results, it has been confirmed that by providing a silicon layer between the protective layer and the substrate, it is possible to prevent cracks in the protective layer and peeling between the substrate and the protective layer during punching. . <Comparison result with conventional product> Next, the thin film resistance element 11 of the first embodiment obtained by the above manufacturing method (hereinafter, simply referred to as "embodiment product") and a conventional silicon layer are provided. A thin film resistance element (hereinafter, simply referred to as a “conventional product”) that does not have a thin film resistance element is visually inspected to see if the electric resistance thin film 14 is peeled from the substrate 12 when the punching process is performed. ) Is shown in Table 3 below.
【００３４】[0034]
【表３】 [Table 3]
【００３５】ここで、従来品は、実施形態品と同様のＰ
ＰＳフィルム上に、電気抵抗薄膜１４としてのニッケル
−クロム合金及び保護層１６としてのフッ素系樹脂材料
を、実施形態品と同条件で形成して基材を製作し、その
後基材からの素子化を打ち抜き加工により得られたもの
である。従来品では、保護層１６と基板１２との間で層
間剥離が、また保護層１６の表面から基板１２側へ延び
るクラックが発生すると共に、電気抵抗薄膜１４が基板
１２から剥がれたものが９６個あり、その剥離発生率は
３５％であった。Here, the conventional product has the same P as that of the embodiment product.
A nickel-chromium alloy as the electric resistance thin film 14 and a fluorine-based resin material as the protective layer 16 are formed on the PS film under the same conditions as those of the embodiment product to produce a base material, and then an element is formed from the base material. Was obtained by punching. In the conventional product, delamination between the protective layer 16 and the substrate 12 occurs, cracks extending from the surface of the protective layer 16 to the substrate 12 side occur, and the electric resistance thin film 14 peels from the substrate 12 in 96 pieces. The peeling occurrence rate was 35%.
【００３６】これに対し実施形態品では、従来品と同様
の打ち抜き加工をしているにも拘わらず、保護層１６と
基板１２との間で層間剥離及び保護層１６のクラックは
共に発生しておらず、電気抵抗薄膜１４が基板１２から
剥がれたものはなく、その剥離発生率が０％であった。
これは、上記評価試験において確認できたように、基板
１２と電気抵抗薄膜１４との間に第１のシリコン層１３
を形成したことにより、基板１２と電気抵抗薄膜１４と
の結合力が向上し、また基板１２と保護層１６との間に
第１及び第２のシリコン層１３，１５を形成したことに
より、基板１２と保護層１６との結合力も向上し、これ
らの間に剥離が発生しなかったものと考えられ、さらに
電気抵抗薄膜１４と保護層１６との間に第２のシリコン
層１５を形成したことにより、保護層１６と電気抵抗薄
膜１４との間に剥離が発生しなかったと考えられる。On the other hand, in the product of the embodiment, although the same punching process as that of the conventional product is performed, the interlayer peeling and the crack of the protective layer 16 both occur between the protective layer 16 and the substrate 12. There was no peeling of the electric resistance thin film 14 from the substrate 12, and the peeling occurrence rate was 0%.
This is because the first silicon layer 13 is provided between the substrate 12 and the electrical resistance thin film 14 as confirmed in the evaluation test.
By forming the substrate 12, the bonding force between the substrate 12 and the electric resistance thin film 14 is improved, and by forming the first and second silicon layers 13 and 15 between the substrate 12 and the protective layer 16, the substrate It is considered that the bonding force between the protective layer 16 and the protective layer 16 was also improved, and peeling did not occur between them. Furthermore, the second silicon layer 15 was formed between the electrical resistance thin film 14 and the protective layer 16. Therefore, it is considered that peeling did not occur between the protective layer 16 and the electric resistance thin film 14.
【００３７】このように、基板１２と電気抵抗薄膜１４
との間に第１のシリコン層１３を設けているので、例え
ば、薄膜抵抗素子１１を取り扱う際に多少の曲がりが発
生しても、従来品のように電気抵抗薄膜１４が基板１２
から容易に剥がれることはなくなると考えられる。さら
に、保護層１６と電気抵抗薄膜１４との間に第２のシリ
コン層１５を形成したことにより、従来発生していた打
ち抜き加工時の保護層のクラック及び保護層と電気抵抗
薄膜との間の剥離を防ぐことができ、良品率を著しく向
上させることができる。In this way, the substrate 12 and the electric resistance thin film 14 are
Since the first silicon layer 13 is provided between the electric resistance thin film 14 and the substrate 12, even if some bending occurs when the thin film resistance element 11 is handled, as in the conventional product.
It is thought that it will no longer come off easily. Further, since the second silicon layer 15 is formed between the protective layer 16 and the electric resistance thin film 14, the crack of the protective layer at the time of punching which has conventionally occurred and the gap between the protective layer and the electric resistance thin film. Peeling can be prevented, and the yield rate can be significantly improved.
【００３８】また、フッ素系樹脂材料は、一般に耐熱性
及び耐薬品性に優れているので、薄膜抵抗素子１１の耐
熱性及び耐薬品性を向上させることができ、薄膜抵抗素
子１１の用途を拡大することができる。さらに、フッ素
系樹脂材料は曲げ変形に対する耐力にも優れているの
で、薄膜抵抗素子１１を装着する際等に誤って曲げた場
合でも保護層１６にクラック等が発生しにくくなる。し
かも、従来は電気抵抗薄膜１４を１〜２０ｎｍの厚さの
範囲で形成すると、電気抵抗薄膜１４の表面の自然酸化
や腐食の影響が大きく、電気抵抗薄膜１４の表面抵抗が
安定しなかった。しかし、電気抵抗薄膜１４の両面に第
１のシリコン層１３と第２のシリコン層１５を設けるこ
とにより、電気抵抗薄膜１４の表面の自然酸化や腐食を
防ぐことができ、電気抵抗薄膜１４の表面抵抗が安定し
た薄膜抵抗素子１１を得ることができる。Further, since the fluorine-based resin material is generally excellent in heat resistance and chemical resistance, the heat resistance and chemical resistance of the thin film resistance element 11 can be improved, and the application of the thin film resistance element 11 is expanded. can do. Furthermore, since the fluorine-based resin material has excellent resistance to bending deformation, cracks and the like are less likely to occur in the protective layer 16 even if the thin film resistance element 11 is accidentally bent when it is mounted. Moreover, conventionally, when the electric resistance thin film 14 was formed in a thickness range of 1 to 20 nm, the natural resistance and corrosion of the surface of the electric resistance thin film 14 had a great influence, and the surface resistance of the electric resistance thin film 14 was not stable. However, by providing the first silicon layer 13 and the second silicon layer 15 on both surfaces of the electric resistance thin film 14, it is possible to prevent the surface of the electric resistance thin film 14 from being naturally oxidized or corroded. The thin film resistance element 11 having stable resistance can be obtained.
【００３９】（実施の形態２）図５は本発明の薄膜抵抗
素子の実施の形態２の構成を示す概略縦断面図である。
上記の実施の形態１における薄膜抵抗素子１１では、電
気抵抗薄膜１４の両側に第１及び第２のシリコン層１
３，１５を設けているが、本実施の形態における薄膜抵
抗素子２１では、電気抵抗薄膜２４の基板２２側にシリ
コン層２３（第１のシリコン層）を設けたものである。
なお、基材２２上に形成される第１のシリコン層２３、
電気抵抗薄膜２４及び保護層２６の成形条件、寸法、各
材料等は実施の形態１と同じである。(Second Embodiment) FIG. 5 is a schematic vertical sectional view showing a structure of a thin film resistance element according to a second embodiment of the present invention.
In the thin film resistance element 11 according to the first embodiment, the first and second silicon layers 1 are formed on both sides of the electric resistance thin film 14.
3 and 15, the thin-film resistance element 21 according to the present embodiment is provided with the silicon layer 23 (first silicon layer) on the substrate 22 side of the electric resistance thin film 24.
The first silicon layer 23 formed on the base material 22,
The molding conditions, dimensions, materials and the like of the electric resistance thin film 24 and the protective layer 26 are the same as those in the first embodiment.
【００４０】本実施の形態２において、基板２２の電気
抵抗素子２４側の全面に第１のシリコン層２３を設けて
いるので、基板２２と電気抵抗薄膜２４との結合力及び
基板２２（基板２２上の電気抵抗薄膜２４を除く部分）
と保護層２６との結合力を向上させることができる（表
１参照）。このため、基材を打ち抜き加工して素子化を
行っても、電気抵抗薄膜２４と基板２２との間及び基板
２２と保護層２６との間で剥離が発生することはない。In the second embodiment, since the first silicon layer 23 is provided on the entire surface of the substrate 22 on the electric resistance element 24 side, the bonding force between the substrate 22 and the electric resistance thin film 24 and the substrate 22 (the substrate 22). (Except for the electrical resistance thin film 24 above)
The binding force between the protective layer 26 and the protective layer 26 can be improved (see Table 1). For this reason, even if the base material is punched to form an element, peeling does not occur between the electrical resistance thin film 24 and the substrate 22 and between the substrate 22 and the protective layer 26.
【００４１】（実施の形態３）
＜薄膜抵抗素子の構成＞図６は本発明の薄膜抵抗素子の
実施の形態３の構成を示す概略縦断面図である。上記の
実施の形態１における薄膜抵抗素子１１では、電気抵抗
薄膜１４の両側に第１及び第２のシリコン層１３，１５
を設けているが、本実施の形態３における薄膜抵抗素子
３１では、電気抵抗薄膜３４の保護層３６側に酸化物層
３９を形成している。(Third Embodiment) <Structure of Thin Film Resistor Element> FIG. 6 is a schematic vertical sectional view showing a structure of a thin film resistor element according to a third embodiment of the present invention. In the thin film resistance element 11 according to the first embodiment, the first and second silicon layers 13 and 15 are formed on both sides of the electric resistance thin film 14.
However, in the thin film resistance element 31 according to the third embodiment, the oxide layer 39 is formed on the protective layer 36 side of the electric resistance thin film 34.
【００４２】この酸化物層３９は、電気抵抗薄膜３４に
使用された金属材料の酸化物によって形成されている。
本実施の形態３では、電気抵抗薄膜３４にニッケル−ク
ロム合金、特にニッケル−クロム−アルミニウム合金が
用いられているため、酸化物層３９には、ニッケル−ク
ロム−アルミニウム合金の酸化物が用いられる。酸化物
層３９の厚さは、約０．５ｎｍ以上５ｎｍ以下の範囲、
好ましくは０．７ｎｍ以上２ｎｍ以下の範囲が良い。こ
れは、厚さを０．５ｎｍ未満にすると電気抵抗薄膜３４
との結合力が不十分で、一方、厚さを５ｎｍより大きく
しても、結合力がさほど高くならないからである。The oxide layer 39 is formed of an oxide of the metal material used for the electric resistance thin film 34.
In the third embodiment, since the nickel-chromium alloy, particularly the nickel-chromium-aluminum alloy is used for the electric resistance thin film 34, the oxide layer 39 is made of an oxide of the nickel-chromium-aluminum alloy. . The thickness of the oxide layer 39 is in the range of approximately 0.5 nm or more and 5 nm or less,
The range of 0.7 nm or more and 2 nm or less is preferable. This is because when the thickness is less than 0.5 nm, the electric resistance thin film 34
This is because the binding force with and is insufficient, and even if the thickness is made larger than 5 nm, the binding force does not become so high.
【００４３】この酸化物層３９も、実施の形態１の第２
のシリコン層１５と同様に、電気抵抗薄膜３４との密着
力が良いことが試験により確認された。この試験は、実
施の形態１における電気抵抗薄膜と基板との結合力の試
験と同じテープ剥離試験である。つまり、試験サンプル
として、保護層／酸化物層／電気抵抗薄膜／シリコン層
／基板の構成のものを製作（酸化物層は１ｎｍである）
し、この試験サンプルの保護層にテープを貼り付けて、
各界面の結合力を評価した。This oxide layer 39 is also the second layer of the first embodiment.
It was confirmed by a test that the adhesive strength with the electric resistance thin film 34 was good as in the case of the silicon layer 15. This test is the same tape peeling test as the bond strength test between the electric resistance thin film and the substrate in the first embodiment. That is, a test sample having a structure of protective layer / oxide layer / electrical resistance thin film / silicon layer / substrate is manufactured (oxide layer is 1 nm).
Then, attach a tape to the protective layer of this test sample,
The bond strength of each interface was evaluated.
【００４４】さらに、薄膜抵抗素子３１を、実施の形態
１と同様に、基材から打ち抜いて加工しても、電気抵抗
薄膜３４と酸化物層３９との間及び酸化物層３９と保護
層３６との間で剥離が発生していないことが確認され
た。なお、実施の形態１では、基板１２と保護層１６と
の間に第１のシリコン層１３と第２のシリコン層１５と
が形成されているが、本実施の形態３でも基板３２と保
護層３６との間に第１のシリコン層３３が形成されてい
るので、打ち抜き加工しても、基板３２と保護層３６と
の間に剥離は見られなかった。Further, even if the thin film resistance element 31 is punched out from the base material and processed as in the first embodiment, the thin film resistance element 31 is formed between the electric resistance thin film 34 and the oxide layer 39 and between the oxide layer 39 and the protective layer 36. It was confirmed that peeling did not occur between and. Although the first silicon layer 13 and the second silicon layer 15 are formed between the substrate 12 and the protective layer 16 in the first embodiment, the substrate 32 and the protective layer are also formed in the third embodiment. Since the first silicon layer 33 was formed between the substrate 32 and 36, no peeling was observed between the substrate 32 and the protective layer 36 even after punching.
【００４５】＜薄膜抵抗素子の製造方法＞上記構成の薄
膜抵抗素子３１の製造方法について以下に説明する。こ
の薄膜抵抗素子３１は、実施の形態１と同様に、大判の
基材から打ち抜き加工により得られており、薄膜抵抗素
子３１における第１のシリコン層３３、電気抵抗薄膜３
４、酸化物層３９及び保護層３６は、基材上では、第１
のシリコン膜、ニッケル−クロム膜、酸化膜及び樹脂膜
と称して以下説明する。<Method of Manufacturing Thin-Film Resistor Element> A method of manufacturing the thin-film resistor element 31 having the above structure will be described below. This thin film resistance element 31 is obtained by punching from a large-sized base material as in the first embodiment, and the first silicon layer 33 and the electric resistance thin film 3 in the thin film resistance element 31 are obtained.
4, the oxide layer 39 and the protective layer 36 are the first on the substrate.
The silicon film, the nickel-chromium film, the oxide film and the resin film will be described below.
【００４６】（１）基板側の第１のシリコン膜、ニッケ
ル−クロム膜及び酸化膜の形成
本実施の形態も、上記実施の形態１と同様に、基板３２
用のＰＰＳフィルムを用意する。スパッタリング装置
は、２基のカソードを備えたものを使用し、第１のカソ
ードに第１のシリコン層３３用のシリコン材料を、また
第２のカソードに電気抵抗薄膜３４用のニッケル−クロ
ム合金を夫々タ−ゲットとして設置する。ニッケル−ク
ロム合金のタ−ゲットは、その重量比率（％）が、ニッ
ケル：クロム：アルミニウム＝４５：４５：１０である
ものを使用する。(1) Formation of First Silicon Film, Nickel-Chromium Film, and Oxide Film on Substrate Side In this embodiment, the substrate 32 is also formed as in the first embodiment.
Prepare a PPS film for. As the sputtering apparatus, one having two cathodes is used, a silicon material for the first silicon layer 33 is used for the first cathode, and a nickel-chromium alloy for the electric resistance thin film 34 is used for the second cathode. They are installed as targets, respectively. The nickel-chromium alloy target used has a weight ratio (%) of nickel: chromium: aluminum = 45: 45: 10.
【００４７】次に、ＰＰＳフィルムを、スパッタリング
装置の真空槽内に配置し、この真空槽内を例えば、１×
１０-4Ｐａの真空状態にした後、真空槽内にアルゴンガ
スを２〜３×１０-1Ｐａまで導入する。そして、まずＰ
ＰＳフィルムの表裏一方の略全面に、シリコン材料をタ
ーゲットとしてスパッタリングを行い、厚さ約１ｎｍの
第１のシリコン膜を形成する。Next, the PPS film is placed in a vacuum chamber of the sputtering apparatus, and the inside of the vacuum chamber is, for example, 1 ×.
After making a vacuum state of 10 −4 Pa, argon gas is introduced into the vacuum chamber up to 2 × 3 × 10 −1 Pa. And first P
Sputtering is performed by using a silicon material as a target to form a first silicon film having a thickness of about 1 nm on substantially the entire front or back surface of the PS film.
【００４８】そして、ＰＰＳフィルム上に形成された第
１のシリコン膜の全面に、ニッケル−クロム合金をター
ゲットとしてスパッタリングを行い、厚さ約６ｎｍのニ
ッケル−クロム膜を形成する。続いて、上記のアルゴン
ガスが充填されている真空槽内に、アルゴンガスに対し
て１０％の分圧で酸素ガスを導入する。そして、ニッケ
ル−クロム膜が形成されたＰＰＳフィルムはそのまま真
空槽内に配置された状態で、さらに、ニッケル−クロム
合金をターゲットとしてスパッタリング（所謂、反応性
スパッタリング法である）を行い、上記のニッケル−ク
ロム膜上に厚さ約１ｎｍの酸化膜を形成する。Then, sputtering is performed on the entire surface of the first silicon film formed on the PPS film by using a nickel-chromium alloy as a target to form a nickel-chrome film having a thickness of about 6 nm. Subsequently, oxygen gas is introduced into the vacuum chamber filled with the above-mentioned argon gas at a partial pressure of 10% with respect to the argon gas. Then, the PPS film on which the nickel-chromium film is formed is further placed in the vacuum chamber as it is, and further sputtering (so-called reactive sputtering method) is performed by using a nickel-chromium alloy as a target to carry out the above-mentioned nickel. Forming an oxide film about 1 nm thick on the chromium film.
【００４９】（２）ニッケル−クロム膜及び酸化膜のエ
ッチング加工
ニッケル−クロム膜及び酸化膜が形成されたＰＰＳフィ
ルムを前記のスパッタリング装置から取り出す。そし
て、このニッケル−クロム膜及び酸化膜を、実施の形態
１と同様に、フォトリソグラフィ−により矩形状の電気
抵抗薄膜３４及び酸化物層３９に対応する複数部分を被
覆保護した後に、エッチング加工を行い、第１のシリコ
ン膜上のニッケル−クロム膜及び酸化膜を、例えば縦横
方向に複数並んだ矩形状に形成する。(2) Etching processing of nickel-chromium film and oxide film The PPS film on which the nickel-chromium film and oxide film are formed is taken out from the above sputtering apparatus. Then, the nickel-chromium film and the oxide film are covered with a plurality of portions corresponding to the rectangular electrical resistance thin film 34 and the oxide layer 39 by photolithography as in the case of the first embodiment, and then etched. Then, the nickel-chromium film and the oxide film on the first silicon film are formed into, for example, a rectangular shape in which a plurality of them are aligned in the vertical and horizontal directions.
【００５０】（３）樹脂膜の形成
エッチング加工後のＰＰＳフィルム上の複数の酸化膜の
全面を覆うように、スピンコート法でフッ素系樹脂材料
をコーティングして約４μｍの樹脂膜を形成する。以上
により、ＰＰＳフィルム上にシリコン膜、ニッケル−ク
ロム膜、ニッケル−クロムの酸化膜、樹脂膜が形成され
た基材を得ることができ、実施の形態１と同様に、矩形
状の各ニッケル−クロム膜に沿って打ち抜き加工を行っ
て、所定寸法の抵抗薄膜素子３１を得る。(3) Formation of Resin Film A fluorine-based resin material is coated by spin coating to form a resin film of about 4 μm so as to cover the entire surfaces of a plurality of oxide films on the PPS film after etching processing. As described above, a base material in which a silicon film, a nickel-chromium film, a nickel-chromium oxide film, and a resin film are formed on the PPS film can be obtained, and each rectangular nickel-like material can be obtained as in the first embodiment. The resistance thin film element 31 having a predetermined size is obtained by punching along the chromium film.
【００５１】このように、実施の形態１における第２の
シリコン層１５の代わりに、本実施の形態３のように酸
化物層３９を電気抵抗薄膜３４上に形成すると、実施の
形態１における薄膜抵抗素子１１に比べて生産性を向上
させることができる。つまり、実施の形態１では、ニッ
ケル−クロム膜の形成後に、ＰＰＳフィルムを真空槽内
から取り出してエッチング加工した後に、第２のシリコ
ン膜を形成するために、再度スパッタリング装置の真空
槽にＰＰＳフィルムを設置し、真空槽内を真空状態にし
た後に第２のシリコン膜を形成している。As described above, when the oxide layer 39 is formed on the electric resistance thin film 34 as in the third embodiment instead of the second silicon layer 15 in the first embodiment, the thin film in the first embodiment is obtained. The productivity can be improved as compared with the resistance element 11. That is, in the first embodiment, after the nickel-chromium film is formed, the PPS film is taken out of the vacuum chamber and etched, and then the PPS film is again placed in the vacuum chamber of the sputtering apparatus to form the second silicon film. Is installed and the inside of the vacuum chamber is evacuated to form a second silicon film.
【００５２】ここで、第２のシリコン膜を形成する前
に、ニッケル−クロム膜をエッチング加工するのは、ニ
ッケル−クロム膜とシリコン膜とを同時にエッチング加
工できないためである。これに対して本実施の形態３で
は、ニッケル−クロム膜と酸化膜は、スパッタリング法
で成形する際に、同一のターゲット（ニッケル、クロ
ム、アルミニウム）を用い、ニッケル−クロム膜の形成
後に、スパッタリング装置の真空槽内に酸素ガスを導入
して、引き続き酸化膜のスパッタリングを行っている。
このため、本実施の形態３では、金属の酸化膜は、ニッ
ケル−クロム膜の形成後にＰＰＳフィルムを真空槽から
取り出さずに続けて形成できる。The nickel-chromium film is etched before the second silicon film is formed because the nickel-chromium film and the silicon film cannot be etched at the same time. On the other hand, in the third embodiment, the nickel-chromium film and the oxide film are formed by sputtering using the same target (nickel, chromium, aluminum), and after the nickel-chromium film is formed, sputtering is performed. Oxygen gas is introduced into the vacuum chamber of the apparatus, and the oxide film is subsequently sputtered.
Therefore, in the third embodiment, the metal oxide film can be continuously formed without removing the PPS film from the vacuum chamber after forming the nickel-chromium film.
【００５３】しかも、ニッケル−クロム膜のエッチング
加工においては、ニッケル−クロム膜上の酸化膜も、ニ
ッケル−クロムを主成分としているので、ニッケル−ク
ロム膜だけでなく酸化膜も同時にエッチング加工できる
ので、実施の形態１のように第２のシリコン膜形成のた
めに再度真空槽に入れる必要がなく、効率よく生産でき
る。Moreover, in the etching process of the nickel-chromium film, the oxide film on the nickel-chromium film also contains nickel-chromium as a main component, so that not only the nickel-chromium film but also the oxide film can be etched at the same time. As in the first embodiment, it is not necessary to put it in the vacuum chamber again for forming the second silicon film, and efficient production is possible.
【００５４】なお、エッチング加工する際には、ニッケ
ル−クロム膜における薄膜抵抗素子の電気抵抗薄膜に対
応する部分をエッチングレジストにより保護している。
このエッチングレジストと、ニッケル−クロム膜又は酸
化膜との密着力は酸化膜の方が強いことが実験により確
認できた。このため、エッチング加工時に、酸化膜とエ
ッチングレジストとの間へ浸透するエッチング液の量を
少なくでき、厚みに対する加工精度を高めることができ
る。During the etching process, the portion of the nickel-chromium film corresponding to the electric resistance thin film of the thin film resistance element is protected by the etching resist.
It was confirmed by experiments that the oxide film has a stronger adhesion between the etching resist and the nickel-chromium film or the oxide film. Therefore, the amount of the etching liquid that permeates between the oxide film and the etching resist during the etching process can be reduced, and the processing accuracy with respect to the thickness can be improved.
【００５５】なお、各実施の形態を説明する際に使用し
た図面は、実施の形態を説明するための概略図であり、
基板、第１及び第２のシリコン層、電気抵抗薄膜、酸化
物層及び保護層の厚み及びその形状は実物と異なってい
る。以上、本発明を上記各実施の形態に基づいて説明し
てきたが、本発明は、上記実施の形態１〜３に限定され
るものではなく、以下のような変形例を実施することが
できる。The drawings used to describe the respective embodiments are schematic diagrams for explaining the embodiments.
The thickness and shape of the substrate, the first and second silicon layers, the electric resistance thin film, the oxide layer and the protective layer are different from the actual ones. Although the present invention has been described above based on the above-described embodiments, the present invention is not limited to the above-described first to third embodiments, and the following modifications can be implemented.
【００５６】（変形例）
（１）上記実施の形態１〜３では、基板として単一の材
料からなる例えばＰＰＳフィルムを用いているが、薄膜
抵抗素子４１を、図７に示すように、基板４２上に他の
合成樹脂材料からなる一層以上の樹脂層４８を設け、こ
の樹脂層４８上に、第１のシリコン層４３、電気抵抗薄
膜４４、第２のシリコン層４５及び保護層４６を形成し
て構成しても良い。樹脂層４８は、例えば、異質材料間
の結合力を向上させるシリコン系樹脂材料、アクリル系
樹脂材料等を用いてスピンコート法により基板４２上に
コーティングされている。(Modification) (1) In the above-described first to third embodiments, for example, a PPS film made of a single material is used as the substrate. However, as shown in FIG. One or more resin layers 48 made of another synthetic resin material are provided on 42, and the first silicon layer 43, the electric resistance thin film 44, the second silicon layer 45, and the protective layer 46 are formed on the resin layer 48. May be configured. The resin layer 48 is coated on the substrate 42 by a spin coating method using, for example, a silicon resin material, an acrylic resin material or the like that improves the bonding force between different materials.
【００５７】このように、シリコン系樹脂材料又はアク
リル系樹脂材料を用いて樹脂層４８を基板４２上に形成
すると、基板４２と第１のシリコン層４３との結合力が
さらに向上し、電気抵抗薄膜４４を基板４２側に強固に
結合させることができる。
（２）上記実施の形態１〜３では、基板上に第１のシリ
コン層を全面に形成しているが、基板上の電気抵抗薄膜
の対応する部分に第１のシリコン層を形成し、この第１
のシリコン層上に電気抵抗薄膜を形成した後に、電気抵
抗薄膜の全面と、基板上の電気抵抗薄膜部分を除いた面
とに亘っての略全体に第２のシリコン層を形成しても良
い。As described above, when the resin layer 48 is formed on the substrate 42 by using the silicon resin material or the acrylic resin material, the bonding force between the substrate 42 and the first silicon layer 43 is further improved, and the electric resistance is increased. The thin film 44 can be firmly bonded to the substrate 42 side. (2) In the first to third embodiments described above, the first silicon layer is formed on the entire surface of the substrate, but the first silicon layer is formed on the corresponding portion of the electric resistance thin film on the substrate. First
After forming the electric resistance thin film on the silicon layer, the second silicon layer may be formed on almost the entire surface of the electric resistance thin film and the surface excluding the electric resistance thin film portion on the substrate. .
【００５８】（３）上記実施の形態１及び２では、第１
及び第２シリコン層を電気抵抗薄膜の成形方法と同じ方
法で形成しているが、第１及び第２のシリコン層を電気
抵抗薄膜の成形方法と異なる方法で形成しても良く、例
えば、電気抵抗薄膜を真空蒸着法で、第１及び第２シリ
コン層をスパッタリング法で夫々形成しても良い。さら
に、第１のシリコン層と第２のシリコン層とを別の形成
方法を用いて形成しても良い。(3) In the first and second embodiments, the first
The second silicon layer and the second silicon layer are formed by the same method as the method for forming the electric resistance thin film, but the first and second silicon layers may be formed by a method different from the method for forming the electric resistance thin film. The resistive thin film may be formed by a vacuum deposition method, and the first and second silicon layers may be formed by a sputtering method. Further, the first silicon layer and the second silicon layer may be formed by using different forming methods.
【００５９】（４）上記実施の形態１〜３では、薄膜抵
抗素子及び電気抵抗薄膜は共に矩形状になっているが、
他の形状でも良い。また薄膜抵抗素子と電気抵抗薄膜と
の形状を互いに異なるようにしても良く、その形状は適
宜決定すれば良い。(4) In the first to third embodiments described above, both the thin film resistance element and the electric resistance thin film have a rectangular shape.
Other shapes may be used. Further, the thin film resistance element and the electric resistance thin film may have different shapes, and the shapes may be appropriately determined.
【００６０】[0060]
【発明の効果】以上のように、本発明に係る薄膜抵抗素
子は、基板と、この基板上に形成された第１のシリコン
層と、この第１のシリコン層の表面であって前記基板と
反対側の面に形成された電気抵抗薄膜と、少なくとも前
記電気抵抗薄膜の全体を覆う保護層とを備えているの
で、前記電気抵抗薄膜と前記基板との間の結合力を向上
させることができ、前記電気抵抗薄膜が前記基板から剥
がれるのを防ぐことができる。As described above, the thin film resistance element according to the present invention includes the substrate, the first silicon layer formed on the substrate, and the surface of the first silicon layer which is the substrate. Since the electrical resistance thin film formed on the opposite surface and the protective layer covering at least the entire electrical resistance thin film are provided, the bonding force between the electrical resistance thin film and the substrate can be improved. It is possible to prevent the electric resistance thin film from peeling off from the substrate.
【００６１】また、本発明に係る基材は、基板と、この
基板上に形成されたシリコン層と、このシリコン層の表
面であって前記基板と反対側の面に形成され且つ金属材
料からなる電気抵抗薄膜と、前記電気抵抗薄膜の前記シ
リコン層と反対側の面に形成され且つ前記金属材料の酸
化物からなる金属酸化物層とを備えているので、前記電
気抵抗薄膜と前記基板との間の結合力を向上させること
ができ、前記電気抵抗薄膜が前記基板から剥がれるのを
防ぐことができる。The base material according to the present invention is composed of a substrate, a silicon layer formed on the substrate, a surface of the silicon layer on the side opposite to the substrate, and made of a metal material. Since the electric resistance thin film and the metal oxide layer formed on the surface of the electric resistance thin film opposite to the silicon layer and made of the oxide of the metal material are provided, the electric resistance thin film and the substrate are It is possible to improve the bonding force between them and prevent the electrical resistance thin film from peeling off from the substrate.
【図１】本発明の実施の形態１における薄膜抵抗素子の
概略斜視図である。FIG. 1 is a schematic perspective view of a thin film resistance element according to a first embodiment of the present invention.
【図２】本発明の実施の形態１における薄膜抵抗素子の
概略縦断面図である。FIG. 2 is a schematic vertical cross-sectional view of the thin film resistance element according to the first embodiment of the present invention.
【図３】本発明の実施の形態１における薄膜抵抗素子の
平面図である。FIG. 3 is a plan view of the thin film resistance element according to the first embodiment of the present invention.
【図４】本発明の実施の形態１における素子化前の基材
の概略図である。FIG. 4 is a schematic diagram of a base material before being formed into an element in the first embodiment of the present invention.
【図５】本発明の実施の形態２における薄膜抵抗素子の
概略縦断面図である。FIG. 5 is a schematic vertical sectional view of a thin film resistance element according to a second embodiment of the present invention.
【図６】本発明の実施の形態３における薄膜抵抗素子の
概略縦断面図である。FIG. 6 is a schematic vertical sectional view of a thin film resistance element according to a third embodiment of the present invention.
【図７】本発明の変形例における薄膜抵抗素子の概略縦
断面図である。FIG. 7 is a schematic vertical sectional view of a thin film resistance element according to a modification of the present invention.
１１、２１、３１、４１ 薄膜抵抗素子 １２、２２、３２、４２ 基板 １３、２３、３３、４３ 第１のシリコン層 １４、２４、３４、４４ 電気抵抗薄膜 １５、４５ 第２のシリコン層 １６、２６、３６、４６ 保護層 １７ 基材 ３９ 酸化物層 ４８ 樹脂層 11, 21, 31, 41 Thin film resistance element 12, 22, 32, 42 substrate 13, 23, 33, 43 First silicon layer 14, 24, 34, 44 Electric resistance thin film 15, 45 Second silicon layer 16, 26, 36, 46 Protective layer 17 Base material 39 Oxide layer 48 resin layer
Claims (9)
シリコン層と、この第１のシリコン層の表面であって前
記基板と反対側の面に形成された電気抵抗薄膜と、少な
くとも前記電気抵抗薄膜の全体を覆う保護層とを備えた
ことを特徴とする薄膜抵抗素子。1. A substrate, a first silicon layer formed on the substrate, an electric resistance thin film formed on a surface of the first silicon layer opposite to the substrate, A thin film resistance element, comprising: a protective layer covering the entire electric resistance thin film.
膜との界面に第２のシリコン層が介挿されていることを
特徴とする請求項１に記載の薄膜抵抗素子。2. The thin film resistance element according to claim 1, wherein a second silicon layer is interposed at least at an interface between the protective layer and the electric resistance thin film.
合金又は酸化インジウム錫により形成されていることを
特徴とする請求項１又は２に記載の薄膜抵抗素子。3. The thin film resistance element according to claim 1, wherein the electrical resistance thin film is formed of a nickel-chromium alloy or indium tin oxide.
成されており、当該電気抵抗薄膜の前記第１のシリコン
層と接触する面とは反対側の面に、前記金属材料の酸化
物からなる金属酸化物層が形成されていることを特徴と
する請求項１に記載の薄膜抵抗素子。4. The electrical resistance thin film is formed of a metal material, and the surface of the electrical resistance thin film opposite to the surface in contact with the first silicon layer is made of an oxide of the metal material. The thin film resistance element according to claim 1, wherein a metal oxide layer is formed.
合金により形成され、前記金属酸化物層はニッケル、ク
ロム、ニッケル−クロム合金の何れかの酸化物により形
成されていることを特徴とする請求項４に記載の薄膜抵
抗素子。5. The electric resistance thin film is formed of a nickel-chromium alloy, and the metal oxide layer is formed of an oxide of nickel, chromium, or a nickel-chromium alloy. Item 4. A thin film resistance element according to item 4.
２０ｎｍ以下の範囲であることを特徴とする請求項１〜
５の何れか１項に記載の薄膜抵抗素子。6. The thickness of the electrical resistance thin film is in the range of 1 nm or more and 20 nm or less.
5. The thin film resistance element according to any one of 5 above.
形成されていることを特徴とする請求項１〜６の何れか
１項に記載の薄膜抵抗素子。7. The thin film resistance element according to claim 1, wherein the protective layer is made of a fluororesin material.
系樹脂材料により形成された樹脂層が形成されているこ
とを特徴とする請求項１〜７の何れか１項に記載の薄膜
抵抗素子。8. The thin film resistance element according to claim 1, further comprising a resin layer formed of a silicon resin material on at least one surface of the substrate.
ン層と、このシリコン層の表面であって前記基板と反対
側の面に形成され且つ金属材料からなる電気抵抗薄膜
と、前記電気抵抗薄膜の前記シリコン層と反対側の面に
形成され且つ前記金属材料の酸化物からなる金属酸化物
層とを備えたことを特徴とする基材。9. A substrate, a silicon layer formed on the substrate, an electric resistance thin film formed on a surface of the silicon layer opposite to the substrate and made of a metal material, and the electric resistance. A substrate, comprising a metal oxide layer formed on the surface of the thin film opposite to the silicon layer and made of an oxide of the metal material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002135176A JP2003031402A (en) | 2001-05-11 | 2002-05-10 | Thin film resistance element and substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-141334 | 2001-05-11 | ||
| JP2001141334 | 2001-05-11 | ||
| JP2002135176A JP2003031402A (en) | 2001-05-11 | 2002-05-10 | Thin film resistance element and substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031402A true JP2003031402A (en) | 2003-01-31 |
Family
ID=26614957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002135176A Pending JP2003031402A (en) | 2001-05-11 | 2002-05-10 | Thin film resistance element and substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003031402A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100453701C (en) * | 2005-08-22 | 2009-01-21 | 昆明物理研究所 | Wet method pattern technology of chrome-nickel alloy thin film |
| JP2017174911A (en) * | 2016-03-22 | 2017-09-28 | 株式会社村田製作所 | Composite electronic component and resistive element |
| WO2020162236A1 (en) * | 2019-02-06 | 2020-08-13 | 日東電工株式会社 | Temperature sensor film, conductive film, and method for producing same |
-
2002
- 2002-05-10 JP JP2002135176A patent/JP2003031402A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100453701C (en) * | 2005-08-22 | 2009-01-21 | 昆明物理研究所 | Wet method pattern technology of chrome-nickel alloy thin film |
| JP2017174911A (en) * | 2016-03-22 | 2017-09-28 | 株式会社村田製作所 | Composite electronic component and resistive element |
| WO2020162236A1 (en) * | 2019-02-06 | 2020-08-13 | 日東電工株式会社 | Temperature sensor film, conductive film, and method for producing same |
| JP2020126032A (en) * | 2019-02-06 | 2020-08-20 | 日東電工株式会社 | Temperature sensor film, conductive film, and method for manufacturing the same |
| CN113412417A (en) * | 2019-02-06 | 2021-09-17 | 日东电工株式会社 | Temperature sensor film, conductive film and manufacturing method thereof |
| JP7374589B2 (en) | 2019-02-06 | 2023-11-07 | 日東電工株式会社 | Temperature sensor film, conductive film and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | High-performance transparent barrier films of SiO x∕ SiN x stacks on flexible polymer substrates | |
| US20110291968A1 (en) | Transparent electrically conductive substrate | |
| EP1417095B1 (en) | Conductive composite material | |
| KR20180095549A (en) | Metal layer laminated transparent conductive film and touch sensor using the same | |
| CN100466112C (en) | Resistor | |
| JP2003031402A (en) | Thin film resistance element and substrate | |
| US20140027021A1 (en) | Method for manufacturing conductive film roll | |
| EP4040126A1 (en) | Electroconductive film, method for manufacturing same, temperature sensor film, and method for manufacturing same | |
| JP7311290B2 (en) | Segmented sputtering target and manufacturing method thereof | |
| JP5796720B2 (en) | Temperature sensor and manufacturing method thereof | |
| WO1988010058A1 (en) | Flexible heating element and process for manufacturing same | |
| KR20200060228A (en) | Flexible substrate | |
| WO2021084838A1 (en) | Gap-filling member | |
| WO2021065505A1 (en) | Conductive film, method for manufacturing conductive film, and temperature sensor film | |
| JP2009049144A (en) | Semiconductor substrate and manufacturing method therefor | |
| JP7162462B2 (en) | Heaters and articles with heaters | |
| JPH07335379A (en) | Transparent surface heater and its manufacture | |
| KR20200049605A (en) | Laminate, method for checking conduction, and method for manufacturing electronic device | |
| JP7435734B2 (en) | resin multilayer board | |
| JP2014080686A (en) | Method of producing laminate | |
| WO2020162236A1 (en) | Temperature sensor film, conductive film, and method for producing same | |
| WO2022092204A1 (en) | Laminated film and strain sensor | |
| JP2014193588A (en) | Laminate and method for manufacturing the same | |
| JP2017096719A (en) | Temperature sensor and method of manufacturing the same | |
| WO2020054626A1 (en) | Heater and article with heater |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |